特開 2022-160923 マルチチャンネルクロック発生器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022160923

(43)【公開日】2022-10-20

(54)【発明の名称】マルチチャンネルクロック発生器

(51)【国際特許分類】

   H03L 7/22 20060101AFI20221013BHJP

   H03L 7/07 20060101ALI20221013BHJP

【ＦＩ】

H03L7/22

H03L7/07

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2021065453

(22)【出願日】2021-04-07

(71)【出願人】

【識別番号】390005175

【氏名又は名称】株式会社アドバンテスト

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100109047

【弁理士】

【氏名又は名称】村田 雄祐

(74)【代理人】

【識別番号】100109081

【弁理士】

【氏名又は名称】三木 友由

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】浅見 幸司

【テーマコード（参考）】

5J106

【Ｆターム（参考）】

5J106AA04

5J106CC19

5J106CC30

5J106CC42

5J106CC52

5J106CC59

5J106DD24

5J106FF09

5J106KK05

(57)【要約】

【課題】高精度に位相同期された複数のクロック信号を生成可能なクロック発生器を提供する。
【解決手段】クロック発生器１００は、複数Ｎ個のＰＬＬ回路２００を備える。位相比較回路２１０は、第１端子Ｔ１に入力される第１クロックＣＬＫａと、第２端子Ｔ２に入力される第２クロックＣＬＫｂの位相差に応じた制御信号Ｓ１を生成する。ループフィルタ２２０は、制御信号Ｓ１を受け、所定の周波数帯域を通過させる。発振器２３０は、ループフィルタ２２０を通過した制御信号Ｓ２に応じた周波数で発振する。分周器２４０は、発振器２３０の出力クロックを分周し、分周後のクロック信号ＣＬＫｃを第３端子Ｔ３から出力する。Ｎ個のＰＬＬ回路２００の第１端子Ｔ１には、共通の基準クロックが入力される。ｉ番目（１≦ｉ≦Ｎ）のＰＬＬ回路２００＿ｉの第３端子Ｔ３は、（ｉ＋１）番目のＰＬＬ回路２００＿（ｉ＋１）の第２端子Ｔ２と接続される。
【選択図】図２

【特許請求の範囲】

【請求項1】

複数Ｎ個のＰＬＬ（Phase Locked Loop）回路を備え、
前記ＰＬＬ回路は、
第１端子と、
第２端子と、
第３端子と、
第１端子に入力される第１クロックと、第２端子に入力される第２クロックの位相差に応じた制御信号を生成する位相比較回路と、
前記制御信号を受け、所定の周波数帯域を通過させるループフィルタと、
前記ループフィルタを通過した制御信号に応じた周波数で発振する発振器と、
前記発振器の出力クロックを分周し、分周後のクロック信号を前記第３端子から出力する分周器と、
を含み、
前記Ｎ個のＰＬＬ回路の前記第１端子には、共通の基準クロックが入力され、
ｉ番目（１≦ｉ≦Ｎ）のＰＬＬ回路の前記第３端子は、（ｉ＋１）番目のＰＬＬ回路の前記第２端子と接続されることを特徴とするマルチチャンネルクロック発生器。

【請求項2】

前記Ｎ個のＰＬＬ回路の少なくともひとつは、前記分周器の出力と前記第３端子の間に設けられる第１遅延回路をさらに含むことを特徴とする請求項１に記載のマルチチャンネルクロック発生器。

【請求項3】

前記Ｎ個のＰＬＬ回路の少なくともひとつは、前記発振器の出力と前記分周器の入力の間に設けられる第２遅延回路をさらに含むことを特徴とする請求項１または２に記載のマルチチャンネルクロック発生器。

【請求項4】

前記Ｎ個のＰＬＬ回路の少なくともひとつは、前記第１端子と前記位相比較回路の入力の間に設けられる第３遅延回路をさらに含むことを特徴とする請求項１から３のいずれかに記載のマルチチャンネルクロック発生器。

【請求項5】

前記Ｎ個のＰＬＬ回路の少なくともひとつは、前記ループフィルタの前段または後段に設けられ、前記制御信号にオフセットを重畳するオフセット回路をさらに含むことを特徴とする請求項１から４のいずれかに記載のマルチチャンネルクロック発生器。

【請求項6】

前記Ｎ個のＰＬＬ回路の前記分周器の分周比はすべて等しいことを特徴とする請求項１から５のいずれかに記載のマルチチャンネルクロック発生器。

【請求項7】

前記Ｎ個のＰＬＬ回路の前記分周器の分周比は、独立に設定可能であることを特徴とする請求項１から５のいずれかに記載のマルチチャンネルクロック発生器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、クロック発生器に関する。

【背景技術】

【0002】

数百ＭＨｚ～数ＧＨｚの高速なクロック信号が必要な機器や装置では、低速なクロック信号をＰＬＬ（Phase Locked Loop）回路によって周波数逓倍することにより、高速なクロック信号を生成するのが一般的である。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特表２００２－５４０６６９号公報

【特許文献2】特開２００１－０３６４０４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

互いに位相同期した複数のクロック信号を利用したい場合がある。図１は、本発明者が検討したマルチチャンネルのクロック発生器１０Ｒのブロック図である。クロック発生器１０Ｒは、複数Ｎ個（Ｎ≧２）のＰＬＬ回路２０＿１～２０＿Ｎを備える。

【0005】

ＰＬＬ回路２０＿１～２０＿Ｎはそれぞれ、共通の基準クロックＣＬＫＲＥＦを受け、基準クロックＣＬＫＲＥＦを逓倍したクロック信号ＣＬＫ１～ＣＬＫＮを出力する。ＰＬＬ回路２０は、位相比較器２２、ループフィルタ２４、ＶＣＯ（電圧制御発振器）２６および分周器２８を含む。

【0006】

本発明者は、図１のクロック発生器１０Ｒについて検討し、以下の課題を認識するに至った。

【0007】

図１の構成では、複数のＰＬＬ回路２０＿１～２０＿Ｎ間に、回路定数の誤差およびばらつきが存在する。また複数のＰＬＬ回路２０＿１～２０＿Ｎにおいて、位相ノイズも独立に発生する。

【0008】

これらの理由から、図１のクロック発生器１０Ｒでは、複数のクロック信号ＣＬＫ１～ＣＬＫＮを、高精度に位相同期させることが難しい。

【0009】

本開示はかかる状況に鑑みてなされたものであり、そのある態様の目的のひとつは、高精度に位相同期された複数のクロック信号を生成可能なクロック発生器の提供にある。

【課題を解決するための手段】

【0010】

本開示のある態様のマルチチャンネルクロック発生器は、複数Ｎ個のＰＬＬ（Phase Locked Loop）回路を備える。ＰＬＬ回路は、第１端子と、第２端子と、第３端子と、第１端子に入力される第１クロックと、第２端子に入力される第２クロックの位相差に応じた制御信号を生成する位相比較回路と、制御信号を受け、所定の周波数帯域を通過させるループフィルタと、ループフィルタを通過した制御信号に応じた周波数で発振する発振器と、発振器の出力クロックを分周し、分周後のクロック信号を第３端子から出力する分周器と、含む。Ｎ個のＰＬＬ回路の第１端子には、共通の基準クロックが入力され、ｉ番目（１≦ｉ≦Ｎ）のＰＬＬ回路の第３端子は、（ｉ＋１）番目のＰＬＬ回路の第２端子と接続される。

【0011】

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。

【発明の効果】

【0012】

本開示のある態様によれば、複数のクロック信号を高精度で位相同期することができる。

【図面の簡単な説明】

【0013】

【図1】本発明者が検討したマルチチャンネルのクロック発生器のブロック図である。

【図2】実施形態に係るクロック発生器のブロック図である。

【図3】ＰＬＬ回路の構成例を示すブロック図である。

【図4】変形例１に係るクロック発生器のブロック図である。

【図5】変形例２に係るクロック発生器のブロック図である。

【図6】変形例３に係るクロック発生器のブロック図である。

【図7】変形例４に係るクロック発生器のブロック図である。

【図8】変形例５に係るクロック発生器のブロック図である。

【発明を実施するための形態】

【0014】

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

【0015】

この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素または重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。その唯一の目的は、後で提示するより詳細な説明の前置きとして、１つまたは複数の実施形態のいくつかの概念を簡略化した形で提示することである。

【0016】

（実施形態の概要）
一実施形態に係るマルチチャンネルクロック発生器は、複数Ｎ個のＰＬＬ（Phase Locked Loop）回路を備える。ＰＬＬ回路は、第１端子と、第２端子と、第３端子と、第１端子に入力される第１クロックと第２端子に入力される第２クロックの位相差に応じた制御信号を生成する位相比較回路と、制御信号を受け、所定の周波数帯域を通過させるループフィルタと、ループフィルタを通過した制御信号に応じた周波数で発振する発振器と、発振器の出力クロックを分周し、分周後のクロック信号を第３端子から出力する分周器と、を含む。Ｎ個のＰＬＬ回路の第１端子には、共通の基準クロックが入力され、ｉ番目（１≦ｉ≦Ｎ）のＰＬＬ回路の第３端子は、（ｉ＋１）番目のＰＬＬ回路の第２端子と接続される。

【0017】

上記構成によると、複数のＰＬＬ回路が位相同期して動作するため、位相同期した高速な複数のクロック信号を生成できる。なお、Ｎ番目と０番目は等価として扱うものとし、したがって（Ｎ＋１）番目は、１番目と読み替え可能である。

【0018】

一実施形態において、Ｎ個のＰＬＬ回路の少なくともひとつは、分周器の出力と第３端子の間に設けられる第１遅延回路をさらに含んでもよい。これにより、第１遅延回路の遅延時間に応じて、複数のクロック信号の位相差を制御できる。

【0019】

一実施形態において、Ｎ個のＰＬＬ回路の少なくともひとつは、発振器の出力と分周器の入力の間に設けられる第２遅延回路をさらに含んでもよい。これにより、第２遅延回路の遅延時間に応じて、複数のクロック信号の位相差を制御できる。

【0020】

一実施形態において、Ｎ個のＰＬＬ回路の少なくともひとつは、第１端子と位相比較回路の入力の間に設けられる第３遅延回路をさらに含んでもよい。これにより、第３遅延回路の遅延時間に応じて、複数のクロック信号の位相差を制御できる。

【0021】

一実施形態において、Ｎ個のＰＬＬ回路の少なくともひとつは、ループフィルタの前段または後段に設けられ、制御信号にオフセットを重畳するオフセット回路をさらに含んでもよい。この構成によれば、ＰＬＬ回路のセトリング時間を短縮できる。

【0022】

一実施形態において、Ｎ個のＰＬＬ回路の分周器の分周比はすべて等しくてもよい。

【0023】

一実施形態において、Ｎ個のＰＬＬ回路の分周器の分周比は、独立に設定可能であってもよい。

【0024】

（実施形態）
図２は、実施形態に係るクロック発生器１００のブロック図である。クロック発生器１００は、基準クロックＣＬＫＲＥＦを受け、Ｎチャンネル（Ｎ≧２）のクロック信号ＣＬＫ１～ＣＬＫＮを発生する。

【0025】

クロック発生器１００は、複数Ｎ個のＰＬＬ回路２００＿１～２００＿Ｎを備える。ＰＬＬ回路２００はそれぞれ、第１端子Ｔ１～第３端子Ｔ３、出力端子ＯＵＴ、位相比較回路２１０、ループフィルタ２２０、発振器２３０、分周器２４０を備える。

【0026】

ＰＬＬ回路２００＿ｉ（１≦ｉ≦Ｎ）それぞれにおいて、位相比較回路２１０は、第１端子Ｔ１に入力される第１クロックＣＬＫａと、第２端子Ｔ２に入力される第２クロックＣＬＫｂの位相差に応じた制御信号Ｓ１を生成する。ループフィルタ２２０は、位相比較回路２１０の出力信号をフィルタリングする。発振器２３０は、ループフィルタ２２０を通過した制御信号Ｓ２に応じた周波数で発振する。発振器２３０の出力信号は、クロック信号ＣＬＫｉとして出力端子ＯＵＴから出力される。分周器２４０は、クロック信号ＣＬＫを分周し、分周後のクロック信号ＣＬＫｃを、第３端子Ｔ３から出力する。

【0027】

Ｎ個のＰＬＬ回路２００＿１～２００＿Ｎの第１端子Ｔ１には、共通の基準クロックＣＬＫＲＥＦが入力されている。また、ｉ番目（１≦ｉ≦Ｎ）のＰＬＬ回路２００＿ｉの第３端子Ｔ３は、（ｉ＋１）番目のＰＬＬ回路２００＿（ｉ＋１）の第２端子Ｔ２と接続される。０番目とＮ番目を等価として扱うから、Ｎ番目のＰＬＬ回路２００＿Ｎの第３端子Ｔ３は、１番目のＰＬＬ回路２００＿１の第２端子Ｔ２と接続される。

【0028】

図３は、ＰＬＬ回路２００の構成例を示すブロック図である。一実施例において、ＰＬＬ回路２００は、アナログＰＬＬ回路で構成することができる。位相比較回路２１０は、位相周波数比較器（Phase Frequency Detector）２１２およびチャージポンプ回路２１４を含む。ループフィルタ２２０はアナログフィルタであり、発振器２３０は、ＶＣＯ（Voltage Controlled Oscillator）で構成される。分周器２４０の分周比（Ｍ／Ｎ）は整数であってもよいし（つまりＮ＝１）、分数であってもよい（Ｎ≧２）。分周器２４０の出力ＣＬＫｃの周波数は、発振器２３０の出力の周波数の、Ｎ／Ｍ倍となる。

【0029】

一実施例においてＰＬＬ回路２００は、デジタルＰＬＬ回路であってもよい。デジタルＰＬＬ回路では、位相比較回路２１０および分周器２４０がデジタル回路で構成される。

【0030】

一実施例においてＰＬＬ回路２００は、ＡＤ（All Digital）ＰＬＬ回路であってもよい。ＡＤＰＬＬ回路では、ＰＬＬ回路２００のすべての構成要素がデジタル回路で構成される。具体的には、位相比較回路２１０がＴＤＣ（時間デジタル変換器）とカウンタで構成され、ループフィルタ２２０がデジタルフィルタで構成され、発振器２３０がＤＣＯ（Digital Controlled Oscillator）で構成される。

【0031】

つまりＰＬＬ回路２００の構成は、アナログ、デジタルを問わない。

【0032】

以上がクロック発生器１００の構成である。続いてその動作を説明する。

【0033】

図２において、複数のＰＬＬ回路２００＿１～２００＿Ｎにおける分周器２４０の分周比Ｍ／Ｎは等しいものとする。また基準クロックＣＬＫＲＥＦの周波数をｆ_ＲＥＦとする。クロック発生器１００において、すべてのＰＬＬ回路２００で位相ロックがかかった状態では、複数のクロック信号ＣＬＫ１～ＣＬＫＮの周波数は等しく、ｆ_ＲＥＦ×Ｍ／Ｎに安定化される。

【0034】

また、複数のＰＬＬ回路２００＿１～２００＿Ｎは独立に動作するのではなく、ループを形成しているので、すべてのクロック信号ＣＬＫ１～ＣＬＫＮの位相を高精度で同期させることができる。

【0035】

実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにさまざまな変形例が存在すること、またそうした変形例も本開示に含まれ、また本発明の範囲を構成しうることは当業者に理解されるところである。以下、こうした変形例を説明する。

【0036】

図４は、変形例１に係るクロック発生器１００Ａのブロック図である。変形例１において、複数の分周器２４０の分周比Ｋ（＝Ｍ／Ｎ）は異なっている。その他は図２と同様である。

【0037】

変形例１において、基準クロックＣＬＫＲＥＦの周波数をｆ_ＲＥＦ、クロック信号ＣＬＫ１～ＣＬＫＮの周波数をｆ_１～ｆ_Ｎとすると以下の関係式が成り立つ。
ｆ_１×１／Ｋ_１＝ｆ_２×１／Ｋ_２＝ｆ_３×１／Ｋ_３＝…＝ｆ_Ｎ×１／Ｋ_Ｎ＝ｆ_ＲＥＦ

【0038】

したがって、複数のクロック信号ＣＬＫ１～ＣＬＫＮの周波数ｆ_１～ｆ_Ｎは以下のように表される。
ｆ_１＝ｆ_ＲＥＦ×Ｋ_１
ｆ_２＝ｆ_ＲＥＦ×Ｋ_２
…
ｆ_Ｎ＝ｆ_ＲＥＦ×Ｋ_Ｎ
したがって、変形例１によれば、周波数が異なる複数のクロック信号ＣＬＫ_１～ＣＬＫ_Ｎを生成できる。

【0039】

図５は、変形例２に係るクロック発生器１００Ｂのブロック図である。この変形例において、ＰＬＬ回路２００は、分周器２４０の出力と第３端子Ｔ３の間に接続される第１遅延回路２５０を備える。分周器２４０の分周比Ｋ_１～Ｋ_Ｎは等しくてもよいし異なっていてもよい。

【0040】

変形例２によれば、チャンネルごとの第１遅延回路２５０の遅延量φ_１～φ_Ｎに応じて、出力クロックＣＬＫ１～ＣＬＫＮの位相を任意にシフトさせることができる。

【0041】

図６は、変形例３に係るクロック発生器１００Ｃのブロック図である。この変形例において、ＰＬＬ回路２００は、発振器２３０の出力と分周器２４０の入力の間に接続される第２遅延回路２５２を備える。

【0042】

変形例３によれば、チャンネルごとの第２遅延回路２５２の遅延量φ_１～φ_Ｎに応じて、出力クロックＣＬＫ１～ＣＬＫＮの位相を任意にシフトさせることができる。

【0043】

図７は、変形例４に係るクロック発生器１００Ｄのブロック図である。この変形例において、ＰＬＬ回路２００は、第１端子Ｔ１と位相比較回路２１０の間に設けられ、クロックＣＬＫａに遅延を与える第３遅延回路２５４を備える。

【0044】

変形例４によれば、チャンネルごとの第３遅延回路２５４の遅延量φ_１～φ_Ｎに応じて、出力クロックＣＬＫ１～ＣＬＫＮの位相を任意にシフトさせることができる。

【0045】

図８は、変形例５に係るクロック発生器１００Ｅのブロック図である。この変形例において、ＰＬＬ回路２００には、オフセット回路２６０を備える。オフセット回路２６０は、ループフィルタ２２０の前段に設けられ、位相比較回路２１０の出力信号に、オフセットＶ_θを重畳する。

【0046】

変形例５によれば、オフセット量Ｖ_θを最適化することにより、ＰＬＬ回路２００のセトリング時間を短縮できる。第１遅延回路２５０は省略してもよいし、その代わりに、第２遅延回路２５２もしくは２５４を設けてもよい。

【0047】

実施形態および変形例１～５では、すべてのＰＬＬ回路２００が同一の構成を有するものとして説明したがその限りでなく、ＰＬＬ回路２００の構成は異なっていてもよい。

【0048】

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。

【符号の説明】

【0049】

１００ クロック発生器
２００ ＰＬＬ回路
Ｔ１ 第１端子
Ｔ２ 第２端子
Ｔ３ 第３端子
ＯＵＴ 出力端子
２１０ 位相比較回路
２２０ ループフィルタ
２３０ 発振器
２４０ 分周器
２５０ 第１遅延回路
２５２ 第２遅延回路
２５４ 第３遅延回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】