特開 2022-161169 半導体受光素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022161169

(43)【公開日】2022-10-21

(54)【発明の名称】半導体受光素子

(51)【国際特許分類】

   H01L 31/10 20060101AFI20221014BHJP

【ＦＩ】

H01L31/10 A

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2021065770

(22)【出願日】2021-04-08

【国等の委託研究の成果に係る記載事項】（出願人による申告）２０２０年度、国立研究開発法人新エネルギー・産業技術総合開発機構「ポスト５Ｇ情報通信システム基盤強化研究開発事業／ポスト５Ｇ情報通信システムの開発／高温動作可能なシリコンフォトニクス光モジュール技術の開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】517177464

【氏名又は名称】アイオーコア株式会社

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100106208

【弁理士】

【氏名又は名称】宮前 徹

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(74)【代理人】

【識別番号】100138759

【弁理士】

【氏名又は名称】大房 直樹

(72)【発明者】

【氏名】芝 和宏

(72)【発明者】

【氏名】木下 啓藏

(72)【発明者】

【氏名】藏田 和彦

【テーマコード（参考）】

5F849

【Ｆターム（参考）】

5F849AA04

5F849AB03

5F849AB17

5F849BA01

5F849BA03

5F849CB01

5F849FA12

5F849GA05

5F849HA13

5F849KA12

5F849KA13

5F849XB04

5F849XB37

(57)【要約】      （修正有）

【課題】受光効率の高い半導体受光素子を提供する。
【解決手段】半導体受光素子１００は、基板上に形成されたｐ型半導体層１０２と、ｉ型半導体層１０３と、ｎ型半導体層１０４と、第１金属電極１０５と、ｐ型半導体層１０２に接続された第２金属電極と、を備え、第１金属電極１０５は、ｎ型半導体層１０４の上面の周縁部のうちの周方向の一部分にのみ形成されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

基板上に形成されたｐ型半導体層と、
前記ｐ型半導体層上に形成されたｉ型半導体層と、
前記ｉ型半導体層上に形成されたｎ型半導体層と、
前記ｎ型半導体層上に形成された第１金属電極と、
前記ｐ型半導体層に接続された第２金属電極と、
を備え、前記第１金属電極は、前記ｎ型半導体層の上面の周縁部のうちの周方向の一部分にのみ形成されている、半導体受光素子。

【請求項2】

前記第１金属電極は、複数の電極からなる、請求項１に記載の半導体受光素子。

【請求項3】

前記ｉ型半導体層は、エピタキシャル成長によって形成された半導体層である、請求項１又は２に記載の半導体受光素子。

【請求項4】

前記第２金属電極は、トランスインピーダンスアンプに接続される、請求項１から３のいずれか１項に記載の半導体受光素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体受光素子に関する。

【背景技術】

【0002】

基板上にｐ型半導体層、ｉ型半導体層、及びｎ型半導体層を積層して構成されたｐｉｎ構造の受光素子が知られている。従来、最上層であるｎ型半導体層の表面に、ｉ型半導体層に電界を印加するためのリング状の電極が用いられている（例えば特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１７４０７９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

リング状の電極は、ｎ型半導体層の上面においてその周縁部の全周にわたって設けられているため、光吸収層であるｉ型半導体層へ入射する光を遮蔽してしまう面積が大きく、受光素子の受光効率が低下してしまうという課題を有していた。

【0005】

本発明は、上記の点に鑑みてなされたものであり、その目的の１つは、受光効率の高い半導体受光素子を提供することにある。

【課題を解決するための手段】

【0006】

上述した課題を解決するために、本発明の一態様は、基板上に形成されたｐ型半導体層と、前記ｐ型半導体層上に形成されたｉ型半導体層と、前記ｉ型半導体層上に形成されたｎ型半導体層と、前記ｎ型半導体層上に形成された第１金属電極と、前記ｐ型半導体層に接続された第２金属電極と、を備え、前記第１金属電極は、前記ｎ型半導体層の上面の周縁部のうちの周方向の一部分にのみ形成されている、半導体受光素子である。

【0007】

また、本発明の他の一態様は、上記一態様において、前記第１金属電極は、複数の電極からなる、半導体受光素子である。

【0008】

また、本発明の他の一態様は、上記一態様において、前記ｉ型半導体層は、エピタキシャル成長によって形成された半導体層である、半導体受光素子である。

【発明の効果】

【0009】

本発明によれば、半導体受光素子の受光効率を向上させることができる。

【図面の簡単な説明】

【0010】

【図1】本発明の第１実施形態に係る半導体受光素子の模式的な構成を示した図である。

【図2】本発明の第２実施形態に係る半導体受光素子の模式的な構成を示した図である。

【図3】本発明の第３実施形態に係る半導体受光素子の模式的な断面構成を示した図である。

【発明を実施するための形態】

【0011】

以下、図面を参照しながら本発明の実施形態について詳しく説明する。

【0012】

図１は、本発明の第１実施形態に係る半導体受光素子１００の模式的な構成を示した図である。図１（Ａ）は、半導体受光素子１００の上面図を表しており、図１（Ｂ）は、半導体受光素子１００の断面図を表している。

【0013】

半導体受光素子１００は、基板１０１上に形成されたｐ型半導体層１０２と、ｐ型半導体層１０２上に形成されたｉ型半導体層１０３と、ｉ型半導体層１０３上に形成されたｎ型半導体層１０４とを備えている。ｐ型半導体層１０２は、ｐ型の不純物がドープされた半導体層である。ｉ型半導体層１０３は、不純物がドープされていない半導体層である。ｎ型半導体層１０４は、ｎ型の不純物がドープされた半導体層である。ｐ型半導体層１０２及びｎ型半導体層１０４は、例えばシリコン（Ｓｉ）から構成され、ｉ型半導体層１０３は、例えばゲルマニウム（Ｇｅ）又はシリコンゲルマニウム（Ｓｉ_ｘＧｅ_１－ｘ）から構成される。このように、半導体受光素子１００は、ｐ型半導体層１０２とｎ型半導体層１０４でｉ型半導体層１０３を挟み込んだｐｉｎ構造を有している。

【0014】

半導体受光素子１００は更に、ｎ型半導体層１０４上に形成された第１金属電極１０５と、ｐ型半導体層１０２に接続された第２金属電極（図１において不図示）を備える。第１金属電極１０５は、半導体受光素子１００に電圧を印加する電極であり、通常、２～１０Ｖ程度の電圧が印加される。第２金属電極は、電気信号を取り出すための電極であり、光電変換により生じた微小電流を電圧信号に変換および増幅するためのトランスインピーダンスアンプに接続される。半導体受光素子１００を動作させる際、第１金属電極１０５と第２金属電極を介してｐ型半導体層１０２とｎ型半導体層１０４間に逆バイアス電圧が印加され、これによりｉ型半導体層１０３に空乏層が形成される。また、半導体受光素子１００の上方（図１（Ｂ）における上側）からｎ型半導体層１０４を介してｉ型半導体層１０３へ光が入射され、この光がｉ型半導体層１０３に吸収されることにより、ｉ型半導体層１０３内にフォトキャリア（電子及びホール）が発生する。ｉ型半導体層１０３で発生した電子とホールは、空乏層内の電界の作用を受けて、ｉ型半導体層１０３からそれぞれｎ型半導体層１０４又はｐ型半導体層１０２へと移動する。こうして半導体受光素子１００に光電流が流れる。

【0015】

ここで、第１金属電極１０５は、ｎ型半導体層１０４の上面において、その周縁部１０４ａを周方向Ｃに分割した部分的領域である第１領域１０４ａ－１に形成されている。周縁部１０４ａの周方向Ｃにおける残りの部分的領域である第２領域１０４ａ－２には、金属電極は形成されていない。換言すれば、第１金属電極１０５は、ｎ型半導体層１０４の上面の周縁部１０４ａ全周ではなく、周縁部１０４ａのうちの周方向Ｃの一部分にのみ形成されている。周縁部１０４ａ全体の面積に対する第１金属電極１０５の面積（又は第１領域１０４ａ－１の面積）の比は、特に限定されないが、例えば、１／１０～１／２０程度であってよい。一例として、ｎ型半導体層１０４の上面が直径１０μｍの円形である場合、第１金属電極１０５は、２μｍ×２μｍ程度の大きさの矩形の形状に形成されてよい。

【0016】

このように、本実施形態の半導体受光素子１００では、第１金属電極１０５がｎ型半導体層１０４の上面（すなわち受光面）の周縁部１０４ａ全周ではなく、周縁部１０４ａのうちの周方向Ｃの一部分にのみ形成されているので、ｎ型半導体層１０４上の金属電極によって半導体受光素子１００への入射光が遮蔽されてしまう面積が小さく、したがって、より多くの光を受光面から光吸収層（即ちｉ型半導体層１０３）へ取り込むことができる。そのため、半導体受光素子１００の受光効率を向上させることが可能である。

【0017】

なお、第１金属電極１０５がｐｉｎ構造に対して片寄った位置に設けられていることにより、ｉ型半導体層１０３内の電界は不均一となる。より具体的には、ｉ型半導体層１０３内の電界は、第１金属電極１０５の近傍（図１（Ａ）に示す位置Ｐ）で最大電界Ｅ_ｍａｘとなり、第１金属電極１０５から最も遠い場所（図１（Ａ）に示す位置Ｑ）で最小電界Ｅ_ｍｉｎとなる。

【0018】

ここで一般に、良好な周波数特性を持つ高速応答可能な半導体受光素子を実現するためには、キャリア（電子及びホール）が光吸収層中を飽和速度で走行できるように、光吸収層内の最小電界が２０ｋＶ／ｃｍ以上であることが必要である。本実施形態の半導体受光素子１００においても、第１金属電極１０５から最も遠い場所における最小電界Ｅ_ｍｉｎについて、Ｅ_ｍｉｎ≧２０ｋＶ／ｃｍの条件が成立し得ることを数値例で以下検証する。

【0019】

ｉ型半導体層１０３の厚さを０．８μｍとすると、上記の電界条件を満たすには、位置Ｑにおけるｉ型半導体層１０３の上面と下面間の印加電圧は、１．６Ｖ（＝２０ｋＶ／ｃｍ×０．８μｍ）以上である必要がある。また、半導体受光素子１００からの光電流を増幅するトランスインピーダンスアンプの入力端電圧を０．７Ｖ、電源電圧を３．３Ｖとすると、ｎ型半導体層１０４中の電圧降下（即ち第１金属電極１０５から位置Ｑまでの電圧降下）の許容値は、１．０Ｖ（＝３．３Ｖ－０．７Ｖ－１．６Ｖ）となる。更に、ｉ型半導体層１０３から発生する光電流の最大値を１ｍＡとすると、ｎ型半導体層１０４の位置ＰＱ間の許容抵抗値は１０００Ωと決定される。ここで、ｎ型半導体層１０４のシート抵抗を５０Ω／ｓｑ、第１金属電極１０５と位置Ｑの距離を１０μｍとすると、ｎ型半導体層１０４の位置ＰＱ間の実際の抵抗値は６００Ω以下となるので、ｉ型半導体層１０３の位置Ｑ、即ち第１金属電極１０５から最も遠い場所においても、２０ｋＶ／ｃｍの電界を達成することが可能である。したがって、本実施形態の半導体受光素子１００によれば、受光効率の向上のみならず、高速な応答、即ち良好な周波数特性を実現することができる。

【0020】

図２は、本発明の第２実施形態に係る半導体受光素子１１０の模式的な構成を示した図である。図２（Ａ）は、半導体受光素子１１０の上面図を表しており、図２（Ｂ）は、半導体受光素子１１０の断面図を表している。図２において、前述した第１実施形態に係る半導体受光素子１００と同一の構成要素には同一の符号を付した。半導体受光素子１１０は、図示されるように、２つの第１金属電極１０５を備える。２つの第１金属電極１０５は、ｎ型半導体層１０４の上面の周縁部１０４ａにおいて、互いに反対の位置に配置されている。このような構成でも、第１実施形態の半導体受光素子１００と同様の効果を得ることができる。なお、図２には２つの第１金属電極１０５が示されているが、半導体受光素子１１０は、３つ以上の第１金属電極１０５を備えていてもよい。なお、これら複数の第１金属電極１０５は、受光面以外の箇所で互いに電気的に接続されている。

【0021】

図３は、本発明の第３実施形態に係る半導体受光素子２００の模式的な断面構成を示した図である。半導体受光素子２００は、前述した半導体受光素子１００のより詳細な構成を示したものである。半導体受光素子２００は、埋め込み酸化膜層（ＢＯＸ層）２０２上に形成されたｐ型シリコン層２０３と、ｐ型シリコン層２０３上に形成されたｉ型ゲルマニウム層２０４と、ｉ型ゲルマニウム層２０４上に形成されたｎ型シリコン層２０５とを備えており、ｐ型シリコン層２０３、ｉ型ゲルマニウム層２０４、及びｎ型シリコン層２０５によるｐｉｎ構造を有している。ｐ型シリコン層２０３、ｉ型ゲルマニウム層２０４、及びｎ型シリコン層２０５は、それぞれ、図１に示された半導体受光素子１００のｐ型半導体層１０２、ｉ型半導体層１０３、ｎ型半導体層１０４に対応する。半導体受光素子２００は、シリコン基板２０１、ＢＯＸ層２０２、及びＢＯＸ層２０２上のＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）層からなる、ＳＯＩ基板を利用して作製されている。

【0022】

ｐ型シリコン層２０３は、ｐ型の不純物がドープされたシリコン（Ｓｉ）からなる層である。ｐ型の不純物として、例えばホウ素（Ｂ）を用いることができる。ｐ型シリコン層２０３は、ＢＯＸ層２０２上のＳＯＩ層にｐ型不純物をドープすることによって形成されている。

【0023】

ｐ型シリコン層２０３は、第１領域２０３ａと第２領域２０３ｂとを有している。第１領域２０３ａは、平面視においてｐ型シリコン層２０３の部分的な領域であり、当該領域上にｉ型ゲルマニウム層２０４が結晶成長することとなる領域である。第２領域２０３ｂは、平面視においてｐ型シリコン層２０３の部分的な領域であり、第１領域２０３ａの端部から側方に延設されている領域である。第２領域２０３ｂにドープされているｐ型不純物の濃度は、第１領域２０３ａにドープされているｐ型不純物の濃度よりも、高濃度である。

【0024】

ｉ型ゲルマニウム層２０４は、不純物がドープされていないゲルマニウム（Ｇｅ）からなる層である。ゲルマニウム層はシリコンゲルマニウム（Ｓｉ_ｘＧｅ_１－ｘ）層の一例（即ちｘ＝０）である。半導体受光素子２００のｉ型半導体層は、シリコンゲルマニウム層の一種であるゲルマニウム層から構成されている。ｉ型ゲルマニウム層２０４は、ｐ型シリコン層２０３の第１領域２０３ａ上にゲルマニウムの結晶層をエピタキシャル成長させることによって形成されている。

【0025】

ｎ型シリコン層２０５は、ｎ型の不純物がドープされたシリコンからなる層である。ｎ型の不純物として、例えばリン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｎ型シリコン層２０５は、ｉ型ゲルマニウム層２０４の上面及び側面を覆うようにシリコンの結晶層２０５ａをエピタキシャル成長させ、更にこのシリコン層２０５ａのうちｉ型ゲルマニウム層２０４の上面部分にｎ型不純物をドープすることによって形成されている。なお、ｉ型ゲルマニウム層２０４の側面を覆っている部分のシリコン層２０５ａは、ｉ型ゲルマニウム層２０４の表面に存在する結晶欠陥に起因して生じるリーク電流を低減させるための保護膜として機能する。

【0026】

半導体受光素子２００の表面は、絶縁膜（例えばＳｉＯ_２膜）２０６によって覆われている。絶縁膜２０６のうちｎ型シリコン層２０５の上部には、ｎ型シリコン層２０５の表面に達する開口が設けられており、当該開口内に第１金属電極２０７が形成されている。また、絶縁膜２０６のうちｐ型シリコン層２０３の第２領域２０３ｂの上部には、ｐ型シリコン層２０３（第２領域２０３ｂ）の表面に達する開口が設けられており、当該開口内に第２金属電極２０８が形成されている。第１金属電極２０７と第２金属電極２０８は、それぞれ、図１の半導体受光素子１００に関して説明した第１金属電極１０５、第２金属電極に対応する。

【0027】

半導体受光素子２００は、ｎ型シリコン層２０５の上方向からの光が絶縁膜２０６とｎ型シリコン層２０５を介してｉ型ゲルマニウム層２０４へ入射するように構成されている。半導体受光素子２００を動作させる際、第１金属電極２０７と第２金属電極２０８を介してｐ型シリコン層２０３とｎ型シリコン層２０５間に逆バイアス電圧が印加され、これによりｉ型ゲルマニウム層２０４に空乏層が形成される。ｉ型ゲルマニウム層２０４への入射光は、ｉ型ゲルマニウム層２０４に吸収され、これにより、ｉ型ゲルマニウム層２０４内にフォトキャリア（電子及びホール）が発生する。ｉ型ゲルマニウム層２０４で発生した電子とホールは、空乏層内の電界の作用を受けて、ｉ型ゲルマニウム層２０４からそれぞれｎ型シリコン層２０５又はｐ型シリコン層２０３へと移動する。こうして半導体受光素子２００に光電流が流れる。

【0028】

半導体受光素子２００の第１金属電極２０７は、前述した半導体受光素子１００の第１金属電極１０５と同様に、ｎ型シリコン層２０５の上面（すなわち受光面）において、その周縁部のうちの周方向の一部分にのみ形成されている。そのため、半導体受光素子２００は、より多くの光を受光面から光吸収層（即ちｉ型ゲルマニウム層２０４）へ取り込むことができる。したがって半導体受光素子２００の受光効率を向上させることが可能である。

【0029】

以上、本発明の実施形態を説明したが、本発明はこれに限定されず、その要旨を逸脱しない範囲内において様々な変更が可能である。

【符号の説明】

【0030】

１００ 半導体受光素子
１０１ 基板
１０２ ｐ型半導体層
１０３ ｉ型半導体層
１０４ ｎ型半導体層
１０５ 第１金属電極
１０４ａ 周縁部
１１０ 半導体受光素子
２００ 半導体受光素子
２０１ シリコン基板
２０２ ＢＯＸ層
２０３ ｐ型シリコン層
２０４ ｉ型ゲルマニウム層
２０５ ｎ型シリコン層
２０６ 絶縁膜
２０７ 第１金属電極
２０８ 第２金属電極

【図1】

【図2】

【図3】