特開 2022-161361 インバータ試験装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022161361

(43)【公開日】2022-10-21

(54)【発明の名称】インバータ試験装置

(51)【国際特許分類】

   H02M 7/48 20070101AFI20221014BHJP

【ＦＩ】

H02M7/48 E

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2021066109

(22)【出願日】2021-04-08

(71)【出願人】

【識別番号】000002059

【氏名又は名称】シンフォニアテクノロジー株式会社

(74)【代理人】

【識別番号】100142022

【弁理士】

【氏名又は名称】鈴木 一晃

(72)【発明者】

【氏名】加藤 哲平

(72)【発明者】

【氏名】井熊 俊明

【テーマコード（参考）】

5H770

【Ｆターム（参考）】

5H770AA05

5H770AA28

5H770CA01

5H770DA01

5H770DA22

5H770DA41

5H770KA01Y

(57)【要約】

【課題】供試インバータによって駆動されるモータを模擬するインバータ試験装置において、高出力化と高キャリア化とを両立可能な構成を実現する。
【解決手段】インバータ試験装置１は、供試インバータ２によって駆動されるモータを模擬することにより、供試インバータ２の試験を行う。インバータ試験装置１は、入力側と出力側とを電気的に絶縁する絶縁型ＤＣ／ＤＣコンバータ２１，２２，２３と、前記出力側に電気的に接続される単相フルブリッジ回路３１，３２，３３とを備え、単相フルブリッジ回路３１，３２，３３によって矩形波の単相電圧を出力する単相電圧出力回路１１，１２，１３を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

供試インバータによって駆動されるモータを模擬することにより、前記供試インバータの試験を行うインバータ試験装置であって、
入力側と出力側とを電気的に絶縁する絶縁型ＤＣ／ＤＣコンバータと、
前記絶縁型ＤＣ／ＤＣコンバータの出力側に電気的に接続される単相フルブリッジ回路と、
を備え、前記単相フルブリッジ回路によって矩形波の単相電圧を出力する単相電圧出力回路を有する、インバータ試験装置。

【請求項2】

請求項１に記載のインバータ試験装置において、
前記単相電圧出力回路から出力される矩形波の単相電圧を正弦波の単相電圧に変換するローパスフィルタを有する、インバータ試験装置。

【請求項3】

請求項１または２に記載のインバータ試験装置において、
前記単相フルブリッジ回路は、
複数のスイッチング素子と、
前記複数のスイッチング素子に対してそれぞれ電気的に並列に接続されたダイオードと、
を有し、
前記スイッチング素子は、前記ダイオードに電流が流れている際にオフ状態である、インバータ試験装置。

【請求項4】

請求項１から３のいずれか一つに記載のインバータ試験装置において、
前記単相電圧出力回路を三相分有する、インバータ試験装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、供試インバータによって駆動されるモータを模擬することにより、前記供試インバータの試験を行うインバータ試験装置に関する。

【背景技術】

【0002】

供試インバータによって駆動されるモータを模擬することにより、前記供試インバータの試験を行うインバータ試験装置が知られている。このようなインバータ試験装置として、例えば特許文献１には、被試験用の第１のインバータの疑似負荷となる第２のインバータと、前記第１のインバータ及び前記第２のインバータを制御する制御手段と、を備えるインバータ試験装置が知られている。前記第２のインバータは、三相のフルブリッジ回路を有する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００８－１０４３４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近年、ＥＶ等の普及により、インバータ試験装置の高出力化（高電圧化や大電流化）が望まれている。また、インバータ試験装置がモータをより精度良く模擬できるように、インバータ試験装置の出力として、モータの誘起電圧の波形（正弦波）に近い出力波形が要求されている。そのためには、インバータ試験装置のキャリア周波数を高める高キャリア化が望まれている。

【0005】

上述の特許文献１に開示されるインバータ試験装置では、第２のインバータの駆動によって矩形波の電圧を出力している。そのため、前記インバータ試験装置から出力される電圧は、前記第２のインバータにおいて三相フルブリッジ回路を構成するスイッチング素子の耐電圧によって制約を受ける。

【0006】

これに対し、インバータ試験装置の出力電圧を高電圧化するために、前記第２のインバータにおけるスイッチング素子を高耐電圧のスイッチング素子に変更することが考えられる。しかしながら、高耐電圧のスイッチング素子は、一般的に、スイッチング損失も大きいため、インバータのキャリア周波数を高くすると、その分、損失が増大する。

【0007】

このように、インバータ試験装置において高出力化及び高キャリア化を実現しようとしても、従来の構成では、高出力化と高キャリア化とを両立させることができなかった。

【0008】

本発明の目的は、供試インバータによって駆動されるモータを模擬するインバータ試験装置において、高出力化と高キャリア化とを両立可能な構成を実現することにある。

【課題を解決するための手段】

【0009】

本発明の一実施形態に係るインバータ試験装置は、供試インバータによって駆動されるモータを模擬することにより、前記供試インバータの試験を行うインバータ試験装置である。このインバータ試験装置は、入力側と出力側とを電気的に絶縁する絶縁型ＤＣ／ＤＣコンバータと、前記絶縁型ＤＣ／ＤＣコンバータの出力側に電気的に接続される単相フルブリッジ回路とを備え、前記単相フルブリッジ回路によって矩形波の単相電圧を出力する単相電圧出力回路を有する（第１の構成）。

【0010】

上述の単相フルブリッジ回路によって、スイッチング素子の耐電圧を変えることなく、インバータ試験装置における各相の出力電圧を、三相フルブリッジ回路の場合に比べて２倍にすることができる。すなわち、三相フルブリッジ回路の場合には、インバータ試験装置における各相の出力電圧が例えば０～Ｖｄｃであるのに対し、単相フルブリッジ回路の場合には、インバータ試験装置における各相の出力電圧が例えば－Ｖｄｃ～Ｖｄｃである。これにより、インバータ試験装置の高出力化のためにスイッチング素子を高耐電圧のスイッチング素子に変更する必要がない。よって、インバータ試験装置のキャリア周波数を高くしても、スイッチング素子の損失が大きくならない。

【0011】

したがって、上述の構成により、インバータ試験装置において高出力化と高キャリア化とを両立することができる。

【0012】

しかも、単相フルブリッジ回路を、絶縁型ＤＣ／ＤＣコンバータの出力側に電気的に接続することにより、前記単相フルブリッジ回路の入力側を、インバータ試験装置における他の構成部品（例えば他の単相フルブリッジ回路）に対して電気的に絶縁することができる。よって、前記単相フルブリッジ回路及び前記絶縁型ＤＣ／ＤＣコンバータを有する単相電圧出力回路を、複数、直列または並列に電気的に接続することができる。これにより、インバータ試験装置の高容量化が可能である。

【0013】

前記第１の構成において、前記単相電圧出力回路から出力される矩形波の単相電圧を正弦波の単相電圧に変換するローパスフィルタを有する（第２の構成）。

【0014】

これにより、インバータ試験装置の出力電圧の波形を、モータの誘起電圧の波形である正弦波の電圧波形により近づけることができる。よって、供試インバータをより精度良く試験可能なインバータ試験装置を実現することができる。

【0015】

一般的に、インバータ試験装置を用いて供試インバータを試験した場合、前記インバータ試験装置の駆動によって生じる電流のリップルと前記供試インバータの駆動によって生じる電流のリップルとが重畳して、全体の電流のリップルとして検出される。

【0016】

これに対して、上述のようにインバータ試験装置の出力電圧がモータの誘起電圧を精度良く模擬することにより、前記インバータ試験装置の駆動によって生じる電流のリップルを低減できる。よって、前記インバータ試験装置によって供試インバータの試験を行っている際に検出される電流のリップルは、供試インバータが実際のモータを駆動制御している場合と同様に、供試インバータの駆動によって生じる電流のリップルのみになる。したがって、前記供試インバータをより精度良く試験することができる。

【0017】

前記第１または第２の構成において、前記単相フルブリッジ回路は、スイッチング素子と、前記スイッチング素子に対して電気的に並列に接続されたダイオードと、を有する。前記スイッチング素子は、前記ダイオードに電流が流れている際にオフ状態である（第３の構成）。

【0018】

一般的に、フルブリッジ回路において複数のスイッチング素子を駆動する際には、ダイオードに電流が流れるタイミングでスイッチング素子をオン状態にしてスイッチング素子に逆方向に電流を流す、いわゆる同期整流を行っている。この同期整流を行う場合には、フルブリッジ回路において上アームのスイッチング素子と下アームのスイッチング素子とが同時にオン状態になるのを防止するために、上アームのスイッチング素子と下アームのスイッチング素子とがいずれもオフ状態である、いわゆるデッドタイムを設ける。このデッドタイムは、一定時間であるため、インバータ試験装置のキャリア周波数を高くするほど、出力電圧に対する影響が大きい。

【0019】

これに対し、上述のように、スイッチング素子に並列に接続されているダイオードに電流が流れている際には、前記スイッチング素子をオフ状態にすることで、前記スイッチング素子のスイッチング回数を減らすことができる。これにより、デッドタイムが必要なスイッチングのタイミングを減らすことができる。よって、インバータ試験装置の出力電圧の振幅の低下を抑制できる。

【0020】

したがって、上述の構成により、インバータ試験装置において高出力化と高キャリア化とをより確実に両立することができる。

【0021】

前記第１から第３の構成のうちいずれか一つの構成において、前記単相電圧出力回路を三相分有する（第４の構成）。

【0022】

これにより、インバータ試験装置から三相分の電圧を出力することができる。よって、三相交流モータを模擬可能なインバータ試験装置を実現できる。

【発明の効果】

【0023】

本発明の一実施形態に係るインバータ試験装置は、入力側と出力側とを電気的に絶縁する絶縁型ＤＣ／ＤＣコンバータと、前記絶縁型ＤＣ／ＤＣコンバータの出力側に電気的に接続される単相フルブリッジ回路とを備え、前記単相フルブリッジ回路によって矩形波の単相電圧を出力する単相電圧出力回路を有する。これにより、供試インバータによって駆動されるモータを模擬するインバータ試験装置において、高出力化と高キャリア化とを両立可能な構成を実現することができる。

【図面の簡単な説明】

【0024】

【図1】図１は、実施形態に係るインバータ試験装置の概略構成を示すブロック図である。

【図2】図２は、単相電圧出力回路の概略構成を示すブロック図である。

【図3】図３は、単相フルブリッジ回路に流れる電流の一例を示す図である。

【図4】図４は、単相フルブリッジ回路に流れる電流の一例を示す図である。

【図5】図５は、デッドタイムを説明する模式図である。

【図6】図６は、ダイオードに電流が流れている際に前記ダイオードに対して電気的に並列に接続されたスイッチング素子がオフ状態である場合に、単相フルブリッジ回路に流れる電流の一例を示す図である。

【発明を実施するための形態】

【0025】

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中の同一または相当部分については同一の符号を付してその説明は繰り返さない。

【0026】

図１は、本発明の実施形態に係るインバータ試験装置１の概略構成を示す図である。このインバータ試験装置１は、供試インバータ２によって駆動されるモータを模擬することにより、供試インバータ２の試験を行う装置である。すなわち、インバータ試験装置１は、供試インバータ２との間で電力の授受を行う。なお、特に図示しないが、インバータ試験装置１は、供試インバータ２に対し、供試インバータ２を駆動するために必要な情報（例えば回転数情報など）を出力してもよい。

【0027】

インバータ試験装置１は、複数の単相電圧出力回路１１，１２，１３と、ローパスフィルタ４（図中では、ＬＰＦ）とを有する。本実施形態では、インバータ試験装置１は、三相交流モータを模擬するため、３つの単相電圧出力回路１１，１２，１３を有する。すなわち、インバータ試験装置１は、単相電圧出力回路１１，１２，１３を三相分有する。

【0028】

３つの単相電圧出力回路１１，１２，１３は、電源３に対して電気的に並列に接続されている。また、３つの単相電圧出力回路１１，１２，１３は、ローパスフィルタ４を介して、供試インバータ２に電気的に接続されている。

【0029】

単相電圧出力回路１１は、供試インバータ２との間で単相電圧であるＵ相電圧を出力する。単相電圧出力回路１２は、供試インバータ２との間で単相電圧であるＶ相電圧を出力する。単相電圧出力回路１３は、供試インバータ２との間で単相電圧であるＷ相電圧を出力する。これにより、インバータ試験装置１から供試インバータ２に対して、三相の電圧を出力することができる。

【0030】

単相電圧出力回路１１は、絶縁型ＤＣ／ＤＣコンバータ２１（図中では、絶縁型ＤＣ／ＤＣ）と、単相フルブリッジ回路３１とを有する。単相電圧出力回路１２は、絶縁型ＤＣ／ＤＣコンバータ２２と、単相フルブリッジ回路３２とを有する。単相電圧出力回路１３は、絶縁型ＤＣ／ＤＣコンバータ２３と、単相フルブリッジ回路３３とを有する。３つの単相電圧出力回路１１，１２，１３は、同一の構成を有するため、以下では、単相電圧出力回路１１についてのみ説明する。

【0031】

単相電圧出力回路１１の絶縁型ＤＣ／ＤＣコンバータ２１は、入力側と出力側とが電気的に絶縁されている。絶縁型ＤＣ／ＤＣコンバータ２１の入力側は、電源３に電気的に接続されている。絶縁型ＤＣ／ＤＣコンバータ２１の出力側は、単相フルブリッジ回路３１に電気的に接続されている。これにより、単相電圧出力回路１１の単相フルブリッジ回路３１は、電源３に対して電気的に絶縁されている。単相フルブリッジ回路３１には、絶縁型ＤＣ／ＤＣコンバータ２１を介して電源３の電力が供給される。

【0032】

上述のように、単相電圧出力回路１１が絶縁型ＤＣ／ＤＣコンバータ２１を有することにより、単相電圧出力回路１１の入力側は、他の単相電圧出力回路１２，１３の入力側に対して電気的に絶縁されている。同様に、単相電圧出力回路１２，１３の入力側も、絶縁型ＤＣ／ＤＣコンバータ２２，２３によって、他の単相電圧出力回路の入力側に対して電気的に絶縁されている。これにより、単相電圧出力回路１１，１２，１３を、電気的に並列に接続しつつ互いの入力側を電気的に絶縁することができる。

【0033】

なお、絶縁型ＤＣ／ＤＣコンバータ２１の構成は、特に図示しないが、トランス及びフルブリッジ回路等を有し、入力側と出力側とで電圧を変換する、一般的な絶縁型ＤＣ／ＤＣコンバータと同様の構成である。よって、絶縁型ＤＣ／ＤＣコンバータ２１の詳しい説明は省略する。

【0034】

絶縁型ＤＣ／ＤＣコンバータ２１では、出力側の電圧は一定である。このように、絶縁型ＤＣ／ＤＣコンバータ２１では、出力側の電圧が一定であるため、絶縁型ＤＣ／ＤＣコンバータ２１の出力側の電圧を可変にする場合に比べて、絶縁型ＤＣ／ＤＣコンバータ２１の変換効率が低下することを防止できる。

【0035】

なお、絶縁型ＤＣ／ＤＣコンバータ２１は、出力側の電圧が可変であってもよい。

【0036】

図２は、単相電圧出力回路１１の概略構成を示す図である。図２に示すように、単相フルブリッジ回路３１は、４つのスイッチング素子ＳＷ１～ＳＷ４を有する。単相フルブリッジ回路３１では、４つのスイッチング素子ＳＷ１～ＳＷ４がフルブリッジ回路を構成するように電気的に接続されている。

【0037】

詳しくは、単相フルブリッジ回路３１は、電気的に並列に接続された２つのスイッチングレグ３１ａ，３１ｂを有する。

【0038】

スイッチングレグ３１ａは、直列に接続された２つのスイッチング素子ＳＷ１，ＳＷ２を有する。スイッチングレグ３１ａにおいて、直列に接続された２つのスイッチング素子ＳＷ１，ＳＷ２の中点は、ローパスフィルタ４を介して供試インバータ２に電気的に接続されている。スイッチングレグ３１ａにおいて、スイッチング素子ＳＷ１は、スイッチングレグ３１ａの上アームのスイッチング素子である。スイッチングレグ３１ａにおいて、スイッチング素子ＳＷ２は、スイッチングレグ３１ａの下アームのスイッチング素子である。

【0039】

スイッチングレグ３１ｂは、直列に接続された２つのスイッチング素子ＳＷ３，ＳＷ４を有する。スイッチングレグ３１ｂにおいて、直列に接続された２つのスイッチング素子ＳＷ３，ＳＷ４の中点は、他の単相電圧出力回路の単相フルブリッジ回路に電気的に接続されている。スイッチングレグ３１ｂにおいて、スイッチング素子ＳＷ３は、スイッチングレグ３１ｂの上アームのスイッチング素子である。スイッチングレグ３１ｂにおいて、スイッチング素子ＳＷ４は、スイッチングレグ３１ｂの下アームのスイッチング素子である。

【0040】

スイッチング素子ＳＷ１～ＳＷ４には、ダイオードＤ１～Ｄ４が電気的に並列に接続されている。ダイオードＤ１～Ｄ４は、スイッチング素子ＳＷ１～ＳＷ４に対して逆方向に電流が流れるような電圧が印加された際に電流が流れる還流ダイオードである。

【0041】

以上のような単相フルブリッジ回路３１において、スイッチングレグ３１ａのスイッチング素子ＳＷ１，ＳＷ２の一方のスイッチング素子がオン状態の時には他方のスイッチング素子はオフ状態である。また、スイッチングレグ３１ｂのスイッチング素子ＳＷ３，ＳＷ４の一方のスイッチング素子がオン状態の時には他方のスイッチング素子はオフ状態である。

【0042】

図３及び図４に、単相フルブリッジ回路３１のスイッチング素子ＳＷ１～ＳＷ４の動作の一例を示す。

【0043】

図３に示すように、スイッチングレグ３１ａの上アームのスイッチング素子ＳＷ１がオン状態で、下アームのスイッチング素子ＳＷ２がオフ状態の場合、電流は、スイッチング素子ＳＷ１を流れて、単相フルブリッジ回路３１の外に出力される。スイッチングレグ３１ｂの上アームのスイッチング素子ＳＷ３がオフ状態で、下アームのスイッチング素子ＳＷ４がオン状態である。よって、他の単相フルブリッジ回路から流れる電流は、スイッチング素子ＳＷ４を流れて、電源３側に戻る。

【0044】

図４に示すように、スイッチングレグ３１ａの上アームのスイッチング素子ＳＷ１がオフ状態になると、下アームのスイッチング素子ＳＷ２がオン状態になる。これにより、他の単相フルブリッジ回路から流れる電流は、スイッチング素子ＳＷ４，ＳＷ２を流れて、単相フルブリッジ回路３１の外に出力される。このとき、スイッチング素子ＳＷ２に電気的に並列に接続されたダイオードＤ２にも電流が流れる。このように、ダイオードＤ２に流れるタイミングでスイッチング素子ＳＷ２をオン状態にすることにより、ダイオードＤ２よりも損失が小さいスイッチング素子ＳＷ２に電流を流して、回路全体の損失を低減できる。

【0045】

上述の構成を有する単相フルブリッジ回路３１では、電源３の電圧をＶｄｃとすると、出力可能な電圧は、―Ｖｄｃ～Ｖｄｃである。これは、スイッチング素子ＳＷ１，ＳＷ２がそれぞれオン状態のときの出力電圧の範囲である。三相フルブリッジ回路の場合には、電源の電圧をＶｄｃとすると、出力可能な電圧は０～Ｖｄｃである。よって、上述の単相フルブリッジ回路３１の場合には、三相フルブリッジ回路の出力電圧に比べて２倍の振幅の電圧を出力することができる。

【0046】

これにより、本実施形態のインバータ試験装置１では、スイッチング素子ＳＷ１～ＳＷ４の耐電圧を変えることなく、三相フルブリッジ回路を有するインバータ試験装置に比べて、出力電圧を高電圧化することができる。

【0047】

ところで、上述のような単相フルブリッジ回路では、同一のスイッチングレグにおいて、上アームのスイッチング素子及び下アームのスイッチング素子が同時にオン状態になると、回路内で短絡を生じる。そのため、図５に示すように、一般的に、上アームのスイッチング素子及び下アームのスイッチング素子をオン状態とオフ状態とに切り替える際に、両方のスイッチング素子をオフ状態にする。このように、上アームのスイッチング素子及び下アームのスイッチング素子のいずれもオフ状態の期間をデッドタイムという。

【0048】

単相フルブリッジ回路において、上アームのスイッチング素子及び下アームのスイッチング素子のオン状態とオフ状態とを切り替える際に、上述のようなデッドタイムを設けることにより、回路内での短絡は防止できるものの、デッドタイムの間の単相フルブリッジ回路の出力電圧は出力電流の向きに依存しており、０Ｖ出力になることがある。

【0049】

特に、上述のデッドタイムはほぼ一定であるため、スイッチング素子のキャリア周波数を高くすると、出力電圧に対するデッドタイムの影響が大きくなる。すなわち、スイッチング制御において上述のようなデッドタイムが設けられている場合、インバータ試験装置１を高キャリア化しようとすると、出力電圧の振幅が低下するという問題が生じる。

【0050】

これに対し、単相フルブリッジ回路を以下の構成にするのが好ましい。図４に示すように、単相フルブリッジ回路３１のスイッチング素子ＳＷ２がオフ状態でもダイオードＤ２に電流が流れるため、スイッチング素子ＳＷ２をオフ状態にする。スイッチング素子ＳＷ２をオフ状態にした場合の単相フルブリッジ回路３１内での電流の流れを、図６に示す。

【0051】

図６に示すように、スイッチング素子ＳＷ２がオフ状態であるため、他の単相フルブリッジ回路から流れる電流は、オン状態のスイッチング素子ＳＷ４を流れた後に、スイッチング素子ＳＷ２に対して電気的に並列に接続されたダイオードＤ２に流れて、単相フルブリッジ回路３１の外に出力される。

【0052】

これにより、スイッチング素子ＳＷ２のスイッチング回数を減らすことができるため、スイッチングレグ３１ａにおいてスイッチング素子ＳＷ１，ＳＷ２をスイッチングする際にデッドタイムが必要であるスイッチングのタイミングを減らすことができる。したがって、インバータ試験装置１を高キャリア化した場合でも、出力電圧の振幅の低下を抑制できるため、高電圧化を実現できる。

【0053】

ローパスフィルタ４は、単相電圧出力回路１１，１２，１３から出力された矩形波の電圧を、フィルタ処理して、正弦波の電圧に変換する。これにより、インバータ試験装置１は、モータの誘起電圧に近い波形の電圧を出力することができる。よって、供試インバータ２をより精度良く試験することができるインバータ試験装置１が得られる。なお、ローパスフィルタ４は、インダクタンスと抵抗とを有していてもよいし、抵抗とコンデンサとを有していてもよい。

【0054】

一般的に、インバータ試験装置を用いて供試インバータを試験した場合、前記インバータ試験装置の駆動によって生じる電流のリップルと前記供試インバータの駆動によって生じる電流のリップルとが重畳して、全体の電流のリップルとして検出される。

【0055】

これに対して、上述のようにローパスフィルタ４を用いることによってインバータ試験装置１の出力電圧がモータの誘起電圧を精度良く模擬できるため、インバータ試験装置１の駆動によって生じる電流のリップルを低減できる。よって、インバータ試験装置１によって供試インバータ２の試験を行っている際に検出される電流のリップルは、実際のモータを用いている場合と同様に、供試インバータ２の駆動によって生じる電流のリップルになる。したがって、供試インバータ２をより精度良く試験することができる。

【0056】

以上より、本実施形態のインバータ試験装置１は、供試インバータ２によって駆動されるモータを模擬することにより、供試インバータ２の試験を行う。インバータ試験装置１は、入力側と出力側とを電気的に絶縁する絶縁型ＤＣ／ＤＣコンバータ２１，２２，２３と、絶縁型ＤＣ／ＤＣコンバータ２１，２２，２３の出力側に電気的に接続される単相フルブリッジ回路３１，３２，３３とを備え、単相フルブリッジ回路３１，３２，３３によって矩形波の単相電圧を出力する単相電圧出力回路１１，１２，１３を有する。

【0057】

上述の単相フルブリッジ回路３１，３２，３３によって、スイッチング素子ＳＷ１～ＳＷ４の耐電圧を変えることなく、インバータ試験装置１における各相の出力電圧を、三相フルブリッジ回路の場合に比べて２倍にすることができる。これにより、インバータ試験装置１の高出力化のために、スイッチング素子ＳＷ１～ＳＷ４を高耐電圧のスイッチング素子に変更する必要がない。よって、インバータ試験装置のキャリア周波数を高くしても、スイッチング素子の損失が大きくならない。

【0058】

したがって、上述の構成により、インバータ試験装置１において高出力化と高キャリア化とを両立することができる。

【0059】

しかも、絶縁型ＤＣ／ＤＣコンバータによって、単相電圧出力回路１１，１２，１３の入力側を互いに電気的に絶縁することができる。よって、単相電圧出力回路１１，１２，１３を、複数、直列または並列に電気的に接続することができる。これにより、インバータ試験装置の高容量化が可能である。

【0060】

本実施形態では、単相電圧出力回路１１，１２，１３から出力される矩形波の単相電圧を正弦波の単相電圧に変換するローパスフィルタ４を有する。

【0061】

これにより、インバータ試験装置１の出力電圧の波形を、モータの誘起電圧の波形である正弦波の電圧波形により近づけることができる。よって、供試インバータ２をより精度良く試験可能なインバータ試験装置１を実現することができる。

【0062】

（その他の実施形態）
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。

【0063】

前記実施形態では、インバータ試験装置１は、３つの単相電圧出力回路１１，１２，１３を有する。しかしながら、インバータ試験装置は、２つ以下の単相電圧出力回路を有していてもよいし、４つ以上の単相電圧出力回路を有していてもよい。

【0064】

前記実施形態では、インバータ試験装置１は、ローパスフィルタ４を有する。しかしながら、インバータ試験装置は、ローパスフィルタを有していなくてもよい。また、インバータ試験装置は、単相電圧出力回路から出力される矩形波の単相電圧を、正弦波の単相電圧に変換可能な他の構成を有していてもよい。

【0065】

前記実施形態では、インバータ試験装置１の単相電圧出力回路１１，１２，１３における単相フルブリッジ回路３１，３２，３３のスイッチング素子ＳＷ２は、スイッチング素子ＳＷ２に対して電気的に並列に接続されたダイオードＤ２に電流が流れている際にオフ状態である。しかしながら、スイッチング素子は、該スイッチング素子に対して電気的に並列に接続されたダイオードに電流が流れている際に、オン状態であってもよい。

【産業上の利用可能性】

【0066】

本発明は、供試インバータによって駆動されるモータを模擬することにより、前記供試インバータの試験を行うインバータ試験装置に利用可能である。

【符号の説明】

【0067】

１ インバータ試験装置
２ 供試インバータ
３ 電源
４ ローパスフィルタ
１１、１２、１３ 単相電圧出力回路
２１、２２、２３ 絶縁型ＤＣ／ＤＣコンバータ
３１、３２、３３ 単相フルブリッジ回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】