ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022161825
(43)【公開日】2022-10-21
(54)【発明の名称】表示装置
(51)【国際特許分類】
H01L 29/786 20060101AFI20221014BHJP
G09F 9/30 20060101ALI20221014BHJP
G02F 1/1368 20060101ALI20221014BHJP
H01L 27/088 20060101ALI20221014BHJP
H01L 21/8234 20060101ALI20221014BHJP
H01L 21/8238 20060101ALI20221014BHJP
【ＦＩ】
H01L29/78 618B
G09F9/30 338
G02F1/1368
H01L29/78 617K
H01L29/78 617M
H01L29/78 617L
H01L27/088 331E
H01L27/088 B
H01L27/092 A
H01L27/088 C
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2022024957
(22)【出願日】2022-02-21
(31)【優先権主張番号】P 2021066632
(32)【優先日】2021-04-09
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000408
【氏名又は名称】弁理士法人高橋・林アンドパートナーズ
(72)【発明者】
【氏名】尾関 芳孝
(72)【発明者】
【氏名】戸倉 聡
【テーマコード（参考）】
2H192
5C094
5F048
5F110
【Ｆターム（参考）】
2H192AA24
2H192BC31
2H192CB02
2H192CB05
2H192CB37
2H192CC01
2H192CC02
2H192CC32
2H192CC73
2H192EA15
2H192EA67
5C094AA31
5C094BA03
5C094BA43
5C094CA19
5C094DA09
5C094DA13
5C094FA01
5C094FA02
5C094FA04
5C094FB02
5C094FB05
5C094FB12
5C094FB14
5C094FB20
5F048AA07
5F048AC01
5F048AC03
5F048BA16
5F048BB09
5F048BB11
5F048BB13
5F048BC18
5F048BF02
5F048BF07
5F048CB01
5F110AA08
5F110BB02
5F110BB04
5F110BB11
5F110CC02
5F110CC04
5F110CC08
5F110DD01
5F110DD02
5F110DD03
5F110DD04
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110EE11
5F110EE15
5F110FF01
5F110FF02
5F110FF03
5F110FF04
5F110FF09
5F110FF10
5F110GG01
5F110GG02
5F110GG13
5F110GG15
5F110GG23
5F110HL02
5F110HL03
5F110HL04
5F110HL06
5F110HL07
5F110NN03
5F110NN22
5F110NN23
5F110NN24
5F110NN27
5F110NN42
5F110NN46
5F110NN47
5F110NN72
(57)【要約】
【課題】信頼性が高い表示装置を実現すること。
【解決手段】表示装置は、酸化物半導体層と、前記酸化物半導体層と対向する第１ゲート電極と、前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層と、を備えた、第１トランジスタを有する。前記第１ゲート電極は、水素吸蔵性を備える。前記第１ゲート電極は、表面に金属水素化物を形成可能な第１導電層を含んでもよい。前記第１ゲート電極は、前記第１導電層よりも抵抗が小さい第２導電層を含み、前記第１導電層及び前記第２導電層は、それぞれ傾斜面が上方を向いたテーパ形状を備えていてもよい。
【選択図】図１Ａ
【解決手段】表示装置は、酸化物半導体層と、前記酸化物半導体層と対向する第１ゲート電極と、前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層と、を備えた、第１トランジスタを有する。前記第１ゲート電極は、水素吸蔵性を備える。前記第１ゲート電極は、表面に金属水素化物を形成可能な第１導電層を含んでもよい。前記第１ゲート電極は、前記第１導電層よりも抵抗が小さい第２導電層を含み、前記第１導電層及び前記第２導電層は、それぞれ傾斜面が上方を向いたテーパ形状を備えていてもよい。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
酸化物半導体層と、
前記酸化物半導体層と対向する第１ゲート電極と、
前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層と、を備えた、第１トランジスタを有し、
前記第１ゲート電極は、水素吸蔵性を備える表示装置。
前記酸化物半導体層と対向する第１ゲート電極と、
前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層と、を備えた、第１トランジスタを有し、
前記第１ゲート電極は、水素吸蔵性を備える表示装置。
【請求項2】
前記第１ゲート電極は、前記第１導電層よりも低抵抗の第２導電層を含み、
前記第１導電層及び前記第２導電層は、それぞれ傾斜面が上方を向いたテーパ形状を備えた、請求項１に記載の表示装置。
前記第１導電層及び前記第２導電層は、それぞれ傾斜面が上方を向いたテーパ形状を備えた、請求項１に記載の表示装置。
【請求項3】
前記第１ゲート電極は、
前記第１導電層よりも低抵抗の第２導電層と、
水素吸蔵性を備え、前記第１導電層とともに前記第２導電層を挟む第３導電層と、を含み、
前記第１導電層、前記第２導電層、及び前記第３導電層は、それぞれ傾斜面が上方を向いたテーパ形状を備えた、請求項１に記載の表示装置。
前記第１導電層よりも低抵抗の第２導電層と、
水素吸蔵性を備え、前記第１導電層とともに前記第２導電層を挟む第３導電層と、を含み、
前記第１導電層、前記第２導電層、及び前記第３導電層は、それぞれ傾斜面が上方を向いたテーパ形状を備えた、請求項１に記載の表示装置。
【請求項4】
前記第３導電層は、前記第１導電層よりも前記酸化物半導体層から離れており、
前記第３導電層の厚さは、前記第１導電層の厚さよりも小さい、請求項３に記載の表示装置。
前記第３導電層の厚さは、前記第１導電層の厚さよりも小さい、請求項３に記載の表示装置。
【請求項5】
前記第１ゲート電極は、水素吸蔵性を備えた第４導電層を含み、
前記第４導電層は、前記第２導電層の上面及び側面を覆う、請求項２に記載の表示装置。
前記第４導電層は、前記第２導電層の上面及び側面を覆う、請求項２に記載の表示装置。
【請求項6】
前記第４導電層は、前記１導電層の上面及び側面をさらに覆い、且つ前記第１ゲート絶縁層に接している、請求項５に記載の表示装置。
【請求項7】
前記第１ゲート電極は、水素吸蔵性を備えた第４導電層を含み、
前記第４導電層は、前記第３導電層の上面及び前記第２導電層の側面を覆う、請求項４に記載の表示装置。
前記第４導電層は、前記第３導電層の上面及び前記第２導電層の側面を覆う、請求項４に記載の表示装置。
【請求項8】
前記第４導電層は、前記１導電層の上面及び側面をさらに覆い、且つ前記第１ゲート絶縁層に接している、請求項７に記載の表示装置。
【請求項9】
半導体層、前記半導体層と対向する第２ゲート電極、及び前記半導体層と前記第２ゲート電極との間の第２ゲート絶縁層を有する第２トランジスタと、
前記第２トランジスタを覆う第１絶縁層と、をさらに有し、
前記第１絶縁層は前記第１ゲート絶縁層と同一層である、請求項１乃至８のいずれか一に記載の表示装置。
前記第２トランジスタを覆う第１絶縁層と、をさらに有し、
前記第１絶縁層は前記第１ゲート絶縁層と同一層である、請求項１乃至８のいずれか一に記載の表示装置。
【請求項10】
画像を表示する表示領域と、前記表示領域を包囲する周辺領域と、を備え、
前記表示領域には複数の画素回路が設けられ、
前記周辺領域には前記複数の画素回路を駆動する駆動回路が設けられ、
前記第１トランジスタは、前記画素回路に含まれ、
前記第２トランジスタは、前記駆動回路に含まれる、請求項９に記載の表示装置。
前記表示領域には複数の画素回路が設けられ、
前記周辺領域には前記複数の画素回路を駆動する駆動回路が設けられ、
前記第１トランジスタは、前記画素回路に含まれ、
前記第２トランジスタは、前記駆動回路に含まれる、請求項９に記載の表示装置。
【請求項11】
前記周辺領域に、前記第１ゲート電極と同一層に形成される第１配線と、前記第２ゲート電極と同一層に形成される第２配線と、を備え、
前記第１配線は、前記第１ゲート絶縁層及び第２ゲート絶縁層を貫通するコンタクトホールを介して前記第２配線に接続されている、請求項９に記載の表示装置。
前記第１配線は、前記第１ゲート絶縁層及び第２ゲート絶縁層を貫通するコンタクトホールを介して前記第２配線に接続されている、請求項９に記載の表示装置。
【請求項12】
酸化物半導体層と、
前記酸化物半導体層と対向する第１ゲート電極と、
前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層と、を備えた、第１トランジスタを有し、
前記第１ゲート電極は、表面に金属水素化物を形成可能な第１導電層を含む表示装置。
前記酸化物半導体層と対向する第１ゲート電極と、
前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層と、を備えた、第１トランジスタを有し、
前記第１ゲート電極は、表面に金属水素化物を形成可能な第１導電層を含む表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態の一つは、表示装置に関する。特に、本発明の実施形態の一つは、酸化物半導体を有するトランジスタが用いられた表示装置に関する。
【背景技術】
【0002】
最近、アモルファスシリコン、低温ポリシリコン、および単結晶シリコンに替わり、酸化物半導体をチャネルに用いたトランジスタの開発が進められている（例えば、特許文献１、２）。酸化物半導体がチャネルに用いられたトランジスタは、アモルファスシリコンがチャネルに用いられたトランジスタと同様に、単純な構造かつ低温プロセスで形成される。酸化物半導体がチャネルに用いられたトランジスタは、アモルファスシリコンがチャネルに用いられたトランジスタよりも高い移動度を有し、オフ電流が非常に低いことが知られている。
【0003】
酸化物半導体がチャネルに用いられたトランジスタが安定した動作をするために、その製造工程において酸化物半導体により多くの酸素を供給することによって、酸化物半導体に形成される酸素欠損を少なくすることが重要である。酸化物半導体に酸素を供給する方法の一つとして、特許文献１、２では、当該絶縁層が酸素をより多く含む条件で、酸化物半導体を覆う絶縁層が形成される技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１５－１８７７０１号公報
【特許文献2】特開２０２０－０２５１１４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
例えば表示装置で用いられるトランジスタでは、水素を含有する層が用いられる。例えば、積層された導電層を絶縁するための絶縁層として、水素を含有する層が用いられる場合がある。当該絶縁層から放出された水素がトランジスタを構成する酸化物半導体層に到達すると、酸化物半導体が還元されてしまう。その結果、酸化物半導体に形成される酸素欠損が増加し、トランジスタの電気特性が変動する（例えば、閾値電圧がマイナスシフトする）など、当該トランジスタが用いられた表示装置の信頼性に問題が生じる。
【0006】
本発明の実施形態の一つは、信頼性が高い表示装置を実現することを課題の一つとする。
【課題を解決するための手段】
【0007】
本発明の一実施形態に係る表示装置は、酸化物半導体層と、前記酸化物半導体層と対向する第１ゲート電極と、前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層と、を備えた、第１トランジスタを有し、前記第１ゲート電極は、水素吸蔵性を備える。
【0008】
本発明の一実施形態に係る表示装置は、酸化物半導体層と、前記酸化物半導体層と対向する第１ゲート電極と、前記酸化物半導体層と前記第１ゲート電極との間の第１ゲート絶縁層と、を備えた、第１トランジスタを有し、前記第１ゲート電極は、表面に金属水素化物を形成可能な第１導電層を含む。
【図面の簡単な説明】
【0009】
【図1A】本発明の一実施形態に係る表示装置の概要を示す断面図である。
【図1B】本発明の一実施形態に係るトランジスタの構造を示す断面図である。
【図2】本発明の一実施形態に係る表示装置の概要を示す平面図である。
【図3】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図4】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図5】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図6】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図7】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図8】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図9】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図10】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図11】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図12】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図13】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図14】本発明の一実施形態に係る表示装置の概要を示す断面図である。
【図15】本発明の一実施形態に係る表示装置の概要を示す平面図である。
【図16】本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。
【図17】本発明の一実施形態に係る表示装置の画素回路を示す回路図である。
【図18】本発明の一実施形態に係るトランジスタの構造を示す断面図である。
【図19】本発明の一実施形態に係るトランジスタの構造を示す断面図である。
【図20】本発明の一実施形態に係るトランジスタの構造を示す断面図である。
【図21】本発明の一実施形態に係るトランジスタの構造を示す断面図である。
【図22】本発明の一実施形態に係るトランジスタの構造を示す断面図である。
【図23】本発明の一実施形態に係るトランジスタの構造を示す断面図である。
【図24】本発明の一実施形態に係るトランジスタの構造を示す断面図である。
【図25】本発明の一実施形態に係るトランジスタの構造を示す断面図である。
【図26】本発明の一実施形態に係るトランジスタの断面写真である。
【発明を実施するための形態】
【0010】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定しない。本明細書と各図において、既出の図に関して前述した構成と同様の構成には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。
【0011】
本発明の各実施の形態において、基板から酸化物半導体層に向かう方向を上又は上方という。逆に、酸化物半導体層から基板に向かう方向を下又は下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と異なる向きに配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方又は下方は、複数の層が積層された構造における積層順を意味するものであり、トランジスタの上方の画素電極と表現する場合、平面視でトランジスタと画素電極とが重ならない位置関係であってもよい。一方、トランジスタの鉛直上方の画素電極と表現する場合は、平面視でトランジスタと画素電極とが重なる位置関係を意味する。
【0012】
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、又は表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置を例示して説明するが、本実施形態における構造は、上述した他の電気光学層を含む表示装置へ適用することができる。
【0013】
本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
【0014】
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
【0015】
［１．第１実施形態］
［１－１．表示装置１０の構成］
図１Ａ～図１３を用いて、本発明の一実施形態に係る表示装置１０の構成について説明する。図１Ａは、本発明の一実施形態に係る表示装置の概要を示す断面図である。図１Ｂは、本発明の一実施形態に係るトランジスタの構造を示す断面図である。図２は、本発明の一実施形態に係る表示装置の概要を示す平面図である。図３～図１３は、本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。図１Ａの断面図は、表示装置１０の層構造を説明するための断面図であって、厳密には図２の平面図と一致していない場合もある。
［１－１．表示装置１０の構成］
図１Ａ～図１３を用いて、本発明の一実施形態に係る表示装置１０の構成について説明する。図１Ａは、本発明の一実施形態に係る表示装置の概要を示す断面図である。図１Ｂは、本発明の一実施形態に係るトランジスタの構造を示す断面図である。図２は、本発明の一実施形態に係る表示装置の概要を示す平面図である。図３～図１３は、本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。図１Ａの断面図は、表示装置１０の層構造を説明するための断面図であって、厳密には図２の平面図と一致していない場合もある。
【0016】
図１Ａに示すように、表示装置１０は基板ＳＵＢの上方に設けられている。表示装置１０は、トランジスタＴｒ１、トランジスタＴｒ２、配線Ｗ、接続電極ＺＴＣＯ、画素電極ＰＴＣＯ、共通補助電極ＣＭＴＬ、及び共通電極ＣＴＣＯを有する。ＴＣＯはＴｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ（透明導電性酸化物）の略称である。トランジスタＴｒ１は表示装置１０の画素回路に含まれるトランジスタである。トランジスタＴｒ２は周辺回路に含まれるトランジスタである。詳細は後述するが、周辺回路は画素回路を駆動する駆動回路である。
【0017】
［１－２．トランジスタＴｒ１の構成］
トランジスタＴｒ１は、酸化物半導体層ＯＳ（ＯＳ１、ＯＳ２）、ゲート絶縁層ＧＩ１（第１ゲート絶縁層）、及びゲート電極ＧＬ１（第１ゲート電極）を有する。ゲート電極ＧＬ１は酸化物半導体層ＯＳに対向する。ゲート絶縁層ＧＩ１は酸化物半導体層ＯＳとゲート電極ＧＬ１との間に設けられている。本実施形態では、ゲート電極ＧＬ１よりも基板ＳＵＢ側に酸化物半導体層ＯＳが設けられたトップゲート型トランジスタが例示されているが、ゲート電極ＧＬ１と酸化物半導体層ＯＳとの位置関係が逆であるボトムゲート型トランジスタが用いられてもよい。
トランジスタＴｒ１は、酸化物半導体層ＯＳ（ＯＳ１、ＯＳ２）、ゲート絶縁層ＧＩ１（第１ゲート絶縁層）、及びゲート電極ＧＬ１（第１ゲート電極）を有する。ゲート電極ＧＬ１は酸化物半導体層ＯＳに対向する。ゲート絶縁層ＧＩ１は酸化物半導体層ＯＳとゲート電極ＧＬ１との間に設けられている。本実施形態では、ゲート電極ＧＬ１よりも基板ＳＵＢ側に酸化物半導体層ＯＳが設けられたトップゲート型トランジスタが例示されているが、ゲート電極ＧＬ１と酸化物半導体層ＯＳとの位置関係が逆であるボトムゲート型トランジスタが用いられてもよい。
【0018】
酸化物半導体層ＯＳは、酸化物半導体層ＯＳ１、ＯＳ２を含む。酸化物半導体層ＯＳ１は、平面視でゲート電極ＧＬ１と重なる領域の酸化物半導体層である。酸化物半導体層ＯＳ１は、半導体層として機能し、ゲート電極ＧＬ１に供給される電圧に応じて導通状態と非導通状態とに切り替えられる。つまり、酸化物半導体層ＯＳ１はトランジスタＴｒ１のチャネルとして機能する。酸化物半導体層ＯＳ２は導電層として機能する。酸化物半導体層ＯＳ１、ＯＳ２は同じ酸化物半導体層から形成された層である。例えば、酸化物半導体層ＯＳ２は、酸化物半導体層ＯＳ１と同じ物性の層に対して不純物をドーピングすることで低抵抗化された酸化物半導体層である。
【0019】
ゲート電極ＧＬ１の上に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に配線Ｗ１が設けられている。配線Ｗ１は、絶縁層ＩＬ２及びゲート絶縁層ＧＩ１に設けられた開口ＷＣＯＮを介して酸化物半導体層ＯＳ２に接続されている。配線Ｗ１には、画素の階調に関連するデータ信号が伝達される。絶縁層ＩＬ２及び配線Ｗ１の上に絶縁層ＩＬ３が設けられている。絶縁層ＩＬ３の上に接続電極ＺＴＣＯが設けられている。接続電極ＺＴＣＯは、絶縁層ＩＬ３、ＩＬ２、及びゲート絶縁層ＧＩ１に設けられた開口ＺＣＯＮを介して酸化物半導体層ＯＳ２に接続されている。接続電極ＺＴＣＯは開口ＺＣＯＮの底部において酸化物半導体層ＯＳ２と接している。接続電極ＺＴＣＯは、透明導電層である。
【0020】
接続電極ＺＴＣＯと酸化物半導体層ＯＳ２とが接する領域を第１コンタクト領域ＣＯＮ１という。詳細は後述するが、接続電極ＺＴＣＯは、平面視でゲート電極ＧＬ１及び配線Ｗ１とは重ならない第１コンタクト領域ＣＯＮ１において酸化物半導体層ＯＳ２と接する。平面視で第１コンタクト領域ＣＯＮ１は画素の表示領域に含まれる。
【0021】
例えばＩＴＯ層などの透明導電層をシリコン層などの半導体層に接するように形成すると、ＩＴＯ成膜時のプロセスガスや酸素イオンによって半導体層の表面が酸化する。半導体層の表面に形成された酸化層は高抵抗であるため、半導体層と透明導電層と間の接触抵抗が高くなる。その結果、半導体層と透明導電層とのの電気的接触に不良が生じる。一方、上記の透明導電層を酸化物半導体層に接するように形成しても、酸化物半導体層の表面に上記のような高抵抗な酸化層は形成されない。そのため、酸化物半導体層と透明導電層との間の電気的接触に不良は生じない。
【0022】
接続電極ＺＴＣＯの上に絶縁層ＩＬ４が設けられている。絶縁層ＩＬ４は、絶縁層ＩＬ４よりも下層に設けられた構造体によって形成された段差を緩和する。絶縁層ＩＬ４を平坦化膜という場合がある。絶縁層ＩＬ４の上に画素電極ＰＴＣＯが設けられている。画素電極ＰＴＣＯは絶縁層ＩＬ４に設けられた開口ＰＣＯＮを介して接続電極ＺＴＣＯに接続されている。接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接する領域を第２コンタクト領域ＣＯＮ２という。平面視で、第２コンタクト領域ＣＯＮ２はゲート電極ＧＬ１と重なる。画素電極ＰＴＣＯは、透明導電層である。
【0023】
画素電極ＰＴＣＯの上に絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５の上に共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯが設けられている。つまり、画素電極ＰＴＣＯは、絶縁層ＩＬ５を介して共通電極ＣＴＣＯと対向している。共通電極ＣＴＣＯは、開口ＰＣＯＮ（第２コンタクト領域ＣＯＮ２内）において共通補助電極ＣＭＴＬに接続されている。詳細は後述するが、共通補助電極ＣＭＴＬと共通電極ＣＴＣＯとは、それぞれ異なる平面パターンを有する。共通補助電極ＣＭＴＬは金属層である。共通電極ＣＴＣＯは透明導電層である。共通補助電極ＣＭＴＬの電気抵抗は共通電極ＣＴＣＯの電気抵抗よりも低抵抗である。共通補助電極ＣＭＴＬは遮光層としても機能する。例えば、共通補助電極ＣＭＴＬが隣接する画素からの光を遮光することで、混色の発生が抑制される。共通電極ＣＴＣＯの上にスペーサＳＰが設けられている。
【0024】
スペーサＳＰは一部の画素に対して設けられている。例えば、スペーサＳＰは、青色画素、赤色画素、緑色画素のいずれか１の画素に対して設けられていてもよい。ただし、スペーサＳＰは全ての画素に設けられていてもよい。スペーサＳＰの高さは、セルギャップの半分の高さである。対向基板にもスペーサが設けられており、対向基板のスペーサと上記のスペーサＳＰとは平面視で重なる。
【0025】
トランジスタＴｒ１と基板ＳＵＢとの間に遮光層ＬＳが設けられている。本実施形態では、遮光層ＬＳとして、遮光層ＬＳ１、ＬＳ２が設けられている。ただし、遮光層ＬＳは遮光層ＬＳ１のみ又はＬＳ２のみで形成されていてもよい。平面視で、遮光層ＬＳは、ゲート電極ＧＬ１と酸化物半導体層ＯＳとが重なる領域に設けられている。つまり、平面視で、遮光層ＬＳは酸化物半導体層ＯＳ１と重なる領域に設けられている。遮光層ＬＳは、基板ＳＵＢ側から入射した光が酸化物半導体層ＯＳ１に到達することを抑制する。遮光層ＬＳとして導電層が用いられる場合、遮光層ＬＳに電圧を印加して酸化物半導体層ＯＳ１を制御してもよい。遮光層ＬＳに電圧が印加される場合、遮光層ＬＳとゲート電極ＧＬ１とは、画素回路の周辺領域で接続されていてもよい。平面視で、上記の第１コンタクト領域ＣＯＮ１は遮光層ＬＳと重ならない領域に設けられている。
【0026】
［１－３．トランジスタＴｒ２の構成］
トランジスタＴｒ２は、ｐ型のトランジスタＴｒ２－１及びｎ型のトランジスタＴｒ２－２を有する。トランジスタＴｒ２を「第２トランジスタ」という場合がある。
トランジスタＴｒ２は、ｐ型のトランジスタＴｒ２－１及びｎ型のトランジスタＴｒ２－２を有する。トランジスタＴｒ２を「第２トランジスタ」という場合がある。
【0027】
ｐ型のトランジスタＴｒ２－１及びｎ型のトランジスタＴｒ２－２は、いずれもゲート電極ＧＬ２、ゲート絶縁層ＧＩ２、半導体層Ｓ（Ｓ１、Ｓ２、Ｓ３）を有する。ゲート電極ＧＬ２は半導体層Ｓに対向する。ゲート絶縁層ＧＩ２は半導体層Ｓとゲート電極ＧＬ２との間に設けられている。本実施形態では、半導体層Ｓよりも基板ＳＵＢ側にゲート電極ＧＬ２が設けられたボトムゲート型トランジスタが例示されているが、半導体層Ｓとゲート電極ＧＬ２との位置関係が逆であるトップゲート型トランジスタが用いられてもよい。ゲート電極ＧＬ２を「第２ゲート電極」という場合がある。ゲート絶縁層ＧＩ２を「第２ゲート絶縁層」という場合がある。
【0028】
ｐ型のトランジスタＴｒ２－１の半導体層Ｓは、半導体層Ｓ１、Ｓ２を含む。ｎ型のトランジスタＴｒ２－２の半導体層Ｓは、半導体層Ｓ１、Ｓ２、Ｓ３を含む。半導体層Ｓ１は、平面視でゲート電極ＧＬ２と重なる領域の半導体層である。半導体層Ｓ１はトランジスタＴｒ２－１及びＴｒ２－１のチャネルとして機能する。半導体層Ｓ２は導電層として機能する。半導体層Ｓ３は、半導体層Ｓ２よりも高抵抗な導電層として機能する。半導体層Ｓ３は、半導体層Ｓ１に向かって侵入するホットキャリアを減衰させることで、ホットキャリア劣化を抑制する。
【0029】
半導体層Ｓの上に絶縁層ＩＬ１及びゲート絶縁層ＧＩ１が設けられている。トランジスタＴｒ２において、ゲート絶縁層ＧＩ１は単に層間膜（第１絶縁層）として機能する。つまり、第１絶縁層はトランジスタＴｒ２を覆う。この場合、第１絶縁層はゲート絶縁層ＧＩ１と同一層である。これらの絶縁層の上に配線Ｗ２が設けられている。配線Ｗ２は、絶縁層ＩＬ１及びゲート絶縁層ＧＩ１に設けられた開口を介して半導体層Ｓに接続されている。配線Ｗ２の上に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に配線Ｗ１が設けられている。配線Ｗ１は、絶縁層ＩＬ２に設けられた開口を介して配線Ｗ２に接続されている。
【0030】
図１Ａに示すように、周辺回路に設けられたゲート電極ＧＬ２と画素回路に設けられた遮光層ＬＳ２とは同一層である。周辺回路に設けられた配線Ｗ２（第１周辺回路配線）と画素回路に設けられたゲート電極ＧＬ１（第１ゲート電極）とは同一層である。周辺回路では、配線Ｗ２は、絶縁層（ゲート絶縁層ＧＩ１、絶縁層ＩＬ１、ゲート絶縁層ＧＩ２）を貫通して設けられたコンタクトホールを介して、ゲート電極ＧＬ２と同一層に設けられた配線Ｗ３（第２周辺回路配線）に接続される。同一層とは、複数の部材が、１つの層がパターニングされることによって形成されていること、又は、同じ単層材料若しくは積層材料をパターニングすることで同一プロセスで同時に形成される層であることを意味する。すなわち、ゲート電極ＧＬ１の各層の厚さ及び各層のテーパ角は、配線Ｗ２の各層の厚さ及び各層のテーパ角と実質的に同じとなる。
【0031】
［１－４．ゲート電極ＧＬ１の構成］
図１Ｂを用いて、ゲート電極ＧＬ１の詳細な断面構成について説明する。図１Ｂに示すように、ゲート電極ＧＬ１は、第１導電層１１０、第２導電層１２０、及び第３導電層１３０を有する。第１導電層１１０は、ゲート絶縁層ＧＩ１の上に設けられており、ゲート絶縁層ＧＩ１に接している。第２導電層１２０は、第１導電層１１０の上に設けられており、第１導電層１１０に接している。第３導電層１３０は、第２導電層１２０の上に設けられており、第２導電層１２０に接している。
図１Ｂを用いて、ゲート電極ＧＬ１の詳細な断面構成について説明する。図１Ｂに示すように、ゲート電極ＧＬ１は、第１導電層１１０、第２導電層１２０、及び第３導電層１３０を有する。第１導電層１１０は、ゲート絶縁層ＧＩ１の上に設けられており、ゲート絶縁層ＧＩ１に接している。第２導電層１２０は、第１導電層１１０の上に設けられており、第１導電層１１０に接している。第３導電層１３０は、第２導電層１２０の上に設けられており、第２導電層１２０に接している。
【0032】
第１導電層１１０、第２導電層１２０、及び第３導電層１３０の各々の側部は、傾斜面が上方を向いたテーパ形状を有している。図１Ｂにおいて、上記傾斜面とゲート絶縁層ＧＩ１（又は、基板ＳＵＢの上面若しくは水平面）とのなす角をテーパ角θという。図１Ｂでは、これらの導電層の側面が直線上に存在するテーパ形状が示されているが、この構成に限定されない。例えば、これらの導電層の側面の傾斜角がそれぞれ異なっていてもよい。第１導電層１１０の側面の上端と第２導電層１２０の側面の下端とが一致していなくてもよい。同様に、第２導電層１２０の側面の上端と第３導電層１３０の側面の下端とが一致していなくてもよい。例えば、第１導電層１１０の上面の一部が第２導電層１２０から露出されていてもよい。同様に、第２導電層１２０の上面の一部が第３導電層１３０から露出されていてもよい。
【0033】
第１導電層１１０及び第３導電層１３０として、水素吸蔵性を備えた材料が用いられる。換言すると、第１導電層１１０及び第３導電層１３０として、その表面に金属水素化物を形成可能な材料が用いられる。具体的に、第１導電層１１０及び第３導電層１３０として、チタン（Ｔｉ）、マグネシウム（Ｍｇ）、バナジウム（Ｖ）、ランタン（Ｌａ）、及びこれらを含む合金が用いられる。例えば、第１導電層１１０及び第３導電層１３０としてＴｉが用いられた場合、Ｔｉが製造工程中の水分及び酸性液中に含まれる水素を吸収することによって、金属水素化物（ＴｉＨ２）が形成される。このように、Ｔｉ等の上記の材料が水素化物を形成することで、第１導電層１１０及び第３導電層１３０が水素吸蔵性を備える。
【0034】
第２導電層１２０として、第１導電層１１０及び第３導電層１３０よりも抵抗が小さい材料が用いられる。例えば、第２導電層１２０としてアルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銀（Ａｇ）、及びこれらを含む合金（例えば、モリブデンとタングステンの合金）が用いられる。
【0035】
［１－５．表示装置１０の平面レイアウト］
図２～図１３を用いて、表示装置１０の画素の平面レイアウトを説明する。図２では、画素電極ＰＴＣＯ、共通補助電極ＣＭＴＬ、共通電極ＣＴＣＯ、及びスペーサＳＰは省略されている。画素電極ＰＴＣＯ、共通補助電極ＣＭＴＬ、及び共通電極ＣＴＣＯの平面レイアウトは、それぞれ図１１～図１３に示されている。
図２～図１３を用いて、表示装置１０の画素の平面レイアウトを説明する。図２では、画素電極ＰＴＣＯ、共通補助電極ＣＭＴＬ、共通電極ＣＴＣＯ、及びスペーサＳＰは省略されている。画素電極ＰＴＣＯ、共通補助電極ＣＭＴＬ、及び共通電極ＣＴＣＯの平面レイアウトは、それぞれ図１１～図１３に示されている。
【0036】
図２及び図３に示すように、遮光層ＬＳはＤ１方向に延びている。画素によって遮光層ＬＳの形状が異なる。本実施形態では、Ｄ１方向に延びる遮光層ＬＳの一部から、Ｄ２方向に突出する突出部ＰＪＴが設けられている。図５に示すように、遮光層ＬＳは、平面視でゲート電極ＧＬ１と酸化物半導体層ＯＳとが重なる領域を含む領域に設けられている。なお、ゲート電極ＧＬ１を「ゲート線」ということもできる。
【0037】
図２、図４、及び図５に示すように、酸化物半導体層ＯＳはＤ２方向に延びている。ゲート電極ＧＬ１は、酸化物半導体層ＯＳと交差するようにＤ１方向に延びている。ゲート電極ＧＬ１のパターンは遮光層ＬＳのパターンの内側に設けられている。換言すると、酸化物半導体層ＯＳは、ゲート電極ＧＬ１に交差する長尺状に形成されている。
【0038】
図２、図６、及び図７に示すように、開口ＷＣＯＮは、酸化物半導体層ＯＳのパターンの上端付近において、配線Ｗ１と重なる領域に設けられている。酸化物半導体層ＯＳのパターンのメイン部分は隣接する配線Ｗ１の間においてＤ２方向に延びている。酸化物半導体層ＯＳのパターンの残りの部分は、当該メイン部分から開口ＷＣＯＮの領域に向かってＤ１方向及びＤ２方向に対して斜めの方向に延びている。
【0039】
図２及び図７に示すように、複数の配線Ｗ１がＤ２方向に延びている。隣接する配線Ｗ１をそれぞれ区別して説明する必要がある場合、隣接する配線Ｗ１を配線Ｗ１－１（第１画素回路配線）及び配線Ｗ１－２（第２画素回路配線）という。この場合、酸化物半導体層ＯＳのメイン部分は、第１画素回路配線Ｗ１－１と第２画素回路配線Ｗ１－２との間において、Ｄ２方向に延び、ゲート電極ＧＬ１と交差するということができる。上記の構成を換言すると、酸化物半導体層ＯＳは、Ｄ２方向に長尺状（長手を有する形状）に設けられており、酸化物半導体層ＯＳの長手方向の一方の端部で配線Ｗ１－１に接続されている。
【0040】
図２、図８、及び図９に示すように、開口ＺＣＯＮは酸化物半導体層ＯＳのパターンの下端付近に設けられている。開口ＺＣＯＮは、酸化物半導体層ＯＳのパターンと重なる領域、かつ、ゲート電極ＧＬ１とは重ならない領域に設けられている。開口ＺＣＯＮは、接続電極ＺＴＣＯと重なる領域に設けられている。接続電極ＺＴＣＯは、配線Ｗ１－１と配線Ｗ１－２との間において、ゲート電極ＧＬ１及び酸化物半導体層ＯＳと重なる。よって、接続電極ＺＴＣＯは、ゲート電極ＧＬ１とは重ならない開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）において酸化物半導体層ＯＳと接する。
【0041】
上記の構成を換言すると、酸化物半導体層ＯＳは、酸化物半導体層ＯＳの長手方向の他方の端部で接続電極ＺＴＣＯ（第１透明導電層）に接続されている。接続電極ＺＴＣＯ（第１透明導電層）は、酸化物半導体層ＯＳと同様にＤ２方向に延在する長尺状に形成されている。Ｄ１方向において、接続電極ＺＴＣＯ（第１透明導電層）の幅は酸化物半導体層ＯＳの幅よりも小さい。
【0042】
図２、図７、及び図８に示すように、酸化物半導体層ＯＳは、ゲート電極ＧＬ１に対して、開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）とは反対側で配線Ｗ１と接する。開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）は遮光層ＬＳと重ならない。
【0043】
図２、図１０、及び図１１に示すように、開口ＰＣＯＮは接続電極ＺＴＣＯのパターンの上端付近に設けられている。開口ＰＣＯＮは、ゲート電極ＧＬ１のパターン及び接続電極ＺＴＣＯのパターンと重なる領域に設けられている。開口ＰＣＯＮは、画素電極ＰＴＣＯと重なる領域に設けられている。画素電極ＰＴＣＯは、配線Ｗ１－１と配線Ｗ１－２との間において、ゲート電極ＧＬ１、酸化物半導体層ＯＳ、及び接続電極ＺＴＣＯと重なる。よって、画素電極ＰＴＣＯは、ゲート電極ＧＬ１と重なる開口ＰＣＯＮ（第２コンタクト領域ＣＯＮ２）において接続電極ＺＴＣＯと接する。
【0044】
画素電極ＰＴＣＯは、下記の透光領域に延在している。画素電極ＰＴＣＯを「第２透明導電層」という場合がある。上記の構成を換言すると、画素電極ＰＴＣＯ（第２透明導電層）は、酸化物半導体層ＯＳ及び配線Ｗ１－１（第１画素配線）と同様にＤ２方向に延在する長尺状に形成されている。Ｄ１方向において、開口ＰＣＯＮが設けられた部分における画素電極ＰＴＣＯ（第２透明導電層）の幅は酸化物半導体層ＯＳの幅よりも大きい。
【0045】
図１１に示すように、接続電極ＺＴＣＯ（第１透明導電層）は、配線Ｗ１－１（第１画素配線）に沿って延在する長尺状に形成されている。Ｄ１方向において、第２コンタクト領域ＣＯＮ２を構成する開口ＰＣＯＮの幅は、接続電極ＺＴＣＯ（第１透明導電層）の幅より大きい。平面視で接続電極ＺＴＣＯ（第１透明導電層）の全体が画素電極ＰＴＣＯ（第２透明導電層）に重なる。
【0046】
図１１に示すように、画素電極ＰＴＣＯはＤ２方向に並んでいる。Ｄ２方向に隣接する画素のうち、一方の画素を「第１画素」といい、他方の画素を「第２画素」という場合がある。例えば、第１画素は、図１１においてＤ２方向に並んだ画素電極ＰＴＣＯのうち、上の画素電極ＰＴＣＯに対応する画素であり、第２画素は、Ｄ２方向に並んだ画素電極ＰＴＣＯのうち、下の画素電極ＰＴＣＯに対応する画素である。この場合、第１画素及び第２画素には、配線Ｗ１－１（第１画素配線）から画素信号が供給される。
【0047】
また、画素電極ＰＴＣＯはＤ１方向に並んでいる。上記の第１画素に対してＤ１方向に隣接する画素を「第３画素」といい、第２画素に対してＤ１方向に隣接する画素を「第４画素」という。第３画素と第４画素とはＤ２方向に隣接している。第３画素及び第４画素には、配線Ｗ１－１（第１画素配線）に隣り合う配線Ｗ１－２（第２画素配線）から画素信号が供給される。
【0048】
上記のように、第１画素、第２画素、第３画素、及び第４画素の各々は、トランジスタＴｒ１（画素トランジスタ）と、接続電極ＺＴＣＯ（第１透明導電層）と、画素電極ＰＴＣＯ（第２透明導電層）と、を有する。
【0049】
トランジスタＴｒ１は、酸化物半導体層ＯＳ、酸化物半導体層ＯＳに対向するゲート電極ＧＬ１、及び酸化物半導体層ＯＳとゲート電極ＧＬ１との間のゲート絶縁層ＧＩ１を備えている。接続電極ＺＴＣＯは、平面視で、ゲート電極ＧＬ１及び酸化物半導体層ＯＳと重なり、ゲート電極ＧＬ１とは重ならない開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）において、酸化物半導体層ＯＳと接する。画素電極ＰＴＣＯは、平面視で、ゲート電極ＧＬ１、酸化物半導体層ＯＳ、及び接続電極ＺＴＣＯと重なり、ゲート電極ＧＬ１と重なる開口ＰＣＯＮ（第２コンタクト領域ＣＯＮ２）において、接続電極ＺＴＣＯに接続されている。
【0050】
図１１の上側の設けられた第１画素の画素電極ＰＴＣＯは、平面視で、当該第１画素の酸化物半導体層ＯＳ及び第１画素の下側に設けられた第２画素の酸化物半導体層ＯＳに重なる。また、第１画素の画素電極ＰＴＣＯは、平面視で、第４画素の酸化物半導体層ＯＳとも重なる。
【0051】
図１２に示すように、共通補助電極ＣＭＴＬは、画素領域の周囲を囲むように格子状に設けられている。つまり、共通補助電極ＣＭＴＬは複数の画素に対して共通に設けられている。換言すると、共通補助電極ＣＭＴＬは開口ＯＰを有する。開口ＯＰは、画素電極ＰＴＣＯを露出するように設けられている。開口ＯＰのパターンは画素電極ＰＴＣＯのパターンの内側に設けられている。開口ＯＰが設けられた領域が表示領域に相当する。つまり、開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）は表示領域に含まれている。表示領域とは、ユーザが画素からの光を視認できる領域を意味する。例えば、金属層によって遮光され、ユーザが光を視認できない領域は表示領域には含まれない。つまり、上記の表示領域を「透光領域（又は、開口領域）」という場合がある。
【0052】
図１３に示すように、共通電極ＣＴＣＯは、複数の画素に対して共通に設けられている。上記開口ＯＰに対応した領域にスリットＳＬが設けられている。スリットＳＬは、湾曲した形状（縦に長いＳ字形状）を有している。スリットＳＬの先端は、当該先端の延伸方向に直交する幅が小さくなる形状を有している。図１及び図１３を参照すると、共通電極ＣＴＣＯは、画素電極ＰＴＣＯ（第２透明導電層）と対向する位置にスリットＳＬを有している。
【0053】
［１－６．表示装置１０の各部材の材質］
基板ＳＵＢとして、ガラス基板、石英基板、およびサファイア基板など、透光性を有し、可撓性を有しない剛性基板を用いることができる。一方、基板ＳＵＢが可撓性を有する必要がある場合は、基板ＳＵＢとしてポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板など、樹脂を含み、可撓性を有するフレキシブル基板を用いることができる。基板ＳＵＢの耐熱性を向上させるために、上記の樹脂に不純物が導入されてもよい。
基板ＳＵＢとして、ガラス基板、石英基板、およびサファイア基板など、透光性を有し、可撓性を有しない剛性基板を用いることができる。一方、基板ＳＵＢが可撓性を有する必要がある場合は、基板ＳＵＢとしてポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板など、樹脂を含み、可撓性を有するフレキシブル基板を用いることができる。基板ＳＵＢの耐熱性を向上させるために、上記の樹脂に不純物が導入されてもよい。
【0054】
ゲート電極ＧＬ２、配線Ｗ１、Ｗ２、遮光層ＬＳ、及び共通補助電極ＣＭＴＬとして、一般的な金属材料を用いることができる。例えば、これらの電極等の部材として、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、及び銀（Ａｇ）、又は、これらの合金若しくは化合物が用いられる。上記の電極等の部材として、上記の材料が単層で用いられてもよく、積層で用いられてもよい。
【0055】
ゲート絶縁層ＧＩ１、ＧＩ２及び絶縁層ＩＬ１～ＩＬ５として、一般的な絶縁層性材料を用いることができる。例えば、絶縁層ＩＬ１～ＩＬ３、ＩＬ５として、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）などの無機絶縁層を用いることができる。これらの絶縁層として、欠陥が少ない絶縁層を用いることができる。絶縁層ＩＬ４として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、又はシロキサン樹脂などの有機絶縁材料を用いることができる。ゲート絶縁層ＧＩ１、ＧＩ２及び絶縁層ＩＬ１～ＩＬ３、ＩＬ５として、上記の有機絶縁材料が用いられてもよい。上記の絶縁層等の部材として、上記の材料が単層で用いられてもよく、積層で用いられてもよい。
【0056】
上記の絶縁層の一例として、ゲート絶縁層ＧＩ１として厚さが１００ｎｍのＳｉＯｘが用いられる。絶縁層ＩＬ１として総厚さが６００ｎｍ～７００ｎｍのＳｉＯｘ／ＳｉＮｘ／ＳｉＯｘが用いられる。ゲート絶縁層ＧＩ２として総厚さが６０～１００ｎｍのＳｉＯｘ／ＳｉＮｘが用いられる。絶縁層ＩＬ２として総厚さが３００ｎｍ～５００ｎｍのＳｉＯｘ／ＳｉＮｘ／ＳｉＯｘが用いられる。絶縁層ＩＬ３として総厚さが２００ｎｍ～５００ｎｍのＳｉＯｘ（単層）、ＳｉＮｘ（単層）、又はこれらの積層が用いられる。絶縁層ＩＬ４として厚さが２μｍ～４μｍの有機層が用いられる。絶縁層ＩＬ５として厚さが５０ｎｍ～１５０ｎｍのＳｉＮｘ（単層）が用いられる。
【0057】
上記のＳｉＯｘＮｙ及びＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。ＳｉＮｘＯｙ及びＡｌＮｘＯｙは、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物及びアルミニウム化合物である。
【0058】
酸化物半導体層ＯＳとして、半導体の特性を有する酸化金属を用いることができる。酸化物半導体層ＯＳは透光性を有する。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体を酸化物半導体層ＯＳとして用いることができる。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いることができる。ただし、本実施形態で使用されるＩｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体は上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにＩｎの比率を上記より大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を上記より大きくしてもよい。
【0059】
Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体に他の元素が添加されていてもよい。例えば、当該酸化物半導体にＡｌ、Ｓｎなどの金属元素が添加されていてもよい。上記の酸化物半導体以外にもＩｎ及びＧａを含む酸化物半導体（ＩＧＯ）、Ｉｎ及びＺｎを含む酸化物半導体（ＩＺＯ）、Ｉｎ、Ｓｎ及びＺｎを含む酸化物半導体（ＩＴＺＯ）、並びにＩｎ及びＷを含む酸化物半導体などが酸化物半導体層ＯＳとして用いられてもよい。酸化物半導体層ＯＳはアモルファスであってもよく、結晶性であってもよい。酸化物半導体層ＯＳはアモルファスと結晶の混相であってもよい。
【0060】
接続電極ＺＴＣＯ、画素電極ＰＴＣＯ、及び共通電極ＣＴＣＯとして、透明導電層が用いられる。当該透明導電層として、酸化インジウム及び酸化スズの混合物（ＩＴＯ）及び酸化インジウム及び酸化亜鉛の混合物（ＩＺＯ）を用いることができる。当該透明導電層として、上記以外の材料が用いられてもよい。
【0061】
以上のように、本実施形態に係る表示装置１０では、ゲート電極ＧＬ１として水素吸蔵性の第１導電層１１０が用いられている。したがって、例えば、ゲート絶縁層ＧＩ１、絶縁層ＩＬ１、ＩＬ２等から放出された水素が第１導電層１１０に吸蔵される。その結果、特に酸化物半導体層周りにおいて当該酸化物半導体層ＯＳを還元する水素を低減することができるため、トランジスタＴｒ１の電気特性の変動が抑制される。
【0062】
特に、酸化物半導体層がチャネルに用いられたトランジスタＴｒ１と、ポリシリコンからなる半導体層がチャネルに用いられたトランジスタＴｒ２と、が同一基板上に形成される場合、トランジスタＴｒ２の特性を改善するために、膜中に水素を多く含む窒化シリコン層が用いられる。この窒化シリコン層から放出される水素がトランジスタＴｒ１の酸化物半導体層に到達すると、トランジスタＴｒ１の電気特性を変動させてしまう。しかし、本実施形態に係る構成によると、このような場合であっても、第１導電層１１０が水素を吸蔵するため、上記のようなトランジスタＴｒ１の電気特性の変動を抑制することができる。
【0063】
ゲート電極ＧＬ１に含まれる各導電層がテーパ形状を備えていることで、絶縁層ＩＬ２がゲート電極ＧＬ１を乗り越える領域において、絶縁層ＩＬ２のカバレッジが悪化することが抑制される。その結果、絶縁層ＩＬ２の上に形成される導電層の断線などの不具合を抑制することができる。したがって、信頼性が高い表示装置を実現することができる。
【0064】
［１－７．表示装置１０の変形例］
図１８～図２１を用いて、表示装置１０の変形例について説明する。図１８～図２１は、本発明の一実施形態に係る表示装置の画素回路を示す回路図である。当該変形例のゲート電極ＧＬ１は、図１Ｂのゲート電極ＧＬ１と類似しているが、両者の層構造が相違する。
図１８～図２１を用いて、表示装置１０の変形例について説明する。図１８～図２１は、本発明の一実施形態に係る表示装置の画素回路を示す回路図である。当該変形例のゲート電極ＧＬ１は、図１Ｂのゲート電極ＧＬ１と類似しているが、両者の層構造が相違する。
【0065】
［１－７－１．変形例１］
図１８に示すように、変形例１では、第１導電層１１０よりも酸化物半導体層ＯＳから遠い位置に設けられた第３導電層１３０の厚さが第１導電層１１０の厚さより小さい。第３導電層１３０の厚さは、第１導電層１１０の厚さの１／２以下又は１／３以下である。上記の構造を有することで、ゲート電極ＧＬ１をドライエッチングする際に、第３導電層１３０の厚さが第１導電層１１０の厚さと同じ場合（図１Ｂ）に比べて、第２導電層１２０（例えばＡｌ）のテーパ角θ２を小さくすることができる。つまり、図１Ｂに示す第２導電層１２０のテーパ角θより図１８に示す第２導電層１２０のテーパ角θ２を小さくすることができる。その結果、ゲート電極ＧＬ１の上に形成される絶縁層ＩＬ２のカバレッジを改善することができる。図１８では、第１導電層１１０のテーパ角θ１よりも、第２導電層１２０のテーパ角θ２の方が小さい（θ２＜θ１）構成を例示したが、この構成に限定されない。第１導電層１１０のテーパ角θ１が、第２導電層１２０のテーパ角θ２と同じでもよく（θ２＝θ１）、第１導電層１１０のテーパ角θ１が、第２導電層１２０のテーパ角θ２より小さくてもよい（θ１＜θ２）。
図１８に示すように、変形例１では、第１導電層１１０よりも酸化物半導体層ＯＳから遠い位置に設けられた第３導電層１３０の厚さが第１導電層１１０の厚さより小さい。第３導電層１３０の厚さは、第１導電層１１０の厚さの１／２以下又は１／３以下である。上記の構造を有することで、ゲート電極ＧＬ１をドライエッチングする際に、第３導電層１３０の厚さが第１導電層１１０の厚さと同じ場合（図１Ｂ）に比べて、第２導電層１２０（例えばＡｌ）のテーパ角θ２を小さくすることができる。つまり、図１Ｂに示す第２導電層１２０のテーパ角θより図１８に示す第２導電層１２０のテーパ角θ２を小さくすることができる。その結果、ゲート電極ＧＬ１の上に形成される絶縁層ＩＬ２のカバレッジを改善することができる。図１８では、第１導電層１１０のテーパ角θ１よりも、第２導電層１２０のテーパ角θ２の方が小さい（θ２＜θ１）構成を例示したが、この構成に限定されない。第１導電層１１０のテーパ角θ１が、第２導電層１２０のテーパ角θ２と同じでもよく（θ２＝θ１）、第１導電層１１０のテーパ角θ１が、第２導電層１２０のテーパ角θ２より小さくてもよい（θ１＜θ２）。
【0066】
［１－７－２．変形例２］
図１９に示すように、変形例２では、第３導電層１３０の代わりに第４導電層１４０が設けられている。第４導電層１４０は、第２導電層１２０の上面及び側面に接している。さらに、第４導電層１４０は、第１導電層１１０の側面及びゲート絶縁層ＧＩ１に接している。第４導電層１４０として、第１導電層１１０及び第３導電層１３０と同様に水素吸蔵性を備えた材料が用いられる。この構造を形成するために、第１導電層１１０及び第２導電層１２０のパターンを形成した後に、第４導電層１４０を成膜し、その後に第４導電層１４０のパターンを形成する。つまり、第２導電層１２０を加工する際に、第２導電層１２０が最上層に位置しているので、第２導電層１２０のテーパ角θ２を第１導電層１１０のテーパ角θ１より小さくすることができる。その結果、ゲート電極ＧＬ１の上に形成される絶縁層ＩＬ２のカバレッジを改善することができる。変形例１と同様に、第１導電層１１０のテーパ角θ１が、第２導電層１２０のテーパ角θ２と同じでもよく、第１導電層１１０のテーパ角θ１が、第２導電層１２０のテーパ角θ２より小さくてもよい。
図１９に示すように、変形例２では、第３導電層１３０の代わりに第４導電層１４０が設けられている。第４導電層１４０は、第２導電層１２０の上面及び側面に接している。さらに、第４導電層１４０は、第１導電層１１０の側面及びゲート絶縁層ＧＩ１に接している。第４導電層１４０として、第１導電層１１０及び第３導電層１３０と同様に水素吸蔵性を備えた材料が用いられる。この構造を形成するために、第１導電層１１０及び第２導電層１２０のパターンを形成した後に、第４導電層１４０を成膜し、その後に第４導電層１４０のパターンを形成する。つまり、第２導電層１２０を加工する際に、第２導電層１２０が最上層に位置しているので、第２導電層１２０のテーパ角θ２を第１導電層１１０のテーパ角θ１より小さくすることができる。その結果、ゲート電極ＧＬ１の上に形成される絶縁層ＩＬ２のカバレッジを改善することができる。変形例１と同様に、第１導電層１１０のテーパ角θ１が、第２導電層１２０のテーパ角θ２と同じでもよく、第１導電層１１０のテーパ角θ１が、第２導電層１２０のテーパ角θ２より小さくてもよい。
【0067】
第２導電層１２０としてＡｌが用いられる場合、第４導電層１４０を成膜する前に、第２導電層１２０の表面に形成された自然酸化膜を除去する工程が設けられてもよい。例えば、第４導電層１４０をスパッタリング法で成膜する場合、第４導電層１４０を成膜する前に第２導電層１２０の表面に対して逆スパッタリング処理を行うことで、当該自然酸化膜を除去してもよい。
【0068】
［１－７－３．変形例３］
図２０に示すように、変形例３では、変形例１（図１８）の上に第４導電層１４０が形成された構成を有している。つまり、変形例３において、第４導電層１４０は、第３導電層１３０の上面及び側面に接している。さらに、第４導電層１４０は、第１導電層１１０及び第２導電層１２０の各々の側面及びゲート絶縁層ＧＩ１に接している。この構造を形成するために、第１導電層１１０～第３導電層１３０のパターンを形成した後に、第４導電層１４０を成膜してそのパターンを形成する。変形例３においても、変形例１と同様にゲート電極ＧＬ１の上に形成される絶縁層ＩＬ２のカバレッジを改善することができる。なお、当該構成においては、酸化物半導体層ＯＳのチャネル長さは第４導電層１４０の外端間の距離Ｌによって規定されることは言うまでもない。
図２０に示すように、変形例３では、変形例１（図１８）の上に第４導電層１４０が形成された構成を有している。つまり、変形例３において、第４導電層１４０は、第３導電層１３０の上面及び側面に接している。さらに、第４導電層１４０は、第１導電層１１０及び第２導電層１２０の各々の側面及びゲート絶縁層ＧＩ１に接している。この構造を形成するために、第１導電層１１０～第３導電層１３０のパターンを形成した後に、第４導電層１４０を成膜してそのパターンを形成する。変形例３においても、変形例１と同様にゲート電極ＧＬ１の上に形成される絶縁層ＩＬ２のカバレッジを改善することができる。なお、当該構成においては、酸化物半導体層ＯＳのチャネル長さは第４導電層１４０の外端間の距離Ｌによって規定されることは言うまでもない。
【0069】
［１－７－４．変形例４］
図２１に示すように、変形例４では、第１導電層１１０の上面の一部が第２導電層１２０から露出されている。つまり、第１導電層１１０の側面の上端と第２導電層１２０の側面の下端とが一致しておらず、平面視において、第２導電層１２０の側面の下端は第１導電層１１０の側面の上端の内側に位置している。第２導電層１２０のテーパ角θ２は第１導電層１１０のテーパ角θ１と等しい。上記のように、水素吸蔵性を備えた第１導電層１１０の上面の一部が第２導電層１２０から露出されていることで、第１導電層１１０の表面のうち、水素を吸蔵することができる面積を大きくすることができる。図２１の例では、第２導電層１２０の側面の上端と第３導電層１３０の側面の下端とが一致している構成を例示したが、この構成に限定されない。第２導電層１２０のテーパ角θ２は第１導電層１１０のテーパ角θ１と異なっていてもよい。
図２１に示すように、変形例４では、第１導電層１１０の上面の一部が第２導電層１２０から露出されている。つまり、第１導電層１１０の側面の上端と第２導電層１２０の側面の下端とが一致しておらず、平面視において、第２導電層１２０の側面の下端は第１導電層１１０の側面の上端の内側に位置している。第２導電層１２０のテーパ角θ２は第１導電層１１０のテーパ角θ１と等しい。上記のように、水素吸蔵性を備えた第１導電層１１０の上面の一部が第２導電層１２０から露出されていることで、第１導電層１１０の表面のうち、水素を吸蔵することができる面積を大きくすることができる。図２１の例では、第２導電層１２０の側面の上端と第３導電層１３０の側面の下端とが一致している構成を例示したが、この構成に限定されない。第２導電層１２０のテーパ角θ２は第１導電層１１０のテーパ角θ１と異なっていてもよい。
【0070】
［１－７－５．変形例５］
図２２に示すように、変形例５は、変形例２（図１９）の構造に類似しているが、第４導電層１４０の構造において変形例２と相違する。具体的には、変形例５では、第４導電層１４０が第１導電層１１０の端部から外側に延びている。換言すると、平面視で第１導電層１１０と重ならない領域において、断面視における第４導電層１４０の下面及び上面の両方は、ゲート絶縁層ＧＩ１の上面と平行である。この構成において、酸化物半導体層ＯＳのチャネル長さは第４導電層１４０の外端間の距離Ｌによって規定される。
図２２に示すように、変形例５は、変形例２（図１９）の構造に類似しているが、第４導電層１４０の構造において変形例２と相違する。具体的には、変形例５では、第４導電層１４０が第１導電層１１０の端部から外側に延びている。換言すると、平面視で第１導電層１１０と重ならない領域において、断面視における第４導電層１４０の下面及び上面の両方は、ゲート絶縁層ＧＩ１の上面と平行である。この構成において、酸化物半導体層ＯＳのチャネル長さは第４導電層１４０の外端間の距離Ｌによって規定される。
【0071】
［１－７－６．変形例６］
図２３に示すように、変形例６は、変形例４（図２１）の構造に類似しているが、第２導電層１２０の構造において、変形例４と相違する。具体的には、第２導電層１２０のパターン端部において、第２導電層１２０の下面と側面とのなす角θ２が略直角である点、及び第１導電層１１０の上面の一部の領域が第２導電層１２０によって覆われておらず、当該領域において第１導電層１１０の上面が絶縁層ＩＬ２と接している点において、変形例４と相違する。
図２３に示すように、変形例６は、変形例４（図２１）の構造に類似しているが、第２導電層１２０の構造において、変形例４と相違する。具体的には、第２導電層１２０のパターン端部において、第２導電層１２０の下面と側面とのなす角θ２が略直角である点、及び第１導電層１１０の上面の一部の領域が第２導電層１２０によって覆われておらず、当該領域において第１導電層１１０の上面が絶縁層ＩＬ２と接している点において、変形例４と相違する。
【0072】
変形例６において、第２導電層１２０のテーパ角θ２は第１導電層１１０のテーパ角θ１及び第３導電層１３０のテーパ角θ３より大きい。第１導電層１１０のテーパ角θ１は、第３導電層１３０のテーパ角θ３と同じであってもよく、異なっていてもよい。第２導電層１２０のテーパ角θ２は厳密に直角（９０°）である必要はなく、実質的に直角であればよい。例えば、第２導電層１２０のテーパ角は８５°以上９５°以下であってもよい。
【0073】
［１－７－７．変形例７］
図２４に示すように、変形例７は、変形例６（図２３）の構造に類似しているが、テーパ角θ１～テーパ角θ３において、変形例６と相違する。変形例７では、テーパ角θ２が鋭角である。さらに、テーパ角θ１及びテーパ角θ３は、テーパ角θ２よりも小さい角度である。テーパ角θ１及びテーパ角θ３は略同一である。テーパ角θ１はテーパ角θ３と異なっていてもよい。すなわち、θ１＞θ３やθ１＜θ３の構成を採用可能である。図２４では、第２導電層１２０の上面の全てが第３導電層１３０によって覆われている構成を例示したが、この構成に限定されない。第２導電層１２０の上面の一部の領域が第３導電層１３０によって覆われておらず、当該領域において第２導電層１２０の上面が絶縁層ＩＬ２と接していてもよい。
図２４に示すように、変形例７は、変形例６（図２３）の構造に類似しているが、テーパ角θ１～テーパ角θ３において、変形例６と相違する。変形例７では、テーパ角θ２が鋭角である。さらに、テーパ角θ１及びテーパ角θ３は、テーパ角θ２よりも小さい角度である。テーパ角θ１及びテーパ角θ３は略同一である。テーパ角θ１はテーパ角θ３と異なっていてもよい。すなわち、θ１＞θ３やθ１＜θ３の構成を採用可能である。図２４では、第２導電層１２０の上面の全てが第３導電層１３０によって覆われている構成を例示したが、この構成に限定されない。第２導電層１２０の上面の一部の領域が第３導電層１３０によって覆われておらず、当該領域において第２導電層１２０の上面が絶縁層ＩＬ２と接していてもよい。
【0074】
［１－７－８．変形例８］
図２５に示すように、変形例８は、変形例６（図２３）の構造に類似しているが、形例６（図２３）の構造に類似しているが、第２導電層１２０及び第３導電層１３０の構造において、変形例６と相違する。具体的には、第２導電層１２０の外端間の距離Ｌ２が第３導電層１３０の外端間の距離Ｌ３よりも小さい。その結果、第３導電層１３０の一部の領域において下面１３１が第２導電層１２０と接していない。図２５では、下面１３１が絶縁層ＩＬ２と接する構成が例示されているが、この構成に限定されない。例えば、下面１３１は絶縁層ＩＬ２と接していなくてもよい。つまり、下面１３１の付近に絶縁層ＩＬ２が形成されずに空洞が形成されていてもよい。
図２５に示すように、変形例８は、変形例６（図２３）の構造に類似しているが、形例６（図２３）の構造に類似しているが、第２導電層１２０及び第３導電層１３０の構造において、変形例６と相違する。具体的には、第２導電層１２０の外端間の距離Ｌ２が第３導電層１３０の外端間の距離Ｌ３よりも小さい。その結果、第３導電層１３０の一部の領域において下面１３１が第２導電層１２０と接していない。図２５では、下面１３１が絶縁層ＩＬ２と接する構成が例示されているが、この構成に限定されない。例えば、下面１３１は絶縁層ＩＬ２と接していなくてもよい。つまり、下面１３１の付近に絶縁層ＩＬ２が形成されずに空洞が形成されていてもよい。
【0075】
図２６は、本発明の一実施形態に係るトランジスタの断面写真（断面ＴＥＭ像）である。図２６では、ゲート絶縁層ＧＩ１、第１導電層１１０、第２導電層１２０、第３導電層１３０、及び絶縁層ＩＬ２が拡大して表示されている。図２６に示す断面写真において、第１導電層１１０、第２導電層１２０、及び第３導電層１３０の各々の端部の側面の形状が点線で示されている。図２６の断面写真に示されている構造は、図２５に示す構造と同様の構成を備えている。
【0076】
［２．第２実施形態］
図１４を用いて、本発明の一実施形態に係る表示装置１０Ａの構成について説明する。図１４は、本発明の一実施形態に係る表示装置の概要を示す断面図である。図１４に示す表示装置１０Ａは、図１Ａに示す表示装置１０と類似しているが、画素電極ＰＴＣＯと共通電極ＣＴＣＯとの位置関係が相違する。
図１４を用いて、本発明の一実施形態に係る表示装置１０Ａの構成について説明する。図１４は、本発明の一実施形態に係る表示装置の概要を示す断面図である。図１４に示す表示装置１０Ａは、図１Ａに示す表示装置１０と類似しているが、画素電極ＰＴＣＯと共通電極ＣＴＣＯとの位置関係が相違する。
【0077】
図１４に示すように、絶縁層ＩＬ４の上に共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯが設けられている。共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯの上に絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５の上に画素電極ＰＴＣＯが設けられている。画素電極ＰＴＣＯは、絶縁層ＩＬ４、ＩＬ５に設けられた開口ＰＣＯＮを介して接続電極ＺＴＣＯに接続されている。上記のように、画素電極ＰＴＣＯが共通電極ＣＴＣＯの上方に設けられてもよい。
【0078】
本実施形態に係る表示装置１０Ａによると、第１実施形態に係る表示装置１０と同様の効果を得ることができる。
【0079】
【0080】
［３－１．表示装置２０Ｂの概要］
図１５は、本発明の一実施形態に係る表示装置の概要を示す平面図である。図１５に示すように、表示装置２０Ｂは、アレイ基板３００Ｂ、シール部４００Ｂ、対向基板５００Ｂ、フレキシブルプリント回路基板６００Ｂ（ＦＰＣ６００Ｂ）、およびＩＣチップ７００Ｂを有する。アレイ基板３００Ｂおよび対向基板５００Ｂはシール部４００Ｂによって貼り合わせられている。シール部４００Ｂに囲まれた液晶領域２２Ｂには、複数の画素回路３１０Ｂがマトリクス状に配置されている。液晶領域２２Ｂは、後述する液晶素子４１０Ｂと平面視で重なる領域である。液晶領域２２Ｂは、表示に寄与する領域である。液晶領域２２Ｂを「表示領域」という場合がある。上記のトランジスタＴｒ１（第１トランジスタ）は液晶領域２２Ｂ（表示領域）に設けられる。
図１５は、本発明の一実施形態に係る表示装置の概要を示す平面図である。図１５に示すように、表示装置２０Ｂは、アレイ基板３００Ｂ、シール部４００Ｂ、対向基板５００Ｂ、フレキシブルプリント回路基板６００Ｂ（ＦＰＣ６００Ｂ）、およびＩＣチップ７００Ｂを有する。アレイ基板３００Ｂおよび対向基板５００Ｂはシール部４００Ｂによって貼り合わせられている。シール部４００Ｂに囲まれた液晶領域２２Ｂには、複数の画素回路３１０Ｂがマトリクス状に配置されている。液晶領域２２Ｂは、後述する液晶素子４１０Ｂと平面視で重なる領域である。液晶領域２２Ｂは、表示に寄与する領域である。液晶領域２２Ｂを「表示領域」という場合がある。上記のトランジスタＴｒ１（第１トランジスタ）は液晶領域２２Ｂ（表示領域）に設けられる。
【0081】
シール部４００Ｂが設けられたシール領域２４Ｂは、液晶領域２２Ｂの周囲の領域である。ＦＰＣ６００Ｂは端子領域２６Ｂに設けられている。端子領域２６Ｂはアレイ基板３００Ｂが対向基板５００Ｂから露出された領域であり、シール領域２４Ｂの外側に設けられている。なお、シール領域２４Ｂの外側とは、シール部４００Ｂが設けられた領域及びシール部４００Ｂによって囲まれた領域の外側を意味する。ＩＣチップ７００ＢはＦＰＣ６００Ｂ上に設けられている。ＩＣチップ７００Ｂは各画素回路３１０Ｂを駆動させるための信号を供給する。シール領域２４Ｂ又はシール領域２４Ｂと端子領域２６Ｂとを合わせた領域は、液晶領域２２Ｂ（表示領域）を包囲する領域である。これらの領域を「額縁領域」という場合がある。上記のトランジスタＴｒ２（第２トランジスタ）は当該額縁領域に設けられる。
【0082】
［３－２．表示装置２０Ｂの回路構成］
図１６は、本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。図１６に示すように、画素回路３１０Ｂが配置された液晶領域２２Ｂに対してＤ１方向（列方向）に隣接する位置にはソースドライバ回路３２０Ｂが設けられており、液晶領域２２Ｂに対してＤ２方向（行方向）に隣接する位置にはゲートドライバ回路３３０Ｂが設けられている。ソースドライバ回路３２０Ｂ及びゲートドライバ回路３３０Ｂは、上記のシール領域２４Ｂに設けられている。ただし、ソースドライバ回路３２０Ｂ及びゲートドライバ回路３３０Ｂが設けられる領域はシール領域２４Ｂに限定されず、画素回路３１０Ｂが設けられた領域の外側であれば、どの領域でもよい。
図１６は、本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。図１６に示すように、画素回路３１０Ｂが配置された液晶領域２２Ｂに対してＤ１方向（列方向）に隣接する位置にはソースドライバ回路３２０Ｂが設けられており、液晶領域２２Ｂに対してＤ２方向（行方向）に隣接する位置にはゲートドライバ回路３３０Ｂが設けられている。ソースドライバ回路３２０Ｂ及びゲートドライバ回路３３０Ｂは、上記のシール領域２４Ｂに設けられている。ただし、ソースドライバ回路３２０Ｂ及びゲートドライバ回路３３０Ｂが設けられる領域はシール領域２４Ｂに限定されず、画素回路３１０Ｂが設けられた領域の外側であれば、どの領域でもよい。
【0083】
ソースドライバ回路３２０Ｂからソース配線３２１ＢがＤ１方向に延びており、Ｄ１方向に配列された複数の画素回路３１０Ｂに接続されている。ゲートドライバ回路３３０Ｂからゲート配線３３１ＢがＤ２方向に延びており、Ｄ２方向に配列された複数の画素回路３１０Ｂに接続されている。
【0084】
端子領域２６Ｂには端子部３３３Ｂが設けられている。端子部３３３Ｂとソースドライバ回路３２０Ｂとは接続配線３４１Ｂで接続されている。同様に、端子部３３３Ｂとゲートドライバ回路３３０Ｂとは接続配線３４１Ｂで接続されている。ＦＰＣ６００Ｂが端子部３３３Ｂに接続されることで、ＦＰＣ６００Ｂが接続された外部機器と表示装置２０Ｂとが接続され、外部機器からの信号によって表示装置２０Ｂに設けられた各画素回路３１０Ｂが駆動する。
【0085】
第１実施形態及び第２実施形態に示すトランジスタＴｒ１は、画素回路３１０Ｂに用いられる。第１実施形態及び第２実施形態に示すトランジスタＴｒ２は、ソースドライバ回路３２０Ｂ及びゲートドライバ回路３３０Ｂに含まれるトランジスタに適用される。
【0086】
［３－３．表示装置２０Ｂの画素回路３１０Ｂ］
図１７は、本発明の一実施形態に係る表示装置の画素回路を示す回路図である。図１７に示すように、画素回路３１０Ｂはトランジスタ８００Ｂ、保持容量８９０Ｂ、及び液晶素子４１０Ｂなどの素子を含む。保持容量８９０Ｂの一方の電極は画素電極ＰＴＣＯであり、他方の電極は共通電極ＣＴＣＯである。同様に、液晶素子４１０Ｂの一方の電極は画素電極ＰＴＣＯであり、他方の電極は共通電極ＣＴＣＯである。トランジスタ８００Ｂは第１ゲート電極８１０Ｂ、第１ソース電極８３０Ｂ、及び第１ドレイン電極８４０Ｂを有する。第１ゲート電極８１０Ｂはゲート配線３３１Ｂに接続されている。第１ソース電極８３０Ｂはソース配線３２１Ｂに接続されている。第１ドレイン電極８４０Ｂは保持容量８９０Ｂ及び液晶素子４１０Ｂに接続されている。第１実施形態及び第２実施形態に示すトランジスタＴｒ１は、図１７に示すトランジスタ８００Ｂに適用される。本実施形態では、説明の便宜上、８３０Ｂをソース電極といい、８４０Ｂをドレイン電極というが、それぞれの電極のソースとしての機能とドレインとしての機能とが入れ替わってもよい。
図１７は、本発明の一実施形態に係る表示装置の画素回路を示す回路図である。図１７に示すように、画素回路３１０Ｂはトランジスタ８００Ｂ、保持容量８９０Ｂ、及び液晶素子４１０Ｂなどの素子を含む。保持容量８９０Ｂの一方の電極は画素電極ＰＴＣＯであり、他方の電極は共通電極ＣＴＣＯである。同様に、液晶素子４１０Ｂの一方の電極は画素電極ＰＴＣＯであり、他方の電極は共通電極ＣＴＣＯである。トランジスタ８００Ｂは第１ゲート電極８１０Ｂ、第１ソース電極８３０Ｂ、及び第１ドレイン電極８４０Ｂを有する。第１ゲート電極８１０Ｂはゲート配線３３１Ｂに接続されている。第１ソース電極８３０Ｂはソース配線３２１Ｂに接続されている。第１ドレイン電極８４０Ｂは保持容量８９０Ｂ及び液晶素子４１０Ｂに接続されている。第１実施形態及び第２実施形態に示すトランジスタＴｒ１は、図１７に示すトランジスタ８００Ｂに適用される。本実施形態では、説明の便宜上、８３０Ｂをソース電極といい、８４０Ｂをドレイン電極というが、それぞれの電極のソースとしての機能とドレインとしての機能とが入れ替わってもよい。
【0087】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0088】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0089】
１０：表示装置、 ２０Ｂ：表示装置、 ２２Ｂ：液晶領域、 ２４Ｂ：シール領域、 ２６Ｂ：端子領域、 １１０：第１導電層、 １２０：第２導電層、 １３０：第３導電層、 １４０：第４導電層、 ３００Ｂ：アレイ基板、 ３１０Ｂ：画素回路、 ３２０Ｂ：ソースドライバ回路、 ３２１Ｂ：ソース配線、 ３３０Ｂ：ゲートドライバ回路、 ３３１Ｂ：ゲート配線、 ３３３Ｂ：端子部、 ３４１Ｂ：接続配線、 ４００Ｂ：シール部、 ４１０Ｂ：液晶素子、 ５００Ｂ：対向基板、 ６００Ｂ：フレキシブルプリント回路基板、 ７００Ｂ：チップ、 ８００Ｂ：トランジスタ、 ８１０Ｂ：第１ゲート電極、 ８３０Ｂ：第１ソース電極、 ８４０Ｂ：第１ドレイン電極、 ８９０Ｂ：保持容量、 ＣＭＴＬ：共通補助電極、 ＣＯＮ１：第１コンタクト領域、 ＣＯＮ２：第２コンタクト領域、 ＣＴＣＯ：共通電極、 ＧＩ１、ＧＩ２：ゲート絶縁層、 ＧＬ１、ＧＬ２：ゲート電極、 ＩＬ１～ＩＬ５：絶縁層、 ＬＳ：遮光層、 ＯＰ：開口、 ＯＳ：酸化物半導体層、 ＰＣＯＮ、ＷＣＯＮ、ＺＣＯＮ：開口、 ＰＪＴ：突出部、 ＰＴＣＯ：画素電極、 Ｓ：半導体層、 ＳＬ：スリット、 ＳＰ：スペーサ、 ＳＵＢ：基板、 Ｔｒ１、Ｔｒ２：トランジスタ、 Ｗ：配線、 ＺＴＣＯ：接続電極
【図1A】
【図1B】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
