2022-161830 イメージセンサー

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022161830

(43)【公開日】2022-10-21

(54)【発明の名称】イメージセンサー

(51)【国際特許分類】

   H01L 27/146 20060101AFI20221014BHJP

   H01L 21/3205 20060101ALI20221014BHJP

   H01L 29/423 20060101ALI20221014BHJP

【ＦＩ】

H01L27/146 A

H01L27/146 F

H01L21/88 J

H01L21/88 S

H01L29/58 G

H01L27/146 D

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022039972

(22)【出願日】2022-03-15

(31)【優先権主張番号】10-2021-0046201

(32)【優先日】2021-04-09

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】呉 官泳

(72)【発明者】

【氏名】金 美惠

(72)【発明者】

【氏名】朴 東赫

(72)【発明者】

【氏名】朴 智元

(72)【発明者】

【氏名】李 承旭

(72)【発明者】

【氏名】李 海源

【テーマコード（参考）】

4M104

4M118

5F033

【Ｆターム（参考）】

4M104AA01

4M104AA02

4M104AA03

4M104AA09

4M104BB01

4M104BB02

4M104BB04

4M104BB14

4M104BB17

4M104BB18

4M104CC01

4M104CC05

4M104DD16

4M104DD17

4M104DD18

4M104EE03

4M104EE05

4M104EE14

4M104EE16

4M104EE17

4M104FF04

4M104FF06

4M104FF11

4M104FF13

4M104FF16

4M104FF22

4M104GG05

4M104GG10

4M104GG14

4M104HH14

4M104HH19

4M118AA05

4M118AB01

4M118BA14

4M118BA19

4M118CA03

4M118CA24

4M118CA34

4M118CB01

4M118DD04

4M118DD12

4M118EA01

4M118EA14

4M118EA17

4M118EA18

4M118FA06

4M118FA27

4M118FA28

4M118FA33

4M118GA02

4M118GB03

4M118GB09

4M118GB11

4M118GB13

4M118GC08

4M118GC14

4M118GD02

4M118GD04

5F033HH04

5F033HH08

5F033HH11

5F033HH18

5F033HH19

5F033HH21

5F033JJ04

5F033JJ18

5F033JJ33

5F033MM30

5F033RR04

5F033RR06

5F033RR08

5F033UU01

5F033VV00

5F033VV03

5F033VV05

5F033VV07

5F033XX00

5F033XX03

5F033XX32

(57)【要約】

【課題】 ルーティング自由度を向上させることができるイメージセンサーを提供する。
【解決手段】 本発明はイメージセンサーに関り、さらに詳細には、回路チップ、及び該回路チップ上に積層され、該回路チップと電気的に連結されるセンサーチップを含む。センサーチップは、第１面及び該第１面に対向する第２面を含む第１基板と、第１基板を貫通する分離パターンであり、第１基板内の第１乃至第４ピクセル領域を定義する分離パターンと、を含み、第１乃至第４ピクセル領域の各々は、第２面に隣接するフローティング拡散領域、接地領域、及び活性領域を含む。センサーチップはまた、第１基板の第１面上に提供されたマイクロレンズ層と、第１基板の第２面上に提供された第１配線層と、第１基板の第２面と第１配線層との間に提供された第１パッドと、を含む。第１パッドは第１乃至第４画素領域のフローティング拡散領域と接触してこれらを互いに共通に連結する。
【選択図】 図６Ａ

【特許請求の範囲】

【請求項1】

第１フローティング拡散領域と、
前記第１フローティング拡散領域に第１方向に隣接する第２フローティング拡散領域と、
前記第１フローティング拡散領域に第２方向に隣接する第３フローティング拡散領域であり、前記第２方向は、前記第１方向に垂直である、第３フローティング拡散領域と、
前記第２フローティング拡散領域に前記第２方向に隣接する第４フローティング拡散領域と、
前記第１及び第２フローティング拡散領域上に配置されたパッドであり、前記第１及び第２フローティング拡散領域と少なくとも部分的に重なるパッドと、
配線と、
前記パッドと前記配線を互いに連結する第１コンタクトと、を含み、
前記パッドの一面は、前記第１フローティング拡散領域の一部分の上に配置され、
前記一面は、前記第２フローティング拡散領域の一部分の上にも配置され、
前記第１、第２、第３、及び第４フローティング拡散領域は、素子分離パターンによって定義される、イメージセンサー。

【請求項2】

前記一面は、前記第３及び第４フローティング拡散領域の各々の一部分の上にも配置される、請求項１に記載のイメージセンサー。

【請求項3】

前記第１フローティング拡散領域をカバーする第１マイクロレンズと、
前記第２フローティング拡散領域をカバーする第２マイクロレンズと、
前記第３フローティング拡散領域をカバーする第３マイクロレンズと、
前記第４フローティング拡散領域をカバーする第４マイクロレンズと、をさらに含む請求項１又は２に記載のイメージセンサー。

【請求項4】

前記第１、第２、第３、及び第４フローティング拡散領域をカバーするマイクロレンズをさらに含む請求項１又は２に記載のイメージセンサー。

【請求項5】

Ｎ列とＭ行に沿って配列された複数のピクセルのピクセルアレイをさらに含み、
前記Ｎ及びＭは、１より大きい整数であり、
前記Ｎは、Ｍより大きく、
前記複数のピクセルは、各々前記第１、第２、第３、及び第４フローティング拡散領域を含む請求項１に記載のイメージセンサー。

【請求項6】

前記第１方向は、列方向である請求項５に記載のイメージセンサー。

【請求項7】

前記第１方向は、行方向である請求項５に記載のイメージセンサー。

【請求項8】

前記第１フローティング拡散領域に隣接する埋め込みゲートパターンをさらに含み、
前記パッドは、前記埋め込みゲートパターンと同一な物質を含む、請求項１乃至７のいずれか一項に記載のイメージセンサー。

【請求項9】

平面視において、
前記素子分離パターンは、前記第１フローティング拡散領域を定義する第１側壁及び第２側壁を含み、
前記埋め込みゲートパターンは、前記第１側壁及び前記第２側壁を互いに連結するように延長され、
前記第１フローティング拡散領域は、前記第１側壁、前記第２側壁、及び前記埋め込みゲートパターンによって囲まれたアイランド形状を有する、請求項８に記載のイメージセンサー。

【請求項10】

前記第１フローティング拡散領域に隣接する活性領域と、
前記活性領域と前記配線を互いに連結する第２コンタクトと、をさらに含む請求項１乃至９のいずれか一項に記載のイメージセンサー。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はイメージセンサーに関り、さらに詳細にはルーティング自由度が向上されたイメージセンサーに関する。

【背景技術】

【0002】

イメージセンサーは光学映像（Ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気信号に変換する素子である。イメージセンサーはＣＣＤ（Ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）型及びＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に分類されることができる。ＣＭＯＳ型イメージセンサーはＣＩＳ（ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ）と略称される。前記ＣＩＳは２次元に配列された複数のピクセルを具備する。ピクセルの各々はフォトダイオード（ｐｈｏｔｏｄｉｏｄｅ、ＰＤ）を含む。フォトダイオードは入射される光を電気信号に変換する役割をする。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第１０，１４７，７５８Ｂ２号公報

【特許文献2】米国特許第１０，１９２，９１０Ｂ２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、ルーティング自由度を向上させることができるイメージセンサーを提供することにある。

【0005】

本発明が解決しようとする他の課題は、ルーティング自由度を向上させることができるイメージセンサーの製造方法を提供することにある。

【課題を解決するための手段】

【0006】

本発明の概念によるイメージセンサーは、第１フローティング拡散領域と、前記第１フローティング拡散領域に第１方向に隣接する第２フローティング拡散領域と、前記第１フローティング拡散領域に第２方向に隣接する第３フローティング拡散領域であり、前記第２方向は前記第１方向に垂直である、第３フローティング拡散領域と、前記第２フローティング拡散領域に前記第２方向に隣接する第４フローティング拡散領域と、前記第１及び第２フローティング拡散領域上に配置されたパッドであり、前記第１及び第２フローティング拡散領域と少なくとも部分的に重なるパッドと、配線と、前記パッドと前記配線を互いに連結する第１コンタクトと、を含むことができる。前記パッドの一面は前記第１フローティング拡散領域の一部分の上に配置され、前記一面は前記第２フローティング拡散領域の一部分の上にも配置され、前記第１、第２、第３、及び第４フローティング拡散領域は素子分離パターンによって定義されることができる。

【0007】

本発明の他の概念によるイメージセンサーは、回路チップ、及び前記回路チップ上に積層され、前記回路チップと電気的に連結されるセンサーチップを含むことができる。前記センサーチップは、第１面及び前記第１面に対向する第２面を含む第１基板と、前記第１基板を貫通する分離パターンであり、前記第１基板内の第１乃至第４ピクセル領域を定義する分離パターンと、を含み、前記第１乃至第４ピクセル領域の各々は、前記第２面に隣接するフローティング拡散領域、接地領域、及び活性領域を含む。センサーチップはまた、前記第１基板の前記第１面上に提供されたマイクロレンズ層と、前記第１基板の前記第２面上に提供された第１配線層と、前記第１基板の前記第２面と前記第１配線層との間に提供された第１パッドと、を含むことができる。前記第１パッドは前記第１乃至第４ピクセル領域の前記フローティング拡散領域と接触してこれらを互いに共通的に連結し、前記第１配線層は、第１配線、及び前記第１配線と前記第１パッドを互いに連結する第１コンタクトを含み、前記第１コンタクトは、前記第１乃至第４ピクセル領域の前記フローティング拡散領域と各々接触する第１垂直延長部、及び前記第１垂直延長部を互いに連結し、前記第１パッドの上面と接触する第１上部を含むことができる。

【0008】

本発明のその他の概念によるイメージセンサーは、第１フローティング拡散領域と、前記第１フローティング拡散領域に第１方向に隣接する第２フローティング拡散領域と、前記第１フローティング拡散領域に第２方向に隣接する第３フローティング拡散領域であり、前記第２方向は前記第１方向に垂直である、第３フローティング拡散領域と、前記第２フローティング拡散領域に前記第２方向に隣接する第４フローティング拡散領域と、前記第１乃至第４フローティング拡散領域を互いに分離する分離構造体と、前記第１及び第２フローティング拡散領域を互いに連結するパッドと、配線と、前記パッドと前記配線を互いに連結する第１コンタクトと、を含むことができる。前記パッドの一面は、前記第１フローティング拡散領域の一部分、前記第２フローティング拡散領域の一部分、及び前記分離構造体の一部分の上に配置されることができる。

【発明の効果】

【0009】

本発明に係るイメージセンサーは、互いに隣接するピクセルのフローティング拡散領域又は接地領域を共通に連結することができるパッドを含むことができる。前記パッドを通じて、イメージセンサーの配線ルーティングの自由度が向上され、コンタクトを通じた漏洩電流を防止し、ピクセルの集積度が向上されることができる。なお、本発明に係るイメージセンサーは、フローティング拡散領域のキャパシタンスを減少させてイメージセンサーの性能を改善させることができる。

【図面の簡単な説明】

【0010】

【図1】本発明の実施形態によるイメージセンサーのピクセルの回路図である。

【図2】本発明の実施形態によるイメージセンサーを示した平面図である。

【図3】図２のＩ－Ｉ’線に沿って切断した断面図である。

【図4】本発明の他の実施形態に係るイメージセンサーを説明するためのものであって、図２のＩ－Ｉ’線に沿って切断した断面図である。

【図5】本発明の実施形態によるイメージセンサーのピクセルを説明するためのものであって、図２のＭ領域を示した平面図である。

【図6A】図５のＩ－Ｉ’線に沿って切断した断面図である。

【図6B】図５のＩＩ－ＩＩ’線に沿って切断した断面図である。

【図7】本発明の実施形態によるイメージセンサーの製造方法を説明するための断面図である。

【図8】本発明の実施形態によるイメージセンサーの製造方法を説明するための断面図である。

【図9】本発明の実施形態によるイメージセンサーの製造方法を説明するための断面図である。

【図10】本発明の実施形態によるイメージセンサーの製造方法を説明するための断面図である。

【図11】本発明の実施形態によるイメージセンサーの製造方法を説明するための断面図である。

【図12】本発明の実施形態によるイメージセンサーの製造方法を説明するための断面図である。

【図13】本発明の実施形態によるイメージセンサーの製造方法を説明するための断面図である。

【図14】本発明の実施形態によるイメージセンサーの製造方法を説明するための断面図である。

【図15】本発明の実施形態によるイメージセンサーの製造方法を説明するための断面図である。

【図16】本発明の実施形態によるイメージセンサーを説明するための平面図である。

【図17】図１６のＩ－Ｉ’線に沿って切断した断面図である。

【図18】本発明の実施形態によるイメージセンサーを説明するためのものであって、図１６のＩ－Ｉ’線に沿って切断した断面図である。

【図19】本発明の実施形態によるイメージセンサーのピクセルを説明するための平面図である。

【図20】本発明の実施形態によるイメージセンサーのピクセルを説明するための平面図である。

【図21】本発明の実施形態によるイメージセンサーのピクセルを説明するための平面図である。

【図22】図１９に示したイメージセンサーのピクセルを説明するための平面図である。

【図23】図２０に示したイメージセンサーのピクセルを説明するための平面図である。

【図24】図２１に示したイメージセンサーのピクセルを説明するための平面図である。

【発明を実施するための形態】

【0011】

図１は本発明の実施形態によるイメージセンサーのピクセルの回路図である。

【0012】

図１を参照すれば、イメージセンサーは第１乃至第４ピクセルＰＸ１－ＰＸ４を含むことができる。第１乃至第４ピクセルＰＸ１－ＰＸ４の各々は接地領域ＧＮＤ、光電変換領域ＰＤ、トランスファートランジスタＴｘ、及びフローティング拡散領域ＦＤを含むことができる。

【0013】

接地領域ＧＮＤはｐ型不純物領域を含むことができる。第１ノードＮ１を通じて第１乃至第４ピクセルＰＸ１－ＰＸ４の接地領域ＧＮＤに共通的に接地電圧ＶＳＳが印加されることができる。

【0014】

光電変換領域ＰＤはｎ型不純物領域とｐ型不純物領域を含むフォトダイオードである。フローティング拡散領域ＦＤはｎ型不純物領域を含むことができる。フローティング拡散領域ＦＤはトランスファートランジスタＴｘのドレインとして機能することができる。

【0015】

第１乃至第４ピクセルＰＸ１－ＰＸ４のフローティング拡散領域ＦＤは第２ノードＮ２に共通的に連結されることができる。第１乃至第４ピクセルＰＸ１－ＰＸ４のフローティング拡散領域ＦＤが連結された第２ノードＮ２は、コンバージョンゲイントランジスタＣｘ（ｃｏｎｖｅｒｓｉｏｎ ｇａｉｎ ｔｒａｎｓｉｓｔｏｒ）のソースに連結されることができる。コンバージョンゲイントランジスタＣｘはリセットトランジスタＲｘ（ｒｅｓｅｔ ｔｒａｎｓｉｓｔｏｒ）に連結されることができる。

【0016】

第２ノードＮ２はソースフォロワートランジスタＳｘ（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｔｒａｎｓｉｓｔｏｒ）のソースフォロワーゲートＳＧとも電気的に連結されることができる。ソースフォロワートランジスタＳｘは選択トランジスタＡｘ（ｓｅｌｅｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）に連結されることができる。

【0017】

イメージセンサーの動作を図１を参照して説明すれば、次の通りである。先ず、光が遮断された状態で前記リセットトランジスタＲｘのドレインと前記ソースフォロワートランジスタＳｘのドレインに電源電圧ＶＤＤを印加し、前記リセットトランジスタＲｘをターンオン（ｔｕｒｎ－ｏｎ）させてフローティング拡散領域ＦＤに残留する電荷を放出させる。その後、リセットトランジスタＲｘをオフ（ＯＦＦ）させ、外部からの光を光電変換領域ＰＤに入射させれば、光電変換領域ＰＤで電子－正孔対が生成される。正孔は光電変換領域ＰＤのｐ型不純物領域に、電子はｎ型不純物領域に移動して蓄積される。トランスファートランジスタＴｘをオン（ＯＮ）させれば、このような電子及び正孔のような電荷はフローティング拡散領域ＦＤに伝達されて蓄積される。蓄積された電荷量に比例して前記ソースフォロワートランジスタＳｘのゲートバイアスが変わって、ソースフォロワートランジスタＳｘのソース電位の変化をもたらすことになる。この時、選択トランジスタＡｘをオン（ＯＮ）させれば、カラムラインに電荷による信号が読み出される。

【0018】

配線ラインがトランスファーゲートＴＧ、ソースフォロワーゲートＳＧ、リセットゲートＲＧ、及び選択ゲートＡＧのうち少なくとも１つと電気的に連結されることができる。配線ラインはリセットトランジスタＲｘのドレイン又はソースフォロワートランジスタＳｘのドレインに電源電圧ＶＤＤを印加するように構成されることができる。配線ラインは選択トランジスタＡｘと連結されたカラムラインを含むことができる。配線ラインは図３で後述する第１導電構造体８３０を含むことができる。

【0019】

図１では第１ノードＮ１と第２ノードＮ２を共有する第１乃至第４ピクセルＰＸ１－ＰＸ４を例示しているが、本発明に係る実施形態はこれに限定されるものではない。

【0020】

図２は本発明の実施形態によるイメージセンサーを示した平面図である。図３は図２のＩ－Ｉ’線に沿って切断した断面図である。

【0021】

図２及び図３を参照すれば、イメージセンサーはセンサーチップ１０を含むことができる。センサーチップ１０は第１基板１００、第１配線層８００、絶縁層４００、保護膜４７０、カラーフィルターＣＦ、フェンスパターン３００、及びマイクロレンズ層５００を含むことができる。

【0022】

平面視において、第１基板１００はピクセルアレイ領域ＡＰＳ、オプティカルブラック領域ＯＢＲ、及びパッド領域ＰＤＲを含むことができる。ピクセルアレイ領域ＡＰＳは第１基板１００の中心領域に配置されることができる。ピクセルアレイ領域ＡＰＳは複数のピクセル領域ＰＸを含むことができる。図１を参照して説明したピクセルが第１基板１００のピクセル領域ＰＸに各々提供されることができる。例えば、図１のピクセルの構成要素はピクセル領域ＰＸ上に各々提供されることができる。ピクセル領域ＰＸは入射光（ｉｎｃｉｄｅｎｔ ｌｉｇｈｔ）から光電信号を出力することができる。

【0023】

ピクセル領域ＰＸは行及び列を成し、２次元に配列されることができる。行は第１方向Ｄ１と平行であることができる。列は第２方向Ｄ２と平行であることができる。本明細書で、第１方向Ｄ１は第１基板１００の第１面１００ａと平行であることができる。第２方向Ｄ２は第１基板１００の第１面１００ａに平行であり、第１方向Ｄ１と交差することができる。例えば、第２方向Ｄ２は第１方向Ｄ１と実質的に垂直であることができる。第３方向Ｄ３は第１方向Ｄ１及び第２方向Ｄ２に対して垂直であることができる。例えば、第３方向Ｄ３は基板１００の第１面１００ａに対して実質的に直交することができる。

【0024】

パッド領域ＰＤＲは第１基板１００の縁領域に提供されて、ピクセルアレイ領域ＡＰＳを囲むことができる。パッドＰＡＤがパッド領域ＰＤＲ上に提供されることができる。パッドＰＡＤはピクセル領域ＰＸで発生した電気信号を外部に出力することができる。又は外部の電気信号又は電圧はパッドＰＡＤを通じてピクセル領域ＰＸに伝達されることができる。パッド領域ＰＤＲが第１基板１００の縁領域に配置されるので、パッドＰＡＤが外部と容易に接続されることができる。オプティカルブラック領域ＯＢＲに関しては後述する。以下、イメージセンサーのセンサーチップ１０のピクセルアレイ領域ＡＰＳに対してより詳細に説明する。

【0025】

第１基板１００は互いに対向する第１面１００ａ及び第２面１００ｂを有することができる。第１基板１００の第１面１００ａは後面であり、第２面１００ｂは前面であり得る。光は第１基板１００の第１面１００ａへ入射されることができる。第１基板１００は半導体基板又はＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板であり得る。半導体基板は、例えばシリコン基板、ゲルマニウム基板、又はシリコン－ゲルマニウム基板を含むことができる。第１基板１００はＩＩＩ族元素をさらに含むことができる。ＩＩＩ族元素は第１導電型の不純物である。換言すれば、第１基板１００は第１導電型、例えばｐ型を有することができる。一例として、第１導電型の不純物はアルミニウム（Ａｌ）、ホウ素（Ｂ）、インジウム（Ｉｎ）、及び／又はガリウム（Ｇａ）を含むことができる。

【0026】

第１基板１００はその内部に複数の光電変換領域ＰＤを含むことができる。光電変換領域ＰＤは第１基板１００の第１面１００ａ及び第２面１００ｂの間に位置することができる。光電変換領域ＰＤは第１基板１００のピクセル領域ＰＸ内に各々提供されることができる。図３の光電変換領域ＰＤは図１の光電変換領域ＰＤと同一であることができる。

【0027】

光電変換領域ＰＤはＶ族元素をさらに含むことができる。Ｖ族元素は第２導電型の不純物である。換言すれば、光電変換領域ＰＤは第２導電型の不純物領域であり得る。第２導電型は第１導電型と異なるｎ型であり得る。第２導電型の不純物はリン、ヒ素、ビスマス、及び／又はアンチモンを含むことができる。光電変換領域ＰＤは第１基板１００の第１面１００ａに隣接することができる。光電変換領域ＰＤは第１面１００ａから第２面１００ｂに向かって延びることができる。

【0028】

分離パターン２００が第１基板１００内に提供されて、ピクセル領域ＰＸを定義することができる。例えば、分離パターン２００は互いに隣接するピクセル領域ＰＸの間に提供されることができる。分離パターン２００はピクセル分離パターンであり得る。分離パターン２００は第１トレンチ２０１内に提供されることができる。第１トレンチ２０１は第１基板１００の第２面１００ｂから第１面１００ａに向かってリセスされることができる。

【0029】

分離パターン２００は深い素子分離（ディープトレンチアイソレーション、Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）膜である。本実施形態によれば、分離パターン２００は第１基板１００を貫通することができる。本発明の他の実施形態として、分離パターン２００は第１基板１００を貫通せず、第１基板１００の第１面１００ａから離隔されることができる。第２面１００ｂに隣接する分離パターン２００の幅は、第１面１００ａに隣接する分離パターン２００の幅より大きいことができる。

【0030】

カラーフィルターＣＦは第１基板１００の第１面１００ａ上でピクセル領域ＰＸ上に各々配置されることができる。例えば、カラーフィルターＣＦは光電変換領域ＰＤに対応する位置に各々提供されることができる。カラーフィルターＣＦの各々はレッドフィルター、ブルーフィルター、及びグリーンフィルターのうちいずれか１つを含むことができる。カラーフィルターＣＦはカラーフィルターアレイを成すことができる。例えば、カラーフィルターＣＦはベイヤーパターン（Ｂａｙｅｒ ｐａｔｔｅｒｎ）方式に２次元に配列されることができる。

【0031】

フェンスパターン３００が分離パターン２００上に配置されることができる。例えば、フェンスパターン３００は垂直方向に分離パターン２００と重なり合うことができる。フェンスパターン３００は隣接する２つのカラーフィルターＣＦの間に介在されて、カラーフィルターＣＦを互いに分離させることができる。例えば、フェンスパターン３００によってカラーフィルターＣＦが互いに物理的及び光学的に分離されることができる。

【0032】

フェンスパターン３００は分離パターン２００と対応する平面形状を有することができる。例えば、フェンスパターン３００はグリッド（ｇｒｉｄ）形状を有することができる。平面視において、フェンスパターン３００は各々のピクセル領域ＰＸを囲むことができる。フェンスパターン３００は各々のカラーフィルターＣＦを囲むことができる。フェンスパターン３００は第１部分及び第２部分を含むことができる。第１部分は第１方向Ｄ１と平行に延び、互いに第２方向Ｄ２に離隔されることができる。第２部分は第２方向Ｄ２と平行に延び、互いに第１方向Ｄ１に離隔されることができる。第２部分は第１部分と交差することができる。

【0033】

フェンスパターン３００は第１フェンスパターン３１０及び第２フェンスパターン３２０を含むことができる。第１フェンスパターン３１０は絶縁層４００及び第２フェンスパターン３２０の間に配置されることができる。第１フェンスパターン３１０は金属及び／又は金属窒化物のような導電物質を含むことができる。例えば、第１フェンスパターン３１０はチタニウム及び／又はチタニウム窒化物を含むことができる。

【0034】

第２フェンスパターン３２０は第１フェンスパターン３１０上に配置されることができる。第２フェンスパターン３２０は第１フェンスパターン３１０と異なる物質を含むことができる。第２フェンスパターン３２０は有機物を含むことができる。第２フェンスパターン３２０は低屈折（ｌｏｗ－ｋ）物質を含み、絶縁特性を有することができる。

【0035】

絶縁層４００は第１基板１００とカラーフィルターＣＦとの間及び分離パターン２００とフェンスパターン３００との間に介在されることができる。絶縁層４００は第１基板１００の第１面１００ａ及び分離パターン２００の上面を覆うことができる。絶縁層４００は背面絶縁層である。絶縁層４００は下部反射防止（ｂｏｔｔｏｍ ａｎｔｉｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ、以下、ＢＡＲＣ）層を含むことができる。絶縁層４００は複数の層を含むことができ、前記絶縁層４００のそれらの層は互いに異なる機能をすることができる。

【0036】

本発明の一実施形態として、絶縁層４００は基板１００の第１面１００ａ上に順次に積層された第１絶縁層、第２絶縁層、第３絶縁層、第４絶縁層、及び第５絶縁層を含むことができる。第１絶縁層は第１基板１００の第１面１００ａを覆うことができる。第１及び第２絶縁層は固定電荷膜であり得る。固定電荷膜の各々は金属酸化膜又は金属フッ化膜から成されることができる。前記金属酸化膜は化学量論比より不足な量の酸素を含み、前記金属フッ化膜は化学量論比より不足な量の弗素を含むことができる。

【0037】

例えば、第１絶縁層はハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、イットリウム、及びランタノイドを含むグループから選択される少なくとも１つの金属を含む金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）又は金属フッ化物（ｍｅｔａｌ ｆｌｕｏｒｉｄｅ）から成されることができる。第２絶縁層は第１絶縁層の例で説明したような金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）又は金属フッ化物（ｍｅｔａｌ ｆｌｕｏｒｉｄｅ）を含むことができる。但し、第２絶縁層は第１絶縁層と異なる物質を含むことができる。一例として、第１絶縁層はアルミニウム酸化物を含み、第２絶縁層はハフニウム酸化膜を含むことができる。

【0038】

第１及び第２絶縁層の各々は負の固定電荷を有し、正孔の蓄積（ｈｏｌｅ ａｃｃｕｍｕｌａｔｉｏｎ）を発生させることができる。第１及び第２絶縁層によって第１基板１００の暗電流の発生及びホワイトスポット（ｗｈｉｔｅ ｓｐｏｔ）が効果的に減少されることができる。第２絶縁層の厚さは第１絶縁層の厚さより大きいことができる。

【0039】

第３絶縁層が第２絶縁層上に配置されることができる。第３絶縁層は第１シリコン含有物質を含むことができる。第１シリコン含有物質は、テトラエチルオルトシリケート（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ、ＴＥＯＳ）又はシリコン酸化物を含むことができる。第３絶縁層は優れた埋め込み特性を有することができる。第３絶縁層は一例として、プラズマ化学気相成長法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）によって形成されることができるが、これに制約されない。第３絶縁層の厚さは第１絶縁層の厚さより大きく、第２絶縁層の厚さより大きいことができる。

【0040】

第４絶縁層が第３絶縁層上に配置されることができる。第４絶縁膜は第３絶縁層と異なる物質を含むことができる。第４絶縁膜は第２シリコン含有物質を含み、第２シリコン含有物質は第１シリコン含有物質と異なることができる。一例として、第４絶縁膜はシリコン窒化物を含むことができる。第４絶縁層の厚さは第３絶縁層の厚さより大きいことができる。

【0041】

第５絶縁層が第４絶縁層と第１フェンスパターン３１０との間及び第４絶縁層とカラーフィルターＣＦとの間に配置されることができる。第５絶縁層は第１フェンスパターン３１０の底面と物理的に接触することができる。第５絶縁層は接着膜又はキャッピング膜であり得る。第５絶縁層は高誘電（ｈｉｇｈ－ｋ）物質又は金属酸化物を含むことができる。第５絶縁層は第２絶縁層と同一な物質を含むことができる。例えば、第５絶縁層はハフニウム酸化物を含むことができる。第５絶縁層の厚さは第１絶縁層の厚さ及び第２絶縁層の厚さより大きく、第３絶縁層の厚さ及び第４絶縁層の厚さより小さいことができる。

【0042】

先に具体的に例示したことと異なり、絶縁層４００を構成する層の数は多様に変えられることができる。例えば、第１乃至第５絶縁層のうち少なくとも１つは省略されることができる。

【0043】

保護膜４７０が絶縁層４００及びフェンスパターン３００を覆うことができる。保護膜４７０は高誘電物質を含み、絶縁特性を有することができる。例えば、保護膜４７０はアルミニウム酸化物又はハフニウム酸化物を含むことができる。具体的に、保護膜４７０はアルミニウム酸化物を含むことができるが、これに制約されない。保護膜４７０は湿気のような外部環境から第１基板１００の光電変換領域ＰＤを保護することができる。

【0044】

カラーフィルターＣＦが保護膜４７０上に提供されることができる。カラーフィルターＣＦはフェンスパターン３００によって互いに離隔されることができる。カラーフィルターＣＦはフェンスパターン３００の上面を覆わなくともよい。

【0045】

本発明の一実施形態として、図３を参照すれば、カラーフィルターＣＦの各々の上面は上に凸であることができる。例えば、カラーフィルターＣＦの上面の中央のレベルは上面の縁のレベルより高い。しかし、カラーフィルターＣＦの断面形状はこれに制約されない。

【0046】

マイクロレンズ層５００が第１基板１００の第１面１００ａ上に提供されることができる。例えば、マイクロレンズ層５００はカラーフィルターＣＦ及びフェンスパターン３００上に提供されることができる。保護膜４７０が第２フェンスパターン３２０とマイクロレンズ層５００との間に介在されることができる。

【0047】

マイクロレンズ層５００は膨らんでいる複数のマイクロレンズ５１０を含むことができる。マイクロレンズ５１０は第１基板１００の光電変換領域ＰＤと対応する位置に各々提供されることができる。例えば、マイクロレンズ５１０はカラーフィルターＣＦ上に各々提供され、カラーフィルターＣＦと各々対応することができる。マイクロレンズ５１０は平面視において、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されたアレイをなすことができる。マイクロレンズ５１０の各々は第１基板１００の第１面１００ａから遠くなるように突出されることができる。マイクロレンズ５１０の各々は半球形の断面を有することができる。マイクロレンズ５１０は入射される光を集光させることができる。

【0048】

マイクロレンズ層５００は透明であるので、光を透過させることができる。マイクロレンズ層５００はポリマーのような有機物質を含むことができる。例えば、マイクロレンズ層５００はフォトレジスト物質又は熱硬化性樹脂を含むことができる。

【0049】

マイクロレンズ層５００上にレンズコーティング層５３０が提供されることができる。レンズコーティング層５３０は透明であることができる。レンズコーティング層５３０はマイクロレンズ層５００の上面をコンフォーマルに覆うことができる。レンズコーティング層５３０はマイクロレンズ層５００を保護することができる。

【0050】

第１基板１００は、その第２面１００ｂに隣接する接地領域ＧＮＤ、フローティング拡散領域ＦＤ、及び不純物領域１１１を含むことができる。接地領域ＧＮＤ、フローティング拡散領域ＦＤ、及び不純物領域１１１は各々のピクセル領域ＰＸ内に配置されることができる。接地領域ＧＮＤ、フローティング拡散領域ＦＤ、及び不純物領域１１１の各々の底面は光電変換領域ＰＤと垂直方向に離隔されることができる。

【0051】

接地領域ＧＮＤは不純物で強くドーピングされて第１導電型（例えば、ｐ＋型）を有することができる。フローティング拡散領域ＦＤ、及び不純物領域１１１の各々は不純物でドーピングされて第２導電型（例えば、ｎ型）を有することができる。

【0052】

不純物領域１１１はトランジスタの動作のための活性領域であり得る。不純物領域１１１は図１を参照して説明したコンバージョンゲイントランジスタＣｘ、リセットトランジスタＲｘ、ソースフォロワートランジスタＳｘ、及び選択トランジスタＡｘのうち少なくとも１つのソース／ドレイン領域を含むことができる。

【0053】

第１基板１００の第２面１００ｂに隣接する素子分離パターン２４０が提供されることができる。素子分離パターン２４０はピクセル領域ＰＸ内の活性領域を定義することができる。具体的に、ピクセル領域ＰＸ内で、素子分離パターン２４０は接地領域ＧＮＤ、フローティング拡散領域ＦＤ、及び不純物領域１１１を定義することができる。

【0054】

素子分離パターン２４０は第２トレンチ２４１内に提供されることができ、第２トレンチ２４１は第１基板１００の第２面１００ｂからリセスされることができる。素子分離パターン２４０は浅い素子分離（シャロートレンチアイソレーション）ＳＴＩ膜である。素子分離パターン２４０の高さは分離パターン２００の高さより小さいことができる。素子分離パターン２４０の一部は第１分離パターン２１０の側壁と連結されることができる。素子絶縁パターン２４０は、例えばシリコン酸化物、シリコン窒化物、及び／又はシリコン酸窒化物を含むことができる。

【0055】

埋め込みゲートパターン７００が第１基板１００の第２面１００ｂ上に提供されることができる。埋め込みゲートパターン７００は先に図１で説明したトランスファートランジスタＴｘのトランスファーゲートＴＧを含むことができる。図３に図示しないが、各々のピクセル領域ＰＸ上に少なくとも１つの追加的なゲートパターン（例えば、図５のＧＥＰ）が提供されることができる。

【0056】

前記追加的なゲートパターンは先に図１で説明したコンバージョンゲイントランジスタＣｘ、ソースフォロワートランジスタＳｘ、リセットトランジスタＲｘ、及び選択トランジスタＡｘのうち少なくとも１つのゲート電極として機能することができる。例えば、前記追加的なゲートパターンは、コンバージョンゲインゲートＣＧ、ソースフォロワーゲートＳＧ、リセットゲートＲＧ、又は選択ゲートＡＧを含むことができる。

【0057】

埋め込みゲートパターン７００は埋め込み形ゲート構造を有することができる。例えば、埋め込みゲートパターン７００は第１部分７１０及び第２部分７２０を含むことができる。埋め込みゲートパターン７００の第１部分７１０は第１基板１００の第２面１００ｂ上に配置されることができる。埋め込みゲートパターン７００の第２部分７２０は第１基板１００内に埋め込まれることができる。埋め込みゲートパターン７００の第２部分７２０は第１部分７１０と連結されることができる。図示されたことと異なり、埋め込みゲートパターン７００は平面ゲート構造を有することができる。この場合、埋め込みゲートパターン７００は第２部分７２０を含まないとし得る。埋め込みゲートパターン７００は金属、金属シリサイド、ポリシリコン、又はこれらの組み合わせを含むことができる。この時、ポリシリコンはドーピングされたポリシリコンを含むことができる。

【0058】

ゲート絶縁パターン７４０が埋め込みゲートパターン７００と第１基板１００との間に介在されることができる。ゲート絶縁パターン７４０は、例えばシリコン系絶縁物質（例えば、シリコン酸化物、シリコン窒化物、及び／又はシリコン酸化窒化物）及び／又は高誘電物質（例えば、ハフニウム酸化物及び／又はアルミニウム酸化物）を含むことができる。

【0059】

接地領域ＧＮＤ上に第１パッドＰＡＤ１が提供されることができる。第１パッドＰＡＤ１は互いに隣接するピクセル領域ＰＸの接地領域ＧＮＤ上に提供されて、これらを互いに電気的に連結することができる。第１パッドＰＡＤ１は図１で説明した第１ノードＮ１を含むことができる。

【0060】

フローティング拡散領域ＦＤ上に第２パッドＰＡＤ２が提供されることができる。第２パッドＰＡＤ２は互いに隣接するピクセル領域ＰＸの接地領域ＧＮＤ上に提供されて、これらを互いに電気的に連結することができる。第２パッドＰＡＤ２は図１で説明した第２ノードＮ２を含むことができる。

【0061】

第１及び第２パッドＰＡＤ１、ＰＡＤ２は金属、金属シリサイド、ポリシリコン、又はこれらの組み合わせを含むことができる。例えば、第１及び第２パッドＰＡＤ１、ＰＡＤ２はドーピングされたポリシリコンを含むことができる。

【0062】

第１配線層８００が第１基板１００の第２面１００ｂ上に配置されることができる。第１配線層８００は第１層間絶縁膜８１０、第２層間絶縁膜８２０、及び第１導電構造体８３０を含むことができる。第１層間絶縁膜８１０は第１基板１００の第２面１００ｂ及び埋め込みゲートパターン７００を覆うことができる。第２層間絶縁膜８２０は第１層間絶縁膜８１０上に積層されることができる。第１及び第２層間絶縁膜８１０、８２０は、例えばシリコン酸化物、シリコン窒化物、及び／又はシリコン酸化窒化物のようなシリコン系絶縁材料を含むことができる。

【0063】

第１導電構造体８３０が層間絶縁膜８１０、８２０内に提供されることができる。第１導電構造体８３０はコンタクト、配線、及びビアを含むことができる。前記コンタクトは第１層間絶縁膜８１０内に提供されて、埋め込みゲートパターン７００、第１及び第２パッドＰＡＤ１、ＰＡＤ２、及び不純物領域１１１のうち少なくとも１つと連結されることができる。第１導電構造体８３０の配線は前記コンタクトと連結されることができる。第１導電構造体８３０のビアは第２層間絶縁膜８２０のうち少なくとも１つを貫通し、垂直方向に互いに隣接する配線を互いに連結することができる。第１導電構造体８３０は光電変換領域ＰＤで出力された光電信号を伝達することができる。

【0064】

以下、イメージセンサーの回路チップ２０及び第１基板１００のオプティカルブラック領域ＯＢＲとパッド領域ＰＤＲに対して説明する。再び図２及び図３を参照すれば、第１基板１００のオプティカルブラック領域ＯＢＲがピクセルアレイ領域ＡＰＳ及びパッド領域ＰＤＲの間に介在されることができる。オプティカルブラック領域ＯＢＲは第１基準ピクセル領域ＲＰＸ１及び第２基準ピクセル領域ＲＰＸ２を含むことができる。第１基準ピクセル領域ＲＰＸ１は第２基準ピクセル領域ＲＰＸ２とピクセルアレイ領域ＡＰＳとの間に配置されることができる。オプティカルブラック領域ＯＢＲで、光電変換領域ＰＤが第１基準ピクセル領域ＲＰＸ１内に提供されることができる。第１基準ピクセル領域ＲＰＸ１の光電変換領域ＰＤはピクセル領域ＰＸの光電変換領域ＰＤと同一な平面積及び体積を有することができる。光電変換領域ＰＤは第２基準ピクセル領域ＲＰＸ２内に提供されないとし得る。不純物領域１１１、埋め込みゲートパターン７００、及び素子分離パターン２４０が第１及び第２基準ピクセル領域ＲＰＸ１、ＲＰＸ２の各々に各々配置されることができる。

【0065】

絶縁層４００はピクセルアレイ領域ＡＰＳからオプティカルブラック領域ＯＢＲを経てパッド領域ＰＤＲ上に延びることができる。遮光膜９５０がオプティカルブラック領域ＯＢＲ上に提供されることができる。遮光膜９５０は絶縁層４００の上面上に配置されることができる。遮光膜９５０によって、光がオプティカルブラック領域ＯＢＲの光電変換領域ＰＤに入射されないようにし得る。オプティカルブラック領域ＯＢＲの第１及び第２基準ピクセル領域ＲＰＸ１、ＲＰＸ２のピクセルは光電信号を出力せず、ノイズ信号を出力することができる。前記ノイズ信号は熱発生又は暗電流等によって生成される電子によって発生することができる。遮光膜９５０はピクセルアレイ領域ＡＰＳを覆わないので、光がピクセルアレイ領域ＡＰＳ内の光電変換領域ＰＤに入射されることができる。ピクセル領域ＰＸで出力された光電信号で前記ノイズ信号が除去されることができる。遮光膜９５０は、例えばタングステン、銅、アルミニウム、又はこれらの合金のような金属を含むことができる。

【0066】

第１基板１００のオプティカルブラック領域ＯＢＲで、第１導電パターン９１１が絶縁層４００と遮光膜９５０との間に配置されることができる。第１導電パターン９１１はバリアー層又は接着層の役割をすることができる。第１導電パターン９１１は金属及び／又は金属窒化物を含むことができる。例えば、第１導電パターン９１１は銅、タングステン、アルミニウム、チタニウム、タンタル、又はこれらの合金のような金属を含むことができる。第１導電パターン９１１は第１基板１００のピクセルアレイ領域ＡＰＳ上に延びないとし得る。

【0067】

第１基板１００のオプティカルブラック領域ＯＢＲで、コンタクトプラグ９６０が第１基板１００の第１面１００ａ上に提供されることができる。コンタクトプラグ９６０はオプティカルブラック領域ＯＢＲ内の最外側分離パターン２００上に配置されることができる。絶縁層４００を貫通するコンタクトトレンチが第１基板１００の第１面１００ａ上に定義され、コンタクトプラグ９６０は前記コンタクトトレンチ内に提供されることができる。

【0068】

コンタクトプラグ９６０は遮光膜９５０と異なる物質を含むことができる。例えば、コンタクトプラグ９６０はアルミニウムのような金属物質を含むことができる。第１導電パターン９１１はコンタクトプラグ９６０と絶縁層４００との間及びコンタクトプラグ９６０と分離パターン２００との間に延びることができる。

【0069】

オプティカルブラック領域ＯＢＲ上に保護絶縁膜４７１が提供されることができる。保護絶縁膜４７１は遮光膜９５０の上面及びコンタクトプラグ９６０の上面上に配置されることができる。保護絶縁膜４７１は保護膜４７０と同一な物質を含み、保護膜４７０と連結されることができる。保護絶縁膜４７１は保護膜４７０と一体に形成されることができる。他の例として、保護絶縁膜４７１は保護膜４７０と別の工程によって形成され、保護膜４７０と離隔されることができる。保護絶縁膜４７１は高誘電物質（例えば、アルミニウム酸化物及び／又はハフニウム酸化物）を含むことができる。

【0070】

フィルタリング膜５５０がオプティカルブラック領域ＯＢＲの第１面１００ａ上にさらに配置されることができる。フィルタリング膜５５０は保護絶縁膜４７１の上面を覆うことができる。フィルタリング膜５５０はカラーフィルターＣＦと異なる波長の光を遮断することができる。例えば、フィルタリング膜５５０は赤外線を遮断することができる。フィルタリング膜５５０はブルーカラーフィルターを含むことができるが、これに制約されない。

【0071】

有機膜５０１がフィルタリング膜５５０の上面上に提供されることができる。有機膜５０１は透明であることができる。有機膜５０１の上面は実質的に平たいことができる。例えば、有機膜５０１はポリマーを含むことができる。有機膜５０１は絶縁特性を有することができる。本発明の一実施形態によれば、図示されたことと異なり、有機膜５０１はマイクロレンズ層５００と連結されることができる。有機膜５０１はマイクロレンズ層５００と同一な物質を含むことができる。

【0072】

コーティング層５３１が有機膜５０１上に提供されることができる。コーティング層５３１は有機膜５０１の上面をコンフォーマルに覆うことができる。コーティング層５３１は絶縁材料を含み、透明であることができる。コーティング層５３１はレンズコーティング層５３０と同一な物質を含むことができる。

【0073】

イメージセンサーは回路チップ２０をさらに含むことができる。回路チップ２０はセンサーチップ１０上に積層されることができる。回路チップ２０は第２配線層１８００及び第２基板１０００を含むことができる。第２配線層１８００は第１配線層８００と第２基板１０００との間に介在されることができる。集積回路１７００が第２基板１０００の上面上に又は第２基板１０００内に配置されることができる。集積回路１７００はロジック回路、メモリ回路、又はこれらの組み合わせを含むことができる。集積回路１７００は、例えばトランジスタを含むことができる。

【0074】

第２配線層１８００は第３層間絶縁膜１８２０及び第２導電構造体１８３０を含むことができる。第２導電構造体１８３０は第３層間絶縁膜１８２０の間に又は第３層間絶縁膜１８２０内に提供されることができる。第２導電構造体１８３０は前記集積回路１７００と電気的に連結されることができる。第２導電構造体１８３０はビアパターンをさらに含むことができ、ビアパターンは第３層間絶縁膜１８２０内で第２導電構造体１８３０と接続することができる。

【0075】

外部接続パッド６００が第１基板１００のパッド領域ＰＤＲ上に提供されることができる。外部接続パッド６００は第１基板１００の第１面１００ａに隣接することができる。外部接続パッド６００は第１基板１００内に埋め込まれることができる。例えば、パッドトレンチ９９０が第１基板１００のパッド領域ＰＤＲの第１面１００ａ上に定義され、外部接続パッド６００はパッドトレンチ９９０内に提供されることができる。外部接続パッド６００はアルミニウム、銅、タングステン、チタニウム、タンタル、又はこれらの合金のような金属を含むことができる。イメージセンサーの実装工程で、ボンディングワイヤが外部接続パッド６００上に形成されて、外部接続パッド６００と接続することができる。外部接続パッド６００はボンディングワイヤを通じて外部装置と電気的に連結されることができる。

【0076】

外部接続パッド６００の第１側に隣接する第１貫通ホール９０１が定義されることができる。第１貫通ホール９０１は外部接続パッド６００及びコンタクトプラグ９６０の間に提供されることができる。第１貫通ホール９０１は絶縁層４００、第１基板１００、及び第１配線層８００を貫通することができる。第１貫通ホール９０１は第２配線層１８００の少なくとも一部をさらに貫通することができる。第１貫通ホール９０１は第１底面及び第２底面を有することができる。第１貫通ホール９０１の第１底面は第１導電構造体８３０を露出させることができる。第１貫通ホール９０１の第２底面は第１底面より低いレベルに配置されることができる。第１貫通ホール９０１の第２底面は第２導電構造体１８３０を露出させることができる。

【0077】

第１導電パターン９１１はオプティカルブラック領域ＯＢＲからパッド領域ＰＤＲ上に延長されることができる。第１導電パターン９１１は第１貫通ホール９０１の内側壁を覆うことができる。第１貫通ホール９０１内の第１導電パターン９１１は第１導電構造体８３０の上面と接触することができる。したがって、第１導電構造体８３０は第１導電パターン９１１を通じて第２分離パターン２２０と電気的に連結されることができる。

【0078】

第１貫通ホール９０１内の第１導電パターン９１１は第２導電構造体１８３０の上面とも接続することができる。第２導電構造体１８３０は第１導電パターン９１１を通じて第１導電構造体８３０及び第２分離パターン２２０と電気的に連結されることができる。

【0079】

第１埋め込みパターン９２１が第１貫通ホール９０１内に提供されて、第１貫通ホール９０１を満たすことができる。第１埋め込みパターン９２１は低屈折物質を含み、絶縁特性を有することができる。第１埋め込みパターン９２１は第１フェンスパターン３１０と同一な物質を含むことができる。第１埋め込みパターン９２１の上面は陥没部を有することができる。例えば、第１埋め込みパターン９２１の上面の中心はその縁よりさらに低いことができる。

【0080】

第１キャッピングパターン９３１が第１埋め込みパターン９２１の上面上に配置されて、陥没部を満たすことができる。第１キャッピングパターン９３１の上面は実質的に平たいことができる。第１キャッピングパターン９３１はフォトレジスト物質のような絶縁性ポリマーを含むことができる。

【0081】

外部接続パッド６００の第２側に隣接する第２貫通ホール９０２が定義されることができる。第２貫通ホール９０２は絶縁層４００、第１基板１００、及び第１配線層８００を貫通することができる。第２貫通ホール９０２は第２配線層１８００の一部を貫通して、第２導電構造体１８３０を露出させることができる。

【0082】

パッド領域ＰＤＲ上に第２導電パターン９１２が提供されることができる。第２導電パターン９１２は第２貫通ホール９０２内に提供されて第２貫通ホール９０２の側壁及び底面をコンフォーマルに覆うことができる。第２導電パターン９１２は第２導電構造体１８３０と電気的に連結されることができる。

【0083】

第２導電パターン９１２は外部接続パッド６００とパッドトレンチ９９０との間に介在されて、外部接続パッド６００の下面及び側壁を覆うことができる。イメージセンサー動作の時、回路チップ２０の集積回路１７００は第２導電構造体１８３０、第２導電パターン９１２、及び外部接続パッド６００を通じて電気信号を送受信することができる。

【0084】

第２埋め込みパターン９２２が第２貫通ホール９０２内に提供されて、第２貫通ホール９０２を満たすことができる。第２埋め込みパターン９２２は低屈折物質を含み、絶縁特性を有することができる。例えば、第２埋め込みパターン９２２は第１フェンスパターン３１０と同一な物質を含むことができる。第２埋め込みパターン９２２の上面は陥没部を有することができる。

【0085】

第２キャッピングパターン９３２が第２埋め込みパターン９２２の上面上に配置されて、陥没部を満たすことができる。第２キャッピングパターン９３２の上面は実質的に平たいことができる。第２キャッピングパターン９３２はフォトレジスト物質のような絶縁性ポリマーを含むことができる。

【0086】

保護絶縁膜４７１がオプティカルブラック領域ＯＢＲからパッド領域ＰＤＲ上に延長されることができる。保護絶縁膜４７１は絶縁層４００の上面上に提供され、第１貫通ホール９０１及び第２貫通ホール９０２内に延長されることができる。保護絶縁膜４７１は第１貫通ホール９０１内で第１導電パターン９１１及び第１埋め込みパターン９２１の間に介在されることができる。保護絶縁膜４７１は第２貫通ホール９０２内で第２導電パターン９１２及び第２埋め込みパターン９２２の間に介在されることができる。保護絶縁膜４７１は外部接続パッド６００を露出させることができる。

【0087】

図４は本発明の他の実施形態に係るイメージセンサーを説明するためのものであって、図２のＩ－Ｉ’線に沿って切断した断面図である。本実施形態では、先に図１乃至図３を参照して説明したことと重複する技術的特徴に対する詳細な説明は省略し、相違点に対して詳細に説明する。

【0088】

図２及び図４を参照すれば、イメージセンサーはセンサーチップ１０及び回路チップ２０を含むことができる。センサーチップ１０は第１連結パッド８５０を含むことができる。第１連結パッド８５０はセンサーチップ１０の底面で露出されることができる。第１連結パッド８５０は最下部の第２層間絶縁膜８２０内に配置されることができる。第１連結パッド８５０は第１導電構造体８３０と電気的に連結されることができる。第１連結パッド８５０は金属のような導電物質を含むことができる。例えば、第１連結パッド８５０は銅を含むことができる。他の例として、第１連結パッド８５０はアルミニウム、タングステン、チタニウム、及び／又はこれらの合金を含むことができる。

【0089】

回路チップ２０は第２連結パッド１８５０を含むことができる。第２連結パッド１８５０は回路チップ２０の上面に露出されることができる。第２連結パッド１８５０は最上部の第３層間絶縁膜１８２０内に配置されることができる。第２連結パッド１８５０は集積回路１７００と電気的に連結されることができる。第２連結パッド１８５０は金属のような導電物質を含むことができる。例えば、第２連結パッド１８５０は銅を含むことができる。他の例として、第２連結パッド１８５０はアルミニウム、タングステン、チタニウム、及び／又はこれらの合金を含むことができる。

【0090】

回路チップ２０はセンサーチップ１０と直接ボンディングによって連結されることができる。例えば、第１連結パッド８５０及び第２連結パッド１８５０が互いに垂直に整列され、第１連結パッド８５０及び第２連結パッド１８５０が互いに接触することができる。したがって、第２連結パッド１８５０は第１連結パッド８５０と直接ボンディングされることができる。結果的に、回路チップ２０の集積回路１７００が第１及び第２連結パッド８５０、１８５０を通じてセンサーチップ１０のトランジスタ又は外部接続パッド６００と電気的に連結されることができる。

【0091】

第２層間絶縁膜８２０は第３層間絶縁膜１８２０と直接接着されることができる。この場合、第２層間絶縁膜８２０及び第３層間絶縁膜１８２０の間に化学結合が形成されることができる。

【0092】

第１貫通ホール９０１は第１貫通ホール部分９１、第２貫通ホール部分９２、及び第３貫通ホール部分９３を含むことができる。第１貫通ホール部分９１は絶縁層４００、第１基板１００、及び第１配線層８００を貫通し、第１底面を有することができる。第２貫通ホール部分９２は絶縁層４００、第１基板１００、及び第１配線層８００を貫通し、第２配線層１８００の上部内に延長されることができる。第２貫通ホール部分９２は第２底面を有し、第２底面は第２導電構造体１８３０の上面を露出させることができる。第２貫通ホール部分９２の側壁は第１貫通ホール部分９１の側壁と離隔されることができる。第３貫通ホール部分９３は第１貫通ホール部分９１の上部及び第２貫通ホール部分９２の上部の間に提供され、第１貫通ホール部分９１の上部及び第２貫通ホール部分９２の上部と連結されることができる。第１導電パターン９１１、保護絶縁膜４７１、及び第１埋め込みパターン９２１が第１貫通ホール９０１内に提供されることができる。第１導電パターン９１１は第１貫通ホール部分９１、第２貫通ホール部分９２、及び第３貫通ホール部分９３の内壁を覆うことができる。

【0093】

図５は本発明の実施形態によるイメージセンサーのピクセルを説明するためのものであって、図２のＭ領域を示した平面図である。図６Ａは図５のＩ－Ｉ’線に沿って切断した断面図である。図６Ｂは図５のＩＩ－ＩＩ’線に沿って切断した断面図である。本実施形態では、先に図１乃至図３を参照して説明したことと重複する技術的特徴に対する詳細な説明は省略し、相違点に対して詳細に説明する．
図５、図６Ａ，及び図６Ｂを参照すれば、本発明の実施形態によるイメージセンサーは、複数のピクセル領域ＰＸ１－ＰＸ４を含むことができる。具体的に、第１及び第２ピクセル領域ＰＸ１、ＰＸ２が第１方向Ｄ１に互いに隣接するように配置されることができる。第３ピクセル領域ＰＸ３と第４ピクセル領域ＰＸ４は第１方向Ｄ１に互いに隣接するように配置されることができる。第３ピクセル領域ＰＸ３が第１ピクセル領域ＰＸ１の両側に各々配置されることができる。換言すれば、第１ピクセル領域ＰＸ１は第３ピクセル領域ＰＸ３の間に介在されることができる。第４ピクセル領域ＰＸ４が第２ピクセル領域ＰＸ２の両側に各々配置されることができる。換言すれば、第２ピクセル領域ＰＸ２は第４ピクセル領域ＰＸ４の間に介在されることができる。

【0094】

第１基板１００は第１面１００ａ（背面）及び第２面１００ｂ（前面）を含むことができる。第１基板１００を貫通する分離パターン２００が第１乃至第４ピクセル領域ＰＸ１－ＰＸ４を定義することができる。分離パターン２００は第１分離パターン２１０、第２分離パターン２２０、及び絶縁パターン２３０を含むことができる。

【0095】

第１分離パターン２１０は第１トレンチ２０１の側壁上に提供されることができる。第１分離パターン２１０は例えば、シリコン系絶縁物質（例えば、シリコン窒化物、シリコン酸化物、及び／又はシリコン酸化窒化物）及び／又は高誘電物質（例えば、ハフニウム酸化物及び／又はアルミニウム酸化物）を含むことができる。他の例として、第１分離パターン２１０は複数の層を含み、それらの層は互いに異なる物質を含むことができる。第１分離パターン２１０は第１基板１００より低い屈折率を有することができる。したがって、第１基板１００のピクセル領域ＰＸの間のクロストーク（ｃｒｏｓｓｔａｌｋ）現象が防止又は減少することができる。

【0096】

第２分離パターン２２０は第１分離パターン２１０内に提供されることができる。第１分離パターン２１０は第２分離パターン２２０及び第１基板１００の間に介在されることができる。第２分離パターン２２０は第１分離パターン２１０によって第１基板１００と離隔されることができる。したがって、イメージセンサー動作の時、第２分離パターン２２０が第１基板１００と電気的に分離されることができる。第２分離パターン２２０は導電性物質、例えばドーピングされたポリシリコンを含むことができる。第２分離パターン２２０は第１導電型の不純物又は第２導電型の不純物を含むことができる。

【0097】

絶縁パターン２３０が第２分離パターン２２０上に提供されることができる。絶縁パターン２３０の上面は第１基板１００の第２面１００ｂと共面をなすことができる。絶縁パターン２３０はシリコン系絶縁物質、例えばシリコン酸化物を含むことができる。

【0098】

図３で説明したコンタクトプラグ９６０が第１導電パターン９１１を通じて第２分離パターン２２０と電気的に連結されることができる。コンタクトプラグ９６０を通じて、第２分離パターン２２０に負のバイアス電圧が印加されることができる。ピクセル領域ＰＸ１－ＰＸ４内で生成された正電荷がピクセル領域ＰＸ１－ＰＸ４を囲む第２分離パターン２２０を通じて除去されることができる。結果的に、イメージセンサーの暗電流特性が改善されることができる。

【0099】

各々のピクセル領域ＰＸ１－ＰＸ４内に光電変換領域ＰＤが提供されることができる。光電変換領域ＰＤは、第１面１００ａに隣接する第１領域と第２面１００ｂに隣接する第２領域を含むことができる。光電変換領域ＰＤの前記第１領域と前記第２領域との間に不純物濃度差を有することができる。したがって、光電変換領域ＰＤは第１基板１００の第１面１００ａと第２面１００ｂとの間でポテンシャル勾配を有することができる。

【0100】

第１基板１００と光電変換領域ＰＤはフォトダイオードを構成することができる。即ち、第１導電型（ｐ型）の第１基板１００と第２導電型（ｎ型）の光電変換領域ＰＤのｐ－ｎ接合（ｐ－ｎ ｊｕｎｃｔｉｏｎ）によってフォトダイオードが構成されることができる。フォトダイオードを構成する光電変換領域ＰＤは、入射光の強さに比例して光電荷を生成及び蓄積することができる。

【0101】

第１基板１００の第２面１００ｂ上に素子分離パターン２４０が提供されることができる。素子分離パターン２４０は、各々のピクセル領域ＰＸ１－ＰＸ４内の接地領域ＧＮＤ、フローティング拡散領域ＦＤ、及び活性領域ＡＣＴを定義することができる。活性領域ＡＣＴは不純物領域１１１を含むことができる。本実施形態による接地領域ＧＮＤは、素子分離パターン２４０によってフローティング拡散領域ＦＤ及び活性領域ＡＣＴから離隔されることができる（図５参照）。即ち、接地領域ＧＮＤは素子分離パターン２４０によって囲まれたアイランド形状を有することができる。

【0102】

分離パターン２００と素子分離パターン２４０は共に分離構造体を構成することができる。分離構造体によって、ピクセル領域ＰＸ１－ＰＸ４、接地領域ＧＮＤ、フローティング拡散領域ＦＤ、及び活性領域ＡＣＴが定義されることができる。

【0103】

活性領域ＡＣＴ上に少なくとも１つのゲートパターンＧＥＰが提供されることができる。活性領域ＡＣＴとゲートパターンＧＥＰは、図１を参照して説明したコンバージョンゲイントランジスタＣｘ、リセットトランジスタＲｘ、ソースフォロワートランジスタＳｘ、及び選択トランジスタＡｘのうち少なくとも１つを構成することができる。

【0104】

活性領域ＡＣＴとフローティング拡散領域ＦＤとの間に埋め込みゲートパターン７００が提供されることができる。埋め込みゲートパターン７００の両側壁上にスペーサーＳＰＡが提供されることができる。スペーサーＳＰＡはシリコン系絶縁物質（例えば、シリコン酸化物、シリコン窒化物、及び／又はシリコン酸化窒化物）を含むことができる。

【0105】

代表的に、第１ピクセル領域ＰＸ１のフローティング拡散領域ＦＤは、素子分離パターン２４０の第１側壁ＳＷ１及び第２側壁ＳＷ２によって定義されることができる。第１側壁ＳＷ１は第１方向Ｄ１に延長されることができ、第２側壁ＳＷ２は第２方向Ｄ２に延びることができる。

【0106】

平面視において、図５を参照すれば、第１ピクセル領域ＰＸ１の埋め込みゲートパターン７００は、素子分離パターン２４０の第１側壁ＳＷ１から第２側壁ＳＷ２に延びることができる。したがって、第１ピクセル領域ＰＸ１のフローティング拡散領域ＦＤは、素子分離パターン２４０の第１側壁ＳＷ１、第２側壁ＳＷ２、及び埋め込みゲートパターン７００によって囲まれたアイランド形状を有することができる。

【0107】

後述するが、本発明の実施形態によれば、フローティング拡散領域ＦＤを共通に連結する第２パッドＰＡＤ２によって、フローティング拡散領域ＦＤの面積が減少されることができる。これは、コンタクトによるミス－アラインメントを考慮する必要がないためである。本発明によれば、フローティング拡散領域ＦＤの面積が減少されることによって、フローティング拡散領域ＦＤを、素子分離パターン２４０と埋め込みゲートパターン７００が囲むアイランド形状で具現することができる。

【0108】

互いに隣接する第１乃至第４ピクセル領域ＰＸ１－ＰＸ４の接地領域ＧＮＤ上に第１パッドＰＡＤ１が提供されることができる。平面視において、第１パッドＰＡＤ１は方形状を有することができる。第１パッドＰＡＤ１の角は第１乃至第４ピクセル領域ＰＸ１－ＰＸ４の接地領域ＧＮＤと各々接触することができる。第１パッドＰＡＤ１は素子分離パターン２４０及び分離パターン２００を横切り互いに隣接する接地領域ＧＮＤを互いに連結することができる。換言すれば、第１パッドＰＡＤ１は第１乃至第４ピクセル領域ＰＸ１－ＰＸ４の接地領域ＧＮＤに共通的に接地電圧ＶＳＳを印加する図１の第１ノードＮ１を含むことができる。

【0109】

互いに隣接する第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤ上に第２パッドＰＡＤ２が提供されることができる。平面視において、第２パッドＰＡＤ２は方形状を有することができる。第２パッドＰＡＤ２の角は第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤと各々接触することができる。第２パッドＰＡＤ２は素子分離パターン２４０及び分離パターン２００を横切り、互いに隣接するフローティング拡散領域ＦＤを互いに連結することができる。換言すれば、第２パッドＰＡＤ２は第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤに共通的に連結されることができる。

【0110】

第２パッドＰＡＤ２の一面（例えば、底面）は、第１乃至第４ピクセル領域ＰＸ１－ＰＸ４の各々の一部分の上に配置されることができる。第２パッドＰＡＤ２の前記一面は、分離パターン２００の一部分及び素子分離パターン２４０の一部分の上にも配置されることができる。

【0111】

第１及び第２パッドＰＡＤ１、ＰＡＤ２の各々の両側壁上にスペーサーＳＰＡが提供されることができる。本実施形態による第１及び第２パッドＰＡＤ１、ＰＡＤ２は、埋め込みゲートパターン７００及びゲートパターンＧＥＰと同時に形成されることができる。したがって、第１及び第２パッドＰＡＤ１、ＰＡＤ２は、埋め込みゲートパターン７００及びゲートパターンＧＥＰと同一な導電物質（例えば、ドーピングされたポリシリコン）を含むことができる。

【0112】

第１配線層８００が第１基板１００の第２面１００ｂ上に提供されることができる。第１配線層８００は、順次に積層された複数の金属層を含むことができる。例えば、第１金属層は第１配線８３１を含むことができ、第１金属層上の第２金属層は第２配線８３２を含むことができる。

【0113】

第１配線８３１と第１パッドＰＡＤ１との間に第１コンタクトＡＣ１が提供されることができる。第１配線８３１は第１コンタクトＡＣ１及び第１パッドＰＡＤ１を通じて第１乃至第４ピクセル領域ＰＸ１－ＰＸ４の接地領域ＧＮＤに共通的に接地電圧ＶＳＳを印加することができる。

【0114】

第１配線８３１と第２パッドＰＡＤ２との間に第２コンタクトＡＣ２が提供されることができる。第１配線８３１は第２コンタクトＡＣ２及び第２パッドＰＡＤ２を通じて第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤに共通的に連結されることができる。

【0115】

図６Ｂを参考すれば、第２パッドＰＡＤ２に連結された第１配線８３１は、第３コンタクトＡＣ３を通じて第１ピクセル領域ＰＸ１の活性領域ＡＣＴに連結されることができる。換言すれば、第１ピクセル領域ＰＸ１の活性領域ＡＣＴは第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤと共通的に連結されることができる。第１ピクセル領域ＰＸ１の活性領域ＡＣＴとその上のゲートパターンＧＥＰは、コンバージョンゲイントランジスタＣｘを構成することができる。

【0116】

後述する図１７を参照すれば、第２パッドＰＡＤ２に連結された第１配線８３１は第４コンタクトＡＣ４を通じて第４ピクセル領域ＰＸ４のゲートパターンＧＥＰに連結されることができる。換言すれば、第４ピクセル領域ＰＸ４のゲートパターンＧＥＰは第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤと共通的に連結されることができる。第４ピクセル領域ＰＸ４の活性領域ＡＣＴとその上のゲートパターンＧＥＰは、ソースフォロワートランジスタＳｘを構成することができる。

【0117】

図６Ｂでは第１配線８３１を通じて第２コンタクトＡＣ２と第３コンタクトＡＣ３が直ちに連結される構造が例示されている。図示されたことと異なり、第１配線８３１とその上の第２配線８３２を通じて第２コンタクトＡＣ２と第３コンタクトＡＣ３が互いに連結されてもよい。

【0118】

第２配線８３２と第１配線８３１との間にビアＶＩが提供されることができる。ビアＶＩを通じて第１金属層と第２金属層が互いに連結されることができる。

【0119】

第１基板１００の第１面１００ａ上に絶縁層４００が提供されることができる。絶縁層４００上にフェンスパターン３００が提供されることができる。フェンスパターン３００のグリッドの間にカラーフィルターＣＦが提供されることができる。カラーフィルターＣＦ上にマイクロレンズ５１０を含むマイクロレンズ層５００が提供されることができる。マイクロレンズ５１０は第１乃至第４ピクセル領域ＰＸ１－ＰＸ４を各々カバーすることができる（図１９参照）。他の実施形態として、１つのマイクロレンズ５１０が第１乃至第４ピクセル領域ＰＸ１－ＰＸ４をカバーすることができる（図２０参照）。

【0120】

本発明の実施形態によれば、第１パッドＰＡＤ１を通じて互いに隣接するピクセル領域ＰＸ１－ＰＸ４の接地領域ＧＮＤが共通に連結されることができる。１つの第１コンタクトＡＣ１と１つの第１配線８３１が第１乃至第４ピクセル領域ＰＸ１－ＰＸ４の接地領域ＧＮＤと共通的に連結されることができる。したがって、第１配線層８００内に必要である配線の数が減少することができる。配線の数が減少して配線ルーティングの自由度が上昇し、ルーティングが効率的に遂行されることができる。コンタクトの数が減少してコンタクトを通じた漏洩電流を防止することができる。

【0121】

各々の接地領域ＧＮＤにコンタクトを連結させずに、第１パッドＰＡＤ１を連結させるので、コンタクトのミス－アラインメントを考慮する必要がないため、接地領域ＧＮＤの広さが減少されることができる。結果的に、イメージセンサーのピクセルのサイズを減少させて集積度を向上させることができる。又は接地領域ＧＮＤの面積が減少されただけピクセル内の活性領域ＡＣＴの面積を広げて活性領域ＡＣＴ内にさらに多いトランジスタを集積させることができる。

【0122】

本発明の実施形態によれば、第２パッドＰＡＤ２を通じて互いに隣接するピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤが共通に連結されることができる。したがって、先に第１パッドＰＡＤ１で説明したルーティング自由度の向上、漏洩電流の防止、及び集積度の向上効果が同様に具現されることができる。

【0123】

フローティング拡散領域ＦＤに各々コンタクトと配線を連結するようにされる場合、フローティング拡散領域ＦＤのキャパシタンスが上昇してイメージセンサーの性能に悪い影響を与え得る。対照的に、本発明によれば、複数のフローティング拡散領域ＦＤを１つのコンタクトと１つの配線で連結するので、フローティング拡散領域ＦＤのキャパシタンスを減少させてイメージセンサーの性能を改善させることができる。

【0124】

図７乃至図１５は本発明の実施形態によるイメージセンサーの製造方法を説明するための断面図である。図７乃至図１５の各々は図５のＩ－Ｉ’線に沿って切断した断面図に対応する。

【0125】

図５及び図７を参照すれば、互いに対向する第１面１００ａ及び第２面１００ｂを有する第１基板１００が提供されることができる。第１基板１００は第１導電型（例えば、ｐ型）を有するか、或いは第１導電型を有するように不純物でドーピングされることができる。

【0126】

第１基板１００の第２面１００ｂ上に素子分離パターン２４０が形成されることができる。具体的に、第１基板１００の第２面１００ｂをパターニングして、第２トレンチ２４１が形成されることができる。第２トレンチ２４１を満たす絶縁膜が形成されることができる。第１基板１００の第２面１００ｂが露出される時まで前記絶縁膜を平坦化して、素子分離パターン２４０が形成されることができる。例えば、前記絶縁膜はシリコン酸化物、シリコン窒化物、及び／又はシリコン酸窒化物を含むことができる。

【0127】

図５及び図８を参照すれば、第１基板１００の第２面１００ｂ上に分離パターン２００が形成されることができる。具体的に、第１基板１００の第２面１００ｂをパターニングして、ピクセル領域ＰＸ１－ＰＸ４を定義する第１トレンチ２０１が形成されることができる。平面視において、第１トレンチ２０１はグリッド形状を有することができる。

【0128】

第１トレンチ２０１を形成する間に、素子分離パターン２４０の一部が蝕刻されることができる。第１トレンチ２０１は素子分離パターン２４０の一部を貫通するように形成されることができる。

【0129】

第１トレンチ２０１は第２面１００ｂから第１面１００ａに向かって延びることができる。一例として、第１トレンチ２０１の幅は第２面１００ｂから第１面１００ａに向かって行くほど、漸進的に減少することができる。第１トレンチ２０１は素子分離パターン２４０が満たされた第２トレンチ２４１より深いことができる。第１トレンチ２０１の底部は第１面１００ａから垂直方向に離隔されることができる。

【0130】

第１トレンチ２０１を部分的に満たす第１分離パターン２１０が形成されることができる。第１分離パターン２１０を形成することは、第１基板１００の第２面１００ｂ上に絶縁膜をコンフォーマルに形成することを含むことができる。第１分離パターン２１０は第１トレンチ２０１の内側壁及び底を覆うことができる。一例として、前記絶縁膜はシリコン系絶縁物質及び／又は高誘電物質を含むことができる。

【0131】

第１分離パターン２１０上に第２分離パターン２２０が形成されることができる。第２分離パターン２２０を形成することは、第１トレンチ２０１を満たす導電膜を形成すること、及び前記導電膜をエッチバックすることを含むことができる。第２分離パターン２２０は第１トレンチ２０１の下部を満たすことができる。換言すれば、第２分離パターン２２０は第１トレンチ２０１の上部を除いた残りの部分を満たすことができる。第２分離パターン２２０の上面は、第１基板１００の第２面１００ｂより低いことができる。一例として、前記導電膜はドーピングされたポリシリコンを含むことができる。

【0132】

第２分離パターン２２０上に絶縁パターン２３０が形成されることができる。絶縁パターン２３０を形成することは、第１トレンチ２０１の上部を満たす絶縁膜を形成することを含むことができる。一例として、前記絶縁膜はシリコン系絶縁材料を含むことができる。その後、第１基板１００の第２面１００ｂ上に第２面１００ｂが露出される時まで平坦化工程が遂行されて、分離パターン２００が形成されることができる。

【0133】

図５及び図９を参照すれば、各々のピクセル領域ＰＸ１－ＰＸ４内に接地領域ＧＮＤ、フローティング拡散領域ＦＤ、及び活性領域ＡＣＴが形成されることができる。具体的に、第１基板１００の第２面１００ｂ上に不純物注入工程を遂行して、不純物領域が形成されることができる。前記不純物領域は接地領域ＧＮＤ、フローティング拡散領域ＦＤ、及び活性領域ＡＣＴを含むことができる。接地領域ＧＮＤは第１導電型（ｐ＋型）を有するようにドーピングされることができ、拡散領域ＦＤ及び活性領域ＡＣＴの各々は第２導電型（ｎ型）を有するようにドーピングされることができる。

【0134】

本実施形態と異なり、接地領域ＧＮＤ、フローティング拡散領域ＦＤ、及び活性領域ＡＣＴは後述する埋め込みゲートパターン７００、第１パッドＰＡＤ１、及び第２パッドＰＡＤ２を形成した後に形成されてもよい。

【0135】

図５及び図１０を参照すれば、第１基板１００の第２面１００ｂをパターニングしてリセス領域ＲＳＧが形成されることができる。各々のピクセル領域ＰＸ１－ＰＸ４内のリセス領域ＲＳＧは、後述する埋め込みゲートパターン７００が形成される位置を定義することができる。

【0136】

第１基板１００の第２面１００ｂ上にゲート絶縁パターン７４０がコンフォーマルに形成されることができる。ゲート絶縁パターン７４０はシリコン系絶縁物質及び／又は高誘電物質を含むことができる。ゲート絶縁パターン７４０はリセス領域ＲＳＧの内側壁及び底を覆うように形成されることができる。

【0137】

図５及び図１１を参照すれば、第１基板１００の第２面１００ｂ上にハードマスクパターンＨＭＰが形成されることができる。ハードマスクパターンＨＭＰは接地領域ＧＮＤ及びフローティング拡散領域ＦＤを露出するように形成されることができる。ハードマスクパターンＨＭＰはフォトリソグラフィー工程を利用して形成されることができる。

【0138】

ハードマスクパターンＨＭＰをエッチングマスクとして、露出されたゲート絶縁パターン７４０が選択的に除去されることができる。ハードマスクパターンＨＭＰ下のゲート絶縁パターン７４０は、ハードマスクパターンＨＭＰによって保護されてそのまま残留することができる。

【0139】

図５及び図１２を参照すれば、ハードマスクパターンＨＭＰが選択的に除去されることができる。第１基板１００の第２面１００ｂ上に導電膜ＤＳＣＬが形成されることができる。導電膜ＤＳＣＬはリセス領域ＲＳＧを完全に満たすように形成されることができる。導電膜ＤＳＣＬは金属、金属シリサイド、ポリシリコン、又はこれらの組み合わせを含むことができる。例えば、導電膜ＤＳＣＬはドーピングされたポリシリコンを含むことができる。

【0140】

図５及び図１３を参照すれば、導電膜ＤＳＣＬをパターニングして埋め込みゲートパターン７００、第１パッドＰＡＤ１、及び第２パッドＰＡＤ２が形成されることができる。前記パターニング工程の間に、露出されるゲート絶縁パターン７４０は導電膜ＤＳＣＬと共に除去されることができる。図１３に図示されながったが、活性領域ＡＣＴ上に少なくとも１つのゲートパターンＧＥＰが共に形成されることができる。

【0141】

第１パッドＰＡＤ１は互いに隣接する第１乃至第４ピクセル領域ＰＸ１－ＰＸ４の接地領域ＧＮＤと重なるように形成されることができる。第１パッドＰＡＤ１下のゲート絶縁パターン７４０が除去されているので、第１パッドＰＡＤ１は接地領域ＧＮＤと直接連結されることができる。

【0142】

第２パッドＰＡＤ２は互いに隣接する第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤと重なるように形成されることができる。第２パッドＰＡＤ２下のゲート絶縁パターン７４０が除去されているので、第２パッドＰＡＤ２はフローティング拡散領域ＦＤと直接連結されることができる。

【0143】

埋め込みゲートパターン７００、第１パッドＰＡＤ１及び第２パッドＰＡＤ２の各々の両側壁上にスペーサーＳＰＡが形成されることができる。具体的にスペーサーＳＰＡを形成することは、第１基板１００の第２面１００ｂ上にスペーサー膜をコンフォーマルに形成すること、及び前記スペーサー膜を異方性エッチングすることを含むことができる。

【0144】

図５及び図１４を参照すれば、第１基板１００の第２面１００ｂ上に第１配線層８００が形成されることができる。第１配線層８００を形成することは、複数の金属層を積層することを含むことができる。

【0145】

具体的に、第１パッドＰＡＤ１上に第１コンタクトＡＣ１が形成されることができ、第２パッドＰＡＤ２上に第２コンタクトＡＣ２が形成されることができる。第１及び第２コンタクトＡＣ１、ＡＣ２上に第１配線８３１が各々形成されることができる。第１配線８３１上にビアＶＩが形成されることができる。ビアＶＩ上に第２配線８３２が形成されることができる。

【0146】

図５及び図１５を参照すれば、分離パターン２００の第２分離パターン２２０が露出される時まで第１基板１００の第１面１００ａ上に平坦化工程が遂行されることができる。したがって、第１基板１００の厚さが薄くなることができる。分離パターン２００の深さと第１基板１００の厚さが互いに同一になることができる。ピクセル領域ＰＸ１－ＰＸ４内に不純物をドーピングして、光電変換領域ＰＤが各々形成されることができる。光電変換領域ＰＤは第２導電型（例えば、ｎ型）を有することができる。

【0147】

図５、図６Ａ，及び図６Ｂを再び参照すれば、第１基板１００の第１面１００ａ上に絶縁層４００が形成されることができる。絶縁層４００上にグリッド形状のフェンスパターン３００が形成されることができる。フェンスパターン３００上にカラーフィルターＣＦが形成されることができる。カラーフィルターＣＦ上にマイクロレンズ層５００が形成されることができる。

【0148】

図１６は本発明の実施形態によるイメージセンサーを説明するための平面図である。図１７は図１６のＩ－Ｉ’線に沿って切断した断面図である。本実施形態では、先に図５、図６Ａ，及び図６Ｂを参照して説明したことと重複する技術的特徴に対する詳細な説明は省略し、相違点に対して詳細に説明する。

【0149】

図１６及び図１７を参照すれば、第２コンタクトＡＣ２の少なくとも一部がフローティング拡散領域ＦＤに直接連結されることができる。具体的に、第２コンタクトＡＣ２は第２パッドＰＡＤ２上の上部ＵＰＰ及び第１パッドＰＡＤ１の両側に各々隣接する第１垂直延長部ＶＥＰ１及び第２垂直延長部ＶＥＰ２を含むことができる。

【0150】

第１垂直延長部ＶＥＰ１はスペーサーＳＰＡに沿って第４ピクセル領域ＰＸ４のフローティング拡散領域ＦＤまで延びることができる。第２垂直延長部ＶＥＰ２はスペーサーＳＰＡに沿って第１ピクセル領域ＰＸ１のフローティング拡散領域ＦＤまで延びることができる。第２コンタクトＡＣ２の上部ＵＰＰは第２パッドＰＡＤ２と連結されることができる。

【0151】

第２コンタクトＡＣ２は、第１垂直延長部ＶＥＰ１を通じて第４ピクセル領域ＰＸ４のフローティング拡散領域ＦＤと直接連結されることができる。さらに、第２コンタクトＡＣ２は、第２パッドＰＡＤ２を経て第４ピクセル領域ＰＸ４のフローティング拡散領域ＦＤと電気的に連結されることができる。

【0152】

第２コンタクトＡＣ２は、第２垂直延長部ＶＥＰ２を通じて第１ピクセル領域ＰＸ１のフローティング拡散領域ＦＤと直接連結されることができる。さらに、第２コンタクトＡＣ２は、第２パッドＰＡＤ２を経て第１ピクセル領域ＰＸ１のフローティング拡散領域ＦＤと電気的に連結されることができる。

【0153】

図１６を再び参照すれば、本実施形態による第２コンタクトＡＣ２は、Ｘ字形状を有することができる。第２コンタクトＡＣ２の末端が各々垂直延長部として第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤに直接連結されることができる。結果的に、本実施形態によれば、フローティング拡散領域ＦＤが第２パッドＰＡＤ２のみならず、第２コンタクトＡＣ２とも直接接続されることによって、フローティング拡散領域ＦＤと第１配線８３１との間の電気抵抗を減らすことができる。したがって、イメージセンサーの信号処理速度が向上されることができる。

【0154】

一方、第１コンタクトＡＣ１もやはり実質的に第２コンタクトＡＣ２と同一な形状を有することができる。換言すれば、第１乃至第４ピクセル領域ＰＸ１－ＰＸ４の接地領域ＧＮＤが第１パッドＰＡＤ１のみならず、第１コンタクトＡＣ１とも直接連結されることができる。

【0155】

図１８は本発明の実施形態によるイメージセンサーを説明するためのものであって、図１６のＩ－Ｉ’線に沿って切断した断面図である。本実施形態では、先に図１６及び図１７を参照して説明したことと重複する技術的特徴に対する詳細な説明は省略し、相違点に対して詳細に説明する。

【0156】

図１６及び図１８を参照すれば、第１及び第２パッドＰＡＤ１、ＰＡＤ２が省略されることができる。具体的に、第２コンタクトＡＣ２が第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤと直接連結されることができる。例えば、第２コンタクトＡＣ２は第１コンタクト部ＣＴＰ１、第２コンタクト部ＣＴＰ２、及びこれらの間の連結部ＣＮＰを含むことができる。第１コンタクト部ＣＴＰ１は第４ピクセル領域ＰＸ４のフローティング拡散領域ＦＤと連結されることができ、第２コンタクト部ＣＴＰ２は第１ピクセル領域ＰＸ１のフローティング拡散領域ＦＤと連結されることができる。連結部ＣＮＰは素子分離パターン２４０上に提供されて、第１コンタクト部ＣＴＰ１と第２コンタクト部ＣＴＰ２を連結することができる。

【0157】

第１コンタクト部ＣＴＰ１と第４ピクセル領域ＰＸ４のフローティング拡散領域ＦＤとの間に金属－シリサイド層ＳＣＰが提供されることができる。金属－シリサイド層ＳＣＰを通じて第１コンタクト部ＣＴＰ１と第４ピクセル領域ＰＸ４のフローティング拡散領域ＦＤが互いに電気的に連結されることができる。第２コンタクト部ＣＴＰ２と第１ピクセル領域ＰＸ１のフローティング拡散領域ＦＤとの間にも金属－シリサイド層ＳＣＰが提供されることができる。

【0158】

本実施形態による第２コンタクトＡＣ２の平面形状は図１６の第２コンタクトＡＣ２の平面形状と実質的に同一であることができる。

【0159】

図１９、図２０、及び図２１の各々は本発明の実施形態によるイメージセンサーのピクセルを説明するための平面図である。

【0160】

図１９を参照すれば、第１基板１００の第１面１００ａ上に第１乃至第３ピクセルグループＧ１、Ｇ２、Ｇ３が提供されることができる。第１ピクセルグループＧ１は第１光を感知することができ、第２ピクセルグループＧ２は第２光を感知することができ、第３ピクセルグループＧ３は第３光を感知することができる。

【0161】

第１乃至第３ピクセルグループＧ１、Ｇ２、Ｇ３の各々は、ＮｘＭ配列のＮｘＭ個のピクセル領域ＰＸを含むことができる。前記Ｎと前記Ｍは各々独立的に１より大きい整数であり得る。本実施形態によるイメージセンサーは、前記Ｎと前記Ｍが各々２として２ｘ２Ｔｅｔｒａ構造のピクセル配列を有することができる。

【0162】

第１ピクセルグループＧ１は第１カラーフィルターＣＦ１を含むことができ、第２ピクセルグループＧ２の各々は第２カラーフィルターＣＦ２を含むことができ、第３ピクセルグループＧ３は第３カラーフィルターＣＦ３を含むことができる。例えば、第１カラーフィルターＣＦ１は赤色であり、第２カラーフィルターＣＦ２は緑色であり、第３カラーフィルターＣＦ３は青色であり得る。

【0163】

各々の第１乃至第３カラーフィルターＣＦ１、ＣＦ２、ＣＦ３上にマイクロレンズ５１０が配置されることができる。１つのピクセル領域ＰＸ上に１つのマイクロレンズ５１０が配置されることができる。したがって、第１乃至第３ピクセルグループＧ１、Ｇ２、Ｇ３の各々は２ｘ２配列のマイクロレンズ５１０を含むことができる。

【0164】

図２０を参照すれば、第１乃至第３ピクセルグループＧ１、Ｇ２、Ｇ３の各々は１つのマイクロレンズ５１０を含むことができる。換言すれば、第１乃至第３ピクセルグループＧ１、Ｇ２、Ｇ３の各々の２ｘ２ピクセル領域ＰＸ上に１つのマイクロレンズ５１０が提供されることができる。マイクロレンズ５１０は２ｘ２ピクセル領域ＰＸをカバーすることができる。

【0165】

図２１を参照すれば、第１乃至第３ピクセルグループＧ１、Ｇ２、Ｇ３の各々は、ＮｘＭ配列のＮｘＭ個のピクセル領域ＰＸを含むことができる。本実施形態によるイメージセンサーは、前記Ｎと前記Ｍが各々３として３ｘ３Ｎｏｎａ構造のピクセル配列を有することができる。

【0166】

図２２及び図２３の各々は図１９又は図２０に示したイメージセンサーのピクセルを説明するための平面図である。

【0167】

図２２を参照すれば、２ｘ２ピクセル領域ＰＸのピクセルアレイで構成された第１ピクセルグループＧ１が例示されている。２ｘ２ピクセル領域ＰＸは第１乃至第４ピクセル領域ＰＸ１－ＰＸ４を含むことができる。第１乃至第４ピクセル領域ＰＸ１－ＰＸ４の各々はフローティング拡散領域ＦＤを含むことができる。

【0168】

第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤのうち少なくとも２つ上にパッドＰＡＤが提供されることができる。パッドＰＡＤ上に、パッドＰＡＤと配線を連結するコンタクトＡＣが提供されることができる。

【0169】

具体的に、パッドＰＡＤは第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のうち第１方向Ｄ１に互いに隣接する第１ピクセル領域ＰＸ１及び第２ピクセル領域ＰＸ２上に提供されることができる。第１ピクセル領域ＰＸ１及び第２ピクセル領域ＰＸ２は行（ｃｏｌｕｍｎ）方向に互いに隣接することができる。パッドＰＡＤは第１及び第２ピクセル領域ＰＸ１、ＰＸ２のフローティング拡散領域ＦＤ上に配置されて、これらと接触することができる。換言すれば、本実施形態によるパッドＰＡＤは第１及び第２ピクセル領域ＰＸ１、ＰＸ２のフローティング拡散領域ＦＤに共通的に連結されることができる。

【0170】

その外に、パッドＰＡＤ及びコンタクトＡＣに関する具体的な説明は、先に図５、図６Ａ、及び図６Ｂを参照して説明した第２パッドＰＡＤ２及び第２コンタクトＡＣ２と同一であることができる。

【0171】

図２３を参照すれば、第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のフローティング拡散領域ＦＤのうち少なくとも２つ上にパッドＰＡＤが提供されることができる。パッドＰＡＤ上に、パッドＰＡＤと配線を連結するコンタクトＡＣが提供されることができる。具体的に、パッドＰＡＤは第１乃至第４ピクセル領域ＰＸ１－ＰＸ４のうち第２方向Ｄ２に互いに隣接する第１ピクセル領域ＰＸ１及び第３ピクセル領域ＰＸ３上に提供されることができる。第１ピクセル領域ＰＸ１及び第３ピクセル領域ＰＸ３は列（ｒｏｗ）方向に互いに隣接することができる。本実施形態によるパッドＰＡＤは第１及び第３ピクセル領域ＰＸ１、ＰＸ３のフローティング拡散領域ＦＤに共通的に連結されることができる。

【0172】

図２４は図２１に示したイメージセンサーのピクセルを説明するための平面図である。

【0173】

図２４を参照すれば、３ｘ３ピクセル領域ＰＸのピクセルアレイで構成された第１ピクセルグループＧ１が例示されている。３ｘ３ピクセル領域ＰＸは第１乃至第９ピクセル領域ＰＸ１－ＰＸ９を含むことができる。第１乃至第９ピクセル領域ＰＸ１－ＰＸ９の各々はフローティング拡散領域ＦＤを含むことができる。

【0174】

具体的に、第５、第６、第８及び第９ピクセル領域ＰＸ５、ＰＸ６、ＰＸ８、ＰＸ９のフローティング拡散領域ＦＤ上に第１パッドＰＡＤ１が提供されることができる。第１パッドＰＡＤ１は第５、第６、第８、及び第９ピクセル領域ＰＸ５、ＰＸ６、ＰＸ８、ＰＸ９のフローティング拡散領域ＦＤに共通的に連結されることができる。第１パッドＰＡＤ１の形状は図５に示した第２パッドＰＡＤ２と同一であることができる。第１パッドＰＡＤ１が第１コンタクトＡＣ１を通じて第１配線８３１と連結されることができる。

【0175】

第２及び第３ピクセル領域ＰＸ２、ＰＸ３のフローティング拡散領域ＦＤ上に第２パッドＰＡＤ２が提供されることができる。第２パッドＰＡＤ２は第２及び第３ピクセル領域ＰＸ２、ＰＸ３のフローティング拡散領域ＦＤに共通的に連結されることができる。第２パッドＰＡＤ２の形状は図２３に示したパッドＰＡＤと同一であることができる。第２パッドＰＡＤ２が第２コンタクトＡＣ２を通じて第１配線８３１と連結されることができる。

【0176】

第４及び第７ピクセル領域ＰＸ４、ＰＸ７のフローティング拡散領域ＦＤ上に第３パッドＰＡＤ３が提供されることができる。第３パッドＰＡＤ３は第４及び第７ピクセル領域ＰＸ４、ＰＸ７のフローティング拡散領域ＦＤに共通的に連結されることができる。第３パッドＰＡＤ３の形状は図２２に示したパッドＰＡＤと同一であることができる。第３パッドＰＡＤ３が第３コンタクトＡＣ３を通じて第１配線８３１と連結されることができる。

【0177】

第１ピクセル領域ＰＸ１のフローティング拡散領域ＦＤ上にはパッドが省略されることができる。第１ピクセル領域ＰＸ１のフローティング拡散領域ＦＤ上に第４コンタクトＡＣ４が提供されることができる。第４コンタクトＡＣ４を通じて第１ピクセル領域ＰＸ１のフローティング拡散領域ＦＤが第１配線８３１と連結されることができる。

【0178】

本発明によるパッドは、互いに隣接する２つ乃至４つのフローティング拡散領域ＦＤに共通的に連結されることができる。本発明によるパッドは、先に説明した２ｘ２ピクセル及び３ｘ３ピクセルのみならず、１ｘ３ピクセル又は２ｘ４ピクセルにも適用されることができ、特別に制限されることではない。

【0179】

以上、添付された図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明がその技術的思想や必須の特徴を変更しなくとも他の具体的な形態に実施されることができることを理解することができる。したがって、以上で記述した実施形態はすべての面で例示的なものであり、限定的ではないことと理解しなければならない。

【符号の説明】

【0180】

２４０ 素子分離パターン
５００ マイクロレンズ層
５１０ マイクロレンズ
７００ 埋め込みゲートパターン
８３１、８３２ 配線
ＡＣ１、ＡＣ２ コンタクト
ＡＣＴ 活性領域
ＦＤ フローティング拡散領域
ＧＮＤ 接地領域
ＰＡＤ１、ＰＡＤ２ パッド
ＰＤ 光電変換領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】