特開 2022-162215 スイッチング素子制御回路および半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022162215

(43)【公開日】2022-10-24

(54)【発明の名称】スイッチング素子制御回路および半導体装置

(51)【国際特許分類】

   H02M 1/00 20070101AFI20221017BHJP

   H02M 1/08 20060101ALI20221017BHJP

【ＦＩ】

H02M1/00 R

H02M1/08 A

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2021066911

(22)【出願日】2021-04-12

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110002918

【氏名又は名称】特許業務法人扶桑国際特許事務所

(72)【発明者】

【氏名】熊澤 佑貴

【テーマコード（参考）】

5H740

【Ｆターム（参考）】

5H740AA10

5H740BA11

5H740BB09

5H740BB10

5H740BC01

5H740BC02

5H740HH05

5H740JA01

5H740JB01

5H740KK01

5H740MM08

5H740MM11

5H740PP01

5H740PP02

5H740PP04

(57)【要約】

【課題】半導体装置の寿命を故障する前に検知できるようにする。
【解決手段】ＩＧＢＴ３１に内蔵された温度検出用ダイオード３３がチップ温度Ｔｊを検出し、ケース温度検出用ダイオード３５がケース温度Ｔｃを検出する。スイッチング素子制御回路１０ａは、チップ・ケース温度差検出回路１５を備えている。チップ・ケース温度差検出回路１５では、チップ・ケース温度差検出部１８がチップ温度Ｔｊとケース温度Ｔｃとの温度差を検出し、その温度差を表す出力信号ＶｏｕｔをＡＬＭ（ΔＴｊ－ｃ）端子より外部へ出力する。出力信号Ｖｏｕｔの変化を観測することでＩＧＢＴ３１の劣化具合を知ることができる。
【選択図】図４

【特許請求の範囲】

【請求項1】

スイッチング素子を制御するスイッチング素子制御回路において、
前記スイッチング素子のチップ温度と前記スイッチング素子を収容するケースのケース温度との温度差を検出するチップ・ケース温度差検出回路と、
前記チップ・ケース温度差検出回路が検出した前記チップ温度と前記ケース温度との温度差に基づく信号を外部へ出力する温度差アラーム出力端子と、
を備えている、スイッチング素子制御回路。

【請求項2】

前記チップ・ケース温度差検出回路は、前記チップ温度と前記ケース温度との温度差を表す温度差信号を出力する、請求項１記載のスイッチング素子制御回路。

【請求項3】

前記チップ・ケース温度差検出回路は、前記チップ温度と前記ケース温度との温度差を表す温度差信号を出力するチップ・ケース温度差検出部と、前記温度差信号が所定値以上に大きくなると劣化を表す信号を出力するチップ・ケース温度差比較部と、を有する、請求項１記載のスイッチング素子制御回路。

【請求項4】

それぞれチップ温度検出素子を内蔵した複数のスイッチング素子と、前記スイッチング素子をそれぞれ制御する複数のスイッチング素子制御回路と、ケース温度検出素子とを備えた半導体装置において、
前記スイッチング素子制御回路は、
複数の前記スイッチング素子の中で最も高温となる位置に配置された１つのスイッチング素子の前記チップ温度検出素子が検出したチップ温度と前記ケース温度検出素子が検出したケース温度との温度差を検出するチップ・ケース温度差検出回路と、
前記チップ・ケース温度差検出回路が検出した前記チップ温度と前記ケース温度との温度差に基づく信号を外部へ出力する温度差アラーム出力端子と、
を有している、半導体装置。

【請求項5】

前記１つのスイッチング素子は、隣接する前記スイッチング素子の数が最も多い位置に配置された請求項４記載の半導体装置。

【請求項6】

それぞれチップ温度検出素子を内蔵した複数のスイッチング素子と、前記スイッチング素子をそれぞれ制御する複数のスイッチング素子制御回路とを備えた半導体装置において、
前記スイッチング素子制御回路は、自身が制御する前記スイッチング素子の前記チップ温度検出素子が検出したチップ温度を出力する出力端子を有し、
さらに、すべての前記スイッチング素子制御回路の前記出力端子から出力される前記チップ温度の信号を受けてチップ温度の最も高いチップ温度最大値とチップ温度の最も低いチップ温度最小値とを出力する最大温度差検出回路と、前記最大温度差検出回路が出力した前記チップ温度最大値と前記チップ温度最小値との差を検出する最大温度差検出部と、前記最大温度差検出部の出力信号が所定値以上になると劣化を表す信号を出力する最大温度差比較部とを有する温度差検出回路を備えている、半導体装置。

【請求項7】

前記温度差検出回路は、複数の前記スイッチング素子制御回路の少なくとも１つに内蔵されている、請求項６記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はスイッチング素子制御回路およびこれを備えた半導体装置に関する。

【背景技術】

【0002】

パワー用のスイッチング素子を搭載した半導体装置は、一般に、スイッチング素子が過熱によって破壊されるのを防ぐために過熱保護機能が搭載されている（たとえば、特許文献１，２参照）。特許文献１によれば、過熱保護機能としては、スイッチング素子の温度およびケースの温度を検出し、スイッチング素子の温度またはケースの温度の異常を検出すると、スイッチング素子を駆動する回路の動作を停止するようにしている。また、特許文献２では、スイッチング素子が動作されるときのチップ温度およびケース温度の情報をメモリ回路に記憶しておき、スイッチング素子のチップの特性変化を検知できるようにしている。

【0003】

図１０は一般的なスイッチング素子を搭載した半導体装置の部分断面図、図１１は半導体装置に搭載される温度検出用ダイオードの温度特性を示す図、図１２は半導体装置の温度サイクル数と熱抵抗との関係を示す図である。

【0004】

半導体装置１００は、図１０に示したように、絶縁基板１０１を有している。絶縁基板１０１は、セラミック板１０１ａの一方の面に回路パターンを構成する銅箔１０１ｂが形成され、セラミック板１０１ａの他方の面には、銅箔１０１ｃが形成されている。銅箔１０１ｂには、パワー用のスイッチング素子のチップ１０２がはんだ１０３によって接合され、銅箔１０１ｃには、銅ベース１０４がはんだ１０５によって接合されている。銅ベース１０４には、ヒートシンクが取り付けられる。

【0005】

銅箔１０１ｂは、また、ワイヤ１０６によってチップ１０２に接続され、はんだ１０７によって端子１０８に接続されている。銅箔１０１ｂは、さらに、ワイヤ１０９によってケース１１０に設けられた端子１１１に接続されている。

【0006】

このような半導体装置１００には、過熱保護機能として、チップ１０２の過熱保護機能またはケース１１０の過熱保護機能またはチップ１０２およびケース１１０の過熱保護機能が搭載されている。

【0007】

チップ１０２の温度Ｔｊを検出するには、スイッチング素子のチップ１０２に内蔵されている温度検出用ダイオードが用いられている。温度検出用ダイオードは、一般に、図１１に示したように、負の温度特性を有しており、温度検出用ダイオードの電圧降下（順方向電圧）は、温度が高くなるほど小さくなる特性を有している。このため、温度検出用ダイオードの電圧降下を基準電圧と比較し、過熱保護を行うかどうかの判断を行う。ここで、電圧降下が基準電圧を下回って過熱保護動作を行うと判断されると、スイッチング素子の動作を停止させ、外部にアラーム信号が出力される。

【0008】

ケース１１０の温度Ｔｃの検出は、ケース内に搭載されたケース温度検出用ＩＣ（Integrated Circuit）が用いられることが多い。このケース１１０の温度Ｔｃは、この半導体装置１００では、銅ベース１０４の温度に相当する。

【0009】

半導体装置１００は、図１２に示したように、チップ１０２が発熱と冷却を繰り返す温度サイクル数が増加するとチップ１０２と銅ベース１０４との間の熱抵抗が上昇するという関係を有している。半導体装置１００は、温度サイクル数の増加に伴い、はんだ１０３，１０５の接合部に熱疲労によるクラック１１２，１１３が生じる。それにより、熱抵抗Ｒｔｈ（ｊ－ｃ）が上昇するため、チップ１０２と銅ベース１０４との温度差ΔＴｊ－ｃも増加する。温度差ΔＴｊ－ｃが増加すると、はんだ接合部への応力がより大きくなり、熱抵抗Ｒｔｈ（ｊ－ｃ）がさらに増加し、最終的に半導体装置１００の故障に至る。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】特開２０１９－２０１５２３号公報

【特許文献2】特開２０１６－１６３５１２号公報

【発明の概要】

【発明が解決しようとする課題】

【0011】

しかしながら、現状の半導体装置では、はんだの劣化具合を正確に判定する手段がないため、半導体装置が故障して初めて寿命に達したことが分かる。

【0012】

本発明はこのような点に鑑みてなされたものであり、熱抵抗の上昇を把握することで、半導体装置の寿命を故障する前に検知することができるスイッチング素子制御回路および半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0013】

本発明では、上記の課題を解決するために、１つの案では、スイッチング素子制御回路が提供される。このスイッチング素子制御回路は、スイッチング素子のチップ温度とスイッチング素子を収容するケースのケース温度との温度差を検出するチップ・ケース温度差検出回路と、チップ・ケース温度差検出回路が検出したチップ温度とケース温度との温度差に基づく信号を外部へ出力する温度差アラーム出力端子と、を備えている。

【0014】

本発明の別の案では、それぞれチップ温度検出素子を内蔵した複数のスイッチング素子と、スイッチング素子をそれぞれ制御する複数のスイッチング素子制御回路と、ケース温度検出素子とを備えた半導体装置が提供される。この半導体装置のスイッチング素子制御回路は、複数のスイッチング素子の中で最も高温となる位置に配置された１つのスイッチング素子のチップ温度検出素子が検出したチップ温度とケース温度検出素子が検出したケース温度との温度差を検出するチップ・ケース温度差検出回路と、チップ・ケース温度差検出回路が検出したチップ温度とケース温度との温度差に基づく信号を外部へ出力する温度差アラーム出力端子と、を有している。

【0015】

本発明のさらに別の案では、それぞれチップ温度検出素子を内蔵した複数のスイッチング素子と、スイッチング素子をそれぞれ制御する複数のスイッチング素子制御回路とを備えた半導体装置が提供される。この半導体装置のスイッチング素子制御回路は、自身が制御するスイッチング素子のチップ温度検出素子が検出したチップ温度を出力する出力端子を有している。半導体装置は、さらに、温度差検出回路を備えている。この温度差検出回路は、すべてのスイッチング素子制御回路の出力端子から出力されるチップ温度の信号を受けてチップ温度の最も高いチップ温度最大値とチップ温度の最も低いチップ温度最小値とを出力する最大温度差検出回路と、最大温度差検出回路が出力したチップ温度最大値とチップ温度最小値との差を検出する最大温度差検出部と、最大温度差検出部の出力信号が所定値以上になると劣化を表す信号を出力する最大温度差比較部とを有する。

【発明の効果】

【0016】

上記構成のスイッチング素子制御回路および半導体装置は、スイッチング素子のチップ温度とケース温度またはケース温度と見做すチップ温度最小値の温度との差を観測してスイッチング素子の熱抵抗の上昇が把握できるので、スイッチング素子およびこのスイッチング素子を備えた半導体装置の寿命を故障する前に検知することができる。

【図面の簡単な説明】

【0017】

【図1】第１の実施の形態に係るスイッチング素子制御回路を示す回路図である。

【図2】スイッチング素子制御回路の温度差算出部の出力電圧と温度差との関係を示す図である。

【図3】スイッチング素子制御回路のＡＬＭ（ΔＴｊ－ｃ）端子のタイミングチャートである。

【図4】第２の実施の形態に係るスイッチング素子制御回路を示す回路図である。

【図5】第３の実施の形態に係るＩＰＭの素子レイアウトを示す図である。

【図6】第４の実施の形態に係るＩＰＭを示す回路図である。

【図7】第４の実施の形態に係るＩＰＭの第１のタイプの制御ＩＣを示す回路図である。

【図8】第４の実施の形態に係るＩＰＭの第２のタイプの制御ＩＣを示す回路図である。

【図9】第４の実施の形態に係るＩＰＭの第２のタイプの制御ＩＣの温度差検出回路を示す図である。

【図10】一般的なスイッチング素子を搭載した半導体装置の部分断面図である。

【図11】半導体装置に搭載される温度検出用ダイオードの温度特性を示す図である。

【図12】半導体装置の温度サイクル数と熱抵抗との関係を示す図である。

【発明を実施するための形態】

【0018】

以下、添付図面を参照しながら、本発明を実施するための形態を詳細に説明する。なお、図中、同一の符号で示される部分は、同一の構成要素を示している。また、各実施の形態は、矛盾のない範囲で複数の実施の形態を部分的に組み合わせて実施することができる。また、スイッチング素子、スイッチング素子制御回路および後述の温度差検出回路を含めて半導体装置という。

【0019】

図１は第１の実施の形態に係るスイッチング素子制御回路を示す回路図、図２はスイッチング素子制御回路の温度差算出部の出力電圧と温度差との関係を示す図、図３はスイッチング素子制御回路のＡＬＭ（ΔＴｊ－ｃ）端子のタイミングチャートである。

【0020】

第１の実施の形態に係るスイッチング素子制御回路１０は、スイッチング素子３０を制御する回路である。スイッチング素子３０は、限定するわけではないが、この実施の形態では、ＩＧＢＴ（Insulated Gate Bipolar Transistor）としている。

【0021】

スイッチング素子３０は、ＩＧＢＴ３１と、このＩＧＢＴ３１に逆並列に接続されたＦＷＤ（Free Wheeling Diode）３２と、ＩＧＢＴ３１のチップに内蔵されたチップ温度検出素子である温度検出用ダイオード３３とを備えている。ＩＧＢＴ３１は、メインＩＧＢＴとこのメインＩＧＢＴの電流を検出するセンスＩＧＢＴとを有している。

【0022】

スイッチング素子制御回路１０は、ゲート駆動回路１１と、電流検出回路１２と、チップ・ケース温度検出回路１３と、保護・アラーム信号出力回路１４と、チップ・ケース温度差検出回路１５とを備えている。スイッチング素子制御回路１０は、また、電源電圧Ｖｃｃが入力される電源端子、ＩＧＢＴ３１を制御する入力信号Ｖｉｎを受ける入力端子、アラーム信号を出力するＡＬＭ端子、温度差アラーム信号を出力するＡＬＭ（ΔＴｊ－ｃ）端子を有している。

【0023】

ゲート駆動回路１１は、上位の制御装置から供給された入力信号Ｖｉｎを受ける入力端子と、ＩＧＢＴ３１のゲートに接続された出力端子とを有し、入力信号Ｖｉｎを受けてＩＧＢＴ３１をターンオンまたはターンオフする。

【0024】

電流検出回路１２は、ＩＧＢＴ３１のセンスＩＧＢＴのセンスエミッタに接続された入力端子を有し、出力端子は、保護・アラーム信号出力回路１４の第１の入力端子に接続されている。電流検出回路１２は、ＩＧＢＴ３１の過電流を検出すると、保護・アラーム信号出力回路１４に通知する。

【0025】

チップ・ケース温度検出回路１３は、ＩＧＢＴ３１のチップ温度Ｔｊおよびスイッチング素子制御回路１０およびスイッチング素子３０を収容しているケースのケース温度Ｔｃを検出する。そのために、このチップ・ケース温度検出回路１３は、第１の入力端子および第２の入力端子を有している。第１の入力端子は、定電流源１６とスイッチング素子３０の温度検出用ダイオード３３との接続点に接続され、スイッチング素子３０のチップ温度Ｔｊを入力する。第２の入力端子は、定電流源１７とケース温度検出素子であるケース温度検出用ダイオード３５との接続点に接続され、ケース温度Ｔｃを入力する。チップ・ケース温度検出回路１３の出力端子は、保護・アラーム信号出力回路１４の第２の入力端子に接続されている。チップ・ケース温度検出回路１３は、スイッチング素子３０のチップ温度Ｔｊまたはケース温度Ｔｃの異常を検出すると、保護・アラーム信号出力回路１４に通知する。

【0026】

保護・アラーム信号出力回路１４は、電流検出回路１２がＩＧＢＴ３１の過電流を検出したとき、または、チップ・ケース温度検出回路１３がチップ温度Ｔｊまたはケース温度Ｔｃの異常を検出したとき、ゲート駆動回路１１に異常を通知する。ゲート駆動回路１１は、異常の通知を受けると、ＩＧＢＴ３１の動作を停止する。保護・アラーム信号出力回路１４は、また、電流検出回路１２またはチップ・ケース温度検出回路１３から異常が通知されると、ＡＬＭ端子を介して上位の制御装置へアラームが通知される。

【0027】

チップ・ケース温度差検出回路１５は、チップ・ケース温度差検出部１８およびチップ・ケース温度差比較部１９を有している。チップ・ケース温度差検出部１８は、オペアンプ２０と、４つの抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４とを備え、２つの入力電圧の差を増幅する差動増幅回路である。オペアンプ２０の反転入力端子は、抵抗Ｒ１の一方の端子に接続され、抵抗Ｒ１の他方の端子は、定電流源１６と温度検出用ダイオード３３との接続点に接続されて、チップ温度Ｔｊを受ける。オペアンプ２０の反転入力端子は、また、抵抗Ｒ２の一方の端子に接続され、抵抗Ｒ２の他方の端子は、オペアンプ２０の出力端子に接続されている。オペアンプ２０の非反転入力端子は、抵抗Ｒ３の一方の端子に接続され、抵抗Ｒ３の他方の端子は、定電流源１７とケース温度検出用ダイオード３５との接続点に接続されて、ケース温度Ｔｃを受ける。オペアンプ２０の非反転入力端子は、また、抵抗Ｒ４の一方の端子に接続され、抵抗Ｒ４の他方の端子は、グランドに接続されている。

【0028】

チップ・ケース温度差比較部１９は、比較器２１と基準電圧源２２とを備えている。比較器２１の非反転入力端子は、オペアンプ２０の出力端子に接続され、比較器２１の反転入力端子は、基準電圧源２２の正極端子に接続され、基準電圧源２２の負極端子は、グランドに接続されている。基準電圧源２２の電圧は、チップ・ケース温度差検出回路１５が熱抵抗の異常発生を検出する閾値電圧Ｖｔｈ（ｊ－ｃ）に相当する。

【0029】

比較器２１の出力端子は、ＭＯＳトランジスタ２３のゲートに接続されている。ＭＯＳトランジスタ２３のドレインは、抵抗Ｒ５を介して定電流源２４に接続されている。ＭＯＳトランジスタ２３のドレインは、また、温度差アラーム信号を上位の制御装置に通知するためのＡＬＭ（ΔＴｊ－ｃ）端子に接続されている。

【0030】

チップ・ケース温度差検出回路１５のチップ・ケース温度差検出部１８では、抵抗Ｒ１および抵抗Ｒ３を同じ抵抗値とし、抵抗Ｒ２および抵抗Ｒ４を同じ抵抗値とし、抵抗Ｒ１の他方の端子に印加される電圧をＶｉｎ_－、抵抗Ｒ３の他方の端子に印加される電圧をＶｉｎ_＋とすると、オペアンプ２０の出力信号Ｖｏｕｔは、次式で表される。
Ｖｏｕｔ＝（Ｒ２／Ｒ１）＊（Ｖｉｎ_＋－Ｖｉｎ_－）

【0031】

このオペアンプ２０の出力信号Ｖｏｕｔは、図２に示されるように、チップ温度Ｔｊとケース温度Ｔｃとの温度差ΔＴｊ－ｃが大きくなるほど大きく変化する。オペアンプ２０の出力信号Ｖｏｕｔは、比較器２１にて基準電圧源２２の基準電圧と比較されて、２値の出力信号ＳＶｏｕｔを出力する。

【0032】

ここで、温度サイクル数が小さいときは、ＩＧＢＴ３１の劣化が少ないので、チップ温度Ｔｊとケース温度Ｔｃとの温度差ΔＴｊ－ｃが小さい。このとき、比較器２１の出力信号ＳＶｏｕｔは、図３に示したように、ローレベルの論理信号を出力している。このため、ＭＯＳトランジスタ２３は、オフされているので、ＡＬＭ（ΔＴｊ－ｃ）端子は、電源電圧Ｖｃｃの電位の論理信号を出力している。

【0033】

次に、温度サイクル数が多く繰り返されてＩＧＢＴ３１の劣化が進むと、チップ温度Ｔｊとケース温度Ｔｃとの温度差ΔＴｊ－ｃが大きくなる。チップ・ケース温度差検出部１８の出力信号Ｖｏｕｔが基準電圧源２２の閾値電圧Ｖｔｈ（ｊ－ｃ）以上になると、比較器２１は、はんだ劣化による熱抵抗Ｒｔｈ（ｊ－ｃ）の上昇が起こったと判断し、ハイレベルの出力信号ＳＶｏｕｔを出力する。これにより、ＭＯＳトランジスタ２３がオンされるので、ＡＬＭ（ΔＴｊ－ｃ）端子は、グランド電位の論理信号を出力して、上位の制御装置へアラームが通知される。グランド電位のアラーム信号を受けた上位の制御装置は、ＩＧＢＴ３１が故障する前に事前に寿命を検知することができる。

【0034】

図４は第２の実施の形態に係るスイッチング素子制御回路を示す回路図である。
第２の実施の形態に係るスイッチング素子制御回路１０ａは、チップ・ケース温度差検出回路１５がチップ・ケース温度差検出部１８だけを備え、他の構成要素は、第１の実施の形態に係るスイッチング素子制御回路１０のものと同じである。

【0035】

このスイッチング素子制御回路１０ａによれば、チップ・ケース温度差検出回路１５は、図２に示したアナログの出力信号ＶｏｕｔをＡＬＭ（ΔＴｊ－ｃ）端子に出力する。上位の制御装置は、スイッチング素子制御回路１０ａから受けた出力信号Ｖｏｕｔを監視することで、出力信号Ｖｏｕｔの上昇を把握し、はんだ劣化による熱抵抗Ｒｔｈ（ｊ－ｃ）の上昇が発生したかどうかを判断することになる。

【0036】

次に、スイッチング素子制御回路をＩＰＭ（インテリジェントパワーモジュール）の制御ＩＣに適用した場合について説明する。
図５は第３の実施の形態に係るＩＰＭの素子レイアウトを示す図である。

【0037】

ＩＰＭ４０は、三相交流電圧を出力するインバータを構成している。そのため、ＩＰＭ４０は、正極電源端子Ｐ、負極電源端子Ｎおよび出力端子Ｕ，Ｖ，Ｗを有している。正極電源端子Ｐが接続された絶縁基板の銅箔には、上アーム部のＩＧＢＴ４１ＵおよびＦＷＤ４２Ｕと、ＩＧＢＴ４１ＶおよびＦＷＤ４２Ｖと、ＩＧＢＴ４１ＷおよびＦＷＤ４２Ｗとが搭載されている。出力端子Ｕ，Ｖ，Ｗに近い絶縁基板の各銅箔には、下アーム部のＩＧＢＴ４１ＸおよびＦＷＤ４２Ｘと、ＩＧＢＴ４１ＹおよびＦＷＤ４２Ｙと、ＩＧＢＴ４１ＺおよびＦＷＤ４２Ｚとが搭載されている。

【0038】

ＩＧＢＴ４１Ｕ，４１Ｖ，４１Ｗ，４１Ｘ，４１Ｙ，４１Ｚが搭載された絶縁基板の周囲には、ＩＧＢＴ４１Ｕ，４１Ｖ，４１Ｗ，４１Ｘ，４１Ｙ，４１Ｚをそれぞれ制御する制御ＩＣ４３Ｕ，４３Ｖ，４３Ｗ，４３Ｘ，４３Ｙ，４３Ｚが配置されている。絶縁基板の隅部には、ケース温度検出用ＩＣ４４が搭載されている。

【0039】

ＩＧＢＴ４１Ｕ，４１Ｖ，４１Ｗ，４１Ｘ，４１Ｙ，４１Ｚは、それぞれの表面（エミッタ端子）の中央に絶縁層を介して温度検出用ダイオードが形成されている。これにより、ＩＧＢＴ４１Ｕ，４１Ｖ，４１Ｗ，４１Ｘ，４１Ｙ，４１Ｚは、温度検出用ダイオードの電圧降下（順方向電圧）を監視することによって、それぞれのチップ温度Ｔｊが観測可能になっている。

【0040】

図示のＩＰＭ４０は、絶縁基板の中央に長手方向に沿ってＦＷＤ４２Ｘ，４２Ｕ，４２Ｙ，４２Ｖ，４２Ｚ，４２Ｗが一列に配置され、その列の両側にＩＧＢＴ４１Ｘ，４１Ｙ，４１ＺおよびＩＧＢＴ４１Ｕ，４１Ｖ，４１Ｗが配置されている。これらＩＧＢＴ４１Ｕ，４１Ｖ，４１Ｗ，４１Ｘ，４１Ｙ，４１Ｚの中で、発熱素子間に挟まれていて隣接する素子数の最も多いＩＧＢＴ４１Ｙがチップ温度の最も高くなる素子であり、劣化が最も進む素子と考えられる。

【0041】

したがって、このＩＰＭ４０では、チップ・ケース温度差検出回路が受けるチップ温度Ｔｊは、ＩＧＢＴ４１Ｙに形成された温度検出用ダイオードによる検出信号であり、ケース温度Ｔｃは、ケース温度検出用ＩＣ４４による検出信号である。ＩＰＭ４０が備えるチップ・ケース温度差検出回路は、ＩＧＢＴ４１Ｙを制御する制御ＩＣ４３Ｙに設けられている。

【0042】

第３の実施の形態では、ＩＰＭ４０にケース温度検出用ＩＣ４４を備えている場合について説明した。しかし、ケース温度検出用ＩＣ４４を備えていなくても、ＩＧＢＴ４１Ｕ，４１Ｖ，４１Ｗ，４１Ｘ，４１Ｙ，４１Ｚの中でチップ温度の最も低い発熱素子のチップ温度をケース温度と見做すことができる。つまり、チップ温度の最も低い発熱素子は、チップ温度の最も高い発熱素子に比べて劣化速度が遅く、温度サイクル数が増加してもチップ温度の最も高い発熱素子に比べて劣化の程度が大きく変化しないことを利用している。次に、チップ温度検出素子を備えていないＩＰＭの例について説明する。

【0043】

図６は第４の実施の形態に係るＩＰＭを示す回路図、図７は第４の実施の形態に係るＩＰＭの第１のタイプの制御ＩＣを示す回路図、図８は第４の実施の形態に係るＩＰＭの第２のタイプの制御ＩＣを示す回路図、図９は第４の実施の形態に係るＩＰＭの第２のタイプの制御ＩＣの温度差検出回路を示す図である。

【0044】

図６に示したＩＰＭ５０を構成するＩＧＢＴ４１Ｕ，４１Ｖ，４１Ｗ，４１Ｘ，４１Ｙ，４１ＺおよびＦＷＤ４２Ｕ，４２Ｖ，４２Ｗ，４２Ｘ，４２Ｙ，４２Ｚのケース内のレイアウトは、ケース温度検出用ＩＣ４４を除き、図５に示したＩＰＭ４０と同じである。

【0045】

ＩＰＭ５０は、ＩＧＢＴ４１Ｕ，４１Ｖ，４１Ｗ，４１Ｘ，４１Ｙ，４１Ｚと、ＦＷＤ４２Ｕ，４２Ｖ，４２Ｗ，４２Ｘ，４２Ｙ，４２Ｚと、温度検出用ダイオード４５Ｕ，４５Ｖ，４５Ｗ，４５Ｘ，４５Ｙ，４５Ｚとを備えている。ＩＰＭ５０は、また、ＩＧＢＴ４１Ｕ，４１Ｖ，４１Ｗ，４１Ｘ，４１Ｙ，４１Ｚをそれぞれ制御する制御ＩＣ４３Ｕ，４３Ｖ，４３Ｗ，４３Ｘ，４３Ｙ，４３Ｚを備えている。

【0046】

制御ＩＣ４３Ｕは、ＩＧＢＴ４１Ｕのゲートおよびセンスエミッタと、温度検出用ダイオード４５Ｕとに接続されている。制御ＩＣ４３Ｖは、ＩＧＢＴ４１Ｖのゲートおよびセンスエミッタと、温度検出用ダイオード４５Ｖとに接続されている。制御ＩＣ４３Ｗは、ＩＧＢＴ４１Ｗのゲートおよびセンスエミッタと、温度検出用ダイオード４５Ｗとに接続されている。制御ＩＣ４３Ｘは、ＩＧＢＴ４１Ｘのゲートおよびセンスエミッタと、温度検出用ダイオード４５Ｘとに接続されている。制御ＩＣ４３Ｙは、ＩＧＢＴ４１Ｙのゲートおよびセンスエミッタと、温度検出用ダイオード４５Ｙとに接続されている。制御ＩＣ４３Ｚは、ＩＧＢＴ４１Ｚのゲートおよびセンスエミッタと、温度検出用ダイオード４５Ｚとに接続されている。

【0047】

このＩＰＭ５０では、上記の実施の形態のチップ・ケース温度差検出回路１５に相当する回路は、制御ＩＣ４３Ｚが備えている。制御ＩＣ４３Ｕ，４３Ｖ，４３Ｗ，４３Ｘ，４３Ｙは、同一の回路構成を有し、ここでは、第１のタイプの制御ＩＣという。制御ＩＣ４３Ｚは、ここでは、第２のタイプの制御ＩＣという。次に、これら第１のタイプの制御ＩＣおよび第２のタイプの制御ＩＣの具体的な構成例について説明する。

【0048】

第１のタイプの制御ＩＣは、図７に代表として制御ＩＣ４３Ｕで示している。制御ＩＣ４３Ｕは、ゲート駆動回路１１Ｕと、電流検出回路１２Ｕと、保護・アラーム信号出力回路１４Ｕと、チップ温度検出回路２５Ｕと、定電流源１６Ｕとを備えている。制御ＩＣ４３Ｕは、また、電源電圧Ｖｃｃが入力される電源端子、ＩＧＢＴ４１Ｕを制御する入力信号Ｖｉｎを受ける入力端子、アラーム信号を出力するＡＬＭ端子およびチップ温度Ｔｊ－Ｕを出力する端子を有している。

【0049】

ゲート駆動回路１１Ｕ、電流検出回路１２Ｕおよび保護・アラーム信号出力回路１４Ｕは、第１および第２の実施の形態のスイッチング素子制御回路１０，１０ａのゲート駆動回路１１、電流検出回路１２および保護・アラーム信号出力回路１４と同じ機能を有する。チップ温度検出回路２５Ｕは、温度検出用ダイオード４５Ｕが検出したチップ温度Ｔｊ－Ｕを監視し、チップ温度Ｔｊ－Ｕが所定の閾値以上に上昇すると、保護・アラーム信号出力回路１４Ｕに温度異常が通知される。保護・アラーム信号出力回路１４Ｕは、電流検出回路１２Ｕまたはチップ温度検出回路２５Ｕが異常を検出すると、ＩＧＢＴ４１Ｕの動作を停止し、ＡＬＭ端子を介して上位の制御装置へアラームが通知される。

【0050】

第２のタイプの制御ＩＣである制御ＩＣ４３Ｚは、図８に示したように、ゲート駆動回路１１Ｚと、電流検出回路１２Ｚと、保護・アラーム信号出力回路１４Ｚと、チップ温度検出回路２５Ｚと、定電流源１６Ｚとを備え、制御ＩＣ４３Ｕと同様の機能を有している。制御ＩＣ４３Ｚは、さらに、温度差検出回路２６を備えている。

【0051】

この温度差検出回路２６は、制御ＩＣ４３Ｕが出力するＩＧＢＴ４１Ｕのチップ温度Ｔｊ－Ｕ、制御ＩＣ４３Ｖが出力するＩＧＢＴ４１Ｖのチップ温度Ｔｊ－Ｖ、制御ＩＣ４３Ｗが出力するＩＧＢＴ４１Ｗのチップ温度Ｔｊ－Ｗ、制御ＩＣ４３Ｘが出力するＩＧＢＴ４１Ｘのチップ温度Ｔｊ－Ｘ、制御ＩＣ４３Ｙが出力するＩＧＢＴ４１Ｙのチップ温度Ｔｊ－ＹおよびＩＧＢＴ４１Ｚのチップ温度Ｔｊ－Ｚを入力している。温度差検出回路２６の出力端子は、ＡＬＭ（ΔＴｊ－ｃ）端子に接続されている。

【0052】

温度差検出回路２６は、図９に示したように、最大値・最小値検出回路２７、最大温度差検出回路１５Ｚ、ＭＯＳトランジスタ２３Ｚ、抵抗Ｒ５Ｚおよび定電流源２４Ｚを備えている。

【0053】

最大値・最小値検出回路２７は、チップ温度Ｔｊ－Ｕ，Ｔｊ－Ｖ，Ｔｊ－Ｗ，Ｔｊ－Ｘ，Ｔｊ－Ｙ，Ｔｊ－Ｚを入力し、その中の最大値をＴｊ最大値として出力し、最小値をＴｊ最小値として出力する。

【0054】

最大温度差検出回路１５Ｚは、最大温度差検出部１８Ｚおよび最大温度差比較部１９Ｚを有している。最大温度差検出部１８Ｚは、オペアンプ２０Ｚと、４つの抵抗Ｒ１Ｚ，Ｒ２Ｚ，Ｒ３Ｚ，Ｒ４Ｚとを備え、Ｔｊ最大値をチップ温度Ｔｊとして入力し、Ｔｊ最小値をケース温度Ｔｃとして入力し、Ｔｊ最大値とＴｊ最小値との差を増幅する差動増幅回路である。最大温度差比較部１９Ｚは、比較器２１Ｚと基準電圧源２２Ｚとを備え、最大温度差検出部１８Ｚの出力信号Ｖｏｕｔが所定値以上になると、Ｔｊ最大値を出力したＩＧＢＴが劣化したと判断され、ハイレベルの出力信号ＳＶｏｕｔを出力する。

【0055】

最大温度差検出回路１５Ｚがハイレベルの出力信号ＳＶｏｕｔを出力すると、ＭＯＳトランジスタ２３Ｚがオンするので、ＡＬＭ（ΔＴｊ－ｃ）端子の電位は、電源電圧Ｖｃｃの電位からグランド電位に切り換えられる。

【0056】

この第４の実施の形態では、温度差検出回路２６は、制御ＩＣ４３Ｚに組み込まれている。しかし、温度差検出回路２６は、制御ＩＣ４３Ｚに限らず、他の制御ＩＣに組み込むことができる。また、温度差検出回路２６は、任意の制御ＩＣに組み込まれることなく、独立した回路素子の形でＩＰＭ５０の中に存在することができる。これにより、すべての制御ＩＣ４３Ｕ，４３Ｖ，４３Ｗ，４３Ｘ，４３Ｙ，４３Ｚは、第１のタイプの制御ＩＣに共通化することができる。

【符号の説明】

【0057】

１０，１０ａ スイッチング素子制御回路
１１，１１Ｕ，１１Ｚ ゲート駆動回路
１２，１２Ｕ，１２Ｚ 電流検出回路
１３ チップ・ケース温度検出回路
１４，１４Ｕ，１４Ｚ 保護・アラーム信号出力回路
１５ チップ・ケース温度差検出回路
１５Ｚ 最大温度差検出回路
１６，１６Ｕ，１６Ｚ 定電流源
１７ 定電流源
１８ チップ・ケース温度差検出部
１８Ｚ 最大温度差検出部
１９ チップ・ケース温度差比較部
１９Ｚ 最大温度差比較部
２０，２０Ｚ オペアンプ
２１，２１Ｚ 比較器
２２，２２Ｚ 基準電圧源
２３，２３Ｚ ＭＯＳトランジスタ
２４，２４Ｚ 定電流源
２５Ｕ，２５Ｚ チップ温度検出回路
２６ 温度差検出回路
２７ 最大値・最小値検出回路
３０ スイッチング素子
３１ ＩＧＢＴ
３２ ＦＷＤ
３３ 温度検出用ダイオード
３５ ケース温度検出用ダイオード
４０ ＩＰＭ
４１Ｕ，４１Ｖ，４１Ｗ，４１Ｘ，４１Ｙ，４１Ｚ ＩＧＢＴ
４２Ｕ，４２Ｖ，４２Ｗ，４２Ｘ，４２Ｙ，４２Ｚ ＦＷＤ
４３Ｕ，４３Ｖ，４３Ｗ，４３Ｘ，４３Ｙ，４３Ｚ 制御ＩＣ
４４ ケース温度検出用ＩＣ
４５Ｕ，４５Ｖ，４５Ｗ，４５Ｘ，４５Ｙ，４５Ｚ 温度検出用ダイオード
５０ ＩＰＭ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】