特開 2022-162339 表示装置、及び表示装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022162339

(43)【公開日】2022-10-24

(54)【発明の名称】表示装置、及び表示装置の制御方法

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20221017BHJP

   G09G 3/20 20060101ALI20221017BHJP

   H01L 51/50 20060101ALI20221017BHJP

   H01L 27/32 20060101ALI20221017BHJP

【ＦＩ】

G09G3/3233

G09G3/20 624B

G09G3/20 680G

G09G3/20 670L

H05B33/14 A

H01L27/32

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021067126

(22)【出願日】2021-04-12

(71)【出願人】

【識別番号】514188173

【氏名又は名称】株式会社ＪＯＬＥＤ

(74)【代理人】

【識別番号】100189430

【弁理士】

【氏名又は名称】吉川 修一

(74)【代理人】

【識別番号】100190805

【弁理士】

【氏名又は名称】傍島 正朗

(72)【発明者】

【氏名】小原 将紀

【テーマコード（参考）】

3K107

5C080

5C380

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC08

3K107CC09

3K107EE03

3K107EE04

3K107FF13

3K107FF17

3K107HH05

5C080AA06

5C080BB05

5C080CC03

5C080DD05

5C080DD20

5C080DD29

5C080FF11

5C080JJ02

5C080JJ03

5C080JJ04

5C080JJ05

5C080JJ07

5C380AA01

5C380AB06

5C380AB34

5C380AC07

5C380AC08

5C380BA10

5C380BA39

5C380BA42

5C380BB12

5C380BD05

5C380CA04

5C380CB11

5C380CC07

5C380CC26

5C380CC27

5C380CC33

5C380CC39

5C380CD014

5C380CF67

(57)【要約】

【課題】簡素化された構成で、温度に依存するホワイトバランスの崩れを抑制できる表示装置等を提供する。
【解決手段】表示装置１は、複数の画素回路１０を有する表示部１２と、制御回路１６とを備え、複数の画素回路１０の各々は、第一サブ画素回路及び第二サブ画素回路を有し、第一サブ画素回路は、第一発光素子と、第一駆動トランジスタと、第一コンデンサと、第一書込みトランジスタとを有し、第二サブ画素回路は、第二発光素子と、第二発光素子に電流を供給する第二駆動トランジスタと、映像信号に対応する電荷を保持する第二コンデンサと、第二コンデンサに接続される第二書込みトランジスタとを有し、第一コンデンサの容量は、第二コンデンサの容量より大きく、制御回路１６は、表示部１２に係る温度に基づいて、複数の画素回路１０の各々の第一駆動トランジスタ及び第二駆動トランジスタの閾値補償期間を制御する。
【選択図】図１

【特許請求の範囲】

【請求項1】

映像信号に基づいて画像を表示する表示装置であって、
マトリクス状に配置される複数の画素回路を有する表示部と、
前記表示部の動作を制御する制御回路とを備え、
前記複数の画素回路の各々は、第一サブ画素回路及び第二サブ画素回路を有し、
前記第一サブ画素回路は、第一発光素子と、前記第一発光素子に電流を供給する第一駆動トランジスタと、前記映像信号に対応する電荷を保持する第一コンデンサと、前記第一コンデンサに接続される第一書込みトランジスタとを有し、
前記第二サブ画素回路は、第二発光素子と、前記第二発光素子に電流を供給する第二駆動トランジスタと、前記映像信号に対応する電荷を保持する第二コンデンサと、前記第二コンデンサに接続される第二書込みトランジスタとを有し、
前記第一コンデンサの容量は、前記第二コンデンサの容量より大きく、
前記制御回路は、前記表示部に係る温度に基づいて、前記複数の画素回路の各々の前記第一駆動トランジスタ及び前記第二駆動トランジスタの閾値補償期間を制御する
表示装置。

【請求項2】

前記制御回路は、前記温度が高くなるにしたがって、前記閾値補償期間を短くする
請求項１に記載の表示装置。

【請求項3】

前記第一発光素子は、発光色が青の有機ＥＬ素子であり、
前記第二発光素子は、発光色が緑又は赤の有機ＥＬ素子である
請求項１又は２に記載の表示装置。

【請求項4】

前記第一書込みトランジスタ及び前記第二書込みトランジスタは、Ｓｉ系半導体薄膜トランジスタである
請求項１～３のいずれか１項に記載の表示装置。

【請求項5】

映像信号に基づいて画像を表示する表示装置の制御方法であって、
前記表示装置は、
マトリクス状に配置される複数の画素回路を有する表示部を備え、
前記複数の画素回路の各々は、第一サブ画素回路及び第二サブ画素回路を有し、
前記第一サブ画素回路は、第一発光素子と、前記第一発光素子に電流を供給する第一駆動トランジスタと、前記映像信号に対応する電荷を保持する第一コンデンサと、前記第一コンデンサに接続される第一書込みトランジスタとを有し、
前記第二サブ画素回路は、第二発光素子と、前記第二発光素子に電流を供給する第二駆動トランジスタと、前記映像信号に対応する電荷を保持する第二コンデンサと、前記第二コンデンサに接続される第二書込みトランジスタとを有し、
前記第二コンデンサの容量は、前記第一コンデンサの容量より小さく、
前記表示装置の制御方法は、
前記表示部に係る温度を検出する検出ステップと、
前記温度に基づいて、前記複数の画素回路の各々の前記第一駆動トランジスタ及び前記第二駆動トランジスタの閾値補償期間を制御する制御ステップとを含む
表示装置の制御方法。

【請求項6】

前記制御ステップは、前記温度が高くなるにしたがって、前記閾値補償期間を短くする
請求項５に記載の表示装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、表示装置、及び表示装置の制御方法に関する。

【背景技術】

【0002】

従来、有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子などの発光素子を用いたアクティブマトリクス型の表示装置（以下、表示装置という）が実用化されている（例えば、特許文献１など参照）。表示装置は、マトリクス状に配置された複数の画素回路を備える。複数の画素回路の各々は、例えば、発光色がそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の有機ＥＬ素子を搭載した３つのサブ画素回路から構成される。サブ画素回路は、例えば、初期化トランジスタ、参照トランジスタ、書込みトランジスタ、及びコンデンサを有する。初期化トランジスタ、参照トランジスタ、及び書込みトランジスタは、それぞれ、ゲートドライバからの制御信号に基づいてスイッチングする。表示装置は、ゲートドライバ及びソースドライバからの信号に基づいてサブ画素回路毎に有機ＥＬ素子の発光輝度を制御することにより、カラー画像を表示する。

【0003】

各サブ画素回路の有機ＥＬ素子のうち、発光色が青の青色有機ＥＬ素子に用いられる有機ＥＬ材料の発光寿命（つまり、有機ＥＬ材料に所定の電流密度が印加され続けた場合における有機ＥＬ材料の発光寿命）が、発光色が赤の赤色有機ＥＬ素子及び発光色が緑の緑色有機ＥＬ素子に用いられる各有機ＥＬ材料の発光寿命より短い。つまり、青色有機ＥＬ素子の方が、赤色有機ＥＬ素子及び緑色有機ＥＬ素子より劣化しやすい。このため、従来の表示装置では、青色有機ＥＬ素子の画素面積を、赤色有機ＥＬ素子及び緑色有機ＥＬ素子の画素面積より大きくすることで、青色有機ＥＬ素子の電流密度を低減している。これに伴い、青色有機ＥＬ素子を有する青色サブ画素回路においては、青色有機ＥＬ素子の特性とのバランスを考慮して、コンデンサの容量が、他のサブ画素回路のコンデンサの容量より大きくなるように設計されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２０－１１８９５２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

各サブ画素回路において、書込みトランジスタ及び参照トランジスタにおいて、オフ状態（非導通状態又は高抵抗状態）においてもわずかながら電流（以下、「オフ電流」と称する）が流れる。このオフ電流により、データ書込み後（つまり、コンデンサに、輝度値に対応する電荷が充電された後）、コンデンサから書込みトランジスタ及び参照トランジスタを介して電荷が放電される。ここで、各サブ画素回路の輝度値は、駆動トランジスタのゲート－ソース間電圧に対応し、このゲート－ソース間電圧は、コンデンサに充電されている電荷に依存する。ここで、上述したとおり、青色サブ画素回路のコンデンサの容量は、他のサブ画素回路の容量より大きい。一方、オフ電流によってコンデンサから放電される電荷量は、すべてのサブ画素回路において同程度である。したがって、オフ電流によりコンデンサから放電される電荷量の、当該コンデンサの容量に対する割合は、青色サブ画素回路の方が他のサブ画素回路より小さい。したがって、駆動トランジスタのゲート－ソース間電圧のオフ電流による変化率は、青色サブ画素回路の方が、他のサブ画素回路より小さい。つまり、オフ電流に起因する各サブ画素回路の有機ＥＬ素子の輝度への影響は、青色のサブ画素回路の方が、他のサブ画素回路より小さい。このため、表示部のホワイトバランスが崩れる。このようなホワイトバランスの崩れは、例えば、映像信号を補正するなどの方法によって、抑制し得る。

【0006】

しかしながら、オフ電流の大きさは書込みトランジスタの温度に依存するため、表示部の温度が変動する場合に、ホワイトバランスの崩れの程度も変動する。このような温度に依存するホワイトバランスの崩れを、映像信号を動的に補正することで抑制することは不可能ではないが、制御回路の構成が複雑となる。

【0007】

本開示は、上記の問題を解決するためになされたものであり、簡素化された構成で、温度に依存するホワイトバランスの崩れを抑制できる表示装置等を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するために、本開示の一態様に係る表示装置は、映像信号に基づいて画像を表示する表示装置であって、マトリクス状に配置される複数の画素回路を有する表示部と、前記表示部の動作を制御する制御回路とを備え、前記複数の画素回路の各々は、第一サブ画素回路及び第二サブ画素回路を有し、前記第一サブ画素回路は、第一発光素子と、前記第一発光素子に電流を供給する第一駆動トランジスタと、前記映像信号に対応する電荷を保持する第一コンデンサと、前記第一コンデンサに接続される第一書込みトランジスタとを有し、前記第二サブ画素回路は、第二発光素子と、前記第二発光素子に電流を供給する第二駆動トランジスタと、前記映像信号に対応する電荷を保持する第二コンデンサと、前記第二コンデンサに接続される第二書込みトランジスタとを有し、前記第一コンデンサの容量は、前記第二コンデンサの容量より大きく、前記制御回路は、前記表示部に係る温度に基づいて、前記複数の画素回路の各々の前記第一駆動トランジスタ及び前記第二駆動トランジスタの閾値補償期間を制御する。

【0009】

また、本開示の一態様に係る表示装置の制御方法は、映像信号に基づいて画像を表示する表示装置の制御方法であって、前記表示装置は、マトリクス状に配置される複数の画素回路を有する表示部を備え、前記複数の画素回路の各々は、第一サブ画素回路及び第二サブ画素回路を有し、前記第一サブ画素回路は、第一発光素子と、前記第一発光素子に電流を供給する第一駆動トランジスタと、前記映像信号に対応する電荷を保持する第一コンデンサと、前記第一コンデンサに接続される第一書込みトランジスタとを有し、前記第二サブ画素回路は、第二発光素子と、前記第二発光素子に電流を供給する第二駆動トランジスタと、前記映像信号に対応する電荷を保持する第二コンデンサと、前記第二コンデンサに接続される第二書込みトランジスタとを有し、前記第二コンデンサの容量は、前記第一コンデンサの容量より小さく、前記表示装置の制御方法は、前記表示部に係る温度を検出する検出ステップと、前記温度に基づいて、前記複数の画素回路の各々の前記第一駆動トランジスタ及び前記第二駆動トランジスタの閾値補償期間を制御する制御ステップとを含む。

【発明の効果】

【0010】

本開示によれば、簡素化された構成で、温度に依存するホワイトバランスの崩れを抑制できる表示装置等を提供することができる。

【図面の簡単な説明】

【0011】

【図1】図１は、実施の形態に係る表示装置の全体構成を示すブロック図である。

【図2】図２は、実施の形態に係る画素回路の構成の一例を示す回路図である。

【図3】図３は、比較例の表示装置の全体構成を示すブロック図である。

【図4】図４は、比較例の表示装置のサブ画素回路における各制御信号と、駆動トランジスタのソース電位及びゲート電位との関係を示す模式的なタイミングチャートである。

【図5】図５は、比較例の各サブ画素回路における輝度比と時間との関係を示すグラフである。

【図6】図６は、比較例の各サブ画素回路における１フレーム期間平均の輝度比とオフ電流の大きさとの関係を示すグラフである。

【図7】図７は、比較例の各サブ画素回路におけるオフ電流比と、表示部の温度との関係を示すグラフである。

【図8】図８は、比較例の各サブ画素回路における駆動トランジスタのゲート－ソース間電圧比（Ｖｇｓ比）と、表示部の温度との関係を示すグラフである。

【図9】図９は、実施の形態に係る表示装置における閾値補償期間と表示部の温度との関係の一例を示すグラフである。

【図10】図１０は、実施の形態に係る表示装置のサブ画素回路における各制御信号と、駆動トランジスタのソース電位及びゲート電位との関係を示す模式的なタイミングチャートである。

【図11】図１１は、実施の形態及び比較例の各サブ画素回路における駆動トランジスタのゲート－ソース間電圧比（Ｖｇｓ比）と、表示部の温度との関係を示すグラフである。

【図12】図１２は、実施の形態に係る閾値補償期間の長さと、サブ画素回路毎の輝度バラツキとの関係を示すグラフである。

【図13】図１３は、実施の形態に係る表示装置の制御方法の流れを示すフローチャートである。

【発明を実施するための形態】

【0012】

以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

【0013】

また、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺などは必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

【0014】

（実施の形態）
実施の形態に係る表示装置及びその駆動方法について説明する。

【0015】

［１．表示装置の全体構成］
まず、本実施の形態に係る表示装置の全体構成について図１を用いて説明する。図１は、本実施の形態に係る表示装置１の全体構成を示すブロック図である。

【0016】

本実施の形態に係る表示装置１は、映像信号に基づいて画像を表示する装置である。図１に示されるように、表示装置１は、表示部１２と、ゲートドライバ１３と、データドライバ１５と、制御回路１６と、電源１７と、温度センサ１９とを備える。本実施の形態では、表示装置１は、アクティブマトリクス型のカラー表示装置である。

【0017】

表示部１２は、マトリクス状に配置される複数の画素回路１０を有する画像表示部である。複数の画素回路１０の各々は、１以上の第一サブ画素回路及び１以上の第二サブ画素回路を有する。複数の画素回路１０の詳細構成については後述する。

【0018】

表示部１２は、マトリクスの各行に配置される複数の画素回路１０に接続される３本の制御信号線ｉｎｉ（ｉ）、ｒｅｆ（ｉ）、ｗｓ（ｉ）（ｉは１以上Ｎ以下の整数。Ｎはマトリクスの行数を示す１より大きい整数。）を有する。制御信号線ｉｎｉ（ｉ）、ｒｅｆ（ｉ）、ｗｓ（ｉ）は、それぞれゲートドライバ１３から供給される制御信号を、画素回路１０へ伝達する。なお、上記制御信号線の本数及び制御信号は一例であり、この例には限定されない。

【0019】

表示部１２は、マトリクスの各列に配置される複数の画素回路１０に接続される３本のデータ信号線Ｌｄｒ（ｊ）、Ｌｄｇ（ｊ）、Ｌｄｂ（ｊ）（ｊは１以上Ｍ以下の整数。Ｍはマトリクスの列数を示す１より大きい整数。）を有する。データ信号線Ｌｄｒ（ｊ）、Ｌｄｇ（ｊ）、Ｌｄｂ（ｊ）は、それぞれデータドライバ１５から供給されるＲ、Ｇ、Ｂの発光輝度に関連するデータ信号を、画素回路１０へ、伝達する。各サブ画素回路に入力されるデータ信号は、制御回路１６に入力される映像信号に基づいて決定される信号である。

【0020】

制御回路１６は、表示部１２の動作を制御する回路である。本実施の形態では、制御回路１６は、外部から映像信号を受信し、当該映像信号に対応する各フレームの画像を表示部１２において表示するための信号を、ゲートドライバ１３及びデータドライバ１５へ供給する。制御回路１６の詳細な動作については、後述する。

【0021】

ゲートドライバ１３は、制御回路１６からの信号に基づいて、表示部１２に制御信号を出力する回路である。本実施の形態では、ゲートドライバ１３は、制御信号線ｉｎｉ（ｉ）、ｒｅｆ（ｉ）、及びｗｓ（ｉ）の各々に駆動パルスを出力する。ゲートドライバ１３は、例えば、クロックパルスに同期してスタートパルスを順にシフト（転送）するシフトレジスタ回路等によって構成される。

【0022】

データドライバ１５は、制御回路１６からの信号に基づいて、表示部１２にデータ信号を出力する回路である。

【0023】

電源１７は、表示部１２、ゲートドライバ１３、データドライバ１５、及び制御回路１６へ、参照電位、電源電位などを供給する。電源１７は、例えば、参照電位線Ｌｒｅｆに印加される参照電位ＶＲＥＦ、初期化電位線Ｌｉｎｉに印加される初期化電位ＶＩＮＩ、正電源線Ｌｖｃｃに印加される正電源電位、及び、負電源線Ｌｃａｔに印加される負電源電位を、表示部１２へ供給する。

【0024】

温度センサ１９は、表示部１２に係る温度を検出するセンサである。温度センサ１９は、表示部１２の温度に対応する温度を検出できればよい。温度センサ１９は、表示部１２の裏面（表示面の裏側の面）などに配置されてもよいし、ゲートドライバ１３、データドライバ１５などの駆動回路に設けられてもよい。温度センサ１９の構成は特に限定されない。温度センサ１９は、接触型であってもよいし、非接触型であってもよい。なお、表示装置１は、必ずしも温度センサ１９を備えなくてもよい。例えば、表示装置１は、外部から表示部１２に係る温度の情報を取得することで、表示部１２に係る温度を検出してもよい。

【0025】

［２．画素回路］
続いて画素回路１０の回路構成例について図２を用いて説明する。図２は、本実施の形態に係る画素回路１０の構成の一例を示す回路図である。図２には、複数の画素回路１０のうち、ｉ行ｊ列に配置される画素回路１０が示されている。

【0026】

図２に示されるように、本実施の形態では、複数の画素回路１０の各々は、Ｒ、Ｇ、及びＢの発光色にそれぞれ対応するサブ画素回路１１Ｒ、１１Ｇ、及び１１Ｂを有する。サブ画素回路１１Ｂは、第一サブ画素回路の一例である。サブ画素回路１１Ｒ及び１１Ｇの各々は、第二サブ画素回路の一例である。以下、本実施の形態に係る画素回路１０が有するサブ画素回路１１Ｒ、１１Ｇ、及び１１Ｂについて説明する。

【0027】

サブ画素回路１１Ｂは、初期化トランジスタＴ１_Ｂ、参照トランジスタＴ２_Ｂ、書込みトランジスタＴ３_Ｂ、コンデンサＣＳ_Ｂ、駆動トランジスタＴＤ_Ｂ、及び発光素子ＥＬ_Ｂを有している。また、サブ画素回路１１Ｂは、制御信号線ｉｎｉ（ｉ）、ｒｅｆ（ｉ）、ｗｓ（ｉ）、初期化電位線Ｌｉｎｉ、参照電位線Ｌｒｅｆ、データ信号線Ｌｄｂ（ｊ）、正電源線Ｌｖｃｃ、及び負電源線Ｌｃａｔを有している。なお、制御信号線ｉｎｉ（ｉ）、ｒｅｆ（ｉ）、及びｗｓ（ｉ）を、それぞれ、第一制御信号線、第二制御信号線、及び第三制御信号線とも称する。

【0028】

駆動トランジスタＴＤ_Ｂは、発光素子ＥＬ_Ｂに電流を供給する第一駆動トランジスタの一例である。駆動トランジスタＴＤ_Ｂは、コンデンサＣＳ_Ｂに保持された電圧に応じて、発光素子ＥＬ_Ｂに電流を供給する。言い換えると、コンデンサＣＳ_Ｂに保持された電圧に応じた電流が、駆動トランジスタＴＤ_Ｂを介して発光素子ＥＬ_Ｂに供給される。これにより、発光素子ＥＬ_Ｂは、データ信号線Ｌｄｂ（ｊ）に入力されるデータ信号によって表される輝度で発光する。

【0029】

書込みトランジスタＴ３_Ｂは、コンデンサＣＳ_Ｂに接続される第一書込みトランジスタの一例である。本実施の形態では、書込みトランジスタＴ３_Ｂは、駆動トランジスタＴＤ_Ｂのゲート電極と、発光素子ＥＬ_Ｂの輝度に対応するデータ信号が入力されるデータ信号線Ｌｄｂ（ｊ）との間の導通状態を切り替える。書込みトランジスタＴ３_Ｂは、制御信号線ｗｓ（ｉ）に入力される信号に従ってオン状態（つまり、導通状態）となり、データ信号線Ｌｄｂ（ｊ）に入力されるデータ信号の電圧がコンデンサＣＳ_Ｂに保持される。

【0030】

初期化トランジスタＴ１_Ｂは、発光素子ＥＬ_Ｂと、初期化電位ＶＩＮＩが印加される初期化電位線Ｌｉｎｉとの間の導通状態を切り替える第一初期化トランジスタの一例である。初期化トランジスタＴ１_Ｂは、制御信号線ｉｎｉ（ｉ）に印加された制御信号に従ってオン状態となり、駆動トランジスタＴＤ_Ｂのソース電極を初期化電位線Ｌｉｎｉに印加された初期化電位ＶＩＮＩに設定する。

【0031】

参照トランジスタＴ２_Ｂは、駆動トランジスタＴＤ_Ｂのゲート電極と、参照電位ＶＲＥＦが印加される参照電位線Ｌｒｅｆとの間の導通状態を切り替える第一参照トランジスタの一例である。参照トランジスタＴ２_Ｂは、制御信号線ｒｅｆ（ｉ）に入力される制御信号に従ってオン状態となり、駆動トランジスタＴＤ_Ｂのゲート電極を参照電位線Ｌｒｅｆに印加された参照電位ＶＲＥＦに設定する。

【0032】

コンデンサＣＳ_Ｂは、映像信号に対応する電荷を保持する第一コンデンサの一例である。言い換えると、コンデンサＣＳ_Ｂは、サブ画素回路１１Ｂに入力されるデータ信号に対応する電荷及び電圧を保持する。

【0033】

発光素子ＥＬ_Ｂは、サブ画素回路１１Ｂにおいて、光を出射する第一発光素子の一例である。本実施の形態では、発光素子ＥＬ_Ｂは、発光色が青の青色有機ＥＬ素子である。

【0034】

サブ画素回路１１Ｒは、初期化トランジスタＴ１_Ｒ、参照トランジスタＴ２_Ｒ、書込みトランジスタＴ３_Ｒ、コンデンサＣＳ_Ｒ、駆動トランジスタＴＤ_Ｒ、及び発光素子ＥＬ_Ｒを有している。サブ画素回路１１Ｇは、初期化トランジスタＴ１_Ｇ、参照トランジスタＴ２_Ｇ、書込みトランジスタＴ３_Ｇ、コンデンサＣＳ_Ｇ、駆動トランジスタＴＤ_Ｇ、及び発光素子ＥＬ_Ｇを有している。サブ画素回路１１Ｒ及び１１Ｇの各々は、サブ画素回路１１Ｂと同様に、制御信号線ｉｎｉ（ｉ）、ｒｅｆ（ｉ）、ｗｓ（ｉ）、初期化電位線Ｌｉｎｉ、参照電位線Ｌｒｅｆ、正電源線Ｌｖｃｃ、及び負電源線Ｌｃａｔを有している。また、サブ画素回路１１Ｒ及び１１Ｇは、それぞれ、データ信号線Ｌｄｒ（ｊ）及びＬｄｇ（ｊ）を有している。

【0035】

駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇは、それぞれ、発光素子ＥＬ_Ｒ及びＥＬ_Ｇに電流を供給する第二駆動トランジスタの一例である。駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇは、それぞれ、コンデンサＣＳ_Ｒ及びＣＳ_Ｇに保持された電圧に応じて、発光素子ＥＬ_Ｒ及びＥＬ_Ｇに電流を供給する。言い換えると、コンデンサＣＳ_Ｒ及びＣＳ_Ｇに保持された電圧に応じ電流が、それぞれ、駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇを介して発光素子ＥＬ_Ｒ及びＥＬ_Ｇに供給される。これにより、発光素子ＥＬ_Ｒ及びＥＬ_Ｇは、それぞれ、データ信号線Ｌｄｒ（ｊ）及びＬｄｇ（ｊ）に入力されるデータ信号によって表される輝度で発光する。

【0036】

書込みトランジスタＴ３_Ｒ及びＴ３_Ｇは、それぞれ、コンデンサＣＳ_Ｒ及びＣＳ_Ｇに接続される第二書込みトランジスタの一例である。本実施の形態では、書込みトランジスタＴ３_Ｒ及びＴ３_Ｇは、それぞれ、駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのゲート電極と、発光素子ＥＬ_Ｒ及びＥＬ_Ｇの輝度に対応するデータ信号が入力されるデータ信号線Ｌｄｒ（ｊ）及びＬｄｇ（ｊ）との間の導通状態を切り替える。書込みトランジスタＴ３_Ｒ及びＴ３_Ｇは、それぞれ、制御信号線ｗｓ（ｉ）に入力される信号に従ってオン状態となり、データ信号線Ｌｄｒ（ｊ）及びＬｄｇ（ｊ）に入力されるデータ信号の電圧がコンデンサＣＳ_Ｒ及びＣＳ_Ｇに保持される。

【0037】

初期化トランジスタＴ１_Ｒ及びＴ１_Ｇは、それぞれ、発光素子ＥＬ_Ｒ及びＥＬ_Ｇと、初期化電位ＶＩＮＩが印加される初期化電位線Ｌｉｎｉとの間の導通状態を切り替える第二初期化トランジスタの一例である。初期化トランジスタＴ１_Ｒ及びＴ１_Ｇは、それぞれ、制御信号線ｉｎｉ（ｉ）に印加された制御信号に従ってオン状態となり、駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのソース電極を初期化電位線Ｌｉｎｉに印加された初期化電位ＶＩＮＩに設定する。

【0038】

参照トランジスタＴ２_Ｒ及びＴ２_Ｇは、それぞれ、駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのゲート電極と、参照電位ＶＲＥＦが印加される参照電位線Ｌｒｅｆとの間の導通状態を切り替える第一参照トランジスタの一例である。参照トランジスタＴ２_Ｒ及びＴ２_Ｇは、それぞれ、制御信号線ｒｅｆ（ｉ）に入力される制御信号に従ってオン状態となり、駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのゲート電極を参照電位線Ｌｒｅｆに印加された参照電位ＶＲＥＦに設定する。

【0039】

コンデンサＣＳ_Ｒ及びＣＳ_Ｇは、映像信号に対応する電荷を保持する第二コンデンサの一例である。言い換えると、コンデンサＣＳ_Ｒ及びＣＳ_Ｇは、それぞれ、サブ画素回路１１Ｒ及び１１Ｇに入力されるデータ信号に対応する電荷及び電圧を保持する。

【0040】

発光素子ＥＬ_Ｒ及びＥＬ_Ｇは、それぞれ、サブ画素回路１１Ｒ及び１１Ｇにおいて、光を出射する第二発光素子の一例である。本実施の形態では、発光素子ＥＬ_Ｒ及びＥＬ_Ｇは、それぞれ、発光色が赤の赤色有機ＥＬ素子、及び、発光色が緑の緑色有機ＥＬ素子である。

【0041】

各サブ画素回路の発光素子のうち、青色有機ＥＬ素子である発光素子ＥＬ_Ｂに用いられる有機ＥＬ材料の発光寿命が、赤色有機ＥＬ素子である発光素子ＥＬ_Ｒ、及び、緑色有機ＥＬ素子である発光素子ＥＬ_Ｇに用いられる各有機ＥＬ材料の発光寿命より短い。このため、本実施の形態では、発光素子ＥＬ_Ｂの画素面積を、発光素子ＥＬ_Ｒ及びＥＬ_Ｇの画素面積より大きくすることで、発光素子ＥＬ_Ｂの電流密度を低減している。これに伴い、発光素子ＥＬ_Ｂを有するサブ画素回路１１Ｂにおいては、発光素子ＥＬ_Ｂの特性とのバランスを考慮して、第一コンデンサであるコンデンサＣＳ_Ｂの容量が、第二コンデンサであるコンデンサＣＳ_Ｒ及びＣＳ_Ｇの各々の容量より大きくなるように設計されている。

【0042】

上記各トランジスタの構成は特に限定されないが、上記各トランジスタは、例えば、Ｓｉ系半導体薄膜トランジスタである。また、上記各トランジスタとして、Ｎチャネル型のＭＯＳＦＥＴを用いることができる。なお、Ｎチャネル型のＭＯＳＦＥＴ以外のトランジスタを用いて、各サブ画素回路を構成することも可能である。例えば、Ｐチャネル型のＭＯＳＦＥＴを用いて各サブ画素回路を構成することも可能である。

【0043】

画素回路１０が以上のような構成を有するため、サブ画素回路１１Ｒ、１１Ｇ、及び１１Ｂにおいて、それぞれ同一の制御信号に従って同じタイミングでデータ信号Ｖｄａｔ_Ｒ、Ｖｄａｔ_Ｇ、及びＶｄａｔ_Ｂが保持され、保持されたデータ信号に応じた輝度で発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、及びＥＬ_Ｂが発光する。

【0044】

［３．制御態様及び効果］
次に、表示装置１の制御態様及びその効果について、比較例と比較しながら図３～図１２を用いて説明する。

【0045】

図３は、比較例の表示装置１００１の全体構成を示すブロック図である。図３に示されるように、比較例の表示装置１００１は、表示部１２と、ゲートドライバ１３と、データドライバ１５と、制御回路１０１６と、電源１７とを備える。つまり、比較例の表示装置１００１は、温度センサ１９を備えない点、及び、制御回路１０１６の構成において、本実施の形態に係る表示装置１と相違し、その他の点において一致する。

【0046】

制御回路１０１６は、表示部１２の動作を制御する回路である。制御回路１０１６は、外部から映像信号を受信し、当該映像信号に対応する各フレームの画像を表示部１２において表示するための信号を、ゲートドライバ１３及びデータドライバ１５へ供給する。

【0047】

以下の比較例の制御回路１０１６による制御態様について図２～図４を用いて説明する。図４は、比較例の表示装置１００１のサブ画素回路１１Ｂにおける各制御信号と、駆動トランジスタＴＤ_Ｂのソース電位Ｖｓ及びゲート電位Ｖｇとの関係を示す模式的なタイミングチャートである。なお、ここでは、サブ画素回路１１Ｒ、１１Ｇ、及び１１Ｇのうち、サブ画素回路１１Ｂについて説明するが、他のサブ画素回路のタイミングチャートもサブ画素回路１１Ｂのタイミングチャートと同様である。

【0048】

図４に示されるように、時点ｔ１までは、制御信号はいずれもＬレベルであり、発光素子ＥＬ_Ｂは、直前の垂直周期におけるデータ信号に対応する発光状態にある。

【0049】

続いて、時点ｔ１において、制御信号線ｒｅｆ（ｉ）に駆動パルスが入力される。これにより、時点ｔ１から時点ｔ２まで、制御信号線ｒｅｆ（ｉ）に入力される制御信号がＨレベルとなる。これに伴い、参照トランジスタＴ２_Ｂのソース電極とドレイン電極との間がオン状態となるため、駆動トランジスタＴＤ_Ｂのゲート電極と、参照電位線Ｌｒｅｆとが接続される。これにより、駆動トランジスタＴＤ_Ｂのゲート電極の電位Ｖｇ、及び、コンデンサＣＳ_Ｂの一方の電極の電位が、参照電位ＶＲＥＦと等しくなる。ここで、参照電位ＶＲＥＦは、例えば、＋１Ｖ程度である。これにより、発光素子ＥＬ_Ｂが消灯される。つまり、時点ｔ１に制御信号線ｒｅｆ（ｉ）に入力される駆動パルスは、消灯パルスである。制御信号線ｒｅｆ（ｉ）に消灯パルスが入力されるため、駆動トランジスタＴＤ_Ｂのゲート－ソース間電圧Ｖｇｓ（つまり、ゲート電位Ｖｇとソース電位Ｖｓとの差Ｖｇ－Ｖｓ）を駆動トランジスタＴＤ_Ｂの閾値Ｖｔより小さくすることができる。このため、駆動トランジスタＴＤ_Ｂにオン電流が流れることに伴う初期化電位線Ｌｉｎｉの電圧降下を抑制できる。

【0050】

続いて、時点ｔ２において、制御信号線ｒｅｆ（ｉ）に入力される制御信号がＬレベルとなり、制御信号線ｉｎｉ（ｉ）に駆動パルスが入力される。これにより、時点ｔ２から時点ｔ３まで、制御信号線ｉｎｉ（ｉ）に入力される制御信号がＨレベルとなる。これに伴い、初期化トランジスタＴ１_Ｂのソース電極とドレイン電極との間がオン状態となるため、発光素子ＥＬ_Ｂのアノード電極と、初期化電位線Ｌｉｎｉとが接続される。これにより、発光素子ＥＬ_Ｂのアノード電極の電位及び駆動トランジスタＴＤ_Ｂのソース電極の電位Ｖｓが、初期化電位ＶＩＮＩと等しくなる。ここで、初期化電位ＶＩＮＩは、例えば、－２Ｖ程度であり、発光素子ＥＬ_Ｂのアノード電極の電位及び駆動トランジスタＴＤ_Ｂのソース電極の電位Ｖｓは、時点ｔ２から時点ｔ３にかけて、＋１Ｖ程度以上の電位から、－２Ｖ程度の電位まで低下する。これに伴い、駆動トランジスタＴＤ_Ｂのゲート電極の電位Ｖｇも低下する。

【0051】

上述のとおり、制御信号線ｉｎｉ（ｉ）に入力される制御信号がＬレベル及びＨレベルである場合に、初期化トランジスタＴ１_Ｒは、それぞれオフ状態及びオン状態となる。ここで、初期化トランジスタＴ１_Ｂのソース電極には、初期化電位ＶＩＮＩが印加される。制御信号がＬレベルである場合に、初期化トランジスタＴ１_Ｒをオフ状態とするために、制御信号のＬレベル、つまり、駆動パルスのＬレベルは、初期化電位ＶＩＮＩより低い電位に設定される。本比較例では、駆動パルスのＬレベル及びＨレベルは、それぞれ、例えば、－４Ｖ程度、及び、１０Ｖ程度に設定される。

【0052】

なお、本実施の形態では、時点ｔ２から時点ｔ３までの初期化期間に、駆動トランジスタＴＤ_Ｂに比較的大きいオン電流が流れて、初期化電位線Ｌｉｎｉの電圧降下が生じ得る。そのため、初期化電位線Ｌｉｎｉに印加する電位を、電圧降下分だけ増大させておいてもよい。

【0053】

続いて、時点ｔ３において、制御信号線ｉｎｉ（ｉ）に入力される制御信号がＬレベルとなり、制御信号線ｒｅｆ（ｉ）に駆動パルスが入力される。これにより、時点ｔ３から時点ｔ５まで、制御信号線ｒｅｆ（ｉ）に入力される制御信号がＨレベルとなる。これに伴い、参照トランジスタＴ２_Ｂのソース電極とドレイン電極との間がオン状態となる。これにより、駆動トランジスタＴＤ_Ｂのゲート電極の電位、及び、コンデンサＣＳ_Ｂの一方の電極の電位が、参照電位ＶＲＥＦと等しくなる。ここで、参照電位ＶＲＥＦは、例えば、＋１Ｖ程度である。これにより、駆動トランジスタＴＤ_Ｂの閾値補償を行うことができる。つまり、駆動トランジスタＴＤ_Ｂのゲート電位Ｖｇとソース電位Ｖｓとの差Ｖｇ－Ｖｓが閾値Ｖｔと等しくなる。時点ｔ３から時点ｔ５までの期間は、閾値補償期間である。本比較例では、閾値補償期間は、２Ｔである。ここで時間Ｔは、各サブ画素回路の構成などに基づいて決定される長さの時間である。

【0054】

続いて、時点ｔ５において、制御信号線ｒｅｆ（ｉ）に入力される制御信号がＬレベルとなり、制御信号線ｗｓ（ｉ）に駆動パルスが入力される。これにより、時点ｔ５から時点ｔ６まで、制御信号線ｗｓ（ｉ）に入力される制御信号がＨレベルとなる。これに伴い、書込みトランジスタＴ３_Ｂのソース電極とドレイン電極との間がオン状態となる。これにより、駆動トランジスタＴＤ_Ｂのゲート電極の電位、及び、コンデンサＣＳ_Ｂの一方の電極の電位が、データ信号線Ｌｄｂ（ｊ）に印加されるデータ信号の電圧と等しくなる。つまり、時点ｔ５から時点ｔ６までの期間は、データ書込み期間である。このように、コンデンサＣＳ_Ｂにデータ信号に対応する電圧が保持されることで、駆動トランジスタＴＤ_Ｂがデータ信号に対応する電流を発光素子ＥＬ_Ｂに供給する。したがって、データ信号に対応する輝度で発光素子ＥＬ_Ｂが発光する。他のサブ画素回路１１Ｒ、１１Ｇについてもサブ画素回路１１Ｂと同様の動作を行う。

【0055】

以上のような制御態様により、表示装置１００１において、映像信号に対応する画像を表示できる。

【0056】

ここで、比較例の表示装置１００１の問題について、図５～図８を用いて説明する。図５は、比較例の各サブ画素回路における輝度比と時間との関係を示すグラフである。図５の横軸には、データ書込み終了時間（図４の時点ｔ６）以降の時間が示されている。図６は、比較例の各サブ画素回路における１フレーム期間平均の輝度比とオフ電流の大きさとの関係を示すグラフである。ここで、輝度比とは、各サブ画素回路に所定のデータ信号を供給した場合に想定される理想的な輝度である理想輝度に対する、各サブ画素回路の実際の輝度の比を意味する。図７は、比較例の各サブ画素回路におけるオフ電流比と、表示部１２の温度との関係を示すグラフである。ここで、オフ電流比（Ｉｏｆｆ比）とは、室温（ＲＴ）におけるオフ電流量に対するオフ電流量の比である。図８は、比較例の各サブ画素回路における駆動トランジスタのゲート－ソース間電圧比（Ｖｇｓ比）と、表示部１２の温度との関係を示すグラフである。ここで、駆動トランジスタのゲート－ソース間電圧比（Ｖｇｓ比）とは、室温におけるゲート－ソース間電圧Ｖｇｓに対する、ゲート－ソース間電圧の比である。図５～図８においては、サブ画素回路１１Ｂに関するグラフが実線で示されており（各グラフ内の符号Ｂ参照）、サブ画素回路１１Ｒ及び１１Ｇに関するグラフが破線で示されている（各グラフ内の符号Ｒ及びＧ参照）。なお、図７においては、実線のグラフと破線のグラフとが重なっている。

【0057】

表示装置１００１の各サブ画素回路において、書込みトランジスタ及び参照トランジスタがオフ状態である場合にも、図２のサブ画素回路１１Ｂに示されるように、オフ電流Ｉｏｆｆが流れる。なお、図２においては、サブ画素回路１１Ｂだけにオフ電流Ｉｏｆｆが示されているが、他のサブ画素回路１１Ｒ及び１１Ｇにおいても同様にオフ電流Ｉｏｆｆが流れる。これにより、データ書込み後（つまり、コンデンサＣＳ_Ｂに、輝度値に対応する電荷を充電した後）、コンデンサＣＳ_Ｂから書込みトランジスタＴ３_Ｂ及び参照トランジスタＴ２_Ｂを介して電荷が放電される。ここで、サブ画素回路１１Ｂの輝度値（つまり、発光素子ＥＬ_Ｂの輝度値）は、駆動トランジスタＴＤ_Ｂのゲート－ソース間電圧Ｖｇｓに対応し、ゲート－ソース間電圧Ｖｇｓは、コンデンサＣＳ_Ｂに充電されている電荷に依存する。上述したとおり、サブ画素回路１１Ｂのコンデンサの容量は、他のサブ画素回路の容量より大きい。一方、オフ電流Ｉｏｆｆによって各サブ画素回路のコンデンサＣＳ_Ｒ、ＣＳ_Ｇ及びＣＳ_Ｂから放電される電荷量は、同程度である。したがって、オフ電流Ｉｏｆｆによりコンデンサから放電される電荷量の、当該コンデンサの容量に対する割合は、サブ画素回路１１Ｂの方が他のサブ画素回路１１Ｒ及び１１Ｇより小さい。

【0058】

ここで、コンデンサＣＳ_Ｒ、ＣＳ_Ｇ及びＣＳ_Ｂの容量を、それぞれ、Ｃ_Ｒ、Ｃ_Ｇ及びＣ_Ｂで表し、オフ電流Ｉｏｆｆによって各コンデンサから放電される電荷をＱｃで表す。また、コンデンサＣＳ_Ｒ、ＣＳ_Ｇ及びＣＳ_Ｂに印加される電圧（つまり、駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ及びＴＤ_Ｂのゲート－ソース間電圧）のオフ電流による低下量をそれぞれΔＶｇｓ_Ｒ、ΔＶｇｓ_Ｇ、及びΔＶｇｓ_Ｂで表すと、以下の各式が成り立つ。

【0059】

ΔＶｇｓ_Ｒ＝Ｑｃ／Ｃ_Ｒ （１）
ΔＶｇｓ_Ｇ＝Ｑｃ／Ｃ_Ｇ （２）
ΔＶｇｓ_Ｂ＝Ｑｃ／Ｃ_Ｂ （３）
Ｃ_Ｂ＞Ｃ_Ｒ＝Ｃ_Ｇ （４）

【0060】

したがって、以下の式が成り立つ。

【0061】

ΔＶｇｓ_Ｂ＜ΔＶｇｓ_Ｒ＝ΔＶｇｓ_Ｇ （５）

【0062】

各駆動トランジスタのゲート－ソース間電圧は、当該駆動トランジスタから電流が供給される発光素子の輝度値に対応する。したがって、オフ電流Ｉｏｆｆに起因する輝度値の低下量は、発光素子ＥＬ_Ｂの方が、発光素子ＥＬ_Ｂ及びＥＬ_Ｂより小さい。したがって、図５に示されるように、各サブ画素回路ともデータ書込み後、時間が経過するにしたがって、輝度比が低下するが、サブ画素回路１１Ｂの輝度比の低下量の方が、サブ画素回路１１Ｒ及び１１Ｇの輝度比の低下量より小さい。このため、図６に示されるように、オフ電流Ｉｏｆｆに起因する１フレーム平均の輝度比の低下量も、サブ画素回路１１Ｂの方がサブ画素回路１１Ｒ及び１１Ｇより小さい。このように、サブ画素回路１１Ｂとサブ画素回路１１Ｒ及び１１Ｇとで、オフ電流Ｉｏｆｆに起因する輝度比の低下量が異なるため、表示部１２のホワイトバランスが崩れる。このようなホワイトバランスの崩れは、例えば、映像信号を補正するなどの方法によって、抑制し得る。

【0063】

しかしながら、図７に示されるように、オフ電流Ｉｏｆｆの大きさは各書込みトランジスタ及び各参照トランジスタの温度（つまり、表示部１２の温度）に依存する。このため、図８に示されるように、サブ画素回路１１Ｂにおける駆動トランジスタＴＤ_Ｂのゲート－ソース間電圧比と、サブ画素回路１１Ｒ及び１１Ｇにおける駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのゲート－ソース間電圧比との関係が、温度に応じて変化する。このため、表示部１２の温度が変動する場合に、ホワイトバランスの崩れの程度も変動する。このような温度に依存するホワイトバランスの崩れを、例えば、映像信号を動的に補正することで抑制することは不可能ではないが、制御回路１０１６の構成が複雑となる。

【0064】

このようなホワイトバランスの崩れを低減するために、本実施の形態に係る表示装置１では、制御回路１６が、表示部１２に係る温度に基づいて、複数の画素回路１０の各々の各駆動トランジスタの閾値補償期間を制御する。より具体的には、制御回路１６は、表示部１２に係る温度が高くなるにしたがって、閾値補償期間を短くする。ここで、本実施の形態に係る表示装置１における閾値補償期間と表示部１２の温度との関係について、図９を用いて説明する。図９は、本実施の形態に係る表示装置１における閾値補償期間と表示部１２の温度との関係の一例を示すグラフである。

【0065】

図９に示されるように、本実施の形態では、室温においては、閾値補償期間は、比較例と同様に２．０Ｔであるが、表示部１２の温度が上昇するにしたがって、閾値補償期間が短くなる。なお、本実施の形態に係る制御回路１６における制御態様は、表示部１２に係る温度に基づいて閾値補償期間を制御する点において、比較例の制御回路１０１６と異なり、その他の制御態様において一致する。

【0066】

ここで、本実施の形態に係る表示装置１における閾値補償期間の制御による効果について、図１０及び図１１を用いて説明する。図１０は、本実施の形態に係る表示装置１のサブ画素回路１１Ｂにおける各制御信号と、駆動トランジスタＴＤ_Ｂのソース電位Ｖｓ及びゲート電位Ｖｇとの関係を示す模式的なタイミングチャートである。図１０には、図９に示される表示部１２の温度が室温ＲＴより高い温度ＲＴ+αの場合におけるタイミングチャートが示されている。図１１は、本実施の形態及び比較例の各サブ画素回路における駆動トランジスタのゲート－ソース間電圧比（Ｖｇｓ比）と、表示部１２の温度との関係を示すグラフである。図１１には、本実施の形態及び比較例を示すグラフが、それぞれ、実線及び点線で示されている。

【0067】

上述したとおり、本実施の形態に係る制御回路１６は、表示部１２に係る温度に基づいて、複数の画素回路１０の各々の各駆動トランジスタの閾値補償期間を制御する。表示部１２の温度が、室温ＲＴより高い温度ＲＴ＋αである場合には、制御回路１６は、閾値補償期間がＴとなるように、ゲートドライバ１３を制御する。これにより、図１０に示されるように各駆動トランジスタのゲート－ソース間電圧（Ｖｇｓ＝Ｖｇ－Ｖｓ）が、閾値Ｖｔより大きい状態で、閾値補償期間が終了する。このような制御による効果について、以下でより詳細に説明する。

【0068】

例えば、コンデンサＣＳ_Ｂの容量Ｃ_Ｂが、コンデンサＣＳ_Ｒの容量Ｃ_Ｒ及びコンデンサＣＳ_Ｇの容量Ｃ_Ｇの２倍であり、閾値補償期間におけるコンデンサＣＳ_Ｒ、ＣＳ_Ｇ、及びＣＳ_Ｂの放電電流量がＩｃで表される場合について検討する。なお、ここでは、オフ電流Ｉｏｆｆについては考慮しない。

【0069】

まず、表示部１２の温度が室温である場合のコンデンサＣＳ_Ｒ、ＣＳ_Ｇ、及びＣＳ_Ｂの放電容量は、Ｉｃ×２Ｔで表される。したがって、駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのゲート－ソース間電圧の、閾値補償期間（２Ｔ）における変化量は、Ｉｃ×２Ｔ／Ｃ_Ｒ（＝Ｉｃ×２Ｔ／Ｃ_Ｇ）で表される。また、駆動トランジスタＴＤ_Ｂのゲート－ソース間電圧の、閾値補償期間（２Ｔ）における変化量は、Ｉｃ×２Ｔ／Ｃ_Ｂで表される。ここで、容量Ｃ_Ｂは、容量Ｃ_Ｒ及びＣ_Ｇの２倍であることから、Ｉｃ×２Ｔ／Ｃ_Ｂは、Ｉｃ×Ｔ／Ｃ_Ｒと表される。つまり、駆動トランジスタＴＤ_Ｂのゲート－ソース間電圧の、閾値補償期間における変化量をΔＶｘと表すと、駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのゲート－ソース間電圧の、閾値補償期間（２Ｔ）における変化量を、２ΔＶｘと表すことができる。

【0070】

したがって、表示部１２の温度が室温である場合の閾値補償期間後の駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのゲート－ソース間電圧Ｖｇｓ＿ｒｇ、及び、駆動トランジスタＴＤ_Ｂのゲート－ソース間電圧Ｖｇｓ＿ｂは、以下のように表される。

【0071】

Ｖｇｓ＿ｒｇ＝Ｖｔ＋ＶＲＥＦ－ＶＩＮＩ－２ΔＶｘ （６）
Ｖｇｓ＿ｂ＝Ｖｔ＋ＶＲＥＦ－ＶＩＮＩ－ΔＶｘ （７）

【0072】

一方、表示部１２の温度が室温より高い温度ＲＴ＋αである場合には、閾値補償期間がＴであるため、コンデンサＣＳ_Ｒ、ＣＳ_Ｇ、及びＣＳ_Ｂの放電容量は、Ｉｃ×Ｔで表される。したがって、駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのゲート－ソース間電圧の、閾値補償期間（Ｔ）における変化量は、Ｉｃ×Ｔ／Ｃ_Ｒ（＝Ｉｃ×Ｔ／Ｃ_Ｇ）で表される。また、駆動トランジスタＴＤ_Ｂのゲート－ソース間電圧の、閾値補償期間（Ｔ）における変化量は、Ｉｃ×Ｔ／Ｃ_Ｂで表される。ここで、容量Ｃ_Ｂは、容量Ｃ_Ｒ及びＣ_Ｇの２倍であることから、Ｉｃ×２Ｔ／Ｃ_Ｂは、Ｉｃ×Ｔ／（２Ｃ_Ｒ）と表される。つまり、上述した変化量ΔＶｘを用いると、駆動トランジスタＴＤ_Ｂのゲート－ソース間電圧の、閾値補償期間における変化量を、ΔＶｘ／２と表すことができる。また、駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのゲート－ソース間電圧の、閾値補償期間（Ｔ）における変化量を、ΔＶｘと表すことができる。

【0073】

したがって、表示部１２の温度が室温である場合の、閾値補償期間後の駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのゲート－ソース間電圧Ｖｇｓ＿ｒｇ、及び、駆動トランジスタＴＤ_Ｂのゲート－ソース間電圧Ｖｇｓ＿ｂは、以下のように表される。

【0074】

Ｖｇｓ＿ｒｇ＝Ｖｔ＋ＶＲＥＦ－ＶＩＮＩ－ΔＶｘ （８）
Ｖｇｓ＿ｂ＝Ｖｔ＋ＶＲＥＦ－ＶＩＮＩ－ΔＶｘ／２ （９）

【0075】

以上のように、オフ電流Ｉｏｆｆを考慮しない場合、駆動トランジスタＴＤ_Ｂのゲート－ソース間電圧Ｖｇｓ＿ｂは、室温の場合より、室温より高い温度ＲＴ＋αの場合の方が、ΔＶｘ／２高くなる。一方、駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇのゲート－ソース間電圧Ｖｇｓ＿ｒｇは、室温の場合より、室温より高い温度ＲＴ＋αの場合の方が、ΔＶｘ高くなる。つまり、閾値補償期間を変化させることによる、ゲート－ソース間電圧の上昇量、つまり、サブ画素回路の輝度の上昇量は、駆動トランジスタＴＤ_Ｂの方が、駆動トランジスタＴＤ_Ｒ及びＴＤ_Ｇより小さい。

【0076】

上述したように、オフ電流Ｉｏｆｆによる輝度の低下量は、温度が高くなるにしたがって大きくなる。したがって、本実施の形態に係る表示装置１では、制御回路１６が表示部１２に係る温度に基づいて各駆動トランジスタの閾値補償期間を制御することで、オフ電流Ｉｏｆｆによる輝度の低下の少なくとも一部を相殺することができる。より具体的には、制御回路１６は、表示部１２に係る温度が高くなるにしたがって、閾値補償期間を短くする。これにより、図１１に示されるように、各サブ画素回路のゲート－ソース間電圧Ｖｇｓ比の温度上昇に伴う低下を抑制できるため、オフ電流Ｉｏｆｆに起因する輝度変動を許容輝度範囲内に収めることが可能となる。つまり、表示装置１における温度に依存するホワイトバランスの崩れを抑制できる。また、制御回路１６による上記制御は、温度センサ１９によって検出された温度に基づいて、ゲートドライバ１３から出力される駆動パルスのタイミングを変動させることにより実現できるため、簡素化された構成で制御回路１６を実現できる。

【0077】

なお、従来の表示装置においては、すべてのサブ画素回路において十分に閾値補償が完了するように、閾値補償期間を十分に長く確保している。一方、本実施の形態に係る表示装置１においては、表示部１２の温度が高い場合に、閾値補償期間を短縮するため、サブ画素回路毎に閾値補償の程度がばらつくおそれがある。このような閾値補償の程度のばらつきに起因するサブ画素回路毎の輝度バラツキについて、図１２を用いて説明する。図１２は、本実施の形態に係る閾値補償期間の長さと、サブ画素回路毎の輝度バラツキとの関係を示すグラフである。図１２において、横軸が閾値補償期間の長さを示し、縦軸が輝度バラツキの大きさを示す。なお、横軸の閾値補償期間の長さは、左から右に進むにしたがって短くなる。

【0078】

図１２に示されるように、閾値補償期間が短くなるにしたがって、閾値補償の程度がばらつくことに起因して、輝度バラツキが大きくなる。そこで、本実施の形態では、このような輝度バラツキが許容範囲内に収まるように、閾値補償期間の最小値（図１２の２Ｔ－ＴＬ）を求めて、閾値補償期間が当該最小値以上となるように制御を行ってもよい。これにより、輝度バラツキを許容範囲内に収めることができる。

【0079】

［４．制御方法］
次に、本実施の形態に係る表示装置１の制御方法について、図１３を用いて説明する。図１３は、本実施の形態に係る表示装置１の制御方法の流れを示すフローチャートである。

【0080】

図１３に示されるように、まず、制御回路１６は、表示部１２に係る温度を検出する（Ｓ１０）。本実施の形態では、制御回路１６は、温度センサ１９からの信号に基づいて、表示部１２に係る温度を検出する。

【0081】

続いて、制御回路１６は、複数の画素回路１０の各々の第一駆動トランジスタ及び第二駆動トランジスタの閾値補償期間を制御する（Ｓ２０）。具体的には、制御回路１６は、表示部１２に係る温度が高くなるにしたがって、駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ及びＴＤ_Ｂの閾値補償期間を短くする。

【0082】

以上のような制御方法により、上述したように、簡素化された構成で、温度に依存するホワイトバランスの崩れを抑制できる。

【0083】

（その他の実施の形態）
以上、本開示に係る表示装置などについて、実施の形態に基づいて説明したが、本開示に係る表示装置などは、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る処理回路などを内蔵した各種機器も本開示に含まれる。

【0084】

例えば、上記実施の形態では、発光素子として有機ＥＬ素子を用いたが、発光素子は、有機ＥＬ素子に限定されない。例えば、発光素子として、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子などを用いてもよい。

【0085】

また、本開示に係る表示装置における画素回路の構成は、上記実施の形態で用いた画素回路の構成に限定されない。例えば、画素回路は、一つ又は二つのサブ画素回路だけを有してもよいし、４つ以上のサブ画素回路を有してもよい。また、サブ画素回路の構成は、上記実施の形態で用いた画素回路の構成に限定されない。サブ画素回路として、他の公知のサブ画素回路を用いてもよい。

【0086】

また、画素回路１０における各サブ画素回路の配置構成は、上記実施の形態のようなＳｔｒｉｐｅ型の配置構成に限定されない。例えば、各サブ画素回路の配置構成は、Ｓ－Ｓｔｒｉｐｅ型、Ｐｅｎｔａｉｌ型などであってもよい。

【0087】

また、上記実施の形態では、ゲートドライバ１３は、表示部１２の片側のみから信号を入力したが、表示部１２の両側から信号を入力してもよい。

【0088】

また、データドライバ１５の実装態様として、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）型の実装態様が採用されてもよいし、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｌｅｘｉｂｌｅ）型の実装態様が採用されてもよい。

【産業上の利用可能性】

【0089】

本開示は、ホワイトバランスの崩れを抑制できる表示装置として、携帯情報端末、パーソナルコンピュータ、テレビジョン受信機などの様々な映像表示装置に広く利用できる。

【符号の説明】

【0090】

１、１００１ 表示装置
１０ 画素回路
１１Ｒ、１１Ｇ、１１Ｂ サブ画素回路
１２ 表示部
１３ ゲートドライバ
１５ データドライバ
１６、１０１６ 制御回路
１７ 電源
１９ 温度センサ
ＣＳ_Ｂ、ＣＳ_Ｇ、ＣＳ_Ｒ コンデンサ
ＥＬ_Ｂ、ＥＬ_Ｇ、ＥＬ_Ｒ 発光素子
Ｌｃａｔ 負電源線
Ｌｉｎｉ 初期化電位線
Ｌｒｅｆ 参照電位線
Ｌｖｃｃ 正電源線
Ｔ１_Ｂ、Ｔ１_Ｇ、Ｔ１_Ｒ 初期化トランジスタ
Ｔ２_Ｂ、Ｔ２_Ｇ、Ｔ２_Ｒ 参照トランジスタ
Ｔ３_Ｂ、Ｔ３_Ｇ、Ｔ３_Ｒ 書込みトランジスタ
ＴＤ_Ｂ、ＴＤ_Ｇ、ＴＤ_Ｒ 駆動トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】