(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022163423
(43)【公開日】2022-10-26
(54)【発明の名称】積層セラミックコンデンサ
(51)【国際特許分類】
H01G 4/30 20060101AFI20221019BHJP
【ＦＩ】
H01G4/30 513
H01G4/30 512
H01G4/30 201C
H01G4/30 201K
H01G4/30 201F
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2021068343
(22)【出願日】2021-04-14
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100079577
【弁理士】
【氏名又は名称】岡田 全啓
(74)【代理人】
【識別番号】100167966
【弁理士】
【氏名又は名称】扇谷 一
(72)【発明者】
【氏名】村松 諭
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC02
5E001AC09
5E001AD02
5E001AE02
5E001AE03
5E001AE04
5E001AF06
5E082AA01
5E082AB03
5E082EE04
5E082EE23
5E082EE35
5E082FF05
5E082FG04
5E082FG26
5E082FG46
5E082GG10
5E082GG11
5E082GG28
5E082JJ03
5E082JJ06
5E082JJ12
5E082PP09
(57)【要約】
【課題】積層体の側面に外部電極を有する積層セラミックコンデンサであって、内部電極層が積層方向おいて重なる領域である有効領域を拡大させ、大容量化を図ることができる積層セラミックコンデンサを提供する。
【解決手段】本発明に係る積層セラミックコンデンサは、複数の誘電体層が積層される積層体と該積層体の両端面に引き出される第１の内部電極層と該積層体の両端面及び両側面の何れにも引き出されない第２の内部電極層とを備える。該積層体は複数の内部電極層が対向する内層部と両主面側に位置する主面側外層部と両側面側に位置する側面側外層部と両端面側に位置する端面側外層部とを備える。両側面側外層部には、第２の内部電極層に接続される接続導体が配置される。第１及び第２の外部電極は第１の内部電極層と接続され、第３及び第４の外部電極は第２の内部電極層が接続導体を介して接続される。
【選択図】図９
【解決手段】本発明に係る積層セラミックコンデンサは、複数の誘電体層が積層される積層体と該積層体の両端面に引き出される第１の内部電極層と該積層体の両端面及び両側面の何れにも引き出されない第２の内部電極層とを備える。該積層体は複数の内部電極層が対向する内層部と両主面側に位置する主面側外層部と両側面側に位置する側面側外層部と両端面側に位置する端面側外層部とを備える。両側面側外層部には、第２の内部電極層に接続される接続導体が配置される。第１及び第２の外部電極は第１の内部電極層と接続され、第３及び第４の外部電極は第２の内部電極層が接続導体を介して接続される。
【選択図】図９
【特許請求の範囲】
【請求項1】
複数の積層された誘電体層と、前記誘電体層上に積層された複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、積層方向直交する長さ方向に相対する第１の端面および第２の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面を有する積層体と、
前記第１の端面上に配置されている第１の外部電極と、
前記第２の端面上に配置されている第２の外部電極と、
前記第１の側面上に配置されている第３の外部電極と、
前記第２の側面上に配置されている第４の外部電極と、
を有する、積層セラミックコンデンサであって、
前記積層体は、
前記複数の内部電極層が対向する内層部と、
前記第１の側面側に位置し、前記第１の側面と前記第１の側面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第１の側面側外層部と、
前記第２の側面側に位置し、前記第２の側面と前記第２の側面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第２の側面側外層部と、
前記第１の端面側に位置し、前記第１の端面と前記第１の端面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第１の端面側外層部と、
前記第２の端面側に位置し、前記第２の端面と前記第２の端面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第２の端面側外層部と、
を有し、
前記複数の内部電極層は、前記複数の誘電体層上に配置され、前記第１の端面および前記第２の端面に引き出された第１の内部電極層と、
前記複数の誘電体層上に配置され、前記第１の主面および前記第２の主面、前記第１の側面、前記第２の側面ならびに前記第１の端面、前記第２の端面のいずれにも引き出されていない第２の内部電極層と、を有し、
前記第１の側面側外層部および第２の側面側外層部には、前記第２の内部電極層に接続される接続導体が配置され、前記第２の内部電極層は前記接続導体を介して前記第３の外部電極および前記第４の外部電極と接続される、積層セラミックコンデンサ。
前記第１の端面上に配置されている第１の外部電極と、
前記第２の端面上に配置されている第２の外部電極と、
前記第１の側面上に配置されている第３の外部電極と、
前記第２の側面上に配置されている第４の外部電極と、
を有する、積層セラミックコンデンサであって、
前記積層体は、
前記複数の内部電極層が対向する内層部と、
前記第１の側面側に位置し、前記第１の側面と前記第１の側面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第１の側面側外層部と、
前記第２の側面側に位置し、前記第２の側面と前記第２の側面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第２の側面側外層部と、
前記第１の端面側に位置し、前記第１の端面と前記第１の端面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第１の端面側外層部と、
前記第２の端面側に位置し、前記第２の端面と前記第２の端面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第２の端面側外層部と、
を有し、
前記複数の内部電極層は、前記複数の誘電体層上に配置され、前記第１の端面および前記第２の端面に引き出された第１の内部電極層と、
前記複数の誘電体層上に配置され、前記第１の主面および前記第２の主面、前記第１の側面、前記第２の側面ならびに前記第１の端面、前記第２の端面のいずれにも引き出されていない第２の内部電極層と、を有し、
前記第１の側面側外層部および第２の側面側外層部には、前記第２の内部電極層に接続される接続導体が配置され、前記第２の内部電極層は前記接続導体を介して前記第３の外部電極および前記第４の外部電極と接続される、積層セラミックコンデンサ。
【請求項2】
前記内層部に位置する前記誘電体層の組成と、前記第１の側面側外層部および第２の側面側外層部の組成は異なり、
前記内層部に位置する前記誘電体層の組成と、前記第１の端面側外層部および第２の端面側外層部の組成は同じである、請求項１に記載の積層セラミックコンデンサ。
前記内層部に位置する前記誘電体層の組成と、前記第１の端面側外層部および第２の端面側外層部の組成は同じである、請求項１に記載の積層セラミックコンデンサ。
【請求項3】
前記接続導体は、前記第１の内部電極層および前記第２の内部電極層を構成する金属と同種の金属で形成される、請求項１または請求項２に記載の積層セラミックコンデンサ。
【請求項4】
前記第１の側面側外層部および前記第２の側面側外層部の厚みは、５μｍ以上３０μｍ以下である、請求項１ないし請求項３のいずれかに記載の積層セラミックコンデンサ。
【請求項5】
前記第１の端面側外層部および前記第２の端面側外層部の厚みは、１０μｍ以上７０μｍ以下である、請求項１ないし請求項４のいずれかに記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、積層セラミックコンデンサに関する。
【背景技術】
【0002】
従来、内部電極と誘電体層とが交互に複数積層された積層体と、内部電極と電気的に接続され、積層体の表面に形成された外部電極とを備えた電子部品が知られている。
【0003】
そのような電子部品の１つとして、特許文献１には、積層体の両端面に外部電極を設けるとともに、両側面に外部端子を設けた積層セラミックコンデンサが記載されている。この積層セラミックコンデンサでは、積層体の両端面に引き出された信号用内部電極と、積層体の両側面に引き出された接地用内部電極とが誘電体層を介して交互に積層されている。そして、積層体の両端面に、信号用内部電極と電気的に接続される外部電極が設けられ、積層体の両側面に、接地用内部電極と電気的に接続される接地用外部端子が設けられている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１６－８６１１８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献１に記載の積層セラミックコンデンサでは、接地用内部電極は、積層体の両側面に引き出される部分を有するので、信号用内部電極と接地用内部電極とが積層方向において重なる領域である有効領域が小さくなり、その分、静電容量が小さくなるという問題がある。
【0006】
それゆえに、この発明の主たる目的は、積層体の側面に外部電極を有する積層セラミックコンデンサであって、内部電極層が積層方向おいて重なる領域である有効領域を拡大させ、大容量化を図ることができる積層セラミックコンデンサを提供することである。
【課題を解決するための手段】
【0007】
この発明に係る積層セラミックコンデンサは、複数の積層された誘電体層と、誘電体層上に積層された複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、積層方向直交する長さ方向に相対する第１の端面および第２の端面と、積層方向および長さ方向に直交する幅方向に相対する第１の側面および第２の側面を有する積層体と、第１の端面上に配置されている第１の外部電極と、第２の端面上に配置されている第２の外部電極と、第１の側面上に配置されている第３の外部電極と、第２の側面上に配置されている第４の外部電極と、を有する、積層セラミックコンデンサであって、積層体は、複数の内部電極層が対向する内層部と、第１の側面側に位置し、第１の側面と第１の側面側の内層部の最表面とその最表面の延長線上との間に位置する複数の誘電体層から形成される第１の側面側外層部と、第２の側面側に位置し、第２の側面と第２の側面側の内層部の最表面とその最表面の延長線上との間に位置する複数の誘電体層から形成される第２の側面側外層部と、第１の端面側に位置し、第１の端面と第１の端面側の内層部の最表面とその最表面の延長線上との間に位置する複数の誘電体層から形成される第１の端面側外層部と、第２の端面側に位置し、第２の端面と第２の端面側の内層部の最表面とその最表面の延長線上との間に位置する複数の誘電体層から形成される第２の端面側外層部と、を有し、複数の内部電極層は、複数の誘電体層上に配置され、第１の端面および第２の端面に引き出された第１の内部電極層と、複数の誘電体層上に配置され、第１の主面および第２の主面、第１の側面、第２の側面ならびに第１の端面、第２の端面のいずれにも引き出されていない第２の内部電極層と、を有し、第１の側面側外層部および第２の側面側外層部には、第２の内部電極層に接続される接続導体が配置され、第２の内部電極層は接続導体を介して第３の外部電極および第４の外部電極と接続される、積層セラミックコンデンサである。
【0008】
この発明に係る積層セラミックコンデンサは、積層体の第１の端面上に第１の外部電極層が配置され、そして第２の端面上に第２の外部電極が配置されるとともに、第１の側面上に第３の外部電極が配置され、第２の側面上に第４の外部電極が配置されているが、積層体において、内層部の幅方向に所望の大きさで内部電極層を配置させることができるので、このような積層セラミックコンデンサにおいて、内部電極層が高さ方向において重なる領域である有効領域を拡大させることができ、その結果、有効体積の向上による大容量化を図ることができる。
【発明の効果】
【0009】
この発明によれば、積層体の側面に外部電極を有する積層セラミックコンデンサであって、内部電極層が積層方向おいて重なる領域である有効領域を拡大させ、大容量化を図ることができる積層セラミックコンデンサを提供し得る。
【0010】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【0011】
【図1】この発明の実施の形態にかかる積層セラミックコンデンサ（３端子型積層セラミックコンデンサ）の一例を示す外観斜視図である。
【図2】この発明の実施の形態にかかる積層セラミックコンデンサ（３端子型積層セラミックコンデンサ）の一例を示す上面図である。
【図10】この発明の実施の形態にかかる積層セラミックコンデンサを構成する積層体の分解斜視図である。
【図11】本発明にかかる積層セラミックコンデンサの製造工程において準備される第１の内部電極層のパターンが形成された誘電体シートの斜視図である。
【図12】本発明にかかる積層セラミックコンデンサの製造工程において準備される第２の内部電極層のパターンが形成された誘電体シートの斜視図である。
【図13】本発明にかかる積層セラミックコンデンサの製造工程において製造される内層用の積層ブロックの斜視図である。
【図14】（ａ）ないし（ｅ）は、側面側外層部用ブロックの製造工程の説明図である。
【図15】内層用短冊状ブロックに対して第１の側面側外層部および第２の側面側外層部用の短冊状ブロックが圧着された状態を示した図である。
【図16】本発明にかかる積層セラミックコンデンサの製造工程において製造される積層チップの外観斜視図である。
【発明を実施するための形態】
【0012】
１．積層セラミックコンデンサ
この発明の実施の形態にかかる積層セラミックコンデンサについて説明する。この実施の形態にかかる積層セラミックコンデンサは、３端子型積層セラミックコンデンサである。
この発明の実施の形態にかかる積層セラミックコンデンサについて説明する。この実施の形態にかかる積層セラミックコンデンサは、３端子型積層セラミックコンデンサである。
【0013】
図１は、この発明の実施の形態にかかる積層セラミックコンデンサ（３端子型積層セラミックコンデンサ）の一例を示す外観斜視図である。図２は、この発明の実施の形態にかかる積層セラミックコンデンサ（３端子型積層セラミックコンデンサ）の一例を示す上面図である。図３は、図２の線ＩＩＩ－ＩＩＩにおける断面図である。図４は、図２の線ＩＶ－ＩＶにおける断面図である。図５は、図２の線Ｖ－Ｖにおける断面図である。図６は、図２の線ＶＩ－ＶＩにおける断面図である。図７は、図５に示す側面側外部電極層の変形例を示した断面図である。図８は、図３の線ＶＩＩＩ－ＶＩＩＩにおける断面図である。図９は、図３の線ＩＸ－ＩＸにおける断面図である。図１０は、この発明の実施の形態にかかる積層セラミックコンデンサを構成する積層体の分解斜視図である。
【0014】
図１に示すように、積層セラミックコンデンサ１０は、たとえば、直方体状の積層体１２と、外部電極３０とを含む。
【0015】
（Ａ）積層体
積層体１２は、積層された複数の誘電体層１４と、誘電体層１４上に積層された複数の内部電極層１６とを有する。誘電体層１４と内部電極層１６は、高さ方向ｘに積層される。
また、積層体１２は、複数の内部電極層１６として、複数の第１内部電極層１６ａおよび複数の第２内部電極層１６ｂを有する。
積層体１２は、積層された複数の誘電体層１４と、誘電体層１４上に積層された複数の内部電極層１６とを有する。誘電体層１４と内部電極層１６は、高さ方向ｘに積層される。
また、積層体１２は、複数の内部電極層１６として、複数の第１内部電極層１６ａおよび複数の第２内部電極層１６ｂを有する。
【0016】
積層体１２は、高さ方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
【0017】
積層体１２の寸法は、特に限定されない。
【0018】
積層体１２は、内層部１８と、高さ方向ｘにおいて内層部１８を挟みこむように配置された第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂと、を有する。
【0019】
内層部１８は、複数の誘電体層１４と複数の内部電極層１６とを含む。内層部１８は、高さ方向ｘにおいて、最も第１の主面１２ａ側に位置する内部電極層１６から最も第２の主面１２ｂ側に位置する内部電極層１６までを含む。内層部１８では、複数の内部電極層１６が誘電体層１４を介して対向して配置されている。内層部１８は、静電容量を発生させ、実質的にコンデンサとして機能する部分である。
【0020】
第１の主面側外層部２０ａは、第１の主面１２ａ側に位置する。第１の主面側外層部２０ａは、第１の主面１２ａと第１の主面１２ａに最も近い内部電極層１６との間に位置する複数の誘電体層１４の集合体である。
第２の主面側外層部２０ｂは、第２の主面１２ｂ側に位置する。第２の主面側外層部２０ｂは、第２の主面１２ｂと第２の主面１２ｂに最も近い内部電極層１６との間に位置する複数の誘電体層１４の集合体である。
第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂで用いられる誘電体層１４は、内層部１８で用いられる誘電体層１４と同じものであってもよい。
第２の主面側外層部２０ｂは、第２の主面１２ｂ側に位置する。第２の主面側外層部２０ｂは、第２の主面１２ｂと第２の主面１２ｂに最も近い内部電極層１６との間に位置する複数の誘電体層１４の集合体である。
第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂで用いられる誘電体層１４は、内層部１８で用いられる誘電体層１４と同じものであってもよい。
【0021】
第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの高さ方向ｘの寸法は、１０μｍ以上５０μｍ以下であることが好ましい。
【0022】
なお、積層体１２は、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面１２ｃ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第１の側面側外層部２２ａを有する。
同様に、積層体１２は、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の側面側外層部２２ｂを有する。
同様に、積層体１２は、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の側面側外層部２２ｂを有する。
【0023】
第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの幅方向ｙの寸法は、５μｍ以上３０μｍ以下であることが好ましい。これにより、積層セラミックコンデンサ１０の有効面積を大きくすることができるため、取得容量を向上させる効果を有する。
【0024】
第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの幅方向ｙの寸法は、高さ方向ｘに沿って、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの寸法を複数箇所で測定し、複数箇所における測定値に基づいて算出された平均値を意味する。
【0025】
ここで、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの幅方向ｙの寸法の測定方法は次の通りである。
すなわち、まず、積層セラミックコンデンサ１０の幅方向ｙと高さ方向ｘを含むＷＴ断面を露出させる。次に、ＷＴ断面の第１の内部電極層１６ａおよび第２の内部電極層１６ｂの幅方向ｙの端部と、幅方向ｙの両外側に位置する２つ側面側外層部のうちのいずれか一方の第１の側面側外層部２２ａまたは第２の側面側外層部２２ｂとが同一視野に収まるように光学顕微鏡により撮像する。撮像箇所は、高さ方向ｘにおいて、上部、中央部、および下部の３箇所である。そして、上部、中央部、および下部において、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの幅方向ｙの端部から、第１の側面１２ｃまたは第２の側面１２ｄに向かって幅方向ｙに平行な複数の線分をそれぞれ引き、それぞれの線分の長さを測定する。このように測定した線分の長さについて、上部、中央部、および下部それぞれの平均値を算出する。そして、それぞれの平均値をさらに平均化することにより、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの幅方向ｙの寸法を得る。
すなわち、まず、積層セラミックコンデンサ１０の幅方向ｙと高さ方向ｘを含むＷＴ断面を露出させる。次に、ＷＴ断面の第１の内部電極層１６ａおよび第２の内部電極層１６ｂの幅方向ｙの端部と、幅方向ｙの両外側に位置する２つ側面側外層部のうちのいずれか一方の第１の側面側外層部２２ａまたは第２の側面側外層部２２ｂとが同一視野に収まるように光学顕微鏡により撮像する。撮像箇所は、高さ方向ｘにおいて、上部、中央部、および下部の３箇所である。そして、上部、中央部、および下部において、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの幅方向ｙの端部から、第１の側面１２ｃまたは第２の側面１２ｄに向かって幅方向ｙに平行な複数の線分をそれぞれ引き、それぞれの線分の長さを測定する。このように測定した線分の長さについて、上部、中央部、および下部それぞれの平均値を算出する。そして、それぞれの平均値をさらに平均化することにより、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの幅方向ｙの寸法を得る。
【0026】
第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂには、第２の内部電極層１６ｂに接続される接続導体１７が配置され、第２の内部電極層１６ｂは接続導体１７を介して第３の外部電極３０ｃおよび第４の外部電極３０ｄに接続される。接続導体１７の詳細は、後述される。
【0027】
なお、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂは、例えば、焼成後に内層部１８、主面側外層部２０ａ，２０ｂおよび端面側外層部２４ａ，２４ｂとなる積層体チップを作製した後、積層体チップの両側面にセラミックグリーンシートを貼り付けて焼成することにより形成することができる。なお、両側面にセラミックグリーンシートとなるセラミックスラリーを塗布してもよい。
【0028】
また、積層体１２は、第１の端面側１２ｅ側に位置し、第１の端面１２ｅと第１の端面１２ｅ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第１の端面側外層部２４ａを有する。
同様に、積層体１２は、第２の端面１２ｆ側に位置し、第２の端面１２ｆと第２の端面１２ｆ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の端面側外層部２４ｂを有する。
同様に、積層体１２は、第２の端面１２ｆ側に位置し、第２の端面１２ｆと第２の端面１２ｆ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の端面側外層部２４ｂを有する。
【0029】
第１の端面側外層部２４ａおよび第２の端面側外層部２４ｂの長さ方向ｚの寸法は、１０μｍ以上７０μｍ以下であることが好ましい。これにより外部からの水分侵入を抑制し、絶縁性を担保することができる。また、所定の静電容量を満たすために、有効面積を確保することができる。
【0030】
内層部１８に位置する誘電体層１４の組成と、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの組成は異なり、内層部１８に位置する誘電体層１４の組成と、第１の端面側外層部２４ａおよび第２の端面側外層部２４ｂの組成は同じである。これにより、側面側外層部の組成を変更し、より緻密にすることができるため、外部からの水分侵入を抑制し、より高品質なチップを作成することができる。
【0031】
具体的には、内層部１８に位置する誘電体層１４の組成は、ＢａＴｉＯ3が主成分となる誘電体セラミックを用いる。また、これらの主成分にＭｎ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
【0032】
第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの組成は、ＢａＴｉＯ3が主成分となる誘電体セラミックを用いる。また、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂには、上記の主成分に加えて、Ｍｇ化合物の副成分が添加されている。ここで、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂにＭｇ化合物の副成分が添加されることにより、内層部１８に位置する誘電体層１４の組成と、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの組成は異なることになる。なお、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂには、内層部１８と同様にＭｎ化合物、Ｎｉ化合物などの副成分がさらに添加されていてもよい。
【0033】
第１の端面側外層部２４ａおよび第２の端面側外層部２４ｂの組成は、ＢａＴｉＯ3が主成分となる誘電体セラミックを用いる。また、これらの主成分にＭｎ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
【0034】
ここで、内層部１８に位置する誘電体層１４の組成と、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの組成の測定方法は、次の通りである。
すなわち、積層セラミックコンデンサ１０を、例えば、破断や研磨によって断面を形成することで内部を観察できる状態とする。そして、その断面部を波長分散型Ｘ線分析装置（ＷＤＸ）もしくは透過型電子顕微鏡（ＴＥＭ）を用いて、組成分析を行うことで、内層部１８、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの組成を分析することができる。また、第１の端面側外層部２４ａ、第２の端面側外層部２４ｂにおいても同様な方法で分析することができる。
すなわち、積層セラミックコンデンサ１０を、例えば、破断や研磨によって断面を形成することで内部を観察できる状態とする。そして、その断面部を波長分散型Ｘ線分析装置（ＷＤＸ）もしくは透過型電子顕微鏡（ＴＥＭ）を用いて、組成分析を行うことで、内層部１８、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの組成を分析することができる。また、第１の端面側外層部２４ａ、第２の端面側外層部２４ｂにおいても同様な方法で分析することができる。
【0035】
焼成後の誘電体層１４の厚みは、０．３μｍ以上４．０μｍ以下であることが好ましい。
積層される誘電体層１４の枚数は、２０枚以上１０００枚以下であることが好ましい。なお、この誘電体層１４の枚数は、内層部１８の誘電体層１４の枚数と、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの誘電体層１４の枚数との総数である。
積層される誘電体層１４の枚数は、２０枚以上１０００枚以下であることが好ましい。なお、この誘電体層１４の枚数は、内層部１８の誘電体層１４の枚数と、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの誘電体層１４の枚数との総数である。
【0036】
なお、図７に示すように、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂは、幅方向ｙに複数設けられていてもよい。具体的には、第１の側面側外層部２２ａは、外側第１の側面側外層部２２ａ1および内側第１の側面側外層部２２ａ2を備え、第２の側面側外層部２２ｂは、外側第２の側面側外層部２２ｂ1および内側第２の側面側外層部２２ｂ2を備えていてもよい。
【0037】
外側第１の側面側外層部２２ａ1は、積層体１２の第１の側面１２ｃ側に位置し、外側第２の側面側外層部２２ｂ1は、積層体１２の第２の側面１２ｄ側に位置する。
内側第１の側面側外層部２２ａ2は、内層部１８側、すなわち、外側第１の側面側外層部２２ａ1よりも幅方向ｙの内側に位置し、内側第２の側面側外層部２２ｂ2は、内層部１８側、すなわち、外側第２の側面側外層部２２ｂ1よりも幅方向ｙの内側に位置する。
内側第１の側面側外層部２２ａ2は、内層部１８側、すなわち、外側第１の側面側外層部２２ａ1よりも幅方向ｙの内側に位置し、内側第２の側面側外層部２２ｂ2は、内層部１８側、すなわち、外側第２の側面側外層部２２ｂ1よりも幅方向ｙの内側に位置する。
【0038】
なお、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂが、複数設けられていることは、外側第１の側面側外層部２２ａ1と内側第１の側面側外層部２２ａ2との焼結性の違い、および外側第２の側面側外層部２２ｂ1と内側第２の側面側外層部２２ｂ2との焼結性の違いにより、光学顕微鏡を用いて観察することで容易に境界を確認することができる。すなわち、外側第１の側面側外層部２２ａ1および内側第１の側面側外層部２２ａ2との間、および外側第２の側面側外層部２２ｂ1および内側第２の側面側外層部２２ｂ2との間には、境界が存在する。
【0039】
この変形例において、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂは、例えば、ＢａＴｉＯ3などの主成分からなるペロブスカイト構造を有する誘電体セラミック材料からなる誘電体で構成されている。これらの主成分に、Ｓｉが添加剤として含まれている。
【0040】
外側第１の側面側外層部２２ａ1および外側第２の側面側外層部２２ｂ1は、内側第１の側面側外層部２２ａ2および内側第２の側面側外層部２２ｂ2と比べて、Ｓｉの含有量が多いことが好ましい。すなわち、外側第１の側面側外層部２２ａ1および外側第２の側面側外層部２２ｂ1において、Ｔｉに対するＳｉのモル比は、内側第１の側面側外層部２２ａ2および内側第２の側面側外層部２２ｂ2のＴｉに対するＳｉのモル比よりも高い。例えば、外側第１の側面側外層部２２ａ1および外側第２の側面側外層部２２ｂ1におけるＴｉに対するＳｉのモル比は３．５以上６．０以下であり、内側第１の側面側外層部２２ａ2および内側第２の側面側外層部２２ｂ2におけるＴｉに対するＳｉのモル比は０．０２以上３．５以下である。なお、各モル比は、ＷＤＸ分析もしくはＴＥＭにより測定できる。
【0041】
Ｓｉは焼結助剤として働くため、積層セラミックコンデンサ１０の製造時の焼成により得られる外側第１の側面側外層部２２ａ1および外側第２の側面側外層部２２ｂ1は、内側第１の側面側外層部２２ａ2および内側第２の側面側外層部２２ｂ2よりも緻密な構造となる。これにより、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの強度を向上させることができる。その結果、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに亀裂や欠けが生じ難くなり、内部への水分の侵入を抑制することができる。
【0042】
（Ｂ）内部電極層
積層体１２は、複数の内部電極層１６として、複数の第１内部電極層１６ａおよび複数の第２内部電極層１６ｂを有する。
すなわち、複数の内部電極層１６は、複数の誘電体層１４上に配置され、第１の端面１２ｅおよび第２の端面１２ｆに引き出される第１の内部電極層１６ａと、複数の誘電体層１４上に配置され、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆのいずれにも引き出されていない第２の内部電極層１６ｂと、を有している。
積層体１２は、複数の内部電極層１６として、複数の第１内部電極層１６ａおよび複数の第２内部電極層１６ｂを有する。
すなわち、複数の内部電極層１６は、複数の誘電体層１４上に配置され、第１の端面１２ｅおよび第２の端面１２ｆに引き出される第１の内部電極層１６ａと、複数の誘電体層１４上に配置され、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆのいずれにも引き出されていない第２の内部電極層１６ｂと、を有している。
【0043】
第１の内部電極層１６ａは、図８に示すように、略矩形に形成され、長さ方向ｚの中央部において、幅方向ｙの両端辺に切り欠き部２６を有している。すなわち、第１の内部電極層１６ａは、誘電体層１４の幅方向ｙの寸法に対して、切り欠き部２６の分だけ幅方向ｙの寸法の小さい大きさを有している。
第１の内部電極層１６ａは、長さ方向ｚにおいて、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆにまで延伸している。第１の内部電極層１６ａは、幅方向ｙにおいて、切り欠き部２６を除いて第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂと接する位置まで延伸している。
また、切り欠き部２６に対向するように、第１の側面側外層部２２ａにおいて、後述される第１の接続導体１７ａが配置される。
第１の内部電極層１６ａは、長さ方向ｚにおいて、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆにまで延伸している。第１の内部電極層１６ａは、幅方向ｙにおいて、切り欠き部２６を除いて第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂと接する位置まで延伸している。
また、切り欠き部２６に対向するように、第１の側面側外層部２２ａにおいて、後述される第１の接続導体１７ａが配置される。
【0044】
第２の内部電極層１６ｂは、外部電極３０が配置される第１の端面１２ｅおよび第２の端面１２ｆとは接触しない形状を有する。すなわち、図９に示すように、第２の内部電極層１６ｂは、幅方向ｙにおいて、第１の側面側外層部２２ａと第２の側面側外層部２２ｂと接する位置まで延伸している。また、第２の内部電極層１６ｂは、長さ方向ｚにおいて、その一方端部は積層体１２の第１の端面１２ｅにまでは延伸せず、その他方端部は積層体１２の第２の端面１２ｆにまでは延伸していない。したがって、誘電体層１４の大きさを基準とすると、第２の内部電極層１６ｂの長さ方向ｚにおける一方端部は、長さ方向ｚにおいて、第１の端面１２ｅから所定の距離だけ内側に位置し、第２の内部電極層１６ｂの長さ方向ｚにおける他方端部は、長さ方向ｚにおいて、第２の端面１２ｆから所定の距離だけ内側に位置している。
第２の内部電極層１６ｂは、後述される第２の接続導体１７ｂを介して、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに設けられた第３の外部電極３０ｃおよび第４の外部電極３０ｄに接続される。言い換えると、第２の内部電極層１６ｂは、幅方向ｙに突出して第３の外部電極３０ｃおよび第４の外部電極３０ｄと接続するための引き出し部を有していない。
第２の内部電極層１６ｂの幅方向ｙにおける最大寸法は、第１の内部電極層１６ａの幅方向ｙにおける最大寸法と略同一である。
第２の内部電極層１６ｂは、後述される第２の接続導体１７ｂを介して、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに設けられた第３の外部電極３０ｃおよび第４の外部電極３０ｄに接続される。言い換えると、第２の内部電極層１６ｂは、幅方向ｙに突出して第３の外部電極３０ｃおよび第４の外部電極３０ｄと接続するための引き出し部を有していない。
第２の内部電極層１６ｂの幅方向ｙにおける最大寸法は、第１の内部電極層１６ａの幅方向ｙにおける最大寸法と略同一である。
【0045】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、例えばＮｉを含む。なお、第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、Ｎｉ以外に、例えば、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕなどの金属を含んでいてもよい。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、共材として、誘電体層１４に含まれる誘電体セラミックと同じ誘電体材料を含んでいてもよい。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、共材として、誘電体層１４に含まれる誘電体セラミックと同じ誘電体材料を含んでいてもよい。
【0046】
第１の内部電極層１６ａと第２の内部電極層１６ｂとを含む内部電極層１６の積層枚数は、例えば、２０枚以上１０００枚以下である。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂの厚みは、例えば、０．１μｍ以上０．８μｍ以下であることが好ましい。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂの厚みは、例えば、０．１μｍ以上０．８μｍ以下であることが好ましい。
【0047】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、ＳｉおよびＴｉを含んでいる。幅方向ｙにおける寸法が均一である第２の内部電極層１６ｂに含まれるＴｉに対するＳｉのモル比は、第２の内部電極層１６ｂの幅方向ｙにおける中央部と比べて、幅方向ｙにおける端部の方が大きい。すなわち、第２の内部電極層１６ｂの幅方向ｙにおける端部には、Ｓｉが偏析している。同様に、第１の内部電極層１６ａの幅方向ｙにおける端部にも、Ｓｉが偏析している。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂに含まれるＴｉとＳｉのそれぞれの量は、例えば、積層セラミックコンデンサ１０を研磨して、第２の内部電極層１６ｂを露出させた後、波長分散型Ｘ線分析装置（ＷＤＸ）を用いて求めることができる。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂに含まれるＴｉとＳｉのそれぞれの量は、例えば、積層セラミックコンデンサ１０を研磨して、第２の内部電極層１６ｂを露出させた後、波長分散型Ｘ線分析装置（ＷＤＸ）を用いて求めることができる。
【0048】
（Ｃ）接続導体
接続導体１７は、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの内部に配置されている。
接続導体１７は、第１の内部電極層１６ａと同じ高さ位置の層に配置される第１の接続導体１７ａと、第２の内部電極層１６ｂと同じ高さ位置の層に配置される第２の接続導体１７ｂとを含む。
接続導体１７は、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの内部に配置されている。
接続導体１７は、第１の内部電極層１６ａと同じ高さ位置の層に配置される第１の接続導体１７ａと、第２の内部電極層１６ｂと同じ高さ位置の層に配置される第２の接続導体１７ｂとを含む。
【0049】
第１の接続導体１７ａは、第１の内部電極層１６ａの切り欠き部２６とは所定の間隔をあけて対向する位置に配置され、第１の内部電極層１６ａとは電気的に接続されない。第１の接続導体１７ａは、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄから露出され、その露出部分は、第３の外部電極３０ｃおよび第４の外部電極３０ｄにより覆われている。また、第１の接続導体１７ａは、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂとなる部分の誘電体層１４上に配置されている。
【0050】
第２の接続導体１７ｂは、第２の内部電極層１６ｂと第３の外部電極３０ｃおよび第２の内部電極層１６ｂと第４の外部電極３０ｄとを電気的に接続するように配置されている。また、第２の接続導体１７ｂは、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂとなる部分の誘電体層１４上に配置されている。
これにより、幅方向ｙの側面側外層部の形成と同時に内部電極層１６と外部電極３０に至るパスを形成することができるため、複数端子を有する形状の部品においても、幅方向ｙの側面側外層部を均一に形成かつ薄くすることができ、有効面積が増え、取得容量を向上させることができる。
これにより、幅方向ｙの側面側外層部の形成と同時に内部電極層１６と外部電極３０に至るパスを形成することができるため、複数端子を有する形状の部品においても、幅方向ｙの側面側外層部を均一に形成かつ薄くすることができ、有効面積が増え、取得容量を向上させることができる。
【0051】
接続導体１７は、例えば、Ｎｉ、Ｐｄ、Ａｇ、Ｃｕ、Ｓｎ、Ａｇ－Ｐｄ合金等を用いることができる。
接続導体１７は、第１の内部電極層１６ａおよび第２の内部電極層１６ｂを構成する金属と同種の金属で形成されることが好ましい。これにより、焼成時に同時に焼結して、特に、第２の内部電極層１６ｂと接続導体１７とのつながりを維持することができるため、所望の特性を得ることができる。
接続導体１７は、第１の内部電極層１６ａおよび第２の内部電極層１６ｂを構成する金属と同種の金属で形成されることが好ましい。これにより、焼成時に同時に焼結して、特に、第２の内部電極層１６ｂと接続導体１７とのつながりを維持することができるため、所望の特性を得ることができる。
【0052】
接続導体１７の長さ方向ｚの長さは、第２の内部電極層１６ｂの長さ方向ｚと同じ長さで形成されることが好ましいが、異なる長さで配置されていてもよい。
接続導体１７の高さ方向ｘの厚みは、第２の内部電極層１６ｂの高さ方向ｘの厚みと同じ厚みであることが好ましいが、異なる厚みで配置されていてもよい。
接続導体１７の高さ方向ｘの厚みは、第２の内部電極層１６ｂの高さ方向ｘの厚みと同じ厚みであることが好ましいが、異なる厚みで配置されていてもよい。
【0053】
（Ｄ）外部電極
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側、ならびに第１の側面１２ｃ側および第２の側面１２ｄ側には、外部電極３０が配置される。外部電極３０は、第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄを有する。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側、ならびに第１の側面１２ｃ側および第２の側面１２ｄ側には、外部電極３０が配置される。外部電極３０は、第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄを有する。
【0054】
積層体１２の第１の端面１２ｅには、第１の外部電極３０ａが配置される。第１の外部電極３０ａは、積層体１２の第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように配置される。また、第１の外部電極３０ａは、積層体１２の第１の端面１２ｅにおいて露出している第１の内部電極層１６ａに電気的に接続されている。なお、第１の外部電極３０ａは、積層体１２の第１の端面１２ｅ上のみに配置されてもよい。
【0055】
積層体１２の第２の端面１２ｆには、第２の外部電極３０ｂが配置される。第２の外部電極３０ｂは、積層体１２の第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように配置される。また、第２の外部電極３０ｂは、積層体１２の第２の端面１２ｆにおいて露出している第１の内部電極層１６ａに電気的に接続されている。なお、第２の外部電極３０ｂは、積層体１２の第２の端面１２ｆ上のみに配置されてもよい。
【0056】
積層体１２の第１の側面１２ｃには、第３の外部電極３０ｃが配置される。第３の外部電極３０ｃは、第１の側面１２ｃから延伸して第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置される。第３の外部電極３０ｃは、積層体１２の第１の側面１２ｃにおいて露出している第２の内部電極層１６ｂに接続される第２の接続導体１７ｂを介して電気的に接続されている。なお、第３の外部電極３０ｃは、積層体１２の第１の側面１２ｃ上のみに配置されてもよい。
【0057】
積層体１２の第２の側面１２ｄには、第４の外部電極３０ｄが配置される。第４の外部電極３０ｄは、第２の側面１２ｄから延伸して第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置される。第４の外部電極３０ｄは、積層体１２の第２の側面１２ｄにおいて露出している第２の内部電極層１６ｂに接続される第２の接続導体１７ｂを介して電気的に接続されている。なお、第４の外部電極３０ｄは、積層体１２の第２の側面１２ｄ上のみに配置されてもよい。
【0058】
外部電極３０は、積層体１２の表面に配置される下地電極層３２と、下地電極層３２を覆うように配置されためっき層３４とを含むことが好ましい。
【0059】
下地電極層３２は、第１の下地電極層３２ａ、第２の下地電極層３２ｂ、第３の下地電極層３２ｃおよび第４の下地電極層３２ｄを有する。
【0060】
第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように形成される。
第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように形成される。
なお、第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように形成される。
なお、第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
【0061】
第３の下地電極層３２ｃは、積層体１２の第１の側面１２ｃの表面に配置され、第１の側面１２ｃから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部を覆うように形成される。
第４の下地電極層３２ｄは、積層体１２の第２の側面１２ｄの表面に配置され、第２の側面１２ｄから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部を覆うように形成される。
なお、第３の下地電極層３２ｃは、積層体１２の第１の側面１２ｃの表面のみに配置されてもよいし、第４の下地電極層３２ｄは、積層体１２の第２の側面１２ｄの表面のみに配置されてもよい。
第４の下地電極層３２ｄは、積層体１２の第２の側面１２ｄの表面に配置され、第２の側面１２ｄから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部を覆うように形成される。
なお、第３の下地電極層３２ｃは、積層体１２の第１の側面１２ｃの表面のみに配置されてもよいし、第４の下地電極層３２ｄは、積層体１２の第２の側面１２ｄの表面のみに配置されてもよい。
【0062】
下地電極層３２は、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも１つを含む。
以下、下地電極層３２を上記の焼付け層、導電性樹脂層、薄膜層とした場合の各構成について説明する。
以下、下地電極層３２を上記の焼付け層、導電性樹脂層、薄膜層とした場合の各構成について説明する。
【0063】
（焼付け層の場合）
焼付け層は、ガラス成分と金属成分とを含む。焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層の金属成分としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラス成分および金属成分を含む導電性ペーストを積層体１２に塗布して焼付けたものである。焼付け層は、内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層１６および誘電体層１４を有する積層チップを焼成して積層体１２を得た後に、積層体１２に導電性ペーストを塗布して焼付けたものでもよい。なお、焼付け層を内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりに誘電体材料を添加したものを焼き付けて焼付け層を形成することが好ましい。
焼付け層は、ガラス成分と金属成分とを含む。焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層の金属成分としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラス成分および金属成分を含む導電性ペーストを積層体１２に塗布して焼付けたものである。焼付け層は、内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層１６および誘電体層１４を有する積層チップを焼成して積層体１２を得た後に、積層体１２に導電性ペーストを塗布して焼付けたものでもよい。なお、焼付け層を内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりに誘電体材料を添加したものを焼き付けて焼付け層を形成することが好ましい。
【0064】
第１の端面１２ｅに位置する第１の下地電極層３２ａの高さ方向ｘ中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
また、第２の端面１２ｆに位置する第２の下地電極層３２ｂの高さ方向ｘ中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
また、第２の端面１２ｆに位置する第２の下地電極層３２ｂの高さ方向ｘ中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
【0065】
第１の側面１２ｃに位置する第３の下地電極層３２ｃの高さ方向ｘ中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
また、第２の側面１２ｄに位置する第４の下地電極層３２ｄの高さ方向ｘ中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
また、第２の側面１２ｄに位置する第４の下地電極層３２ｄの高さ方向ｘ中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
【0066】
第１の端面１２ｅから延伸して、第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部上に下地電極層３２を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層３２ａである長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
また、第２の端面１２ｆから延伸して、第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部上に下地電極層３２を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第２の下地電極層３２ｂである長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
また、第２の端面１２ｆから延伸して、第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部上に下地電極層３２を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第２の下地電極層３２ｂである長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
【0067】
第１の側面１２ｃから延伸して、第１の主面１２ａの一部および第２の主面１２ｂの一部上に下地電極層３２を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ上に位置する第３の下地電極層３２ｃである幅方向ｙの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
また、第２の側面１２ｄから延伸して、第１の主面１２ａの一部および第２の主面１２ｂの一部上に下地電極層３２を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ上に位置する第４の下地電極層３２ｄである幅方向ｙの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
また、第２の側面１２ｄから延伸して、第１の主面１２ａの一部および第２の主面１２ｂの一部上に下地電極層３２を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ上に位置する第４の下地電極層３２ｄである幅方向ｙの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
【0068】
（導電性樹脂層の場合）
導電性樹脂層は、複数層であってもよい。
導電性樹脂層は、焼付け層上に焼付け層を覆うように配置されるか、積層体１２上に直接配置されてもよい。
導電性樹脂層は、熱硬化性樹脂および金属を含む。
導電性樹脂層は、下地電極層３２上を完全に覆っていてもよいし、下地電極層３２の一部を覆っていてもよい。
導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１０へのクラックを防止することができる。
導電性樹脂層は、複数層であってもよい。
導電性樹脂層は、焼付け層上に焼付け層を覆うように配置されるか、積層体１２上に直接配置されてもよい。
導電性樹脂層は、熱硬化性樹脂および金属を含む。
導電性樹脂層は、下地電極層３２上を完全に覆っていてもよいし、下地電極層３２の一部を覆っていてもよい。
導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１０へのクラックを防止することができる。
【0069】
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたは、それらを含む合金を使用することができる。
また、金属粉の表面にＡｇコーティングされた金属粉を使用することもできる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。導電性金属にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いためである。また、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
また、金属粉の表面にＡｇコーティングされた金属粉を使用することもできる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。導電性金属にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いためである。また、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
【0070】
さらに、導電性樹脂層に含まれる金属としては、Ｃｕ、Ｎｉに酸化防止処理を施したものを使用することもできる。
なお、導電性樹脂層に含まれる金属としては、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉を使用することもできる。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には金属粉としてＡｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。
なお、導電性樹脂層に含まれる金属としては、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉を使用することもできる。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には金属粉としてＡｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。
【0071】
導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。導電性フィラーの平均粒径は、例えば、０.３μｍ以上１０μｍ以下程度であってもよい。
導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラー同士が接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。導電性フィラーの平均粒径は、例えば、０.３μｍ以上１０μｍ以下程度であってもよい。
導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラー同士が接触することにより、導電性樹脂層内部に通電経路が形成される。
【0072】
導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
【0073】
導電性樹脂層の樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
導電性樹脂層に含まれる樹脂は、導電性樹脂全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれていることが好ましい。
導電性樹脂層に含まれる樹脂は、導電性樹脂全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれていることが好ましい。
【0074】
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物を使用することができる。
【0075】
第１の端面１２ｅおよび第２の端面１２ｆに位置する積層体１２の高さ方向ｘ中央部に位置する導電性樹脂層の厚みは、例えば、１０μｍ以上１５０μｍ以下程度であることが好ましい。
また、第１の側面１２ｃおよび第２の側面１２ｄに位置する積層体１２の高さ方向ｘ中央部に位置する導電性樹脂層の厚みは、例えば、１０μｍ以上１５０μｍ以下程度であることが好ましい。
また、第１の側面１２ｃおよび第２の側面１２ｄに位置する積層体１２の高さ方向ｘ中央部に位置する導電性樹脂層の厚みは、例えば、１０μｍ以上１５０μｍ以下程度であることが好ましい。
【0076】
（薄膜層の場合）
下地電極層３２として薄膜層を設ける場合は、薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
下地電極層３２として薄膜層を設ける場合は、薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
【0077】
めっき層３４は、第１のめっき層３４ａ、第２のめっき層３４ｂ、第３のめっき層３４ｃおよび第４のめっき層３４ｄを含む。
第１のめっき層３４ａ、第２のめっき層３４ｂ、第３のめっき層３４ｃおよび第４のめっき層３４ｄとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
第１のめっき層３４ａ、第２のめっき層３４ｂ、第３のめっき層３４ｃおよび第４のめっき層３４ｄとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
【0078】
第１のめっき層３４ａは、第１の下地電極層３２ａを覆うように配置される。
第２のめっき層３４ｂは、第２の下地電極層３２ｂを覆うように配置される。
第３のめっき層３４ｃは、第３の下地電極層３２ｃを覆うように配置される。
第４のめっき層３４ｄは、第４の下地電極層３２ｄを覆うように配置される。
第２のめっき層３４ｂは、第２の下地電極層３２ｂを覆うように配置される。
第３のめっき層３４ｃは、第３の下地電極層３２ｃを覆うように配置される。
第４のめっき層３４ｄは、第４の下地電極層３２ｄを覆うように配置される。
【0079】
めっき層３４は、複数層により形成されていてもよい。この場合、めっき層３４は、下地電極層３２上に形成されるＮｉめっきによる下層めっき層と、下層めっき層上に形成されるＳｎめっきによる上層めっき層の２層構造であることが好ましい。
すなわち、第１のめっき層３４ａは、第１の下層めっき層と、第１の下層めっき層の表面に位置する第１の上層めっき層とを有する。
第２のめっき層３４ｂは、第２の下層めっき層と、第２の下層めっき層の表面に位置する第２の上層めっき層とを有する。
第３のめっき層３４ｃは、第３の下層めっき層と、第３の下層めっき層の表面に位置する第２の上層めっき層とを有する。
第４のめっき層３４ｄは、第４の下層めっき層と、第４の下層めっき層の表面に位置する第２の上層めっき層とを有する。
すなわち、第１のめっき層３４ａは、第１の下層めっき層と、第１の下層めっき層の表面に位置する第１の上層めっき層とを有する。
第２のめっき層３４ｂは、第２の下層めっき層と、第２の下層めっき層の表面に位置する第２の上層めっき層とを有する。
第３のめっき層３４ｃは、第３の下層めっき層と、第３の下層めっき層の表面に位置する第２の上層めっき層とを有する。
第４のめっき層３４ｄは、第４の下層めっき層と、第４の下層めっき層の表面に位置する第２の上層めっき層とを有する。
【0080】
Ｎｉめっきによる下層めっき層は、下地電極層３２が積層セラミックコンデンサ１０を実装基板等に実装する際のはんだによって侵食されることを防止するために用いられ、Ｓｎめっきによる上層めっき層は、積層セラミックコンデンサ１０を実装基板等に実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。
めっき層一層あたりの厚みは、２．０μｍ以上、１５．０μｍ以下であることが好ましい。
めっき層一層あたりの厚みは、２．０μｍ以上、１５．０μｍ以下であることが好ましい。
【0081】
なお、下地電極層３２を設けずにめっき層だけで外部電極３０を形成してもよい。
以下、図示はしていないが、下地電極層３２を設けずにめっき層を設ける構造について説明する。
以下、図示はしていないが、下地電極層３２を設けずにめっき層を設ける構造について説明する。
【0082】
第１の外部電極３０ａないし第４の外部電極３０ｄのいずれかまたはそれぞれは、下地電極層３２が設けられず、めっき層が積層体１２の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ１０は、第１の内部電極層１６ａと、第２の内部電極層１６ｂに電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき層が形成されてもよい。
【0083】
なお、下地電極層３２を設けずに積層体１２上に直接めっき層を形成する場合は、下地電極層３２の厚みを削減した分を低背化、すなわち、薄型化または積層体１２の厚み、すなわち内層部１８の厚みに転化できるため、薄型チップの設計自由度を向上させることができる。
【0084】
めっき層は、積層体１２の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。下層めっき電極および上層めっき電極はそれぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ又はＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
更に、下層めっき電極は、半田バリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、半田濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
更に、下層めっき電極は、半田バリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、半田濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
【0085】
また、例えば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は必要に応じて形成されればよく、第１の外部電極３０ａないし第４の外部電極３０ｄはそれぞれ、下層めっき電極のみで構成されてもよい。めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
【0086】
ここで、下地電極層３２を設けずにめっき層だけで外部電極３０を形成する場合、下地電極層３２を設けずに配置するめっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
【0087】
さらに、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
【0088】
積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が１．０ｍｍ以上３．２ｍｍ以下、幅方向ｙのＷ寸法が０．５ｍｍ以上２．５ｍｍ以下、高さ方向ｘのＴ寸法が０．３ｍｍ以上２．５ｍｍ以下である。なお、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
積層セラミックコンデンサ１０の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が１．０ｍｍ以上３．２ｍｍ以下、幅方向ｙのＷ寸法が０．５ｍｍ以上２．５ｍｍ以下、高さ方向ｘのＴ寸法が０．３ｍｍ以上２．５ｍｍ以下である。なお、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
【0089】
図１に示す積層セラミックコンデンサ１０は、積層体１２の第１の端面１２ｅ上に第１の外部電極層３０ａが配置され、そして第２の端面１２ｆ上に第２の外部電極３０ｂが配置されるとともに、第１の側面１２ｃ上に第３の外部電極３０ｃが配置され、第２の側面１２ｄ上に第４の外部電極３０ｄが配置されているが、積層体１２において、内層部１８の幅方向ｙに所望の大きさで内部電極層１６を配置させることができるので、このような積層セラミックコンデンサ１０において、内部電極層１６が高さ方向ｘにおいて重なる領域である有効領域を拡大することができ、その結果、有効体積の向上による大容量化を図ることができる。
【0090】
２．積層セラミックコンデンサの製造方法
次に、本発明にかかる積層セラミックコンデンサの製造方法について説明する。
次に、本発明にかかる積層セラミックコンデンサの製造方法について説明する。
【0091】
（Ａ）内層用短冊状ブロックの製造工程
まず、誘電体層用の誘電体シートおよび内部電極層用の導電性ペーストが準備される。誘電体シートおよび内部電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。
まず、誘電体層用の誘電体シートおよび内部電極層用の導電性ペーストが準備される。誘電体シートおよび内部電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。
【0092】
誘電体層用の誘電体シートとして、以下に説明するような組成によるシートが準備される。
【0093】
内層部１８に位置する誘電体層１４の組成は、ＢａＴｉＯ3が主成分となる誘電体セラミックを用いる。また、これらの主成分にＭｎ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
【0094】
なお、後述される第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの組成は、ＢａＴｉＯ3が主成分となる誘電体セラミックを用いる。また、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂには、上記の主成分に加えて、Ｍｇ化合物の副成分が添加されている。ここで、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂにＭｇ化合物の副成分が添加されることにより、内層部１８に位置する誘電体層１４の組成と、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの組成は異なることになる。なお、第１の側面側外層部および第２の側面側外層部には、内層部１８と同様にＭｎ化合物、Ｎｉ化合物などの副成分がさらに添加されていてもよい。
【0095】
第１の端面側外層部２４ａおよび第２の端面側外層部２４ｂの組成は、ＢａＴｉＯ3が主成分となる誘電体セラミックを用いる。また、これらの主成分にＭｎ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
【0096】
誘電体層用の誘電体シートとして、上述したような組成によるシートを用いることにより、内層部１８に位置する誘電体層１４の組成と、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの組成は異なり、内層部１８に位置する誘電体層１４の組成と、第１の端面側外層部２４ａおよび第２の端面側外層部２４ｂの組成は同じである構造を得ることができる。
【0097】
続いて、図１１および図１２に示すように、誘電体層用の誘電体シート４０上に、内部電極層用の導電性ペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、図１１に示すような第１の内部電極層のパターン４２ａが形成された誘電体シート４４ａが準備され、図１２に示すような第２の内部電極層のパターン４２ｂが形成された誘電体シート４４ｂが準備される。
【0098】
次に、図１３に示すように、内部電極層のパターンが印刷されていない誘電体層用の誘電体シート４０が所定枚数積層されることにより、第２の主面側の第２の主面側外層部２０ｂとなる部分が形成される。その後、第２の主面側外層部２０ｂとなる部分の上に、第１の内部電極層のパターンが形成された誘電体シート４４ａと第２の内部電極層のパターンが形成された誘電体シート４４ｂとを交互に積層することにより、内層部１８となる部分が形成され、さらに、この内層部１８となる部分の上に、内部電極層のパターンが印刷されていない誘電体層用の誘電体シート４０が所定枚数積層されることにより、第１の主面側の第１の主面側外層部２０ａとなる部分が形成される。これにより、積層シートが作製される。
【0099】
続いて、積層シートを静水圧プレスなどの手段により積層方向にプレスし内層用の積層ブロック４６が作製される。
【0100】
次に、図１３に示すように、内部電極層のパターンの印刷された誘電体シート４０を含む内層用の積層ブロック４６が、積層体１２の内部電極層１６となる部分が露出する側面となりうる面に沿うように、ひとつの積層体１２の幅方向ｙの寸法に短冊状に長さ方向ｚの切断線１００に沿ってカットし、内層用短冊状ブロック４８を作製する。
【0101】
（Ｂ）側面側外層用短冊状ブロックの製造工程
次に、第１の側面側外層部、第２の側面側外層部の作製方法を説明する。
次に、第１の側面側外層部、第２の側面側外層部の作製方法を説明する。
【0102】
まず、図１４（ａ）に示すように、第１の側面側外層部および第２の側面側外層部となる部分に対応する側面側外層部用を製造するための誘電体シート５０が複数枚準備される。
【0103】
次に、準備された誘電体シート５０に、図１４（ｂ）に示すように、接続導体１７となる導電性ペーストを、例えば、スクリーン印刷やグラビア印刷などにより帯状になるように所定の接続導体用のパターン５２を印刷し、接続導体用のパターンが形成された誘電体シート５４が複数枚準備される。
【0104】
その後、内部電極層のパターンが印刷されていない誘電体層用の誘電体シート４０が所定枚数積層されることにより、第２の主面１２ａ側の第２の主面側外層部２０ｂとなる部分が形成される。その後、接続導体用のパターンが形成された誘電体シート５４が複数枚積層され、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂとなる部分が形成される。この第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂとなる部分の上に、内部電極層のパターンが印刷されていない誘電体層用の誘電体シート４０が所定枚数積層されることにより、第１の主面１２ａ側の第１の主面側外層部２０ａとなる部分が形成される。これにより、図１４（ｃ）で示すように、第１の側面側外層部および第２の側面側外層部用の積層シートが作製される。
【0105】
続いて、図１４（ｄ）で示すように、第１の側面側外層部および第２の側面側外層部用の積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、第１の側面側外層部および第２の側面側外層部用の積層ブロック５６が作製される。
【0106】
最後に、準備した第１の側面側外層部および第２の側面側外層部用の積層ブロック５６を、第１の側面側外層部および第２の側面側外層部の幅方向ｙの厚みとなる寸法となるように等間隔に長さ方向ｚの切断線１０２に沿って短冊状にカットし、図１４（ｅ）に示すように、第１の側面側外層部および第２の側面側外層部用の短冊状ブロック５８を作製する。この時のカットは、帯状に印刷した接続導体の長尺方向とは直交する方向にカットする。言い換えると、複数の帯状の接続導体に跨る方向にカットされる。
【0107】
（Ｃ）積層チップの製造工程
側面側外層用短冊状ブロックの製造工程において作製された第１の側面側外層部および第２の側面側外層部用の短冊状ブロック５８の一方側面と、内層用短冊状ブロックの製造工程において作製された内層用短冊状ブロック４８の一方の内部電極層露出面と、を貼り合わせる。この時、作製された内層用短冊状ブロック４８の一方の内部電極層露出面と作製された第１の側面側外層部および第２の側面側外層部用の短冊状ブロック５８の接続導体とが接続されるように位置合わせを行い張り合わされ、その後、圧着される。
側面側外層用短冊状ブロックの製造工程において作製された第１の側面側外層部および第２の側面側外層部用の短冊状ブロック５８の一方側面と、内層用短冊状ブロックの製造工程において作製された内層用短冊状ブロック４８の一方の内部電極層露出面と、を貼り合わせる。この時、作製された内層用短冊状ブロック４８の一方の内部電極層露出面と作製された第１の側面側外層部および第２の側面側外層部用の短冊状ブロック５８の接続導体とが接続されるように位置合わせを行い張り合わされ、その後、圧着される。
【0108】
続いて、側面側外層用短冊状ブロックの製造工程において作製された別の第１の側面側外層部および第２の側面側外層部用の短冊状ブロック５８の一方側面と、内層用短冊状ブロックの製造工程において作製された内層用短冊状ブロック４８の他方の内部電極層露出面とを貼り合わせる。この時、作製された内層用短冊状ブロック４８の一方の内部電極層露出面と作製された第１の側面側外層部および第２の側面側外層部用の短冊状ブロック５８の接続導体とが接続されるように位置合わせを行い張り合わされ、その後、圧着される。
【0109】
次に、図１５に示すような、側面側外層部用短冊状ブロック５８の貼り付け完了後の集合体６０を、積層体の端面となりうる面に沿って所定のピッチで、幅方向ｚの切断線１０４に沿ってカットを行うことで、チップ状に個片化し、積層チップ６２を得る。
【0110】
作製した積層チップをバレル研磨などにより積層チップ６２の角部および稜線部に丸みがつけられてもよい。
【0111】
そして、切り出された積層チップ６２が焼成されることにより、図１６に示すような積層体１２が作製される。焼成温度は、誘電体層１４や内部電極層１６の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
【0112】
（Ｄ）外部電極の形成工程
（下地電極層）
続いて、焼成して得られた積層体１２の第１の側面１２ｃ上に第３の外部電極３０ｃの第３の下地電極層３２ｃが形成され、積層体１２の第２の側面１２ｄ上に第４の外部電極３０ｄの第４の下地電極層３２ｄが形成される。
下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
（下地電極層）
続いて、焼成して得られた積層体１２の第１の側面１２ｃ上に第３の外部電極３０ｃの第３の下地電極層３２ｃが形成され、積層体１２の第２の側面１２ｄ上に第４の外部電極３０ｄの第４の下地電極層３２ｄが形成される。
下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
【0113】
ここで、焼付け層の形成方法としては、様々な方法を用いることができる。たとえば、導電性ペーストをスリットから押し出して塗布する工法を用いることができる。この工法の場合、導電性ペーストの押し出し量を多くすることで、第１の側面１２ｃ上および第２の側面１２ｄ上だけでなく、第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極層３２を形成することができる。
また、ローラー転写法を用いて形成することもできる。ローラー転写法の場合、第１の側面１２ｃ上および第２の側面１２ｄ上だけでなく、第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極層３２を形成するとき、ローラー転写の際の押し付け圧力を強くすることで第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極３２を形成することが可能となる。
また、ローラー転写法を用いて形成することもできる。ローラー転写法の場合、第１の側面１２ｃ上および第２の側面１２ｄ上だけでなく、第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極層３２を形成するとき、ローラー転写の際の押し付け圧力を強くすることで第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極３２を形成することが可能となる。
【0114】
次に、焼成して得られた積層体１２の第１の端面１２ｅ上に第１の外部電極３０ａの第１の下地電極層３２ａが形成され、積層体１２の第２の端面１２ｆ上に第２の外部電極３０ｂの第２の下地電極層３２ｂが形成される。
第３の外部電極３０ｃおよび第４の外部電極３０ｄの各下地電極層３２の形成時と同様、下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
第３の外部電極３０ｃおよび第４の外部電極３０ｄの各下地電極層３２の形成時と同様、下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
【0115】
また、第１の外部電極３０ａおよび第２の外部電極３０ｂの下地電極層３２として焼付け層の形成方法としては、ディップ法を用いて形成することができる。これにより、第１の端面１２ｅおよび第２の端面１２ｆだけでなく、第１の主面１２ａの一部、第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にまで延びるように形成することができる。
【0116】
なお、焼付け処理に関しては、第３の外部電極３０ｃの第３の下地電極層３２ｃ、第４の外部電極３０ｄの第４の下地電極層３２ｄ、第１の外部電極３０ａの第１の下地電極層３２ａおよび第２の外部電極３０ｂの第２の下地電極層３２ｂを同時に焼付けてもよいし、第３の外部電極３０ｃの第３の下地電極層３２ｃおよび第４の外部電極３０ｄの第４の下地電極層３２ｄと、第１の外部電極３０ａの第１の下地電極層３２ａおよび第２の外部電極３０ｂの第２の下地電極層３２ｂとを、それぞれ別々に焼付けてもよい。
【0117】
（導電性樹脂層）
なお、下地電極層３２を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体１２上に直接形成してもよい。
なお、下地電極層３２を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体１２上に直接形成してもよい。
【0118】
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層上もしくは積層体１２上に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層を形成する。この時の熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
【0119】
なお、導電性樹脂ペーストの塗布方法としては、下地電極層３２を焼付け層で形成する方法と同様、たとえば、導電性樹脂ペーストをスリットから押し出して塗布する工法やローラー転写法を用いて形成することができる。
【0120】
（薄膜層）
また、下地電極層３２を薄膜層で形成する場合は、マスキングなどを行い、外部電極３０を形成したいところにスパッタリング法または蒸着法等の薄膜形成法により下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された１μｍ以下の層とする。
また、下地電極層３２を薄膜層で形成する場合は、マスキングなどを行い、外部電極３０を形成したいところにスパッタリング法または蒸着法等の薄膜形成法により下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された１μｍ以下の層とする。
【0121】
（めっき電極）
なお、下地電極層３２を設けずに、内部電極層１６および接続導体１７が、積層体１２から露出する部分にめっき電極を設けてもよい。その場合は、以下の方法で形成することができる。
なお、下地電極層３２を設けずに、内部電極層１６および接続導体１７が、積層体１２から露出する部分にめっき電極を設けてもよい。その場合は、以下の方法で形成することができる。
【0122】
積層体１２の第１の端面１２ｅおよび第２の端面１２ｆにめっき処理を施し、内部電極層１６の露出部分に下層めっき電極を形成する。同様に、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄにめっき処理を施し、接続導体１７の露出部分に下層めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。
【0123】
続いて、必要に応じて、下地電極層３２の表面、導電性樹脂層の表面もしくは下層めっき電極の表面、上層めっき電極の表面に、めっき層３４が形成される。
より詳細には、本実施の形態では焼付け層である下地電極層３２上に下層めっき層としてＮｉめっき層が形成され、上層めっき層としてＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。従って、通常は、電解めっきを採用することが好ましい。
より詳細には、本実施の形態では焼付け層である下地電極層３２上に下層めっき層としてＮｉめっき層が形成され、上層めっき層としてＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。従って、通常は、電解めっきを採用することが好ましい。
【0124】
上述のようにして、本実施の形態にかかる積層セラミックコンデンサ１０が製造される。
【0125】
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
【符号の説明】
【0126】
１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１７ 接続導体
１７ａ 第１の接続導体
１７ｂ 第２の接続導体
１８ 内層部
２０ａ 第１の主面側外層部
２０ｂ 第２の主面側外層部
２２ａ 第１の側面側外層部
２２ｂ 第２の側面側外層部
２４ａ 第１の端面側外層部
２４ｂ 第２の端面側外層部
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３０ｃ 第３の外部電極
３０ｄ 第４の外部電極
３２ 下地電極層
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３２ｃ 第３の下地電極層
３２ｄ 第４の下地電極層
３４ めっき層
３４ａ 第１のめっき層
３４ｂ 第２のめっき層
３４ｃ 第３のめっき層
３４ｄ 第４のめっき層
４０ 誘電体層用の誘電体シート
４２ａ 第１の内部電極層用のパターン
４２ｂ 第２の内部電極層用のパターン
４４ａ 第１の内部電極層用のパターンが形成された誘電体シート
４４ｂ 第２の内部電極層用のパターンが形成された誘電体シート
４６ 内層用の積層ブロック
４８ 内層用短冊状ブロック
５０ 側面側外層部用の誘電体シート
５２ 接続導体用のパターン
５４ 接続導体用のパターンが形成された誘電体シート
５６ 側面側外層部用の積層ブロック
５８ 側面側外層部用短冊状ブロック
６０ 集合体
６２ 積層チップ
ｘ 高さ方向
ｙ 幅方向
ｚ 長さ方向
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１７ 接続導体
１７ａ 第１の接続導体
１７ｂ 第２の接続導体
１８ 内層部
２０ａ 第１の主面側外層部
２０ｂ 第２の主面側外層部
２２ａ 第１の側面側外層部
２２ｂ 第２の側面側外層部
２４ａ 第１の端面側外層部
２４ｂ 第２の端面側外層部
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３０ｃ 第３の外部電極
３０ｄ 第４の外部電極
３２ 下地電極層
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３２ｃ 第３の下地電極層
３２ｄ 第４の下地電極層
３４ めっき層
３４ａ 第１のめっき層
３４ｂ 第２のめっき層
３４ｃ 第３のめっき層
３４ｄ 第４のめっき層
４０ 誘電体層用の誘電体シート
４２ａ 第１の内部電極層用のパターン
４２ｂ 第２の内部電極層用のパターン
４４ａ 第１の内部電極層用のパターンが形成された誘電体シート
４４ｂ 第２の内部電極層用のパターンが形成された誘電体シート
４６ 内層用の積層ブロック
４８ 内層用短冊状ブロック
５０ 側面側外層部用の誘電体シート
５２ 接続導体用のパターン
５４ 接続導体用のパターンが形成された誘電体シート
５６ 側面側外層部用の積層ブロック
５８ 側面側外層部用短冊状ブロック
６０ 集合体
６２ 積層チップ
ｘ 高さ方向
ｙ 幅方向
ｚ 長さ方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】