特開 2022-163489 ボルテージディテクタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022163489

(43)【公開日】2022-10-26

(54)【発明の名称】ボルテージディテクタ

(51)【国際特許分類】

   G01R 19/165 20060101AFI20221019BHJP

【ＦＩ】

G01R19/165 K

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2021068441

(22)【出願日】2021-04-14

(71)【出願人】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】鈴木 照夫

(72)【発明者】

【氏名】小倉 靖彦

(72)【発明者】

【氏名】小林 裕二

【テーマコード（参考）】

2G035

【Ｆターム（参考）】

2G035AA13

2G035AB03

2G035AC15

2G035AD03

2G035AD11

2G035AD13

2G035AD27

2G035AD56

(57)【要約】

【課題】瞬時電圧低下時に確実かつ高速な検出応答性を有するボルテージディテクタの提供。
【解決手段】検出端子Ｔ２を介して入力されたバッテリ電圧Ｖｓを分圧抵抗Ｒａ、Ｒｂにより分圧して分圧電圧Ｖｄを出力する分圧回路１１０と、バッテリ電圧Ｖｓが低電圧であることを判定するためのしきい値電圧Ｖｔｈを備えるトランジスタＭ１により、分圧電圧Ｖｄとしきい値電圧Ｖｔｈとを比較した結果に対応する電圧を出力する比較回路１２０と、比較回路１２０の出力電圧に応じてリセット信号を出力する出力トランジスタＭ５と、バッテリ電圧Ｖｓが瞬時電圧降下した際に、瞬時電圧降下した分圧電圧Ｖｄが比較回路１２０に入力される前に、検出端子Ｔ２から検出したバッテリ電圧Ｖｓの高周波成分に基づき、出力トランジスタＭ５からリセット信号を出力させる瞬時電圧降下検出回路１３０と、を有するボルテージディテクタ１０である。
【選択図】図２

【特許請求の範囲】

【請求項1】

被監視電源から検出端子を介して入力された被監視電圧を分圧して分圧電圧を出力する分圧回路と、
前記被監視電圧が低電圧であることを判定するためのしきい値電圧を備えるトランジスタにより、前記分圧電圧と前記しきい値電圧とを比較した結果に対応する電圧を出力する比較回路と、
前記比較回路の出力電圧に応じてリセット信号を出力する出力トランジスタと、
前記被監視電圧が瞬時電圧降下した際に、瞬時電圧降下した前記分圧電圧が前記比較回路に入力される前に、前記検出端子から検出した前記被監視電圧の高周波成分に基づき、前記出力トランジスタから前記リセット信号を出力させる瞬時電圧降下検出回路と、
を有することを特徴とするボルテージディテクタ。

【請求項2】

前記瞬時電圧降下検出回路は、
前記検出端子に一端が接続され、前記被監視電圧の高周波成分を通過させるハイパスフィルタと、
前記ハイパスフィルタの他端から前記高周波成分が出力されている場合には、前記比較回路に入力される前記分圧電圧を前記しきい値電圧よりも低下させる制御を行うオン制御信号が入力され、前記高周波成分が出力されていない場合には、前記分圧回路により分圧した前記分圧電圧を前記比較回路に入力する制御を行うオフ制御信号が入力される第１のスイッチング素子と、
を備える請求項１に記載のボルテージディテクタ。

【請求項3】

前記瞬時電圧降下検出回路は、
前記ハイパスフィルタの他端側に一端が接続され、前記ハイパスフィルタの他端から前記高周波成分が出力されている場合には他端から接地電位に向かって定電流を発生し、前記高周波成分が出力されていない場合には前記定電流を発生しない定電流源と、
前記定電流源の一端側に一端を接続され、前記定電流源から発生した前記定電流に基づく電流を前記オン制御信号として他端から前記第１のスイッチング素子に出力するカレントミラー回路と、
を更に備える請求項２に記載のボルテージディテクタ。

【請求項4】

前記瞬時電圧降下検出回路は、
前記第１のスイッチング素子に入力される前記オン制御信号又は前記オフ制御信号が入力され、前記オン制御信号により前記出力トランジスタに入力される前記比較回路の出力電圧を低下させて前記出力トランジスタから前記リセット信号を出力させ、前記オフ制御信号により前記比較回路の出力電圧を前記出力トランジスタにそのまま入力させる制御を行う第２のスイッチング素子を更に備える請求項２又は３に記載のボルテージディテクタ。

【請求項5】

前記ハイパスフィルタは、前記被監視電圧が瞬時電圧降下した際に、電圧が降下した前記分圧電圧が前記比較回路の入力端子に入力されるよりも早く、前記瞬時電圧降下検出回路により前記比較回路の入力端子を接地電位にするとともに、ノイズにより前記被監視電圧が瞬時電圧降下して発生する高周波成分を通過させないカットオフ周波数が設定されている請求項２から４のいずれかに記載のボルテージディテクタ。

【請求項6】

前記ハイパスフィルタは、コンデンサである請求項２から５のいずれかに記載のボルテージディテクタ。

【請求項7】

動作に必要な電源と接続されている電源端子は、前記検出端子と接続されている請求項１から６のいずれかに記載のボルテージディテクタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ボルテージディテクタに関する。

【背景技術】

【0002】

ボルテージディテクタは、主にバッテリ電圧を監視する目的で用いられ、バッテリ電圧が所定のしきい値を下回ったこと又は上回ったことを検出することができる。これにより、ボルテージディテクタは、電源ＩＣ（Integrated Circuit）によりバッテリ電圧から生成された電源電圧が不安定な状態になって後段のシステムが誤動作する前に、電源電圧の供給を停止することができる。

【0003】

このようなボルテージディテクタの一例として、分圧したバッテリ電圧がＭＯＳＦＥＴのしきい値を下回ると、出力トランジスタのスイッチング制御を行い、リセット信号としてＬｏｗ信号を出力する電圧検出回路が提案されている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０００－５５９４６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ボルテージディテクタは、例えば、自動車のバッテリ電圧で駆動するシステムで用いられる場合がある。この場合には、バッテリの長寿命を目的として低消費電流化がボルテージディテクタに求められる。さらに、ボルテージディテクタは、バッテリに接続されている配線が断線などにより瞬時にバッテリ電圧が降下した際に、システムを安全に停止させるために検出応答速度の高速化が求められる。

【0006】

ボルテージディテクタの低消費電流化を実現しようとすると、バッテリ電圧を分圧する場合には分圧回路の抵抗値を高くすることが考えられるが、高くした抵抗値と寄生容量による時定数が大きくなり、瞬時にバッテリ電圧が降下した際には応答速度が低下する。このため、特許文献１に記載の電圧検出回路では対応できず、瞬時電圧低下時にシステムが誤動作する可能性がある。

【0007】

そこで、本発明の一つの側面では、瞬時電圧低下時に確実かつ高速な検出応答性を有するボルテージディテクタを提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の一実施形態におけるボルテージディテクタは、
被監視電源から検出端子を介して入力された被監視電圧を、高い抵抗値の分圧抵抗により分圧して分圧電圧を出力する分圧回路と、
前記被監視電圧が低電圧であることを判定するためのしきい値電圧を備えるトランジスタにより、前記分圧電圧と前記しきい値電圧とを比較した結果に対応する電圧を出力する比較回路と、
前記比較回路の出力電圧に応じてリセット信号を出力する出力トランジスタと、
前記被監視電圧が瞬時電圧降下した際に、瞬時電圧降下した前記分圧電圧が前記比較回路に入力される前に、前記検出端子から検出した前記被監視電圧の高周波成分に基づき、前記出力トランジスタから前記リセット信号を出力させる瞬時電圧降下検出回路と、
を有する。

【発明の効果】

【0009】

本発明の一つの側面によれば、瞬時電圧低下時に確実かつ高速な検出応答性を有するボルテージディテクタを提供することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、バッテリから電源ＩＣに供給されるバッテリ電圧をボルテージディテクタが監視する状態を示す回路図である。

【図2】図２は、第１の実施形態に係るボルテージディテクタの回路図である。

【図3】図３は、第１の実施形態の変形例に係るボルテージディテクタの回路図である。

【図4】図４は、第２の実施形態に係るボルテージディテクタの回路図である。

【発明を実施するための形態】

【0011】

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
なお、図面においては、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

【0012】

図１は、バッテリから電源ＩＣに供給されるバッテリ電圧をボルテージディテクタが監視する状態を示す回路図である。
図１に示すように、ボルテージディテクタ１０は、被監視電源としてのバッテリ２０が検出端子Ｔ２に接続されており、バッテリ２０から電源ＩＣ３０に印加されている被監視電圧であるバッテリ電圧Ｖｓを監視する。
電源ＩＣ３０は、ボルテージディテクタ１０及び後続システム５０の動作に必要な電源であり、バッテリ電圧Ｖｓから発生させた電源電圧ＶＤＤを、電源端子Ｔ１からボルテージディテクタ１０に供給するとともに、抵抗４０を介して後続システム５０に供給する。

【0013】

ボルテージディテクタ１０は、バッテリ電圧Ｖｓにおいて比較的ゆっくりとした電圧降下が発生したことを検出すると、抵抗４０とシステム５０との間に接続されている出力端子Ｔ３の電位が接地電位になるようにスイッチングしてリセット信号を出力する。これにより、ボルテージディテクタ１０は、電圧降下した電源電圧ＶＤＤで後続システム５０が不安定な状態にならないように、電源電圧ＶＤＤが後続システム５０の最低動作電圧を下回る前に後続システム５０を安全に停止させることができる。

【0014】

さらに、このボルテージディテクタ１０は、バッテリ電圧Ｖｓにおいて瞬時電圧降下が発生しても、電源ＩＣ３０が供給する電源電圧ＶＤＤが急激に低下する前に、リセット信号を出力することができる。これにより、ボルテージディテクタ１０は、急激に低下した電源電圧ＶＤＤで後続システム５０が不安定な状態にならないように、電源電圧ＶＤＤが後続システム５０の最低動作電圧を下回る前に後続システム５０を安全に停止させることができる。

【0015】

（第１の実施形態）
図２は、第１の実施形態に係るボルテージディテクタの回路図である。
図２に示すように、第１の実施形態に係るボルテージディテクタ１０は、分圧回路１１０と、比較回路１２０と、瞬時電圧降下検出回路１３０と、出力トランジスタＭ５と、を有し、これらを適宜機能させるための回路及び素子を有する。

【0016】

ボルテージディテクタ１０は、分圧回路１１０でバッテリ電圧Ｖｓを分圧した分圧電圧Ｖｄと、後述するＮＭＯＳトランジスタＭ１のしきい値電圧Ｖｔｈとを比較する。分圧電圧Ｖｄがしきい値電圧Ｖｔｈを下回る場合にはバッテリ電圧Ｖｓが低電圧状態にあるとして、ボルテージディテクタ１０は、出力トランジスタＭ５からリセット信号を出力する。

【0017】

分圧抵抗の抵抗値を高くすると、高くした抵抗値と寄生容量による時定数が大きくなり、瞬時にバッテリ電圧が降下した際には応答速度が低下するが、このボルテージディテクタ１０は、分圧抵抗の抵抗値を高くしても、瞬時電圧降下検出回路１３０により確実かつ高速な検出応答性を得ることができる。

【0018】

瞬時電圧降下検出回路１３０は、検出端子Ｔ２に入力されるバッテリ電圧Ｖｓに瞬時電圧降下が発生すると、瞬時電圧降下したバッテリ電圧Ｖｓの分圧電圧Ｖｄが比較回路１２０に入力される前に、バッテリ電圧Ｖｓの高周波成分に基づき、分圧電圧Ｖｄをしきい値電圧Ｖｔｈよりも低下させる。これにより、ボルテージディテクタ１０は、出力トランジスタＭ５をオンにして、出力端子Ｔ３の電位が接地電位になるようにスイッチングしてリセット信号を出力する。

【0019】

分圧回路１１０は、バッテリ２０から検出端子Ｔ２を介して入力されたバッテリ電圧Ｖｓと接地電位との間に接続され、分圧抵抗Ｒａ、Ｒｂの分圧点から分圧電圧Ｖｄを比較回路１２０のＮＭＯＳトランジスタＭ１のゲート端子に出力する。

【0020】

比較回路１２０は、分圧回路１１０から出力された分圧電圧Ｖｄと、ＮＭＯＳトランジスタＭ１のしきい値電圧Ｖｔｈとを比較した結果に対応する電圧を出力する。
この比較回路１２０は、ＮＭＯＳトランジスタＭ１と、ＰＭＯＳトランジスタＭ２、Ｍ３を接続したカレントミラー回路と、ＮＭＯＳトランジスタＭ４と、を備えている。

【0021】

ＮＭＯＳトランジスタＭ１は、ゲート端子に分圧電圧Ｖｄが入力され、ドレイン端子がＰＭＯＳトランジスタＭ２のドレイン端子に接続され、ソース端子が接地されている。

【0022】

ＰＭＯＳトランジスタＭ２、Ｍ３を接続したカレントミラー回路は、図１で示した電源ＩＣ３０から電源電圧ＶＤＤが供給される電源端子Ｔ１に各ソース端子がそれぞれ接続され、各ゲート端子間が接続されている。
ＰＭＯＳトランジスタＭ２は、ドレイン端子にＮＭＯＳトランジスタＭ１のドレイン端子が接続されている。
ＰＭＯＳトランジスタＭ３は、ドレイン端子にＮＭＯＳトランジスタＭ４のドレイン端子が接続されている。

【0023】

ＮＭＯＳトランジスタＭ４は、デプレッション型であり、ゲート端子が接地電位のソース端子に接続され、定電流を発生させる。

【0024】

比較回路１２０の動作としては、分圧電圧ＶｄがＮＭＯＳトランジスタＭ１のしきい値電圧Ｖｔｈ以上である場合には、ＮＭＯＳトランジスタＭ４で発生させた定電流をカレントミラー回路でミラーした電流がＮＭＯＳトランジスタＭ１のドレイン端子に流れると、ＮＭＯＳトランジスタＭ１のドレイン端子の電位がＬｏｗレベルになる。つまり、ＮＭＯＳトランジスタＭ１のしきい値電圧Ｖｔｈとは、ＮＭＯＳトランジスタＭ４で発生させた定電流をＮＭＯＳトランジスタＭ１が流し得る最小のゲート電圧である。ＮＭＯＳトランジスタＭ１のドレイン端子の電位がＬｏｗレベルになると、ＮＭＯＳトランジスタＭ１のドレイン端子に接続されているインバータＩＮＶ１、ＩＮＶ２を介して出力トランジスタＭ５がオフになり、出力端子Ｔ３がハイインピーダンスになる。

【0025】

また、分圧電圧ＶｄがＮＭＯＳトランジスタＭ１のしきい値電圧Ｖｔｈより小さい場合には、ＮＭＯＳトランジスタＭ４で発生させた定電流をカレントミラー回路でミラーした電流がＮＭＯＳトランジスタＭ１のドレイン端子に流れると、ＮＭＯＳトランジスタＭ１のドレイン端子の電位がＨｉレベルになる。すると、ＮＭＯＳトランジスタＭ１のドレイン端子に接続されているインバータＩＮＶ１、ＩＮＶ２を介して出力トランジスタＭ５がオンになり、出力端子Ｔ３が接地電位になる。
すなわち、被監視電圧の判定を行うためのトランジスタのしきい値電圧とは、判定を行うトランジスタのドレインに所定の電流を発生させるためのゲート電圧である。

【0026】

このように、ボルテージディテクタ１０は、バッテリ電圧Ｖｓにおいて比較的ゆっくりとした電圧降下が発生したことを検出すると、抵抗４０と後続システム５０との間に接続されている出力端子Ｔ３の電位が接地電位になるようにスイッチングしてリセット信号を出力する。

【0027】

瞬時電圧降下検出回路１３０は、バッテリ電圧Ｖｓが瞬時電圧降下した際に、瞬時電圧降下した分圧電圧Ｖｄが比較回路１２０に入力される前に、検出端子Ｔ２から検出したバッテリ電圧Ｖｓの高周波成分に基づき、出力トランジスタＭ５からリセット信号を出力させる。
この瞬時電圧降下検出回路１３０は、コンデンサＣと、定電流源Ｃｓ１と、ＰＭＯＳトランジスタＭ６、Ｍ７を接続したカレントミラー回路と、第１のスイッチング素子としてのＮＭＯＳトランジスタＭ１０とを備え、これらを適宜機能させるための回路及び素子を備えている。

【0028】

ハイパスフィルタとしてのコンデンサＣは、検出端子Ｔ２に一端が接続され、バッテリ電圧Ｖｓの高周波成分を他端に通過させる。このコンデンサＣは、バッテリ電圧Ｖｓが瞬時電圧降下した際に、電圧が降下した分圧電圧Ｖｄが比較回路１２０の入力端子（すなわち、ＮＭＯＳトランジスタＭ１のゲート端子）に入力されるよりも早く、瞬時電圧降下検出回路１３０により比較回路１２０の入力端子を接地電位にできるカットオフ周波数が設定されている。

【0029】

このコンデンサＣの容量値を変更することにより、コンデンサＣの容量値と内部インピーダンスで決定されるハイパスフィルタのカットオフ周波数を調整することができる。
このカットオフ周波数は、ノイズによりバッテリ電圧Ｖｓが電圧降下して発生する高周波成分を通過させないように設定されていることが好ましい。すなわち、本来検出したい瞬時電圧降下よりも降下速度が遅いノイズによる電圧降下を検出しないように、コンデンサＣの容量値を大きくしてノイズによる高周波成分を通過させないようにし、瞬時電圧降下検出回路１３０の誤動作を防止することが好ましい。

【0030】

定電流源Ｃｓ１は、コンデンサＣの他端側に一端が接続され、コンデンサＣの他端からバッテリ電圧Ｖｓの高周波成分が出力されている場合には他端から接地電位に向かって定電流を発生し、高周波成分が出力されていない場合には定電流を発生しない。
定電流源Ｃｓ１としては、例えば、抵抗素子とＥＤ型基準電圧源とが並列に接続されており、ＥＤ型基準電圧源におけるデプレッションＭＯＳＦＥＴのしきい値が高周波成分の電圧より少し小さめに設定され、印加された高周波成分を平滑化して定電流を発生する回路などが挙げられる。

【0031】

ＰＭＯＳトランジスタＭ６、Ｍ７を接続したカレントミラー回路は、定電流源Ｃｓ１の一端側に一端を接続され、定電流源Ｃｓ１から発生した定電流に基づく電流をＮＭＯＳトランジスタＭ９のドレイン端子に他端から供給する。

【0032】

ＰＭＯＳトランジスタＭ８は、ゲート端子がＰＭＯＳトランジスタＭ６、Ｍ７のゲート端子と接続され、ドレイン端子がヒューズＦ１を介してＮＭＯＳトランジスタＭ９のドレイン端子に接続され、ソース端子に電源電圧ＶＤＤが印加されている。
これにより、ＰＭＯＳトランジスタＭ６で流す電流がＰＭＯＳトランジスタＭ７、Ｍ８の両方でミラーされるため、ＮＭＯＳトランジスタＭ９のドレイン電圧をより早く上昇させることができ、検出応答性を高めることができる。

【0033】

ＮＭＯＳトランジスタＭ９は、ドレイン端子がゲート端子とインバータＩＮＶ３、ＩＮＶ４を介してＮＭＯＳトランジスタＭ１０のゲート端子とに接続され、ソース端子が接地されている。このＮＭＯＳトランジスタＭ９は、ＰＭＯＳトランジスタＭ６、Ｍ７を接続したカレントミラー回路から電流が供給されると上昇したドレイン電圧をオン制御信号として、インバータＩＮＶ３、ＩＮＶ４を介してＮＭＯＳトランジスタＭ１０に出力される。

【0034】

これにより、ＮＭＯＳトランジスタＭ１０は、コンデンサＣの他端から高周波成分が出力されている場合には、比較回路１２０に入力される分圧電圧Ｖｄをしきい値電圧Ｖｔｈよりも低下させる制御を行うオン制御信号が入力され、高周波成分が出力されていない場合には、分圧回路１１０により分圧した分圧電圧Ｖｄが比較回路１２０にそのまま入力される制御を行うオフ制御信号が入力される。

【0035】

このように、ボルテージディテクタ１０は、瞬時電圧降下検出回路１３０を有することにより、バッテリ電圧Ｖｓが瞬時電圧降下した際に、瞬時電圧降下したバッテリ電圧Ｖｓの分圧電圧Ｖｄが比較回路１２０に入力される前に、検出端子Ｔ２から検出したバッテリ電圧Ｖｓの高周波成分に基づき、出力トランジスタＭ５からリセット信号を出力させることができる。これにより、ボルテージディテクタ１０は、瞬時電圧低下時に確実かつ高速な検出応答性を得ることができる。

【0036】

（第１の実施形態の変形例）
図３は、第１の実施形態の変形例に係るボルテージディテクタの回路図である。
図３に示すように、第１の実施形態の変形例に係るボルテージディテクタは、第１の実施形態において、電源電圧ＶＤＤとしてバッテリ電圧Ｖｓを用いる態様とし、検出端子Ｔ２が電源端子Ｔ１を兼ねている以外は、第１の実施形態と同様である。
これにより、第１の実施形態の変形例に係るボルテージディテクタは、電源端子Ｔ１が不要となり、電源電圧ＶＤＤを供給するための引き回しを少なくすることができるため、第１の実施形態に係るボルテージディテクタよりも小型化が可能となる。

【0037】

（第２の実施形態）
図４は、第２の実施形態に係るボルテージディテクタの回路図である。
図４に示すように、第２の実施形態に係るボルテージディテクタ２０は、第１の実施形態において、ゲート端子がインバータＩＮＶ４の出力と接続され、ドレイン端子がインバータＩＮＶ２の入力に接続され、ソース端子が接地されている第２のスイッチング素子としてのＮＭＯＳトランジスタＭ１１を更に備える以外は、第１の実施形態と同様である。
すなわち、第２の実施形態に係る瞬時電圧降下検出回路２３０は、ＮＭＯＳトランジスタＭ１０に入力されるオン制御信号又はオフ制御信号が入力され、オン制御信号により出力トランジスタＭ５に入力される比較回路１２０の出力電圧を低下させて出力トランジスタＭ５からリセット信号を出力させ、オフ制御信号により比較回路１２０の出力電圧を出力トランジスタＭ５にそのまま入力させる制御を行うＮＭＯＳトランジスタＭ１１を更に備える。

【0038】

第１の実施形態においては、ＮＭＯＳトランジスタＭ４から供給されるミラー電流を小さくするとＮＭＯＳトランジスタＭ１のドレイン電圧の上昇が緩やかになるため、出力端子Ｔ３が接地電位になるまでの時間が長くなってしまう。
そこで、第２の実施形態に係るボルテージディテクタ２０は、ＮＭＯＳトランジスタＭ４による定電流値を小さくしても、ＮＭＯＳトランジスタＭ１１が先にオンになるようにすることで、出力端子Ｔ３が接地電位になるまでの時間が長くならないようにすることができる。

【0039】

以上説明したように、本発明の一実施形態におけるボルテージディテクタは、被監視電源から検出端子を介して入力された被監視電圧を、高い抵抗値の分圧抵抗により分圧して分圧電圧を出力する分圧回路と、被監視電圧が低電圧であることを判定するためのしきい値電圧を備えるトランジスタにより、分圧電圧としきい値電圧とを比較した結果に対応する電圧を出力する比較回路と、比較回路の出力電圧に応じてリセット信号を出力する出力トランジスタと、瞬時電圧降下した分圧電圧が比較回路に入力される前に、検出端子から検出した被監視電圧の高周波成分に基づき、出力トランジスタからリセット信号を出力させる瞬時電圧降下検出回路と、を有する。
これにより、このボルテージディテクタは、瞬時電圧低下時に確実かつ高速な検出応答性を有することができる。

【0040】

以上、本発明の実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【符号の説明】

【0041】

１０ ボルテージディテクタ
２０ バッテリ（被監視電源）
３０ 電源ＩＣ
４０ 抵抗
５０ 後続システム
１１０ 分圧回路
１２０ 比較回路
１３０ 瞬時電圧降下検出回路
Ｍ１ ＮＭＯＳトランジスタ
Ｍ５ 出力トランジスタ
Ｍ１０ ＮＭＯＳトランジスタ（第１のスイッチング素子）
Ｍ１１ ＮＭＯＳトランジスタ（第２のスイッチング素子）
Ｃ コンデンサ（ハイパスフィルタ）
Ｒａ、Ｒｂ 分圧抵抗
Ｔ１ 電源端子
Ｔ２ 検出端子
Ｔ３ 出力端子
ＶＤＤ 電源電圧
Ｖｄ 分圧電圧
Ｖｓ バッテリ電圧（被監視電圧）

【図1】

【図2】

【図3】

【図4】