特開2022-163554IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特開2022-163554

技術分野

炭化珪素（ＳｉＣ）半導体装置及びその製造方法

要約特許出願時に添付された[要約書]

【課題】製造コストの低減ができ、信頼性の低下を防止することが可能なＳｉＣ半導体装置及びその製造方法を提供する。
【解決手段】ｎ型のドリフト層２の上面に設けられたｎ型の電流拡散層３と、この上面に設けられたｐ型のベース領域６と、電流拡散層３の内部に設けられたｐ型のゲート底部保護領域４ｂと、電流拡散層３の内部にゲート底部保護領域４ｂと離間し、ベース領域６の下面に接するｐ型のベース底部埋込領域（４ａ，５ａ）と、ベース領域６を貫通しゲート底部保護領域４ｂに達するトレンチ９ａの内部に設けられた絶縁ゲート型電極構造（１１，１２ａ）と、ドリフト層２の底部に設けられ、少数キャリアを結晶欠陥により再結合する下部再結合領域２４と、を備える。
【選択図】図２

発明が解決しようとする課題[発明の詳細な説明]から抜粋

本発明は、課題を鑑み、製造コストの低減ができ、信頼性の低下を防止することが可能なＳｉＣ半導体装置及びその製造方法を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

目的を達成するために、本発明の一態様は、（ａ）第１導電型のＳｉＣ基板の上に設けられた第１導電型のドリフト層と、（ｂ）ドリフト層の上面に設けられ、ドリフト層より高不純物濃度の第１導電型の電流拡散層と、（ｃ）電流拡散層の上面に設けられた第２導電型のベース領域と、（ｄ）電流拡散層の内部に設けられた第２導電型のゲート底部保護領域と、（ｅ）電流拡散層の内部にゲート底部保護領域と離間し、ベース領域の・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明によれば、製造コストの低減ができ、信頼性の低下を防止することが可能なＳｉＣ半導体装置及びその製造方法を提供できる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本発明のＳｉＣ半導体装置の一例を示す平面概略図である。
【図2】 図１中のＡ－Ａ線方向から見た断面概略図である。
【図3】 従来の半導体装置における積層欠陥拡張の一例を示す断面概略図である。
【図4】 従来のＳｉＣ半導体装置の積層欠陥拡張のための構造の一例を示す断面概略図である。
【図5】 図４の半導体装置における再結合促進を説明するための断面概略図である。
【図6】 図２中のＢ部分の拡大図である。
【図7】 本発明の半導体装置の製造方法の工程の一例を説明するための断面概略図である。
【図8】 本発明の半導体装置の製造方法の図７に引き続く工程の一例を説明するための断面概略図である。
【図9】 本発明の半導体装置の製造方法の図８に引き続く工程の一例を説明するための断面概略図である。
【図10】 本発明の半導体装置の製造方法の図９に引き続く工程の一例を説明するための断面概略図である。
【図11】 本発明の半導体装置の製造方法の図１０に引き続く工程の一例を説明するための断面概略図である。
【図12】 本発明の半導体装置の製造方法の図１１に引き続く工程の一例を説明するための断面概略図である。
【図13】 本発明の半導体装置の製造方法の図１２に引き続く工程の一例を説明するための断面概略図である。
【図14】 本発明の半導体装置の製造方法の図１３に引き続く工程の一例を説明するための断面概略図である。
【図15】 本発明の半導体装置の製造方法の図１４に引き続く工程の一例を説明するための断面概略図である。
【図16】 本発明の半導体装置の製造方法の図１５に引き続く工程の一例を説明するための断面概略図である。
【図17】 本発明の半導体装置の製造方法の図１６に引き続く工程の一例を説明するための断面概略図である。
【図18】 本発明のＳｉＣ半導体装置の他の例を示す断面概略図である。
【図19】 本発明のＳｉＣ半導体装置の他の例を示す断面概略図である。
【図20】 本発明のＳｉＣ半導体装置の他の例を示す断面概略図である。
【図21】 本発明のその他のＳｉＣ半導体装置の一例を示す断面概略図である。
【図22】 本発明のその他のＳｉＣ半導体装置の再結合領域の形成工程の一例を説明するための断面概略図である。

選択図 図2出願人が指定した本件の代表的な図

１…ドレイン領域（第２主領域） １ｐ，１００…ＳｉＣ半導体基板（基板） ２、２ｐ…ドリフト層 ２ｓ、３ｓ、５ｅ、６ｐ…エピタキシャル層 ３…電流拡散層 ３ｐ，５ｐ…ｎイオン注入層 （４ａ，５ａ）…ベース底部埋込領域 ４ａ、４ｃ…第１埋込領域 ４ｂ…ゲート底部保護領域 ４ｄ…接続部 ５ａ、５ｂ…第２埋込領域 ６…ベース領域 ７…ソース領域（第１主領域） ８、８ａ…ベースコンタクト領域 ９ａ…トレンチ ９ｂ…メサ溝 １０…フィールド酸化膜 １１…ゲート絶縁膜 （１１、１２ａ）…絶縁ゲート型電極構造 １２ａ…ゲート電極 １２ｂ…配線層 １３…層間絶縁膜 １４…ソースコンタクト層 １５ａ、１５ｂ…バリアメタル層 １６ａ…ソース電極（第１主電極） １６ｂ…ゲート電極パッド １７…ドレイン電極（第２主電極） ２０ａ、２０ｂ…電界緩和領域 ２２…バッファ層 ２４、２４ａ、２４ｂ…下部再結合領域 ２６、２６ａ、２６ｂ、２６ｃ…上部再結合領域 ２８…部分電流拡散層 ３４…再結合促進層 ３１ａ、３１ｂ…マスク ４０ｓ、４０ｔ…基底面転位 ４２…貫通転位 ４４…少数キャリア（正孔） ４６…積層欠陥 １０１…チップ領域 １０１ａ…活性部 １０１ｂ…外周部 １０２…ダイシングライン １３０、２２０、２３０…フォトレジスト膜 １４０、１５０…酸化膜 ２００…接着剤 ２１０…ガラス板

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.