特開 2022-163688 持続的保持アーキテクチャ及びクリーンアップ回路を備えた動的メモリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022163688

(43)【公開日】2022-10-26

(54)【発明の名称】持続的保持アーキテクチャ及びクリーンアップ回路を備えた動的メモリ

(51)【国際特許分類】

   G11C 11/4091 20060101AFI20221019BHJP

【ＦＩ】

G11C11/4091 124

G11C11/4091 160

【審査請求】有

【請求項の数】23

【出願形態】ＯＬ

(21)【出願番号】P 2022021786

(22)【出願日】2022-02-16

(31)【優先権主張番号】63/175,033

(32)【優先日】2021-04-14

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/210,466

(32)【優先日】2021-06-14

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】508114395

【氏名又は名称】▲ゆ▼創科技股▲ふん▼有限公司

(71)【出願人】

【識別番号】521531148

【氏名又は名称】インベンション アンド コラボレーション ラボラトリー プロプライエタリー リミテッド

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】盧 超群

(72)【発明者】

【氏名】夏 濬

(72)【発明者】

【氏名】戎 博斗

【テーマコード（参考）】

5M024

【Ｆターム（参考）】

5M024AA96

5M024AA97

5M024BB14

5M024BB36

5M024CC25

5M024CC62

5M024CC82

5M024PP03

5M024PP07

(57)【要約】

【課題】持続的保持アーキテクチャを備えたＤＲＡＭを提供する。
【解決手段】ＤＲＡＭは、ＤＲＡＭチップで利用される信号ＯＮＥに対応する電圧レベルを生成する第１供給電圧源と、アクセストランジスタ及び保持キャパシタを含むＤＲＡＭセルとを有する。第１電圧レベルは、信号ＯＮＥに対応する電圧レベルよりも高く、第１電圧レベルは、第１維持電圧生成部によって生成される。第１維持電圧生成部は、ＤＲＡＭセルのアクセストランジスタのターンオフ期間中にＤＲＡＭセルの保持キャパシタへ電気的に結合される。クリーンアップ回路は、等化期間中にＢＬ／ＢＬＢの電圧と目標基準電圧との間の差を小さくするために設けられる。
【選択図】図１５Ｃ

【特許請求の範囲】

【請求項1】

ＤＲＡＭチップであって、
当該ＤＲＡＭチップで利用される信号ＯＮＥの電圧レベルよりも高い第１電圧レベルを生成する第１維持電圧生成部と、
アクセストランジスタ及び保持キャパシタを有するＤＲＡＭセルと、
ビットライン及び相補ビットラインへ結合されたセンス増幅器であり、前記ビットラインは、前記アクセストランジスタを通じて前記保持キャパシタへ結合される、前記センス増幅器と、
前記ビットライン及び前記相補ビットラインへ結合された等化回路であり、等化期間中に前記ビットライン及び前記相補ビットラインを前もってセットされた基準電圧に結合する前記等化回路と、
前記センス増幅器又は前記等化回路へ結合されたクリーンアップ回路と
を有し、
前記第１維持電圧生成部は、前記アクセストランジスタのターンオフ期間中に前記ビットラインへ電気的に結合され、前記クリーンアップ回路は、前記等化期間中に前記ビットラインの電圧と目標基準電圧との間の差を小さくするようアクティブにされる、
ＤＲＡＭチップ。

【請求項2】

前記アクセストランジスタのゲート端子へ結合されたワードラインを更に有し、
前記ワードラインは、第１期間及び該第１期間の後にある第２期間に前記アクセストランジスタをオンするよう選択され、前記第１維持電圧生成部は、前記第２期間中に前記ビットラインへ電気的に結合される、
請求項１に記載のＤＲＡＭチップ。

【請求項3】

前記第１維持電圧生成部は、前記第２期間中に前記センス増幅器へ電気的に結合され、前記第１維持電圧生成部は、前記センス増幅器及び前記ビットラインを通じて前記ＤＲＡＭセルの前記保持キャパシタへ電気的に結合される、
請求項２に記載のＤＲＡＭチップ。

【請求項4】

前記第１期間は、アクセス動作期間であり、前記第２期間は、リストアフェーズ期間である、
請求項２に記載のＤＲＡＭチップ。

【請求項5】

キッキング電荷源が、前記アクセス動作期間中に前記ビットラインへ電気的に結合される、
請求項４に記載のＤＲＡＭチップ。

【請求項6】

前記第１期間は、第１キック期間及び該第１キック期間から分離した第２キック期間を有し、キッキング電荷源が、前記第１キック期間中に前記ビットラインへ結合されるか、又は前記第１キック期間及び前記第２キック期間中に前記ビットラインへ結合される、
請求項２に記載のＤＲＡＭチップ。

【請求項7】

前記キッキング電荷源の電圧レベルは、前記第１維持電圧生成部の電圧レベルよりも小さい、
請求項６に記載のＤＲＡＭチップ。

【請求項8】

前記ワードラインは、リフレッシュ動作に従って前記第１期間及び前記第２期間に前記アクセストランジスタをオンするよう選択される、
請求項２に記載のＤＲＡＭチップ。

【請求項9】

キッキング電荷源は、前記第１期間より前であるキック期間に前記ビットラインへ電気的に結合され、前記第１維持電圧生成部は、前記第２期間の全ての間に前記ビットラインへ電気的に結合される、
請求項８に記載のＤＲＡＭチップ。

【請求項10】

前記第２期間は、前記キック期間と、前記第１期間と、前記第２期間との和の少なくとも２０％である、
請求項９に記載のＤＲＡＭチップ。

【請求項11】

前記第２期間は、前記キック期間と、前記第１期間と、前記第２期間との和の少なくとも５０％である、
請求項９に記載のＤＲＡＭチップ。

【請求項12】

前記等化期間は、前記アクセストランジスタのターンオフ期間の後であり、前記クリーンアップ回路は、前記ビットラインの電圧が前記等化期間の後に前記前もってセットされた基準電圧に等しくなるように、前記等化期間中にアクティブにされる、
請求項１に記載のＤＲＡＭチップ。

【請求項13】

前記クリーンアップ回路は、クリーンアップパルスによってアクティブにされ、前記クリーンアップパルスの幅は、前記等化期間の幅以下である、
請求項１２に記載のＤＲＡＭチップ。

【請求項14】

前記クリーンアップ回路は、クリーンアップパルスによってアクティブにされ、前記クリーンアップパルスの立ち上がりは、前記等化期間の立ち上がりと実質的に整列される、
請求項１２に記載のＤＲＡＭチップ。

【請求項15】

前記クリーンアップ回路は、前記センス増幅器及び所定の電圧へ結合されたスイッチ回路を有する、
請求項１に記載のＤＲＡＭチップ。

【請求項16】

前記クリーンアップ回路は、前記等化回路及び所定の電圧へ結合されたスイッチ回路を有する、
請求項１に記載のＤＲＡＭチップ。

【請求項17】

ＤＲＡＭチップであって、
アクセストランジスタ及び保持キャパシタを有するＤＲＡＭセルと、
ビットライン及び相補ビットラインへ結合されたセンス増幅器であり、前記ビットラインは、前記アクセストランジスタを通じて前記保持キャパシタへ結合される、前記センス増幅器と、
前記ビットライン及び前記相補ビットラインへ結合された等化回路であり、等化期間中に前記ビットライン及び前記相補ビットラインを前もってセットされた基準電圧へ結合する等化回路と、
前記等化期間中に前記ビットライン及び前記相補ビットラインへ電気的に結合されるクリーンアップ回路と
を有し、
前記クリーンアップ回路は、前記等化期間中に前記ビットラインの電圧と前記前もってセットされた基準電圧との間の差を小さくする、
ＤＲＡＭチップ。

【請求項18】

前記ビットラインの電圧は、前記等化期間の後に前記前もってセットされた基準電圧に等しい、
請求項１７に記載のＤＲＡＭチップ。

【請求項19】

前記クリーンアップ回路は、前記センス増幅器又は前記等化回路を通じて前記等化期間中に前記ビットライン及び前記相補ビットラインへ電気的に結合される、
請求項１７に記載のＤＲＡＭチップ。

【請求項20】

前記クリーンアップ回路は、前記センス増幅器及び所定の電圧へ結合されたスイッチ回路を有する、
請求項１９に記載のＤＲＡＭチップ。

【請求項21】

前記クリーンアップ回路は、前記等化回路及び所定の電圧へ結合されたスイッチ回路を有する、
請求項１９に記載のＤＲＡＭチップ。

【請求項22】

前記クリーンアップ回路は、前記等化期間中にクリーンアップパルスによってアクティブにされ、前記クリーンアップパルスの立ち上がりは、前記等化期間の立ち上がりと実質的に整列される、
請求項１７に記載のＤＲＡＭチップ。

【請求項23】

前記等化期間の開始時又は前記等化期間中に前記ビットラインの電圧、前記相補ビットラインの電圧、及び前記前もってセットされた基準電圧を受け、前記ビットラインの電圧と前記相補ビットラインの電圧との和の半分が前記前もってセットされた基準電圧に等しくない場合に制御信号を前記クリーンアップ回路へ送信するコンパレータ回路を更に有する、
請求項１７に記載のＤＲＡＭチップ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、動的メモリに、特に、持続的保持アーキテクチャ及びクリーンアップ回路を備えた動的メモリに関係がある。

【背景技術】

【0002】

最も広く使用されているＤＲＡＭセルは、ソースが保持キャパシタへ接続され、ドレインがビットラインへ結合されている１つのアクセストランジスタを有している。ビットラインは、１段目の交差結合されたセンス増幅器（sense amplifier）へ結合され、センス増幅器は、セルアレイから読み出された信号を列スイッチを通じて２段目のセンス増幅器へ転送する。２段目のセンス増幅器は、Ｉ／Ｏライン（データラインとして知られている。）へ接続されている。書き込み動作中、Ｉ／Ｏバッファによって駆動される信号はデータライン上で安定化され、１段目のセンス増幅器上でデータがさらに安定化され、アクセストランジスタを介して保持キャパシタに適切な信号が書き込まれる。アクセストランジスタは、アクティブモード（つまり、アクセストランジスタはオンである。）中には保持キャパシタへの正確のデータの読み出し動作又は書き込み動作に関与するが、アクセストランジスタが非アクティブモード中である（つまり、アクセストランジスタはオフである）間は、保持されている信号の損失も回避する。

【0003】

アクセストランジスタは、トランジスタによる電流漏出を最小限にするために高い閾電圧を有するよう設計される。しかし、欠点として、アクセストランジスタは、オンされるときにその性能を損なうことになる。結果として、ワードラインは、保持キャパシタへの信号の書き込みのためにアクセストランジスタが高いドライバビリティを有することを可能にするようブートストラップされるか又は（通常は、ワードライン電圧源からの）高いＶＰＰへ接続される必要がある。そのような高いＶＰＰは、アクセストランジスタのゲート又はワードラインにロードされるようワードラインドライバを通される。ＶＰＰはアクセストランジスタにかかる高い電圧ストレスであるから、トランジスタの誘電材料（例えば、酸化物層又は高Ｋ材料）は、ＤＲＡＭの他のサポート回路又は周辺回路（例えば、コマンドデコーダ、アドレスデコーダ、及び、他のＩ／Ｏ回路、など）で使用されているトランジスタのために使用されているものよりも厚いよう設計される必要がある。従って、アクセストランジスタの設計は、高い性能又は高い信頼性のどちらかを保つという課題に直面し、信頼性と性能との間の難しいトレードオフを提示する。広く使用されているアクセストランジスタ設計は、高い信頼性を達成することにより焦点を当てられているが、アクセストランジスタの性能を犠牲にしなければならない。

【0004】

簡潔に言えば、従来のアクセストランジスタ設計に関して、それは、保持キャパシタで電荷を保持する長い保持時間を助けるよう漏れ電流を低減するための高い閾電圧や、ＶＰＰのような高いワードライン電圧を維持するための厚いゲート誘電材料を有し、アクセストランジスタの性能を犠牲にしている。結果として、ＶＣＣレベルと通常呼ばれる信号ＯＮＥの書き込み（ＷＲＩＴＥ）又は読み出し（ＲＥＡＤ）は、より長い時間がかかるか、あるいは、信号ＯＮＥを完全にリストアすることができない。つまり、書き込み時間は、保持キャパシタに完全に書き込まれるためにフル信号ＶＣＣを満足するよう長くなる。

【0005】

ＤＲＡＭセルの従来の設計が図１Ａに表されている。ＤＲＡＭセルは、アクセストランジスタ１１及び保持キャパシタ１２を含む。アクセストランジスタ１１のゲートは、ワードライン（ＷＬ）へ結合され、４つの交差接続されたトランジスタを備えた交差結合センス増幅器２０が、ビットライン（ＢＬ）を通じてアクセストランジスタ１１へ結合されている。ＳＡＰ（センス増幅器のＰＭＯＳ側）は、センス増幅器２０の２つのＰＭＯＳトランジスタへ接続されている信号又は電圧であり、ＳＡＮ（センス増幅器のＮＭＯＳ側）は、センス増幅器の２つのＮＭＯＳトランジスタへ接続されている信号又は電圧である。電圧源ＶＣＣＳＡとＳＡＰとの間のスイッチトランジスタがオンされるとき、ＳＡＰの電圧値は、電圧源ＶＣＣＳＡ（ＳＡＰへ結合されている電圧源）の値、又はＤＲＡＭセルに保持されている信号“１”に通常対応するＶｃｃにほぼ等しい。同様に、電圧源ＶＳＳとＳＡＮとの間のスイッチトランジスタがオンされるとき、ＳＡＮの電圧値は、電圧源ＶＳＳの値、又はＤＲＡＭセルに保持されている信号“０”に通常対応する接地（Ｇｒｏｕｎｄ）にほぼ等しい。

【0006】

ＤＲＡＭセルは、書き込みモードではビットライン（ＢＬ）からキャパシタに保持され、又は読み出しモードではビットラインへ転送される電荷を制御するために、アクセストランジスタ１１をスイッチとして使用する。このとき、複数のＤＲＡＭセルがビットラインへ夫々接続される。この例では、ビットライン上のセル信号によって転送された信号を増幅させることによって、読み出しモードで交差結合センス増幅器２０によってラッチされた信号ＯＮＥ（１．２Ｖと仮定される。信号ＯＮＥは、通常、電圧源ＶＣＣＳＡのレベル電圧又は交差結合センス増幅器２０から供給されたＶｃｃである。）及びＺＥＲＯ（０Ｖと仮定される。信号ＺＥＲＯは、通常、電圧源ＶＳＳのレベル電圧、又は交差結合センス増幅器２０から供給された接地）がある。あるいは、これらの信号ＯＮＥ及びＺＥＲＯは、書き込みモードで正しい信号をセルに保持するようセンス増幅器をツイストするよう外部から書き込まれる。

【0007】

図１Ｂは、ほとんどの現在のＤＲＡＭのアクセス（読み出し又は書き込み）動作中の関連信号波形を示す。例を与えるために、２５ナノメートルＤＲＡＭセルは、アレイ設計に関係がある（囲まれた）次のパラメータを一般的に有している。ビットラインＯＮＥは電圧が１．２Ｖであり、ワードラインＯＮは最大２．７ＶのＶＰＰを有し、ワードラインＯＦＦは約－０．３Ｖの電圧を有し、セルの閾電圧は約０．７から０．９Ｖの範囲であり、アクセストランジスタの誘電体は２．７Ｖ未満の電界強度を維持する必要があり（バーンインストレスの下では、この数は、許容可能な信頼性マージンのために、最大３．４Ｖになる。）、ワードラインドライバデバイスも厚いゲート誘電体を使用する必要があり、それにより、性能が犠牲にされなければならない。

【0008】

図１Ｂに示されるように、最初に、ＤＲＡＭの保持キャパシタは、スタンバイ又は非アクティブモードにあり（つまり、アクセストランジスタはオフである。）、アクセストランジスタのゲートへ結合されているワードラインの電圧レベルは、スタンバイ負電圧（－０．３Ｖ）である。ビットライン及びビットラインバーは、ＶＣＣＳＡ＝１．２ＶでのＯＮＥレベルと０ＶのＺＥＲＯレベルとの間の半ＶＣＣＳＡの電圧レベルで（後述される電圧等化回路によって）等化される。

【0009】

アクセス動作を開始するよう保持キャパシタがアクティブモードに入る（つまり、アクセストランジスタはオンである）場合に、ワードラインの電圧レベルは、スタンバイ負電圧（－０．３Ｖ）から立ち上がり、アクセストランジスタのゲート－ソース間電圧に十分に大きい駆動（例えば、２．７Ｖ－１．２Ｖ－０．８Ｖ＝０．７Ｖ）を供給するよう、ＶＣＣＳＡ（１．２Ｖ）にアクセストランジスタの閾電圧Ｖｔ（０．７又は０．８Ｖであり得る。）をプラスした電圧よりもずっと高い高レベルＶＰＰ（例えば、２．７Ｖ）にプルアップされる。ビットラインは、電荷共有のために保持キャパシタへ結合される。ワードラインは、アクセス動作（例えば、読み出し又は書き込み）のためにそのような高電圧ＶＰＰで連続的にＯＮであり、交差結合センス増幅器２０は、ビットライン（ＢＬ及びＢＬＢ）間の電圧差を増幅させる。

【0010】

更に、リストア（ＲＥＳＴＯＲＥ）フェーズが、アクセス動作に続いて進行する。リストアフェーズ中、交差結合センス増幅器２０は、保持キャパシタでの信号ＯＮＥ又はＺＥＲＯに基づき保持キャパシタを再充電する。リストアフェーズ後、ワードラインは、ＶＰＰからスタンバイモードでのワードラインの電圧（－０．３Ｖ）にプルダウンされ、アクセストランジスタは非アクティブモードにある。

【0011】

詳細な説明のために、前述の従来のＤＲＡＭ回路の動作、以降、信号“１”を保持する対応するＤＲＡＭセルのアクセス読み出し動作が、例として使用され、以下は、Bruce Jacob, et al.，”Memory Systems - Cache Dram and Disk”， Elservier Inc.，２００８年，３６２～３６５頁（非特許文献１）から引用される。その内容は、本願に参照により援用される。センス増幅器回路（又はセンシング回路）２０及び電圧等化回路２１を備えたＤＲＡＭセルの従来回路を示す図１Ｃを参照されたい。電圧等化回路２１は、ビットライン対上の電圧が可能な限り厳密に一致することを確かにすべきである。上述されたように、センス増幅器回路２０は、４つの交差接続されたトランジスタ（つまり、２つのＰ型トランジスタ（“ＰＦｅｔ”）及び２つのＮ型トランジスタ（“ＮＦｅｔ”））を含む。センス増幅器回路２０は、ＳＡＮ信号及びＳＡＰ信号がアクティブにされる（つまり、図１Ａに示されるように、ＳＡＮ信号及びＳＡＰ信号が夫々、ＶＳＳ及びＶＣＣＳＡへ接続される）時点でのビットライン上の各々の電圧に応じて、ビットライン対を相補電圧極値に駆動する。ＳＡＮ信号及びＳＡＰ信号又は電圧のアサーション後、ビットラインはフル電圧レベルに駆動される。列選択ライン（Column-Select Line，ＣＳＬ）は、次いで、出力トランジスタをオンし、完全に駆動された電圧が出力に達して、ＤＲＡＭデバイスから読み出されることを可能にする。同時に、アクセスされたＤＲＡＭセルのアクセストランジスタは開いたままであり、ビットライン上の完全に駆動された電圧は、このとき、保持キャパシタ１２を再充電する。

【0012】

従来のＤＲＡＭセルへのアクセス読み出し動作に基づき、図１Ｄ～１Ｇは、プリチャージフェーズ、アクセスフェーズ、センスフェーズ、及びリストアフェーズに関する４つの異なるフェーズを示す。初めに、図１Ｄに示されるように、プリチャージフェーズ中、ＤＲＡＭアレイのビットラインは、基準電圧Ｖｒｅｆ（通常は、Ｖｃｃ／２、つまり、電源電圧Ｖｃｃと接地との間の中間にある電圧である。）に事前充電され、基準電圧として使用される。このプリチャージフェーズで、電圧等化回路２１は、ビットライン対に基準電圧Ｖｒｅｆを置くようアクティブにされる。つまり、ビットラインＢｉｔｌｉｎｅ（“ＢＬ”）及びビットラインバー
（外１）

（“ＢＬＢ”又は“相補ビットライン”）はＶｒｅｆに事前充電される。このプリチャージフェーズで、センス増幅器回路２０は非アクティブである。

【0013】

次いで、電圧等化回路が非アクティブであるアクセスフェーズ中、図１Ｅに示されるように、電圧（例えば、図１Ｂに示されるＶｃｃ＋Ｖｔ又はＶＰＰ）が、選択されたＤＲＡＭセルに対応するワードラインに印加される。ワードライン上の電圧は、選択されたＤＲＡＭセルのアクセストランジスタ１１をアクティブに又はオンし、選択されたＤＲＡＭセルの保持キャパシタ１２は、次いで、その中身を、電荷共有プロセスを通じて各々のビットライン上に放電する。この場合に、保持キャパシタ１２の電圧は、図１Ｅでは“１”のデジタル値を表すので、電荷共有プロセスは、ビットライン上の電圧をＶｒｅｆからＶｒｅｆ＋にわずかに増大させる。次いで、ビットライン上の電圧が変化すると、ビットライン上の電圧は、センス増幅器回路２０の動作に影響を及ぼし始める。ビットライン上のわずかにより高い電圧は、センス増幅器回路２０の上側ＮＦｅｔよりも下側ＮＦｅｔを導通させるよう駆動し始める。対照的に、微小電圧差はまた、センス増幅器回路２０の下側ＰＦｅｔを上側ＰＦｅｔよりも非導通であるよう駆動する。ビットライン電圧は、このようにして、続くセンスフェーズのためにセンス増幅器回路２０にバイアスをかける。

【0014】

その後、電圧等化回路２１が依然として非アクティブであるセンスフェーズ中、図１Ｆに示されるように、上述された微小電圧差は、センス増幅器回路２０へのバイアスを駆動し、ＳＡＮ信号は、下側の
（外２）

の電圧を下げる。ＳＡＮ信号がオンする（つまり、図１Ａに示されるようにＶＳＳ又は接地に接続される）と、より導通した下側ＮＦｅｔは、ＳＡＮ信号が、下側の
（外３）

の電圧をＶｅｆから接地へ下げることを可能にする。同様に、ＳＡＰ信号（図１Ａに示されるようにＶＣＣＳＡ又はＶｃｃに接続される）は、ビットラインを、ＶＣＣＳＡ又はＶｃｃに対応する“１”のデジタル値を表す完全にリストアされた電圧値に駆動する。ＳＡＭ信号及びＳＡＰ信号は、このようにして、共同で、双安定センス増幅器回路を、各々の最大又は最小電圧レールに駆動させるよう強いる。

【0015】

最後に、リストアフェーズに関して図１Ｇに示されるように、ビットライン及びビットラインバー
（外４）

が各々の最大（ＶＣＣＳＡ又はＶｃｃ）及び最小（ＶＳＳ又は接地）電圧値に駆動された後、過駆動されたワードラインはアクティブなままであり、完全に駆動されたビットライン電圧は、このとき、アクセストランジスタ１１を通じて保持キャパシタ１２の電荷をリストアする。リストアフェーズ中、従来のＤＲＡＭは、電荷を保持キャパシタ１２にリストアするために、図１Ｇに示されるように信号“１”に対応する電圧ＶＣＣＳＡ又はＶｃｃを利用することが知られているので、保持キャパシタ１２に保持されている電圧は、図１Ｇに示されるように信号“１”に対応する電圧と同じ又は略同じになる。

【0016】

図１Ｈは、図１Ｄ～１Ｇに表されているビットライン及び選択された制御信号の電圧波形を示す。アクセス動作の前に、ビットラインは事前充電され、ビットライン上の電圧は基準電圧Ｖｒｅｆにセットされる。フェーズ１又はアクセスフェーズで、ワードライン電圧は、Ｖｃｃより少なくともＶｔ高くなるまで過駆動され、ＤＲＡＭセルは、保持キャパシタ１２の中身をビットライン上に放電し、電圧をＶｒｅｆからＶｒｅｆ＋に上げる。フェーズ２又はセンスフェーズで、センス制御信号ＳＡＮ及びＳＡＰは、ビットライン上の電圧を、信号“１”を表すフル電圧Ｖｃｃに駆動する。ビットライン上の信号“１”に対応する電圧Ｖｃｃは、次いで、フェーズ３又はリストアフェーズでＤＲＡＭセルの電荷をリストアする。

【0017】

このようにして、図１Ｃ～１Ｈに関する上記の説明に基づいて、ビットラインの電圧（図１Ｈでは破線によってマークされている。）は、プリチャージフェーズ中に電圧等化回路２１によってＶｒｅｆ（又はＶｃｃ／２）にセットされる。次いで、ワードラインがアクセストランジスタ１１をオンした後、電荷共有プロセスは、アクセスフェーズ中にビットラインの電圧をＶｒｅｆからＶｒｅｆ＋に上げる。その後に、センスフェーズ中、ビットラインの電圧は、図１Ａに示されるように電圧源ＶＣＣＳＡ（又はＶｃｃ）に接続されるＳＡＰ信号の助けを借りて、Ｖｒｅｆ＋からＶＣＣＳＡ（又はＶｃｃ）の近くまで上昇する。最後に、リストアフェーズ中、センス回路２０は依然としてアクティブであり、信号“１”に対応する電圧源ＶＣＣＳＡ（又はＶｃｃ）は、電荷を保持キャパシタ１２にリストアするためにセンス回路２０を通じてビットラインへ結合される。よって、アクセスフェーズから、センスフェーズ、リストアフェーズまで、ＳＡＰを通じてセンス回路２０へ結合された高電圧源ＶＣＣＳＡ（又はＶｃｃ）と、ＳＡＮを通じてセンス回路２０へ結合された低電圧源ＶＳＳ（又は接地）とがある。従来のＤＲＡＭ回路ではアクセスフェーズからリストアフェーズまでセンス回路２０へ結合される他の電圧源はない。

【0018】

しかし、ワードラインストレスに対するこの高いＶＰＰ電圧により、アクセストランジスタは、周辺回路のトランジスタのために使用されるものよりも厚いゲート酸化物又はゲート絶縁物で設計されることになる。これは、悪化した短チャネル効果、トランジスタ電流のオン－オフ比、スイング勾配、などのようなアクセストランジスタ性能を劣化させる。更に、閾電圧は、周辺回路のトランジスタで使用されるものよりも高くなるよう設計されるが、スタンバイモード又は非アクティブモード中にアクセストランジスタを通る漏れ電流は、センシングのための保持電荷の量を低下させるほど依然として高い。１２ｎｍ又は７ｎｍＦｉｎＦＥＴプロセスでＶＣＣＳＡがより低い（例えば、０．６Ｖ）場合に、スタンバイモード又は非アクティブモードでの漏れの問題は更に悪化する。

【先行技術文献】

【非特許文献】

【0019】

【非特許文献1】Bruce Jacob, et al.，”Memory Systems - Cache Dram and Disk”， Elservier Inc.，２００８年，３６２～３６５頁

【発明の概要】

【0020】

従って、本発明は、持続的保持アーキテクチャ及びクリーンアップ回路を備えたＤＲＡＭを紹介すべきである。本発明の態様に従って、ＤＲＡＭは、ＤＲＡＭチップで利用される信号ＯＮＥの電圧レベルよりも高い第１電圧レベルを生成する第１維持電圧生成部と、アクセストランジスタ及び保持キャパシタを有するＤＲＡＭセルと、センス増幅器、等化回路、及びクリーンアップ回路とを有する。センス増幅器は、ビットライン及び相補ビットラインへ結合されており、ビットラインは、アクセストランジスタを通じて保持キャパシタへ結合される。等化回路も、ビットライン及び相補ビットラインへ結合されており、等化回路は、等化期間中にビットライン及び相補ビットラインを前もってセットされた基準電圧に結合する。クリーンアップ回路は、センス増幅器又は等化回路へ結合される。ここで、第１維持電圧生成部は、ＤＲＡＭセルのアクセストランジスタのターンオフ期間中にＤＲＡＭセルの保持キャパシタへ電気的に結合され、クリーンアップ回路は、等化期間中にビットラインの電圧と目標基準電圧との間の差を小さくするようアクティブにされる。

【0021】

本発明の他の目的に従って、ＤＲＡＭは、アクセストランジスタのゲート端子へ結合されたワードラインを更に有し、ワードラインは、第１期間及び第１期間の後にある第２期間にアクセストランジスタをオンするよう選択され、第１維持電圧生成部は、第２期間中にビットラインへ電気的に結合される。

【0022】

本発明の一態様に従って、第１維持電圧生成部は、第２期間中にセンス増幅器へ電気的に結合され、第１維持電圧生成部は、センス増幅器及びビットラインを通じてＤＲＡＭセルの保持キャパシタへ電気的に結合される。

【0023】

本発明の一態様に従って、第１期間は、アクセス動作期間であり、第２期間は、リストアフェーズ期間である。更に、他の態様では、キッキング電荷源が、アクセス動作期間中にＤＲＡＭチップのビットラインへ電気的に結合される。ビットラインの信号は、アクセス動作期間中にキッキング電荷源によってキック電圧レベルに上昇し、キック電圧レベルは、第１電圧レベルよりも低いが、信号ＯＮＥに対応する電圧レベルよりも高い。

【0024】

本発明の一態様に従って、第１期間は、第１キック期間及び第１キック期間から分離した第２キック期間を有し、キッキング電荷源が、第１キック期間中にビットラインへ結合されるか、又は第１キック期間及び第２キック期間中にビットラインへ結合される。

【0025】

本発明の一態様に従って、ワードラインは、リフレッシュ動作に従って第１期間及び第２期間にアクセストランジスタをオンするよう選択される。キッキング電荷源は、第１期間より前であるキック期間にビットラインへ電気的に結合され、第１維持電圧生成部は、第２期間の全ての間にビットラインへ電気的に結合される。

【0026】

本発明の一態様に従って、第２期間は、キック期間と、第１期間と、第２期間との和の少なくとも２０％である。他の例では、第２期間は、キック期間と、第１期間と、第２期間との和の少なくとも５０％である。

【0027】

本発明の一態様に従って、等化期間は、アクセストランジスタのターンオフ期間の後であり、クリーンアップ回路は、ビットラインの電圧が等化期間の後に前もってセットされた基準電圧に等しくなるように、等化期間中にアクティブにされる。更に、クリーンアップ回路は、クリーンアップパルスによってアクティブにされ、クリーンアップパルスの幅は、等化期間の幅以下である。

【0028】

本発明の一態様に従って、クリーンアップ回路は、クリーンアップパルスによってアクティブにされ、クリーンアップパルスの立ち上がりは、等化期間の立ち上がりと実質的に整列される。

【0029】

本発明の一態様に従って、クリーンアップ回路は、センス増幅器及び所定の電圧へ結合されたスイッチ回路を有する。他の例では、クリーンアップ回路は、等化回路及び所定の電圧へ結合されたスイッチ回路を有する。

【0030】

本発明の他の目的は、クリーンアップ回路を備えたＤＲＡＭチップを提供することである。ＤＲＡＭチップは、アクセストランジスタ及び保持キャパシタを有するＤＲＡＭセルと、センス増幅器、等化回路、及びクリーンアップ回路とを有する。センス増幅器は、ビットライン及び相補ビットラインへ結合されており、ビットラインは、アクセストランジスタを通じて保持キャパシタへ結合される。等化回路も、ビットライン及び相補ビットラインへ結合されており、等化回路は、等化期間中にビットライン及び相補ビットラインを前もってセットされた基準電圧へ結合する。クリーンアップ回路は、センス増幅器又は等化回路へ結合される。ここで、クリーンアップ回路は、等化期間中にビットラインの電圧と前もってセットされた基準電圧との間の差を小さくするようアクティブにされる。

【0031】

本発明の一態様に従って、ビットラインの電圧は、等化期間の後に前もってセットされた基準電圧に等しい。

【0032】

本発明の他の態様に従って、クリーンアップ回路は、センス増幅器又は等化回路を通じて等化期間中にビットライン及び相補ビットラインへ電気的に結合される。

【0033】

本発明の他の態様に従って、クリーンアップ回路は、センス増幅器及び所定の電圧へ結合されたスイッチ回路を有する。他の例では、クリーンアップ回路は、等化回路及び所定の電圧へ結合されたスイッチ回路を有する。

【0034】

本発明の態様に従って、クリーンアップ回路は、等化期間中にクリーンアップパルスによってアクティブにされ、クリーンアップパルスの立ち上がりは、等化期間の立ち上がりと実質的に整列される。

【0035】

本発明の態様に従って、ＤＲＡＭチップは、等化期間の開始時又は等化期間中にビットラインの電圧、相補ビットラインの電圧、及び前もってセットされた基準電圧を受け、ビットラインの電圧と相補ビットラインの電圧との和の半分が前もってセットされた基準電圧に等しくない場合に制御信号をクリーンアップ回路へ送信するコンパレータ回路を更に有する。

【0036】

本発明のこれら及び他の目的は、様々な図及び図面に示されている好ましい実施形態の以下の詳細な説明を読んだ後の当業者には間違いなく明らかになるであろう。

【図面の簡単な説明】

【0037】

【図1A】ＤＲＡＭセルの一般的に使用されている設計を表す。

【図1B】ほとんどの現在のＤＲＡＭのアクセス（読み出し又は書き込み）動作中の関連信号波形を表す。

【図1C】センス回路及び電圧等化回路を備えた従来のＤＲＡＭ回路を表す。

【図1D】従来のＤＲＡＭセルへのアクセス読み出し動作に関するプリチャージフェーズ、アクセスフェーズ、センスフェーズ、及びリストアフェーズを含むセンス増幅器の動作に関する４つの異なるフェーズを表す。

【図1E】従来のＤＲＡＭセルへのアクセス読み出し動作に関するプリチャージフェーズ、アクセスフェーズ、センスフェーズ、及びリストアフェーズを含むセンス増幅器の動作に関する４つの異なるフェーズを表す。

【図1F】従来のＤＲＡＭセルへのアクセス読み出し動作に関するプリチャージフェーズ、アクセスフェーズ、センスフェーズ、及びリストアフェーズを含むセンス増幅器の動作に関する４つの異なるフェーズを表す。

【図1G】従来のＤＲＡＭセルへのアクセス読み出し動作に関するプリチャージフェーズ、アクセスフェーズ、センスフェーズ、及びリストアフェーズを含むセンス増幅器の動作に関する４つの異なるフェーズを表す。

【図1H】図１Ｄ～１Ｇに示されているビットライン及び選択された信号の電圧波形を表す。

【図2】本発明の一実施形態に従うＤＲＡＭセルのアクセス（読み出し又は書き込み）動作中の関連信号波形を表す。

【図3A】ＶＣＣＳＡよりも高い第１維持電圧源へ選択的に結合されたセンス増幅器の概略的回路を示す。

【図3B】ＶＳＳよりも低い第２維持電圧源へ選択的に結合されたセンス増幅器の概略的に回路を示す。

【図4】本発明の他の実施形態に従うＤＲＡＭセルの関連信号波形を表す。

【図5】プリチャージ動作に関する本発明の一実施形態の機能ブロック図を示す。

【図6】本発明に従うプリチャージ動作のためのセンス増幅器の動作を表す。

【図7】本発明の他の実施形態に従うＤＲＡＭセルの動作中の関連信号波形を表す。

【図8A】本発明の他の実施形態に従うＤＲＡＭセルの動作中の関連信号波形を表す。

【図8B】本発明の他の実施形態に従うＤＲＡＭセルの動作中の関連信号波形を表す。

【図8C】本発明の他の実施形態に従うＤＲＡＭセルの動作中の関連信号波形を表す。

【図8D】本発明の他の実施形態に従うＤＲＡＭセルの動作中の関連信号波形を表す。

【図9】本発明の一実施形態に従うＤＲＡＭセルの動作中のビットラインの信号とキック期間との間の関係を表す。

【図10A】本発明の他の実施形態に従うＤＲＡＭセルの動作中の関連信号波形を表す。

【図10B】本発明の他の実施形態に従うＤＲＡＭセルの動作中の関連信号波形を表す。

【図11A】本発明の他の実施形態に従うＤＲＡＭセルのリフレッシュ動作中の関連信号波形を表す。

【図11B】本発明の他の実施形態に従うＤＲＡＭセルのリフレッシュ動作中の関連信号波形を表し、先行リストアキックがタイミング３で開始する。

【図11C】本発明の他の実施形態に従うＤＲＡＭセルのリフレッシュ動作中の関連信号波形を表し、先行リストアキックがタイミング２で開始する。

【図11D】本発明の他の実施形態に従うＤＲＡＭセルのリフレッシュ動作中の関連信号波形を表し、先行リストアキックがタイミング１で開始する。

【図12A】リストアフェーズ中にＢＬの電圧がＶＣＣＳＡｈまでキックアップされる場合の関連信号波形を表す。

【図12B】２つのワードラインのアクティブ化の間の他の関連信号波形を表し、ＢＬの電圧がリストアフェーズ中にＶＣＣＳＡｈにキックアップされる。

【図13】２つのワードラインのアクティブ化の間の他の関連信号波形を表し、ＢＬの電圧がリストアフェーズ中にＶＣＣＳＡｈにキックアップされ、クリーンアップ回路が等化中にアクティブにされる。

【図14A】センス回路及び電圧等化回路を備えた従来のＤＲＡＭ回路を表す。

【図14B】クリーンアップ回路がセンス回路へ結合されている、本発明に従うＤＲＡＭ回路を表す。

【図14C】クリーンアップ回路が電圧等化回路へ結合されている、本発明に従うＤＲＡＭ回路を表。

【図15A】クリーンアップ回路がセンス回路のＳＡＰ点及び接地へ接合されたスイッチ回路を有する、本発明に従うＤＲＡＭ回路を表す。

【図15B】クリーンアップ回路が電圧等化回路のＶＢＬ点及び接地へ結合されたスイッチ回路を有する、本発明に従うＤＲＡＭ回路を表す。

【図15C】コンパレータ回路がクリーンアップ回路へ結合されている、本発明に従うＤＲＡＭ回路を表す。

【発明を実施するための形態】

【0038】

開示されている装置及び方法の後述される実施形態の詳細な説明は、図を参照して、限定としてではなく、例として本明細書で提示される。特定の実施形態が図示され詳細に説明されるが、様々な変更及び改良が、添付の特許請求の範囲の範囲から外れずに、行われてもよいことが理解されるべきである。本発明の範囲は、構成するコンポーネントの数、それらの材料、それらの形状、それらの相対配置、などに決して限定されず、本発明の実施形態の例として単に開示される。

【0039】

本発明は、持続的保持アーキテクチャを備えたＤＲＡＭを開示すべきであり、アクセストランジスタのターンオフ前に維持電圧源がＤＲＡＭセルの保持キャパシタへ電気的に結合され、維持電圧源の電圧レベルは通常の信号ＯＮＥのそれよりも高いか、あるいは、維持電圧源の電圧レベルは通常の信号ＺＥＲＯよりも低い。ＤＲＡＭ動作（例えば、自動プリチャージ動作、リストアフェーズ、リフレッシュフェーズ、及びプリチャージフェーズ）は、選択されたＤＲＡＭセルに、そのアクセストランジスタをオンさせる。よって、アクセストランジスタのターンオン段階中に上記の維持電圧源をＤＲＡＭセルの保持キャパシタへ結合することによって、保持キャパシタは、アクセストランジスタを通る漏れ電流がある場合でさえ、アクセストランジスタのターンオフ後の従来のＤＲＡＭ構造と比較して、より長い期間維持することができる。

【実施例0040】

図２は、本発明の一実施形態に従うＤＲＡＭセルのアクセス（読み出し又は書き込み）動作の関連信号波形を表す。ＤＲＡＭのスタンバイモードから開始することによって、ワードラインＷＬは、アクセストランジスタ１１を完全にオフするために、－０．３Ｖでバイアスをかけられる。この実施形態で、ＶＣＣＳＡは１．２Ｖにセットされ、ＶＳＳは０Ｖにセットされる。この例で、信号ＯＮＥのレベルは１．２Ｖであり、信号ＺＥＲＯのレベルは０Ｖ（接地）である。ビットライン（ＢＬ及びＢＬＢ）は、ＶＣＣＳＡ＝１．２Ｖでの信号ＯＮＥレベルとＶＳＳ＝０Ｖでの信号ＺＥＲＯレベルとの間の０．６Ｖの電圧レベルで等化される。

【0041】

Ｔ０で、ワードライン電圧は、信号ＯＮＥ又はＺＥＲＯのどちらかをビットラインに転送するよう、－０．３Ｖから、１．２ＶのＶＣＣＳＡ及び０．８Ｖのアクセストランジスタの閾電圧よりもずっと高い２．７Ｖに上昇する。信号が、図１Ｅで述べられたアクセスフェーズ中に特定の大きさに達するまで、センス増幅器２０は、ビットライン（ＢＬ）及びビットラインバー（ＢＬＢ）にわたる信号を増幅させるようアクティブにされる。Ｔ１後、図１Ｆで述べられたセンスフェーズ中、読み出し動作（ビットライン上でセル信号によって転送された信号を増幅させることによる。）又は書き込み動作（これらの信号ＯＮＥ及びＺＥＲＯは、正しい信号をＤＲＡＭセルに蓄えるためにセンス増幅器２０をツイストするよう外部から書き込まれる。）は、実行され得る。当然、読み出し又は書き込みに加えて、他のＤＲＡＭ動作がＴ１の後に実行されてもよい。つまり、ＤＲＡＭセルは、Ｔ１からＴ２の間の期間中にアクセス可能である。

【0042】

Ｔ２の後、リストアフェーズ中、アクセストランジスタ１１の誘電体は、適度に短いリストア時間にワードライン（ＷＬ）からＶＰＰによって依然として負荷をかけられている。第１維持電圧源は、このリストアフェーズ中にＤＲＡＭセルのキャパシタへ意図的に結合される。第１維持電圧源の電圧レベルは、１．２Ｖ（又は信号ＯＮＥの電圧レベル）よりも高い。これは、第１維持電圧源へ選択的に結合されるセンス増幅器２０の概略的回路を表す図３Ａに示されるように、第１維持電圧源（ＶＣＣＳＡ＋Ｍ１）をセンス増幅器２０へ接続又は結合することによって（例えば、スイッチ１３をオンすることによる。）行われる。このリストアフェーズ中に、元のＶＣＣＳＡ電圧源は、センス増幅器２０から切り離され（例えば、スイッチ１４をオフすることによる。）、第１維持電圧源（ＶＣＣＳＡ＋Ｍ１）が、図３Ａに示されるように、センス増幅器２０へ接続されることになる。Ｍ１は、第１維持電圧源（ＶＣＣＳＡ＋Ｍ１）がＶＣＣＳＡよりも高くなるように、正の値であり得る。一例で、Ｍ１は、１／３ＶＣＣＳＡから２／３ＶＣＣＳＡの範囲にあり得る（例えば、０．６Ｖ）。例えば、信号ＯＮＥがそもそも保持キャパシタにある場合に、このリストアフェーズ中、第１維持電圧源からの１．２Ｖ＋０．６Ｖの電圧レベルが、次いで、センス増幅器２０を通って保持キャパシタ１２へ供給される。つまり、図２において、Ｔ３でのアクセストランジスタ１１のターンオフ（つまり、ワードラインＷＬが２．７ＶのＶＰＰから－０．３Ｖのスタンバイモードでのワードライン電圧へプルダウンされる）前に、保持キャパシタ１２は、通常の信号ＯＮＥ（ＶＣＣＳＡ）のそれよりも高い第１維持電圧源の電圧レベルを供給される。このようにして、アクセストランジスタ１１のターンオフ後、保持キャパシタ１２は、アクセストランジスタ１１を通る漏れ電流があるとしても、従来のＤＲＡＭ構造と比較して長い期間維持することができる。一実施形態で、アクセストランジスタ１１のターンオフ後、又はリストアフェーズ後、第１維持電圧源（ＶＣＣＳＡ＋Ｍ１）はセンス増幅器２０から切り離され得る。加えて、ビットライン（ＢＬ）は、Ｖｂ１の電圧レベルを有するビットライン電圧源へ結合され得る。それにより、ビットライン（ＢＬ）の電圧レベルは、図２に示されるように、Ｖｂ１にリセットされることになる。

【0043】

他の実施形態では、Ｔ２の後、リストアフェーズ中、第２維持電圧源が、リストアフェーズ中にＤＲＡＭセルのキャパシタへ意図的に結合される。第２維持電圧源の電圧レベルは、電圧源ＶＳＳ（０Ｖ又は信ＺＥＲＯの電圧レベル）よりも低い。これは、図３Ｂに示されるように、第２維持電圧源（ＶＳＳ－Ｍ２）をセンス増幅器へ接続することによって（例えば、スイッチ２３をオンすることによる。）行われ得る。図３Ｂは、ＶＳＳよりも低い第２維持電圧源（ＶＳＳ－Ｍ２）へ選択的に結合されたセンス増幅器の概略的回路を表し、Ｍ２は正の数であり得る。一例で、Ｍ２は、０．４Ｖ～０．８Ｖの範囲にあり得る（例えば、０．６Ｖ）。当然、第２維持電圧源がリストアフェーズ中にセンス増幅器２０へ結合されるとき、電圧源ＶＳＳは、センス増幅器２０から切り離される（例えば、スイッチ２４をオフすることによる。）。信号ＺＥＲＯがそもそも保持キャパシタ１２にある場合に、このリストアフェーズ中、－０．６Ｖの電圧レベルが、次いで、保持キャパシタ１２へ供給される。つまり、図２において、Ｔ３でのアクセストランジスタ１１のターンオフ（つまり、ワードラインＷＬがＶＰＰからスタンバイモードでのワードライン電圧へプルダウンされる）前に、保持キャパシタ１２は、通常の信号ＺＥＲＯ（ＶＳＳ）のそれよりも低い第２維持電圧源の電圧レベルを供給される。一実施形態で、アクセストランジスタ１１のターンオフ後、又はリストアフェーズ後、第２維持電圧源（ＶＳＳ－Ｍ２）はセンス増幅器２０から切り離され得る。

【0044】

当然、他の実施形態では、第１維持電圧源及び第２維持電圧源は両方とも、リストアフェーズ中に、ＤＲＡＭのキャパシタへ意図的に結合されてもよい。従って、ワードラインＷＬがＶＰＰからスタンバイモードでのワードラインの電圧にプルダウンされる前に、信号ＯＮＥがそもそも保持キャパシタにある場合には、１．２Ｖ＋０．６Ｖの電圧レベルが保持キャパシタに蓄えられる、あるいは、信号ＺＥＲＯがそもそも保持キャパシタにある場合には、－０．６Ｖの電圧レベルが保持キャパシタに蓄えられる。

【実施例0045】

アクセストランジスタを通って漏出させずに保持電荷を維持するよう漏れ電流を低減するために、通常、設計は、アクセストランジスタに非常に高い閾電圧を持たせるよう行われる。ＶＣＣＳＡが０．６Ｖに下げられる場合に、７ｎｍ又は５ｎｍプロセストライゲート（tri-gate）又はＦｉｎＦＥＴトランジスタは、ＤＲＡＭ設計において周辺回路のために採用され、それらのトランジスタの閾電圧は、０．３Ｖに低減されるように、然るべくスケーリングされ得る。この実施形態で、アクセストランジスタの閾電圧は、意図的に最大で０．５から０．６Ｖに上げられる。故に、保持キャパシタからの漏れ電流は、少なくとも３～４ディケードだけ大幅に減少する（＝０．６－０．３～０．３Ｖ。Ｓ－係数が６８ｍＶ／ディケードである場合に、漏れは、周辺トライゲートデバイスのそれよりも４ディケード低減可能であり、閾電圧が０．５Ｖに上げられる場合には、漏れ電流は２～３ディケードであるはずである。）。閾電圧をＶＣＣＳＡ近くまで又は０．６Ｖの少なくとも８０％以上に上げることが提案される。実施形態で、アクセストランジスタ（例えば、ＦｉｎＦＥＴ又はトライゲートトランジスタ）のゲート誘電体厚は、その厚さを増大させることなしに周辺トランジスタのそれと同じに依然として保たれ、その場合に、トライゲート構造を使用する高性能メリットは維持され得る。

【0046】

図４は、本発明の他の実施形態に従うＤＲＡＭセルの関連信号波形を表す。この例で、信号ＯＮＥのレベルは０．６Ｖであり、信号ＺＥＲＯのレベルは０Ｖ（ＧＮＤ）である。Ｔ２の後、リストアフェーズ中に、第１維持電圧源は、リストアフェーズ中にＤＲＡＭセルのキャパシタへ意図的に結合される。第１維持電圧源の電圧レベルは、０．６Ｖ（又は信号ＯＮＥの電圧レベル）よりも高い。これは、第１維持電圧源（ＶＣＣＳＡ＋Ｋ）をセンス増幅器２０へ接続又は結合することによって行われ、Ｋは、正の数であり得る。この例で、Ｋは、１／３ＶＣＣＳＡから２／３ＶＣＣＳＡの範囲にあり得る（例えば、０．３Ｖ又は０．４Ｖ）。従って、０．６Ｖの信号ＯＮＥがそもそも保持キャパシタにある場合に、このリストアフェーズ中、０．６Ｖ＋０．４Ｖの電圧レベルが、次いで、保持キャパシタ１２へ供給される。つまり、図４において、Ｔ３でのアクセストランジスタ１１のターンオフ（つまり、ワードラインＷＬがＶＰＰからスタンバイモードでのワードライン電圧へプルダウンされる）前に、保持キャパシタ１２は、通常の信号ＯＮＥ（０．６ＶのＶＣＣＳＡ）のそれよりも高い第１維持電圧源の電圧レベルを供給される。従って、ワードラインＷＬがＶＰＰにプルアップされた後、しかし、ワードラインＷＬがスタンバイ又は非アクティブモードにプルダウンされる前に、信号ＯＮＥがそもそも保持キャパシタにある場合には、１Ｖの電圧レベルが保持キャパシタに蓄えられる。一実施形態で、リストアフェーズ後、ビットライン（ＢＬ）及びビットラインバー（ＢＬＢ）は、Ｖｂ１の電圧レベルを有するビットライン電圧源へ結合され得る。それにより、ビットライン（ＢＬ）の電圧レベル及びビットラインバー（ＢＬＢ）の電圧レベルは、図４に示されるように、Ｖｂ１にリセットされることになる。

【0047】

当然、上述されたように、ワードラインＷＬがＶＰＰからスタンバイモードでのワードラインの電圧へプルダウンされる前に、信号ＺＥＲＯがそもそも保持キャパシタにある場合には、第２維持電圧源の電圧レベルが保持キャパシタに蓄えられ得る。このとき、第２維持電圧源の電圧レベルは、信号ＺＥＲＯよりも低く、例えば、－０．４Ｖである。