特開2022-163818IP Force 特許公報全文掲載

技術分野

この発明は、炭化珪素半導体装置の製造方法

要約特許出願時に添付された[要約書]

【課題】良品率を向上させることができる炭化珪素半導体装置の製造方法を提供すること。
【解決手段】炭化珪素からなる半導体ウェハのエピタキシャル層の結晶欠陥の種類、大きさ、位置を検出する。次に、所定の素子構造が形成されて半導体ウェハから個片化された個々の半導体チップから、半導体ウェハの結晶欠陥の位置情報に基づいて、結晶欠陥を含まない半導体チップと、拡張欠陥(フランク型欠陥、キャロット型欠陥)のみを含む半導体チップと、を良品候補として選別し、異物欠陥および三角欠陥を含む半導体チップを不良チップとして除去する。次に、すべての良品候補の半導体チップについて電気特性を検査する。次に、予め取得した良品規格に基づいて、すべての良品候補の半導体チップの規格判定を行い、良品となる半導体チップを選別する。
【選択図】図4

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、上述した従来の炭化珪素半導体装置の製造方法(図7参照)では、結晶欠陥検査装置によって検出された結晶欠陥を1つでも含む半導体チップはすべて不良チップとして除去される。このため、ステップS106の処理において不良チップとして除去される半導体チップの中には、良品として使用可能な電気特性を有する半導体チップが含まれている。このように良品として使用可能な半導体チップを不良チップとして除去しているため、良品率が低下して、チップコストの上昇を招いている。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素からなる出発基板上にエピタキシャル層をエピタキシャル成長させてなる半導体チップに作製された炭化珪素半導体装置の製造方法であって、次の特徴を有する。前記出発基板となる炭化珪素からなる出発ウェハ上に前記エピタキシャル層をエピタキシャル成長させてなる半導体ウェハを用意する前工程を行う。前記エピ・・・ 続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明にかかる炭化珪素半導体装置の製造方法によれば、良品率を向上させることができ、チップコストを低減させることができるという効果を奏する。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 実施の形態にかかる炭化珪素半導体装置の製造方法による半導体ウェハをおもて面側から見た状態を示す平面図である。
【図2】 図1の半導体ウェハから切断された半導体チップをおもて面側から見たレイアウトを示す平面図である。
【図3】 図2の活性領域の断面構造の例を示す断面図である。
【図4】 実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。
【図5】 図4のステップS3の処理で検出可能な結晶欠陥の形状を模式的に示す説明図である。
【図6】 図4のステップS7の判定基準の例を示す図表である。
【図7】 従来の炭化珪素半導体装置の製造方法の概要を示すフローチャートである。

選択図 図4出願人が指定した本件の代表的な図

1 n+型ドレイン領域 2a n型バッファ領域 2b n-型ドリフト領域 3 n型電流拡散領域 4 p型ベース領域 5 n+型ソース領域 6 p++型コンタクト領域 7 トレンチ 8 ゲート絶縁膜 9 ゲート電極 10 炭化珪素半導体装置 11 層間絶縁膜 12 バリアメタル 13 オーミック電極 14 おもて面電極 15 裏面電極 21,22 p+型領域 30 半導体チップ 31,55 n+型出発基板 32 n型エピタキシャル層 33 n-型エピタキシャル層 34 p型エピタキシャル層 35,56 エピタキシャル層 41 活性領域 42 エッジ終端領域 50 半導体ウェハ 51 半導体ウェハのチップ領域 52 半導体ウェハのダイシングライン 53 半導体ウェハの無効領域 61 異物欠陥 61a ダウンフォール 61b ラージピット 62 三角欠陥 64 拡張欠陥 64a フランク型欠陥 64b キャロット型欠陥

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります