(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022164200
(43)【公開日】2022-10-27
(54)【発明の名称】多層配線基板
(51)【国際特許分類】
H05K 3/46 20060101AFI20221020BHJP
H01L 23/13 20060101ALI20221020BHJP
H01L 23/12 20060101ALI20221020BHJP
【FI】
H05K3/46 G
H05K3/46 C
H05K3/46 Q
H01L23/12 C
H01L23/12 N
H01L23/12 Q
【審査請求】未請求
【請求項の数】3
【出願形態】OL
(21)【出願番号】P 2021069538
(22)【出願日】2021-04-16
(71)【出願人】
【識別番号】000004547
【氏名又は名称】日本特殊陶業株式会社
(74)【代理人】
【識別番号】100160691
【弁理士】
【氏名又は名称】田邊 淳也
(74)【代理人】
【識別番号】100157277
【弁理士】
【氏名又は名称】板倉 幸恵
(74)【代理人】
【識別番号】100182718
【弁理士】
【氏名又は名称】木崎 誠司
(72)【発明者】
【氏名】白木 文男
(72)【発明者】
【氏名】金 光柱
(72)【発明者】
【氏名】長谷川 達也
(72)【発明者】
【氏名】西田 智弘
【テーマコード(参考)】
5E316
【Fターム(参考)】
5E316AA02
5E316AA12
5E316AA15
5E316AA29
5E316AA32
5E316AA43
5E316CC08
5E316CC10
5E316CC18
5E316CC32
5E316CC37
5E316CC38
5E316CC55
5E316DD22
5E316DD34
5E316EE24
5E316EE29
5E316FF07
5E316FF13
5E316FF14
5E316FF18
5E316HH05
5E316JJ02
(57)【要約】
【課題】多層配線基板に搭載された素子間での通信を高速化する。
【解決手段】セラミック基板と、セラミック基板の上面に設けられた第1配線層部と、第1配線層部の上面に設けられた第2配線層部と、を有し、第2配線層部の上面に設けられたパッドとセラミック基板の下面に設けられたパッドとが電気的に接続されている多層配線基板では、第2配線層部は、素子を搭載するための素子搭載エリアを自身の上面に有するとともに、第1配線層部の上面に複数設けられており、複数の第2配線層部のうち少なくとも2つは、第1配線層部の内部に形成される第1連結配線によって、互いに有する素子搭載エリアが電気的に接続されている。
【選択図】
図2
【特許請求の範囲】
【請求項1】
セラミック基板と、
前記セラミック基板の上面に設けられた第1配線層部と、
前記第1配線層部の上面に設けられた第2配線層部と、
を有し、
前記第2配線層部の上面に設けられたパッドと前記セラミック基板の下面に設けられたパッドとが電気的に接続されている多層配線基板であって、
前記第2配線層部は、素子を搭載するための素子搭載エリアを自身の上面に有するとともに、前記第1配線層部の上面に複数設けられており、
前記複数の第2配線層部のうち少なくとも2つは、前記第1配線層部の内部に形成される第1連結配線によって、互いに有する前記素子搭載エリアが電気的に接続されている、多層配線基板。
【請求項2】
前記複数の第2配線層部のうち少なくとも1つは、前記素子搭載エリアを自身の上面に複数有するとともに、自身が有する前記複数の素子搭載エリアのうち少なくとも2つは、前記第2配線層部の内部に形成される第2連結配線によって、互いに電気的に接続されている、請求項1に記載の多層配線基板。
【請求項3】
配線密度は、前記第2配線層部において最も大きく、前記セラミック基板において最も小さい、請求項1または請求項2に記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多層配線基板に関する。
【背景技術】
【0002】
多層配線回路部に複数の半導体チップが搭載された多層配線回路モジュールが知られている(例えば、特許文献1参照)。特許文献1に記載された多層配線回路モジュールでは、第1の絶縁層と第2の絶縁層とにそれぞれ簡易的な設備と作業とによるフォト・リソグラフ処理が施され、解像度の高いビアホール溝と配線溝とが形成されている。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1に記載された多層配線回路モジュールでは、複数の半導体チップは、多層配線回路部の下面に接着されたマザー基板を介して導通しているため、複数の半導体チップ(素子)間での通信の高速化には、改善の余地があった。
【0005】
本発明は、上述した課題を解決するためになされたものであり、多層配線基板に搭載された素子間での通信を高速化することを目的とする。
【課題を解決するための手段】
【0006】
本発明は、上述の課題を解決するためになされたものであり、以下の形態として実現できる。
【0007】
(1)本発明の一形態によれば、セラミック基板と、前記セラミック基板の上面に設けられた第1配線層部と、前記第1配線層部の上面に設けられた第2配線層部と、を有し、前記第2配線層部の上面に設けられたパッドと前記セラミック基板の下面に設けられたパッドとが電気的に接続されている多層配線基板を提供する。この多層配線基板では、前記第2配線層部は、素子を搭載するための素子搭載エリアを自身の上面に有するとともに、前記第1配線層部の上面に複数設けられており、前記複数の第2配線層部のうち少なくとも2つは、前記第1配線層部の内部に形成される第1連結配線によって、互いに有する前記素子搭載エリアが電気的に接続されている。
【0008】
この構成によれば、セラミック基板の下面に形成されたパッドを介して異なる第2配線層部の素子搭載エリアが電気的に接続される場合と比較して、異なる第2配線層部の素子搭載エリア間の回路長を短くできる。これにより、素子搭載エリアに搭載された素子(例えば半導体)間の通信を高速化できる。また、本構成によれば、第1配線層部の上面に、複数の第2配線層部が搭載されている。第2配線層部が1つの大きな配線層部として形成されることにより、第1配線層部に対して第2配線層部を搭載する際の位置ずれを抑制できる。また、第2配線層部が複数の配線層部に分けられることにより、熱膨張係数の差に起因する第1配線層部からの剥がれの発生を抑制できる。
【0009】
(2)上記態様の多層配線基板において、前記複数の第2配線層部のうち少なくとも1つは、前記素子搭載エリアを自身の上面に複数有するとともに、自身が有する前記複数の素子搭載エリアのうち少なくとも2つは、前記第2配線層部の内部に形成される第2連結配線によって、互いに電気的に接続されてもよい。
この構成によれば、第2配線層部の素子搭載エリアに形成されたパッド間の電気的接続が、セラミック基板の下面に形成されたパッドや第1配線層部を介して接続される場合と比較して、回路長を短くでき、高速通信が可能になる。
【0010】
(3)上記態様の多層配線基板において、配線密度は、前記第2配線層部において最も大きく、前記セラミック基板において最も小さくてもよい。
この構成によれば、第2配線層部が位置する多層配線基板の上面側ほどより微細化した高ピッチのファンアウト構造を実現できる。
【0011】
なお、本発明は、種々の態様で実現することが可能であり、例えば、多層配線基板、セラミック配線基板、多層配線基板の製造方法、およびこれらを備えるシステム等の形態で実現することができる。
【図面の簡単な説明】
【0012】
【
図1】本発明の実施形態の多層配線基板を概略斜視図である。
【
図3】多層配線基板の製造方法のフローチャートである。
【
図4】第1配線層部の製造方法のフローチャートである。
【発明を実施するための形態】
【0013】
<実施形態>
1.多層配線基板の構成:
図1は、本発明の実施形態の多層配線基板100を概略斜視図である。
図1に示されるように、多層配線基板100は、セラミック基板20と、セラミック基板20の上面20Tに設けられた第1配線層部10と、第1配線層部10の上面10Tに設けられた4つの第2配線層部30~60と、セラミック基板20の下面20Bに接着されている複数のパッド70と、を備えている。
【0014】
本実施形態の多層配線基板100では、2つの第2配線層部30,40間は、第1配線層部10内に形成された第1連結配線により、第2配線層部30,40の上面30T,40Tに形成された素子搭載エリアが電気的に接続されている。これにより、第2配線層部30,40の素子搭載エリアは、セラミック基板20の下面20Bに接着されたパッド70を介さずに電気的に接続されているため、高速通信が可能になる。
【0015】
図1に示されるように、セラミック基板20と、第1配線層部10と、4つの第2配線層部30~60とのそれぞれは、矩形状の平板形状を有している。4つの第2配線層部30~60の上面30T~60Tは、図示されていない1つ以上の半導体などの素子を搭載するための素子搭載エリアとして機能する。上面30T~60Tには、搭載された素子と電気的に接続するための複数のパッド35,45,55,65が形成されている。第1配線層部10の上面10Tには、第2配線層部30~60の下面30B~60Bに形成された電極、または、搭載される半導体等の素子に接続するための複数の電極15が形成されている。
【0016】
本実施形態では、
図1および
図2に示され、それぞれが対応している直交座標系CSが定義されている。直交座標系CSでは、多層配線基板100の厚さ方向がZ軸方向と定義されている。矩形状の第1配線層部10の各辺に平行な軸として、Z軸方向に直交するX軸とY軸とのそれぞれが定義されている。なお、
図1,2では、各基板の厚さ方向に沿う寸法を拡大している。
【0017】
図2は、
図1における断面A-Aの概略図である。
図2に示されるように、セラミック基板20は、セラミックからなるセラミック層21と、上面20T側に形成された所定パターンを有する配線層20Lと、下面20Bに接着されている各パッド70と配線層20Lとを電気的に接続するための複数のビア20Vと、を備えている。本実施形態では、セラミック基板20の下面20Bに接着されているパッド70と、第2配線層部30~60の上面に形成されたパッド35,45,55,65とは、電気的に接続されている。セラミック層21は、熱膨張率が比較的低いガラス-セラミック、ムライト、BN、またはAlNからなる。配線層20Lおよびビア20Vは、Cu(銅)と、Ag(銀)と、CuまたはAgを主成分とする合金とのいずれかで形成されている。
【0018】
第1配線層部10は、4つの積層された樹脂基板11~14を備えている。具体的には、セラミック基板20の上面20Tに設けられた第1樹脂基板11と、第1樹脂基板11の上面に設けられた第2樹脂基板12と、第2樹脂基板12の上面に設けられた第3樹脂基板13と、第3樹脂基板13の上面に設けられた第4樹脂基板14と、を備えている。本実施形態の樹脂基板11~14のそれぞれの厚さは、50μmである。樹脂基板11~14のそれぞれは、図示されていない厚さが5~6μmの溶融接着層により互いに接着されている。
【0019】
第1樹脂基板11の下面は、セラミック基板20の上面20Tに設けられた配線層20Lに電気的に接続している。第1樹脂基板11は、厚さ方向に貫通するビア11Vを備えている。第2樹脂基板12は、下面側に形成された所定パターンの配線層12Lと、厚さ方向に貫通して配線層12Lに電気的に接続しているビア12Vと、を備えている。配線層12Lは、第1樹脂基板11のビア11Vに接続している。第3樹脂基板13は、下面側に形成された所定パターンの配線層13Lと、厚さ方向に貫通して配線層13Lに電気的に接続しているビア13Vと、を備えている。配線層13Lは、第2樹脂基板12のビア12Vに接続している。第4樹脂基板14は、下面側に形成された所定パターンの配線層14Lと、厚さ方向に貫通して配線層14Lに電気的に接続しているビア14Vと、上面10Tに形成された電極15と、を備えている。配線層14Lは、第3樹脂基板13のビア13Vに接続している。この結果、第1配線層部10の上面10Tに形成された電極15と、セラミック基板20の下面20Bに接着されたパッド70とが、電気的に接続される。
【0020】
図2に示されるように、第2樹脂基板12が有する配線層12Lは、第1配線層部10の上面10Tに平行(XY平面に平行)に延びる連結配線12L1を備えている。同じように、第3樹脂基板13は、XY平面に平行に延びる連結配線13L1,13L2を備えている。第3樹脂基板13が有する連結配線13L1は、ビア13V,14Vを介して、2つの第2配線層部30,40を電気的に接続する。同じように、第2樹脂基板12が有する連結配線12L1と、第3樹脂基板13が有する連結配線13L2とは、ビア12V,13V,14Vを介して、2つの第2配線層部30,40を電気的に接続する。
【0021】
第2配線層部30は、3つの積層された樹脂基板31~33を備えている。具体的には、第1配線層部10の上面10Tに設けられた第1樹脂基板31と、第1樹脂基板31の上面に設けられた第2樹脂基板32と、第2樹脂基板32の上面に設けられた第3樹脂基板33と、を備えている。なお、第2配線層部40は、第2配線層部30と同じ構成を備えるため、第2配線層部40の説明は省略する。本実施形態の樹脂基板31~33のそれぞれの厚さは、50μmである。樹脂基板31~33のそれぞれは、図示されていない厚さが5~6μmの溶融接着層により互いに接着されている。
【0022】
第1樹脂基板31は、第1配線層部10の上面10Tに設けられた複数の電極15に電気的に接続し、厚さ方向に貫通するビア31Vを備えている。第2樹脂基板32は、下面側に形成された所定パターンの配線層32Lと、厚さ方向に貫通して配線層32Lに電気的に接続しているビア32Vと、を備えている。配線層32Lは、第1樹脂基板31のビア31Vに接続している。第3樹脂基板33は、下面側に形成された所定パターンの配線層33Lと、厚さ方向に貫通して配線層33Lに電気的に接続しているビア33Vと、を備えている。配線層33Lは、第2樹脂基板32のビア32Vに接続している。この結果、第2配線層部30の上面に形成されたパッド35と、セラミック基板20の下面20Bに接着されたパッド70とが、電気的に接続される。
【0023】
第3樹脂基板33が有する配線層32Lは、第2配線層部30の上面30Tに平行(XY平面に平行)に延びる連結配線33L1を備えている。第3樹脂基板33が有する連結配線33L1は、ビア33Vを介して、パッド351とパッド352とを電気的に接続する。すなわち、素子搭載エリアとして機能する上面30Tに形成されたパッド351とパッド352とは、第2配線層部30内に形成された連結配線33L1によって、互いに電気的に接続されている。これにより、パッド351とパッド352との電気的接続では、セラミック基板20の下面20Bに形成されたパッド70を介する場合と比較して、回路長を短くできる。なお、連結配線33L1は、第2連結配線として機能する。
【0024】
また、第2配線層部30の上面30Tに形成されたパッド353と、第2配線層部40の上面40Tに形成されたパッド451とは、第1配線層部10内に形成された連結配線13L2によって、互いに電気的に接続されている。同じように、第2配線層部30の上面30Tに形成されたパッド354と、第2配線層部40の上面40Tに形成されたパッド452とは、第1配線層部10内に形成された連結配線12L1,13L1によって、互いに電気的に接続されている。すなわち、異なる第2配線層部30,40の上面30T,40Tが形成する素子搭載エリアは、第1配線層部10内に形成された連結配線13L1等により電気的に接続している。これにより、パッド353とパッド451との電気的接続、および、パッド354とパッド452との電気的接続では、セラミック基板20の下面20Bに形成されたパッド70を介する場合と比較して、回路長を短くできる。なお、連結配線12L1,13L1,13L2は、第1連結配線として機能する。第1配線層部10が備える配線層12L~14Lおよびビア11V~14Vと、第2配線層部30が備える配線層31L~33Lおよびビア31V~33Vとは、Cu(銅)と、Ag(銀)と、CuまたはAgを主成分とする合金とのいずれかで形成されている。
【0025】
本実施形態では、第2配線層部30の各樹脂基板32,33に形成された配線層32L,33Lおよびパッド35の配線密度は、第1配線層部10の各樹脂基板12~14に形成された配線層12L~14Lおよび電極15の配線密度よりも大きく形成されている。また、配線層12L~14Lの配線密度は、セラミック基板20の上面20Tに形成された配線層20Lの配線密度よりも大きく形成されている。すなわち、本実施形態では、配線密度は、第2配線層部30において最も大きく、セラミック基板20において最も小さい。
【0026】
2.多層配線基板の製造方法:
図3は、多層配線基板100の製造方法のフローチャートである。
図3に示されるように、多層配線基板100の製造フローでは、第1配線層部10が作製される(ステップS1)。
図4は、第1配線層部10の製造方法のフローチャートである。
図4に示されるように、第1配線層部10の製造フローでは、初めに、各樹脂基板11~14が用意される(ステップS11)。
【0027】
用意された各樹脂基板11~14に対して、それぞれの配線パターンに対応したエッチングレジスト層が形成される(ステップS12)。用意された各樹脂基板11~14のCu箔の表面全体に感光性樹脂フィルムが貼り付けられ、感光性樹脂フィルムの上面に配線パターンが形成された露光用マスクが配置される。露光用マスクを介して、感光性樹脂フィルムに対し紫外線などが露光される。さらに、露光用マスクが除去された後、感光性樹脂フィルムごとに現像(エッチング)が施され、エッチングレジスト層が形成される。
【0028】
各樹脂基板11~14の片面に電極15または配線層12L~14Lが形成される(ステップS13)。形成されたエッチングレジスト層を介して、各樹脂基板11~14のCu箔のうち、エッチングレジスト層ごとのパターンから外部に露出する部分がエッチングして除去された後、エッチングレジスト層が剥離液との接触により除去される。これにより、各樹脂基板11~14の片面に電極15または配線層12L~14Lが形成される。特に、配線層12L,13Lは、複数の電極15間を、連結配線12L1,13L1,13L2と、ビア12V~14Vとを介して導通するようなパターンとして形成される。このようにすることで、例えば第2配線層部30のパッド353と第2配線層部40のパッド451との電気的接続のように、回路長を短くできる。
【0029】
次に、各樹脂基板11~14に対してビアホールが形成される(ステップS14)。電極15と配線層12L~14Lとのそれぞれにおける所定の位置に対して、各樹脂基板11~14の厚さ方向に沿ったレーザ加工が施され、複数のビアホールが形成される。なお、レーザ加工に代えて、公知の打ち抜き加工によりビアホールが形成されてもよい。
【0030】
ビアホールにビア11V~14Vが形成される(ステップS15)。形成されたビアホールのそれぞれにCu粉末またはAg粉末を主成分とする導電性ペーストが、ペースト印刷充填装置を用いて充填される。充填後に、各樹脂基板11~14に対して、約150℃で1時間程度加熱されて脱脂処理が行われ、複数のビア11V~14Vが形成される。
【0031】
ビア11V~14Vが形成された各樹脂基板11~14は、積層されて接着される(ステップS16)。各樹脂基板11~14が接着される面(片面または両面)に溶融接着層が形成され、各樹脂基板11~14が接着される。
【0032】
図3のステップS1の処理が行われると、第2配線層部30~60が作製される(ステップS2)。第2配線層部30~60のそれぞれの製造方法は、第1配線層部10と同じであるため、説明を省略する。第2配線層部30は、規程のサイズにダイシングされて製造される。
【0033】
次に、セラミック基板20が作製される(ステップS3)。ガラスおよびアルミナ(セラミック)を主成分とするグリーンシートが用意される。用意されたグリーンシートにおける所定の位置に対して、公知の打ち抜き加工により複数のビアホールが形成される。形成された各ビアホールにCu粉末またはAg粉末を含む導電性ペーストが吸引・充填されて、未焼成のビア20Vが形成される。なお、打抜き加工に代えて、レーザ加工によりビアホールが形成されてもよい。ビアホールが形成されたグリーンシートの表面に、上記同様の導電性ペーストがスクリーン印刷により所定のパターンで印刷され、グリーンシートの裏面にパッド70が形成され、未焼成の配線層20Lが形成される。グリーンシートが焼成されることにより、セラミック基板20が作製される。
【0034】
作製されたセラミック基板20と、第1配線層部10と、第2配線層部30~60とが熱プレス工程により接合される(ステップS4)。第1配線層部10の下面10Bと、第1配線層部10の上面10Tのうち第2配線層部30~60が搭載される部分と、第2配線層部30~60の下面30B~60Bとのそれぞれに溶融接着層が形成される。その後、セラミック基板20と、第1配線層部10と、第2配線層部30~60とに対して、厚み方向に沿って、約300℃で且つ約20kg/cm2の圧力を加える熱プレス工程が行われる。これにより、セラミック基板20と、第1配線層部10と、第2配線層部30~60とが接合される。
【0035】
接合後に、各電極15,35,45,55,65およびパッド70にメッキ膜が被覆される(ステップS5)。セラミック基板20の下面20Bに形成されたパッド70と、第1配線層部10の上面10Tに形成された電極15と、第2配線層部30~60の上面30T~60に形成されたパッド35,45,55,65とに対して、電解Ni(ニッケル)メッキおよび電解Au(金)メッキが順次施される。これにより、所定の厚さのNiメッキ膜およびAuメッキ膜の2層の膜が、電極15等に被覆される。以上の工程が行われることにより、
図1に示される多層配線基板100が製造される。
【0036】
以上説明したように、本実施形態の多層配線基板100は、セラミック基板20と、セラミック基板20の上面20Tに設けられた第1配線層部10と、第1配線層部10の上面10Tに設けられた4つの第2配線層部30~60と、を備えている。異なる第2配線層部30,40の上面30T,40Tが形成する素子搭載エリアは、第1配線層部10内に形成された連結配線13L1等により電気的に接続している。そのため、本実施形態の多層配線基板100では、セラミック基板20の下面20Bに形成されたパッド70を介して異なる第2配線層部30,40の素子搭載エリアが電気的に接続される場合と比較して、素子搭載エリア間の回路長を短くできる。これにより、素子搭載エリアに搭載された半導体間の通信を高速化できる。また、本実施形態の多層配線基板100では、第1配線層部10の上面10Tに、複数の第2配線層部30~60が搭載されている。第2配線層部30~60が1つの大きな配線層部として形成されることにより、第1配線層部10に対して第2配線層部30を搭載する際の位置ずれを抑制できる。また、第2配線層部30が複数の配線層部に分けられることにより、熱膨張係数の差に起因する第1配線層部10からの剥がれの発生を抑制できる。
【0037】
また、本実施形態の第2配線層部30では、素子搭載エリアとして機能する上面30Tに形成されたパッド351とパッド352とは、第2配線層部30内に形成された連結配線33L1によって、互いに電気的に接続されている。そのため、第2配線層部30の上面30Tに形成されたパッド351とパッド352とが、セラミック基板20の下面20Bに形成されたパッド70や第1配線層部10を介して電気的に接続される場合と比較して、回路長を短くでき、高速通信が可能になる。
【0038】
また、本実施形態の多層配線基板100では、配線密度は、第2配線層部30において最も大きく、セラミック基板20において最も小さい。これにより、上面側ほどより微細化した高ピッチのファンアウト構造を実現できる。
【0039】
<本実施形態の変形例>
本発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【0040】
上記実施形態では、多層配線基板100の一例について説明したが、多層配線基板100は、第1配線層部10内に形成された連結配線が異なる第2配線層部30~60が形成する素子搭載エリア間を電気的に接続する範囲で変形可能である。上記実施形態では、セラミック基板20は、1つのセラミック層21から構成されていたが、複数のセラミック層が積層されていてもよい。第1配線層部10の上面10Tに搭載される第2配線層部30~60の数や大きさについては変形可能である。例えば、第2配線層部30~60は、異なる形状を有しており、矩形状以外の多角形状を有していてもよい。第1配線層部10内に形成された連結配線は、複数の配線層12L~14Lのいずれに形成されていてもよい。
【0041】
図3および
図4に示される製造方法は、一例であって、別の方法により多層配線基板100等が製造されてもよい。例えば、第1配線層部10と第2配線層部30~60との少なくとも1つが、ビルドアップ工法により製造されてもよい。ビルドアップ工法の一例では、用意された各樹脂基板に対して、ポリイミド塗布、ビア形成、シード層形成、レジスト形成、Cuメッキ、レジスト剥離、シード層エッチングが繰り返されて規定の層数の配線層部が形成される。
図3のステップS4に示されるように、セラミック基板20と、第1配線層部10と、第2配線層部30~60とは、熱プレス工程により一度に接合されたが、各部材が順次接合されてもよい。上記実施形態における第1配線層部10の各樹脂基板11~14の厚さ及び第2配線層部30の各樹脂基板31~33の一例であり、変形可能である。各部材を接合するための溶融接着層は、半田やCuピラーなど周知の接着剤を採用できる。
【0042】
以上、実施形態、変形例に基づき本態様について説明してきたが、上記した態様の実施の形態は、本態様の理解を容易にするためのものであり、本態様を限定するものではない。本態様は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本態様にはその等価物が含まれる。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することができる。
【符号の説明】
【0043】
10…第1配線層部
10B…第1配線層部の下面
10T…第1配線層部の上面
11…第1樹脂基板
12L~14L…第1配線層部の配線層
11V~14V…第1配線層部のビア
12…第2樹脂基板
12L1,13L1,13L2…連結配線(第1連結配線)
13…第3樹脂基板
14…第4樹脂基板
15…第1配線層部の電極
20…セラミック基板
20B…セラミック基板の下面
20L…セラミック基板の配線層
20T…セラミック基板の上面
20V…セラミック基板のビア
21…セラミック層
30~60…第2配線層部
30B…第2配線層部の下面
30T~60T…第2配線層部の上面(素子搭載エリア)
31…第1樹脂基板
31L~33L…第2配線層部の配線層
31V~33V…第2配線層部のビア
32…第2樹脂基板
33…第3樹脂基板
33L1…連結配線(第2連結配線)
35,70,351~354,451,452…パッド
100…多層配線基板
CS…直交座標系