特開 2022-165718 電力増幅回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022165718

(43)【公開日】2022-11-01

(54)【発明の名称】電力増幅回路

(51)【国際特許分類】

   H03F 3/21 20060101AFI20221025BHJP

【ＦＩ】

H03F3/21

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2021071181

(22)【出願日】2021-04-20

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】山田 孝

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA41

5J500AC22

5J500AF10

5J500AM08

(57)【要約】

【課題】高周波出力信号の高周波入力信号依存性及びスロープを抑制する。
【解決手段】多段接続された複数の電力増幅器と、複数の制御電流に夫々基づいて、複数のバイアス電流を夫々出力する複数のバイアス回路と、制御電圧に基づいて、複数の制御電流を複数のバイアス回路に出力する、制御回路と、を含む。複数の電力増幅器は、初段が電気的に並列接続された第１電力増幅器及び第２電力増幅器を含む。複数のバイアス回路は、第１バイアス回路及び第２バイアス回路を含む。制御回路は、制御電圧が第１閾値電圧の場合に第１電流値となり、制御電圧が第１閾値電圧より大きい場合に制御電圧に応じて線形に増加する第１制御電流を、第１バイアス回路に出力する第１電流出力部、及び、制御電圧が第１閾値電圧以上の場合に一定の第２電流値となる第２制御電流を、第２バイアス回路に出力する第２電流出力部を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

多段接続された複数の電力増幅器と、
複数の制御電流に夫々基づいて、複数のバイアス電流を前記複数の電力増幅器に夫々出力する複数のバイアス回路と、
制御電圧に基づいて、前記複数の制御電流を前記複数のバイアス回路に出力する、制御回路と、
を含み、
前記複数の電力増幅器は、
初段が電気的に並列接続された第１電力増幅器及び第２電力増幅器を含み、
前記複数のバイアス回路は、
第１制御電流に基づいて第１バイアス電流を前記第１電力増幅器に出力する第１バイアス回路及び第２制御電流に基づいて第２バイアス電流を前記第２電力増幅器に出力する第２バイアス回路を含み、
前記制御回路は、
前記制御電圧が第１閾値電圧の場合に第１電流値となり、前記制御電圧が前記第１閾値電圧より大きい場合に前記制御電圧に応じて線形に増加する第１制御電流を、前記第１バイアス回路に出力する第１電流出力部、及び、前記制御電圧が前記第１閾値電圧以上の場合に一定の第２電流値となる第２制御電流を、前記第２バイアス回路に出力する第２電流出力部を含む、
電力増幅回路。

【請求項2】

請求項１に記載の電力増幅回路であって、
前記複数の電力増幅器は、
前記第１電力増幅器及び前記第２電力増幅器の出力に接続された第２段の第３電力増幅器及び前記第３電力増幅器の出力に接続された第３段の第４電力増幅器を含み、
前記複数のバイアス回路は、
第３制御電流に基づいて第３バイアス電流を前記第３電力増幅器に出力する第３バイアス回路及び第４制御電流に基づいて第４バイアス電流を前記第４電力増幅器に出力する第４バイアス回路を含み、
前記制御回路は、
前記制御電圧が前記第１閾値電圧よりも高い第２閾値電圧以上の場合に、前記制御電圧の２乗に比例する前記第３制御電流及び前記第４制御電流を、前記第３バイアス回路及び前記第４バイアス回路に夫々出力する第３電流出力部及び第４電流出力部を含む、
電力増幅回路。

【請求項3】

請求項１に記載の電力増幅回路であって、
前記複数の電力増幅器は、
前記第１電力増幅器及び前記第２電力増幅器の出力に接続された第２段の第３電力増幅器及び前記第３電力増幅器の出力に接続された第３段の第４電力増幅器を含み、
前記複数のバイアス回路は、
第３制御電流に基づいて第３バイアス電流を前記第３電力増幅器に出力する第３バイアス回路及び第４制御電流に基づいて第４バイアス電流を前記第４電力増幅器に出力する第４バイアス回路を含み、
前記制御回路は、
前記制御電圧が前記第１閾値電圧以上の場合に、前記制御電圧の２乗に比例する前記第３制御電流及び前記第４制御電流を、前記第３バイアス回路及び前記第４バイアス回路に夫々出力する第３電流出力部及び第４電流出力部を含む、
電力増幅回路。

【請求項4】

請求項１に記載の電力増幅回路であって、
前記複数の電力増幅器は、
前記第１電力増幅器及び前記第２電力増幅器の出力に接続された第２段の第３電力増幅器及び前記第３電力増幅器の出力に接続された第３段の第４電力増幅器を含み、
前記複数のバイアス回路は、
第３制御電流に基づいて第３バイアス電流を前記第３電力増幅器に出力する第３バイアス回路及び第４制御電流に基づいて第４バイアス電流を前記第４電力増幅器に出力する第４バイアス回路を含み、
前記制御回路は、
前記制御電圧が前記第１閾値電圧以上の場合に、前記制御電圧に応じて線形に増加する前記第３制御電流及び前記第４制御電流を、前記第３バイアス回路及び前記第４バイアス回路に夫々出力する第３電流出力部及び第４電流出力部を含む、
電力増幅回路。

【請求項5】

請求項１に記載の電力増幅回路であって、
前記複数の電力増幅器は、
前記第１電力増幅器及び前記第２電力増幅器の出力に接続された第２段の第３電力増幅器及び前記第３電力増幅器の出力に接続された第３段の第４電力増幅器を含み、
前記複数のバイアス回路は、
第３制御電流に基づいて第３バイアス電流を前記第３電力増幅器に出力する第３バイアス回路及び第４制御電流に基づいて第４バイアス電流を前記第４電力増幅器に出力する第４バイアス回路を含み、
前記制御回路は、
第３制御電流を前記第３バイアス回路に出力する第３電流出力部及び第４制御電流を前記第４バイアス回路に出力する第４電流出力部を含み、
前記第３電流出力部及び前記第４電流出力部の内の一方は、前記制御電圧が前記第１閾値電圧よりも高い第２閾値電圧以上の場合に前記制御電圧の２乗に比例する制御電流を出力し、
前記第３電流出力部及び前記第４電流出力部の内の他方は、前記制御電圧が前記第１閾値電圧よりも高い第３閾値電圧以上の場合に前記制御電圧に応じて線形に増加する制御電流を出力する、
電力増幅回路。

【請求項6】

請求項５に記載の電力増幅回路であって、
前記第２閾値電圧と前記第３閾値電圧とは同一の閾値電圧である、
電力増幅回路。

【請求項7】

請求項１に記載の電力増幅回路であって、
前記複数の電力増幅器は、
前記第１電力増幅器及び前記第２電力増幅器の出力に接続された第２段の第３電力増幅器及び前記第３電力増幅器の出力に接続された第３段の第４電力増幅器を含み、
前記複数のバイアス回路は、
第３制御電流に基づいて第３バイアス電流を前記第３電力増幅器に出力する第３バイアス回路及び第４制御電流に基づいて第４バイアス電流を前記第４電力増幅器に出力する第４バイアス回路を含み、
前記制御回路は、
第３制御電流を前記第３バイアス回路に出力する第３電流出力部及び第４制御電流を前記第４バイアス回路に出力する第４電流出力部を含み、
前記第３電流出力部及び前記第４電流出力部の内の一方は、前記制御電圧が前記第１閾値電圧以上の場合に前記制御電圧の２乗に比例する制御電流を出力し、
前記第３電流出力部及び前記第４電流出力部の内の他方は、前記制御電圧が前記第１閾値電圧以上の場合に前記制御電圧に応じて線形に増加する制御電流を出力する、
電力増幅回路。

【請求項8】

請求項１に記載の電力増幅回路であって、
前記複数の電力増幅器は、
前記第１電力増幅器及び前記第２電力増幅器の出力に接続された第２段の第３電力増幅器及び前記第３電力増幅器の出力に接続された第３段の第４電力増幅器を含み、
前記複数のバイアス回路は、
第３制御電流に基づいて第３バイアス電流を前記第３電力増幅器に出力する第３バイアス回路及び第４制御電流に基づいて第４バイアス電流を前記第４電力増幅器に出力する第４バイアス回路を含み、
前記制御回路は、
第３制御電流を前記第３バイアス回路に出力する第３電流出力部及び第４制御電流を前記第４バイアス回路に出力する第４電流出力部を含み、
前記第３電流出力部及び前記第４電流出力部は、前記制御電圧が前記第１閾値電圧よりも高い第２閾値電圧以上の場合に、前記制御電圧の２乗に比例する制御電流、または、前記制御電圧に応じて線形に増加する制御電流を出力する、
電力増幅回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力増幅回路に関する。

【背景技術】

【0002】

例えば、ＧＳＭ（Global System for Mobile communications）のＧＭＳＫ（Gaussian filtered Minimum Shift Keying）送信モードでは、制御電圧によって電力増幅回路の利得を制御することが、行われている。

【0003】

特許文献１には、制御電圧に比例するバイアス電流を前段の増幅器に供給し、制御電圧の２乗に比例するバイアス電流を後段の増幅器に供給する高周波電力増幅回路が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００６－１９１３３２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１記載の高周波電力増幅回路では、高周波出力信号が低電力の場合に、高周波出力信号の高周波入力信号依存性及びスロープが大きくなってしまう。本開示において、スロープとは、制御電圧に対する利得の変化率を言う。

【0006】

本発明は、上記に鑑みてなされたものであって、高周波出力信号の高周波入力信号依存性及びスロープを抑制することを目的とする。

【課題を解決するための手段】

【0007】

本発明の一側面の電力増幅回路は、多段接続された複数の電力増幅器と、複数の制御電流に夫々基づいて、複数のバイアス電流を複数の電力増幅器に夫々出力する複数のバイアス回路と、制御電圧に基づいて、複数の制御電流を複数のバイアス回路に出力する、制御回路と、を含む。複数の電力増幅器は、初段が電気的に並列接続された第１電力増幅器及び第２電力増幅器を含む。複数のバイアス回路は、第１制御電流に基づいて第１バイアス電流を第１電力増幅器に出力する第１バイアス回路及び第２制御電流に基づいて第２バイアス電流を第２電力増幅器に出力する第２バイアス回路を含む。制御回路は、制御電圧が第１閾値電圧の場合に第１電流値となり、制御電圧が第１閾値電圧より大きい場合に制御電圧に応じて線形に増加する第１制御電流を、第１バイアス回路に出力する第１電流出力部、及び、制御電圧が第１閾値電圧以上の場合に一定の第２電流値となる第２制御電流を、第２バイアス回路に出力する第２電流出力部を含む。

【発明の効果】

【0008】

本発明によれば、高周波出力信号の高周波入力信号依存性及びスロープを抑制することが可能となる。

【図面の簡単な説明】

【0009】

【図1】図１は、第１の実施の形態の電力増幅回路の構成を示す図である。

【図2】図２は、第１の実施の形態の電力増幅回路の第１バイアス回路の回路構成を示す図である。

【図3】図３は、第１の実施の形態の電力増幅回路の第１電力増幅器及び第２電力増幅器の回路構成の第１例を示す図である。

【図4】図４は、第１の実施の形態の電力増幅回路の第１電力増幅器及び第２電力増幅器の回路構成の第２例を示す図である。

【図5】図５は、第１の実施の形態の電力増幅回路の第１電力増幅器及び第２電力増幅器の回路構成の第３例を示す図である。

【図6】図６は、第１の実施の形態の電力増幅回路の第１電力増幅器及び第２電力増幅器の回路構成の第４例を示す図である。

【図7】図７は、比較例の回路シミュレーション結果を示す図である。

【図8】図８は、比較例の回路シミュレーション結果を示す図である。

【図9】図９は、比較例の回路シミュレーション結果を示す図である。

【図10】図１０は、比較例の回路シミュレーション結果を示す図である。

【図11】図１１は、第１の実施の形態の回路シミュレーション結果を示す図である。

【図12】図１２は、第１の実施の形態の回路シミュレーション結果を示す図である。

【図13】図１３は、第１の実施の形態の回路シミュレーション結果を示す図である。

【図14】図１４は、第１の実施の形態の回路シミュレーション結果を示す図である。

【図15】図１５は、第２の実施の形態の回路シミュレーション結果を示す図である。

【図16】図１６は、第２の実施の形態の回路シミュレーション結果を示す図である。

【図17】図１７は、第３の実施の形態の回路シミュレーション結果を示す図である。

【図18】図１８は、第３の実施の形態の回路シミュレーション結果を示す図である。

【図19】図１９は、第３の実施の形態の回路シミュレーション結果を示す図である。

【図20】図２０は、第３の実施の形態の回路シミュレーション結果を示す図である。

【発明を実施するための形態】

【0010】

以下に、本発明の電力増幅回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施の形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

【0011】

＜第１の実施の形態及び比較例＞
（回路構成）
図１は、第１の実施の形態の電力増幅回路の構成を示す図である。電力増幅回路１は、高周波入力信号ＲＦＩＮを増幅して、高周波出力信号ＲＦＯＵＴを出力する。電力増幅回路１は、第１半導体チップ２と、第２半導体チップ３と、を含む。

【0012】

第１半導体チップ２は、第１電力増幅器１１から第４電力増幅器１４までと、第１バイアス回路１５から第４バイアス回路１８までと、第１抵抗Ｒｂｂ１から第４抵抗Ｒｂｂ４までと、を含む。

【0013】

第２半導体チップ３は、第１電流出力部３１から第４電流出力部３４までと、レギュレータ部３５と、を含む。

【0014】

第１電流出力部３１には、制御電圧Ｖｒａｍｐが入力される。制御電圧Ｖｒａｍｐは、電力増幅回路１の利得を制御するための電圧である。第１電流出力部３１は、制御電圧Ｖｒａｍｐに基づいて、第１制御電流ＩＢ１を、第１バイアス回路１５に出力する。

【0015】

第２電流出力部３２には、制御電圧Ｖｒａｍｐが入力される。第２電流出力部３２は、制御電圧Ｖｒａｍｐに基づいて、第２制御電流ＩＢ２を、第２バイアス回路１６に出力する。

【0016】

第３電流出力部３３には、制御電圧Ｖｒａｍｐが入力される。第３電流出力部３３は、制御電圧Ｖｒａｍｐに基づいて、第３制御電流ＩＢ３を、第３バイアス回路１７に出力する。

【0017】

第４電流出力部３４には、制御電圧Ｖｒａｍｐが入力される。第４電流出力部３４は、制御電圧Ｖｒａｍｐに基づいて、第４制御電流ＩＢ４を、第４バイアス回路１８に出力する。

【0018】

レギュレータ部３５は、電源電圧Ｖｂａｔを、第１バイアス回路１５から第４バイアス回路１８までに出力する。第１バイアス回路１５から第４バイアス回路１８までは、レギュレータ部３５から電源電圧Ｖｂａｔの供給を受けて、動作する。

【0019】

第１バイアス回路１５は、第１制御電流ＩＢ１に基づいて、第１バイアス電流Ｉ１を、第１抵抗Ｒｂｂ１を介して、第１電力増幅器１１に出力する。

【0020】

第２バイアス回路１６は、第２制御電流ＩＢ２に基づいて、第２バイアス電流Ｉ２を、第２抵抗Ｒｂｂ２を介して、第２電力増幅器１２に出力する。

【0021】

第３バイアス回路１７は、第３制御電流ＩＢ３に基づいて、第３バイアス電流Ｉ３を、第３抵抗Ｒｂｂ３を介して、第３電力増幅器１３に出力する。

【0022】

第４バイアス回路１８は、第４制御電流ＩＢ４に基づいて、第４バイアス電流Ｉ４を、第４抵抗Ｒｂｂ４を介して、第４電力増幅器１４に出力する。

【0023】

図２は、第１の実施の形態の電力増幅回路の第１バイアス回路の回路構成を示す図である。なお、図２では、第１バイアス回路１５の回路構成について説明する。第２バイアス回路１６から第４バイアス回路１８までの回路構成は、第１バイアス回路１５の回路構成と同様であるので、図示及び説明を省略する。

【0024】

第１バイアス回路１５は、抵抗１５ａと、トランジスタ１５ｂ、１５ｃ及び１５ｅと、コンデンサ１５ｄと、を含む。

【0025】

本開示では、各トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。トランジスタは、例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であっても良い。トランジスタは、複数の単位トランジスタを電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。

【0026】

抵抗１５ａの一端には、第１制御電流ＩＢ１が入力される。

【0027】

トランジスタ１５ｂは、コレクタとベースとが電気的に接続されている。つまり、トランジスタ１５ｂは、ダイオード接続されている。トランジスタ１５ｂのコレクタ及びベースは、抵抗１５ａの他端に電気的に接続されている。

【0028】

トランジスタ１５ｃは、コレクタとベースとが電気的に接続されている。つまり、トランジスタ１５ｃは、ダイオード接続されている。トランジスタ１５ｃのコレクタ及びベースは、トランジスタ１５ｂのエミッタに電気的に接続されている。トランジスタ１５ｃのエミッタは、基準電位に電気的に接続されている。

【0029】

トランジスタ１５ｂ及び１５ｃの直列接続回路は、第１制御電流ＩＢ１に応じて、一定の電位ＶＢを発生させる。

【0030】

コンデンサ１５ｄの一端は、トランジスタ１５ｂのコレクタ及びベースに電気的に接続されている。コンデンサ１５ｄの他端は、基準電位に電気的に接続されている。コンデンサ１５ｄは、電位ＶＢを安定化させる。

【0031】

トランジスタ１５ｅのベースは、コンデンサ１５ｄの一端に電気的に接続され、電位ＶＢが入力される。トランジスタ１５ｅのコレクタは、電源電圧Ｖｂａｔに電気的に接続されている。トランジスタ１５ｅのエミッタは、第１抵抗Ｒｂｂ１（図１参照）に電気的に接続されている。つまり、トランジスタ１５ｅ及び第１抵抗Ｒｂｂ１は、エミッタフォロワ接続されている。

【0032】

トランジスタ１５ｅは、電位ＶＢに応じて、第１バイアス電流Ｉ１を、第１抵抗Ｒｂｂ１を介して、第１電力増幅器１１（図１参照）に出力する。

【0033】

再び図１を参照すると、第１電力増幅器１１及び第２電力増幅器１２には、電源電圧Ｖｃｃ１が入力される。第１電力増幅器１１及び第２電力増幅器１２は、電源電圧Ｖｃｃ１の供給を受けて、動作する。

【0034】

第３電力増幅器１３には、電源電圧Ｖｃｃ２が入力される。第３電力増幅器１３は、電源電圧Ｖｃｃ２の供給を受けて、動作する。

【0035】

第４電力増幅器１４には、電源電圧Ｖｃｃ３が入力される。第４電力増幅器１４は、電源電圧Ｖｃｃ３の供給を受けて、動作する。

【0036】

電源電圧Ｖｃｃ１、Ｖｃｃ２及びＶｃｃ３は、異なっていても良いし、同じであっても良い。

【0037】

第１電力増幅器１１と第２電力増幅器１２とは、互いに電気的に並列接続されている。本開示では、第１電力増幅器１１の入力と第２電力増幅器１２の入力とが、電気的に同じノードに共通接続されている。また、第１電力増幅器１１の出力と第２電力増幅器１２の出力とが、電気的に同じノードに共通接続されている。第１電力増幅器１１及び第２電力増幅器１２の入力端子には、高周波入力信号ＲＦＩＮが入力される。第１電力増幅器１１及び第２電力増幅器１２は、高周波入力信号ＲＦＩＮを増幅して、高周波信号ＲＦ１を出力する。

【0038】

第３電力増幅器１３の入力端子は、第１電力増幅器１１及び第２電力増幅器１２の出力端子に電気的に接続されている。第３電力増幅器１３は、高周波信号ＲＦ１を増幅して、高周波信号ＲＦ２を出力する。

【0039】

第４電力増幅器１４の入力端子は、第３電力増幅器１３の出力端子に電気的に接続されている。第４電力増幅器１４は、高周波信号ＲＦ２を増幅して、高周波出力信号ＲＦＯＵＴを出力する。

【0040】

つまり、第１電力増幅器１１から第４電力増幅器１４までは、多段（ここでは、３段）接続されている。

【0041】

第１電力増幅器１１及び第２電力増幅器１２が、初段（ドライバ段）電力増幅器に相当する。

【0042】

第３電力増幅器１３が、第２段（中間段）電力増幅器に相当する。

【0043】

第４電力増幅器１４が、第３段（パワー段）電力増幅器に相当する。

【0044】

第１の実施の形態では、（初段の利得）＜（第２段の利得）＜（第３段の利得）とするが、本開示はこれに限定されない。

【0045】

なお、第１の実施の形態では、初段電力増幅器が、電気的に並列接続された２個の電力増幅器（第１電力増幅器１１及び第２電力増幅器１２）を含むこととしたが、本開示はこれに限定されない。初段電力増幅器は、電気的に並列接続された３個以上の電力増幅器を含むこととしても良い。

【0046】

また、第１の実施の形態では、複数の電力増幅器が３段接続されていることとしたが、本開示はこれに限定されない。複数の電力増幅器が２段接続又は４段以上に接続されていることとしても良い。いずれの場合も、初段電力増幅器が、電気的に並列接続された２個以上の電力増幅器を含んでいれば良い。

【0047】

図３は、第１の実施の形態の電力増幅回路の第１電力増幅器及び第２電力増幅器の回路構成の第１例を示す図である。

【0048】

第１電力増幅器１１は、抵抗Ｒｂ１及びＲｅ１と、ＤＣカットコンデンサＣｂｂ１と、トランジスタＴｒ１と、を含む。

【0049】

抵抗Ｒｂ１の一端には、高周波入力信号ＲＦＩＮが入力される。抵抗Ｒｂ１の他端は、ＤＣカットコンデンサＣｂｂ１の一端に電気的に接続されている。ＤＣカットコンデンサＣｂｂ１の他端は、トランジスタＴｒ１のベースに電気的に接続されている。

【0050】

トランジスタＴｒ１のコレクタには、電源電圧Ｖｃｃ１が入力される。トランジスタＴｒ１のエミッタは、抵抗Ｒｅ１の一端に電気的に接続されている。抵抗Ｒｅ１の他端は、基準電位に電気的に接続されている。

【0051】

トランジスタＴｒ１のベースには、第１抵抗Ｒｂｂ１（図１参照）を介して、第１バイアス電流Ｉ１が入力される。また、トランジスタＴｒ１のベースには、抵抗Ｒｂ１及びＤＣカットコンデンサＣｂｂ１を通過した後の高周波入力信号ＲＦＩＮが入力される。

【0052】

トランジスタＴｒ１は、高周波入力信号ＲＦＩＮを増幅して、増幅後の高周波信号ＲＦ１をコレクタから出力する。

【0053】

第２電力増幅器１２は、抵抗Ｒｂ２及びＲｅ２と、ＤＣカットコンデンサＣｂｂ２と、トランジスタＴｒ２と、を含む。

【0054】

抵抗Ｒｂ２及びＲｅ２、ＤＣカットコンデンサＣｂｂ２、並びに、トランジスタＴｒ２の接続関係は、抵抗Ｒｂ１及びＲｅ１、ＤＣカットコンデンサＣｂｂ１、並びに、トランジスタＴｒ１の接続関係と同様であるので、説明を省略する。

【0055】

抵抗Ｒｂ１及び抵抗Ｒｂ２の抵抗値を調整したり、トランジスタＴｒ１及びトランジスタＴｒ２のサイズを調整したりすることで、第１電力増幅器１１の利得と第２電力増幅器１２の利得とを調整することができる。

【0056】

図４は、第１の実施の形態の電力増幅回路の第１電力増幅器及び第２電力増幅器の回路構成の第２例を示す図である。

【0057】

第１電力増幅器１１Ａは、第１電力増幅器１１（図３参照）と比較して、コンデンサＣｂｅ１を更に含む。

【0058】

コンデンサＣｂｅ１の一端は、トランジスタＴｒ１のベースに電気的に接続されている。コンデンサＣｂｅ１の他端は、基準電位に電気的に接続されている。

【0059】

第２電力増幅器１２Ａは、第２電力増幅器１２（図３参照）と比較して、コンデンサＣｂｅ２を更に含む。

【0060】

コンデンサＣｂｅ２の接続関係は、コンデンサＣｂｅ１の接続関係と同様であるので、説明を省略する。

【0061】

図５は、第１の実施の形態の電力増幅回路の第１電力増幅器及び第２電力増幅器の回路構成の第３例を示す図である。

【0062】

第１電力増幅器１１Ｂは、第１電力増幅器１１Ａ（図４参照）と比較して、抵抗Ｒｂｃ１と、コンデンサＣｂｃ１と、を更に含む。

【0063】

抵抗Ｒｂｃ１の一端は、トランジスタＴｒ１のベースに電気的に接続されている。抵抗Ｒｂｃ１の他端は、コンデンサＣｂｃ１の一端に電気的に接続されている。コンデンサＣｂｃ１の他端は、トランジスタＴｒ１のコレクタに電気的に接続されている。

【0064】

第２電力増幅器１２Ｂは、第２電力増幅器１２Ａ（図４参照）と比較して、抵抗Ｒｂｃ２と、コンデンサＣｂｃ２と、を更に含む。

【0065】

抵抗Ｒｂｃ２及びコンデンサＣｂｃ２の接続関係は、抵抗Ｒｂｃ１及びコンデンサＣｂｃ１の接続関係と同様であるので、説明を省略する。

【0066】

図６は、第１の実施の形態の電力増幅回路の第１電力増幅器及び第２電力増幅器の回路構成の第４例を示す図である。

【0067】

第２電力増幅器１２Ｃは、第２電力増幅器１２Ｂ（図５参照）と比較して、抵抗Ｒｂ２を含んでいない。従って、交流入力信号ＲＦＩＮは、ＤＣカットコンデンサＣｂｂ２だけを介して、トランジスタＴｒ２のベースに入力される。また、第２電力増幅器１２Ｃは、第２電力増幅器１２Ｂと比較して、コンデンサＣｂｅ２を含んでいない。

【0068】

なお、図３から図６まででは、第１電力増幅器１１、１１Ａ及び、１１Ｂ、並びに、第２電力増幅器１２、１２Ａ、１２Ｂ及び１２Ｃの回路構成について示した。第３電力増幅器１３及び第４電力増幅器１４の回路構成は、第１電力増幅器１１、１１Ａ及び、１１Ｂ、並びに、第２電力増幅器１２、１２Ａ、１２Ｂ及び１２Ｃの回路構成と同様であるので、図示及び説明を省略する。

【0069】

（比較例）
図７及び図８は、比較例の回路シミュレーション結果を示す図である。具体的には、図７及び図８は、制御電圧と制御電流との関係を示す図である。図７の波形１０１は、第１制御電流ＩＢ１の波形であり、波形１０２は、第２制御電流ＩＢ２の波形である。図８の波形１０３は、第３制御電流ＩＢ３及び第４制御電流ＩＢ４の波形である。

【0070】

波形１０１で示すように、第１電流出力部３１は、制御電圧Ｖｒａｍｐが予め定められた閾値電圧Ｖｂｓ１未満の場合に、第１制御電流ＩＢ１をゼロとする。また、第１電流出力部３１は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１以上且つ予め定められた閾値電圧Ｖｂｓ３未満の場合に、制御電圧Ｖｒａｍｐに応じて線形に増加する第１制御電流ＩＢ１を、第１バイアス回路１５に出力する。

【0071】

また、第１電流出力部３１は、制御電圧Ｖｒａｍｐが予め定められた閾値電圧Ｖｂｓ２の場合に、予め定められた電流値Ｉｂｓ３となる第１制御電流ＩＢ１を、第１バイアス回路１５に出力する。また、第１電流出力部３１は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ３以上の場合に、予め定められた一定の第１制御電流ＩＢ１を、第１バイアス回路１５に出力する。

【0072】

ここで、Ｖｂｓ１＜Ｖｂｓ２＜Ｖｂｓ３である。また、閾値電圧Ｖｂｓ１は、０Ｖであっても良いし、０Ｖ以外であっても良い。

【0073】

波形１０２で示すように、第２電流出力部３２は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１未満の場合に、第２制御電流ＩＢ２をゼロとする。また、第２電流出力部３２は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１以上且つ閾値電圧Ｖｂｓ２未満の場合に、制御電圧Ｖｒａｍｐに応じて線形に増加する第２制御電流ＩＢ２を、第２バイアス回路１６に出力する。また、第２電流出力部３２は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ２以上の場合に、予め定められた電流値Ｉｂｓ２となる第２制御電流ＩＢ２を、第２バイアス回路１６に出力する。

【0074】

ここで、Ｉｂｓ２＜Ｉｂｓ３である。

【0075】

波形１０３で示すように、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１未満の場合に、第３制御電流ＩＢ３及び第４制御電流ＩＢ４をゼロとする。また、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１以上且つ閾値電圧Ｖｂｓ３未満の場合に、制御電圧Ｖｒａｍｐに応じて線形に増加する第３制御電流ＩＢ３及び第４制御電流ＩＢ４を、第３バイアス回路１７及び第４バイアス回路１８に夫々出力する。

【0076】

また、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ２の場合に、予め定められた電流値Ｉｂｓ４となる第３制御電流ＩＢ３及び第４制御電流ＩＢ４を、第３バイアス回路１７及び第４バイアス回路１８に夫々出力する。また、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ３以上の場合に、予め定められた一定の第３制御電流ＩＢ３及び第４制御電流ＩＢ４を、第３バイアス回路１７及び第４バイアス回路１８に夫々出力する。

【0077】

図９は、比較例の回路シミュレーション結果を示す図である。具体的には、比較例の交流出力電力と、交流出力電力の変化量と、の関係を示す図である。図９の波形１１１は、一例としてＧＳＭの仕様上の上限を示し、波形１１２は、一例としてＧＳＭの仕様上の下限を示す。

【0078】

波形１１３は、入力電力Ｐｉｎが－１ｄＢｍの場合の、出力電力Ｐｏｕｔと出力電力Ｐｏｕｔの変化量ΔＰｏｕｔとの関係を示す。波形１１４は、入力電力Ｐｉｎが２．５ｄＢｍの場合の、出力電力Ｐｏｕｔと変化量ΔＰｏｕｔとの関係を示す。波形１１５は、入力電力Ｐｉｎが６ｄＢｍの場合の、出力電力Ｐｏｕｔと変化量ΔＰｏｕｔとの関係を示す。

【0079】

波形１１３から波形１１５までは、波形１１１と波形１１２との間に収まっている。しかしながら、電力増幅回路１の温度変動による変化量ΔＰｏｕｔの変動や、電力増幅回路１の前段及び後段の回路による交流出力電力の変動等を考慮すると、変化量ΔＰｏｕｔを更に小さくすることが、好ましい。

【0080】

図１０は、比較例の回路シミュレーション結果を示す図である。具体的には、比較例の制御電圧とスロープとの関係を示す図である。先に説明したように、本開示において、スロープとは、制御電圧に対する利得の変化率を言う。

【0081】

図１０の線１２１は、出力電力Ｐｏｕｔが５ｄＢｍとなる場合の、制御電圧Ｖｒａｍｐを示す。線１２２は、ターゲットとするスロープ値（一例として、２００ｄＢ／Ｖ）を示す。波形１２３は、入力電力Ｐｉｎが－１ｄＢｍの場合の、制御電圧Ｖｒａｍｐとスロープとの関係を示す。波形１２４は、入力電力Ｐｉｎが２．５ｄＢｍの場合の、制御電圧Ｖｒａｍｐとスロープとの関係を示す。波形１２５は、入力電力Ｐｉｎが６ｄＢｍの場合の、制御電圧Ｖｒａｍｐとスロープとの関係を示す。

【0082】

波形１２３から波形１２５までで示すように、出力電力Ｐｏｕｔが５ｄＢｍとなる場合、スロープ値がターゲットを上回ってしまっている。

【0083】

上記の通り、比較例では、高周波出力信号ＲＦＯＵＴが低電力の場合に、高周波出力信号ＲＦＯＵＴの高周波入力信号ＲＦＩＮ依存性（図９参照）及びスロープ（図１０参照）が大きくなってしまう。

【0084】

（第１の実施の形態）
図１１及び図１２は、第１の実施の形態の回路シミュレーション結果を示す図である。具体的には、第１の実施の形態の制御電圧と制御電流との関係を示す図である。図１１の波形１３１は、第１制御電流ＩＢ１の波形であり、波形１３２は、第２制御電流ＩＢ２の波形である。図１２の波形１３３は、第３制御電流ＩＢ３及び第４制御電流ＩＢ４の波形である。

【0085】

波形１３１で示すように、第１電流出力部３１は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１未満の場合に、第１制御電流ＩＢ１をゼロとする。また、第１電流出力部３１は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１の場合に、予め定められた電流値Ｉｂｓ１となる第１制御電流ＩＢ１を、第１バイアス回路１５に出力する。

【0086】

閾値電圧Ｖｂｓ１が、本開示の「第１閾値電圧」の一例に相当する。電流値Ｉｂｓ１が、本開示の「第１電流値」の一例に相当する。

【0087】

また、第１電流出力部３１は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１より大きく且つ閾値電圧Ｖｂｓ３未満の場合に、制御電圧Ｖｒａｍｐに応じて線形に増加する第１制御電流ＩＢ１を、第１バイアス回路１５に出力する。また、第１電流出力部３１は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ２の場合に、電流値Ｉｂｓ３となる第１制御電流ＩＢ１を、第１バイアス回路１５に出力する。また、第１電流出力部３１は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ３以上の場合に、予め定められた一定の第１制御電流ＩＢ１を、第１バイアス回路１５に出力する。

【0088】

ここで、Ｉｂｓ１≦Ｉｂｓ２であることとするが、本開示はこれに限定されない。Ｉｂｓ１＞Ｉｂｓ２であっても良い。

【0089】

波形１３２で示すように、第２電流出力部３２は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１未満の場合に、第２制御電流ＩＢ２をゼロとする。また、第２電流出力部３２は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１以上の場合に、電流値Ｉｂｓ２となる第２制御電流ＩＢ２を、第２バイアス回路１６に出力する。

【0090】

電流値Ｉｂｓ２が、本開示の「第２電流値」の一例に相当する。

【0091】

波形１３１及び１３２を、波形１０１及び１０２（図７参照）と比較すると、制御電圧Ｖｒａｍｐが低い領域（一例として、閾値電圧Ｖｂｓ１）において、第１制御電流ＩＢ１及び第２制御電流ＩＢ２が多くなっている。つまり、第１の実施の形態では、比較例と比較して、高周波出力信号ＲＦＯＵＴが低電力の場合に、初段の電力増幅器の利得が大きくなっている。

【0092】

波形１３３で示すように、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが予め定められた閾値電圧Ｖｂｓ４未満の場合に、第３制御電流ＩＢ３及び第４制御電流ＩＢ４をゼロとする。また、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ４以上且つ閾値電圧Ｖｂｓ３未満の場合に、制御電圧Ｖｒａｍｐの２乗に比例する第３制御電流ＩＢ３及び第４制御電流ＩＢ４を、第３バイアス回路１７及び第４バイアス回路１８に夫々出力する。

【0093】

ここで、Ｖｂｓ１＜Ｖｂｓ４であることとする。

【0094】

閾値電圧Ｖｂｓ４が、本開示の「第２閾値電圧」及び「第３閾値電圧」の一例に相当する。なお、第１の実施形態においては、第２閾値電圧及び第３閾値電圧は同一の閾値電圧Ｖｂｓ４であるが、これらは異なっていてもよい。言い換えれば、第３電流出力部３３が制御電圧Ｖｒａｍｐの２乗に比例する第３制御電流ＩＢ３を出力する閾値電圧と、第４電流出力部３４が制御電圧Ｖｒａｍｐの２乗に比例する第４制御電流ＩＢ４を出力する閾値電圧とは、異なっていてもよい。

【0095】

また、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ２の場合に、電流値Ｉｂｓ４となる第３制御電流ＩＢ３及び第４制御電流ＩＢ４を、第３バイアス回路１７及び第４バイアス回路１８に夫々出力する。また、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ３以上の場合に、予め定められた一定の第３制御電流ＩＢ３及び第４制御電流ＩＢ４を、第３バイアス回路１７及び第４バイアス回路１８に夫々出力する。

【0096】

波形１３３を、波形１０３（図８参照）と比較すると、制御電圧Ｖｒａｍｐが低い領域（一例として、閾値電圧Ｖｂｓ１から閾値電圧Ｖｂｓ４まで）において、第１制御電流ＩＢ１及び第２制御電流ＩＢ２が少なくなっている。つまり、第１の実施の形態では、比較例と比較して、高周波出力信号ＲＦＯＵＴが低電力の場合に、第２段及び第３段の電力増幅器の利得が小さくなっている。

【0097】

図１３は、第１の実施の形態の回路シミュレーション結果を示す図である。具体的には、第１の実施の形態の交流出力電力と、交流出力電力の変化量と、の関係を示す図である。図１３の波形１４１は、入力電力Ｐｉｎが－１ｄＢｍの場合の、出力電力Ｐｏｕｔと出力電力Ｐｏｕｔの変化量ΔＰｏｕｔとの関係を示す。波形１４２は、入力電力Ｐｉｎが２．５ｄＢｍの場合の、出力電力Ｐｏｕｔと変化量ΔＰｏｕｔとの関係を示す。波形１４３は、入力電力Ｐｉｎが６ｄＢｍの場合の、出力電力Ｐｏｕｔと変化量ΔＰｏｕｔとの関係を示す。

【0098】

図１３の波形１４１から波形１４３までを、図９の波形１１３から波形１１５までと比較すると、第１の実施の形態は、比較例と比較して、変化量ΔＰｏｕｔを小さくすることができる。

【0099】

図１４は、第１の実施の形態の回路シミュレーション結果を示す図である。具体的には、第１の実施の形態の制御電圧とスロープとの関係を示す図である。図１４の波形１５１は、入力電力Ｐｉｎが－１ｄＢｍの場合の、制御電圧Ｖｒａｍｐとスロープとの関係を示す。波形１５２は、入力電力Ｐｉｎが２．５ｄＢｍの場合の、制御電圧Ｖｒａｍｐとスロープとの関係を示す。波形１５３は、入力電力Ｐｉｎが６ｄＢｍの場合の、制御電圧Ｖｒａｍｐとスロープとの関係を示す。

【0100】

波形１５１から波形１５３までで示すように、出力電力Ｐｏｕｔが５ｄＢｍとなる場合、スロープ値がターゲットを下回っている。

【0101】

（効果）
第１の実施の形態は、高周波出力信号ＲＦＯＵＴが低電力の場合に、比較例と比較して、初段の電力増幅器の利得を大きくするとともに、第２段及び第３段の電力増幅器の利得を小さくする。これにより、第１の実施の形態は、第２段及び第３段の電力増幅器が高周波出力信号ＲＦＯＵＴの高周波入力信号ＲＦＩＮ依存性に与える影響を抑制できる。つまり、第１の実施の形態は、高周波出力信号ＲＦＯＵＴの高周波入力信号ＲＦＩＮ依存性のばらつきを低減することができる。また、第１の実施の形態は、スロープを抑制することができる。

【0102】

（変形例）
第１の実施の形態では、第３電流出力部３３及び第４電流出力部３４の両方が、波形１３３（図１２参照）で示される第３制御電流ＩＢ３及び第４制御電流ＩＢ４を夫々出力することとしたが、本開示はこれに限定されない。第３電流出力部３３及び第４電流出力部３４の内の一方は、波形１３３で示される制御電流を出力することとしても良い。第３電流出力部３３及び第４電流出力部３４の内の他方は、波形１３４で示すように、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ４以上且つ閾値電圧Ｖｂｓ２未満の場合に、制御電圧Ｖｒａｍｐに応じて線形に増加する制御電流を出力することとしても良い。或いは、第３電流出力部３３及び第４電流出力部３４の両方は、波形１３４で示すように、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ４以上且つ閾値電圧Ｖｂｓ２未満の場合に、制御電圧Ｖｒａｍｐに応じて線形に増加する第３制御電流ＩＢ３及び第４制御電流ＩＢ４を夫々出力することとしても良い。

【0103】

（第２の実施の形態）
図１５及び図１６は、第２の実施の形態の回路シミュレーション結果を示す図である。具体的には、第２の実施の形態の制御電圧と制御電流との関係を示す図である。図１５の波形１３１は、第１制御電流ＩＢ１の波形であり、図１１の波形１３１と同様である。波形１３２は、第２制御電流ＩＢ２の波形であり、図１１の波形１３２と同様である。図１６の波形１６１は、第３制御電流ＩＢ３及び第４制御電流ＩＢ４の波形である。

【0104】

波形１６１で示すように、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１未満の場合に、第３制御電流ＩＢ３及び第４制御電流ＩＢ４をゼロとする。また、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１以上且つ閾値電圧Ｖｂｓ３未満の場合に、制御電圧Ｖｒａｍｐの２乗に比例する第３制御電流ＩＢ３及び第４制御電流ＩＢ４を、第３バイアス回路１７及び第４バイアス回路１８に夫々出力する。

【0105】

また、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ２の場合に、電流値Ｉｂｓ４となる第３制御電流ＩＢ３及び第４制御電流ＩＢ４を、第３バイアス回路１７及び第４バイアス回路１８に夫々出力する。また、第３電流出力部３３及び第４電流出力部３４は、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ３以上の場合に、予め定められた一定の第３制御電流ＩＢ３及び第４制御電流ＩＢ４を、第３バイアス回路１７及び第４バイアス回路１８に夫々出力する。

【0106】

（効果）
第２の実施の形態は、高周波出力信号ＲＦＯＵＴが低電力の場合に、比較例と比較して、初段の電力増幅器の利得を大きくするとともに、第２段及び第３段の電力増幅器の利得を小さくする。これにより、第２の実施の形態は、第２段及び第３段の電力増幅器が高周波出力信号ＲＦＯＵＴの高周波入力信号ＲＦＩＮ依存性に与える影響を抑制できる。つまり、第２の実施の形態は、高周波出力信号ＲＦＯＵＴの高周波入力信号ＲＦＩＮ依存性のばらつきを低減することができる。また、第２の実施の形態は、スロープを抑制することができる。

【0107】

（変形例）
第２の実施の形態では、第３電流出力部３３及び第４電流出力部３４の両方が、波形１６１（図１６参照）で示される第３制御電流ＩＢ３及び第４制御電流ＩＢ４を夫々出力することとしたが、本開示はこれに限定されない。第３電流出力部３３及び第４電流出力部３４の内の一方は、波形１６１で示される制御電流を出力することとしても良い。第３電流出力部３３及び第４電流出力部３４の内の他方は、波形１６２で示すように、制御電圧Ｖｒａｍｐが閾値電圧Ｖｂｓ１以上且つ閾値電圧Ｖｂｓ２未満の場合に、制御電圧Ｖｒａｍｐに応じて線形に増加する制御電流を出力することとしても良い。

【0108】

（第３の実施の形態）
図１７及び図１８は、第３の実施の形態の回路シミュレーション結果を示す図である。具体的には、第３の実施の形態の制御電圧と制御電流との関係を示す図である。図１７の波形１３１は、第１制御電流ＩＢ１の波形であり、図１１の波形１３１と同様である。波形１３２は、第２制御電流ＩＢ２の波形であり、図１１の波形１３２と同様である。図１８の波形１０３は、第３制御電流ＩＢ３及び第４制御電流ＩＢ４の波形であり、図８の波形１０３と同様である。

【0109】

図１９は、第３の実施の形態の回路シミュレーション結果を示す図である。具体的には、第３の実施の形態の交流出力電力と、交流出力電力の変化量と、の関係を示す図である。図１９の波形１７１は、入力電力Ｐｉｎが－１ｄＢｍの場合の、出力電力Ｐｏｕｔと出力電力Ｐｏｕｔの変化量ΔＰｏｕｔとの関係を示す。波形１７２は、入力電力Ｐｉｎが２．５ｄＢｍの場合の、出力電力Ｐｏｕｔと変化量ΔＰｏｕｔとの関係を示す。波形１７３は、入力電力Ｐｉｎが６ｄＢｍの場合の、出力電力Ｐｏｕｔと変化量ΔＰｏｕｔとの関係を示す。

【0110】

図１９の波形１７１から波形１７３までを、図９の波形１１３から波形１１５までと比較すると、第３の実施の形態は、比較例と比較して、変化量ΔＰｏｕｔを小さくすることができる。

【0111】

図２０は、第３の実施の形態の回路シミュレーション結果を示す図である。具体的には、第３の実施の形態の制御電圧とスロープとの関係を示す図である。図２０の波形１８１は、入力電力Ｐｉｎが－１ｄＢｍの場合の、制御電圧Ｖｒａｍｐとスロープとの関係を示す。波形１８２は、入力電力Ｐｉｎが２．５ｄＢｍの場合の、制御電圧Ｖｒａｍｐとスロープとの関係を示す。波形１８３は、入力電力Ｐｉｎが６ｄＢｍの場合の、制御電圧Ｖｒａｍｐとスロープとの関係を示す。

【0112】

波形１８１から波形１８３までを、図１０の波形１２３から波形１２５までと比較すると、出力電力Ｐｏｕｔが５ｄＢｍとなる場合、スロープ値を小さくすることができる。

【0113】

（効果）
第３の実施の形態は、高周波出力信号ＲＦＯＵＴが低電力の場合に、比較例と比較して、初段の電力増幅器の利得を大きくする。これにより、第３の実施の形態は、第２段及び第３段の電力増幅器が高周波出力信号ＲＦＯＵＴの高周波入力信号ＲＦＩＮ依存性に与える影響を、初段の電力増幅器が高周波出力信号ＲＦＯＵＴの高周波入力信号ＲＦＩＮ依存性に与える影響よりも相対的に小さくできる。従って、第３の実施の形態は、高周波出力信号ＲＦＯＵＴの高周波入力信号ＲＦＩＮ依存性のばらつきを低減することができる。また、第３の実施の形態は、スロープを抑制することができる。

【0114】

なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。

【符号の説明】

【0115】

１ 電力増幅回路
２ 第１半導体チップ
３ 第２半導体チップ
１１、１１Ａ、１１Ｂ 第１電力増幅器
１２、１２Ａ、１２Ｂ、１２Ｃ 第２電力増幅器
１３ 第３電力増幅器
１４ 第４電力増幅器
１５ 第１バイアス回路
１６ 第２バイアス回路
１７ 第３バイアス回路
１８ 第４バイアス回路
３１ 第１電流出力部
３２ 第２電流出力部
３３ 第３電流出力部
３４ 第４電流出力部
３５ レギュレータ部
ＩＢ１ 第１制御電流
ＩＢ２ 第２制御電流
ＩＢ３ 第３制御電流
ＩＢ４ 第４制御電流
Ｉ１ 第１バイアス電流
Ｉ２ 第２バイアス電流
Ｉ３ 第３バイアス電流
Ｉ４ 第４バイアス電流
ＲＦＩＮ 高周波入力信号
ＲＦ１、ＲＦ２ 高周波信号
ＲＦＯＵＴ 高周波出力信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】