特開 2022-165890 デッドタイム生成回路、方法及びスイッチ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022165890

(43)【公開日】2022-11-01

(54)【発明の名称】デッドタイム生成回路、方法及びスイッチ回路

(51)【国際特許分類】

   H02M 1/08 20060101AFI20221025BHJP

   H03K 17/16 20060101ALI20221025BHJP

   H03K 17/687 20060101ALI20221025BHJP

【ＦＩ】

H02M1/08 A

H03K17/16 L

H03K17/687 F

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2021101242

(22)【出願日】2021-06-18

(31)【優先権主張番号】202110423275.6

(32)【優先日】2021-04-20

(33)【優先権主張国・地域又は機関】CN

(71)【出願人】

【識別番号】000106276

【氏名又は名称】サンケン電気株式会社

(72)【発明者】

【氏名】原嶋 広和

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BC01

5H740BC02

5H740JA01

5H740JA05

5H740JA26

5H740JB01

5H740KK01

5H740MM01

5J055AX27

5J055AX56

5J055BX16

5J055CX07

5J055DX12

5J055DX56

5J055DX72

5J055DX83

5J055EX02

5J055EX07

5J055EY01

5J055EY10

5J055EY21

5J055EZ01

5J055EZ25

5J055EZ31

5J055GX01

5J055GX02

5J055GX04

(57)【要約】

【課題】本出願の実施形態は、デッドタイム生成回路、方法、およびスイッチ回路を提供する。
【解決手段】デッドタイム生成回路は、ローサイドスイッチのドレイン電圧を所定の基準電圧と比較するコンパレータ２０１と、コンパレータ２０１が出力する比較信号を受信し、ローサイドスイッチのオンパルス信号をトリガクロック信号として出力するＤフリップフロップ２０２とを備えている。Ｄフリップフロップ２０２の出力信号はアップ／ダウンカウンタ２０３でカウントされて指示信号が出力され、時間定数回路２０４は、指示信号に基づいてデッドタイムを生成する。これにより、デッドタイムを適応的に調整して生成することができる。従って、構造が簡単でコストが低く、スイッチング回路のスイッチング損失を低減し、変換効率を向上させることができ、処理時間を短くして高速スイッチング動作に対応することができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

ハイサイドスイッチとローサイドスイッチの間のデッドタイムを生成するデッドタイム時間生成回路であって、
前記ローサイドスイッチのドレイン電圧を所定の基準電圧と比較するコンパレータと、
前記コンパレータから出力された比較信号を受信するとともに、前記ローサイドスイッチのターンオンパルス信号をトリガクロック信号として前記比較信号を出力するＤフリップフロップと、
前記Ｄフリップフロップから出力された前記比較信号に基づいてカウントアップまたはカウントダウンするとともに、指示信号を出力するアップ／ダウンカウンタと、
前記指示信号に基づいて前記デッドタイムを生成する時間定数回路と、を備えることを特徴とするデッドタイム時間生成回路。

【請求項2】

前記時間定数回路は、少なくとも容量と抵抗を含み、
前記時間定数回路は、前記容量と前記抵抗によって形成されたＲＣ時間定数で前記デッドタイムを生成することを特徴とする請求項１に記載のデッドタイム生成回路。

【請求項3】

前記アップ／ダウンダウンカウンタは、さらに前記ローサイドスイッチのターンオンパルス信号をトリガクロック信号とし、
前記指示信号は、マルチチャネルデジタル信号を含み、
前記マルチチャネルデジタル信号は、前記時間定数回路における複数の抵抗が用いられたか否かをそれぞれ指示することを特徴とする請求項１に記載のデッドタイム生成回路。

【請求項4】

前記時間定数回路に含まれた複数の抵抗で合成された抵抗値は、前記指示信号によって変化され、かつ、容量と前記複数の抵抗によって形成されたＲＣ時間定数を変化させることで前記デッドタイムを調整することを特徴とする請求項１～３のいずれか１項に記載のデッドタイム生成回路。

【請求項5】

前記コンパレータは、前記ローサイドスイッチのドレイン電圧が前記基準電圧よりも大きい場合に、第１の信号を出力し、
前記アップ／ダウンカウンタは、前記第１の信号に基づいてカウントダウンし、
前記時間定数回路は、前記指示信号に基づいて前記抵抗値を大きくすることで前記デッドタイムを増加させることを特徴とする請求項４に記載のデッドタイム生成回路。

【請求項6】

前記コンパレータは、前記ローサイドスイッチのドレイン電圧が前記基準電圧よりも小さい場合に、第２の信号を出力し、
前記アップ／ダウンカウンタは、前記第２の信号に基づいてカウントアップし、
前記時間定数回路は、前記指示信号に基づいて前記抵抗値を小さくすることで前記デッドタイムを減少させることを特徴とする請求項４に記載のデッドタイム生成回路。

【請求項7】

ハイサイドスイッチとローサイドスイッチを含み、前記ハイサイドスイッチのソースと前記ローサイドスイッチのドレインとが接続されたスイッチ回路であって、
請求項１～６のいずれか１項に記載のデッドタイム生成回路をさらに含むことを特徴とするスイッチ回路。

【請求項8】

ハイサイドスイッチとローサイドスイッチの間のデッドタイムを生成するデッドタイム時間生成方法であって、
前記ローサイドスイッチのドレイン電圧を所定の基準電圧と比較し、
コンパレータから出力された比較信号を受信するとともに、前記ローサイドスイッチのターンオンパルス信号をトリガクロック信号として前記比較信号を出力し、
前記比較信号に基づいてカウントアップまたはカウントダウンするとともに、指示信号を出力し、
前記指示信号に基づいて前記デッドタイムを生成することを含むことを特徴とするデッドタイム時間生成方法。

【請求項9】

前記指示信号により、時間定数回路に含まれた複数の抵抗で合成された抵抗値を変化させ、
容量と前記複数の抵抗によって形成されたＲＣ時間定数を変化させることで前記デッドタイムを調整することをさらに含むことを特徴とする請求項８に記載のデッドタイム時間生成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、特に、デッドタイム生成回路、方法、およびスイッチ回路に関するスイッチング制御技術の分野に関する。

【背景技術】

【0002】

スイッチ回路には、ハイサイドスイッチ（例えば、ハイサイド制御電力素子）とローサイドスイッチ（例えば、ローサイド同期整流素子）が含まれてもよい。ローサイドスイッチがオフ（OFF）されると、ハイサイドスイッチは一時的にオン（ON）状態となり、ハイサイドスイッチがオフされると、ローサイドスイッチは一時的にオン状態となります。しかし、一般的には、ハイサイドスイッチとローサイドスイッチは同時にオンできず、ハイサイドスイッチとローサイドスイッチのオフ／オンの間にデッドタイム（ＤＴ）を提供する必要がある。
固定されたデッドタイム制御に対して、デッドタイムが長すぎたり、短すぎたりすることがあり、電源変換効率に不利である。そのため、現在はデッドタイムを適応的に調整することができ、すなわちデッドタイムを動的に制御することができ、電源をより高い変換効率をもたらすスキームが出現している。
なお、上記の技術背景の紹介は、本出願の技術案を明確かつ完全に説明し、当業者の理解を容易にするために述べるものであって、これらの発明が本出願の背景技術部分で述べられているだけで、上記の技術案は当業者に周知されているとは考えられない。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】中国実用新案ＣＮ２０８４６２３３Ｕ号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、従来技術のデッドタイム適応調整を行う方式はアナログ回路に基づいており、さらなる高速スイッチング動作に対応するには、増幅器利得、コンデンサの容量値、制御された電流量、デッドタイム生成されたバッファ遅延量などのアナログ回路特有の特徴を考慮する必要がある。

【0005】

本発明は、上記問題点を鑑みてなされたものであり、その課題を解決し、デッドタイム適応調整をさらに改善することができる回路、方法、スイッチ回路を提供することにある。

【課題を解決するための手段】

【0006】

本発明の実施形態の一態様によれば、ハイサイドスイッチとローサイドスイッチの間のデッドタイムを生成するデッドタイム時間生成回路であって、前記ローサイドスイッチのドレイン電圧を所定の基準電圧と比較するコンパレータと、前記コンパレータから出力された比較信号を受信するとともに、前記ローサイドスイッチのターンオンパルス信号をトリガクロック信号として前記比較信号を出力するＤフリップフロップと、前記Ｄフリップフロップから出力された前記比較信号に基づいてカウントアップまたはカウントダウンするとともに、指示信号を出力するアップダウンカウンタと、前記指示信号に基づいて前記デッドタイムを生成する時間定数回路と、を備えることを特徴とする。
本発明の実施形態の別の態様によれば、上記のようなデッドタイム生成回路をさらに含む、ハイサイドスイッチとローサイドスイッチとを含むスイッチ回路を提供する。
本発明の実施形態の別の態様によれば、ハイサイドスイッチとローサイドスイッチの間のデッドタイムを生成するデッドタイム時間生成方法であって、前記ローサイドスイッチのドレイン電圧を所定の基準電圧と比較し、コンパレータから出力された比較信号を受信するとともに、前記ローサイドスイッチのターンオンパルス信号をトリガクロック信号として前記比較信号を出力し、前記比較信号に基づいてカウントアップまたはカウントダウンを選択するとともに、指示信号を出力し、前記指示信号に基づいて前記デッドタイムを生成することを含む、ことを特徴とする。
後文の説明及び図面を参照して、本出願の特定の実施形態を詳細に開示し、本出願の原理が採用されることができる形態を指定した。本出願の実施形態は、範囲的には限定されないことが理解されるべきである。本出願の実施形態は、特許請求の精神及び条項の範囲内において、多くの変更、修正、及び同等を含む。
一実施形態について説明および／または図示した特徴を同じまたは同様の方法で１つまたは複数の他の実施形態で使用してもよく、他の実施形態における特徴と組み合わせてもよく、または他の実施形態における特徴を代替してもよい。
用語「包括／包含」は、本明細書で使用される際に、特徴、全体、ステップ、またはコンポーネントの存在を指すが、１つ以上の他の特徴、全体、ステップ、またはコンポーネントの存在または追加は除外されないことを強調すべきである。
図面は、本発明の実施形態の１つの図面または１つの実施形態において記載された要素および特徴を、１つまたは複数の他の図面または実施形態に示された要素および特徴と関連付けることができることを示している。また、添付図面においても、同様の符号はいくつかの図面に対応する部品を示し、複数の実施形態において使用される対応する構成要素を示すために使用されてもよい。

【発明の効果】

【0007】

本発明の実施形態の有益な効果の一つは、ローサイドスイッチのドレイン電圧を所定の基準電圧と比較し、コンパレータから出力された比較信号を受信し、ローサイドスイッチのオンパルス信号をトリガクロック信号として出力し、Ｄフリップフロップから出力された前記比較信号をカウントアップまたはカウントダウンし、指示信号を出力する。前記デッドタイムは、前記指示信号に基づいて生成される。これにより、より良いデッドタイムを生成し、適応的に調整することができるだけでなく、スイッチング損失を低減し、変換効率を向上させることができ、構造が簡単でコストが低く、処理時間が短く、高速スイッチング動作に対応することができる。

【図面の簡単な説明】

【0008】

【図1】図１は、本発明の一実施形態のスイッチング回路の概略図である。

【図2】図２は、本発明の一実施形態のデッドタイム生成回路の一例である。

【図3】図３は、本発明の一実施形態の時間定数回路の概略図である。

【図4】図４は、本発明の実施形態のデッドタイムを増大させる条件の一例である。

【図5】図５は、本発明の実施形態のデッドタイムを低減させる条件の一例を示す図である。

【図6】図６は、本実施形態のデッドタイム生成方法の概略図である。

【発明を実施するための形態】

【0009】

図面を参照すると、以下の説明書により、本出願の前述および他の特徴が明らかになるであろう。明細書および図面において、本出願の特定の実施形態が具体的に開示されており、本出願は、本願の原則を適用することができる一部の実施形態を示しているが、本明細書は、記載の実施形態に限定されるものではなく、むしろ、本願は、添付の権利が求める範囲に含まれる全ての修正、変形、及び均等物を含むことを理解されたい。
本発明の実施形態では、用語「第１」、「第２」などは、異なる要素を呼称から区別するために使用されるが、これらの要素の空間的な配置または時間的順序などを表すものではなく、これらの要素はこれらの用語によって制限されるべきではない。用語「および／または」は、関連付けられて記載された用語のうちのいずれかまたは複数の組み合わせを含む。用語「含む」、「持つ」などは、記載された特徴、要素またはコンポーネントの存在を意味するが、1つまたは複数の他の特徴、要素、またはコンポーネントの存在または追加は除外されない。
本発明の実施形態では、単一の数の形式「一」、「該」などは複数の形式を含み、文脈では別に明示的に示されない限り、一般的に「一種類」として理解されるべきである。さらに、用語「根拠」は、「少なくとも部分的には…による」と理解されるべきである。「基本」という用語は、「少なくとも部分的には…に基づく」と理解されるべきである。
本出願のいくつかの実施形態において、ゼロ電圧スイッチ（ＺＶＳ、Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈ）を例に挙げて説明するが、本出願はこれに限定されるものではなく、他のタイプのスイッチング回路にも適用できる。
以下、図を参照して本発明の実施の形態を詳細に説明する。

【0010】

（第１の実施の形態）
出願の実施形態は、スイッチング回路とデッドタイム生成回路を提供する。
図１は、ハイサイドスイッチ１０１と、ローサイドスイッチ１０２と、ドライバ１０３と、デッドタイム生成回路１０４とを含む本発明の実施形態のスイッチング回路の一例の図である。図1に示すように、ハイサイドスイッチ１０１のドレインは入力電圧Ｖｉｎを受信し、ローサイドスイッチ１０２のソースは接地されており、ハイサイドスイッチ１０１のソースとローサイドスイッチ１０２のドレインが接続され、電圧（例えばローサイドスイッチ１０１のドレインの電圧信号はＶｓｗ）を負荷に出力する。
図1に示すように、パルス幅変調（ＰＷＭ、Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号は、デッドタイム生成回路１０４に入力され、デッドタイム生成回路１０４は制御信号ＨｏとＬｏを出力し、ドライバ１０３に入力し、ドライバ１０３は、ハイサイドスイッチ１０１のゲートに制御信号（例えば、ハイサイドスイッチ１０１のゲートの電圧信号はＶｇ１）を出力し、ローサイドスイッチ１０２のゲートに制御信号（例えば、ローサイドスイッチ１０２のゲートの電圧信号はＶｇ２）を出力することができ、ハイサイドスイッチ１０１とローサイドスイッチ１０２を制御する。

【0011】

上述の図１において、本発明の実施形態のスイッチング回路のみを概略的に説明したが、本明細書はこれに限定されない。例えば、様々なモジュールまたはコンポーネント間の接続関係を適切に調整することができ、さらに他のモジュールまたはコンポーネントを追加したり、いくつかのモジュールまたはコンポーネントを低減したりすることができる。当業者は、上記の内容に基づいて適宜変形することができ、上記図面１の記載に限らない。

【0012】

図２は、本出願の実施形態のデッドタイム生成回路の一例であり、デッドタイム生成回路１０４は、ハイサイドスイッチ１０１とローサイドスイッチ１０２とのデッドタイムを生成する。図２に示すように、デットタイム生成回路１０４は、ローサイドスイッチ１０２のドレイン電圧Ｖｓｗを所定の基準電圧Ｖ１と比較し、コンパレータ２０１から出力された比較信号を受信し、ローサイドスイッチ１０２のオンパルス信号（例えばゲートの電圧信号Ｖｇ ２）をトリガクロック信号（ＣＬＫ）として出力するＤフリップフロップ２０２を有する。
アップ／ダウンカウンタ２０３は、Ｄフリップフロップ２０２から出力された比較信号に基づいてアップ／ダウンカウントし、指示信号（例えば図２ではｏ３～ｏ０で表される）を出力し、指示信号に基づいてデッドタイムを生成する時間定数回路２０４を有する。

【0013】

上述の図２は、本出願の実施形態のデッドタイム生成回路のみを概略的に説明したが、本明細書はこれに限定されない。例えば、様々なモジュールまたはコンポーネント間の接続関係を適切に調整することができ、さらに他のモジュールまたはコンポーネントを追加したり、いくつかのモジュールまたはコンポーネントを低減したりすることができる。当業者は、上記の内容に基づいて適宜変形することができ、上記図面２の記載に限らない。
いくつかの実施形態では、前記所定の基準電圧は０ボルトであるが、本出願はこれに限定されない。
いくつかの実施形態において、時間定数回路２０４は、容量および抵抗を少なくとも含み、時間定数回路２０４は、容量および抵抗によって形成されるＲＣ時間定数によってデッドタイムを生成する。ＲＣ回路構造およびＲＣ時間定数に関する具体的な内容は、関連技術を参照することができ、ここでは説明を省略する。

【0014】

図３は、本発明の一実施形態の時間定数回路の概略図であり、一部の要素の場合を模式的に示す。図３に示すように、時間定数回路２０４は、ハイサイド入力信号Ｈｉｎがハイサイド入力されてハイサイド出力信号Ｈｏが出力され、ローサイド部２０４２はローサイド入力信号Ｌｉｎが入力されてローサイド出力信号Ｌｏが出力されるハイサイド部２０４１とローサイド出力部２０４２とを備えることができる。

【0015】

図３に示すように、ハイサイド部２０４１は、例えば、異なる抵抗値（例えば、それぞれ８Ｒ、４Ｒ、２Ｒ、Ｒ）を有し、各抵抗３０２が対応するスイッチ３０３に短絡されてもよい４つの抵抗と、１つの容量３０１を備えていてもよい。これにより、信号の指示により、複数のスイッチを有するスイッチ３０３は個々にオン（ＯＮ）またはオフ（ＯＦＦ）され、スイッチ３０３のうちオンされたスイッチに対応する複数の抵抗３０２は短絡され、スイッチ３０３のうちオフされたスイッチに対応する複数の抵抗３０２は異なる抵抗値を持つため、ハイサイド部２０４１でＲＣ回路構造の全体抵抗値が変化するので、ハイサイド部２０４１のＲＣ時間定数を変更することができる。

【0016】

図３に示すように、ローサイド部２０４２は、例えば、異なる抵抗値（例えば、それぞれ８Ｒ、４Ｒ、２Ｒ、Ｒ）を有し、各抵抗３０５が対応するスイッチ３０６によって短絡され、カウンタ２０３の指示信号からオフ（ＯＦＦ）またはオン（ＯＮ）されてもよい４つ以上の抵抗３０５と、１つの容量３０４を含んでもよい。これにより、信号の指示により、複数のスイッチを有するスイッチ３０６は個々にオン（ＯＮ）またはオフ（ＯＦＦ）され、スイッチ３０６のうちオンされたスイッチに対応する複数の抵抗３０５は短絡され、スイッチ３０６のうちオフされたスイッチに対応する複数の抵抗３０５は異なる抵抗値を持つため、ローサイド部２０４２でＲＣ回路構造の全体抵抗値が変化するので、ローサイド部２０４２のＲＣ時間定数を変更することができる。

【0017】

ここで、スイッチ３０３、３０６は同期してオンオフされるので、ハイサイドスイッチ１０１とローサイドスイッチ１０２との間のデッドタイムを生成して調整することができる。具体的に実施すると、デッドタイムは信号ＨｏとＬｏの波形の時間的オフセットによって表現され、具体的な内容は関連技術を参照することもできる。

【0018】

なお、上記図３は、本出願の実施形態の時間定数回路のみを概略的に説明したが、本出願はこれに限定されない。例えば、様々なモジュールまたはコンポーネント間の接続関係を適切に調整することができ、さらに他のモジュールまたはコンポーネントを追加したり、いくつかのモジュールまたはコンポーネントを低減したりすることができる。当業者は、上記の内容に基づいて適宜変形することができ、上記図面３の記載に限らない。

【0019】

いくつかの実施形態では、図２に示すように、アップ／ダウンタウンタ２０３は、ローサイドスイッチ１０２のオンパルス信号（例えばゲートの電圧信号Ｖｇ２）をトリガクロック信号（ＣＬＫ）とし、時間定数回路における複数の抵抗を制御する多重デジタル信号を含む。
例えば、図３に示すように、アップ／ダウンタウンタ２０３は、４ビットのデジタル信号（ｏ ３～ｏ０に示すように）を出力し、カウントアップしても良いし、カウントダウンしても良い。アップ／ダウンタウンタの具体的な内容については、関連技術を参照することもできる。

【0020】

いくつかの実施形態において、時間定数回路２０４が含む複数の抵抗合成の抵抗値を、指示信号によって変化させ、容量および複数の抵抗によって形成されるＲＣ時間定数を変更することによって、デッドタイム時間を調整することができる。

【0021】

図４は、本発明の実施形態のデッドタイムを増大させる条件の一例の図である。
いくつかの実施形態において、コンパレータ２０１が、ローサイドスイッチ１０２のドレイン電圧Ｖｓｗが基準電圧Ｖ１（例えば、０）より大きい場合（Ｖｓｗ＞０）第１の信号（例えばローレベル）が出力され、アップ／ダウンタウンタ２０３は、第１の信号（例えばローレベル）に従ってカウントダウンし、時間定数回路２０４は、指示信号に従って抵抗値を増加させてデッドタイムを増加させる。
なお、図３を例にとり、表１は、本出願の実施形態のデッドタイム調整の一例を示しており、０はスイッチオフ（ＯＦＦ）を示し、１はスイッチオン（ＯＮ）を示す。

【0022】

【表1】

【0023】

現在の状態で指示信号が１０００であると仮定した場合、ハイサイド部２０４１のＲＣ回路構成では、スイッチ３０３の第１のスイッチオン（対応する抵抗８Ｒが短絡されている）、他の３つのスイッチがオフ（対応する抵抗４Ｒ、２Ｒ、Ｒが使用されている）ので、合成の抵抗値は４Ｒ＋２Ｒ＋Ｒ＝７Ｒとなる。ローサイド部２０４２のＲＣ回路構成では、スイッチ３０６の第１のスイッチオン（対応する抵抗８Ｒが短絡されている）、他の３つのスイッチがオフされている（対応する抵抗４Ｒ、２Ｒ、Ｒが使用されている）ため、合成の抵抗値は４Ｒ＋２Ｒ＋Ｒ＝７Ｒである。
例えば、アップ／ダウンタウンタ２０３は、第１の信号（例えば、ローレベル）に従ってカウントダウンし、例えば１０００から０１１１になると、合成抵抗値が８Ｒとなり、抵抗値が大きくなり、したがってデットタイム時間も大きくなる。さらに次のトリガクロック信号の受信時に、第１の信号が変わらずローレベルであれば、０１１１から０１１０に変更される。これにより、合成抵抗値は９Ｒとなり、抵抗値が増加し、デッドタイムも増加する。

【0024】

図５は、本発明の実施形態のデッドタイムを低減させる一例の図である。
いくつかの実施形態では、コンパレータ２０１は、ローサイドスイッチ１０２のドレイン電圧Ｖｓｗが基準電圧（例えば０）より小さい場合（Ｖｓｗ＜０）第２の信号（例えば、ハイレベル）を出力し、アップ／ダウンタウンタ２０３は、第２の信号（例えば、ハイレベル）に従ってカウントアップし、時間定数回路２０４は、指示信号に従って抵抗値を低減してデッドタイムを低減する。

【0025】

なお、図３と表１を例にとり、現在の状態では指示信号が１０００であると仮定した場合、ハイサイド部２０４１のＲＣ回路構成では、スイッチ３０３の第１のスイッチオン（対応する抵抗８Ｒが短絡されている）、他の３つのスイッチがオフされる（対応する抵抗４Ｒ、２Ｒ、Ｒが使用されている）ため、合成の抵抗値は４Ｒ＋２Ｒ＋Ｒ＝７Ｒとなる。ローサイド部２０４２のＲＣ回路構成では、スイッチ３０６の第１のスイッチオン（対応する抵抗８Ｒが短絡されている）、他の３つのスイッチがオフされている（対応する抵抗４Ｒ、２Ｒ、Ｒが使用されている）ため、合成の抵抗値は４Ｒ＋２Ｒ＋Ｒ＝７Ｒである。

【0026】

例えば、アップ／ダウンタウンタ２０３は、第２の信号（例えば、ハイレベル）に従ってカウントアップを行い、例えば、１０００から１００１になると、合成抵抗値が６Ｒとなり、抵抗値が減少し、したがって、デットタイム時間も減少する。更に次のトリガクロック信号の受信時に、第２の信号が変わらずハイレベルであれば、１００１から１０１０に変更され、合成抵抗値が５Ｒに変化し、抵抗値が減少することにより、デッドタイムも減少する。

【0027】

また、Ｄフリップフロップは、ローサイドスイッチのターンオン状態でコンパレータの出力をアップ／ダウンタウンタに反映しても良い。アップ／ダウンタウンタはデッドタイムの長さを維持し、Ｄトリガーの出力に応じてデッドタイムを調整し、アップ／ダウンタウンタの出力値はデッドタイム発生回路に反映される。これにより構造が簡単で精度を高くできる。

【0028】

以上の様々な実施形態は、本願の実施形態の一例だけを説明したが、本出願はこれに限定されるものではなく、上記の各実施形態を基礎とした適切な変形も可能である。例えば、上記の各実施形態を単独で使用しても良いし、上記の各実施形態のうちの１つまたは複数を組み合わせても良い。

【0029】

上記の実施形態により、ローサイドスイッチのドレイン電圧を所定の基準電圧と比較し、コンパレータから出力された比較信号を受信し、ローサイドスイッチのオンパルス信号をトリガクロック信号として出力し、Ｄフリップフロップから出力された前記比較信号に基づいてアップ／ダウンカウンタでカウントアップまたはカウントダウンされ、時間定数回路へ指示信号を出力する。時間定数回路は、前記指示信号に基づいてデッドタイムを生成する。これにより、より良いデッドタイムを適応的に調整して生成することができる。従って、構造が簡単でコストが低く、スイッチング回路のスイッチング損失を低減し、変換効率を向上させることができる。また、処理時間を短くできるので高速スイッチング動作に対応することができる。

【0030】

（第二の実施形態）
ハイサイドスイッチとローサイドスイッチとの間のデッドタイムを生成するデッドタイム生成方法も提供する。第二の実施形態は、第一の実施形態におけるデッドタイム生成回路に対応し、第一の実施形態と同じ内容であるので、ここでは簡単に説明する。

【0031】

図６は、本発明の実施形態のデットタイム生成方法の概略図であり、図６に示すように、デットタイム生成方法は、
６０１は、ローサイドスイッチのドレイン電圧を所定の基準電圧と比較し、
６０２は、コンパレータが出力する比較信号を受信し、ローサイドスイッチのオンパルス信号をトリガクロック信号として出力することを含む。
６０３は、比較信号に従ってカウントをアップ、またはダウンの指示信号を出力、
６０４は、指示信号に従ってデッドタイムを生成する。

【0032】

上述の図６は、本出願の実施形態を概略的に説明したが、本出願はこれに限定されないことに留意されたい。例えば、各動作間の実行順序を適切に調整することができ、さらに他のいくつかの動作を追加することができ、またはその中のいくつかの動作を低減することができる。当業者は、上記の内容に基づいて適宜変形することができ、上記図面６の記載に限らない。

【0033】

いくつかの実施形態では、方法は、信号が時間定数回路を変更することを示す複数の抵抗合成の抵抗値と、容量および複数の抵抗によって形成されるＲＣ時間定数を変更することによって、デッドタイムを調整することをさらに備える。

【0034】

以上の様々な実施形態は、本願の実施形態の一例だけを説明したが、本明細書はこれに限定されず、上述の様々な実施形態に基づいて適切な変形も可能である。例えば、上記の各実施形態を単独で使用しても良いし、上記の各実施形態のうちの１つまたは複数を組み合わせても良い。

【0035】

上記の実施形態により、ローサイドスイッチのドレイン電圧を所定の基準電圧と比較し、コンパレータから出力された比較信号を受信し、Ｄフリップフロップはローサイドスイッチのオンパルス信号をトリガクロック信号として前記比較信号を出力し、Ｄフリップフロップは受信した前記比較信号に基づいて、アップ／ダウンカウンタへカウントを加算または減算する指示信号を出力することを明らかにした。指示信号に基づき時間定数回路がデッドタイムを生成することを示した。これにより、より良いデッドタイムを生成し、適応的に調整することができるだけでなく、スイッチング損失を低減し、変換効率を向上させることができ、構造が簡単でコストが低く、処理時間を短くできるので高速スイッチング動作に対応することができる。

【0036】

本発明の実施形態以上の装置および方法は、ハードウェアによって実施されてもよいし、ソフトウェアによって実現されてもよい。本明細書は、論理構成要素によって実行されると、論理構成要素が上記のような装置または構成要素を実現するか、または論理構成要素が上記の様々な方法またはステップを実現することができるコンピュータ読み取り可能プログラムに関する。本出願は、ハードディスク、磁気ディスク、光ディスク、ＤＶＤ、フラッシュメモリなど、上記のプログラムを記憶するための記憶媒体にも関する。

【0037】

本発明の実施形態に関連して説明された方法／装置は、ハードウェアとして直接的に具現化され、プロセッサによって実行されるソフトウェアモジュールまたは２つの組合せとして具現化されてもよい。例えば、図に示されている機能ブロック図のうちの１つまたは複数および／または機能ブロックの１つまたは複数の組み合わせは、コンピュータプログラムフローの各ソフトウェアモジュールに対応してもよく、また、各ハードウェアモジュールに対応してもよい。これらのソフトウェアモジュールは、それぞれ図に示す各ステップに対応することができる。これらのハードウェアモジュールは、例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を用いてこれらのソフトウェアモジュールを硬化させて実装することができる。

【0038】

ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ－ＲＯＭ、または当技術分野で知られている他の任意の形態の記憶媒体に存在してもよい。プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、記憶媒体をプロセッサに結合することができ、またはプロセッサの構成部分とすることができる。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在することができる。このソフトウェアモジュールは、携帯端末のメモリに記憶されてもよく、携帯端末に挿入可能なメモリカードに記憶されてもよい。例えば、モバイル端末などの装置が大容量のＭＥＧＡ－ＳＩＭカードまたは大容量のフラッシュメモリ装置を採用する場合、このソフトウェアモジュールは、ＭＥＧＡ－ＳＩＭカードまたは大容量のフラッシュメモリ装置に記憶されてもよい。

【0039】

添付図面に記載された機能ブロックのうちの１つまたは複数および／または機能ブロックの１つまたは複数の組み合わせについて、本明細書で説明された機能を実行するための汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、専用集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または他のプログラマブル論理デバイス、分立ゲートまたはトランジスタ論理デバイス、ハードウェアコンポーネントまたはそれらの任意の適切な組み合わせを分割します。添付の図面について説明した機能ブロックのうちの１つ以上と／または機能ブロックの１つ以上の組み合わせは、計算装置の組合せ、例えばＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰとの通信に関連した１つ以上のマイクロプロセッサ、または他のこのような構成として実現されてもよい。

【0040】

本明細書は、以上の具体的な実施形態に関連して説明されているが、本明細書の範囲を限定するものではないことは、当業者には明白であるべきである。当業者は、本願の精神および原理に基づいて、本出願に対して様々な変形および修正を行うことができ、これらの変形および修正も本出願の範囲内にある。

【符号の説明】

【0041】

１００ スイッチング回路
１０１ ハイサイドスイッチ
１０２ ローサイドスイッチ
１０３ ドライバ
１０４ デッドタイム生成回路
２０１ コンパレータ
２０２ Ｄフリップフロップ
２０３ アップ／ダウンカウンタ
２０４ 時間定数回路
２０４１ ハイサイド部
２０４２ ローサイド部
３０１、３０４ コンデンサ
３０２、３０５ 抵抗
３０３、３０６ スイッチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】