知財求人 - 知財ポータルサイト「IP Force」
特開2022-165930ピクセルアレイ及びピクセルアレイを含むイメージセンサ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022165930
(43)【公開日】2022-11-01
(54)【発明の名称】ピクセルアレイ及びピクセルアレイを含むイメージセンサ
(51)【国際特許分類】
H01L 27/146 20060101AFI20221025BHJP
H04N 5/369 20110101ALI20221025BHJP
【ＦＩ】
H01L27/146 A
H04N5/369
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022067513
(22)【出願日】2022-04-15
(31)【優先権主張番号】10-2021-0051358
(32)【優先日】2021-04-20
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】陳 暎究
【テーマコード（参考）】
4M118
5C024
【Ｆターム（参考）】
4M118AA01
4M118AB01
4M118AB03
4M118BA14
4M118CA02
4M118CB01
4M118CB02
4M118CB03
4M118DD04
4M118DD12
4M118FA06
4M118FA14
4M118FA27
4M118FA28
4M118FA33
4M118FA34
4M118FA38
4M118GA02
4M118GC07
4M118GD04
4M118GD07
5C024CY17
5C024GX02
5C024GY18
5C024HX13
5C024HX40
(57)【要約】
【課題】ピクセルアレイ及びピクセルアレイを含むイメージセンサを提供する。
【解決手段】
本発明のピクセルアレイは、互いに隣接して配置された複数のサブピクセル、及びフローティングディフュージョンノードを介して複数のサブピクセルと連結されるリードアウト回路を含む。各サブピクセルは、光電変換素子、光電変換素子と連結されるオーバーフロートランジスタ、光電変換素子及びオーバーフロートランジスタに連結されるフォトトランジスタ、及びフォトトランジスタに連結される保存素子を含む。
【選択図】図４Ａ
【解決手段】
本発明のピクセルアレイは、互いに隣接して配置された複数のサブピクセル、及びフローティングディフュージョンノードを介して複数のサブピクセルと連結されるリードアウト回路を含む。各サブピクセルは、光電変換素子、光電変換素子と連結されるオーバーフロートランジスタ、光電変換素子及びオーバーフロートランジスタに連結されるフォトトランジスタ、及びフォトトランジスタに連結される保存素子を含む。
【選択図】図４Ａ
【特許請求の範囲】
【請求項1】
互いに隣接して配置された複数のサブピクセル、及びフローティングディフュージョンノードを介して前記複数のサブピクセルと連結されるリードアウト回路を含むピクセルアレイであって、
前記サブピクセルは、それぞれ、
入射された反射光によって生成された光電荷を蓄積する光電変換素子と、
前記光電変換素子と連結されるオーバーフロートランジスタと、
前記光電変換素子及び前記オーバーフロートランジスタに連結されるフォトトランジスタと、
前記フォトトランジスタに連結される保存素子と、を含み、
前記リードアウト回路は、
前記フローティングディフュージョンノードに連結されるリセットトランジスタと、
前記フローティングディフュージョンノードに連結されるゲート電極を含む駆動トランジスタと、
前記駆動トランジスタと連結される選択トランジスタと、を含むことを特徴とする、
ピクセルアレイ。
前記サブピクセルは、それぞれ、
入射された反射光によって生成された光電荷を蓄積する光電変換素子と、
前記光電変換素子と連結されるオーバーフロートランジスタと、
前記光電変換素子及び前記オーバーフロートランジスタに連結されるフォトトランジスタと、
前記フォトトランジスタに連結される保存素子と、を含み、
前記リードアウト回路は、
前記フローティングディフュージョンノードに連結されるリセットトランジスタと、
前記フローティングディフュージョンノードに連結されるゲート電極を含む駆動トランジスタと、
前記駆動トランジスタと連結される選択トランジスタと、を含むことを特徴とする、
ピクセルアレイ。
【請求項2】
前記複数のサブピクセルは、第１サブピクセルと、前記第１サブピクセルと同一行または、同一列において互いに隣接した第２サブピクセルと、を含み、
前記第１サブピクセルと前記第２サブピクセルは、前記フローティングディフュージョンノードに連結されることを特徴とする、請求項１に記載のピクセルアレイ。
前記第１サブピクセルと前記第２サブピクセルは、前記フローティングディフュージョンノードに連結されることを特徴とする、請求項１に記載のピクセルアレイ。
【請求項3】
前記複数のサブピクセルは、それぞれ、前記フォトトランジスタと前記保存素子との間に接続されるシャッタトランジスタをさらに含むことを特徴とする、請求項１又は２に記載のピクセルアレイ。
【請求項4】
オーバーフローゲート信号を生成するように構成されたロウデコーダと、
第１ないし第４サブピクセルを含むピクセルアレイと、
前記第１ないし第４サブピクセルに複数のフォトゲート信号を提供するフォトゲートコントローラと、を含み、
前記第１ないし第４サブピクセルは、それぞれ、
物体から反射された反射光によって生成された光電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された光電荷を蓄積する保存素子と、
前記オーバーフローゲート信号に応答して供給電圧を前記光電変換素子に提供するオーバーフロートランジスタと、
前記複数のフォトゲート信号のうち、サブピクセルの位置によって既定のフォトゲート信号に応答して前記光電変化素子と前記保存素子とを電気的に連結するフォトトランジスタと、を含み、
前記フォトゲートコントローラは、
インテグレーション期間の間、前記物体に入射された変調光と位相差がそれぞれ０゜、９０゜、１８０゜及び２７０゜である互いに異なる第１ないし第４フォトゲート信号のそれぞれを、前記第１ないし第４サブピクセルにそれぞれ提供することを特徴とする、
イメージセンサ。
第１ないし第４サブピクセルを含むピクセルアレイと、
前記第１ないし第４サブピクセルに複数のフォトゲート信号を提供するフォトゲートコントローラと、を含み、
前記第１ないし第４サブピクセルは、それぞれ、
物体から反射された反射光によって生成された光電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された光電荷を蓄積する保存素子と、
前記オーバーフローゲート信号に応答して供給電圧を前記光電変換素子に提供するオーバーフロートランジスタと、
前記複数のフォトゲート信号のうち、サブピクセルの位置によって既定のフォトゲート信号に応答して前記光電変化素子と前記保存素子とを電気的に連結するフォトトランジスタと、を含み、
前記フォトゲートコントローラは、
インテグレーション期間の間、前記物体に入射された変調光と位相差がそれぞれ０゜、９０゜、１８０゜及び２７０゜である互いに異なる第１ないし第４フォトゲート信号のそれぞれを、前記第１ないし第４サブピクセルにそれぞれ提供することを特徴とする、
イメージセンサ。
【請求項5】
前記オーバーフローゲート信号は、前記インテグレーション期間の間にターンオンレベル及びターンオフレベルでトグリング(toggling)され、
前記サブピクセルの位置によって既定の前記フォトゲート信号は、前記インテグレーション期間の間に前記オーバーフローゲート信号と位相差１８０゜を有し、トグリングされることを特徴とする、
請求項４に記載のイメージセンサ。
前記サブピクセルの位置によって既定の前記フォトゲート信号は、前記インテグレーション期間の間に前記オーバーフローゲート信号と位相差１８０゜を有し、トグリングされることを特徴とする、
請求項４に記載のイメージセンサ。
【請求項6】
前記第１ないし第４サブピクセルは、それぞれ、シャッタ制御信号に応答して前記フォトトランジスタと前記保存素子とを電気的に連結するシャッタトランジスタをさらに含み、
前記シャッタ制御信号は、前記インテグレーション期間の間、ターンオンレベルを有することを特徴とする、
請求項５に記載のイメージセンサ。
前記シャッタ制御信号は、前記インテグレーション期間の間、ターンオンレベルを有することを特徴とする、
請求項５に記載のイメージセンサ。
【請求項7】
オーバーフローゲート信号及びシャッタ制御信号を生成するように構成されたロウデコーダと、
フォトゲート信号を生成するように構成されたフォトゲートコントローラと、
第１フローティングディフュージョンノードに連結される第１サブピクセル、前記第１フローティングディフュージョンノードに連結される第１リードアウト回路、第２フローティングディフュージョンノードに連結される第２サブピクセル、及び前記第２フローティングディフュージョンノードに連結される第２リードアウト回路を含むピクセルアレイと、
前記ピクセルアレイから出力された複数のピクセル信号に基づいて物体に対するカラーイメージとデプスイメージとを生成するように構成された信号処理器と、を含み、
前記第１サブピクセルのうち、少なくとも１つは、前記カラーイメージに対するピクセル信号を生成するカラーピクセルであり、
前記第２サブピクセルのうち、少なくとも１つは、前記デプスイメージに対するピクセル信号を生成する距離ピクセルであり、
前記カラーピクセル及び前記距離ピクセルは、それぞれ、
前記物体から反射された反射光によって生成された光電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された光電荷を蓄積する保存素子と、
前記オーバーフローゲート信号に応答して供給電圧を前記光電変換素子に提供するオーバーフロートランジスタと、
前記フォトゲート信号に応答して前記光電変化素子に蓄積された前記光電荷を前記保存素子に提供するフォトトランジスタと、
前記シャッタ制御信号に応答して前記フォトトランジスタと前記保存素子とを電気的に連結するシャッタトランジスタと、を含み、
前記フォトゲート信号は、
インテグレーション期間の間、ターンオンレベルを有することを特徴とする、
イメージセンサ。
フォトゲート信号を生成するように構成されたフォトゲートコントローラと、
第１フローティングディフュージョンノードに連結される第１サブピクセル、前記第１フローティングディフュージョンノードに連結される第１リードアウト回路、第２フローティングディフュージョンノードに連結される第２サブピクセル、及び前記第２フローティングディフュージョンノードに連結される第２リードアウト回路を含むピクセルアレイと、
前記ピクセルアレイから出力された複数のピクセル信号に基づいて物体に対するカラーイメージとデプスイメージとを生成するように構成された信号処理器と、を含み、
前記第１サブピクセルのうち、少なくとも１つは、前記カラーイメージに対するピクセル信号を生成するカラーピクセルであり、
前記第２サブピクセルのうち、少なくとも１つは、前記デプスイメージに対するピクセル信号を生成する距離ピクセルであり、
前記カラーピクセル及び前記距離ピクセルは、それぞれ、
前記物体から反射された反射光によって生成された光電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された光電荷を蓄積する保存素子と、
前記オーバーフローゲート信号に応答して供給電圧を前記光電変換素子に提供するオーバーフロートランジスタと、
前記フォトゲート信号に応答して前記光電変化素子に蓄積された前記光電荷を前記保存素子に提供するフォトトランジスタと、
前記シャッタ制御信号に応答して前記フォトトランジスタと前記保存素子とを電気的に連結するシャッタトランジスタと、を含み、
前記フォトゲート信号は、
インテグレーション期間の間、ターンオンレベルを有することを特徴とする、
イメージセンサ。
【請求項8】
前記オーバーフローゲート信号は、前記インテグレーション期間の間にターンオンレベル及びターンオフレベルにトグリングされ、
前記シャッタ制御信号は、前記インテグレーション期間の間に前記オーバーフローゲート信号と位相差１８０゜を有し、トグリングされることを特徴とする、
請求項７に記載のイメージセンサ。
前記シャッタ制御信号は、前記インテグレーション期間の間に前記オーバーフローゲート信号と位相差１８０゜を有し、トグリングされることを特徴とする、
請求項７に記載のイメージセンサ。
【請求項9】
前記オーバーフローゲート信号は、前記インテグレーション期間の間にターンオンレベルを有し、
前記シャッタ制御信号は、前記インテグレーション期間の間にターンオンレベル及びターンオフレベルにトグリングされることを特徴とする、
請求項７に記載のイメージセンサ。
前記シャッタ制御信号は、前記インテグレーション期間の間にターンオンレベル及びターンオフレベルにトグリングされることを特徴とする、
請求項７に記載のイメージセンサ。
【請求項10】
前記シャッタ制御信号は、前記インテグレーション期間の間にターンオンレベルを有することを特徴とする、請求項７に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子装置に係り、さらに詳細には、ピクセルアレイ及びピクセルアレイを含むイメージセンサに関する。
【背景技術】
【0002】
デジタルカメラ、デジタルカムコーダ及びそれらの機能を含む携帯電話などが広く普及されることにより、イメージセンサが急速に発展している。イメージセンサは、光学映像を電気的な信号に変換させる半導体装置である。立体映像イメージに対する要求によって、カラーイメージ(color image)とデプスイメージ(depth image)(または距離イメージ(distance image)）を同時に撮影することができる技術が開発されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明が解決しようとする技術的課題は、１タップ(1-tap)構造を有し、リードアウト回路を共有するピクセルを含むピクセルアレイ及びそれを用いてカラーイメージだけではなく、デプスイメージを提供することができるイメージセンサを提供することである。
【課題を解決するための手段】
【0004】
一側面において、本開示の技術的思想によるピクセルアレイは、互いに隣接して配置された複数のサブピクセル、及びフローティングディフュージョンノードを介して複数のサブピクセルと連結されるリードアウト回路を含むピクセルアレイにおいて、サブピクセルは、それぞれ、入射された反射光によって生成された光電荷を蓄積する光電変換素子、光電変換素子と連結されるオーバーフロートランジスタ、光電変換素子及びオーバーフロートランジスタに電気的に連結されるフォトトランジスタ、及びフォトトランジスタに連結される保存素子を含み、リードアウト回路は、フローティングディフュージョンノードに連結されるリセットトランジスタ、フローティングディフュージョンノードに連結されるゲート電極を含む駆動トランジスタ、及び駆動トランジスタと連結される選択トランジスタを含むことを特徴とする。
【0005】
他の側面において、本開示の技術的思想によるイメージセンサは、オーバーフローゲート信号を生成するように構成されたロウデコーダ、第１ないし第４サブピクセルを含むピクセルアレイ、及び第１ないし第４サブピクセルに複数のフォトゲート信号を提供するフォトゲートコントローラを含み、第１ないし第４サブピクセルは、それぞれ、物体から反射された反射光によって生成された光電荷を蓄積する光電変換素子、光電変換素子に蓄積された光電荷を蓄積する保存素子、オーバーフローゲート信号に応答して供給電圧を光電変換素子に提供するオーバーフロートランジスタ、及び複数のフォトゲート信号のうち、サブピクセルの位置によって既定のフォトゲート信号に応答して光電変化素子と保存素子を電気的に連結するフォトトランジスタを含み、フォトゲートコントローラは、インテグレーション期間の間、物体に入射された変調光と位相差が、それぞれ０゜、９０゜、１８０゜及び２７０゜である互いに異なる第１ないし第４フォトゲート信号のそれぞれを第１ないし第４サブピクセルにそれぞれ提供することを特徴とする。
【0006】
さらに他の側面において、本開示の技術的思想によるイメージセンサは、オーバーフローゲート信号及びシャッタ制御信号を生成するように構成されたロウデコーダ、フォトゲート信号を生成するように構成されたフォトゲートコントローラ、及び第１フローティングディフュージョンノードに連結される第１サブピクセル、第１フローティングディフュージョンノードに連結される第１リードアウト回路、第２フローティングディフュージョンノードに連結される第２サブピクセル、及び第２フローティングディフュージョンノードに連結される第２リードアウト回路を含むピクセルアレイ、ピクセルアレイから出力された複数のピクセル信号に基づいて物体に対するカラーイメージとデプスイメージを生成するように構成された信号処理器を含み、第１サブピクセルのうち、少なくとも１つは、カラーイメージに対するピクセル信号を生成するカラーピクセルであり、第２サブピクセルのうち、少なくとも１つは、デプスイメージに対するピクセル信号を生成する距離ピクセルであり、カラーピクセル及び距離ピクセルは、それぞれ、物体から反射された反射光によって生成された光電荷を蓄積する光電変換素子、光電変換素子に蓄積された光電荷を蓄積する保存素子、オーバーフローゲート信号に応答して供給電圧を光電変換素子に提供するオーバーフロートランジスタ、フォトゲート信号に応答して光電変化素子に蓄積された光電荷を保存素子に提供するフォトトランジスタ、及びシャッタ制御信号に応答してフォトトランジスタと保存素子を電気的に連結するシャッタトランジスタを含み、フォトゲート信号は、インテグレーション期間の間にターンオンレベルを有することを特徴とする。
【発明の効果】
【0007】
本発明の技術的思想によれば、１タップ構造を有し、リードアウト回路を共有するピクセルを含むことで、イメージセンサが集積化される効果がある。
【0008】
また、本開示の技術的思想によれば、１タップ構造を有する複数のピクセルに互いに異なる位相差を有する複数のフォトゲート信号を同時に印加することで、動作時間が減少され、イメージセンサの性能が増大する効果がある。
【図面の簡単な説明】
【0009】
【図1】本発明の一実施例によるイメージセンサを説明するための図面である。
【図2A】本発明の一実施例によるイメージセンサに含まれたピクセルの主要部分に係わる概略的な断面図である。
【図2B】本発明の一実施例によるイメージセンサに含まれたピクセルの主要部分に係わる概略的な断面図である。
【図3A】本発明の一実施例によるピクセルの主要部分に係わるレイアウトを例示的に示す図面である。
【図3B】本発明の一実施例によるピクセルの主要部分に係わるレイアウトを例示的に示す図面である。
【図3C】本発明の一実施例によるピクセルの主要部分に係わるレイアウトを例示的に示す図面である。
【図4A】本発明の一実施例によるピクセルに対応する等価回路図である。
【図4B】本発明の一実施例によるピクセルに対応する等価回路図である。
【図4C】本発明の一実施例によるピクセルに対応する等価回路図である。
【図4D】本発明の一実施例によるピクセルに対応する等価回路図である。
【図4E】本発明の一実施例によるピクセルに対応する等価回路図である。
【図5】本発明の一実施例による第１ないし第４フォトゲート信号による動作を説明するための図面である。
【図6】本発明の一実施例によるピクセルから出力されるピクセル信号のタイミングを説明する図面である。
【図7】本発明の一実施例による第１及び第２サブピクセルに係わるレイアウトを例示的に示す図面である。
【図8】本発明の一実施例によるピクセルアレイを例示的に示す図面である。
【図9】本発明の一実施例による第１ないし第４サブピクセルに係わるレイアウトを例示的に示す図面である。
【図10】本発明の一実施例による複数のサブピクセルとリードアウト回路との連結関係を説明するための図面である。
【図11】本発明の一実施例による複数のピクセルグループに印加される複数のフォトゲート信号を説明するための図面である。
【図12A】本発明の一実施例によるピクセルに印加される信号を概略的に示すタイミング図である。
【図12B】本発明の一実施例によるピクセルに印加される信号を概略的に示すタイミング図である。
【図12C】本発明の一実施例によるピクセルに印加される信号を概略的に示すタイミング図である。
【図12D】本発明の一実施例によるピクセルに印加される信号を概略的に示すタイミング図である。
【図13】本発明の一実施例によるグローバルシャッタ動作を説明するための図面である。
【図14A】本発明の他の実施例による複数のピクセルグループに印加される複数のフォトゲート信号を説明するための図面である。
【図14B】本発明の他の実施例による複数のピクセルグループに印加される複数のフォトゲート信号を説明するための図面である。
【図14C】本発明の他の実施例による複数のピクセルグループに印加される複数のフォトゲート信号を説明するための図面である。
【図15A】本発明の他の実施例によるピクセルに印加される信号を概略的に示すタイミング図である。
【図15B】本発明の他の実施例によるピクセルに印加される信号を概略的に示すタイミング図である。
【図15C】本発明の他の実施例によるピクセルに印加される信号を概略的に示すタイミング図である。
【図16】本開示の一実施例によるイメージセンサを含むコンピューターシステムを概略的に示すブロック図である。
【発明を実施するための形態】
【0010】
以下、添付した図面を参照して本発明の実施例について詳細に説明する。本発明の実施例は、当業界で通常の知識を有する者に本発明をさらに完全に説明するために提供されるものである。本発明は、多様な変更が可能であり、さまざまな形態を有することができるところ、特定の実施例を図面に例示して詳細に説明する。しかし、これは、本発明を特定の開示形態について限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含むと理解されねばならない。各図面を説明しつつ、類似した参照符号を類似した構成要素について使用する。添付図面において、構造物の寸法は、本発明の明確性のために、実際よりも拡大ないしは縮小して図示したものである。
【0011】
イメージセンサは、ピクセル(pixel)または、フォトサイト(photo site)と呼ばれる小さなフォトダイオード(photo diode)のアレイとして構成される。一般的に、ピクセルは、光から色相を直接抽出することができず、広いスペクトルバンドの光子(photon)を電子に変換する。イメージセンサのピクセルは、広いスペクトルバンドの光のうち、色相獲得に必要なバンドの光のみを入力される必要がある。イメージセンサのピクセルは、カラーフィルタ(color filter)などと結合して特定色相に対応する光子のみを電子に変換することができる。これにより、イメージセンサは、カラーイメージを獲得する。
【0012】
イメージセンサを用いてデプスイメージ（または距離イメージ）を獲得するには、物体とイメージセンサとの距離に係わる情報を得る必要がある。光の飛行時間(Time Of Flight:TOF)を用いて、物体とイメージセンサとの距離について再構成された映像をデプスイメージで表現する。
【0013】
図１は、本発明の一実施例によるイメージセンサを説明するための図面である。
【0014】
図１を参照すれば、イメージセンサ１は、カメラ、カムコーダ、マルチメディア、光通信（ファイバ、自由空間など）、レーザー検出及び探知(LADAR)、赤外線顕微鏡、赤外線望遠鏡などに適用されうる。また、イメージセンサ１は、体熱映像診断器、無人産物監視器と海洋汚染監視器などの環境監視システム、半導体工程ラインにおける温度モニタリングシステム、建物の断熱及び漏れ探知システム、電気・電子ＰＣＢ回路及び部品検査システムなどその応用分野が多様でもある。
【0015】
イメージセンサ１は、タイミングコントローラ１０、光モジュール２０、距離センサ３０、及びレンズ４０を含んでもよい。
【0016】
タイミングコントローラ１０は、外部ホスト（または、ＣＰＵ）（図示せず）から伝送されたクロック信号に基づいて光モジュール２０及び距離センサ３０のそれぞれの動作タイミングを制御することができる。例えば、タイミングコントローラ１０は、クロック信号に基づいて光放射制御信号ＬＴＣを生成し、光放射制御信号ＬＴＣを光モジュール２０に伝送することができる。タイミングコントローラ１０は、クロック信号に基づいてロウアドレス信号Ｘ－ＡＤＤ、光検出制御信号ＤＴＣ及びＣＤＳ制御信号ＣＤＳＣを生成し、ロウアドレス信号Ｘ－ＡＤＤ、光検出制御信号ＤＴＣ及びＣＤＳ制御信号ＣＤＳＣを距離センサ３０に伝送することができる。
【0017】
光モジュール２０は、光放射制御信号ＬＴＣに基づいて変調(modulation)された変調光ＥＬを物体２に照射することができる。光モジュール２０は、光放射制御信号ＬＴＣに基づいてクロック信号を生成する光源ドライバ及びクロック信号に基づいて変調光ＥＬを放射する光源を含んでもよい。
【0018】
変調光ＥＬは、例えば、赤外線、可視光線、白色光またはホワイトＬＥＤ光などでもある。変調光ＥＬが物体２に入射されれば、反射光ＲＬが物体２から反射されうる。反射光ＲＬは、レンズ４０を経て距離センサ３０に含まれたピクセルアレイ３３に入射されうる。変調光ＥＬ及び反射光ＲＬは、正弦波または矩形波である信号でもある。
【0019】
距離センサ３０は、反射光ＲＬを復調(demodulation)して電気信号として出力することができる。距離センサ３０は、ロウデコーダ３１、フォトゲートコントローラ３２、ピクセルアレイ３３、CDS(correlated double sampling)/ADC(analog-to-digital converting)回路３４、メモリ３５及び信号処理器３６を含んでもよい。一部実施例において、距離センサ３０は、CIS(CMOS Image Sensor)形態にも具現されうる。
【0020】
ロウデコーダ３１は、ロウアドレス信号Ｘ－ＡＤＤに基づいて複数のピクセル(Xij, i=1～n, j=1～m)を行単位で選択し、選択されたピクセルを駆動させうる。ここで、ｎ及びｍは、２以上の正の整数である。ロウデコーダ３１は、ロウアドレス信号Ｘ－ＡＤＤをデコーディングし、デコーディング結果によってピクセルアレイ３３に含まれた複数のピクセル(Xij, i=1～n, j=1～m)のうち、特定ロウに配置されたピクセルを駆動させうる。ロウデコーダ３１は、ピクセルアレイ３３の各行を駆動する駆動信号を生成することができる。駆動信号は、例えば、オーバーフローゲート信号、シャッタ制御信号、保存制御信号、伝達信号、リセット信号、選択信号などでもある。
【0021】
フォトゲートコントローラ３２は、光検出制御信号ＤＴＣに基づいて複数のフォトゲート信号を生成することができる。複数のゲート信号は、例えば、第１ないし第４フォトゲート信号でもある。第１フォトゲート信号は、変調光ＥＬと０゜の位相差を有する信号でもある。第２フォトゲート信号は、変調光ＥＬと９０゜の位相差を有する信号でもある。第３フォトゲート信号は、変調光ＥＬと１８０゜の位相差を有する信号でもある。第４フォトゲート信号は、変調光ＥＬと２７０゜の位相差を有する信号でもある。
【0022】
ピクセルアレイ３３は、複数の行及び複数の列によってマトリックス状に配列された複数のピクセル(Xij, i=1～n, j=1～m)を含んでもよい。本明細書で使用される用語「行」は、ピクセルアレイ３３において横方向に配置されたピクセルの集合を意味しうる。本明細書において使用される用語「列」は、ピクセルアレイ３３において縦方向に配置されたピクセルの集合を意味しうる。
【0023】
複数のピクセル(Xij, i=1～n, j=1～m)のそれぞれは、１タップ(1-tap)構造のピクセルでもある。本明細書で使用される用語「タップ」は、所定の復調信号によって光電荷を収集(collect)して検出するためのフォトゲート及び検出領域を含むコンポーネントを意味する。１タップ構造は、１つのフォトトランジスタが形成され、光電変換領域に１つの光電変換素子が形成される構造でもある。１タップ構造のピクセルによれば、ピクセルアレイ３３のサイズが減少することで、イメージセンサ１に対する集積度を向上させる効果がある。
【0024】
ピクセルＸｉｊは、反射光ＲＬに応答して、反射光ＲＬの位相と変調光ＥＬの位相とに対する位相差を検出することができる。検出された位相差に係わる情報を指示するピクセル信号が出力されうる。ピクセルＸｉｊは、サブピクセルとリードアウト回路とを含んでもよい。
【0025】
ピクセルアレイ３３に含まれた複数のピクセルは、第１ないし第４ピクセル信号Ａ’０、Ａ’１、Ａ’２、Ａ’３を生成することができる。ピクセルアレイ３３の複数のピクセルグループでは、一定の位相差を有し、周期的に印加される複数のフォトゲート信号と反射光ＲＬに基づいてピクセル信号Ａ’０、Ａ’１、Ａ’２、Ａ’３を生成することができる。ピクセルアレイ３３には、光電荷を一定の積分時間の間に蓄積し、光電荷蓄積動作が完了する順序によって光電荷蓄積結果を順次に出力することができる。ピクセル信号Ａ’０、Ａ’１、Ａ’２、Ａ’３は、ビットラインを介してＣＤＳ／ＡＤＣ回路３４に出力されうる。
【0026】
一実施例において、１つのピクセルには、第１ないし第４フォトゲート信号が順次に供給されうる。しかし、それに限定されるものではなく、他の実施例において、第１ピクセルには、第１フォトゲート信号が供給され、第２ピクセルには、第２フォトゲート信号が供給され、第３ピクセルには、第３フォトゲート信号が供給され、第４ピクセルには、第４フォトゲート信号が供給されうる。その場合、第１ないし第４フォトゲート信号が第１ないし第４ピクセルのそれぞれに同時に供給されうる。
【0027】
ＣＤＳ／ＡＤＣ回路３４は、ＣＤＳ制御信号ＣＤＳＣに基づいて、ピクセル信号Ａ’０、Ａ’１、Ａ’２、Ａ’３に対して相関二重サンプリング(CDS; correlated double sampling)動作を行い、ノイズを除去(cancel)することができる。ＣＤＳ／ＡＤＣ回路３４は、ノイズが除去されたピクセル信号とランプ発生器から出力されるランプ信号とを比較し、比較結果に対応するアナログ信号を、第１ないし第４デジタルピクセル信号Ａ０、Ａ１、Ａ２、Ａ３に変換することができる。
【0028】
メモリ３５は、第１ないし第４デジタルピクセル信号Ａ０、Ａ１、Ａ２、Ａ３をフレーム単位で保存し、保存された第１ないし第４デジタルピクセル信号Ａ０、Ａ１、Ａ２、Ａ３を信号処理器３６に提供することができる。
【0029】
信号処理器３６は、メモリ３５から出力された第１ないし第４デジタルピクセル信号Ａ０、Ａ１、Ａ２、Ａ３に基づいて、カラーイメージとデプスイメージとを同時に生成することができる。
【0030】
【0031】
図２Ａを参照すれば、図２Ａに図示されたイメージセンサ１００ａは、マイクロレンズ１１０、カラーフィルタ層１２０、負の固定電荷層（negative fixed charge layer）１３０、第１ないし第３感度調節部材１４１、１４２、１４３、半導体基板１５０、DTI(Deep Trench Insulator)構造物１６０、光電変換領域１７０、第１ゲート１８１及び第２ゲート１８２を含んでもよい。
【0032】
マイクロレンズ１１０は、曲率を有する弧であるか、楕円の一部である垂直断面形状を有しうる。
【0033】
カラーフィルタ層１２０は、マイクロレンズ１１０の下部に配置されうる。カラーフィルタ層１２０は、マイクロレンズ１１０を介して入射された反射光ＲＬを通過させ、必要な波長の光のみを光電変換領域１７０に入射させうる。カラーフィルタ層１２０は、カラーフィルタアレイとして指称されうる。一部実施例において、カラーイメージ、赤外線イメージまたはデプスイメージのみを獲得するために、カラーフィルタ層１２０は、省略されうる。
【0034】
負の固定電荷層１３０は、カラーフィルタ層１２０の下部に配置されうる。負の固定電荷層１３０は、例えば、ＨｆＯｘ、ＡｌＯｘ、または、ＺｒＯｘのような高誘電率物質によって形成しうる。
【0035】
マイクロレンズ１１０、カラーフィルタ層１２０、及び負の固定電荷層１３０は、半導体基板１５０上に順次に積層されうる。一部実施例において、負の固定電荷層１３０は、半導体基板１５０と直接接し、半導体基板１５０の一面上を覆うことができる。一部実施例において、マイクロレンズ１１０と負の固定電荷層１３０との間にバッファ層がさらに配置されうる。
【0036】
半導体基板１５０は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＩｎＡｓ、及びＩｎＰのうち、選択される少なくとも１つを含んでもよい。一部実施例において、半導体基板１５０は、第１導電型を有することができる。例えば、第１導電型は、ｐ型でもある。半導体基板１５０は、負の固定電荷層１３０との接触面に配置された第１ないし第３感度調節部材１４１、１４２、１４３を含んでもよい。第１ないし第３感度調節部材１４１、１４２、１４３は、反射光ＲＬを散乱させうる。第１ないし第３感度調節部材１４１、１４２、１４３によって反射光ＲＬに対する感度が増加しうる。本明細書では、第１ないし第３感度調節部材１４１、１４２、１４３の個数が３個であると図示されているが、それに限定されるものではない。第１ないし第３感度調節部材１４１、１４２、１４３は、凹凸形状を有し、酸化物などの絶縁物からもなるが、それに限定されるものではない。
【0037】
ＤＴＩ構造物１６０は、半導体基板１５０の外側面または複数のピクセル間に配置されうる。ＤＴＩ構造物１６０は、例えば、酸化物、窒化物、酸窒化物またはそれらの組合わせからなる絶縁物でもある。一部実施例において、ＤＴＩ構造物１６０は、導電物質層と導電物質層とを覆い包むカバー絶縁層からもなる。
【0038】
マイクロレンズ１１０を介して入射される反射光ＲＬのうち、一部は、光電変換領域１７０に向かって進める。マイクロレンズ１１０を介して入射される反射光ＲＬのうち、他の一部は、第１ないし第３感度調節部材１４１、１４２、１４３によって散乱された後、ＤＴＩ構造物１６０によってまた反射されうる。これにより、反射光ＲＬのうち、他の一部の光経路が増加することで、光電変換領域１７０での吸収率が増加し、感度が増加しうる。
【0039】
光電変換領域１７０は、第２導電型を有することができる。例えば、第２導電型は、ｎ型でもある。光電変換領域１７０は、光電変換素子ＰＤを構成することができる。一実施例において、光電変換領域１７０は、第１ゲート１８１の一部と、第２ゲート１８２の一部上に配置されうる。第１ゲート１８１は、オーバーフロートランジスタのゲートでもある。第２ゲート１８２は、フォトトランジスタのゲートでもある。
【0040】
図２Ｂを参照すれば、図２Ｂに図示されたイメージセンサ１００ｂは、第３ゲート１８３をさらに含んでもよい。第３ゲート１８３は、シャッタトランジスタのゲートでもある。他の実施例において、図２Ｂに図示されたイメージセンサ１００ｂに含まれた光電変換領域１７０は、第２ゲート１８２の上に配置されうる。
【0041】
【0042】
【0043】
導線２１０は、第１方向Ｄ１に延びるように配置されうる。導線２１０の一側から正の供給電圧ＶＤＤが提供されうる。導線２１０は、オーバーフロートランジスタ２２０、フォトトランジスタ２３０、保存トランジスタ２４０、伝送トランジスタ２５０と電気的に連結されうる。導線２１０において伝送トランジスタ２５０の一側から延びた部分にフローティングディフュージョンノードＦＤが形成されうる。
【0044】
一実施例において、オーバーフロートランジスタ２２０、フォトトランジスタ２３０、保存トランジスタ２４０、及び伝送トランジスタ２５０は、導線２１０上で第１方向Ｄ１に順次に配置されうる。
【0045】
【0046】
一実施例において、シャッタトランジスタ２６０は、フォトトランジスタ２３０及び保存トランジスタ２４０の間に配置されうる。すなわち、オーバーフロートランジスタ２２０、フォトトランジスタ２３０、シャッタトランジスタ２６０、保存トランジスタ２４０及び伝送トランジスタ２５０は、導線２１０上で第１方向Ｄ１に順次に配置されうる。
【0047】
図３Ｃを参照すれば、図３Ｃに図示されたピクセル２００ｃは、オーバーフロートランジスタ２２０、フォトトランジスタ２３０、保存トランジスタ２４０、伝送トランジスタ２５０、及びシャッタトランジスタ２６０を含んでもよい。
【0048】
一実施例において、オーバーフロートランジスタ２２０、シャッタトランジスタ２６０、保存トランジスタ２４０、及び伝送トランジスタ２５０は、第１方向Ｄ１に順次に配置されうる。フォトトランジスタ２３０は、オーバーフロートランジスタ２２０及びシャッタトランジスタ２６０と第２方向Ｄ２に配置されうる。
【0049】
図３Ａ及び図３Ｂのそれぞれに図示されたピクセル２００ａ、２００ｂは、フォトゲート信号変調方式または、フォトゲート信号保持方式で動作する。フォトゲート信号変調方式は、光電荷を収集するインテグレーション期間の間、フォトゲート信号をトグリング(toggling)させる方式でもある。フォトゲート信号変調方式は、フォトゲートモジュレーションとも指称される。フォトゲート信号保持方式は、インテグレーション期間の間、フォトゲート信号をターンオンレベルに保持する方式でもある。フォトゲート信号保持方式は、スタティック(static)フォトゲートとも指称される。図３Ｃに図示されたピクセル２００ｃは、フォトゲート信号保持方式で動作する。
【0050】
【0051】
図４Ａを参照すれば、一実施例であり、ピクセルＸｉｊは、サブピクセルＸＸａ及びリードアウト回路ＲＯＣａを含んでもよい。
【0052】
サブピクセルＸＸａは、オーバーフロートランジスタＯＸ、フォトトランジスタＰＸ、光電変換素子ＰＤ、保存トランジスタＳＴＸ、及び伝送トランジスタＴＸを含んでもよい。
【0053】
オーバーフロートランジスタＯＸは、正の供給電圧ＶＤＤが供給される導線とフォトトランジスタＰＸとの間に接続されうる。ここで、「接続」という意味は、直接連結されるか、電気的に連結されることを意味する。オーバーフロートランジスタＯＸは、光電変換素子ＰＤによって生成された電荷が保存トランジスタＳＴＸにオーバーフロー(overflow)されることを防止する。オーバーフロートランジスタＯＸは、オーバーフロートランジスタＯＸのゲートに印加されるオーバーフローゲート信号ＯＧの論理レベルによってオン(on)またはオフ(off)されうる。オーバーフロートランジスタＯＸがターンオンされれば、正の供給電圧ＶＤＤが光電変換素子ＰＤに提供されうる。オーバーフロートランジスタＯＸは、一実施例において、インテグレーション期間が始まる前に、光電変換素子ＰＤに蓄積された光電荷を除去（または、リセット）することができる。一部実施例において、オーバーフロートランジスタＯＸは、イメージセンサ１が距離センサ(または、デプスセンサ)として動作する場合、フォトトランジスタＰＸと反対となる電圧がオーバーフロートランジスタＯＸに加えられるか、一定の電圧が保持されることで、相対的な電圧差に基づいて電子の移動経路を変えることができる。
【0054】
光電変換素子ＰＤは、オーバーフロートランジスタＯＸとフォトトランジスタＰＸとが電気的に連結されるノードに接続されうる。光電変換素子ＰＤは、入射された反射光によって生成された光電荷を蓄積することができる。光電変換素子ＰＤは、例えば、光感知素子として、フォトダイオード(Photo diode)、フォトゲート(Photo gate)またはピンドフォトダイオード(PPD;Pinned Photo diode)などによっても具現される。
【0055】
一実施例において、光電変換素子ＰＤの第１端は、フォトトランジスタＰＸの一電極とオーバーフロートランジスタＯＸの一電極とが連結されるノードに連結されうる。光電変換素子ＰＤの第２端は、接地電圧と連結されうる。
【0056】
フォトトランジスタＰＸは、オーバーフロートランジスタＯＸと保存トランジスタＳＴＸとの間に接続されうる。フォトトランジスタＰＸは、フォトゲート信号ＰＧに応答して光電変化素子ＰＤと保存トランジスタＳＴＸとを電気的に連結することができる。フォトトランジスタＰＸがターンオンされれば、光電変化素子ＰＤに蓄積された光電荷が保存トランジスタＳＴＸに提供されうる。
【0057】
一実施例において、フォトトランジスタＰＸは、第１ないし第４フォトゲート信号を順次に受信することができる。他の実施例において、フォトトランジスタＰＸは、第１ないし第４フォトゲート信号のうち、サブピクセルＸＸａの位置によって既定のフォトゲート信号を受信することができる。ここで、サブピクセルＸＸａの位置は、マトリックス状のピクセルアレイにおいて行と列とで示しうる。
【0058】
保存トランジスタＳＴＸは、フォトトランジスタＰＸと伝送トランジスタＴＸとの間に接続されうる。保存トランジスタＳＴＸは、保存制御信号ＳＧに応答して光電変化素子ＰＤに蓄積された光電荷を一時的に蓄積することができる。
【0059】
伝送トランジスタＴＸは、保存トランジスタＳＴＸとフローティングディフュージョンノードＦＤとの間に接続されうる。伝送トランジスタＴＸは、伝送ゲート信号ＴＧに応答して保存トランジスタＳＴＸに蓄積された光電荷をフローティングディフュージョンノードＦＤに伝達することができる。
【0060】
一実施例において、伝送トランジスタＴＸは、サブピクセルＸＸａに含まれるが、それに限定されるものではなく、他の実施例では、伝送トランジスタＴＸがリードアウト回路ＲＯＣａに含まれてもよい。
【0061】
リードアウト回路ＲＯＣａは、リセットトランジスタＲＸ、駆動トランジスタＤＸ及び選択トランジスタＳＸを含んでもよい。
【0062】
リセットトランジスタＲＸは、正の供給電圧ＶＤＤが供給される導線とフローティングディフュージョンノードＦＤとの間に接続されうる。リセットトランジスタＲＸは、リセット信号ＲＳに応答してターンオンされうる。リセットトランジスタＲＸがターンオンされれば、フローティングディフュージョンノードＦＤに蓄積された光電荷がリセットされうる。
【0063】
駆動トランジスタＤＸは、正の供給電圧ＶＤＤが供給される導線と選択トランジスタＳＸとの間に接続されうる。駆動トランジスタＤＸのゲート電極は、フローティングディフュージョンノードＦＤに連結されうる。駆動トランジスタＤＸは、フローティングディフュージョンノードＦＤに印加された電圧に応答してフローティングディフュージョンノードＦＤの電圧を増幅して出力することができる。
【0064】
選択トランジスタＳＸは、駆動トランジスタＤＸと出力電圧ＶＯＵＴが供給される導線との間に接続されうる。選択トランジスタＳＸは、選択信号ＳＥＬに応答してターンオンされうる。出力電圧ＶＯＵＴは、選択トランジスタＳＸの一電極（例えば、ソース電極）から出力されうる。選択トランジスタＳＸの一電極（例えば、ソース電極）は、ビットラインと電気的に連結されうる。出力電圧ＶＯＵＴは、ピクセル信号（Ａ’０、Ａ’１、Ａ’２またはＡ’３）としてビットラインを介してＣＤＳ／ＡＤＣ回路３４に提供されうる。
【0065】
図４Ｂを参照すれば、図４Ａに図示された保存トランジスタＳＴＸの代わりに、保存ダイオードＳＤがサブピクセルに設計されうる。図４Ｂに図示されたピクセルＸｉｊは、サブピクセルＸＸｂ及びリードアウト回路ＲＯＣａを含んでもよい。サブピクセルＸＸｂは、オーバーフロートランジスタＯＸ、フォトトランジスタＰＸ、光電変換素子ＰＤ、保存ダイオードＳＤ、及び伝送トランジスタＴＸを含んでもよい。オーバーフロートランジスタＯＸ、フォトトランジスタＰＸ、光電変換素子ＰＤ、伝送トランジスタＴＸ、及びリードアウト回路ＲＯＣａは、図４Ａに基づいて前述した通りである。
【0066】
保存ダイオードＳＤは、フォトトランジスタＰＸと伝送トランジスタＴＸとが電気的に連結されるノードに接続されうる。保存ダイオードＳＤは、光電変化素子ＰＤに蓄積された光電荷を一時的に蓄積することができる。
【0067】
ピクセルＸｉｊは、保存トランジスタＳＴＸ及び保存ダイオードＳＤをいずれも含む。その場合、フォトダイオードＰＤから伝送された電荷は、ターンオンされた保存トランジスタＳＴＸを介して保存ダイオードＳＤに保存されうる。本明細書において、「保存素子」は、保存トランジスタＳＴＸ及び保存ダイオードＳＤのうち、少なくとも１つでもある。
【0068】
【0069】
サブピクセルＸＸｃは、オーバーフロートランジスタＯＸ、フォトトランジスタＰＸ、光電変換素子ＰＤ、シャッタトランジスタＴＧＸ、保存トランジスタＳＴＸ、及び伝送トランジスタＴＸを含んでもよい。
【0070】
シャッタトランジスタＴＧＸは、フォトトランジスタＰＸと保存トランジスタＳＴＸとの間に接続されうる。シャッタトランジスタＴＧＸは、シャッタ制御信号ＳＣに応答してフォトトランジスタＰＸと保存素子（例えば、保存トランジスタＳＴＸ）とを電気的に連結することができる。シャッタトランジスタＴＧＸが図４Ｃに図示されたピクセルＸｉｊに含まれることにより、グローバルシャッタ動作の性能が増加しうる。グローバルシャッタ動作は、図１３を参照して後述する。
【0071】
サブピクセルＸＸｃは、保存素子に含まれる保存ダイオードＳＤをさらに含んでもよい。
【0072】
リードアウト回路ＲＯＣｂは、リセットトランジスタＲＸ、駆動トランジスタＤＸ、選択トランジスタＳＸ、制御トランジスタＣＸ及びキャパシタＶｃａｐを含んでもよい。
【0073】
制御トランジスタＣＸは、フローティングディフュージョンノードＦＤとリセットトランジスタＲＸとの間に接続されうる。制御トランジスタＣＸは、ゲイン制御信号ＤＣＧに応答してフローティングディフュージョンノードＦＤとキャパシタＶｃａｐとを電気的に連結することができる。
【0074】
キャパシタＶｃａｐは、第１端子と第２端子とを備えることができる。キャパシタＶｃａｐの第１端子は、リセットトランジスタＲＸの一電極と制御トランジスタＣＸの一電極とが電気的に接続されるノードに電気的に連結されうる。キャパシタＶｃａｐの第２端子は、ブースティング信号ＦＤＢが印加される導線に電気的に連結されうる。
【0075】
ゲイン制御信号ＤＣＧの論理レベル、キャパシタＶｃａｐの容量を調節することで、ピクセルの利得(gain)が調節されうる。
【0076】
【0077】
図４Ｄを参照すれば、図４Ｄに図示されたピクセルＸｉｊは、サブピクセルＸＸｄ及びリードアウト回路ＲＯＣａを含んでもよい。サブピクセルＸＸｄは、オーバーフロートランジスタＯＸ、フォトトランジスタＰＸ、光電変換素子ＰＤ、シャッタトランジスタＴＧＸ、保存トランジスタＳＴＸ、及び伝送トランジスタＴＸを含んでもよい。
【0078】
光電変換素子ＰＤは、光電変換領域１７０に含まれる。光電変換領域１７０は、光を感知し、感知された光による電子正孔対(electron-hole pair)を生成することができる。一方、フォトゲート信号ＰＧによってフォトトランジスタＰＸの下部にディプリーション領域が形成され、該ディプリーション領域によって電子正孔対の電子と正孔とが分離され、電子は、フォトトランジスタＰＸの下部に蓄積されうる。
【0079】
伝送トランジスタＴＸは、送信信号ＴＧに応答してフォトトランジスタＰＸの下部の電子をフローティングディフュージョンノードＦＤに伝達することができる。
【0080】
ピクセルＸｉｊにおいて、フォトトランジスタＰＸが省略されたピクセル構造も可能である。
【0081】
図４Ｅを参照すれば、図４Ｅに図示されたピクセルＸｉｊは、サブピクセルＸＸｅ及びリードアウト回路ＲＯＣｂを含んでもよい。図４Ｅに図示されたサブピクセルＸＸｅは、図４Ｄに図示されたサブピクセルＸＸｄにおいて保存トランジスタＳＴＸの代わりに、保存ダイオードＳＤを含んでもよい。
【0082】
【0083】
図５を参照すれば、一実施例において、変調光ＥＬは、矩形波でもある。第１ないし第４フォトゲート信号ＰＧ０、ＰＧ１、ＰＧ２、ＰＧ３は、変調光ＥＬに対して互いに異なる位相差を有することができる。例えば、第１フォトゲート信号ＰＧ０は、変調光ＥＬに対する位相差が０゜である信号でもある。第２フォトゲート信号ＰＧ１は、変調光ＥＬに対する位相差が９０゜である信号でもある。第３フォトゲート信号ＰＧ２は、変調光ＥＬに対する位相差が１８０゜である信号でもある。第４フォトゲート信号ＰＧ３は、変調光ＥＬに対する位相差が２７０゜である信号でもある。
【0084】
一実施例において、第１ないし第４フォトゲート信号ＰＧ０、ＰＧ１、ＰＧ２、ＰＧ３は、１つのピクセルＸｉｊに含まれたフォトトランジスタＰＸに順次に印加されうる。第１ないし第４フォトゲート信号ＰＧ０、ＰＧ１、ＰＧ２、ＰＧ３は、積分時間Ｔｉｎｔを挟んで順次に印加されうる。これにより、１つのピクセルＸｉｊは、図６に図示されたように、第１時点ｔ０で第１フォトゲート信号ＰＧ０に応答して第１ピクセル信号Ａ’０を出力し、第２時点ｔ１で第２フォトゲート信号ＰＧ１に応答して第２ピクセル信号Ａ’１を出力し、第３時点ｔ２で第３フォトゲート信号ＰＧ２に応答して第３ピクセル信号Ａ’２を出力し、第４時点ｔ３で第４フォトゲート信号ＰＧ３に応答して第４ピクセル信号Ａ’３を出力することができる。時点間の差は、積分時間Ｔｉｎｔでもある。
【0085】
他の実施例において、第１ないし第４フォトゲート信号ＰＧ０、ＰＧ１、ＰＧ２、ＰＧ３が第１ないし第４サブピクセルを含むピクセルグループに同時にそれぞれ印加されうる。例えば、第１フォトゲート信号ＰＧ０が第１サブピクセルに印加され、第２フォトゲート信号ＰＧ１が第２サブピクセルに印加され、第３フォトゲート信号ＰＧ２が第３サブピクセルに印加され、第４フォトゲート信号ＰＧ３が第４サブピクセルに印加されうる。これにより、第１ないし第４サブピクセルを含むピクセルグループは、第１ないし第４ピクセル信号Ａ’０、Ａ’１、Ａ’２、Ａ’３を同時に出力することができる。これに係わる説明は、図１１を参照して後述する。
【0086】
オーバーフロートランジスタＯＸのゲートには、第１ないし第４フォトゲート信号ＰＧ０、ＰＧ１、ＰＧ２、ＰＧ３の論理レベルと反対となる論理レベルのオーバーフローゲート信号ＯＧが印加されるか、一定の論理レベルを保持するオーバーフローゲート信号ＯＧが印加されうる。オーバーフローゲート信号ＯＧの論理レベルが一定している場合には、第１ないし第４フォトゲート信号ＰＧ０、ＰＧ１、ＰＧ２、ＰＧ３に対する相対的論理レベル差によって（または、電圧差によって）電子の移動方向が決定されうる。
【0087】
図６を参照すれば、第１ピクセル信号Ａ’０、第２ピクセル信号Ａ’１、第３ピクセル信号Ａ’２、第４ピクセル信号Ａ’３は、数式１のように表示されうる。
ここで、αｋ、ｎは、ｋに該当する位相差であり、ｎ（ｎは、自然数）番目の当該ゲート信号を印加したとき、ピクセルＸｉｊで生成される電子の数を示す。変調光ＥＬと第１フォトゲート信号ＰＧ０の位相差が０゜であるとき、ｋは、０であり、変調光ＥＬと第２フォトゲート信号ＰＧ１の位相差が９０゜であるとき、ｋは、１であり、変調光ＥＬと第３フォトゲート信号ＰＧ２の位相差が１８０゜であるとき、ｋは、２であり、変調光ＥＬと第４フォトゲート信号ＰＧ３の位相差が２７０゜であるとき、ｋは、３である。Ｎ＝ｆｍ＊Ｔｉｎｔであり、ｆｍは、変調光ＥＬの周波数を示し、Ｔｉｎｔは、積分時間を示す。
第１ないし第４ピクセル信号Ａ’０、Ａ’１、Ａ’２、Ａ’３は、数式２のように簡略に示すことができる。
ここで、αは、バックグラウンドオフセット(background offset)を示し、βは、デモジュレーションインテンシティ(demodulation intensity)を示す。デモジュレーションインテンシティ（β）は、反射光ＲＬの強度を意味する。
【数1】
第１ないし第４ピクセル信号Ａ’０、Ａ’１、Ａ’２、Ａ’３は、数式２のように簡略に示すことができる。
【数2】
【0088】
第１ないし第４ピクセル信号Ａ’０、Ａ’１、Ａ’２、Ａ’３のそれぞれは、ＣＤＳ／ＡＤＣ回路３４によって相関二重サンプリングされ、第１ないし第４デジタルピクセル信号Ａ０、Ａ１、Ａ２、Ａ３に変換され、信号処理器３６に提供されうる。
【0089】
信号処理器３６は、下記数式３のように第１ないし第４デジタルピクセル信号Ａ０、Ａ１、Ａ２、Ａ３を合算することで、カラー情報Ｃを計算することができる。ピクセルＸｉｊのカラーイメージは、カラーフィルタによって決定される。
【数3】
【0090】
一方、位相差
（外１）
は、数式４のように計算されうる。
（外１）
【数4】
【0091】
変調光ＥＬと反射光ＲＬとの時間差ｔΔは、イメージセンサ１と物体２との距離ｄと光束ｃを用いて数式５のように推定されうる。
【数5】
【0092】
信号処理器３６は、数式４と数式５とを用いてデプス情報
（外２）
を数式６のように計算することができる。
（外２）
【数6】
【0093】
信号処理器３６は、各ピクセルのカラー情報Ｃとデプス情報
（外３）
に基づいて物体２のカラーイメージとデプスイメージとを生成することができる。すなわち、信号処理器３６は、複数のピクセル(Xij, i=1～n, j=1～m)のそれぞれのカラー情報Ｃを組み合わせることで、物体２のカラーイメージを生成し、複数のピクセル(Xij, i=1～n, j=1～m)のそれぞれのデプス情報
（外４）
を組み合わせて物体２のデプスイメージを生成することができる。
（外３）
（外４）
【0094】
図７は、本発明の一実施例による第１及び第２サブピクセルに係わるレイアウトを例示的に示す図面である。
【0095】
図７を参照すれば、第１サブピクセルＸＸ１は、第１オーバーフロートランジスタ２２０＿１、第１フォトトランジスタ２３０＿１、第１保存トランジスタ２４０＿１及び第１伝送トランジスタ２５０＿１を含んでもよい。第１オーバーフロートランジスタ２２０＿１、第１フォトトランジスタ２３０＿１、第１保存トランジスタ２４０＿１及び第１伝送トランジスタ２５０＿１は、導線２１０上で第１方向Ｄ１に順次に配置されうる。
【0096】
第２サブピクセルＸＸ２は、第２オーバーフロートランジスタ２２０＿２、第２フォトトランジスタ２３０＿２、第２保存トランジスタ２４０＿２、及び第２伝送トランジスタ２５０＿２を含む。第２伝送トランジスタ２５０＿２、第２保存トランジスタ２４０＿２、第２フォトトランジスタ２３０＿２、及び第２オーバーフロートランジスタ２２０＿２は、導線２１０上で第１方向Ｄ１に順次に配置されうる。
【0097】
第１オーバーフロートランジスタ２２０＿１及び第２オーバーフロートランジスタ２２０＿２のそれぞれの一側面から正の供給電圧ＶＤＤが供給されうる。
【0098】
第１サブピクセルＸＸ１と第２サブピクセルＸＸ２は、１つのピクセルグループに含まれうる。第１サブピクセルＸＸ１と第２サブピクセルＸＸ２は、互いに隣接して配置されうる。第１サブピクセルＸＸ１と第２サブピクセルＸＸ２は、フローティングディフュージョンノードＦＤを基準に互いに対称にもなる。一実施例において、第１サブピクセルＸＸ１と第２サブピクセルＸＸ２は、第１方向Ｄ１に並んで配置されうる。他の実施例において、第１サブピクセルＸＸ１と第２サブピクセルＸＸ２は、第１方向Ｄ１と直交する第２方向Ｄ２に並んで配置されうる。しかし、それに限定されるものではない。
【0099】
互いに隣接して配置された第１サブピクセルＸＸ１と第２サブピクセルＸＸ２は、フローティングディフュージョンノードＦＤを通じて電気的に連結されうる。具体的に、例えば、第１伝送トランジスタ２５０＿１の一電極（例えば、ソース電極）及び第２伝送トランジスタ２５０＿２の一電極（例えば、ソース電極）がフローティングディフュージョンノードＦＤを介して電気的に連結されうる。第１サブピクセルＸＸ１と第２サブピクセルＸＸ２のそれぞれによって蓄積された光電荷がフローティングディフュージョンノードＦＤに蓄積されうる。
【0100】
リードアウト回路（例えば、ＲＯＣａ、図４Ａ）は、フローティングディフュージョンノードＦＤに電気的に連結されるので、フローティングディフュージョンノードＦＤを介して第１サブピクセルＸＸ１と第２サブピクセルＸＸ２とに電気的に連結されうる。
【0101】
図８は、本発明の一実施例によるピクセルアレイを例示的に示す図面である。図８に図示された実施例を説明するに当たって、ピクセルアレイ３００ａは、４Ｘ４マトリックス状に配列された１６個のサブピクセルＸＸ１１～ＸＸ４４を含むと仮定する。
【0102】
図８を参照すれば、ピクセルアレイ３００ａは、第１ないし第１６サブピクセルＸＸ１１～ＸＸ４４、及び複数のリードアウト回路ＲＯＣを含んでもよい。第１ないし第１６サブピクセルＸＸ１１～ＸＸ４４は、図４Ａないし図４Ｅを参照して前述したサブピクセル構造を有する。複数のリードアウト回路ＲＯＣのそれぞれは、図４Ａないし図４Ｅを参照して前述したリードアウト回路構造を有する。
【0103】
第１ないし第１６サブピクセルＸＸ１１～ＸＸ４４は、既設定の基準によるピクセルグループに区分されうる。例えば、第１ピクセルグループＵＸ１は、第１、第２、第５、第６サブピクセルＸＸ１１、ＸＸ１２、ＸＸ２１、ＸＸ２２を含んでもよい。第２ピクセルグループＵＸ２は、第３、第４、第７、第８サブピクセルＸＸ１３、ＸＸ１４、ＸＸ２３、ＸＸ２４を含んでもよい。第３ピクセルグループＵＸ３は、第９、第１０、第１３、第１４サブピクセルＸＸ３１、ＸＸ３２、ＸＸ４１、ＸＸ４２を含んでもよい。第４ピクセルグループＵＸ４は、第１１、第１２、第１５、第１６サブピクセルＸＸ３３、ＸＸ３４、ＸＸ４３、ＸＸ４４を含んでもよい。
【0104】
１つのリードアウト回路ＲＯＣは、フローティングディフュージョンノードＦＤを介して、同列において隣接した２個のサブピクセルと電気的に連結されうる。すなわち、隣接して配置されたサブピクセルは、１つのリードアウト回路ＲＯＣを互いに共有することができる。例えば、第５サブピクセルＸＸ２１と第９サブピクセルＸＸ３１は、同列において隣接して配置されるので、第５サブピクセルＸＸ２１と第９サブピクセルＸＸ３１との間に１つのリードアウト回路ＲＯＣが電気的に連結されうる。また、第６サブピクセルＸＸ２２と第１０サブピクセルＸＸ３２との間に１つのリードアウト回路ＲＯＣが電気的に連結されうる。しかし、それに限定されるものではなく、１つのリードアウト回路ＲＯＣは、同行において隣接した２個のサブピクセルと電気的に連結されうる。そのように、互いに隣接した２個のサブピクセルが１つのリードアウト回路ＲＯＣを共有する構造は、2-Shared構造とも指称される。
【0105】
前述したところによれば、リードアウト回路を共有することで、ピクセルアレイのサイズが減少し、ピクセルアレイのサイズが減少することにより、イメージセンサを集積化する効果がある。
【0106】
図９は、本発明の一実施例による第１ないし第４サブピクセルに係わるレイアウトを例示的に示す図面である。
【0107】
図９を参照すれば、第１サブピクセルＸＸ１及び第２サブピクセルＸＸ２は、図７を参照して前述したように、同じフローティングディフュージョンノードＦＤに電気的に連結されうる。第３サブピクセルＸＸ３及び第４サブピクセルＸＸ４も同じフローティングディフュージョンノードＦＤに電気的に連結されうる。第３サブピクセルＸＸ３は、第３オーバーフロートランジスタ２２０＿３、第３フォトトランジスタ２３０＿３、第３保存トランジスタ２４０＿３、及び第３伝送トランジスタ２５０＿３を含んでもよい。第４サブピクセルＸＸ４は、第４オーバーフロートランジスタ２２０＿４、第４フォトトランジスタ２３０＿４、第４保存トランジスタ２４０＿４、及び第４伝送トランジスタ２５０＿４を含んでもよい。第１ないし第４オーバーフロートランジスタ２２０＿１、２２０＿２、２２０＿３、２２０＿４のそれぞれの一側面から正の供給電圧ＶＤＤが供給されうる。
【0108】
第１ないし第４サブピクセルＸＸ１、ＸＸ２、ＸＸ３、ＸＸ４は、１つのピクセルグループに含まれうる。第１ないし第４サブピクセルＸＸ１、ＸＸ２、ＸＸ３、ＸＸ４は、フローティングディフュージョンノードＦＤを基準に互いに対称にもなる。第１ないし第４サブピクセルＸＸ１、ＸＸ２、ＸＸ３、ＸＸ４は、互いに隣接して配置され、フローティングディフュージョンノードＦＤを介して電気的に連結されうる。具体的に、例えば、第１ないし第４伝送トランジスタ２４０＿１、２４０＿２、２４０＿３、２４０＿４のそれぞれの一電極（例えば、ソース電極）にフローティングディフュージョンノードＦＤを介して電気的に連結されうる。
【0109】
リードアウト回路（例えば、ＲＯＣａ、図４Ａ）は、フローティングディフュージョンノードＦＤに電気的に連結されるので、フローティングディフュージョンノードＦＤを介して第１ないし第４サブピクセルＸＸ１、ＸＸ２、ＸＸ３、ＸＸ４に電気的に連結されうる。
【0110】
図１０は、本発明の一実施例による複数のサブピクセルとリードアウト回路との連結関係を説明するための図面である。図１０に図示された実施例を説明するに当たって、ピクセルアレイ３００ｂは、４Ｘ４マトリックス状に配列された１６個のサブピクセルを含むと仮定する。
【0111】
図１０を参照すれば、ピクセルアレイ３００ｂは、第１ないし第１６サブピクセルＸＸ１１～ＸＸ４４及び複数のリードアウト回路ＲＯＣを含んでもよい。
【0112】
第１ないし第１６サブピクセルＸＸ１１～ＸＸ４４は、第１ないし第４ピクセルグループＵＸ１、ＵＸ２、ＵＸ３、ＵＸ４に区分されうる。
【0113】
１つのリードアウト回路ＲＯＣは、フローティングディフュージョンノードＦＤを介して、互いに隣接した４個のサブピクセルと電気的に連結されうる。例えば、第６サブピクセルＸＸ２２、第７サブピクセルＸＸ２３、第１０サブピクセルＸＸ３２、及び第１１サブピクセルＸＸ３３は、１つのリードアウト回路ＲＯＣを共有することができる。しかし、それに限定されるものではない。そのように、互いに隣接した４個のサブピクセルが１つのリードアウト回路ＲＯＣを共有する構造は、4-Shared構造とも指称される。
【0114】
図１０に図示されたピクセルアレイ３００ｂのサイズは、図８に図示されたピクセルアレイ３００ａのサイズよりもさらに小さい。したがって、図１０に図示された実施例によれば、イメージセンサがさらに集積化されうる。
【0115】
図１１は、本発明の一実施例による複数のピクセルグループに印加される複数のフォトゲート信号を説明するための図面である。図１１に図示された実施例を説明するに当たって、図１１に図示されたピクセルアレイ３００ｃは、4-Shared構造であると仮定する。
【0116】
図１１を参照すれば、ピクセルアレイ３００ｃにおいて第１ないし第４ピクセルグループＵＸ１、ＵＸ２、ＵＸ３、ＵＸ４及び複数のリードアウト回路ＲＯＣを含んでもよい。
【0117】
一実施例において、フォトゲートコントローラ３２は、インテグレーション期間の間、変調光と位相差がそれぞれ０゜、９０゜、１８０゜及び２７０゜である互いに異なる第１ないし第４フォトゲート信号のそれぞれを１つのピクセルグループに含まれた複数のサブピクセルにそれぞれ提供することができる。具体的に、変調光ＥＬに対して第１ないし第４位相差θ０、θ１、θ２、θ３をそれぞれ有するフォトゲート信号が各ピクセルグループに同時に提供されうる。例えば、第１ピクセルグループＵＸ１の場合、変調光ＥＬに対して第１位相差θ０を有するフォトゲート信号が第１サブピクセルＸＸ１１に印加され、変調光ＥＬに対して第２位相差θ１を有するフォトゲート信号が第２サブピクセルＸＸ１２に印加され、変調光ＥＬに対して第３位相差θ２を有するフォトゲート信号が第５サブピクセルＸＸ２１に印加され、変調光ＥＬに対して第４位相差θ３を有するフォトゲート信号が第６サブピクセルＸＸ２２に印加されうる。他の例として、第２ピクセルグループＵＸ２の場合、変調光ＥＬに対して第２位相差θ１を有するフォトゲート信号が第３サブピクセルＸＸ１３に印加され、変調光ＥＬに対して第１位相差θ０を有するフォトゲート信号が第４サブピクセルＸＸ１４に印加され、変調光ＥＬに対して第４位相差θ３を有するフォトゲート信号が第７サブピクセルＸＸ２３に印加され、変調光ＥＬに対して第３位相差θ２を有するフォトゲート信号が第８サブピクセルＸＸ２４に印加されうる。特定位相差を有するフォトゲート信号がどのピクセルに印加されるかは、サブピクセルの位置によって予め設定されうる。例えば、第１位相差θ０は、変調光ＥＬに対して１８０゜であり、第２位相差θ１は、２７０゜であり、第３位相差θ２は、９０゜であり、第４位相差θ３は、０゜でもある。しかし、それに限定されるものではない。
【0118】
第１位相差θ０を有するフォトゲート信号が印加されるいずれか１つのラインが第１サブピクセルＸＸ１１、第４サブピクセルＸＸ１４、第１６サブピクセルＸＸ４４及び第１３サブピクセルＸＸ４１に連結されうる。第２位相差θ１を有するフォトゲート信号が印加されるラインが第２サブピクセルＸＸ１２、第３サブピクセルＸＸ１３、第１４サブピクセルＸＸ４２、及び第１５サブピクセルＸＸ４３に連結されうる。第３位相差θ２を有するフォトゲート信号が印加されるラインが第５サブピクセルＸＸ２１、第８サブピクセルＸＸ２４、第９サブピクセルＸＸ３１、及び第１２サブピクセルＸＸ３４に連結されうる。第４位相差θ３を有するフォトゲート信号が印加されるラインが第６サブピクセルＸＸ２２、第７サブピクセルＸＸ２３、第１０サブピクセルＸＸ３２、及び第１１サブピクセルＸＸ３３に連結されうる。しかし、それに限定されるものではなく、信号が印加されるラインとサブピクセルとの連結方法は、設計方法によって多様でもある。
【0119】
第１ないし第４位相差θ０、θ１、θ２、θ３を有するフォトゲート信号が各ピクセルグループに同時に提供されることは、フェーズモザイク(Phase mosaic)方式とも指称される。フェーズモザイク方式によってデプスイメージを生成する場合、互いに異なる位相差を有するフォトゲート信号が１タップ構造のピクセルに順次に印加する方式に比べて、動作時間が短縮されうる長所がある。
【0120】
【0121】
図１２Ａないし図１２Ｄに図示された実施例は、グローバルシャッタ方式で動作する１つのサブピクセルに印加される信号のタイミングを示す。具体的に、図１２Ａないし図１２Ｃに図示された実施例は、フォトゲート信号変調方式でデプスイメージを獲得するための信号のタイミングを示し、図１２Ｄに図示された実施例は、フォトゲート信号保持方式でデプスイメージを獲得するための信号のタイミングを示す。
【0122】
図１２Ａを参照すれば、グローバルシャッタ方式は、グローバルリセット(GLOBAL RESET)、モジュレーション期間(modulation)またはインテグレーション期間(INTEGRATION)、チャージホールド及びリードアウト期間(CHARGE HOLD & READOUT)を含んでもよい。
【0123】
グローバルリセット(GLOBAL RESET)において、オーバーフローゲート信号ＯＧは、ターンオンレベル、例えば、論理ハイレベルを有することができる。フォトゲート信号ＰＧ、保存制御信号ＳＧ及び伝送ゲート信号ＴＧは、ターンオフレベル、例えば、論理ローレベルを有することができる。保存制御信号ＳＧは、設計方法によってターンオンレベル（例えば、論理ハイレベル）を有することができる。
【0124】
モジュレーション期間(modulation)またはインテグレーション期間(INTEGRATION)において、オーバーフローゲート信号ＯＧ及びフォトゲート信号ＰＧのそれぞれは、ターンオンレベル及びターンオフレベルにトグリングされうる。オーバーフローゲート信号ＯＧ及びフォトゲート信号ＰＧの位相差は、１８０゜でもある。一実施例において、図１２Ａに図示されたフォトゲート信号ＰＧは、サブピクセルの位置によって既定の信号であって、図５を参照して前述した第１ないし第４フォトゲート信号ＰＧ０、ＰＧ１、ＰＧ２、ＰＧ３のうち、いずれか１つのフォトゲート信号、例えば、第１フォトゲート信号ＰＧ０でもある。しかし、それに限定されるものではない。
【0125】
チャージホールド及びリードアウト期間(CHARGE HOLD & READOUT)において、オーバーフローゲート信号ＯＧは、ターンオンレベルを有することができる。フォトゲート信号ＰＧ、保存制御信号ＳＧ、及び伝送ゲート信号ＴＧは、ターンオフレベルを有することができる。保存制御信号ＳＧは、設計方法によってターンオンレベルを有することもできる。
【0126】
【0127】
【0128】
サブピクセル、例えば、図４Ｃに図示されたサブピクセルＸＸｃは、シャッタトランジスタＴＧＸをさらに含んでもよい。シャッタトランジスタＴＧＸに印加されるシャッタ制御信号ＳＣは、グローバルリセット(GLOBAL RESET)でターンオフレベルを有し、モジュレーション期間(modulation)、またはインテグレーション期間(INTEGRATION)においてターンオンレベルを有し、チャージホールド及びリードアウト期間(CHARGE HOLD & READOUT)において、ターンオフレベルを有することができる。図４Ｃ及び図１２Ｂに図示された実施例によれば、グローバルシャッタ動作の性能が増加しうる。
【0129】
オーバーフローゲート信号ＯＧのターンオンレベルの大きさ（または振幅）は、フォトゲート信号ＰＧのターンオンレベルの大きさ（または振幅）よりも大きく、シャッタ制御信号ＳＣのターンオンレベルの大きさ（または振幅）よりも小さい。
【0130】
【0131】
フォトゲート信号ＰＧ、保存制御信号ＳＧ、及び伝送ゲート信号ＴＧは、図１２Ａを参照して前述した通りである。
【0132】
オーバーフローゲート信号ＯＧは、図１２Ａを参照して前述したところと異なって、グローバルリセット(GLOBAL RESET)、モジュレーション期間(modulation)、またはインテグレーション期間(INTEGRATION)、チャージホールド及びリードアウト期間(CHARGE HOLD & READOUT)においてターンオンレベルを有することができる。
【0133】
【0134】
【0135】
フォトゲート信号ＰＧは、グローバルリセット(GLOBAL RESET)においてターンオフレベルを有し、モジュレーション期間(modulation)またはインテグレーション期間(INTEGRATION)においてターンオンレベルを有し、チャージホールド及びリードアウト期間(CHARGE HOLD & READOUT)において、ターンオフレベルを有することができる。フォトゲート信号ＰＧは、全区間においてターンオンレベルを有することもできる。
【0136】
サブピクセル、例えば、図４Ｃに図示されたサブピクセルＸＸｃは、シャッタトランジスタＴＧＸをさらに含んでもよい。
【0137】
一実施例において、シャッタトランジスタＴＧＸに印加されるシャッタ制御信号ＳＣは、サブピクセルの位置によって既定の信号であって、第１ないし第４シャッタ制御信号のうち、いずれか１つのシャッタ制御信号でもある。図１１を参照して、例えば、図１１に図示された第１ピクセルグループＵＸ１の場合、モジュレーション期間(modulation)またはインテグレーション期間(INTEGRATION)の間、変調光ＥＬと位相差が０゜である第１シャッタ制御信号が第１サブピクセルＸＸ１１に印加され、変調光ＥＬと位相差が９０゜である第２シャッタ制御信号が第２サブピクセルＸＸ１２に印加され、変調光ＥＬと位相差が１８０゜である第３シャッタ制御信号が第５サブピクセルＸＸ２１に印加され、変調光ＥＬと位相差が２７０゜である第４シャッタ制御信号が第６サブピクセルＸＸ２２に印加されうる。一実施例において、第１ないし第４シャッタ制御信号のそれぞれは、ターンオンレベル及びターンオフレベルにトグリングされ、オーバーフローゲート信号ＯＧに対して１８０゜の位相差を有することができる。
【0138】
他の実施例において、シャッタ制御信号ＳＣは、変調光ＥＬと位相差がそれぞれ０゜、９０゜、１８０゜、及び２７０゜である互いに異なる第１ないし第４シャッタ制御信号でもある。その場合、第１ないし第４シャッタ制御信号が１つのサブピクセル、例えば、図４Ｄに図示されたサブピクセルＸＸｄに含まれたフォトトランジスタＰＸのゲートに印加されうる。
【0139】
シャッタ制御信号ＳＣのターンオンレベルの大きさ（または振幅）は、フォトゲート信号ＰＧのターンオンレベルの大きさ（または振幅）より大きくもなる。
【0140】
図１２Ｄに図示されたオーバーフローゲート信号ＯＧは、モジュレーション期間(modulation)またはインテグレーション期間(INTEGRATION)の間にターンオンレベルを有することもできる。その場合、シャッタ制御信号ＳＣは、ターンオンレベル及びターンオフレベルにトグリングされうる。
【0141】
図１３は、本発明の一実施例によるグローバルシャッタ動作を説明するための図面である。図１３に図示された実施例を説明するに当たって、ピクセルアレイ３３は、第１ないし第４ピクセル行Ｒ１、Ｒ２、Ｒ３、Ｒ４を含むと仮定する。
【0142】
図１３を参照すれば、グローバルシャッタ方式は、グローバルリセット(GLOBAL RESET)、モジュレーション期間(modulation)、チャージホールド及びリードアウト期間(CHARGE HOLD & READOUT)に区分されうる。
【0143】
第１ないし第４ピクセル行は、グローバルリセット(GLOBAL RESET)及びモジュレーション期間(modulation)の間、同時に駆動されうる。具体的な駆動方法は、図１２Ａないし図１２Ｄを参照して前述した通りである。
【0144】
第１ないし第４ピクセル行は、チャージホールド及びリードアウト期間(CHARGE HOLD & READOUT)に順次に駆動されうる。例えば、第１ピクセル行Ｒ１、第２ピクセル行Ｒ２、第３ピクセル行Ｒ３、及び第４ピクセル行Ｒ４順に順次に駆動されうる。具体的な駆動方法は、図１２Ａないし図１２Ｄを参照して前述した通りである。
【0145】
本発明の一実施例によるグローバルシャッタ方式によれば、動く物体に係わる歪曲されたイメージを得ること（または、ジェロ現象）を防止することができる。
【0146】
【0147】
図１、図２Ａ、図２Ｂ、及び図１４Ａを参照すれば、イメージセンサ１がカラーイメージを獲得するために、カラーフィルタ層１２０がピクセルアレイ３００ｄ上に一部配置されうる。カラーフィルタ層１２０において第１ないし第１６サブピクセルＸＸ１１～ＸＸ４４のそれぞれに対して１つのカラーフィルタが配置されうる。「Ｒ」で表示されたサブピクセルは、赤色に係わるカラーイメージを生成するための赤色ピクセル信号を生成し、「Ｇ」で表示されたサブピクセルは、緑色に係わるカラーイメージを生成するための緑色ピクセル信号を生成し、「Ｂ」で表示されたサブピクセルは、青色に係わるカラーイメージを生成するための青色ピクセル信号を生成することができる。「Ｒ」、「Ｇ」、及び「Ｂ」で表示されたサブピクセルは、カラーピクセルとも指称される。
【0148】
赤色に係わるカラーイメージを得る動作である場合、反射光ＲＬが赤色カラーピクセル（例えば、ＸＸ１１、ＸＸ１３、ＸＸ３１、ＸＸ３３）に入射され、第１ないし第４フォトゲート信号が赤色カラーピクセル（例えば、ＸＸ１１、ＸＸ１３、ＸＸ３１、ＸＸ３３）に順次に印加されうる。その場合、赤色カラーピクセル（例えば、ＸＸ１１、ＸＸ１３、ＸＸ３１、ＸＸ３３）のそれぞれは、第１ないし第４フォトゲート信号に応答して電荷を蓄積することができる。第１ないし第４レッドピクセル信号がリードアウト回路ＲＯＣを介して順次に出力されうる。
【0149】
レッドピクセル信号は、数式７のように表示されうる。
【数7】
【0150】
この際、A’0,Rは、第１レッドピクセル信号であり、A’1,Rは、第２レッドピクセル信号であり、A’2,Rは、第３レッドピクセル信号であり、A’3,Rは、第４レッドピクセル信号である。数式７において、サブピクセルの赤色カラー値は、バックグラウンドオフセット
（外５）
成分から、またはデモジュレーションインテンシティ
（外６）
成分から信号処理して抽出されうる。第１ないし第４レッドピクセル信号は、第１ないし第４デジタルレッドピクセル信号（図示せず）に変換されうる。
（外５）
（外６）
【0151】
信号処理器３６は、第１ないし第４デジタルレッドピクセル信号を合算して赤色カラー情報
（外７）
を数式８のように計算することができる。
（外７）
【数8】
【0152】
この際、A’0,Rは、第１デジタルレッドピクセル信号であり、A’1,Rは、第２デジタルレッドピクセル信号であり、A’2,Rは、第３デジタルレッドピクセル信号であり、A’3,Rは、第４デジタルレッドピクセル信号である。
【0153】
信号処理器３６は、第１ないし第４デジタルレッドピクセル信号に基づいて赤色カラーピクセル（例えば、ＸＸ１１、ＸＸ１３、ＸＸ３１、ＸＸ３３）の位相差
（外８）
を数式９のように推定することができる。
（外８）
【数9】
【0154】
これにより、信号処理器３６は、赤色カラーピクセル（例えば、ＸＸ１１、ＸＸ１３、ＸＸ３１、ＸＸ３３）のデプス情報
（外９）
を数式１０のように計算することができる。
（外９）
【数10】
【0155】
これと類似して、信号処理器３６は、緑色カラーピクセル（例えば、ＸＸ１２、ＸＸ１４、ＸＸ３２、ＸＸ３４）の緑色カラー情報
（外１０）
、位相差
（外１１）
、及びデプス情報
（外１２）
を計算することができる。また、信号処理器３６は、青色カラーピクセル（例えば、ＸＸ２２、ＸＸ２４、ＸＸ４２、ＸＸ４４）の青色カラー情報
（外１３）
、位相差
（外１４）
、及びデプス情報
（外１５）
を計算することができる。
（外１０）
（外１１）
（外１２）
（外１３）
（外１４）
（外１５）
【0156】
カラーイメージは、３個の分離された赤色カラー値、緑色カラー値、及び青色カラー値が結合されたイメージでもある。
【0157】
図１４Ａには、赤色、緑色、青色に基づいたカラーパターンが図示されているが、それに限らず、多様なフィルタパターンを用いることができる。例えば、シアン(Cyan color)、マゼンタ(Magenta color)及びイエロ(yellow color)に基づいたＣＭＹカラーパターンが適用されうる。
【0158】
ピクセルアレイ３００ｄにおいて、カラーフィルタ層１２０が配置されないサブピクセル、すなわち、「Ｚ」で表示されたサブピクセルは、デプスイメージを生成するためのピクセル信号を生成し、距離ピクセルとも指称される。
【0159】
図１４Ａに図示された複数のリードアウト回路ＲＯＣのうち、いずれか１つのリードアウト回路ＲＯＣは、いずれか１つのフローティングディフュージョンノードＦＤに連結され、赤色カラーピクセル、緑色カラーピクセル、青色カラーピクセル、及び距離ピクセルも同じフローティングディフュージョンノードＦＤに連結されうる。例えば、青色カラーピクセルである第６サブピクセルＸＸ２２、距離ピクセルである第７サブピクセルＸＸ２３、緑色カラーピクセルである第１０サブピクセルＸＸ３２、赤色カラーピクセルである第１１サブピクセルＸＸ３３は、１つのリードアウト回路ＲＯＣを共有することができる。複数のリードアウト回路ＲＯＣのうち、他の１つのリードアウト回路ＲＯＣは、さらに他の１つのフローティングディフュージョンノードＦＤに連結され、隣接して配置されたサブピクセルがそのフローティングディフュージョンノードＦＤに連結されうる。一実施例において、図１４Ａに図示された４個のサブピクセル、例えば、赤色カラーピクセル、緑色カラーピクセル、青色カラーピクセル、及び距離ピクセルが１つのリードアウト回路ＲＯＣを共有することができる。
【0160】
図１４Ｂを参照すれば、ピクセルアレイ３００ｅは、テトラＲＧＢＺパターン(Tetra RGB Zpattern)形態に配置されうる。テトラＲＧＢＺパターンは、互いに異なる３個のカラーピクセルと１個の距離ピクセルを含むピクセルグループが繰り返して羅列され、同じ特性を有するサブピクセルが互いに隣接して配置されるパターンでもある。
【0161】
ピクセルアレイ３００ｅにおいて、同色のカラーピクセル同士で１つのリードアウト回路ＲＯＣを共有し、隣接した距離ピクセル同士で他の１つのリードアウト回路ＲＯＣを共有することができる。例えば、赤色カラーピクセルである第５サブピクセルＸＸ２１及び第９サブピクセルＸＸ３１が１つのリードアウト回路ＲＯＣを共有する。そして、距離ピクセルである第６サブピクセルＸＸ２２、第７サブピクセルＸＸ２３、第１０サブピクセルＸＸ３２、第１１サブピクセルＸＸ３３が１つのリードアウト回路ＲＯＣを共有する。しかし、それに限定されるものではなく、緑色カラーピクセル、及び青色カラーピクセルもそれぞれ１つのリードアウト回路ＲＯＣを共有することができる。実施例において、第１ないし第４フォトゲート信号ＰＧ０、ＰＧ１、ＰＧ２、ＰＧ３が距離ピクセル（例えば、ＸＸ２２、ＸＸ２３、ＸＸ３２、ＸＸ３３）のそれぞれに順次に印加されうる。または、第１ないし第４フォトゲート信号ＰＧ０、ＰＧ１、ＰＧ２、ＰＧ３のそれぞれが図１１を参照して前述したように、距離ピクセル（例えば、ＸＸ２２、ＸＸ２３、ＸＸ３２、ＸＸ３３）のそれぞれに同時に印加されうる。
【0162】
図１４Ｃを参照すれば、ピクセルアレイ３００ｆは、テトラベイヤーＲＧＢ及びテトラＺパターン(Tetra Bayer RGB & Tetra Zpattern)とも指称される。テトラベイヤーＲＧＢ及びテトラＺパターンは、互いに等しい３個のカラーピクセルと１個の距離ピクセルとを含むピクセルグループが繰り返して羅列され、距離ピクセルが互いに隣接して配置されるパターンでもある。
【0163】
ピクセルアレイ３００において、１つの赤色カラーピクセル、２つの緑色カラーピクセル及び１つの青色カラーピクセルが１つのリードアウト回路ＲＯＣを共有し、隣接した距離ピクセル同士で他の１つのリードアウト回路ＲＯＣを共有することができる。一実施例において、ロウデコーダ３１は、インテグレーション期間(INTEGRATION)の間、変調光ＥＬと位相差がそれぞれ０゜、９０゜、１８０゜、及び２７０゜である互いに異なる第１ないし第４シャッタ制御信号のそれぞれを距離ピクセル、例えば、距離ピクセルである第６サブピクセルＸＸ２２、第７サブピクセルＸＸ２３、第１０サブピクセルＸＸ３２、第１１サブピクセルＸＸ３３のそれぞれに同時に提供することができる。例えば、第１シャッタ制御信号は、第６サブピクセルＸＸ２２に印加され、第２シャッタ制御信号は、第７サブピクセルＸＸ２３に印加され、第３シャッタ制御信号は、第１０サブピクセルＸＸ３２に印加され、第３シャッタ制御信号は、第１１サブピクセルＸＸ３３に印加されうる。しかし、それに限定されるものではない。
【0164】
図１５Ａないし図１５Ｃは、本発明の他の実施例によるピクセルに印加される信号を概略的に示すタイミング図である。具体的に、図１５Ａないし図１５Ｃに図示された実施例は、グローバルシャッタ方式でカラーイメージを獲得するための信号のタイミングを示す。
【0165】
【0166】
オーバーフローゲート信号ＯＧは、グローバルリセット(GLOBAL RESET)においてターンオンレベルを有し、モジュレーション期間(modulation)またはインテグレーション期間(INTEGRATION)においてターンオフレベルを有し、チャージホールド及びリードアウト期間(CHARGE HOLD & READOUT)において、ターンオンレベルを有することができる。すなわち、オーバーフローゲート信号ＯＧは、フォトゲート信号ＰＧの論理レベルに対して反転論理レベルを有することができる。
【0167】
フォトゲート信号ＰＧは、グローバルリセット(GLOBAL RESET)においてターンオフレベルを有し、モジュレーション期間(modulation)またはインテグレーション期間(INTEGRATION)においてターンオンレベルを有し、チャージホールド及びリードアウト期間(CHARGE HOLD & READOUT)においてターンオフレベルを有することができる。
【0168】
【0169】
図１５Ｃを参照すれば、サブピクセル、例えば、図４Ｃに図示されたサブピクセルＸＸｃまたは図４Ｄに図示されたサブピクセルＸＸｄは、シャッタトランジスタＴＧＸをさらに含んでもよい。シャッタトランジスタＴＧＸに印加されるシャッタ制御信号ＳＣは、グローバルリセット(GLOBAL RESET)においてターンオフレベルを有し、モジュレーション期間(modulation)またはインテグレーション期間(INTEGRATION)においてターンオンレベルを有し、チャージホールド及びリードアウト期間(CHARGE HOLD & READOUT)においてターンオフレベルを有することができる。
【0170】
図４Ａに図示されたサブピクセルＸＸａは、図１５Ａに図示された信号のタイミングまたは図１５Ｂに図示された信号のタイミングに基づいて動作することができる。図４Ｃに図示されたサブピクセルＸＸｃ及び図４Ｄに図示されたサブピクセルＸＸｄは、図１５Ｃに図示された信号のタイミングに基づいて動作することができる。
【0171】
図１６は、本開示の一実施例によるイメージセンサを含むコンピューターシステムを概略的に示すブロック図である。
【0172】
図１６を参照すれば、コンピュータシステム１０００は、プロセッサ１１００、メモリ１２００、入出力装置１３００、電源供給器１４００、記憶装置１５００、イメージセンサ１６００、及びシステムバス１７００を含んでもよい。プロセッサ１１００、メモリ１２００、入出力装置１３００、電源供給器１４００、記憶装置１５００、及びイメージセンサ１６００は、システムバス１７００を介して互いに通信可能である。
【0173】
プロセッサ１１００は、マイクロプロセッサー(micro-processor), CPU(central processing unit)、任意の他の類型の制御回路(ASIC: Application-Apecific Integrated Circuit), AP(application processor)などによっても具現される。
【0174】
メモリ１２００は、揮発性メモリ及び／または不揮発性メモリによって具現されうる。
【0175】
入出力装置１３００は、キーボード、キーパッド、マウスのような入力手段及びプリンタ、ディスプレイのような出力手段を含んでもよい。
【0176】
電源供給器１４００は、コンピューターシステム１０００の動作に必要な動作電圧を供給することができる。
【0177】
記憶装置１５００は、SSD(solid state drive), HDD(hard disk drive), CD-ROMなどを含んでもよい。
【0178】
イメージセンサ１６００は、図１に図示されたイメージセンサ１と同一である。
【0179】
本発明は、図面に図示された実施例に基づいて説明されたが、これは、例示的なものに過ぎず、当該技術分野の通常の知識を有するものであれば、これにより、多様な変形及び均等な他の実施例が可能であるという点を理解するであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
【符号の説明】
【0180】
１、１００a、１００ｂ、１６００ イメージセンサ
１０ タイミングコントローラ
２０ 光モジュール
３０ 距離センサ
３３ ピクセルアレイ
３１ ロウデコーダ
３２ フォトゲートコントローラ
３３ ピクセルアレイ
３４ CDS/ADC回路
３５ メモリ
３６ 信号処理器
４０ レンズ
１１０ マイクロレンズ
１２０ カラーフィルタ層
１３０ 負の固定電荷層
１４１、１４２、１４３ 第１ないし第３感度調節部材
１５０ 半導体基板
１６０ DTI構造物
１７０ 光電変換領域
１８１ 第１ゲート
１８２ 第２ゲート
２００ａ、２００ｂ、２００ｃ ピクセル
２１０ 導線
２２０ オーバーフロートランジスタ
２３０ フォトトランジスタ
２４０ 保存トランジスタ
２５０ 伝送トランジスタ
２６０ シャッタトランジスタ
１０ タイミングコントローラ
２０ 光モジュール
３０ 距離センサ
３３ ピクセルアレイ
３１ ロウデコーダ
３２ フォトゲートコントローラ
３３ ピクセルアレイ
３４ CDS/ADC回路
３５ メモリ
３６ 信号処理器
４０ レンズ
１１０ マイクロレンズ
１２０ カラーフィルタ層
１３０ 負の固定電荷層
１４１、１４２、１４３ 第１ないし第３感度調節部材
１５０ 半導体基板
１６０ DTI構造物
１７０ 光電変換領域
１８１ 第１ゲート
１８２ 第２ゲート
２００ａ、２００ｂ、２００ｃ ピクセル
２１０ 導線
２２０ オーバーフロートランジスタ
２３０ フォトトランジスタ
２４０ 保存トランジスタ
２５０ 伝送トランジスタ
２６０ シャッタトランジスタ
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図12D】
【図13】
【図14A】
【図14B】
【図14C】
【図15A】
【図15B】
【図15C】
【図16】