特開 2022-166442 スイッチング素子の異常検出装置およびスイッチング素子の異常検出方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022166442

(43)【公開日】2022-11-02

(54)【発明の名称】スイッチング素子の異常検出装置およびスイッチング素子の異常検出方法

(51)【国際特許分類】

   H02M 1/00 20070101AFI20221026BHJP

   H03K 17/00 20060101ALI20221026BHJP

   H03K 17/687 20060101ALN20221026BHJP

【ＦＩ】

H02M1/00 H

H03K17/00 B

H03K17/687 A

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2021071648

(22)【出願日】2021-04-21

(71)【出願人】

【識別番号】000144027

【氏名又は名称】株式会社ミツバ

(74)【代理人】

【識別番号】110002871

【氏名又は名称】弁理士法人坂本国際特許商標事務所

(72)【発明者】

【氏名】内田 拓弥

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740AA10

5H740BA12

5H740BB02

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740KK01

5H740MM11

5J055AX36

5J055AX40

5J055BX16

5J055DX22

5J055DX53

5J055DX60

5J055DX73

5J055EY01

5J055EY05

5J055EY21

5J055GX01

5J055GX02

5J055GX03

(57)【要約】

【課題】簡単な構成でスイッチング素子の異常を検出できるとともに、コストを抑制できるスイッチング素子の異常検出装置およびスイッチング素子の異常検出方法を提供する。
【解決手段】互いに並列に接続された複数のスイッチング素子の異常を検出するスイッチング素子の異常検出装置であって、複数のスイッチング素子のうちの第１のスイッチング素子に流れる電流の値を第１の検出値として検出する第１の電流検出部と、複数のスイッチング素子に流れる電流の値の総和を第２の検出値として検出する第２の電流検出部と、第１の電流検出部で検出された第１の検出値および第２の電流検出部で検出された第２の検出値に基づいて、複数のスイッチング素子のういちのいずれかにおける異常を検出する異常検出部と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

互いに並列に接続された複数のスイッチング素子の異常を検出するスイッチング素子の異常検出装置であって、
複数のスイッチング素子のうちの第１のスイッチング素子に流れる電流の値を第１の検出値として検出する第１の電流検出部と、
前記複数のスイッチング素子に流れる電流の値の総和を第２の検出値として検出する第２の電流検出部と、
前記第１の電流検出部で検出された前記第１の検出値および前記第２の電流検出部で検出された前記第２の検出値に基づいて、前記複数のスイッチング素子のうちのいずれかにおける異常を検出する異常検出部と、
を備える、スイッチング素子の異常検出装置。

【請求項2】

前記複数のスイッチング素子の数をＮとするとき、
前記異常検出部は、前記複数のスイッチング素子をオンさせる状態において、前記第１の検出値が、前記第２の検出値の１／Ｎ倍の値をとらない場合に、前記複数のスイッチング素子のうちのいずれかに異常があると判断する、請求項１に記載のスイッチング素子の異常検出装置。

【請求項3】

前記異常検出部は、前記第１の検出値が、ゼロである場合に、前記第１のスイッチング素子のオープン故障であると判断する、請求項２に記載のスイッチング素子の異常検出装置。

【請求項4】

前記異常検出部は、前記第１の検出値が、前記第２の検出値の１／Ｎ倍よりも大きい場合に、前記複数のスイッチング素子のうちの前記第１のスイッチング素子以外のスイッチング素子のオープン故障であると判断する、請求項２に記載のスイッチング素子の異常検出装置。

【請求項5】

前記異常検出部は、前記複数のスイッチング素子をオフさせる状態において、前記第２の検出値がゼロではない場合に、前記複数のスイッチング素子のうちのいずれかがオン故障であると判断する、請求項１に記載のスイッチング素子の異常検出装置。

【請求項6】

前記異常検出部は、前記第１の検出値が前記第２の検出値に等しい場合に、前記第１のスイッチング素子のオン故障であると判断する、請求項５に記載のスイッチング素子の異常検出装置。

【請求項7】

前記異常検出部は、前記第１の検出値がゼロである場合に、前記複数のスイッチング素子のうちの前記第１のスイッチング素子以外のスイッチング素子のオン故障であると判断する、請求項５に記載のスイッチング素子の異常検出装置。

【請求項8】

互いに並列に接続された前記複数のスイッチング素子をそれぞれ有する複数のスイッチング回路が互いに直列に接続され、
第２の電流検出部は、前記複数のスイッチング回路に対して共通に設けられた、請求項１に記載のスイッチング素子の異常検出装置。

【請求項9】

互いに並列に接続された複数のスイッチング素子の異常を検出するスイッチング素子の異常検出方法であって、
複数のスイッチング素子のうちの第１のスイッチング素子に流れる電流の値を第１の検出値として検出する第１の電流検出ステップと、
前記複数のスイッチング素子に流れる電流の値の総和を第２の検出値として検出する第２の電流検出ステップと、
前記第１の電流検出ステップで検出された前記第１の検出値および前記第２の電流検出ステップで検出された前記第２の検出値に基づいて、前記複数のスイッチング素子のうちのいずれかにおける異常を検出する異常検出ステップと、
を備える、スイッチング素子の異常検出方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチング素子の異常検出装置およびスイッチング素子の異常検出方法に関する。

【背景技術】

【0002】

特許文献１には、並列接続されたスイッチング素子のうちの１つの素子のゲート電位とドレイン電位とに基づいて、並列接続されたスイッチング素子のいずれかが故障したことを検出する装置が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００２－２２２９２０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載された装置では、ゲート電位とドレイン電位とを検出するために複雑な回路が必要となり、コストの上昇を招くという問題がある。

【0005】

本発明は、簡単な構成でスイッチング素子の異常を検出できるとともに、コストを抑制できるスイッチング素子の異常検出装置およびスイッチング素子の異常検出方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記問題を解決するために、本発明の一態様は、
互いに並列に接続された複数のスイッチング素子の異常を検出するスイッチング素子の異常検出装置であって、
複数のスイッチング素子のうちの第１のスイッチング素子に流れる電流の値を第１の検出値として検出する第１の電流検出部と、
前記複数のスイッチング素子に流れる電流の値の総和を第２の検出値として検出する第２の電流検出部と、
前記第１の電流検出部で検出された前記第１の検出値および前記第２の電流検出部で検出された前記第２の検出値に基づいて、前記複数のスイッチング素子のうちのいずれかにおける異常を検出する異常検出部と、
を備える、スイッチング素子の異常検出装置を提供する。

【発明の効果】

【0007】

本発明によれば、簡単な構成でスイッチング素子の異常を検出できるとともに、コストを抑制できる。

【図面の簡単な説明】

【0008】

【図1】本実施例のスイッチング素子の異常検出装置の構成を示す図である。

【図1A】スイッチング回路を示す図である。

【図2】異常検出部における処理を示すフローチャートである。

【図3】図１～図２に示すスイッチング素子の異常検出装置をモータの駆動回路に適用した例を示す図である。

【図3A】モータの駆動回路を示す図である。

【発明を実施するための形態】

【0009】

以下、添付図面を参照しながら実施例について説明する。

【0010】

図１は、本実施例のスイッチング素子の異常検出装置の構成を示す図、図１Ａは、スイッチング回路を示す図である。

【0011】

図１に示すように、本実施例のスイッチング素子の異常検出装置１は、第１の電流検出部としての電流検出部１１と、第２の電流検出部としての電流検出部１２と、電流検出部１１で検出された電流値（第１の検出値）および電流検出部１２で検出された電流値（第２の検出値）に基づいて、スイッチング素子の異常を検出する異常検出部２０と、を備える。

【0012】

図１Ａに示すように、スイッチング回路４０は、スイッチング素子としての３つの同一品種のＦＥＴ５１～５３が並列接続されて構成される。なお、スイッチング素子の種類は任意である。スイッチング素子を並列接続する数も任意であり、２以上の整数であれば本発明を適用することができる。

【0013】

ＦＥＴ５１～５３のゲートには、図１に示す制御部３０からのゲート信号が共通に与えられる。制御部３０は、制御指令に基づいて、ゲート信号を出力する。

【0014】

ＦＥＴ５１～５３が正常な場合、制御部３０からのゲート信号によりＦＥＴ５１～５３がオンすると、負荷６１に電源６２が接続され、制御部３０からのゲート信号によりＦＥＴ５１～５３がオフすると、負荷６１が電源６２から切り離される。

【0015】

図１に示すように、電流検出部１１は、ＦＥＴ５３に直列に接続された抵抗Ｒｐに発生する電圧に基づいて、ＦＥＴ５３に流れる電流の値（電流値Ｉｐ）を第１の検出値として検出する。なお、ＦＥＴ５３の電流値を検出するための抵抗Ｒｐの抵抗値は、ＦＥＴ５３の電流値を大きく抑制することのない値、例えば、ＦＥＴ５１～５３のオン抵抗に比較して充分に小さな値とすることが望ましい。また、抵抗ＲｐをＦＥＴ５３のドレインの側に設け、抵抗Ｒｐに生ずる電圧に基づいて電流値Ｉｐを検出してもよい。

【0016】

電流検出部１２は、負荷６１に直列に接続された抵抗Ｒtotalに発生する電圧に基づいて、負荷６１に流れる電流の値、すなわち、ＦＥＴ５１～５３に流れる電流の値の総和（電流値Ｉtotal）を第２の検出値として検出する。抵抗Ｒtotalの位置は、負荷６１に流れる電流の値に応じた電圧を発生する位置であれば、任意に選択できる。

【0017】

図２は、異常検出部における処理を示すフローチャートである。

【0018】

図２の処理は、一定周期で、または、所定のタイミングで実行することができる。

【0019】

図２のステップＳ１０２では、異常検出部２０は、電流検出部１１から第１の検出値を、電流検出部１２から第２の検出値を、それぞれ取得する。

【0020】

ステップＳ１０４では、異常検出部２０は、制御部３０からの状態通知信号（図１）に基づいて、現在、負荷６１に電流が供給されている状態か否か判断する。異常検出部２０は、判断が肯定されれば処理をステップＳ１０６へ移行し、判断が否定されれば処理をステップＳ１２２へ移行する。

【0021】

なお、ステップＳ１０４において、負荷６１に電流が供給されている状態では、ゲート電圧は所定の閾値よりも大きく、ＦＥＴ５１～５３が正常な場合、ＦＥＴ５１～５３がオンしている。また、負荷６１に電流が供給されていない状態では、ゲート電圧は所定の閾値よりも小さく、ＦＥＴ５１～５３が正常な場合、ＦＥＴ５１～５３がオフしている。

【0022】

ステップＳ１０６では、異常検出部２０は、電流検出部１１から取得された第１の検出値と、電流検出部１２から取得された第２の検出値との関係が（１）式を満たすか否か判断する。
第１の検出値＞第２の検出値／３＋Δ・・・（１）式
ここで、第２の検出値を除する数は、並列接続されるスイッチング素子の数Ｎに対応する。図１Ａに示すスイッチング回路４０では３つのＦＥＴ５１～５３を並列接続しているため、Ｎ＝３となる。なお、３つのＦＥＴ５１～５３が正常な場合には、均等に電流が流れ、第１の検出値が第２の検出値／３に実質的に等しくなる。例えば、仮に、ＦＥＴ５１のみがオフ故障（オフ状態に固着されるモードでの故障）している場合には、ＦＥＴ５２およびＦＥＴ５３のみに電流が流れるため、第１の検出値が第２の検出値／２にほぼ等しくなる。このため、この場合には、ステップＳ１０６の判断が肯定される。ＦＥＴ５２のみがオフ故障している場合も同様である。また、仮に、ＦＥＴ５１とＦＥＴ５２がオフ故障している場合には、ＦＥＴ５３のみに電流が流れるため、第１の検出値が第２の検出値にほぼ等しくなる。このため、この場合にも、ステップＳ１０６の判断が肯定される。

【0023】

ただし、特性のばらつきなどにより、３つのＦＥＴ５１～５３における電流値がわずかに異なる可能性がある。このため、第１の検出値が第２の検出値／３に完全に一致しなくても、誤差（式（１）のΔ）を考慮して実質的に第１の検出値が第２の検出値／３に等しい場合には、ステップＳ１０６の判断は否定される。

【0024】

異常検出部２０は、ステップＳ１０６における判断が肯定されれば処理をステップＳ１０８へ移行し、判断が否定されれば処理をステップＳ１１０へ移行する。

【0025】

ステップＳ１０８では、異常検出部２０は、ＦＥＴ５１またはＦＥＴ５２のオフ故障、すなわち、オフ状態に固着されるモードでの故障と判断し、処理を終了する。上記のように、ＦＥＴ５１またはＦＥＴ５２のいずれかのみにオフ故障がある場合と、両者にオフ故障がある場合とでは、第１の検出値と第２の検出値の比が異なるため、この比に基づいて、オフ故障が生じたスイッチング素子の個数を判別するようにしてもよい。

【0026】

ステップＳ１１０では、異常検出部２０は、第１の検出値がゼロか否か判断し、判断が肯定されれば処理をステップＳ１１２へ移行し、判断が否定されれば処理をステップＳ１１４へ移行する。

【0027】

ステップＳ１１２では、異常検出部２０は、ＦＥＴ５３のオフ故障と判断し、処理を終了する。第１の検出値がゼロの場合には、流れるべき電流がＦＥＴ５３に流れていないことを意味しているので、この場合には、異常検出部２０は、ＦＥＴ５３のオフ故障と判断している。

【0028】

ステップＳ１１４では、異常検出部２０は、各ＦＥＴ５１～５３は正常であると判断し、処理を終了する。

【0029】

一方、ステップＳ１２２では、異常検出部２０は、第１の検出値がゼロか否か判断し、判断が肯定されれば処理をステップＳ１２４へ移行し、判断が否定されれば処理をステップＳ１２６へ移行する。

【0030】

ステップＳ１２６では、異常検出部２０は、ＦＥＴ５３のオン故障（オン状態に固着されるモードでの故障）と判断し、処理を終了する。第１の検出値がゼロでない場合には、オフであるべきＦＥＴ５３に電流が流れていることを意味しているので、この場合には、異常検出部２０は、ＦＥＴ５３のオン故障と判断している。

【0031】

ステップＳ１２４では、異常検出部２０は、第２の検出値がゼロか否か判断し、判断が肯定されれば処理をステップＳ１３０へ移行し、判断が否定されれば処理をステップＳ１２８へ移行する。

【0032】

ステップＳ１２８では、異常検出部２０は、ＦＥＴ５１またはＦＥＴ５２のオン故障と判断し、処理を終了する。第１の検出値がゼロでない場合には、オフであるべきＦＥＴ５１またはＦＥＴ５２に電流が流れていることを意味しているので、この場合には、異常検出部２０は、ＦＥＴ５１またはＦＥＴ５２のオン故障と判断している。

【0033】

ステップＳ１３０では、異常検出部２０は、各ＦＥＴ５１～５３は正常であると判断し、処理を終了する。

【0034】

以上のように、異常検出部２０は、負荷６１に電流を供給している場合（ステップＳ１０４の判断が肯定される場合）と、負荷６１に電流を供給していない場合（ステップＳ１０４の判断が否定される場合）のそれぞれにおいて、第１の検出値および第２の検出値に基づいて、ＦＥＴ５１～５３の異常の有無および異常のモードを検出している。

【0035】

なお、ＦＥＴ５１～５３の異常が検出された場合（ステップＳ１０８、ステップＳ１１２、ステップＳ１２６およびステップＳ１２８）には、異常検出部２０は、所定の処理を実行してもよい。例えば、異常を通知する検出信号を出力し、あるいは、制御部３０に対して動作を停止する指示をしてもよい。

【0036】

図３は、図１～図２に示すスイッチング素子の異常検出装置をモータの駆動回路に適用した例を示す図、図３Ａは、モータの駆動回路を示す図である。なお、図３および図３Ａにおいて、図１および図１Ａに対応する要素には、同一の符号を付している。

【0037】

図３に示すように、スイッチング素子の異常検出装置１０は、第１の電流検出部としての電流検出部１１Ａ～１１Ｄと、第２の電流検出部としての電流検出部１２と、電流検出部１１Ａ～１１Ｄで検出された電流値（第１の検出値）および電流検出部１２で検出された電流値（第２の検出値）に基づいて、スイッチング素子の異常を検出する異常検出部２０と、を備える。

【0038】

図３Ａに示すように、駆動回路４は、スイッチング回路４０（図１Ａ）に相当する４つのスイッチング回路４０Ａ～４０Ｄを含むＨブリッジ回路を構成する。このブリッジ回路は、例えば、モータの各相のコイルを負荷６１Ａとして駆動する駆動回路４として使用される。図３に示すように、スイッチング回路４０Ａ～４０Ｄは、制御指令に従って制御部３１から出力されるゲート信号Ｇ１～Ｇ４が、それぞれ、スイッチング回路４０Ａ～４０ＤのＦＥＴ５１～５３（図１Ａ）のゲートに与えられることにより、スイッチング回路４０Ａ～４０Ｄのオン／オフが制御される。なお、多相モータの場合、負荷６１Ａとなるコイルが相ごとに必要となるため、例えば、３相のモータであれば、図３Ａに示すＨブリッジ回路も３組、用意される。

【0039】

Ｈブリッジ回路では、スイッチング回路４０Ａおよびスイッチング回路４０Ｄをオンさせることにより、図３Ａにおいて、電源６２Ａからの電流Ｉ１が、スイッチング回路４０Ａを経て負荷６１Ａに図３Ａにおける左方から供給され、スイッチング回路４０Ｄを経て電源６２Ａに戻る。また、スイッチング回路４０Ｂおよびスイッチング回路４０Ｃをオンさせることにより、図３Ａにおいて、電源６２Ａからの電流Ｉ２が、スイッチング回路４０Ｃを経て負荷６１Ａに図３Ａにおける右方から供給され、スイッチング回路４０Ｂを経て電源６２Ａに戻る。このように、負荷６１Ａ（コイル）に供給される電流の方向を切り換えることができる。

【0040】

図３Ａに示すように、スイッチング回路４０Ｄを経た電流Ｉ１およびスイッチング回路４０Ｂを経た電流Ｉ２は、いずれもラインＬを介して電源６２Ａに戻る。

【0041】

電流検出部１１Ａ～１１Ｄは、電流検出部１１（図１、図１Ａ）に相当する構成を有し、それぞれ、スイッチング回路４０Ａ～４０ＤのＦＥＴ５３に流れる電流の値を第１の検出値として検出する。

【0042】

一方、電流検出部１２は、４つのスイッチング回路４０Ａ～４０Ｄのそれぞれに対応して設けられるのではなく、ラインＬ上に１つのみ設けられる。上記のように、負荷６１Ａに供給された電流Ｉ１および電流Ｉ２は、いずれもラインＬを経由するため、スイッチング回路４０Ａ～４０Ｄのそれぞれに対して、独立した電流検出部１２を設ける必要はない。

【0043】

例えば、電流Ｉ１が負荷６１Ａに供給される場合、異常検出部２０は、制御部３１からの状態通知信号に基づいて電流Ｉ１が負荷６１Ａに供給されていることを認識できる。この場合、異常検出部２０は、図２に示した処理と同様の処理により、電流検出部１１Ａにおいて検出される第１の検出値と、電流検出部１２において検出される第２の検出値とを組み合わせることにより、スイッチング回路４０ＡのＦＥＴ５１～５３のオフ故障を検出することができる。また、異常検出部２０は、電流検出部１１Ｄにおいて検出される第１の検出値と、電流検出部１２において検出される第２の検出値とを組み合わせることにより、スイッチング回路４０ＤのＦＥＴ５１～５３のオフ故障を検出することができる。

【0044】

同様に、電流Ｉ２が負荷６１Ａに供給される場合、異常検出部２０は、制御部３１からの状態通知信号に基づいて電流Ｉ２が負荷６１Ａに供給されていることを認識できる。この場合、異常検出部２０は、電流検出部１１Ｃにおいて検出される第１の検出値と、電流検出部１２において検出される第２の検出値とを組み合わせることにより、スイッチング回路４０ＣのＦＥＴ５１～５３のオフ故障を検出することができる。また、異常検出部２０は、電流検出部１１Ｂにおいて検出される第１の検出値と、電流検出部１２において検出される第２の検出値とを組み合わせることにより、スイッチング回路４０ＢのＦＥＴ５１～５３のオフ故障を検出することができる。

【0045】

また、異常検出部２０により異常が検出された場合には、検出信号により異常を通知し、あるいは、制御部３１に、駆動回路４の動作を停止させる停止指令を送出してもよい。後者の場合、停止指令を受けて、制御部３１から出力されるゲート信号Ｇ１～Ｇ４をオフ信号とすることができる。これにより、誤動作や、二次的な故障の発生を防止できる。ラッチ回路を用いるなどして、ハードウェア的な手段により、ゲート信号Ｇ１～Ｇ４をオフ信号に固定してもよい。

【0046】

なお、図３Ａでは、低電位側のラインＬに流れる電流の値を、第２の検出値として電流検出部１２により検出しているが、図３Ａに示す高電位側のラインＬ１に流れる電流の値を、第２の検出値として検出してもよい。

【0047】

このように、複数のスイッチング回路、例えば、スイッチング回路４０Ａとスイッチング回路４０Ｄ、または、スイッチング回路４０Ｃとスイッチング回路４０Ｂが直列に接続される場合には、スイッチング回路ごとに設けられた第１の電流検出部と、複数のスイッチング回路に共通に設けられた第２の電流検出部とを用いて、両者のスイッチング回路におけるスイッチング素子の異常、とくにオフ故障を独立して検出することができる。

【0048】

以上のように、本実施例によれば、電流検出部により検出された電流値に基づいてスイッチング素子の異常を検出するので、複雑な回路が不要となり、簡単な構成でスイッチング素子の異常を検出できる。また、装置のコストを抑制できる。

【0049】

以上、実施例について詳述したが、特定の実施例に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。また、前述した実施例の構成要素を全部または複数を組み合わせることも可能である。

【0050】

なお、以上の実施例に関し、さらに以下の付記を開示する。

【0051】

［付記１］
互いに並列に接続された複数のスイッチング素子（５１～５３）の異常を検出するスイッチング素子の異常検出装置であって、
複数のスイッチング素子のうちの第１のスイッチング素子（５３）に流れる電流の値を第１の検出値として検出する第１の電流検出部（１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ）と、
前記複数のスイッチング素子に流れる電流の値の総和を第２の検出値として検出する第２の電流検出部（１２）と、
前記第１の電流検出部で検出された前記第１の検出値および前記第２の電流検出部で検出された前記第２の検出値に基づいて、前記複数のスイッチング素子のうちのいずれかにおける異常を検出する異常検出部（２０）と、
を備える、スイッチング素子の異常検出装置。

【0052】

付記１の構成によれば、電流を検出することにより、スイッチング素子の異常を検出するので、複雑な回路が不要なため、簡単な構成でスイッチング素子の異常を検出できるとともに、コストを抑制できる。

【0053】

［付記２］
前記複数のスイッチング素子の数をＮとするとき、
前記異常検出部は、前記複数のスイッチング素子をオンさせる状態において、前記第１の検出値が、前記第２の検出値の１／Ｎ倍の値をとらない場合に、前記複数のスイッチング素子のうちのいずれかに異常があると判断する、付記１に記載のスイッチング素子の異常検出装置。

【0054】

付記２の構成によれば、第１の検出値と第２の検出値との比率に基づいて、スイッチング素子の異常の有無を判断することができる。

【0055】

［付記３］
前記異常検出部は、前記第１の検出値が、ゼロである場合に、前記第１のスイッチング素子のオープン故障であると判断する、付記２に記載のスイッチング素子の異常検出装置。

【0056】

付記３の構成によれば、第１の検出値に基づいて、第１のスイッチング素子のオープン故障の有無を判断することができる。

【0057】

［付記４］
前記異常検出部は、前記第１の検出値が、前記第２の検出値の１／Ｎ倍よりも大きい場合に、前記複数のスイッチング素子のうちの前記第１のスイッチング素子以外のスイッチング素子のオープン故障であると判断する、付記２に記載のスイッチング素子の異常検出装置。

【0058】

付記４の構成によれば、第１の検出値と第２の検出値との比率に基づいて、第１のスイッチング素子以外のスイッチング素子のオープン故障の有無を判断することができる。

【0059】

［付記５］
前記異常検出部は、前記複数のスイッチング素子をオフさせる状態において、前記第２の検出値がゼロではない場合に、前記複数のスイッチング素子のうちのいずれかがオン故障であると判断する、付記１に記載のスイッチング素子の異常検出装置。

【0060】

付記５の構成によれば、第２の検出値に基づいてスイッチング素子のオン故障の有無を判断することができる。

【0061】

［付記６］
前記異常検出部は、前記第１の検出値が前記第２の検出値に等しい場合に、前記第１のスイッチング素子のオン故障であると判断する、付記５に記載のスイッチング素子の異常検出装置。

【0062】

付記６の構成によれば、第１の検出値と第２の検出値との比較に基づいて、第１のスイッチング素子のオン故障の有無を判断することができる。

【0063】

［付記７］
前記異常検出部は、前記第１の検出値がゼロである場合に、前記複数のスイッチング素子のうちの前記第１のスイッチング素子以外のスイッチング素子のオン故障であると判断する、付記５に記載のスイッチング素子の異常検出装置。

【0064】

付記７の構成によれば、第１の検出値に基づいて第１のスイッチング素子以外のスイッチング素子のオン故障の有無を判断することができる。

【0065】

［付記８］
互いに並列に接続された前記複数のスイッチング素子をそれぞれ有する複数のスイッチング回路が互いに直列に接続され、
第２の電流検出部は、前記複数のスイッチング回路に対して共通に設けられた、付記１に記載のスイッチング素子の異常検出装置。

【0066】

付記８の構成によれば、第２の電流検出部が複数のスイッチング回路に対して共通に設けられるので、複雑な構成が不要となり、コストを抑制できる。

【0067】

［付記９］
互いに並列に接続された複数のスイッチング素子の異常を検出するスイッチング素子の異常検出方法であって、
複数のスイッチング素子のうちの第１のスイッチング素子に流れる電流の値を第１の検出値として検出する第１の電流検出ステップと、
前記複数のスイッチング素子に流れる電流の値の総和を第２の検出値として検出する第２の電流検出ステップと、
前記第１の電流検出ステップで検出された前記第１の検出値および前記第２の電流検出ステップで検出された前記第２の検出値に基づいて、前記複数のスイッチング素子のうちのいずれかにおける異常を検出する異常検出ステップと、
を備える、スイッチング素子の異常検出方法。

【0068】

付記９の構成によれば、電流を検出することにより、スイッチング素子の異常を検出するので、複雑な回路が不要なため、簡単な構成でスイッチング素子の異常を検出できるとともに、コストを抑制できる。

【符号の説明】

【0069】

４ 駆動回路
１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ 電流検出部
１２ 電流検出部
２０ 異常検出部
４０ スイッチング回路
５１～５３ ＦＥＴ

【図1】

【図1A】

【図2】

【図3】

【図3A】