IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 大井電気株式会社の特許一覧

<>
  • 特開-クロック同期装置 図1
  • 特開-クロック同期装置 図2
  • 特開-クロック同期装置 図3
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022167388
(43)【公開日】2022-11-04
(54)【発明の名称】クロック同期装置
(51)【国際特許分類】
   H04L 7/00 20060101AFI20221027BHJP
   H04L 7/033 20060101ALI20221027BHJP
   H03L 7/093 20060101ALI20221027BHJP
【FI】
H04L7/00 810
H04L7/033
H03L7/093
【審査請求】未請求
【請求項の数】7
【出願形態】OL
(21)【出願番号】P 2021073153
(22)【出願日】2021-04-23
(71)【出願人】
【識別番号】000204424
【氏名又は名称】大井電気株式会社
(74)【代理人】
【識別番号】110001210
【氏名又は名称】弁理士法人YKI国際特許事務所
(72)【発明者】
【氏名】尾形 英治
【テーマコード(参考)】
5J106
5K047
【Fターム(参考)】
5J106AA04
5J106CC01
5J106CC21
5J106CC46
5J106DD02
5J106DD09
5J106DD17
5J106DD33
5J106DD44
5J106KK05
5K047AA03
5K047GG11
5K047GG43
5K047MM46
(57)【要約】
【課題】本発明の目的は、基準信号の周波数が揺らいだ場合であっても、タイミングが高精度に規定される装置を提供することである。
【解決手段】クロック同期装置100は、クロック生成器16、比較器14、統計制御部42およびクロック制御部24を備えている。クロック生成器16は、クロック信号を出力する。比較器14は、基準信号とクロック信号とのタイミング誤差を求める。統計制御部42は、タイミング誤差の頻度分布を求める。クロック制御部24は、クロック生成器16を制御する。統計制御部42は、頻度分布のピークに対応するピークタイミング誤差に基づいて周波数制御値を求める。クロック制御部24は、周波数制御値に基づいてクロック信号の周波数を調整する。
【選択図】図1
【特許請求の範囲】
【請求項1】
クロック信号を出力するクロック生成器と、
基準信号と前記クロック信号とのタイミング誤差を求める比較器と、
前記タイミング誤差の頻度分布を求める統計制御部と、
前記クロック生成器を制御するクロック制御部と、を備え、
前記統計制御部は、
前記頻度分布のピークに対応するピークタイミング誤差に基づいて、周波数制御値を求め、
前記クロック制御部は、
前記周波数制御値に基づいて前記クロック信号の周波数を調整することを特徴とするクロック同期装置。
【請求項2】
請求項1に記載のクロック同期装置において、
前記クロック制御部は、
前記ピークタイミング誤差に基づいて前記クロック信号の位相を変化させ、前記ピークタイミング誤差を補償することを特徴とするクロック同期装置。
【請求項3】
請求項2に記載のクロック同期装置において、
前記統計制御部は、
前記ピークタイミング誤差が補償されたときからの経過時間と前記ピークタイミング誤差とに基づいて、前記周波数制御値を求めることを特徴とするクロック同期装置。
【請求項4】
請求項1から請求項3のいずれか1項に記載のクロック同期装置において、
前記統計制御部は、
前記頻度分布に基づいて、前記クロック信号の周波数がロックしているか否かを判定し、前記クロック信号の周波数がロックしていると判定したときに、前記周波数制御値を求め、
前記クロック信号の周波数がロックしていると判定されたときに、前記クロック制御部は、前記周波数制御値に基づいて前記クロック信号の周波数を調整することを特徴とするクロック同期装置。
【請求項5】
クロック信号を出力するクロック生成器と、
基準信号と前記クロック信号とのタイミング誤差を求める比較器と、
前記タイミング誤差の頻度分布を求める統計制御部と、
前記クロック生成器を制御するクロック制御部と、を備え、
前記統計制御部は、
前記頻度分布のピークに対応するピークタイミング誤差に基づいて前記クロック信号の位相を変化させ、前記ピークタイミング誤差を補償することを特徴とするクロック同期装置。
【請求項6】
請求項5に記載のクロック同期装置において、
前記統計制御部は、
前記頻度分布に基づいて、前記クロック信号の周波数がロックしているか否かを判定し、前記クロック信号の周波数がロックしていると判定したときに、前記ピークタイミング誤差に基づいて前記クロック信号の位相を変化させ、前記ピークタイミング誤差を補償することを特徴とするクロック同期装置。
【請求項7】
クロック信号を出力するクロック生成器と、
基準信号と前記クロック信号とのタイミング誤差を求める比較器と、
前記タイミング誤差の頻度分布を求め、前記頻度分布に基づいて、前記クロック信号の周波数がロックしているか否かを判定する統計制御部と、
を備えることを特徴とするクロック同期装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、クロック同期装置に関し、特に、クロック信号のタイミングを制御する技術に関する。
【背景技術】
【0002】
複数の基地局および複数の無線通信端末を備え、各無線通信端末がいずれかの基地局との間で通信を行う無線通信システムが広く用いられている。無線通信システムには、複数の無線通信端末のそれぞれが、いずれかの基地局との間で時分割で通信を行うものがある。各無線通信端末は、移動と共に通信先の基地局を変更する。基地局の変更を円滑に行うため、各基地局間では時刻同期が行われる。
【0003】
時刻同期を行う基地局は、衛星測位システム等の通信システムから、時刻(世界協定時刻等)に同期した基準信号を受信する。例えば、引用文献1に記載されている基地局は、GPS衛星から受信した信号から1PPS信号(1Pulse Per Second)を時刻に同期した基準信号として抽出し、1PPS信号を用いて時刻同期処理を行う。ここで、1PPS信号は、世界協定時刻に同期した1秒周期の信号である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2010-88071号公報
【非特許文献】
【0005】
【非特許文献1】豊泉,源田,「GPSによる精密1PPS信号出力」,電学論C.125 125巻8号,2005,p1217~p1222.
【発明の概要】
【発明が解決しようとする課題】
【0006】
非特許文献1には、1PPS信号の周期の誤差に関する記載がある。一般に、1PPS信号には、10nsから100ns程度の周期の揺らぎがあることが知られている。また、GPSとは異なる他のシステムから取得する基準信号も周期が揺らぐことが考えられる。近年では、無線通信システムを構成する各装置の動作が高速化されており、基準信号の周期(周波数)が揺らいだ場合には、無線通信システムの性能が十分に発揮されないことがある。
【0007】
本発明の目的は、基準信号の周波数が揺らいだ場合であっても、タイミングが高精度に規定される装置を提供することである。
【課題を解決するための手段】
【0008】
本発明は、クロック信号を出力するクロック生成器と、基準信号と前記クロック信号とのタイミング誤差を求める比較器と、前記タイミング誤差の頻度分布を求める統計制御部と、前記クロック生成器を制御するクロック制御部と、を備え、前記統計制御部は、前記頻度分布のピークに対応するピークタイミング誤差に基づいて、周波数制御値を求め、前記クロック制御部は、前記周波数制御値に基づいて前記クロック信号の周波数を調整することを特徴とする。
【0009】
望ましくは、前記クロック制御部は、前記ピークタイミング誤差に基づいて前記クロック信号の位相を変化させ、前記ピークタイミング誤差を補償する。
【0010】
望ましくは、前記統計制御部は、前記ピークタイミング誤差が補償されたときからの経過時間と前記ピークタイミング誤差とに基づいて、前記周波数制御値を求める。
【0011】
望ましくは、前記統計制御部は、前記頻度分布に基づいて、前記クロック信号の周波数がロックしているか否かを判定し、前記クロック信号の周波数がロックしていると判定したときに、前記周波数制御値を求め、前記クロック信号の周波数がロックしていると判定されたときに、前記クロック制御部は、前記周波数制御値に基づいて前記クロック信号の周波数を調整する。
【0012】
また、本発明は、クロック信号を出力するクロック生成器と、基準信号と前記クロック信号とのタイミング誤差を求める比較器と、前記タイミング誤差の頻度分布を求める統計制御部と、前記クロック生成器を制御するクロック制御部と、を備え、前記統計制御部は、前記頻度分布のピークに対応するピークタイミング誤差に基づいて前記クロック信号の位相を変化させ、前記ピークタイミング誤差を補償する。
【0013】
望ましくは、前記統計制御部は、前記頻度分布に基づいて、前記クロック信号の周波数がロックしているか否かを判定し、前記クロック信号の周波数がロックしていると判定したときに、前記ピークタイミング誤差に基づいて前記クロック信号の位相を変化させ、前記ピークタイミング誤差を補償する。
【0014】
また、本発明は、クロック信号を出力するクロック生成器と、基準信号と前記クロック信号とのタイミング誤差を求める比較器と、前記タイミング誤差の頻度分布を求め、前記頻度分布に基づいて、前記クロック信号の周波数がロックしているか否かを判定する統計制御部と、を備えることを特徴とする。
【発明の効果】
【0015】
本発明によれば、基準信号の周波数が揺らいだ場合であっても、タイミングが高精度に規定される装置を提供することができる。
【図面の簡単な説明】
【0016】
図1】クロック同期装置の構成を示す図である。
図2】誤差頻度分布を示す曲線の概形を示す図である。
図3】統計的制御の原理を概念的に示す図である。
【発明を実施するための形態】
【0017】
図1には、本発明の実施形態に係るクロック同期装置100の構成が示されている。クロック同期装置100は、PLL(Phase Locked Loop)を構成する基準信号生成器12、比較器14、クロック生成器16、カウンタ18、制御値決定部20およびクロック制御部24を備えている。また、クロック同期装置100は、クロック生成器16に対して、後述する統計的制御を実行する構成要素として、PLLの他、メモリ40、統計制御部42、タイムカウンタ44および位相量記憶部46を備えている。
【0018】
クロック同期装置100は、さらに、動作切り替えのためのセレクタ22を備えている。セレクタ22は、クロック生成器16に対してPLL制御を実行する場合には、制御値決定部20が出力する制御値をクロック制御部24に出力する。セレクタ22は、クロック生成器16に対して統計的制御を実行するときは、統計制御部42が出力する制御値をクロック制御部24に出力する。
【0019】
PLLの動作について説明する。基準信号生成器12は、基準信号Sを比較器14に出力する。基準信号Sは1PPS信号であってよい。この場合、基準信号生成器12は、GPS衛星から信号を受信し、1PPS信号を生成するGPS受信機であってよい。
【0020】
クロック生成器16は、クロック制御部24の制御に応じたクロック信号CLをカウンタ18に出力する。また、クロック信号CLはクロック同期装置100から出力され、搭載先の装置の同期処理等に用いられる。カウンタ18は、クロック信号CLのパルスを検出し、パルスが検出されるごとにカウント値を1だけ増加させる。カウンタ18は、カウント値がNとなるごとにパルスを示すカウント信号Ctを比較器14に出力する。カウンタ18は、パルスを比較器14に出力する度にカウント値を0に設定する。このように、カウンタ18はN分周器として動作する。基準信号Sが1PPS信号である場合、クロック信号CLの理想的な周波数はN[Hz]である。
【0021】
比較器14は、カウント信号Ctの立ち上がりタイミングと、基準信号Sの立ち上がりタイミングとの差異を示すタイミング誤差信号Erを生成する。タイミング誤差信号Erは、カウント信号Ctの立ち上がりタイミングが基準信号Sの立ち上がりタイミングに対して進んでいるときと、遅れているときとで極性が異なる誤差パルスが、時間軸上に基準信号Sの周期間隔で配列された信号であってよい。また、タイミング誤差信号Erは、タイミングの差異が大きい程、誤差パルスのパルス長が大きくなる信号であってよい。
【0022】
比較器14は、タイミング誤差信号Erを制御値決定部20およびメモリ40に出力する。制御値決定部20は、タイミング誤差信号Erを積分することで周波数制御値Δfを生成する。制御値決定部20はローパスフィルタ等の積分回路であってよい。制御値決定部20は、周波数制御値Δfをセレクタ22および統計制御部42に出力し、セレクタ22は周波数制御値Δfをクロック制御部24に出力する。
【0023】
クロック制御部24はクロック生成器16を制御し、周波数制御値Δfに応じてクロック信号CLの周波数を変化させ、クロック信号CLの周波数を調整する。例えば、カウント信号Ctが基準信号Sに対して進んでいるときに周波数制御値Δfが正の値となる場合において、周波数制御値Δfが正の値であるときは、クロック制御部24はクロック信号CLの周波数を高くする。そして、周波数制御値Δfが負の値であるときは、クロック制御部24はクロック信号CLの周波数を低くする。また、クロック制御部24は、周波数制御値Δfの大きさに応じた変化幅でクロック信号CLの周波数を変化させる。すなわち、クロック制御部24は、周波数制御値Δfが大きい程、クロック信号CLの周波数を大きく変化させる。
【0024】
このような構成によれば、基準信号Sの立ち上がりタイミングによって立ち上がりタイミングが規定されたクロック信号CLが、クロック生成器16から出力される。すなわち、基準信号Sに同期したクロック信号CLが、クロック生成器16から出力される。
【0025】
上記のように、基準信号Sは周波数が揺らぐことがある。上述のPLL制御では、基準信号Sの周波数が揺らぐことでクロック信号CLの周波数も揺らぐ。例えば、±e%の割合で基準信号Sの周波数が揺らいだ場合、クロック信号CLの周波数もまた±e%の割合で揺らぐ。そこで、本実施形態に係るクロック同期装置100は、次のような統計的制御を実行する。
【0026】
統計的制御が実行される前にはPLL制御が実行される。すなわち、PLL制御が実行されることでPLLがロックした後に統計的制御が実行される。ここで、PLLがロックした状態は、クロック信号CLの周波数がロックした状態であり、周波数制御値Δfの時間変動幅が所定のロック閾値未満となった状態であると定義される。
【0027】
統計的制御が実行される前にPLL制御で予め実行される処理と、統計的制御の原理について説明する。PLL制御が実行されている間、統計制御部42は、メモリ40に記憶されたタイミング誤差信号Erを参照し、最新の誤差パルスから過去に遡ってM個の誤差パルスを母集団として、タイミング誤差δtの頻度分布(以下、誤差頻度分布という)を求める。タイミング誤差δtは、基準信号Sに対してカウント信号Ctが進んでいる時間を示し、誤差パルスの極性およびパルス長から求められる。カウント信号Ctが基準信号Sに対して進んでいるときはタイミング誤差δtは正の値であり、カウント信号Ctが基準信号Sに対して遅れているときはタイミング誤差δtは負の値である。
【0028】
誤差頻度分布は、タイミング誤差δtに、その出現回数を対応付けた分布である。PLLがロックしており、基準信号Sの1周期に対してタイミング誤差δtが十分に小さい状態では、タイミング誤差δtは、基準信号Sとカウント信号Ctとの周波数誤差δfに換算され得る。すなわち、基準信号Sの1周期をTとしたとき、δf≒δt/Tの関係が成立し、周期Tの変動が十分小さい場合にはタイミング誤差δtは周波数誤差δfと同等の意義を有する。
【0029】
PLLがロックしている状態で、基準信号Sの周波数に揺らぎがある場合、誤差頻度分布は正規分布に近似した分布、あるいは、正規分布となる。図2には、横軸にタイミング誤差δtを取り、縦軸に出現回数(頻度)を取った誤差頻度分布の概形が示されている。誤差頻度分布のピークに対応するタイミング誤差であるピークタイミング誤差δtpは、基準信号Sに周波数の揺らぎがないとした場合における、N分周されたクロック信号CLのタイミング誤差δtを表す。すなわち、ピークタイミング誤差δtpは、N分周されたクロック信号CLの周波数と、基準信号Sの真の周波数との差異に対応する。
【0030】
図3には、統計的制御の原理が誤差頻度分布を用いて概念的に示されている。統計的制御では、クロック制御部24がクロック信号CLの位相を変化させることで、ピークタイミング誤差δtpが0に調整され、ピークタイミング誤差δtpが暫定的に補償される。このときの誤差頻度分布50-1が破線によって示されている。クロック信号CLに周波数誤差がある場合、誤差頻度分布50-2で示されるように、ピークタイミング誤差δtpは再び0でない値xとなる。
【0031】
統計的制御では、ピークタイミング誤差δtpが再び0でない値xとなったときに、ピークタイミング誤差δtpが0からxになるまでの経過時間txでxを除した値x/txに基づいて周波数制御値Δfsが求められる。すなわち、誤差頻度分布が誤差頻度分布50-1から誤差頻度分布50-2になるまでの経過時間txでxを除した値x/txに基づいて、周波数制御値Δfsが求められる。x/txは、誤差頻度分布が更新される毎のピークタイミング誤差δtpの変化に比例し、または相関がある。x/txは、さらに、誤差頻度分布が更新される毎の周波数誤差δfの変化に比例し、または相関がある。そのため、x/txに基づいて、周波数制御値Δfsが求められる。
【0032】
図1に戻って、統計的制御について具体的に説明する。PLL制御が実行されている間、タイミング誤差信号Erの1つの誤差パルスが新たにメモリ40に記憶される度に、統計制御部42は、最新の誤差パルスから過去に遡ってM個の誤差パルスを母集団として、タイミング誤差δtの誤差頻度分布を求める。統計制御部42は、過去に遡って求められた所定個数の周波数制御値Δfの変動幅が所定のロック閾値未満であり、かつ、誤差頻度分布のばらつきを表すばらつき値が所定のばらつき閾値未満となったときに、PLLがロックしていると判定する。ばらつき値は、誤差頻度分布の標準偏差、分散等であってよい。
【0033】
なお、統計制御部42は、周波数制御値Δfによらず誤差頻度分布に基づいて、PLLがロックしているか否かを判定してもよい。すなわち、統計制御部42は、誤差頻度分布のばらつき値がばらつき閾値未満であるときにPLLがロックしていると判定してよい。また、統計制御部42は、誤差頻度分布によらず周波数制御値Δfに基づいて、PLLがロックているか否かを判定してもよい。
【0034】
PLLがロックしていると判定した場合、統計制御部42は、誤差頻度分布のピークタイミング誤差δtpに基づいて、誤差頻度分布のピークタイミング誤差δtpを0に近付けまたは一致させるような位相制御値Δθを求め、セレクタ22に出力する。セレクタ22は、位相制御値Δθをクロック制御部24に出力する。クロック制御部24はクロック生成器16を制御して、位相制御値Δθに基づいてクロック信号CLの位相を変化させる。統計制御部42は、この位相制御値Δθを位相量記憶部46に記憶する。
【0035】
位相制御値Δθに基づいてクロック信号CLの位相を変化させた前後では、クロック信号CLの位相に不連続が生じる。そこで、統計制御部42は、クロック信号CLの位相を変化させた後は、過去に遡ってM個の誤差パルスを母集団として誤差頻度分布を求める際には、位相量記憶部46に記憶された位相制御値Δθを取得する。統計制御部42は、M個の誤差パルスのうち、クロック信号CLの位相を変化させる前の誤差パルスに対応するタイミング誤差δtについては、位相制御値Δθの時間換算値に相当する時間を減算したものを新たなタイミング誤差δtとして用い、誤差頻度分布を求める。
【0036】
位相制御値Δθに基づいてクロック信号CLの位相を変化させ、誤差頻度分布のピークタイミング誤差δtpを補償すると共に、統計制御部42は、タイムカウンタ44のカウント値を0としてタイムカウンタ44をリセットし、タイムカウンタ44にタイムカウント値を計数させる。タイムカウンタ44は、タイムカウント値を所定の時間間隔τで1ずつ増加させる。時間間隔τは、基準信号の周期Tであってよい。
【0037】
タイムカウンタ44をリセットした後も引き続き、統計制御部42は、タイミング誤差信号Erの1つの誤差パルスが新たにメモリ40に記憶される度に誤差頻度分布を求める。所定回数(K回)に亘って誤差頻度分布を求めた後、統計制御部42は、最後に求められた誤差頻度分布についてピークタイミング誤差δtpを求める。この回数Kは任意であるが、上記の整数Mであってもよい。Mは誤差頻度分布の母集団の数であり、M回に亘って誤差頻度分布を求めることで、タイムカウンタ44をリセットした時点に対して母集団が総て入れ替わる。
【0038】
統計制御部42は、ピークタイミング誤差δtpを、誤差頻度分布が最後に求められたときのタイムカウント値で除した値に基づいて周波数制御値Δfsを求め、セレクタ22に出力する。セレクタ22は、周波数制御値Δfsをクロック制御部24に出力する。クロック制御部24はクロック生成器16を制御して、周波数制御値Δfsに基づいてクロック信号CLの周波数を変化させ、クロック信号CLの周波数を調整する。
【0039】
例えば、基準信号が1PPS信号であり、タイムカウンタ44が1秒周期でタイムカウント値を1ずつ増加させる場合、誤差頻度分布が最後に求められたときのタイムカウント値で、ピークタイミング誤差δtpを除した値は、クロック信号の周波数ずれを示す。周波数制御値Δfsは、この周波数ずれを補償する値となる。
【0040】
なお、統計制御部42は、1つの誤差パルスが新たにメモリ40に記憶される度に誤差頻度分布を求め、ピークタイミング誤差δtpが所定の判定閾値以上となったときに、そのピークタイミング誤差δtpに基づいて周波数制御値Δfsを求めてもよい。
【0041】
統計制御部42は、周波数制御値Δfsを出力すると共に、ピークタイミング誤差δtpを0に近付けまたは一致させるような位相制御値Δθを再び求め、セレクタ22に出力する。セレクタ22は、位相制御値Δθをクロック制御部24に出力する。クロック制御部24はクロック生成器16を制御して、位相制御値Δθに基づいてクロック信号CLの位相を変化させ、ピークタイミング誤差δtpを補償する。統計制御部42は、位相制御値Δθを位相量記憶部46に記憶する。
【0042】
周波数制御値Δfsに基づいてクロック信号CLの周波数を変化させ、位相制御値Δθに基づいてクロック信号CLの位相を変化させると共に、統計制御部42は、再び、タイムカウンタ44をリセットし、タイムカウンタ44にタイムカウント値を計数させる。
【0043】
クロック同期装置100では、上記の一連の処理、すなわち、以下の(i)~(v)の処理の実行を繰り返す。(i)タイムカウンタ44をリセットし、所定回数に亘って誤差頻度分布を算出する。(ii)ピークタイミング誤差δtpおよびタイムカウント値に基づき周波数制御値Δfsを算出する。(iii)ピークタイミング誤差δtpに基づき位相制御値Δθを算出する。(iv)周波数制御値Δfsに基づきクロック信号CLの周波数を調整する。(v)位相制御値Δθに基づきクロック信号CLの位相を変化させ、ピークタイミング誤差を補償する。
【0044】
本実施形態に係る統計的制御によれば、ピークタイミング誤差δtpが補償されるようにクロック信号CLの位相および周波数が調整される。ピークタイミング誤差δtpは、基準信号Sの周波数の揺らぎがある場合において、基準信号Sの真の周波数と、N分周されたクロック信号の周波数の差異に対応する。したがって、統計的制御によれば、基準信号Sの周波数の揺らぎがある場合であっても、基準信号Sの真の周波数に基づいて、クロック信号CLの周波数および位相を合わせることができる。
【符号の説明】
【0045】
12 基準信号生成器、14 比較器、16 クロック生成器、18 カウンタ、20 制御値決定部、22 セレクタ、24 クロック制御部、40 メモリ、42 統計制御部、44 タイムカウンタ、46 位相量記憶部、50-1,50-2 誤差頻度分布、 100 クロック同期装置。
図1
図2
図3