特開 2022-167527 メモリアクセス装置、メモリアクセス方法、及びメモリアクセスプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022167527

(43)【公開日】2022-11-04

(54)【発明の名称】メモリアクセス装置、メモリアクセス方法、及びメモリアクセスプログラム

(51)【国際特許分類】

   G06F 12/06 20060101AFI20221027BHJP

   G06F 12/02 20060101ALI20221027BHJP

【ＦＩ】

G06F12/06 550A

G06F12/02 580J

G06F12/02 510B

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021073371

(22)【出願日】2021-04-23

(71)【出願人】

【識別番号】301072650

【氏名又は名称】ＮＥＣスペーステクノロジー株式会社

(74)【代理人】

【識別番号】100109313

【弁理士】

【氏名又は名称】机 昌彦

(74)【代理人】

【識別番号】100149618

【弁理士】

【氏名又は名称】北嶋 啓至

(72)【発明者】

【氏名】久保 賢治

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160AA12

5B160AB17

5B160CD05

(57)【要約】      （修正有）

【課題】メモリに対するバーストアクセスにおいて、入力データ以外の無駄なデータのメモリへの書き込みを抑制するメモリアクセス装置、方法及びプログラムを提供する。
【解決手段】メモリアクセス装置１００は、外部から入力した複数の入力データを入力順に分割又は連接した後に、複数の入力データの連続した部分を含むセグメントデータを生成し、セグメントデータにおける複数の入力データの各々の先頭位置を表す先頭位置データを生成し、セグメントデータ及び先頭位置データを含むセグメントを生成する符号化手段１１０と、生成されたセグメントを１個以上のセグメント単位でメモリへ書き込むと共に、メモリからセグメントを１個以上のセグメント単位で読み出すメモリ制御手段１２０と、メモリから読み出されたセグメントに基づいて、外部から入力した複数の入力データを再構成し、再構成したデータを外部へ出力する復号化手段１３０と、を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

外部から入力した複数の入力データを入力順に分割又は連接した後に、
前記複数の入力データの連続した部分を含むセグメントデータを生成し、
前記セグメントデータにおける前記複数の入力データの各々の先頭位置を表す先頭位置データを生成し、
前記セグメントデータ及び前記先頭位置データを含むセグメントを生成する
符号化手段と、
生成された前記セグメントを１個以上のセグメント単位でメモリへ書き込むと共に、
前記メモリから前記セグメントを１個以上のセグメント単位で読み出す
メモリ制御手段と、
前記メモリから読み出された前記セグメントに基づいて、前記外部から入力した複数の入力データを再構成し、再構成した前記外部から入力した複数の入力データを外部へ出力する復号化手段と
を備えたメモリアクセス装置。

【請求項2】

前記各入力データのデータ長の下限値が、前記セグメントデータのデータ長のｎ（ｎは２以上の整数）分の１以上であるように、前記各入力データ及び前記セグメントの規格が定められており、
前記セグメントはｎ個の前記先頭位置データを含む
請求項１に記載のメモリアクセス装置。

【請求項3】

前記各入力データは、
前記各入力データが含むコンテンツを表すコンテンツデータと、
前記コンテンツデータのデータ長を表すコンテンツデータ長と
を含む
請求項１に記載のメモリアクセス装置。

【請求項4】

前記各入力データのデータ長の下限値が、前記セグメントデータのデータ長のｎ（ｎは２以上の整数）分の１以上であるように、前記各入力データ及び前記セグメントの規格が定められており、
前記セグメントはｎより小さい個数の前記先頭位置データを含む
を含む請求項３に記載のメモリアクセス装置。

【請求項5】

外部から入力した複数の入力データを入力順に分割又は連接した後に、
前記複数の入力データの連続した部分を含むセグメントデータを生成し、
前記セグメントデータにおける前記複数の入力データの各々の先頭位置を表す先頭位置データを生成し、
前記セグメントデータ及び前記先頭位置データを含むセグメントを生成する
符号化処理と、
生成された前記セグメントを１個以上のセグメント単位でメモリへ書き込むと共に、
前記メモリから前記セグメントを１個以上のセグメント単位で読み出す
メモリ制御処理と、
前記メモリから読み出された前記セグメントに基づいて、前記外部から入力した複数の入力データを再構成し、再構成した前記外部から入力した複数の入力データを外部へ出力する復号化処理と
を行うメモリアクセス方法。

【請求項6】

外部から入力した複数の入力データを入力順に分割又は連接した後に、
前記複数の入力データの連続した部分を含むセグメントデータを生成し、
前記セグメントデータにおける前記複数の入力データの各々の先頭位置を表す先頭位置データを生成し、
前記セグメントデータ及び前記先頭位置データを含むセグメントを生成する
符号化処理と、
生成された前記セグメントを１個以上のセグメント単位でメモリへ書き込むと共に、
前記メモリから前記セグメントを１個以上のセグメント単位で読み出す
メモリ制御処理と、
前記メモリから読み出された前記セグメントに基づいて、前記外部から入力した複数の入力データを再構成し、再構成した前記外部から入力した複数の入力データを外部へ出力する復号化処理と
をコンピュータに実行させるメモリアクセスプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、メモリにおけるデータへアクセス（書き込み及び読み出し）する技術に関する。

【背景技術】

【0002】

メモリへのアクセスを高速化するため、バースト処理によってメモリへアクセス（以降、「バーストアクセス」と称す）することがある。バーストアクセスにおいて一度にメモリへアクセスされるデータ長は、所定長（「セグメント長」と称す）に規定されている。一方、書き込まれるべきデータ（入力データ）のデータ長は、データ毎に異なる。

【0003】

メモリへのアクセスを高速化する技術の一例が、特許文献１に開示されている。特許文献１のメモリアクセス制御回路では、データ処理装置からなされた同期型メモリに対するデータ転送要求が、データ転送量が一度にバースト転送されるデータ量で複数のデータ転送要求に分割される。ここで、分割された各データ転送要求では、一度に転送されるデータが単一のメモリバンク内のデータに限定される。分割されたデータ転送要求は、各メモリバンクに対するデータ転送要求が１つずつ組み合わせられたデータ転送要求に組み立てられて、複数の新たなデータ転送要求として出力される。上記構成の結果、特許文献１のメモリアクセス制御回路では、複数のメモリバンクに格納された連続的なデータに対し、データ処理装置が効率的にアクセスする。

【0004】

しかしながら、メモリからのデータの読み出しに特許文献１の技術を利用しても、メモリ上の各セグメントにおける所望のデータが占める比率が低いという問題を解決できない。

【0005】

図９は、本発明で参照するバーストアクセス技術を説明する模式図である。本バーストアクセス技術では、図９に示すように、入力データがセグメント長に満たない部分（図９の中段における斜線網掛け部分）もメモリへ書き込まれる。そのため、入力データ以外の無駄なデータが書き込まれるメモリ上の領域が発生し、メモリの利用効率が低下する。又、メモリから読み出されたデータは、入力データ以外の不要なデータを含むため、出力されるデータ（出力データ）は、入力データ以外の不要なデータ（図９の下段における斜線網掛け部分）を含む。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００６－２６８８０１号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明で参照するバーストアクセス技術において上述したように、入力データのデータ長がバーストアクセスにおけるセグメント長に対して増減する場合、入力データ以外の無駄なデータがメモリに対して書き込み又は読み出しされることがある。その結果、メモリに占める入力データの割合（メモリの利用効率）が低下し、アクセス速度が低下し、出力データに入力データ以外の無駄なデータが含まれる割合が高いという問題があった。

【0008】

本発明の目的は、上記の課題に鑑みてなされたもので、メモリに対するバーストアクセスにおいて、入力データ以外の無駄なデータのメモリへの書き込みを抑制することにある。

【課題を解決するための手段】

【0009】

本発明の一態様において、メモリアクセス装置は、外部から入力した複数の入力データを入力順に分割又は連接した後に、複数の入力データの連続した部分を含むセグメントデータを生成し、セグメントデータにおける複数の入力データの各々の先頭位置を表す先頭位置データを生成し、セグメントデータ及び先頭位置データを含むセグメントを生成する符号化手段と、生成されたセグメントを１個以上のセグメント単位でメモリへ書き込むと共に、メモリからセグメントを１個以上のセグメント単位で読み出すメモリ制御手段と、メモリから読み出されたセグメントに基づいて、外部から入力した複数の入力データを再構成し、再構成した外部から入力した複数の入力データを外部へ出力する復号化手段とを含む。

【0010】

本発明の一態様において、メモリアクセス方法は、外部から入力した複数の入力データを入力順に分割又は連接した後に、複数の入力データの連続した部分を含むセグメントデータを生成し、セグメントデータにおける複数の入力データの各々の先頭位置を表す先頭位置データを生成し、セグメントデータ及び先頭位置データを含むセグメントを生成する符号化処理と、生成されたセグメントを１個以上のセグメント単位でメモリへ書き込むと共に、メモリからセグメントを１個以上のセグメント単位で読み出すメモリ制御処理と、メモリから読み出されたセグメントに基づいて、外部から入力した複数の入力データを再構成し、再構成した外部から入力した複数の入力データを外部へ出力する復号化処理とを行う。

【0011】

本発明の一態様において、メモリアクセスプログラムは、外部から入力した複数の入力データを入力順に分割又は連接した後に、複数の入力データの連続した部分を含むセグメントデータを生成し、セグメントデータにおける複数の入力データの各々の先頭位置を表す先頭位置データを生成し、セグメントデータ及び先頭位置データを含むセグメントを生成する符号化処理と、生成されたセグメントを１個以上のセグメント単位でメモリへ書き込むと共に、メモリからセグメントを１個以上のセグメント単位で読み出すメモリ制御処理と、メモリから読み出されたセグメントに基づいて、外部から入力した複数の入力データを再構成し、再構成した外部から入力した複数の入力データを外部へ出力する復号化処理とをコンピュータに実行させる。

【発明の効果】

【0012】

本発明によれば、メモリに対するバーストアクセスにおいて、入力データ以外の無駄なデータのメモリへの書き込みを抑制することができるという効果がある。

【図面の簡単な説明】

【0013】

【図1】本発明の第１実施形態におけるメモリアクセス装置の構成の一例を示すブロック図である。

【図2】本発明の第１実施形態におけるセグメント構造の一例を示す図である。

【図3】本発明の第１実施形態におけるメモリアクセス装置の動作を説明する模式図である。

【図4】本発明の第２実施形態におけるメモリアクセス装置の構成の一例を示すブロック図である。

【図5】本発明の第２実施形態におけるセグメント構造の一例を示す図である。

【図6】本発明の第２実施形態におけるメモリアクセス装置の動作を説明する模式図である。

【図7】本発明の第２実施形態の変形例におけるメモリアクセス装置の動作を説明する模式図である。

【図8】本発明の各実施形態におけるメモリアクセス装置を実現可能なハードウェア構成の一例を示すブロック図である。

【図9】本発明で参照するバーストアクセス技術を説明する模式図である。

【発明を実施するための形態】

【0014】

以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、すべての図面において、同等の構成要素には同じ符号を付し、適宜説明を省略する。
（第１実施形態）
本発明の各実施形態の基本である、本発明の第１実施形態について説明する。

【0015】

本実施形態における構成について説明する。

【0016】

図１は、本発明の第１実施形態におけるメモリアクセス装置の構成の一例を示すブロック図である。図１に示すように、本実施形態のメモリアクセス装置１００は、符号化部１１０と、メモリ制御部１２０と、復号化部１３０とを含む。

【0017】

符号化部１１０は、外部から入力した複数の入力データを入力順に分割又は連接して、セグメントを生成する。ここで、セグメントは、セグメントデータ及び先頭位置データを含む。セグメントデータは、入力順に分割又は連接された後の複数の入力データのうちで連続した部分を含む。先頭位置データは、複数の入力データのうちの各入力データの先頭位置を表すデータであって、各入力データの先頭位置についてセグメントデータ内での位置を表すデータである。

【0018】

メモリ制御部１２０は、生成されたセグメントを１個以上のセグメント単位でメモリ２００へ書き込むと共に、メモリ２００からセグメントを１個以上のセグメント単位で読み出す。メモリ２００は、バーストアクセス時に、１個以上のセグメント単位でデータの書き込み及び読み出しを行う。

【0019】

復号化部１３０は、メモリ２００から読み出されたセグメントに基づいて、外部から入力した複数の入力データを再構成し、再構成した外部から入力した複数の入力データを外部へ出力する。ここで、入力データを再構成するとは、メモリ２００から読み出されたセグメントに基づいて、外部から入力された複数の入力データのそれぞれを分離して外部へ出力することである。

【0020】

図２は、本発明の第１実施形態におけるセグメントの構成の一例を示す図である。セグメントは、セグメントヘッダー部とセグメントデータ部とを含む。

【0021】

セグメントデータ部は、固定長（例えば、（セグメント長－２ｎ）オクテット；「セグメントデータ長」と称す）となるように設定されており、セグメントデータを格納する。セグメントデータは、１個以上の入力データの全体又は部分を、入力された順に一定のセグメントデータ長に分割又は連接（結合）したものである。入力データ、又は入力データがセグメントデータに分割された際に残った入力データ（「先行入力データ」と称す）がセグメントデータ長に満たない場合には、先行入力データに次の入力データ（「後続入力データ」と称す）を連接してセグメントデータにされる。そのため、セグメントは、セグメントデータ内に複数の入力データの全体又は部分を含むことが可能である。

【0022】

本実施形態では、入力データ長の下限値がセグメントデータ長のｎ（ｎは２以上の整数）分の１以上であるように、入力データ及びセグメントの規格が定められていることとする（本制限がない変形例については、第２実施形態において後述する）。そのため、本実施形態では、１個のセグメントは、最大ｎ個の入力データの全体、又は最大ｎ＋１個の入力データの部分を含み得る。即ち、セグメントデータ部は、１個以上のｎ＋１個以下の入力データの全体又は部分を含み得る。

【0023】

セグメントヘッダー部は、固定長（例えば、２ｎオクテット；「セグメントヘッダー長」と称す）を有し、セグメントヘッダーを格納する。セグメントヘッダーは、ｎ個の先頭位置データを含む。ｉ（ｉは１≦ｉ≦ｎを満たす整数）番目の先頭位置データ（図２ではＨＰｉで示す）は、セグメントデータ部に格納された各入力データの先頭位置のうち、ｉ番目の先頭位置を保持するデータである。先頭位置は、セグメントデータ部における位置を表す。以下では、先頭位置がセグメントデータ部の最初のオクテットからの距離（オクテット数）で表現される場合を例に説明するが、本実施形態における先頭位置の表現はこれに限られない。

【0024】

本実施形態における動作について説明する。

【0025】

図３は、本発明の第１実施形態におけるメモリアクセス装置の動作を説明する模式図である。図３では、ｎが３である場合を例に説明する（ｎが２の場合の動作については、第２実施形態を参照）。図３では、“Ａ”、“Ｂ”、“Ｃ”、“Ｄ”、及び“Ｅ”は各入力データを表し、添字付きの英字は英字で示される各入力データが分割された分割データを表し、“ＥＯＦ”は入力データの終わりを示す信号を表し、“＊”は任意のパディングデータを表すこととする。又、図３では、値“０”、“Ｘ”、“Ｙ”、“Ｚ”、“Ｗ”、及び“Ｖ”は、セグメントデータ部における位置を表し、無効値“－”は無効な位置（位置が指定されていないこと）を表し、特殊値“／”は入力データの終わりを表すこととする。ここで、無効値及び特殊値はそれぞれ、先頭位置データの値として通常使われない所定の値で、例えば、０ｘｆｆｆｆ（１６進数表記）、０ｘｆｆｆｅ（１６進数表記）である。図３に示すように、符号化部１１０は、セグメントデータ部において、入力データのｉ番目の先頭位置が含まれる場合に、ｉ番目の先頭位置をｉ番目の先頭位置データに保持する。

【0026】

例えば、まず、セグメントデータ部より入力データＡが長いので、符号化部１１０は、セグメントデータ部に分割データＡ１を保持させる（図３の左から１番目のセグメント）。そして、符号化部１１０は、セグメントデータ部における入力データＡの１番目の先頭位置０を１番目の先頭位置データに保持させる。符号化部１１０は、他の先頭位置データには無効値を保持させる。

【0027】

次に、符号化部１１０は、入力データＡを分割途中のセグメントにおいて、セグメントデータ部に分割データＡ２を保持させる（図３の左から２番目のセグメント）。そして、セグメントデータ部に入力データの先頭が含まれないので、符号化部１１０は、全ての先頭位置データには無効値を保持させる。

【0028】

続いて、残っている入力データＡ（Ａ３）がセグメントデータ部よりも短いので、符号化部１１０は、セグメントデータ部に分割データＡ３を保持させる（図３の左から３番目のセグメント）。そして、符号化部１１０は、後続入力データＢを待ち、先行入力データＡ３に後続入力データＢの分割データＢ１を連接してセグメントデータ部に格納する。ここで、符号化部１１０は、セグメントデータ部における、入力データＢの１番目の先頭位置Ｘを１番目の先頭位置データに保持させ、他の先頭位置データには無効値を保持させる。

【0029】

続いて、残っている入力データＢ（Ｂ２）がセグメントデータ部よりも短いので、符号化部１１０は、セグメントデータ部に分割データＢ２を保持させる（図３の左から４番目のセグメント）。そして、符号化部１１０は、後続入力データＣ、Ｄ、及びＥを待ち、先行入力データＢの分割データＢ２に後続入力データＣ及びＤ、並びに、後続入力データＥの分割データＥ１を連接してセグメントデータ部に格納する。ここで、符号化部１１０は、セグメントデータ部において、入力データＣの１番目の先頭位置Ｙを１番目の先頭位置データに保持させ、入力データＤの２番目の先頭位置Ｚを２番目の先頭位置データに保持させ、入力データＥの３番目の先頭位置Ｗを３番目の先頭位置データに保持させる。

【0030】

続いて、残っている入力データＥ（Ｅ２）がセグメントデータ部よりも短いので、符号化部１１０は、セグメントデータ部に分割データＥ２を保持させる（図３の左から５番目のセグメント）。そして、符号化部１１０は、入力データの終わりを待ち、先行入力データＥの分割データＥ２にパディングデータ“＊”を連接してセグメントデータ部に格納する。ここで、符号化部１１０は、セグメントデータ部において、“ＥＯＦ”の最初の先頭位置Ｖを１番目の先頭位置データに保持させ、位置Ｖが入力データの終わりであることを示す特殊値“／”を２番目の先頭位置データに保持させ、処理を終了する。

【0031】

このように、符号化部１１０は、入力データを分割又は連接してセグメントを生成し、生成したセグメントをメモリ制御部１２０へ出力する。

【0032】

メモリ制御部１２０は、符号化部１１０から入力したセグメントを１個以上のセグメント単位でメモリ２００へ順次書き込む。

【0033】

メモリ制御部１２０は、メモリ２００から１個以上のセグメント単位でセグメントを順次読み出し、読み出したセグメントを復号化部１３０へ出力する。

【0034】

復号化部１３０は、メモリ制御部１２０を介して、メモリ２００に書き込まれたセグメントを読み出す。そして、復号化部１３０は、読み出したセグメントの先頭位置データに基づいて、入力データを再構成し、再構成した入力データを出力データとして外部へ出力する。ここで、１個のセグメントは、最大ｎ個の入力データの全体、又は最大ｎ＋１個の入力データの部分を含み得る。即ち、１個のセグメントは、最大ｎ個の入力データの先頭位置を含み得る。各セグメントの先頭位置データはそれぞれ、そのセグメントにおける入力データのｉ番目の先頭位置を保持している。つまり、全ての入力データの先頭位置は、何れかのセグメントの、何れかの先頭位置データによって保持されている。従って、復号化部１３０は、読み出したセグメントの先頭位置データに基づいて、入力データを再構成することができる。

【0035】

復号化部１３０は、ある入力データの再構成に必要な、後続入力データの先頭位置がある時点で未取得であっても、更に後続セグメントを読み込むことによって、後続入力データの先頭位置を示す先頭位置データを取得できる。

【0036】

復号化部１３０は、再構成が完了した入力データを出力データとして順次外部へ出力する。

【0037】

例えば、まず、復号化部１３０は、第１のセグメントを入力する（図３の左から１番目のセグメント）。第１のセグメントは、１番目の先頭位置データに値“０”を保持し、２及び３番目の先頭位置データに無効値を保持している。このため、復号化部１３０は、第１のセグメントに１番目の入力データＡの分割データＡ１が先頭から格納されていると判断する。

【0038】

次に、復号化部１３０は、第２のセグメントを入力する（図３の左から２番目のセグメント）。第２のセグメントは全ての先頭位置データに無効値を保持している。このため、復号化部１３０は、第２のセグメントに１番目の入力データＡの分割データＡ２が継続して格納されていると判断する。

【0039】

続いて、復号化部１３０は、第３のセグメントを入力する（図３の左から３番目のセグメント）。第３のセグメントは、１番目の先頭位置データに値“Ｘ”を保持し、２及び３番目の先頭位置データに無効値を保持している。このため、復号化部１３０は、第３のセグメントの位置“Ｘ”の直前までに、１番目の入力データＡの分割データＡ３が格納されていると判断する。そして、復号化部１３０は、第３のセグメントの位置“Ｘ”以降に２番目の入力データＢの分割データＢ１が格納されていると判断する。復号化部１３０は、入力データＡを再構成できたので、再構成した入力データＡを出力データとして外部へ出力する。

【0040】

続いて、復号化部１３０は、第４のセグメントを入力する（図３の左から４番目のセグメント）。第４のセグメントは、１番目の先頭位置データに値“Ｙ”を保持しており、２番目の先頭位置データに値“Ｚ”を保持しており、３番目の先頭位置データに値“Ｗ”を保持している。このため、復号化部１３０は、第４のセグメントの、位置“Ｙ”の直前までに２番目の入力データＢの分割データＢ２が格納されており、位置“Ｙ”から位置“Ｚ”の直前までに３番目の入力データＣが格納されており、位置“Ｚ”から位置“Ｗ”の直前までに４番目の入力データＤが格納されていると判断する。そして、復号化部１３０は、第４のセグメントの位置“Ｗ”以降に５番目の入力データＥの分割データＥ１が格納されていると判断する。復号化部１３０は、入力データＢ、Ｃ、及びＤを再構成できたので、再構成した入力データＢ、Ｃ、及びＤを出力データとして外部へ出力する。

【0041】

続いて、復号化部１３０は、第５のセグメントを入力する（図３の左から５番目のセグメント）。第５のセグメントは、１番目の先頭位置データに値“Ｖ”を保持しており、２番目の先頭位置データに特殊値“／”を保持している。このため、復号化部１３０は、第５のセグメントの位置“Ｖ”の直前までに５番目の入力データＥの分割データＥ２が格納されていると判断する。そして、復号化部１３０は、第５のセグメントの位置“Ｖ”が入力データの終わりであると判断する。復号化部１３０は、入力データＥを再構成できたので、再構成した入力データＥを出力データとして外部へ出力して、処理を終了する。

【0042】

このように、復号化部１３０は、メモリ制御部１２０を介して、メモリ２００に書き込まれたセグメントを読み出し、読み出したセグメントの先頭位置データに基づいて入力データを再構成し、再構成した入力データを出力データとして外部へ出力する。

【0043】

以上、本実施形態における動作について、ｎが３である場合を例に説明した。しかしながら、本実施形態におけるｎは３に限定されず、ｎが２又はｎが４以上であってもよいことは明らかである。

【0044】

以上説明したように、本実施形態では、セグメントはセグメントヘッダー部とセグメントデータ部とを含む。そして、入力データ長の下限値がセグメントデータ長のｎ分の１以上であるように、入力データ及びセグメントの規格が定められている。そのため、セグメントデータ部は、１個以上のｎ＋１個以下の入力データの全体又は部分を含み得る。セグメントヘッダー部は、ｎ個の先頭位置データを含む。ｉ番目の先頭位置データは、セグメントデータ部に格納された各入力データの先頭位置のうち、ｉ番目の先頭位置を保持する。本実施形態のメモリアクセス装置１００は、符号化部１１０と、メモリ制御部１２０と、復号化部１３０とを含む。符号化部１１０は、入力データを分割又は連接してセグメントを生成し、生成したセグメントをメモリ制御部１２０へ出力する。メモリ制御部１２０は、符号化部１１０から入力したセグメントを１個以上のセグメント単位でメモリ２００へ書き込む。メモリ制御部１２０は、メモリ２００からデータを１個以上のセグメント単位で読み出し、読み出したセグメントを復号化部１３０へ出力する。復号化部１３０は、メモリ制御部１２０からセグメントを入力し、入力したセグメントの先頭位置データに基づいて、入力データを再構成し、再構成した入力データを出力データとして外部へ出力する。ここで、各セグメントのｉ番目の先頭位置データはそれぞれ、そのセグメントにおける入力データのｉ番目の先頭位置を保持している。即ち、全ての入力データの先頭位置は、何れかのセグメントの、何れかの先頭位置データによって保持されている。つまり、復号化部１３０は、読み出したセグメントの先頭位置データに基づいて、入力データを再構成することができる。

【0045】

従って、本実施形態のメモリアクセス装置１００には、メモリに対するバーストアクセスにおいて、入力データ以外の無駄なデータのメモリへの書き込みを抑制することができるという効果がある。

【0046】

その結果、本実施形態のメモリアクセス装置１００では、メモリの利用効率が向上し、アクセス速度が向上し、出力データに入力データ以外の無駄なデータが含まれる割合が低下する。

【0047】

尚、上述の説明では、各入力データのデータ長の下限値が、セグメントデータのデータ長のｎ分の１以上であるように、入力データ及びセグメントの規格が定められている場合について説明した。しかしながら、本実施形態では、入力データ長の下限値とセグメントデータ長との関係は特に定められていなくてもよい。あるいは、本実施形態では、各入力データのデータ長の下限値が、セグメントデータのデータ長のｎ分の１以上であるが、セグメントはｎより小さい個数の先頭位置データを含んでもよい。そして、これらの場合には、入力データがコンテンツデータ（各入力データが含むコンテンツ）とコンテンツデータ長（コンテンツデータのデータ長）とを含む。本実施形態のこのような変形例については、第２実施形態において後述する。
（第２実施形態）
本発明の第１実施形態を基本とする、本発明の第２実施形態について説明する。本実施形態では、入力データ長の下限値がセグメントデータ長の２分の１以上であるように、入力データ及びセグメントの規格が定められている。

【0048】

本実施形態における構成について説明する。

【0049】

図４は、本発明の第２実施形態におけるメモリアクセス装置の構成の一例を示すブロック図である。図４に示すように、本実施形態のメモリアクセス装置１０５は、符号化部１１５と、メモリ制御部１２５と、復号化部１３５とを含む。

【0050】

符号化部１１５は、メモリ２００上の書き込み先の先頭アドレスを指定した上で、外部から入力データを入力して、入力データのデータ長に応じて、セグメントを生成し、生成したセグメントをメモリ制御部１２５へ出力する。

【0051】

メモリ制御部１２５は、メモリ２００上の書き込み先の先頭アドレスを指定した上で、符号化部１１５から入力したセグメントを１個以上のセグメント単位でメモリ２００上の書き込み先の先頭アドレスから始まる連続した領域へ書き込む。又、メモリ制御部１２５は、メモリ２００上の読み出し元の先頭アドレスを指定した上で、メモリ２００上の読み出し元の先頭アドレスから始まる連続した領域からデータを１個以上のセグメント単位で読み出し、読み出したセグメントを復号化部１３５へ出力する。

【0052】

復号化部１３５は、メモリ２００上の読み出し元の先頭アドレスを指定した上で、メモリ制御部１２５を介して、メモリ２００に書き込まれたセグメントを読み出し、読み出したセグメントから入力データを再構成し、再構成した入力データを出力データとして外部へ出力する。

【0053】

図５は、本発明の第２実施形態におけるセグメントの構成の一例を示す図である。セグメントは、セグメントヘッダー部とセグメントデータ部とを含む。

【0054】

セグメントデータ部は、固定長（例えば、（セグメント長－４）オクテット；セグメントデータ長）となるように設定されており、セグメントデータを格納する。セグメントデータは、１個以上の入力データの全体又は部分を、入力された順に一定のセグメントデータ長に分割又は連接（結合）したものである。入力データ、又は入力データがセグメントデータに分割された際に残った入力データ（先行入力データ）がセグメントデータ長に満たない場合には、先行入力データに次の入力データ（後続入力データ）を連接してセグメントデータにされる。そのため、セグメントは、セグメントデータ内に複数の入力データの全体又は部分を含むことが可能である。

【0055】

本実施形態では、入力データ長の下限値がセグメントデータ長の２分の１以上であるように、入力データ及びセグメントの規格が定められていることとする（本制限がない本実施形態の変形例については後述する）。そのため、本実施形態では、１個のセグメントは、最大２個の入力データの全体、又は最大３個の入力データの部分を含み得る。即ち、セグメントデータ部は、１個以上の３個以下の入力データの全体又は部分を含み得る。

【0056】

セグメントヘッダー部は、固定長（例えば、４オクテット；セグメントヘッダー長）を有し、セグメントヘッダーを格納する。セグメントヘッダーは、ＦＨＰ（First Header Point；先頭位置データの一例）とＬＨＰ（Last Header Point；先頭位置データの一例）とを含む。ＦＨＰは、セグメントデータ部に格納された各入力データの先頭位置のうち、最初の先頭位置を保持するデータである。ＬＨＰは、セグメントデータ部に格納された各入力データの先頭位置のうち、最後の先頭位置を保持するデータである。先頭位置は、セグメントデータ部における位置を表す。以下では、先頭位置がセグメントデータ部の最初のオクテットからの距離（オクテット数）で表現される場合を例に説明するが、本実施形態における先頭位置の表現はこれに限られない。

【0057】

本実施形態における動作について説明する。

【0058】

図６は、本発明の第２実施形態におけるメモリアクセス装置の動作を説明する模式図である。図６では、“Ａ”、“Ｂ”、“Ｃ”、及び“Ｄ”は各入力データを表し、添字付きの英字は英字で示される各入力データが分割された分割データを表し、“ＥＯＦ”は入力データの終わりを示す信号を表し、“＊”は任意のパディングデータを表すこととする。又、図６では、値“０”、“Ｘ”、“Ｙ”、“Ｚ”、及び“Ｖ”は、セグメントデータ部における位置を表し、無効値“－”は無効な位置（位置が指定されていないこと）を表し、特殊値“／”は入力データの終わりを表すこととする。ここで、無効値及び特殊値はそれぞれ、ＦＨＰ及びＬＨＰの値として通常使われない所定の値で、例えば、０ｘｆｆｆｆ（１６進数表記）、０ｘｆｆｆｅ（１６進数表記）である。図６に示すように、符号化部１１５は、セグメントデータ部において、入力データの先頭位置が含まれる場合に、最初の先頭位置をＦＨＰに保持し、最後の先頭位置をＬＨＰに保持する。

【0059】

例えば、まず、セグメントデータ部より入力データＡが長いので、符号化部１１５は、セグメントデータ部に分割データＡ１を保持させる（図６の左から１番目のセグメント）。そして、符号化部１１５は、セグメントデータ部における入力データＡの最初且つ最後の先頭位置０をＦＨＰとＬＨＰの両方に保持させる。

【0060】

次に、符号化部１１５は、入力データＡを分割途中のセグメントにおいて、セグメントデータ部に分割データＡ２を保持させる（図６の左から２番目のセグメント）。そして、セグメントデータ部に入力データの先頭が含まれないので、符号化部１１５は、ＦＨＰ及びＬＨＰの両方に無効値を保持させる。

【0061】

続いて、残っている入力データＡ（Ａ３）がセグメントデータ部よりも短いので、符号化部１１５は、セグメントデータ部に分割データＡ３を保持させる（図６の左から３番目のセグメント）。そして、符号化部１１５は、後続入力データＢを待ち、先行入力データＡ３に後続入力データＢの分割データＢ１を連接してセグメントデータ部に格納する。ここで、符号化部１１５は、セグメントデータ部における、入力データＢの最初の先頭位置ＸをＦＨＰに保持させ、入力データＢの最後の先頭位置ＸをＬＨＰに保持させる。

【0062】

続いて、残っている入力データＢ（Ｂ２）がセグメントデータ部よりも短いので、符号化部１１５は、セグメントデータ部に分割データＢ２を保持させる（図６の左から４番目のセグメント）。そして、符号化部１１５は、後続入力データＣ及びＤを待ち、先行入力データＢの分割データＢ２に後続入力データＣ及び後続入力データＤの分割データＤ１を連接してセグメントデータ部に格納する。ここで、符号化部１１５は、セグメントデータ部において、入力データＣの最初の先頭位置ＹをＦＨＰに保持させ、入力データＤの最後の先頭位置ＺをＬＨＰに保持させる。

【0063】

続いて、残っている入力データＤ（Ｄ２）がセグメントデータ部よりも短いので、符号化部１１５は、セグメントデータ部に分割データＤ２を保持させる（図６の左から５番目のセグメント）。そして、符号化部１１５は、入力データの終わりを待ち、先行入力データＤの分割データＤ２にパディングデータ“＊”を連接してセグメントデータ部に格納する。ここで、符号化部１１５は、セグメントデータ部において、“ＥＯＦ”の最初の先頭位置ＹをＦＨＰに保持させ、位置Ｙが入力データの終わりであることを示す特殊値“／”をＬＨＰに保持させ、処理を終了する。

【0064】

このように、符号化部１１５は、入力データを分割又は連接してセグメントを生成し、生成したセグメントをメモリ制御部１２５へ出力する。

【0065】

メモリ制御部１２５は、符号化部１１５から入力したセグメントを１個以上のセグメント単位でメモリ２００へ順次書き込む。

【0066】

メモリ制御部１２５は、メモリ２００から１個以上のセグメント単位でセグメントを順次読み出し、読み出したセグメントを復号化部１３５へ出力する。

【0067】

復号化部１３５は、メモリ制御部１２５を介して、メモリ２００に書き込まれたセグメントを読み出す。そして、復号化部１３５は、読み出したセグメントのＦＨＰとＬＨＰに基づいて、入力データを再構成し、再構成した入力データを出力データとして外部へ出力する。ここで、１個のセグメントは、最大２個の入力データの全体、又は最大３個の入力データの部分を含み得る。即ち、１個のセグメントは、最大２個の入力データの先頭位置を含み得る。各セグメントのＦＨＰとＬＨＰはそれぞれ、そのセグメントにおける入力データの最初の先頭位置と最後の先頭位置を保持している。つまり、全ての入力データの先頭位置は、何れかのセグメントの、ＦＨＰ又はＬＨＰによって保持されている。従って、復号化部１３５は、読み出したセグメントのＦＨＰとＬＨＰに基づいて、入力データを再構成することができる。

【0068】

復号化部１３５は、ある入力データの再構成に必要な、後続入力データの先頭位置がある時点で未取得であっても、更に後続セグメントを読み込むことによって、後続入力データの先頭位置を示すＦＨＰ又はＬＨＰを取得できる。

【0069】

復号化部１３５は、再構成が完了した入力データを出力データとして順次外部へ出力する。

【0070】

例えば、まず、復号化部１３５は、第１のセグメントを入力する（図６の左から１番目のセグメント）。第１のセグメントはＦＨＰ及びＬＨＰに値“０”を保持している。このため、復号化部１３５は、第１のセグメントに１番目の入力データＡの分割データＡ１が先頭から格納されていると判断する。

【0071】

次に、復号化部１３５は、第２のセグメントを入力する（図６の左から２番目のセグメント）。第２のセグメントはＦＨＰ及びＬＨＰに無効値を保持している。このため、復号化部１３５は、第２のセグメントに１番目の入力データＡの分割データＡ２が継続して格納されていると判断する。

【0072】

続いて、復号化部１３５は、第３のセグメントを入力する（図６の左から３番目のセグメント）。第３のセグメントはＦＨＰ及びＬＨＰに値“Ｘ”を保持している。このため、復号化部１３５は、第３のセグメントの、位置“Ｘ”の直前までに１番目の入力データＡの分割データＡ３が格納されており、位置“Ｘ”以降に２番目の入力データＢの分割データＢ１が格納されていると判断する。復号化部１３５は、入力データＡを再構成できたので、再構成した入力データＡを出力データとして外部へ出力する。

【0073】

続いて、復号化部１３５は、第４のセグメントを入力する（図６の左から４番目のセグメント）。第４のセグメントは、ＦＨＰに値“Ｙ”を保持しており、ＬＨＰに値“Ｚ”を保持している。このため、復号化部１３５は、第４のセグメントの、位置“Ｙ”の直前までに２番目の入力データＢの分割データＢ２が格納されており、位置“Ｙ”から位置“Ｚ”の直前までに３番目の入力データＣが格納されていると判断する。そして、復号化部１３５は、第４のセグメントの位置“Ｚ”以降に４番目の入力データＤの分割データＤ１が格納されていると判断する。復号化部１３５は、入力データＢ及びＣを再構成できたので、再構成した入力データＢ及びＣを出力データとして外部へ出力する。

【0074】

続いて、復号化部１３５は、第５のセグメントを入力する（図６の左から５番目のセグメント）。第５のセグメントは、ＦＨＰに値“Ｖ”を保持しており、ＬＨＰに特殊値“／”を保持している。このため、復号化部１３５は、第５のセグメントの、位置“Ｖ”の直前までに４番目の入力データＤの分割データＤ２が格納されており、位置“Ｖ”が入力データの終わりであると判断する。復号化部１３５は、入力データＤを再構成できたので、再構成した入力データＤを出力データとして外部へ出力して、処理を終了する。

【0075】

このように、復号化部１３５は、メモリ制御部１２５を介して、メモリ２００に書き込まれたセグメントを読み出し、読み出したセグメントのＦＨＰとＬＨＰに基づいて入力データを再構成し、再構成した入力データを出力データとして外部へ出力する。

【0076】

以上説明したように、本実施形態では、セグメントはセグメントヘッダー部とセグメントデータ部とを含む。そして、入力データ長の下限値がセグメントデータ長の２分の１以上であるように、入力データ及びセグメントの規格が定められている。そのため、セグメントデータ部は、１個以上の３個以下の入力データの全体又は部分を含み得る。セグメントヘッダー部は、ＦＨＰとＬＨＰとを含む。ＦＨＰは、セグメントデータ部に格納された各入力データの先頭位置のうち、最初の先頭位置を保持する。ＬＨＰは、セグメントデータ部に格納された各入力データの先頭位置のうち、最後の先頭位置を保持する。本実施形態のメモリアクセス装置１０５は、符号化部１１５と、メモリ制御部１２５と、復号化部１３５とを含む。符号化部１１５は、入力データを分割又は連接してセグメントを生成し、生成したセグメントをメモリ制御部１２５へ出力する。メモリ制御部１２５は、符号化部１１５から入力したセグメントを１個以上のセグメント単位でメモリ２００へ書き込む。メモリ制御部１２５は、メモリ２００からデータを１個以上のセグメント単位で読み出し、読み出したセグメントを復号化部１３５へ出力する。復号化部１３５は、メモリ制御部１２５からセグメントを入力し、入力したセグメントのＦＨＰとＬＨＰに基づいて、入力データを再構成し、再構成した入力データを出力データとして外部へ出力する。ここで、各セグメントのＦＨＰとＬＨＰはそれぞれ、そのセグメントにおける入力データの最初の先頭位置と最後の先頭位置を保持している。即ち、全ての入力データの先頭位置は、何れかのセグメントの、ＦＨＰ又はＬＨＰによって保持されている。つまり、復号化部１３５は、読み出したセグメントのＦＨＰとＬＨＰに基づいて、入力データを再構成することができる。

【0077】

従って、本実施形態のメモリアクセス装置１０５には、メモリに対するバーストアクセスにおいて、入力データ以外の無駄なデータのメモリへの書き込みを抑制することができるという効果がある。

【0078】

その結果、本実施形態のメモリアクセス装置１０５では、メモリの利用効率が向上し、アクセス速度が向上し、出力データに入力データ以外の無駄なデータが含まれる割合が低下する。
（変形例）
本実施形態における変形例について説明する。本変形例では、セグメントの規格は本実施形態において上述した通りである。一方、入力データ長の下限値とセグメントデータ長との関係は、特に定められていないこととする。但し、入力データは、各入力データが含むコンテンツを表すコンテンツデータと、コンテンツデータのデータ長を表すコンテンツデータ長とを含む。

【0079】

本変形例における構成は、本実施形態において上述した通りである。

【0080】

図７は、本発明の第２実施形態の変形例におけるメモリアクセス装置の動作を説明する
模式図である。図７に示すように、本変形例における動作例では、図６に示した動作例に比べて、入力データＤが短く、入力データＥが入力データＤに後続している。本変形例では、各入力データはコンテンツデータ長とコンテンツデータとを含む。しかしながら、図７では、入力データＣ及びＤについてのみ内部構造を図示し、他の入力データについては内部構造の図示を省略している。以下では、図７に示す動作例について、上述した図６に示す動作例との差分について説明する。

【0081】

図７の左から１乃至３番目のセグメントについての符号化部１１５の動作は、上述した図６に示す動作例と同じである。

【0082】

続いて、符号化部１１５は、セグメントデータ部より残っている入力データＢ（Ｂ２）が短いので、セグメントデータ部に分割データＢ２を保持させる（図７の左から４番目のセグメント）。そして、符号化部１１５は、後続入力データＣ、Ｄ、及びＥを待ち、先行入力データＢの分割データＢ２に後続入力データＣ及びＤ、並びに、後続入力データＥの分割データＥ１を連接してセグメントデータ部に格納する。ここで、符号化部１１５は、セグメントデータ部において、入力データＣの最初の先頭位置ＹをＦＨＰに保持させ、入力データＥの最後の先頭位置ＷをＬＨＰに保持させる。

【0083】

続いて、符号化部１１５は、セグメントデータ部より残っている入力データＥ（Ｅ２）が短いので、セグメントデータ部に分割データＥ２を保持させる（図７の左から５番目のセグメント）。そして、符号化部１１５は、セグメントデータ部に入力データの先頭が含まれないので、ＦＨＰ及びＬＨＰの両方に無効値を保持させる。

【0084】

図７の左から１乃至３番目のセグメントについての復号化部１３５の動作は、上述した図６に示す動作例と同じである。

【0085】

続いて、復号化部１３５は、第４のセグメントを入力する（図７の左から４番目のセグメント）。第４のセグメントは、ＦＨＰに値“Ｙ”を保持しており、ＬＨＰに値“Ｗ”を保持している。このため、復号化部１３５は、第４のセグメントの、位置“Ｙ”の直前までに２番目の入力データＢの分割データＢ２が格納されており、位置“Ｙ”から位置“Ｗ”の直前までに３及び４番目の入力データ（Ｃ＋Ｄ）が格納されていると判断する。そして、復号化部１３５は、第４のセグメントの位置“Ｗ”以降に５番目の入力データＥの分割データＥ１が格納されていると判断する。復号化部１３５は、入力データＢ及び（Ｃ＋Ｄ）を再構成できたので、再構成した入力データＢ及び（Ｃ＋Ｄ）を出力データとして外部へ出力する。ここで、第４のセグメントは、４番目の入力データＤの先頭位置Ｚを保持していない。そのため、復号化部１３５は、３及び４番目の入力データ（Ｃ＋Ｄ）を、３番目の入力データＣと４番目の入力データＤに分離できない。

【0086】

続いて、復号化部１３５は、第５のセグメントを入力する（図７の左から５番目のセグメント）。第５のセグメントはＦＨＰ及びＬＨＰに無効値を保持している。このため、復号化部１３５は、第５のセグメントに５番目の入力データＥの分割データＥ２が継続して格納されていると判断する。

【0087】

上述したように、復号化部１３５は、３及び４番目の入力データ（Ｃ＋Ｄ）を、３番目の入力データＣと４番目の入力データＤに分離できない。しかしながら、３及び４番目の入力データ（Ｃ＋Ｄ）は、３番目の入力データＣと４番目の入力データＤの連接である。そして、各入力データＣ、Ｄはそれぞれ、コンテンツデータ長とコンテンツデータとを含む。そこで、メモリアクセス装置１０５の出力データを入力した装置又はプログラムは、出力データの構造が既知であれば、コンテンツデータ長に基づいて、３及び４番目の入力データ（Ｃ＋Ｄ）を、３番目の入力データＣと４番目の入力データＤに分離して、それぞれを処理することができる。

【0088】

従って、本変形例のメモリアクセス装置１０５には、メモリに対するバーストアクセスにおいて、入力データ以外の無駄なデータのメモリへの書き込みを抑制することができるという効果がある。但し、本変形例のメモリアクセス装置１０５では、入力データの完全な再構成には外部の装置又はプログラムを必要とする。本変形例のメモリアクセス装置１０５は、このような外部の装置又はプログラムを含んでもよい。

【0089】

本変形例が、第２実施形態のみならず、第１実施形態にも適用可能なことは明らかである。

【0090】

図８は、本発明の各実施形態におけるメモリアクセス装置を実現可能なハードウェア構成の一例を示すブロック図である。

【0091】

メモリアクセス装置９０１は、記憶装置９０２と、ＣＰＵ（Central Processing Unit）９０３と、キーボード９０４と、モニタ９０５と、Ｉ／Ｏ（Input/Output）装置９０８とを備え、これらが内部バス９０６によって接続されている。記憶装置９０２は、符号化部１１０、１１５、メモリ制御部１２０、１２５、復号化部１３０、１３５等（以下、「符号化部等」と称す）のＣＰＵ９０３の動作プログラムを格納する。ＣＰＵ９０３は、メモリアクセス装置９０１の全体を制御し、記憶装置９０２に格納された動作プログラムを実行し、Ｉ／Ｏ装置９０８によって符号化部等のプログラムの実行やデータの送受信を行なう。尚、上記のメモリアクセス装置９０１の内部構成は一例である。メモリアクセス装置９０１は、必要に応じて、キーボード９０４、モニタ９０５を接続する装置構成であってもよい。

【0092】

上述した本発明の各実施形態におけるメモリアクセス装置９０１は、専用の装置によって実現してもよいが、Ｉ／Ｏ装置９０８が外部との通信を実行するハードウェアの動作以外は、コンピュータ（情報処理装置）によっても実現可能である。この場合、係るコンピュータは、記憶装置９０２に格納されたソフトウェア・プログラムをＣＰＵ９０３に読み出し、読み出したソフトウェア・プログラムをＣＰＵ９０３において実行する。上述した各実施形態の場合、係るソフトウェア・プログラムには、上述したところの、図１及び４に示した、メモリアクセス装置の各部の機能を実現可能な記述がなされていればよい。但し、これらの各部には、適宜ハードウェアを含むことも想定される。そして、このような場合、係るソフトウェア・プログラム（コンピュータ・プログラム）は、本発明を構成すると捉えることができる。更に、係るソフトウェア・プログラムを格納した、コンピュータ読み取り可能な記憶媒体も、本発明を構成すると捉えることができる。

【0093】

以上、本発明を、上述した各実施形態およびその変形例によって例示的に説明した。しかしながら、本発明の技術的範囲は、上述した各実施形態およびその変形例に記載した範囲に限定されない。当業者には、係る実施形態に対して多様な変更又は改良を加えることが可能であることは明らかである。そのような場合、係る変更又は改良を加えた新たな実施形態も、本発明の技術的範囲に含まれ得る。そしてこのことは、特許請求の範囲に記載した事項から明らかである。

【産業上の利用可能性】

【0094】

本発明は、音声、動画、又は測定データ等の大容量データを保持する記憶装置に利用できる。

【符号の説明】

【0095】

１００、１０５ メモリアクセス装置
１１０、１１５ 符号化部
１２０、１２５ メモリ制御部
１３０、１３５ 復号化部
２００ メモリ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】