IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社デンソーの特許一覧 ▶ トヨタ自動車株式会社の特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022167605
(43)【公開日】2022-11-04
(54)【発明の名称】半導体モジュール
(51)【国際特許分類】
   H01L 25/07 20060101AFI20221027BHJP
   H01L 25/00 20060101ALI20221027BHJP
【FI】
H01L25/04 C
H01L25/00 B
【審査請求】未請求
【請求項の数】12
【出願形態】OL
(21)【出願番号】P 2021073508
(22)【出願日】2021-04-23
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(74)【代理人】
【識別番号】110001128
【氏名又は名称】弁理士法人ゆうあい特許事務所
(72)【発明者】
【氏名】小島 領太
(72)【発明者】
【氏名】山口 晃弘
(57)【要約】
【課題】放熱性を確保しつつ、ノイズの影響を抑制できる半導体モジュールを提供する。
【解決手段】基板100の一面配線111は、筐体200と電気的に接続される一面グランド配線G1、および半導体パッケージ11~14と接続された他面配線112と接続される一面主配線P1、N1を有する構成とする。基板100の一面100aには、半導体パッケージ11~14と対向する部分において、一面グランド配線G1と一面主配線P1、N1との間にYコンデンサY1~Y4を配置する。そして、対向する半導体パッケージ11~14およびYコンデンサY1~Y4は、流れる電流の向きが反対となるように配置する。
【選択図】図2
【特許請求の範囲】
【請求項1】
基板(100)に半導体パッケージ(11~14)が配置された半導体モジュールであって、
一面(100a)および前記一面と反対側の他面(100b)を有し、前記一面に形成された一面配線(111)および前記他面に形成された他面配線(112)を有する前記基板と、
スイッチング素子(Q1~Q4)が形成された半導体チップ(30)を有すると共に前記半導体チップと電気的に接続されるパッド(61~63)を有し、前記パッドが前記他面配線と接続される状態で前記基板に配置される前記半導体パッケージと、
前記半導体パッケージと熱的に接続される状態で前記基板が固定される筐体(200)と、を備え、
前記基板の一面配線は、前記筐体と電気的に接続される一面グランド配線(G1)、および前記半導体パッケージと接続された他面配線と接続される一面主配線(P1、N1)を有し、
前記基板の一面には、前記半導体パッケージと対向する部分において、前記一面グランド配線と前記一面主配線との間にYコンデンサ(Y1~Y4)が配置されており、
対向する前記半導体パッケージおよび前記Yコンデンサは、流れる電流の向きが反対となるように配置されている半導体モジュール。
【請求項2】
前記半導体パッケージは、前記半導体チップと前記パッドとが貫通電極(46)を介して電気的に接続されている請求項1に記載の半導体モジュール。
【請求項3】
前記半導体チップは、半導体基板(33)を用いて構成され、前記スイッチング素子として、前記半導体基板の面方向に電流を流す横型のスイッチング素子が形成されている請求項1または2に記載の半導体モジュール。
【請求項4】
前記半導体チップにおける前記半導体基板は、シリコン基板(31)上に、窒化ガリウムを含む半導体層(32)が積層されて構成されている請求項3に記載の半導体モジュール。
【請求項5】
前記半導体パッケージは、一面(20a)および前記一面と反対側の他面(20b)を有し、前記一面側に前記半導体チップが配置される絶縁放熱基板(20)を有し、
前記絶縁放熱基板の他面は、前記半導体チップと絶縁されていると共に前記筐体と接続される請求項1ないし4のいずれか1つに記載の半導体モジュール。
【請求項6】
前記半導体パッケージにおける前記絶縁放熱基板の他面と前記筐体との間には、放熱部材(130)が配置されている請求項5に記載の半導体モジュール。
【請求項7】
前記Yコンデンサは、チップコンデンサであり、複数個が並列に接続された状態で配置されている、または複数個が直列に接続された状態で配置されている請求項1ないし6のいずれか1つに記載の半導体モジュール。
【請求項8】
前記Yコンデンサは、前記スイッチング素子および前記Yコンデンサと並列に配置される入力コンデンサ(IC)との共振周波数が、前記スイッチング素子におけるスイッチング周波数に対して奇数倍となるように構成されている請求項1ないし7のいずれか1つに記載の半導体モジュール。
【請求項9】
前記半導体パッケージは、前記パッドとして、第1パッド(61)および第2パッド(62)と、前記第1パッドと前記第2パッドとの間に流れる電流を制御する電圧が印加されるゲートパッド(63)を有する構成とされ、
前記基板の一面主配線は、一面第1主配線(P1)および一面第2主配線(N1)を有し、
前記基板の他面配線は、前記ゲートパッドと接続されるゲート接続配線(M1~M4)および前記第1パッドまたは前記第2パッドと接続される電極配線(E1、E2)を有し、
前記基板には、前記電極配線と接続される出力配線(L1、L2)が形成されており、
前記出力配線および前記ゲート接続配線は、前記基板の一面に対する法線方向において、反対側に引き出されており、
前記ゲート接続配線は、前記基板の一面に対する法線方向にて前記一面第1主配線または前記一面第2主配線と重なる部分において、重なる前記一面第1主配線または前記一面第2主配線と直交する状態で形成されている請求項1ないし8のいずれか1つに記載の半導体モジュール。
【請求項10】
前記基板には、前記一面グランド配線が形成されている部分において前記基板を貫通する挿通孔(114)が形成されており、
前記一面グランド配線は、前記挿通孔に配置されて前記筐体に締結される締結部材(120)を介して前記筐体と電気的に接続されている請求項1ないし9のいずれか1つに記載の半導体モジュール。
【請求項11】
前記基板の一面主配線は、一面第1主配線(P1)および一面第2主配線(N1)を有し、
前記基板の他面配線は、前記一面第1主配線と対向する位置に配置されて前記一面第1主配線と電気的に接続される他面第1主配線(P2)、前記一面第2主配線と対向する位置に配置されて前記一面第2主配線と電気的に接続される他面第2主配線(N2)、および電極配線(E1、E2)を有し、
前記基板には、前記電極配線と接続される出力配線(L1、L2)が形成されており、
前記半導体パッケージは、複数備えられ、前記他面第1主配線と前記電極配線との間に前記半導体パッケージ(11、12)が配置されていると共に、前記他面第2主配線と前記電極配線との間に前記半導体パッケージ(13、14)が配置され、
前記Yコンデンサは、複数備えられ、前記基板の一面側のうちの前記半導体パッケージと対向する部分において、前記一面第1主配線と前記一面グランド配線との間に前記Yコンデンサ(Y1、Y2)が配置されていると共に、前記一面第2主配線と前記一面グランド配線との間に前記Yコンデンサ(Y3、Y4)が配置されており、
前記出力配線と、前記一面グランド配線に形成された挿通孔との間を電気的に接続する前記一面配線および前記他面配線とにおいて、前記他面第1主配線および前記一面第1主配線を通る長さの和と、前記他面第2主配線および前記一面第2主配線を通る長さの和とが等しくされている請求項10に記載の半導体モジュール。
【請求項12】
前記半導体パッケージは、複数備えられ、
前記挿通孔は、前記基板の一面に対する法線方向において、前記半導体パッケージが配置される部分で囲まれる領域(R)の外側に配置されている請求項10または11に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体チップを有する半導体パッケージが基板に搭載された半導体モジュールに関するものである。
【背景技術】
【0002】
従来より、半導体チップを有する半導体パッケージが基板に搭載された半導体モジュールが提案されている(例えば、特許文献1参照)。具体的には、この半導体モジュールでは、基板としてのプリント基板に開口部が形成されていると共に開口部に金属板が配置されており、半導体パッケージが金属板と熱的に接続されるように配置されている。なお、半導体チップには、トランジスタ等の半導体素子が形成されている。そして、半導体モジュールは、放熱性を確保できるように、金属板が筐体に接続されて構成されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】2017-79268号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、このような半導体モジュールでは、ノイズの影響を抑制することも望まれている。
【0005】
本発明は上記点に鑑み、ノイズの影響を抑制できる半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するための請求項1では、基板(100)に半導体パッケージ(11~14)が配置された半導体モジュールであって、一面(100a)および一面と反対側の他面(100b)を有し、一面に形成された一面配線(111)および他面に形成された他面配線(112)を有する基板と、スイッチング素子(Q1~Q4)が形成された半導体チップ(30)を有すると共に半導体チップと電気的に接続されるパッド(61~63)を有し、パッドが他面配線と接続される状態で基板に配置される半導体パッケージと、半導体パッケージと熱的に接続される状態で基板が固定される筐体(200)と、を備え、基板の一面配線は、筐体と電気的に接続される一面グランド配線(G1)、および半導体パッケージと接続された他面配線と接続される一面主配線(P1、N1)を有し、基板の一面には、半導体パッケージと対向する部分において、一面グランド配線と一面主配線との間にYコンデンサ(Y1~Y4)が配置されており、対向する半導体パッケージおよびYコンデンサは、流れる電流の向きが反対となるように配置されている。
【0007】
これによれば、Yコンデンサが配置されているため、コモンモードノイズの影響を低減できる。また、対向する半導体パッケージおよびYコンデンサは、電流の流れる向きが反対となるように配置されている。このため、流れる電流によって発生する磁界を互いに相殺でき、寄生インダクタンスを低減することによりスイッチングサージを低減してノイズが発生することを抑制できる。
【0008】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【0009】
図1】第1実施形態における電力変換装置の回路図である。
図2】第1実施形態における半導体モジュールの断面図である。
図3A】プリント基板の一面側における挿通孔近傍の平面模式図である。
図3B】プリント基板の他面側における挿通孔近傍の平面模式図である。
図4A】半導体パッケージの断面図である。
図4B】半導体パッケージの平面図である。
図5A】1次電流の大きさを示すタイミングチャートである。
図5B】入力コンデンサとYコンデンサとの共振周波数がスイッチング周波数に対して偶数倍である場合の共振電流を示すタイミングチャートである。
図5C】入力コンデンサとYコンデンサとの共振周波数がスイッチング周波数に対して奇数倍である場合の共振電流を示すタイミングチャートである。
図6】第3実施形態におけるコモンモード電流を示す回路図である。
図7A】第4実施形態におけるプリント基板の一面側の平面模式図である。
図7B】第4実施形態におけるプリント基板の他面側の平面模式図である。
【発明を実施するための形態】
【0010】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【0011】
(第1実施形態)
第1実施形態の半導体モジュールについて、図面を参照しつつ説明する。なお、本実施形態の半導体モジュールは、直流電流を電圧の異なる直流電流に変換するDC-DCコンバータを構成するのに利用されると好適であり、例えば、電気自動車に搭載されるDC-DCコンバータを構成するのに利用されると好適である。
【0012】
まず、本実施形態の半導体モジュールを適用して構成した電力変換装置の回路構成について、図1を参照しつつ説明する。なお、本実施形態では、高電圧バッテリBHからの直流高電圧を低電圧に変換して補機バッテリBLを充電する電力変換装置を説明する。補機バッテリBLとは、例えば、電力変換装置が車両に搭載される場合にはオーディオ等に使用される車載機器用のバッテリである。
【0013】
本実施形態の電力変換装置は、直流高電圧を高周波の交流に変換する1次側の半導体部品としての4個の1次側トランジスタQ1~Q4、および4個のYコンデンサY1~Y4を備えている。また、電力変換装置は、交流を降圧する磁気部品としてのメイントランスTを備えている。さらに、電力変換装置は、低圧となった交流電圧を整流する2次側の半導体部品としての2次側トランジスタQ5、Q6、整流後の直流電圧を平滑にする磁気部品としてのチョークコイルCC、および平滑コンデンサCOを備えている。なお、図1中では、2個の2次側トランジスタQ5、Q6が図示されているが、実際には、それぞれの2次側トランジスタQ5、Q6が並列に2つずつ配置されている。
【0014】
1次側トランジスタQ1~Q4は、具体的には後述するが、例えば、高速動作が可能な横型構造の窒化ガリウム(以下では、単にGaNともいう)系半導体を用いて構成されている。また、特に限定されるものではないが、本実施形態では、2次側トランジスタQ5、Q6もGaN系半導体を用いて構成されている。そして、1次側トランジスタQ1~Q4および2次側トランジスタQ5、Q6は、それぞれゲート電極、ソース電極、ドレイン電極を有している。
【0015】
以下では、4個の1次側トランジスタQ1~Q4を区別する場合には、第1~第4トランジスタQ1~Q4ともいう。また、以下では、4個のYコンデンサY1~Y4を区別する場合には、第1~第4YコンデンサY1~Y4ともいう。なお、本実施形態では、第1~第4トランジスタQ1~Q4がスイッチング素子に相当する。また、第1~第4YコンデンサY1~Y4は、具体的には後述するが、本実施形態では複数個が並列に配置されている。
【0016】
まず、電力変換装置における1次側の構成について説明する。第1~第4トランジスタQ1~Q4は、高電圧バッテリBHの正極端子に接続される第1主配線Pと、高電圧バッテリBHの負極端子に接続される第2主配線Nとの間に配置されている。具体的には、第1~第4トランジスタQ1~Q4は、第1主配線Pと第2主配線Nとの間において、2つのレグを構成するように配置されている。詳しくは、第1トランジスタQ1と第3トランジスタQ3とが第1電極配線E1を介して直列に接続されて配置されていると共に、第2トランジスタQ2と第4トランジスタQ4とが第2電極配線E2を介して直列に接続されて配置されている。第1、第3トランジスタQ1、Q3は、レグの上アーム素子を構成する第1トランジスタQ1のドレイン電極が第1主配線Pと接続され、レグの下アーム素子を構成する第3トランジスタQ3のソース電極が第2主配線Nと接続されている。第2、第4トランジスタQ2、Q4は、レグの上アーム素子を構成する第2トランジスタQ2のドレイン電極が第1主配線Pと接続され、レグの下アーム素子を構成する第4トランジスタQ4のソース電極が第2主配線Nと接続されている。そして、第1~第4トランジスタQ1~Q4は、直列に接続された第1トランジスタQ1および第3トランジスタQ3と、直列に接続された第2トランジスタQ2および第4トランジスタQ4とが並列に配置されている。
【0017】
第1、第3トランジスタQ1、Q3のゲート電極は、第1、第3調整抵抗R1、R3および第1、第3ゲート接続配線M1、M3を介して第1パルストランス回路PT1と接続されている。第2、第4トランジスタQ2、Q4のゲート電極は、第2、第4調整抵抗R2、R4および第2、第4ゲート接続配線M2、M4を介して第2パルストランス回路PT2と接続されている。
【0018】
第1、第2パルストランス回路PT1、PT2は、制御回路SCと接続されており、制御回路SCからの制御信号に基づいて、第1~第4トランジスタQ1~Q4のゲート電極に印加するゲート電圧を調整する。なお、図1では省略しているが、後述の図3Bに示されるように、第1、第2パルストランス回路PT1、PT2は、第1~第4トランジスタQ1~Q4のソース電極とも接続されている。
【0019】
第1トランジスタQ1のソース電極と第3トランジスタQ3のドレイン電極との間には、第1電極配線E1と接続される第1出力配線L1が配置されている。第2トランジスタQ2のソース電極と第4トランジスタQ4のドレイン電極との間には、第2電極配線E2と接続される第2出力配線L2が配置されている。そして、これら第1出力配線L1および第2出力配線L2は、後述する1次巻線T1と接続される。
【0020】
第1~第4YコンデンサY1~Y4は、第1主配線Pと第2主配線Nとの間において、第1YコンデンサY1と第3YコンデンサY3とが直列に接続されて配置されていると共、第2YコンデンサY2と第4YコンデンサY4とが直列に接続されて配置されている。そして、第1YコンデンサY1と第3YコンデンサY3との間の接続点、および第2YコンデンサY2と第4YコンデンサY4との接続点は、グランド配線Gを介してグランドに接続されている。本実施形態では、後述するように、グランド配線Gは筐体200に電気的に接続されてグランド電位とされる。
【0021】
また、高電圧バッテリBHと第1~第4トランジスタQ1~Q4および第1~第4YコンデンサY1~Y4との間には、入力コンデンサICが配置されている。
【0022】
以上が電力変換装置における1次側の構成である。メイントランスTは、1次巻線T1、2次巻線T2、コアCを有して構成される。そして、1次巻線T1は、一端側が第1出力配線L1と接続され、他端側が第2出力配線L2と接続されている。
【0023】
次に、電力変換装置における2次側の構成について説明する。2次巻線T2は、中間タップT3を有する構成とされており、中間タップT3がグランドに接続されている。また、2次巻線T2の一端側と外部出力線L3との間には、2次側トランジスタQ5が配置され、2次巻線T2の他端側と外部出力線L3との間には、2次側トランジスタQ6が配置されている。なお、2次側トランジスタQ5、Q6の各ゲート電極は、第1~第4トランジスタQ1~Q4の各ゲート電極と同様に、第5、第6調整抵抗R5、R6を介して第3パルストランス回路PT3と接続されている。そして、第3パルストランス回路PT3は、制御回路SCと接続されており、制御回路SCからの制御信号に基づいて、第5、第6トランジスタQ5、Q6のゲート電極に印加するゲート電圧を調整する。
【0024】
さらに、外部出力線L3には、2次側トランジスタQ5と2次側トランジスタQ6との間の接続点よりも補機バッテリBL側に、チョークコイルCCが配置されている。また、チョークコイルCCと補機バッテリBLとの間には、グランドと接続される平滑コンデンサCOが配置されている。
【0025】
以上が本実施形態における電力変換装置の構成である。このような電力変換装置では、高電圧バッテリBHの高電圧は、1次巻線T1と2次巻線T2との巻数比が適宜調整されると共に第1~第4トランジスタQ1~Q4のオン、オフが制御されることにより、1次巻線T1を流れる1次電流が調整されることで所望の電圧に降圧されて補機バッテリBLに充電される。
【0026】
次に、上記電力変換装置を構成する半導体モジュールの構成について、図2図3A、および図3Bを参照して説明する。なお、図2中のプリント基板100は、図3Aおよび図3B中のII-II線に沿った断面図に相当している。
【0027】
本実施形態の半導体モジュールは、第1~第4トランジスタQ1~Q4や第1~第4YコンデンサY1~Y4等の上記電力変換装置を構成する各部がプリント基板100に搭載されて構成されている。そして、半導体モジュールは、プリント基板100が筐体200に固定されて構成されている。
【0028】
以下では、半導体モジュールのうちの第1~第4トランジスタQ1~Q4が備えられる第1~第4半導体パッケージ11~14および第1~第4YコンデンサY1~Y4の配置関係を主に説明する。なお、電力変換装置におけるメイントランスTや2次側の構成部材等は、図2とは別断面に適宜形成、配置されている。また、本実施形態の半導体モジュールは、図2に示されるように、筐体200のうちのプリント基板100と反対側に、放熱性を向上させるための冷却部材300が配置されている。冷却部材300は、例えば、配管に冷却水等を流すことで構成される。
【0029】
まず、本実施形態の第1トランジスタQ1が備えられる第1半導体パッケージ11の構成について、図4Aおよび図4Bを参照しつつ説明する。なお、第2~第4トランジスタQ2~Q4が備えられる第2~第4半導体パッケージ12~14の構成は、第1半導体パッケージ11の構成と同様である。また、図4Aは、図4B中のIVA-IVA線に沿った断面図に相当している。
【0030】
第1半導体パッケージ11は、絶縁放熱基板20、半導体チップ30、封止部材40、各パッド61~63等を備える構成とされている。
【0031】
絶縁放熱基板20は、窒化ケイ素(SiN)や窒化アルミニウム(ALN)等で構成され、一面20aおよび一面20aと反対の他面20bを有する板状とされている。そして、絶縁放熱基板20は、一面20aに銅等で構成される接続配線21が形成されている。なお、接続配線21は、厚さが10~100μm程度とされている。
【0032】
半導体チップ30は、本実施形態では、シリコンで構成されるシリコン基板31上に、窒化ガリウムを含む半導体層32が積層された半導体基板33を用いて構成されている。言い換えると、半導体チップ30は、いわゆるGaN-on-Siで構成される半導体基板33を用いて構成されている。そして、半導体チップ30は、表面30a側が半導体層32で構成され、裏面30b側がシリコン基板31で構成されている。
【0033】
なお、本実施形態の窒化ガリウムを含む半導体層32は、窒化ガリウム(GaN)層および窒化アルミニウムガリウム(AlGaN)層等のエピタキシャル層が積層されて構成されている。そして、本実施形態では、窒化ガリウム層と窒化アルミニウムガリウム層との界面に2次元電子ガス(すなわち、2DEG)が構成されている。
【0034】
半導体チップ30には、特に図示しないが、表面30a側に、第1トランジスタQ1におけるドレイン電極、ソース電極、ゲート電極が形成されている。そして、本実施形態の半導体チップ30には、第1トランジスタQ1として、2次元電子ガスを利用してドレイン電極とソース電極との間に電流を流す高電子移動度トランジスタが形成されている。つまり、半導体チップ30は、第1トランジスタQ1として、半導体基板33の面方向に電流を流す横型のトランジスタが形成されている。
【0035】
また、半導体チップ30には、裏面30b側に裏面電極34が形成されている。そして、裏面電極34は、具体的には後述するが、第1トランジスタQ1におけるソース電極と電気的に接続されている。これにより、本実施形態の半導体チップ30は、電流コラプスが抑制されるようになっている。
【0036】
以上が本実施形態の半導体チップ30の構成である。そして、半導体チップ30は、裏面電極34が絶縁放熱基板20と対向する状態で、絶縁放熱基板20に形成された接続配線21上に接合部材50を介して配置されている。この際、半導体チップ30は、絶縁放熱基板20の他面20bと絶縁された状態で配置される。接合部材50は、銀スズ(AgSn)を主成分とする焼結体等の導電性部材で構成されている。このため、裏面電極34は、接合部材50を介して接続配線21と電気的に接続されている。なお、接続配線21は、絶縁放熱基板20の一面20aに対する法線方向から視たとき、半導体チップ30を配置した際に半導体チップ30よりも突き出すように形成されている。
【0037】
封止部材40は、半導体チップ30を封止しつつ絶縁放熱基板20と接合されるように、絶縁放熱基板20上に配置されている。但し、封止部材40は、絶縁放熱基板20の他面20bを露出させるように、絶縁放熱基板20上に配置されている。本実施形態の封止部材40は、半導体チップ30の側面を封止する側面封止部材41と、半導体チップ30の表面30a側を封止する一面封止部材42とを有しており、それぞれ液晶ポリマやエポキシ樹脂等の樹脂部材で構成されている。
【0038】
封止部材40上には、ドレインパッド61、ソースパッド62、ゲートパッド63が形成されている。本実施形態では、第1半導体パッケージ11は、絶縁放熱基板20の一面20aに対する法線方向から視たとき、2組の相対する第1~第4辺11a~11dを有する平面略矩形状となるように構成されている。そして、ドレインパッド61、ソースパッド62、ゲートパッド63は、絶縁放熱基板20の一面20aに対する法線方向から視たとき、次のように配置されている。
【0039】
すなわち、ドレインパッド61は、第2辺11b側から第4辺11d側に向かって延びる平面矩形状とされており、第1辺11a側に配置されている。ソースパッド62は、第2辺11b側から第4辺11d側に向かって延びる平面矩形状とされており、第3辺11c側に配置されている。なお、本実施形態のソースパッド62は、平面矩形状とされた部分から第3辺11cの中心部に向かって突出した突出部62aを有する構成とされている。
【0040】
ゲートパッド63は、本実施形態では、第1ゲートパッド63aおよび第2ゲートパッド63bを有している。そして、第1ゲートパッド63aは、第2辺11bと第3辺11cとが連結される角部に配置され、第2ゲートパッド63bは、第3辺11cと第4辺11dとが連結される角部に配置されている。より詳しくは、第1ゲートパッド63aおよび第2ゲートパッド63bは、ソースパッド62の突出部62aを挟むように配置されている。なお、図4Bでは、後述する保護膜70を省略して示してある。また、本実施形態では、ドレインパッド61およびソースパッド62が第1パッドおよび第2パッドに相当する。
【0041】
そして、封止部材40には、半導体チップ30の側方において、側面封止部材41と一面封止部材42とを貫通して接続配線21を露出させる第1貫通孔43が形成されている。第1貫通孔43には、接続配線21とソースパッド62とを電気的に接続する第1貫通電極44が配置されている。
【0042】
また、一面封止部材42には、ソース電極を露出させる第2貫通孔45が形成されている。そして、第2貫通孔45には、ソース電極とソースパッド62とを電気的に接続する第2貫通電極46が配置されている。これにより、第1半導体パッケージ11では、ソース電極が、第2貫通電極46、ソースパッド62、第1貫通電極44を介して裏面電極34と電気的に接続される。
【0043】
また、特に図示しないが、図4Aとは別断面において、一面封止部材42には、ドレイン電極を露出させる貫通孔が形成されている。そして、この貫通孔には、ドレイン電極とドレインパッド61とを電気的に接続する貫通電極が配置されている。同様に、特に図示しないが、図4Aとは別断面において、一面封止部材42には、ゲート電極を露出させる貫通孔が形成されている。そして、この貫通孔には、ゲート電極とゲートパッド63とを電気的に接続する貫通電極が配置されている。なお、本実施形態では、上記のように、ゲートパッド63として第1ゲートパッド63aおよび第2ゲートパッド63bが形成されている。そして、第1ゲートパッド63aおよび第2ゲートパッド63bは、それぞれ貫通電極を介してゲート電極と電気的に接続されている。
【0044】
また、第1半導体パッケージ11の表面30aには、ドレインパッド61、ソースパッド62、ゲートパッド63の所定箇所を露出させるコンタクトホール70aが形成された保護膜70が配置されている。
【0045】
以上が本実施形態における第1半導体パッケージ11の構成である。なお、第2~第4半導体パッケージ11~14は、上記のように、第1半導体パッケージ11と同様の構成とされている。このような第1~第4半導体パッケージ11~14は、プリント基板100に配置する際、ゲートパッド63においては、第1ゲートパッド63aおよび第2ゲートパッド63bのいずれか一方をプリント基板100の配線と接続すればよい。このため、第1~第4半導体パッケージ11~14を同様の構成とでき、プリント基板100側の配線自由度を向上できる。
【0046】
プリント基板100は、図2に示されるように、一面100aおよび一面100aと反対側の他面100bを有している。そして、プリント基板100は、一面100aに一面配線111が形成されていると共に他面100bに他面配線112が形成されている。また、特に図示しないが、プリント基板100は、内層に、内層配線が形成されている。プリント基板100には、所定箇所において、一面配線111、他面配線112、および内層配線を適宜電気的に接続するようにスルーホール電極113が形成されている。
【0047】
本実施形態のプリント基板100では、図2および図3Aに示されるように、一面配線111として、一面グランド配線G1、一面第1主配線P1、一面第2主配線N1が形成されている。具体的には、一面グランド配線G1は、プリント基板100の面方向における一方向に沿って配置されている。そして、一面第1主配線P1および一面第2主配線N1は、一面グランド配線G1の延設方向に沿って配置されていると共に、一面グランド配線G1を挟むように配置されている。また、本実施形態の一面第1主配線P1は、延設方向における一端部にて折り曲げられている。同様に、本実施形態の一面第2主配線N1は、延設方向における一端部にて折り曲げられ、折り曲げられた部分が一面第1主配線P1の折り曲げられた部分と対向する部分まで延設されている。
【0048】
また、プリント基板100には、筐体200と締結されるための締結部材120が挿通される挿通孔114がプリント基板100を貫通するように形成されている。具体的には、挿通孔114は、一面グランド配線G1を貫通するように形成されている。そして、挿通孔114の壁面には、特に図示しないが、金属膜が配置されている。なお、図3A等では、締結部材120を省略して示してある。
【0049】
プリント基板100の他面100bには、図2および図3Bに示されるように、他面配線112として、他面第1主配線P2、他面第2主配線N2、第1電極配線E1、第2電極配線E2、第1~第4ゲート接続配線M1~M4、第1~第4ソース接続配線S1~S4が形成されている。また、プリント基板100の他面100bには、他面配線112として、挿通孔114の周囲に他面グランド配線G2が形成されている。なお、一面グランド配線G1および他面グランド配線G2は、挿通孔114に配置される締結部材120や、挿通孔114に形成された金属膜を介して電気的に接続されている。これにより、上記グランド配線Gが構成される。
【0050】
他面第1主配線P2は、一面第1主配線P1と対向する位置に形成されている。そして、プリント基板100には、一面第1主配線P1と他面第1主配線P2とを電気的に接続するスルーホール電極113が形成されている。これにより、上記第1主配線Pが構成される。
【0051】
他面第2主配線N2は、一面第2主配線N1と対向する位置に形成されている。そして、プリント基板100には、一面第2主配線N1と他面第2主配線N2とを電気的に接続するスルーホール電極113が形成されている。これにより、上記第2主配線Nが構成される。
【0052】
第1電極配線E1は、他面第1主配線P2と他面第2主配線N2との間に配置されている。第2電極配線E2は、他面第1主配線P2と他面第2主配線N2との間に配置されていると共に、挿通孔114を挟んで第1電極配線E1と反対側に配置されている。つまり、第1電極配線E1および第2電極配線E2は、挿通孔114を挟むように配置されている。
【0053】
そして、プリント基板100の他面110bには、第1~第4半導体パッケージ11~14がはんだ等の導電性部材を介して配置されている。なお、図3B中の第1~第4半導体パッケージ11~14における各パッド61、62、63a、63bは、保護膜70から露出する部分を示している。
【0054】
具体的には、第1半導体パッケージ11(すなわち、第1トランジスタQ1)は、ソースパッド62が第1電極配線E1と接続されると共に、ドレインパッド61が他面第1主配線P2と接続されるように配置されている。第2半導体パッケージ12(すなわち、第2トランジスタQ2)は、ソースパッド62が第2電極配線E2と接続されると共に、ドレインパッド61が他面第1主配線P2と接続されるように配置されている。第3半導体パッケージ13(第3トランジスタQ3)は、ソースパッド62が他面第2主配線N2と接続されると共に、ドレインパッド61が第1電極配線E1と接続されるように配置されている。第4半導体パッケージ14(すなわち、第4トランジスタQ4)は、ソースパッド62が他面第2主配線N2と接続されると共に、ドレインパッド61が第2電極配線E2と接続されるように配置されている。
【0055】
また、プリント基板100には、第1電極配線E1と接続されるように第1出力配線L1が形成され、第2電極配線E2と接続されるように第2出力配線L2が形成されている。本実施形態では、第1出力配線L1は、プリント基板100の内層配線で構成され、プリント基板100の内部に形成されたスルーホール電極を介して第1電極配線E1と電気的に接続される。同様に、第2出力配線L2は、プリント基板100の内層配線で構成され、プリント基板100の内部に形成されたスルーホール電極を介して第2電極配線E2と電気的に接続されている。
【0056】
また、第1出力配線L1は、プリント基板100の一面100aに対する法線方向(以下では、単に法線方向ともいう)において、第1電極配線E1における挿通孔114側の部分から引き出されている。第2出力配線L2は、法線方向において、第2電極配線E2における挿通孔114側の部分から引き出されている。なお、法線方向においてとは、言い換えると、法線方向から視たときということもできる。
【0057】
第1~第4ゲート接続配線M1~M4は、各半導体パッケージ11~14のゲートパッド63と接続されるように配置されている。具体的には、第1、第3半導体パッケージ11、13は、第2ゲートパッド63bが挿通孔114側に位置し、第1ゲートパッド63aが挿通孔114と反対側の外側に位置するように配置されている。また、第2、第4半導体パッケージ12、14は、第1ゲートパッド63aが挿通孔114側に位置し、第2ゲートパッド63bが挿通孔114と反対側に位置するように配置されている。
【0058】
そして、第1、第3ゲート接続配線M1、M3は、第1電極配線E1のうちの挿通孔114側と反対側に延びるように引き出されている。つまり、第1、第3ゲート接続配線M1、M3は、法線方向において、第1出力配線L1と反対側に引き出されている。また、第2、第4ゲート接続配線M2、M4は、第2電極配線E2のうちの挿通孔114側と反対側に延びるように引き出されている。つまり、第2、第4ゲート接続配線M2、M4は、法線方向において、第2出力配線L2と反対側に延びるように引き出されている。
【0059】
このように、本実施形態では上記のように2つのゲートパッド63a、63bを備えることにより、法線方向において、挿通孔114や第1、第2出力配線L1、L2と反対側からゲート接続配線M1~M4を容易に引き出すことができる。このため、プリント基板100側の配線自由度を向上できる。
【0060】
また、第1ソース接続配線S1は、第1電極配線E1のうちの挿通孔114側と反対側に延びるように引き出されている。第3ソース接続配線S3は、他面第2主配線N2のうちの挿通孔114側と反対側に延びるように引き出されている。また、第2ソース接続配線S2は、第2電極配線E2のうちの挿通孔114側と反対側に延びるように引き出されている。第4ソース接続配線S3は、他面第2主配線N2のうちの挿通孔114側と反対側に延びるように引き出されている。
【0061】
さらに、本実施形態では、第1~第4ゲート接続配線M1~M4および第1~第4ソース接続配線S1~S4は、法線方向において、一面第1主配線P1または他面第2主配線N2と重なる部分では、これらと直交するように配置されている。本実施形態では、法線方向において、第1、第3ゲート接続配線M1、M3および第1、第3ソース接続配線S1、S3が一面第2主配線N1と重なる。このため、第1、第3ゲート接続配線M1、M3および第1、第3ソース接続配線S1、S3は、法線方向において、一面第2主配線N1と直交するように配置されている。
【0062】
プリント基板100の一面100aには、図2および図3Aに示されるように、第1~第4YコンデンサY1~Y4が配置されている。具体的には、第1YコンデンサY1は、第1半導体パッケージ11と対向する位置において、一面グランド配線G1と一面第1主配線P1とを接続するように、3個配置されている。第2YコンデンサY2は、第2半導体パッケージ12と対向する位置において、一面グランド配線G1と一面第1主配線P1とを接続するように、3個配置されている。第3YコンデンサY3は、第3半導体パッケージ13と対向する位置において、一面グランド配線G1と一面第2主配線N1とを接続するように、3個配置されている。第4YコンデンサY4は、第4半導体パッケージ14と対向する位置において、一面グランド配線G1と一面第2主配線N1とを接続するように、3個配置されている。
【0063】
また、第1~第4半導体パッケージ11~14および第1~第4YコンデンサY1~Y4は、対向する部分において、図2中の矢印Aおよび矢印Bで示すように、電流が流れる方向が反対となるように配置されている。言い換えると、プリント基板100は、対向する第1~第4半導体パッケージ11~14および第1~第4YコンデンサY1~Y4において、電流が流れる方向が反対となるように、一面配線111、他面配線112、スルーホール電極113が形成されている。
【0064】
なお、第1~第4YコンデンサY1~Y4は、例えば、セラミックコンデンサ等のチップコンデンサで構成されている。そして、本実施形態では、第1~第4YコンデンサY1~Y4は、それぞれ3個が並列となるように配置されている。
【0065】
また、本実施形態では、プリント基板100の一面100aにおいて、一面第1主配線P1と一面第2主配線N1とを接続するように入力コンデンサICが配置されている。また、プリント基板100の他面100bにおいて、他面第1主配線P2と他面第2主配線N2とを接続するように入力コンデンサICが配置されている。
【0066】
そして、このように第1~第4半導体パッケージ11~14や第1~第4YコンデンサY1~Y4が配置されたプリント基板100は、次のように筐体200に固定される。すなわち、プリント基板100は、挿通孔114にネジ等で構成される締結部材120が挿通され、当該締結部材120が筐体200に締結されることで筐体200に固定される。これにより、一面グランド配線G1および他面グランド配線G2が筐体200と電気的に接続されてグランド電位とされる。
【0067】
より詳しくは、プリント基板100は、他面100bが筐体200と対向する状態で筐体200に固定されている。また、プリント基板100は、第1~第4半導体パッケージ11~14における絶縁放熱基板20の他面20bが放熱部材130を介して筐体200と接合されるように、筐体200に固定される。これにより、第1~第4半導体パッケージ11~14の熱を効率的に筐体200へ放出できる。なお、放熱部材130は、熱伝導率の高いグリス等が用いられる。また、筐体200には、筐体200の面方向に対する法線方向に突出した突出部201が設けられている。そして、プリント基板100は、他面グランド配線G2が突出部201と接触する(すなわち、電気的に接続される)ように、筐体200に固定される。
【0068】
以上が本実施形態における電力変換装置を構成する半導体モジュールの構成である。なお、メイントランスTや2次側の構成部材等は、図2とは別断面において、プリント基板100に形成される配線等で構成されたり、外付部材等によって構成される。
【0069】
そして、このような半導体モジュールを用いて上記電力変換装置を構成した場合、1次巻線T1を流れる1次電流は、第1~第4トランジスタQ1~Q4のオン、オフが制御されることによって調整される。この際、本実施形態では、第1~第4トランジスタQ1~Q4およびグランドと接続されるように、第1~第4YコンデンサY1~Y4を配置している。このため、コモンモードノイズの影響を低減できる。
【0070】
また、第1~第4YコンデンサY1~Y4は、第1~第4半導体パッケージ11~14(すなわち、第1~第4トランジスタQ1~Q4)とプリント基板100を挟んで対向するように配置されている。そして、第1~第4半導体パッケージ11~14と第1~第4YコンデンサY1~Y4は、電流の流れる向きが反対となるように配置されている。したがって、対向する第1~第4半導体パッケージ11~14と各YコンデンサY1~Y4との間において、流れる電流によって発生する磁界を互いに相殺でき、寄生インダクタンスを低減することによりスイッチングサージを低減してノイズが発生することを抑制できる。
【0071】
以上説明した本実施形態によれば、第1~第4トランジスタQ1~Q4とグランドとの間に第1~第4YコンデンサY1~Y4を配置している。このため、コモンモードノイズの影響を低減できる。
【0072】
また、本実施形態では、第1~第4YコンデンサY1~Y4は、第1~第4半導体パッケージ11~14(すなわち、第1~第4トランジスタQ1~Q4)とプリント基板100を挟んで対向するように配置されている。第1~第4半導体パッケージ11~14と第1~第4YコンデンサY1~Y4は、電流の流れる向きが反対となるように配置されている。したがって、対向する第1~第4半導体パッケージ11~14と各YコンデンサY1~Y4との間において、流れる電流によって発生する磁界を互いに相殺でき、寄生インダクタンスを低減することによりスイッチングサージを低減してノイズが発生することを抑制できる。
【0073】
さらに、本実施形態では、第1~第4半導体パッケージ11~14が筐体200と熱的に接続されるようにプリント基板100が筐体200に固定されている。このため、第1~第4半導体パッケージ11~14の熱を筐体200へ効率的に放出できる。
【0074】
(1)本実施形態では、第1~第4半導体パッケージ11~14は、半導体チップ30と各パッド61~63とが第2貫通電極46を介して電気的に接続されている。このため、例えば、半導体チップ30と各パッド61~63とがボンディングワイヤ等を介して接続されている場合と比較して、接続部となる部分の長さを短くでき、寄生インダクタンスの低減を図ることができる。
【0075】
(2)本実施形態では、半導体チップ30は、面方向に電流を流す横型のスイッチング素子が形成されて構成されている。このため、第1~第4半導体パッケージ11~14においても面方向に電流が流れ、当該電流によって発生する磁界と、第1~第4YコンデンサY1~Y4を流れる電流によって発生する磁界とを相殺し易くできる。
【0076】
(3)本実施形態では、半導体チップ30は、シリコン基板31上に、窒化ガリウムを含む半導体層32が積層された半導体基板33を用いて構成されている。このため、高速動作が可能なスイッチング素子を構成できる。さらに、シリコン基板31の上に窒化ガリウムを含む半導体層32を積層するため、窒化ガリウムを含む半導体層32のみで半導体基板33を構成する場合と比較して、量産化し易く、コストの低減を図ることができる。
【0077】
(4)本実施形態では、第1~第4半導体パッケージ11~14は、絶縁放熱基板20の一面20a上に半導体チップ30が配置されて構成されており、半導体チップ30と絶縁放熱基板20の他面20bとが絶縁されている。そして、第1~第4半導体パッケージ11~14は、絶縁放熱基板20の他面20bが筐体200と放熱部材130を介して接続される。このため、放熱部材130を薄くしても筐体200と半導体チップ30等との絶縁性を確保できる。また、放熱部材130は、半導体チップ30と絶縁放熱基板20の他面20bとが絶縁されているため、例えば、導電性部材等を利用することもでき、材料の選択性を向上できる。
【0078】
(5)本実施形態では、第1~第4半導体パッケージ11~14と筐体200との間に放熱部材130が配置されている。このため、第1~第4半導体パッケージ11~14の熱を効果的に筐体200へ放出できる。
【0079】
(6)本実施形態では、第1~第4YコンデンサY1~Y4は、それぞれ複数個が並列に接続されている。このため、等価直列抵抗(すなわち、ESR)に起因する損失を低減できる。
【0080】
(7)本実施形態では、第1、第3ゲート接続配線M1、M3は、法線方向において、第1出力配線L1と反対側に引き出されている。第2、第4ゲート接続配線M2、M4は、法線方向において、第2出力配線L2と反対側に引き出されている。このため、各ゲート接続配線M1~M4と各出力配線L1、L2とが干渉することを抑制でき、各ゲート電圧にノイズが重畳して各トランジスタQ1~Q4が誤作動することを抑制できる。また、第1~第4ゲート接続配線M1~M4は、法線方向において、一面第1主配線P1または他面第2主配線N2と重なる部分では、これらと直交するように配置されている。このため、各ゲート接続配線M1~M4と各一面主配線P1、N1とが干渉することを抑制でき、各ゲート電圧にノイズが重畳して各トランジスタQ1~Q4が誤作動することを抑制できる。
【0081】
(8)本実施形態では、グランド配線Gが締結部材120を介して筐体200に電気的に接続されている。このため、締結部材120がグランド配線Gと異なる部分に配置されている場合と比較して、筐体200にプリント基板100を固定しつつ、グランド配線Gを筐体200と電気的に接続することができ、小型化を図ることができる。
【0082】
(第2実施形態)
第2実施形態について説明する。本実施形態は、第1実施形態に対し、入力コンデンサICと第1~第4YコンデンサY1~Y4との共振周波数を規定したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
【0083】
まず、上記のような電力変換装置では、主配線Pに流れる1次電流は、第1~第4トランジスタQ1~Q4のオン、オフによって制御される。例えば、図5Aに示されるように1次電流を流す場合、第1~第4トランジスタQ1~Q4は、時点T1にて、第1、第4トランジスタQ1、Q4がオンされ、第2、第3トランジスタQ2、Q3がオフされる。時点T2において、第2トランジスタQ2がオンされ、第4トランジスタQ4がオフされる。時点T3において、第1トランジスタQ1がオフされ、第3トランジスタQ3がオンされる。時点T4において、第4トランジスタQ4がオンされ、第2トランジスタQ2がオフされる。そして、時点T5以降は、時点T1~時点4以降と同様に、第1~第4トランジスタQ1~Q4のオン、オフが制御される。
【0084】
この場合、入力コンデンサICと第1~第4YコンデンサY1~Y4との共振周波数(以下では、単に共振周波数ともいう)が特に規定されていない場合、共振電流が増加することでノイズが大きくなる可能性がある。ここで、第1トランジスタQ1~Q4がオンされてから次にオンされるまでの周期をスイッチング周期とする。本実施形態では、例えば、時点T1から時点T5までの期間がスイッチング周期となる。そして、スイッチング周波数は、スイッチング周期の逆数で示される。
【0085】
この場合、図5Bに示されるように、共振周波数がスイッチング周波数の偶数倍である場合、1次電流が立ち上がる毎に新たな新共振電流が発生する。そして、新共振電流が加算される前の共振電流を前共振電流とし、前共振電流と新共振電流との和を総共振電流とすると、総共振電流は、1次電流が立ち上がる毎に新共振電流が加算されるため、次第に増加する。なお、図5Bでは、総共振電流を実線で示し、新共振電流を破線で示し、前共振電流を一点鎖線で示しており、後述の図5Cにおいても同様である。
【0086】
一方、図5Cに示されるように、共振周波数がスイッチング周波数の奇数倍である場合においても、1次電流が立ち上がる毎に新たな新共振電流が発生する。しかしながら、この場合は、前共振電流に対して新共振電流が加算される期間と、前共振電流と新共振電流とが相殺される期間とが交互に発生する。このため、共振周波数がスイッチング周波数の奇数倍である場合では、総共振電流が大きくなり難い。
【0087】
したがって、本実施形態では、共振周波数がスイッチング周波数の奇数倍となるように、第1~第4YコンデンサY1~Y4の容量が調整されている。
【0088】
以上説明した本実施形態によれば、プリント基板100を挟み、第1~第4トランジスタQ1~Q4と対向するように第1~第4YコンデンサY1~Y4が配置されている。第1~第4半導体パッケージ11~14と第1~第4YコンデンサY1~Y4は、電流の流れる向きが反対となるように配置されている。このため、上記第1実施形態と同様の効果を得ることができる。
【0089】
(1)本実施形態では、入力コンデンサICと第1~第4YコンデンサY1~Y4との共振周波数は、第1~第4トランジスタQ1~Q4に対するスイッチング周波数の奇数倍とされている。このため、共振電流が増加することを抑制でき、1次電流に共振電流が重畳して発生するノイズの増加を抑制できる。
【0090】
(第3実施形態)
第3実施形態について説明する。本実施形態は、第1実施形態に対し、プリント基板100に形成される各配線111、112の長さを規定したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
【0091】
まず、上記のような電力変換装置では、図6に示されるように、第1出力配線L1とグランドとの間に浮遊容量Cpが構成され、浮遊容量Cpを介して第1、第2コモンモード電流I1、I2が流れる。具体的には、第1コモンモード電流I1は、浮遊容量Cpとグランド配線Gとの間に配置された第1トランジスタQ1および第1YコンコンデンサY1を流れる。第2コモンモード電流I2は、浮遊容量Cpとグランド配線Gとの間に配置された第3トランジスタQ3および第3YコンデンサY3を流れる。この場合、第1コモンモード電流I1の大きさと第2コモンモード電流I2の大きさとが異なると、一方が大きくなることでコモンモードノイズが大きくなる。
【0092】
このため、本実施形態では、プリント基板100における一面配線111、他面配線112、スルーホール電極113は、次のように形成されている。すなわち、第1コモンモード電流I1が流れる配線111、112およびスルーホール電極113の長さの和と、第2コモンモード電流I2が流れる配線111、112およびスルーホール電極113の長さの和とが等しくなるように形成されている。
【0093】
言い換えると、第1出力配線L1と一面グランド配線G1の挿通孔114との間を電気的に接続する配線111、112、およびスルーホール電極113が次のように形成されている。すなわち、第1出力配線L1と一面グランド配線G1の挿通孔114との間を電気的に接続する配線111、112において、他面第1主配線P2および一面第1主配線P1を通る長さの和は、他面第2主配線N2および一面第2主配線N1を通る長さの和と等しくされている。つまり、第1半導体パッケージ11および第1YコンデンサY1と接続される配線111、112の長さの和は、第3半導体パッケージ13および第3YコンデンサY3と接続される配線111、112の長さの和と等しくされている。なお、一面配線111と他面配線112とを接続する各スルーホール電極113は、それぞれ長さが等しくされている。
【0094】
ここで、第1コモンモード電流I1が流れる配線111、112の長さの和は、次の長さの和となる。すなわち、第1コモンモード電流I1が流れる配線111の長さは、一面グランド配線G1における挿通孔114と第1YコンデンサY1と接続される部分の間の長さを含んでいる。但し、本実施形態では、第1YコンデンサY1が3個配置されている。このため、一面グランド配線G1における挿通孔114と第1YコンデンサY1と接続される部分の間の長さとは、平均長さのことである。また、第1コモンモード電流I1が流れる配線111の長さは、一面第1主配線P1のうちの第1YコンデンサY1と接続される部分と、スルーホール電極113と接続される部分との間の長さを含んでいる。また、第1コモンモード電流I1が流れる配線112の長さは、他面第1主配線P2のうちの第1半導体パッケージ11と接続される部分と、スルーホール電極113と接続される部分との間の長さを含んでいる。第1コモンモード電流I1が流れる配線112の長さは、第1電極配線E1のうちの第1半導体パッケージ11と接続される部分と第1出力配線L1との間の長さを含んでいる。そして、第1コモンモード電流I1が流れる配線111、112の長さの和は、これらの長さの和となる。
【0095】
同様に、第2コモンモード電流I2が流れる配線111、112の長さの和は、次の長さの和となる。すなわち、第2コモンモード電流I2が流れる配線111の長さは、一面グランド配線G1における挿通孔114と第3YコンデンサY3と接続される部分の間の長さを含んでいる。但し、本実施形態では、第3YコンデンサY3が3個配置されている。このため、一面グランド配線G1における挿通孔114と第3YコンデンサY3と接続される部分の間の長さとは、平均長さのことである。また、第2コモンモード電流I2が流れる配線111の長さは、一面第2主配線N1のうちの第3YコンデンサY3と接続される部分と、スルーホール電極113と接続される部分との間の長さを含んでいる。また、第2コモンモード電流I2が流れる配線112の長さは、他面第2主配線N2のうちの第3半導体パッケージ13と接続される部分と、スルーホール電極113と接続される部分との間の長さを含んでいる。第2コモンモード電流I2が流れる配線112の長さは、第1電極配線E1のうちの第3半導体パッケージ13と接続される部分と第1出力配線L1との間の長さを含んでいる。そして、第2コモンモード電流I2が流れる配線111、112の長さの和は、これらの長さの和となる。
【0096】
なお、図6では、第1出力配線L1とグランドとの間の浮遊容量Cpのみを示しているが、実際には、第2出力配線L2とグランドとの間にも浮遊容量Cpが構成されている。そして、この浮遊容量Cpとグランド配線Gとの間において、第2トランジスタQ2および第2YコンデンサY2にコモンモード電流が流れると共に、第4トランジスタQ4と第4YコンデンサY4にコモンモード電流が流れる。
【0097】
このため、特に図示しないが、プリント基板100における一面配線111、他面配線112、スルーホール電極113は、第2出力配線L2と一面グランド配線G1の挿通孔114との間を電気的に接続する部分において、次のように形成されている。すなわち、第2半導体パッケージ12および第2YコンデンサY2と接続される配線111、112およびスルーホール電極113の長さの和は、第4半導体パッケージ14および第4YコンデンサY4と接続される配線111、112およびスルーホール電極113の長さの和と等しくされている。
【0098】
以上説明した本実施形態によれば、プリント基板100を挟み、第1~第4トランジスタQ1~Q4と対向するように第1~第4YコンデンサY1~Y4が配置されている。第1~第4半導体パッケージ11~14と第1~第4YコンデンサY1~Y4は、電流の流れる向きが反対となるように配置されている。このため、上記第1実施形態と同様の効果を得ることができる。
【0099】
(1)本実施形態では、第1出力配線L1と一面グランド配線G1の挿通孔114との間を電気的に接続する配線111、112、およびスルーホール電極113が次のように形成されている。すなわち、第1半導体パッケージ11および第1YコンデンサY1と接続される配線111、112およびスルーホール電極113の長さの和は、第3半導体パッケージ13および第3YコンデンサY3と接続される配線111、112およびスルーホール電極113の長さの和と等しくされている。また、第2半導体パッケージ12および第2YコンデンサY2と接続される配線111、112およびスルーホール電極113の長さの和は、第4半導体パッケージ14および第4YコンデンサY4と接続される配線111、112およびスルーホール電極113の長さの和と等しくされている。このため、コモンモード電流を均等に流すことでコモンモード電流が大きくなることを抑制でき、ノイズ抑制の効果を向上できる。
【0100】
(第4実施形態)
第4実施形態について説明する。本実施形態は、第1実施形態に対し、挿通孔114を形成する位置を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
【0101】
本実施形態のプリント基板100は、図7Aおよび図7Bに示されるように、挿通孔114は、法線方向において、第1~第4半導体パッケージ11~14で囲まれる領域Rの外側に形成されている。なお、上記第1実施形態等では、挿通孔114は、法線方向において、第1~第4半導体パッケージ11~14で囲まれる領域Rの内側に形成されている。
【0102】
本実施形態では、挿通孔114は、プリント基板100の一面100a側では、一面第1主配線P1を挟んで一面第2主配線N1と反対側に配置形成されている。また、一面第1主配線P1は、延設方向に配列されるように、2つに分割されている。そして、一面グランド配線G1は、延設方向に配列された2つの一面第1主配線P1の間を通って挿通孔114まで引き延ばされていると共に挿通孔114の周囲にも形成されている。なお、一面第1主配線P1が分断された部分は、スルーホール電極113および他面第1主配線P2を介して電気的に接続されている。
【0103】
そして、上記のように挿通孔114が形成されるため、プリント基板100の他面100b側では、挿通孔114は、他面第1主配線P2を挟んで他面第2主配線N2と反対側に形成された状態となる。
【0104】
また、本実施形態では、上記第1実施形態と比較すると、挿通孔114が領域Rの外側に形成されているため、第1電極配線E1および第2電極配線E2は、次のように形成されている。すなわち、上記第1実施形態と比較すると、第1電極配線E1における第1半導体パッケージ11と第3半導体パッケージ13とを接続する部分の長さが短くされている。また、上記第1実施形態と比較すると、第2電極配線E2における第2半導体パッケージ12と第4半導体パッケージ14とを接続する部分の長さが短くされている。
【0105】
以上説明した本実施形態によれば、プリント基板100を挟み、第1~第4トランジスタQ1~Q4と対向するように第1~第4YコンデンサY1~Y4が配置されている。第1~第4半導体パッケージ11~14と第1~第4YコンデンサY1~Y4は、電流の流れる向きが反対となるように配置されている。このため、上記第1実施形態と同様の効果を得ることができる。
【0106】
(1)本実施形態では、プリント基板100の一面100a側では、挿通孔114が第1~第4半導体パッケージ11~14で囲まれる領域Rよりも外側に形成されている。このため、挿通孔114が第1~第4半導体パッケージ11~14で囲まれる領域Rの内側に配置されている場合と比較して、次のようにできる。すなわち、第1電極配線E1における第1半導体パッケージ11と第3半導体パッケージ13とを接続する部分の長さを短くし易くできると共に、第2電極配線E2における第2半導体パッケージ12と第4半導体パッケージ14とを接続する部分の長さを短くし易くできる。したがって、各レグにおける上アーム素子と下アーム素子とを接続する配線の長さを短くし易くなり、寄生インダクタンスを小さくすることでスイッチングサージを小さくできる。
【0107】
なお、本実施形態では、プリント基板100の一面100a側では、一面第1主配線P1を挟んで一面グランド配線G1と反対側に挿通孔114を形成する例に説明したが、挿通孔114が形成される場所は適宜変更可能である。例えば、挿通孔114は、一面第2主配線N1を挟んで一面グランド配線G1と反対側に形成されていてもよい。また、挿通孔114は、プリント基板100の他面110b側において、第2、第4半導体パッケージ12、14を挟んで第1、第3半導体パッケージ11、13と反対側となる部分に形成されていてもよい。同様に、挿通孔114は、プリント基板100の他面110b側において、第1、第3半導体パッケージ11、13を挟んで第2、第4半導体パッケージ12、14と反対側となる部分に形成されていてもよい。さらに、挿通孔114は、1個ではなく、複数が形成されていてもよい。
【0108】
(他の実施形態)
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【0109】
上記各実施形態において、第1~第4半導体パッケージ11~14は、半導体チップ30の裏面電極34と接続配線21との間に樹脂部材が配置され、当該樹脂部材に形成された貫通電極を介して電気的に接続されるようにしてもよい。
【0110】
上記各実施形態において、半導体チップ30に形成されるスイッチング素子は適宜変更可能であり、スイッチング素子として、IGBT(Insulated Gate Bipolar Transistor)素子等が形成されていてもよい。また、半導体チップ30に形成されるスイッチング素子は、半導体基板33の厚さ方向に電流が流れる縦型のスイッチング素子とされていてもよい。
【0111】
上記各実施形態において、半導体チップ30における半導体基板33は、シリコン基板31のみで形成されていてもよいし、窒化ガリウムを含む半導体層32のみで構成されていてもよい。また、半導体基板33は、炭化珪素基板を用いて構成されていてもよいし、他の化合物半導体基板を用いて構成されていてもよい。
【0112】
上記各実施形態において、第1~第4YコンデンサY1~Y4は、それぞれ複数個が直列に接続されるように配置されていてもよい。これによれば、直列に接続されたYコンデンサの一部が故障したとしても、他のYコンデンサによって短絡することを抑制でき、耐久性の向上を図ることができる。
【0113】
上記各実施形態では、第1~第4半導体パッケージ11~14のゲートパッド63として、第1ゲートパッド63aおよび第2ゲートパッド63bを有する例を説明した。しかしながら、第1~第4半導体パッケージ11~14のゲートパッド63は、1つのみとされていてもよい。この場合は、プリント基板100側の配線の形状を調整すればよい。また、第1~第4半導体パッケージ11~14は、全てが同じ構成ではなく、1部が別の構成とされていてもよい。例えば、第1~第4半導体パッケージ11~14は、1部が第1ゲートパッド63aおよび第2ゲートパッド63bを有する構成とされ、残りが第2ゲートパッド63bを有さない構成とされていてもよい。
【0114】
上記各実施形態において、入力コンデンサICは、プリント基板100の一面100a側または他面100b側の一方のみに配置されていてもよい。また、入力コンデンサICは、プリント基板100とは別の部材に備えられ、半導体モジュールを用いて電力変換装置を構成した際に備えられるようにしてもよい。
【0115】
上記第2実施形態において、第1~第4YコンデンサY1~Y4は、入力コンデンサICとの共振周波数がスイッチング周波数に対して偶数倍となる構成とされていてもよい。
【0116】
そして、上記各実施形態を適宜組み合わせてもよい。例えば、上記第2実施形態を上記第3、第4実施形態に組み合わせ、第1~第4YコンデンサY1~Y4の共振周波数を調整するようにしてもよい。上記第3実施形態を上記第4実施形態に組み合わせ、配線111、112の長さを調整するようにしてもよい。また、上記各実施形態を組み合わせたもの同士をさらに組み合わせてもよい。
【符号の説明】
【0117】
11~14 半導体パッケージ
30 半導体チップ
100 プリント基板
100a 一面
100b 他面
111 一面配線
112 他面配線
Q1~Q4 スイッチング素子
Y1~Y4 Yコンデンサ
図1
図2
図3A
図3B
図4A
図4B
図5A
図5B
図5C
図6
図7A
図7B