特開 2022-168943 配線基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022168943

(43)【公開日】2022-11-09

(54)【発明の名称】配線基板

(51)【国際特許分類】

   H05K 3/34 20060101AFI20221101BHJP

   H05K 3/28 20060101ALI20221101BHJP

【ＦＩ】

H05K3/34 501F

H05K3/28 B

H05K3/34 502D

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2021074652

(22)【出願日】2021-04-27

(71)【出願人】

【識別番号】000006633

【氏名又は名称】京セラ株式会社

(74)【代理人】

【識別番号】110003029

【氏名又は名称】弁理士法人ブナ国際特許事務所

(72)【発明者】

【氏名】清水 範征

【テーマコード（参考）】

5E314

5E319

【Ｆターム（参考）】

5E314AA27

5E314AA32

5E314BB06

5E314BB11

5E314CC15

5E314DD05

5E314DD07

5E314FF05

5E314FF17

5E314FF19

5E314GG26

5E319AA03

5E319AA07

5E319AC02

5E319AC18

5E319AC20

5E319CC22

5E319CD01

5E319GG20

(57)【要約】

【課題】優れたはんだ濡れ性および接続信頼性を有する配線基板を提供する。
【解決手段】本開示に係る配線基板は、絶縁層と、絶縁層上に位置するソルダーレジストと、絶縁層上に位置しており、ソルダーレジストに被覆された第１部分およびソルダーレジストに被覆されていない第２部分を含み、銅からなる配線導体と、第２部分を被覆するニッケル層とを有する。ソルダーレジストは、第２部分に離隔した位置において第２部分に隣接している隣接部を有する。第２部分は、絶縁層の表面からの高さが隣接部よりも高い。ニッケル層は、離隔している第２部分と隣接部との間を充填しているとともに、隣接部の上面まで被覆している。
【選択図】図２

【特許請求の範囲】

【請求項1】

絶縁層と、
該絶縁層上に位置するソルダーレジストと、
前記絶縁層上に位置しており、前記ソルダーレジストに被覆された第１部分および前記ソルダーレジストに被覆されていない第２部分を含み、銅からなる配線導体と、
前記第２部分を被覆するニッケル層と、
を有し、
前記ソルダーレジストは、前記第２部分に離隔した位置において該第２部分に隣接している隣接部を有し、
前記第２部分は、前記絶縁層の表面からの高さが前記隣接部よりも高く、
前記ニッケル層は、離隔している前記第２部分と前記隣接部との間を充填しているとともに、前記隣接部の上面まで被覆している、配線基板。

【請求項2】

前記第２部分が半導体素子接続パッドである、請求項１に記載の配線基板。

【請求項3】

前記ニッケル層の表面に、金層がさらに位置している、請求項１または２に記載の配線基板。

【請求項4】

前記ニッケル層と前記金層との間に、パラジウム層がさらに位置している、請求項３に記載の配線基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、配線基板に関する。

【背景技術】

【0002】

配線基板に形成されている配線導体のうち、配線基板の表面に位置する配線導体（例えば、パッド）には、はんだの濡れ性を向上させるために、ニッケル（Ｎｉ）層を介して金（Ａｕ）層が形成される場合がある（例えば、特許文献１）。このようなパッドには、特許文献１に記載のように、基部側がソルダーレジスト（充填部材）に埋没し、頂部側がソルダーレジストから突出しているパッドが存在する。

【0003】

基部側がソルダーレジストに埋没し、頂部側がソルダーレジストから突出しているパッドを備える配線基板に、半導体素子などを実装する場合、応力によってＮｉ層とソルダーレジストとの間に隙間が形成されることがある。このような隙間が存在すると、実装後の洗浄工程において洗浄液が隙間に浸入し、コロージョン（腐食）が発生する。コロージョンが進み、Ｎｉ層を広く侵食してしまうとはんだとパッドとの接続性が低下する。その結果、配線基板と半導体素子との接続信頼性が低下する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１３－２３９６０３号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

本開示の課題は、半導体素子との接続信頼性を有する配線基板を提供することである。

【課題を解決するための手段】

【0006】

本開示に係る配線基板は、絶縁層と、絶縁層上に位置するソルダーレジストと、絶縁層上に位置しており、ソルダーレジストに被覆された第１部分およびソルダーレジストに被覆されていない第２部分を含み、銅からなる配線導体と、第２部分を被覆するニッケル層とを有する。ソルダーレジストは、第２部分に離隔した位置において第２部分に隣接している隣接部を有する。第２部分は、絶縁層の表面からの高さが隣接部よりも高い。ニッケル層は、離隔している第２部分と隣接部との間を充填しているとともに、隣接部の上面まで被覆している。

【発明の効果】

【0007】

本開示に係る配線基板は、半導体素子との接続信頼性を有している。

【図面の簡単な説明】

【0008】

【図1】（Ａ）は本開示の一実施形態に係る配線基板の上面図であり、（Ｂ）は（Ａ）に示すＸ－Ｘ線で切断した際の断面図である。

【図2】図１（Ａ）および（Ｂ）に示す領域Ａを説明するための拡大説明図である。

【図3】図２に示す第１配線導体の変形例を説明するための拡大説明図である。

【図4】本開示の一実施形態に係る配線基板の製造工程を説明するための説明図である。

【図5】本開示の一実施形態に係る配線基板の製造工程を説明するための説明図である。

【発明を実施するための形態】

【0009】

本開示の一実施形態に係る配線基板を、図１および２に基づいて説明する。図１（Ａ）は本開示の一実施形態に係る配線基板の上面図であり、図１（Ｂ）は図１（Ａ）に示すＸ－Ｘ線で切断した際の断面図である。

【0010】

一実施形態に係る配線基板１は、図１（Ａ）および（Ｂ）に示すように、絶縁層２および導体層３が交互に積層され、最表層にソルダーレジスト４が位置する構造を有している。具体的には、コア用絶縁層２１の両面に、少なくとも１層の導体層３と少なくとも１層のビルドアップ用絶縁層２２とが、交互に積層されている。

【0011】

絶縁層２（コア用絶縁層２１およびビルドアップ用絶縁層２２）は、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、液晶ポリマーなどの樹脂で形成されている。これらの樹脂は単独で用いてもよく、２種以上を併用してもよい。絶縁層２には、絶縁粒子が分散されていてもよい。絶縁粒子は限定されず、例えば、シリカ、アルミナ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが挙げられる。コア用絶縁層２１とビルドアップ用絶縁層２２とは、同じ樹脂であってもよく、異なる樹脂であってもよい。絶縁層２を形成するための樹脂としては、例えば、味の素ビルドアップフィルム（ＡＢＦ、味の素ファインテクノ株式会社製）などが市販されている。

【0012】

コア用絶縁層２１は、例えば０．２ｍｍ以上２．５ｍｍ以下の厚みを有している。コア用絶縁層２１は、コア用絶縁層２１の上下面に位置する導体層３を電気的に接続するためのスルーホール導体２１Ｔを有している。スルーホール導体２１Ｔは、コア用絶縁層２１の上下面を貫通するスルーホール内に位置している。スルーホール導体２１Ｔは、例えば、銅めっきなどの金属めっきからなる導体で形成されている。スルーホール導体２１Ｔは、コア用絶縁層２１の両面の導体層３に接続されている。スルーホール導体２１Ｔは、スルーホールの内壁面のみに形成されていてもよく、スルーホール内に充填されていてもよい。

【0013】

ビルドアップ用絶縁層２２は、例えば１５μｍ以上４０μｍ以下の厚みを有している。ビルドアップ用絶縁層２２は、同じ樹脂であってもよく、それぞれ異なる樹脂であってもよい。

【0014】

ビルドアップ用絶縁層２２は、ビルドアップ用絶縁層２２を介して上下に位置している導体層３同士を電気的に接続するためのビアホール導体３Ｖを有している。ビアホール導体３Ｖは、ビルドアップ用絶縁層２２の上下面を貫通するビアホールに、例えば銅めっきなどを析出させることによって得られる。ビルドアップ用絶縁層２２の上下面を貫通するビアホールは、例えば、ＣＯ_２レーザー、ＵＶ－ＹＡＧレーザー、エキシマレーザーなどのようなレーザー加工によって形成される。ビアホール導体３Ｖは、ビアホール内を充填する状態で位置していてもよく、ビアホール導体３Ｖが、ビアホール内表面に被着しており、かつビアホール導体３Ｖが無い部分には樹脂が充填していても構わない。

【0015】

絶縁層２の主面、すなわちコア用絶縁層２１の主面およびビルドアップ用絶縁層２２の主面には、導体層３が位置している。導体層３は銅箔や銅めっきなどの銅で形成されている。導体層３の厚みは特に限定されず、例えば８μｍ以上２５μｍ以下である。導体層３には、電源用導体３Ｐ、グランド用導体３Ｇ、信号用導体３Ｓを含む配線導体３１が存在する。

【0016】

図１（Ａ）および（Ｂ）に示すように、最表層に位置している配線導体３１は、側面および上面がソルダーレジスト４に被覆された第１部分３１ａおよび少なくとも上面がソルダーレジスト４に被覆されていない第２部分３１ｂを有している。第２部分３１ｂは、例えば、配線基板１に半導体素子を実装する際に、半導体素子接続パッドとして機能する。第１部分３１ａは、第２部分３１ｂを介して接続される半導体素子と、配線基板１が搭載される外部電気基板との間で、信号や電荷の伝送経路として機能する。第２部分３１ｂを、図２に基づいて詳細に説明する。図２は、図１（Ａ）および（Ｂ）に示す領域Ａを説明するための拡大説明図である。

【0017】

図２に示すように、第２部分３１ｂは、絶縁層２（ビルドアップ用絶縁層２２）上に積層されたソルダーレジスト４の凹部４１に、位置しており、側面の一部がソルダーレジスト４に被覆され、上面がソルダーレジスト４に被覆されていない。凹部４１の深さは例えば１０～２０μｍ程度である。第２部分３１ｂの幅は、ビルドアップ用絶縁層２２側が、ビルドアップ用絶縁層２２と反対側よりも大きく、第２部分３１ｂのビルドアップ用絶縁層２２からの高さは、ソルダーレジスト４の凹部４１に収まる高さである。

【0018】

ソルダーレジスト４は、ビルドアップ用絶縁層２２上面に位置しており、該上面および配線導体３１を被覆している。ソルダーレジスト４は、例えば、半導体素子を実装するときや、マザーボードなどに接続するときに、溶融したはんだの熱から配線導体３１などを保護する機能を有している。ソルダーレジスト４は、例えば、アクリル変性エポキシ樹脂で形成されており、例えば２０～２５μｍ程度の厚みを有している。

【0019】

一実施形態に係る配線基板１において、ソルダーレジスト４は、第２部分３１ｂに離隔した位置において第２部分３１ｂに隣接している隣接部４３を有している。言い換えると、第２部分３１ｂと隣接部４３とは、隣接部４３の上面からビルドアップ用絶縁層２２までの範囲内で離隔している。第２部分３１ｂは、ビルドアップ用絶縁層２２からの高さが隣接部４３よりも高い。第２部分３１ｂは、隣接部４３よりも例えば５～１０μｍ程度高い。

【0020】

第２部分３１ｂの下面は、絶縁層２（ビルドアップ用絶縁層２２）と密着して位置している。さらに、第２部分３１ｂの側面の一部は、ソルダーレジスト４と密着しており、水分等の浸入を防いでいる。

【0021】

ニッケル層（Ｎｉ層）５は、第２部分３１ｂの表面を被覆している。ニッケル層５の厚みは限定されず、例えば、２μｍ以上１０μｍ以下である。

【0022】

ニッケル層５は、離隔している第２部分３１ｂとソルダーレジスト４の隣接部４３との間を充填しているとともに、ソルダーレジスト４の隣接部４３の上面も被覆している。このように、ソルダーレジスト４の隣接部４３の上面にもニッケル層５が位置していることによって、第２部分３１ｂと隣接部４３との間に洗浄液などの処理液が浸入しにくくなる。そのため、コロージョン（腐食）が発生しにくくなる。

【0023】

第２部分３１ｂとソルダーレジスト４の隣接部４３とが離隔している深さは限定されず、図２に示すように、絶縁層２（ビルドアップ用絶縁層２２）まで非貫通であってもよく、図３に示すように、絶縁層２（ビルドアップ用絶縁層２２）まで貫通していてもよい。

【0024】

ニッケル層５の表面には、パラジウム層７が位置している。パラジウム層７の厚みは限定されず、例えば、０．０１μｍ以上１．０μｍ以下である。パラジウム層７は、後述の金層６に、はんだを被着した際に脆弱な金属間化合物が生成することを低減するために、設けられている。

【0025】

パラジウム層７の表面には、金層６が位置している。金層６の厚みは限定されず、例えば、０．０１μｍ以上１．０μｍ以下である。金層６が位置していることによって、優れたはんだ濡れ性が発揮される。その結果、半導体素子を実装する際に、はんだと半導体素子の電極との接続信頼性が向上する。さらに、ニッケル層５は、第２部分３１ｂとソルダーレジスト４の隣接部４３との間を充填しているとともに、ソルダーレジスト４の隣接部４３の上面も被覆している。そのため、コロージョン（腐食）が発生しにくく、半導体素子との接続信頼性が高い配線基板を提供することができる。

【0026】

一実施形態に係る配線基板１を製造する方法は限定されず、例えば、図４および５に示すような製造工程によって得られる。

【0027】

まず、コア用絶縁層２１の両面にビルドアップ層が形成された積層体を得る。この積層体は、例えば次の方法によって得られる。まず、スルーホールを有するコア用絶縁層２１を用意する。次にコア用絶縁層２１のスルーホール内にスルーホール導体２１Ｔおよび表面に導体層３を銅めっきにより形成する。次に、コア用絶縁層２１の両面に、各々ビルドアップ用絶縁層２２を形成する。次に、ビルドアップ用絶縁層２２に、ビアホールを形成して、ビアホール内にビアホール導体３Ｖおよび表面に導体層３を形成する。

【0028】

図４（Ａ）は、上記の方法でビルドアップ用絶縁層２２に形成された導体層３（配線導体３１）を示す。

【0029】

次いで、図４（Ｂ）に示すように、この配線導体３１全体をソルダーレジストシート４ａで被覆する。ソルダーレジストシート４ａは光硬化性を有し、光を照射することによって硬化する。

【0030】

配線導体３１全体をソルダーレジストシート４ａで被覆した後、図４（Ｃ）に示すように、凹部４１となる領域をマスキングして露光する。光が照射された部分はソルダーレジストシート４ａが硬化して、ソルダーレジスト４が形成される。

【0031】

一方、マスキングされた領域はソルダーレジストシート４ａが硬化しておらず、図４（Ｄ）に示すように、硬化していないソルダーレジストシート４ａの一部を現像して除去する。このようにして、配線導体３１が凹部４１に露出する。

【0032】

次いで、図５（Ａ）に示すように、現像せずに残した未硬化のソルダーレジストシート４ａを硬化させるために露光する。この硬化させた凹部４１の底部が、隣接部４３に相当する。

【0033】

次いで、配線導体３１にＮｉめっきを施す前に酸によって洗浄を行う。酸洗浄を行うことによって配線導体３１の一部がエッチングされ、図５（Ｂ）に示すように、第２部分３１ｂが形成される。このとき、第２部分３１ｂと隣接部４３との間に隙間が生じる。隙間の深さは、酸の種類や酸洗浄の時間（酸に曝される時間）などに依存する。

【0034】

次いで、図５（Ｃ）に示すように、第２部分３１ｂの表面および第２部分３１ｂとソルダーレジスト４の隣接部４３との隙間に、ニッケル層５を形成する。ニッケル層５は、例えば無電解めっきなどめっきによって形成される。ニッケル層５は、第２部分３１ｂと隣接部４３との間を充填しているとともに、隣接部４３の上面まで被覆している。

【0035】

次いで、図５（Ｄ）に示すように、ニッケル層５をパラジウム層７で被覆する。パラジウム層７は、例えば、無電解めっきなどめっきによって形成される。さらに、パラジウム層７を、ニッケルよりも優れたはんだ濡れ性を有する金層６で被覆する。金層６は、例えば、無電解めっきなどめっきによって形成される。このようにして、一実施形態に係る配線基板１が得られる。

【0036】

本開示の配線基板は、上述の実施形態に限定されない。一実施形態に係る配線基板１では、ニッケル層５と金層６との間に、パラジウム層７が位置している。しかし、本開示の配線基板において、パラジウム層は必ずしも形成しなくてもよく、ニッケル層の表面に金層が位置していてもよい。

【符号の説明】

【0037】

１ 配線基板
２ 絶縁層
２１ コア用絶縁層
２１Ｔ スルーホール導体
２２ ビルドアップ用絶縁層
３ 導体層
３Ｖ ビアホール導体
３１ 配線導体
３１ａ 第１部分
３１ｂ 第２部分（半導体素子接続パッド）
３Ｇ グランド用導体
３Ｐ 電源用導体
３Ｓ 信号用導体
４ ソルダーレジスト
４ａ ソルダーレジストシート
４１ 凹部
４３ 隣接部
５ ニッケル層
６ 金層
７ パラジウム層

【図1】

【図2】

【図3】

【図4】

【図5】