ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022170582
(43)【公開日】2022-11-10
(54)【発明の名称】表示装置
(51)【国際特許分類】
H05B 33/06 20060101AFI20221102BHJP
H01L 51/50 20060101ALI20221102BHJP
H01L 27/32 20060101ALI20221102BHJP
H05B 33/22 20060101ALI20221102BHJP
H05B 33/28 20060101ALI20221102BHJP
G09F 9/30 20060101ALI20221102BHJP
【ＦＩ】
H05B33/06
H05B33/14 A
H01L27/32
H05B33/22 Z
H05B33/28
G09F9/30 338
G09F9/30 339
G09F9/30 348A
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2021076822
(22)【出願日】2021-04-28
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000408
【氏名又は名称】弁理士法人高橋・林アンドパートナーズ
(72)【発明者】
【氏名】尾関 芳孝
(72)【発明者】
【氏名】森口 幸志郎
【テーマコード（参考）】
3K107
5C094
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC35
3K107CC43
3K107DD22
3K107DD27
3K107DD38
3K107DD39
3K107DD44Z
3K107DD88
3K107DD95
3K107DD96
3K107EE03
3K107HH04
3K107HH05
5C094AA05
5C094BA03
5C094CA19
5C094DA13
5C094DA15
5C094DB04
5C094EA02
5C094EA04
5C094EA05
(57)【要約】
【課題】高精細な表示装置において、狭額縁化を図ることを提供する。
【解決手段】表示装置は、表示領域と表示領域の周囲を包囲する額縁領域とを備え、表示領域には複数の画素回路が設けられると共に、該額縁領域には周辺回路が設けられ、該周辺回路と画素回路は配線で接続されており、周辺回路は、表示領域から離間する方向に沿って設けられる複数のスイッチ回路と、表示領域とスイッチ回路の間に設けられる複数の中継電極と、該中継電極とスイッチ回路とを接続する複数の接続配線とを備え、中継電極は配線に接続されると共に、最も表示領域から離間した位置に設けられるスイッチ回路と中継電極とを接続する接続配線は、平面視で他のスイッチ回路に交差している。
【選択図】図４
【解決手段】表示装置は、表示領域と表示領域の周囲を包囲する額縁領域とを備え、表示領域には複数の画素回路が設けられると共に、該額縁領域には周辺回路が設けられ、該周辺回路と画素回路は配線で接続されており、周辺回路は、表示領域から離間する方向に沿って設けられる複数のスイッチ回路と、表示領域とスイッチ回路の間に設けられる複数の中継電極と、該中継電極とスイッチ回路とを接続する複数の接続配線とを備え、中継電極は配線に接続されると共に、最も表示領域から離間した位置に設けられるスイッチ回路と中継電極とを接続する接続配線は、平面視で他のスイッチ回路に交差している。
【選択図】図４
【特許請求の範囲】
【請求項1】
表示領域と前記表示領域の周囲を包囲する額縁領域とを備え、前記表示領域には複数の画素回路が設けられると共に、該額縁領域には周辺回路が設けられ、該周辺回路と画素回路は配線で接続されており、
前記周辺回路は、前記表示領域から離間する方向に沿って設けられる複数のスイッチ回路と、前記表示領域と前記スイッチ回路との間に設けられる複数の中継電極と、該中継電極と前記スイッチ回路とを接続する複数の接続配線とを備え、
前記中継電極は前記配線に接続されると共に、最も表示領域から離間した位置に設けられる前記スイッチ回路と前記中継電極とを接続する接続配線は、平面視で他の前記スイッチ回路と交差している
表示装置。
前記周辺回路は、前記表示領域から離間する方向に沿って設けられる複数のスイッチ回路と、前記表示領域と前記スイッチ回路との間に設けられる複数の中継電極と、該中継電極と前記スイッチ回路とを接続する複数の接続配線とを備え、
前記中継電極は前記配線に接続されると共に、最も表示領域から離間した位置に設けられる前記スイッチ回路と前記中継電極とを接続する接続配線は、平面視で他の前記スイッチ回路と交差している
表示装置。
【請求項2】
前記スイッチ回路及び前記中継電極は絶縁層に覆われており、前記接続配線は当該絶縁層上に設けられると共に、当該絶縁層に形成されたコンタクトホールを介して前記スイッチ回路及び前記中継電極に接続されている
請求項１に記載の表示装置。
請求項１に記載の表示装置。
【請求項3】
前記画素回路は、前記配線に接続される画素スイッチと、該画素スイッチに接続される画素電極とを備え、
前記画素電極は前記絶縁層上に形成されており、
前記接続配線は少なくとも当該画素電極と同層に形成される配線電極を有している
請求項２に記載の表示装置。
前記画素電極は前記絶縁層上に形成されており、
前記接続配線は少なくとも当該画素電極と同層に形成される配線電極を有している
請求項２に記載の表示装置。
【請求項4】
前記絶縁層は、有機絶縁膜を備えると共に、当該有機絶縁膜に重畳する少なくとも１又は複数の無機絶縁膜を備える
請求項２又は３に記載の表示装置。
請求項２又は３に記載の表示装置。
【請求項5】
前記スイッチ回路は、ゲート電極と、当該ゲート電極を覆うゲート絶縁層と、ゲート絶縁層上に設けられる半導体層と、当該半導体層を覆う第１絶縁膜と、当該第１絶縁膜上に設けられると共に当該第１絶縁膜に形成されるコンタクトホールを介して半導体層に接続されるソース電極及びドレイン電極とを備える共に、当該ソース電極及びドレイン電極を覆う第２絶縁膜と、当該第２絶縁膜を介して前記ドレイン電極に重畳する電極部を備え、
該電極部は、前記第２絶縁膜に形成されるコンタクトホールを介して前記ドレイン電極に接続されて当該スイッチ回路の出力部を形成する
請求項２乃至請求項４のいずれか一項に記載の表示装置。
該電極部は、前記第２絶縁膜に形成されるコンタクトホールを介して前記ドレイン電極に接続されて当該スイッチ回路の出力部を形成する
請求項２乃至請求項４のいずれか一項に記載の表示装置。
【請求項6】
前記出力部はさらに前記絶縁層に覆われており、前記接続配線は、当該絶縁層上に形成されて且つコンタクトホールを介して前記出力部に接続されている
請求項５に記載の表示装置。
請求項５に記載の表示装置。
【請求項7】
各スイッチ回路のゲート電極は互いに接続されている
請求項５又は請求項６に記載の表示装置。
請求項５又は請求項６に記載の表示装置。
【請求項8】
前記周辺回路はシフトレジスタを備え、該シフトレジスタからの出力は、前記表示領域から最も離間した位置に設けられる前記スイッチ回路のゲート電極に供給される
請求項７記載の表示装置。
請求項７記載の表示装置。
【請求項9】
前記接続配線は、少なくとも透明電極と、当該透明電極に電気的に接続される金属配線と備えている
請求項１乃至請求項８のいずれか一項に記載の表示装置。
請求項１乃至請求項８のいずれか一項に記載の表示装置。
【請求項10】
各スイッチ回路は、夫々信号供給線に接続されると共に、電位供給線を共有しており、前記電位供給線は、少なくとも一つの信号供給線に平面視で交差する
請求項１乃至請求項９のいずれか一項に記載の表示装置。
請求項１乃至請求項９のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一実施形態は、表示装置に関する。特に、本発明の一実施形態は、酸化物半導体を含むトランジスタが用いられた表示装置に関する。
【背景技術】
【0002】
最近、アモルファスシリコン、低温ポリシリコン、および単結晶シリコンに替わり、酸化物半導体をチャネルに用いたトランジスタの開発が進められている（例えば、特許文献１および特許文献２参照）。酸化物半導体をチャネルに用いたトランジスタは、アモルファスシリコンをチャネルに用いたトランジスタと同様に単純な構造かつ低温プロセスで形成される。酸化物半導体をチャネルに用いたトランジスタは、アモルファスシリコンをチャネルに用いたトランジスタよりも高い移動度を有し、オフ電流が非常に低いことが知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１４－１４６８１９号公報
【特許文献2】特開２０１５－１５９３１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
一方で、ヘッドマウントディスプレイなどの表示装置では、画素数を増加した高精細な表示が望まれている。画素数が増加（高精細化）すると、額縁領域において、画素を駆動するための周辺回路や端子部の配線数が増加する。そのため、額縁領域において、配線による専有面積が増大してしまい、狭額縁化を図ることが困難となる。
【0005】
本発明の一実施形態は、上記問題に鑑み、高精細な表示装置において、狭額縁化を図ることを提供することを目的の一つとする。
【課題を解決するための手段】
【0006】
本発明の一実施形態に係る表示装置は、表示領域と表示領域の周囲を包囲する額縁領域とを備え、表示領域には複数の画素回路が設けられると共に、該額縁領域には周辺回路が設けられ、該周辺回路と画素回路は配線で接続されており、周辺回路は、表示領域から離間する方向に沿って設けられる複数のスイッチ回路と、表示領域とスイッチ回路の間に設けられる複数の中継電極と、該中継電極とスイッチ回路とを接続する複数の接続配線とを備え、中継電極は配線に接続されると共に、最も表示領域から離間した位置に設けられるスイッチ回路と中継電極とを接続する接続配線は、平面視で他のスイッチ回路に交差している。
【図面の簡単な説明】
【0007】
【図1】本発明の一実施形態に係る表示装置の概要を示す平面図である。
【図2】本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。
【図3】本発明の一実施形態に係る表示装置の画素の画素回路を示す回路図である。
【図4】本発明の一実施形態に係る表示装置の構成を示す断面図である。
【図5】本発明の一実施形態に係る表示装置の画素のレイアウトである。
【図6】本発明の一実施形態に係る表示装置のゲートドライバ回路を説明するブロック図である。
【図7】スイッチ回路の回路図の一例である。
【図8】本発明の一実施形態に係る表示装置の周辺回路のレイアウトの一例である。
【図10】本発明の一実施形態に係る表示装置の周辺回路のレイアウトの一例である。
【図11】本発明の一実施形態に係る表示装置の周辺回路のレイアウトの一例である。
【図13】本発明の一実施形態に係る表示装置の周辺回路のレイアウトの一例である。
【図15】本発明の一実施形態に係る表示装置の端子部のレイアウトの一例である。
【発明を実施するための形態】
【0008】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。
【0009】
本発明の各実施の形態において、基板から酸化物半導体層に向かう方向を上または上方という。逆に、酸化物半導体層から基板に向かう方向を下または下方という。このように、説明の便宜上、上方または下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と逆になるように配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方または下方は、複数の層が積層された構造において上側に位置するか、あるいは下側に位置するかを言うものであって、平面視した際に互いに重畳関係にあることまで要求するものではない。
【0010】
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、または表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置を例示して説明するが、本実施形態における構造は、上述した他の電気光学層を含む表示装置へ適用することができる。
【0011】
本明細書において「αはＡ、ＢまたはＣを含む」、「αはＡ，ＢおよびＣのいずれかを含む」、「αはＡ，ＢおよびＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
【0012】
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
【0013】
［第１実施形態］
［１．表示装置１０の概要］
図１～図３を参照して、本発明の一実施形態に係る表示装置１０の概要について説明する。図１は、本発明の一実施形態に係る表示装置１０の概要を示す平面図である。図１に示すように、表示装置１０は、アレイ基板３００、シール４００、対向基板５００、フレキシブルプリント回路基板６００（ＦＰＣ６００）、およびＩＣチップ７００を有する。アレイ基板３００および対向基板５００はシール４００によって貼り合わせられている。シール４００に囲まれた表示領域２２には、液晶が充填されると共に、複数の画素３１０が、第１方向Ｄ１（行方向）および第１方向Ｄ１と交差する第２方向Ｄ２（列方向）に沿ってマトリクス状に配置されている。複数の画素３１０は、赤色画素Ｒ、緑色画素Ｇ、および青色画素Ｂを含む。第１方向Ｄ１と第２方向Ｄ２とは、直交していてもよい。表示領域２２は、後述する液晶素子４１０と平面視で重畳する領域である。
［１．表示装置１０の概要］
図１～図３を参照して、本発明の一実施形態に係る表示装置１０の概要について説明する。図１は、本発明の一実施形態に係る表示装置１０の概要を示す平面図である。図１に示すように、表示装置１０は、アレイ基板３００、シール４００、対向基板５００、フレキシブルプリント回路基板６００（ＦＰＣ６００）、およびＩＣチップ７００を有する。アレイ基板３００および対向基板５００はシール４００によって貼り合わせられている。シール４００に囲まれた表示領域２２には、液晶が充填されると共に、複数の画素３１０が、第１方向Ｄ１（行方向）および第１方向Ｄ１と交差する第２方向Ｄ２（列方向）に沿ってマトリクス状に配置されている。複数の画素３１０は、赤色画素Ｒ、緑色画素Ｇ、および青色画素Ｂを含む。第１方向Ｄ１と第２方向Ｄ２とは、直交していてもよい。表示領域２２は、後述する液晶素子４１０と平面視で重畳する領域である。
【0014】
シール４００が設けられたシール領域２４は、表示領域２２を包囲する額縁領域２８に設けられている。ＦＰＣ６００は端子領域２６に接続されている。端子領域２６は額縁領域２８のうち、アレイ基板３００が対向基板５００から露出された領域に設けられ、シール領域２４の外側に設けられている。なお、シール領域２４の外側とは、額縁領域２８にあってシール４００によって囲まれた領域の外側を意味する。ＩＣチップ７００はＦＰＣ６００上に設けられている。ＩＣチップ７００は各画素３１０の画素回路３５０（図２を参照）を駆動させるための信号を供給する。
【0015】
［２．表示装置１０の回路構成］
図２は、本発明の一実施形態に係る表示装置１０の回路構成を示すブロック図である。図２に示すように、画素３１０の画素回路３５０が配置された表示領域２２に第１方向Ｄ１に隣り合う位置にはゲートドライバ回路３３０が設けられており、表示領域２２に第２方向Ｄ２に隣り合う位置にはソースドライバ回路３２０が設けられている。ゲートドライバ回路３３０およびソースドライバ回路３２０は、上記の額縁領域２８に設けられている。
図２は、本発明の一実施形態に係る表示装置１０の回路構成を示すブロック図である。図２に示すように、画素３１０の画素回路３５０が配置された表示領域２２に第１方向Ｄ１に隣り合う位置にはゲートドライバ回路３３０が設けられており、表示領域２２に第２方向Ｄ２に隣り合う位置にはソースドライバ回路３２０が設けられている。ゲートドライバ回路３３０およびソースドライバ回路３２０は、上記の額縁領域２８に設けられている。
【0016】
ゲートドライバ回路３３０からゲート配線３３１が第１方向Ｄ１に延在しており、第１方向Ｄ１に配列された複数の画素３１０の画素回路３５０に接続されている。ソースドライバ回路３２０からソース配線３２１が第２方向Ｄ２に延在しており、第２方向Ｄ２に配列された複数の画素３１０の画素回路３５０に接続されている。
【0017】
端子領域２６には複数の端子部３３３が設けられている。端子部３３３の構成については後に詳述する。複数の端子部３３３のそれぞれとソースドライバ回路３２０とは接続配線３４１で接続されている。同様に、端子部３３３とゲートドライバ回路３３０とは接続配線３４１で接続されている。ＦＰＣ６００が端子部３３３に接続されることで、ソースドライバ回路３２０とゲートドライバ回路３３０とはＩＣチップ７００に接続される。当該ＩＣチップは、外部機器からの入力信号に基づいてこれらソースドライバ回路３２０とゲートドライバ回路３３０を制御する。この結果、表示領域２２内の各画素３１０に含まれる画素回路３５０が駆動する。
【0018】
［３．表示装置１０の画素３１０の画素回路３５０］
図３は、本発明の一実施形態に係る表示装置１０の画素３１０の画素回路３５０を示す回路図である。図３に示すように、画素回路３５０は画素トランジスタ（画素スイッチ）８００、保持容量８９０、および液晶素子４１０などの素子を含む。詳細は後述するが、保持容量８９０の一方の電極は画素電極ＰＴＣＯ２であり、他方の電極は共通電極ＣＴＣＯ２を含む。同様に、液晶素子４１０の一方の電極は画素電極ＰＴＣＯ２であり、他方の電極は共通電極ＣＴＣＯ２である。共通電極ＣＴＣＯ２には、共通電位ＶＣＯＭが供給される。画素トランジスタ８００はゲート電極８１０、ソース電極８３０、およびドレイン電極８４０を有する。ゲート電極８１０はゲート配線３３１に接続されている。ソース電極８３０はソース配線３２１に接続されている。ドレイン電極８４０は保持容量８９０および液晶素子４１０に接続されている。なお、本実施形態では、説明の便宜上、８３０をソース電極といい、８４０をドレイン電極というが、それぞれの電極のソースとしての機能とドレインとしての機能とが入れ替わってもよい。
図３は、本発明の一実施形態に係る表示装置１０の画素３１０の画素回路３５０を示す回路図である。図３に示すように、画素回路３５０は画素トランジスタ（画素スイッチ）８００、保持容量８９０、および液晶素子４１０などの素子を含む。詳細は後述するが、保持容量８９０の一方の電極は画素電極ＰＴＣＯ２であり、他方の電極は共通電極ＣＴＣＯ２を含む。同様に、液晶素子４１０の一方の電極は画素電極ＰＴＣＯ２であり、他方の電極は共通電極ＣＴＣＯ２である。共通電極ＣＴＣＯ２には、共通電位ＶＣＯＭが供給される。画素トランジスタ８００はゲート電極８１０、ソース電極８３０、およびドレイン電極８４０を有する。ゲート電極８１０はゲート配線３３１に接続されている。ソース電極８３０はソース配線３２１に接続されている。ドレイン電極８４０は保持容量８９０および液晶素子４１０に接続されている。なお、本実施形態では、説明の便宜上、８３０をソース電極といい、８４０をドレイン電極というが、それぞれの電極のソースとしての機能とドレインとしての機能とが入れ替わってもよい。
【0019】
［４．表示装置１０の構成］
図４及び図５を参照して、本発明の一実施形態に係る表示装置１０の構成の詳細について説明する。図４は、本発明の一実施形態に係る表示装置１０の構成を示す断面図である。図５は、本発明の一実施形態に係る表示装置１０の画素のレイアウトである。なお、図４の断面図は、表示装置１０の層構造を端的に説明するための典型例としての断面図であり、周辺回路と画素回路３５０が隣接して示されている。実際には画素回路３５０は表示領域２２内に、周辺回路は表示領域２２外の額縁領域２８に設けられており、画素回路３５０と周辺回路とが離間して設けられていることは言うまでもない。特に、図４の中の画素回路３５０においては、画素領域中のコンタクトホール周辺部を中心に示されており、表示に寄与する透過領域（開口領域）については一部のみが示されている。また、図４中、周辺回路として示されているのは、ソースドライバ回路３２０やゲートドライバ回路３３０に設けられるトランジスタ周りの典型例を示しており、画素回路３５０ととして示されているのは、画素回路３５０内の画素トランジスタ周りの典型例を示している。
図４及び図５を参照して、本発明の一実施形態に係る表示装置１０の構成の詳細について説明する。図４は、本発明の一実施形態に係る表示装置１０の構成を示す断面図である。図５は、本発明の一実施形態に係る表示装置１０の画素のレイアウトである。なお、図４の断面図は、表示装置１０の層構造を端的に説明するための典型例としての断面図であり、周辺回路と画素回路３５０が隣接して示されている。実際には画素回路３５０は表示領域２２内に、周辺回路は表示領域２２外の額縁領域２８に設けられており、画素回路３５０と周辺回路とが離間して設けられていることは言うまでもない。特に、図４の中の画素回路３５０においては、画素領域中のコンタクトホール周辺部を中心に示されており、表示に寄与する透過領域（開口領域）については一部のみが示されている。また、図４中、周辺回路として示されているのは、ソースドライバ回路３２０やゲートドライバ回路３３０に設けられるトランジスタ周りの典型例を示しており、画素回路３５０ととして示されているのは、画素回路３５０内の画素トランジスタ周りの典型例を示している。
【0020】
図４に示すように、表示装置１０は基板ＳＵＢの上方に設けられている。表示装置１０は、トランジスタＴｒ１、トランジスタＴｒ２、配線Ｗ１、Ｗ２、接続電極ＺＴＣＯ１、ＺＴＣＯ２、透明導電層ＰＴＣＯ１、画素電極ＰＴＣＯ２、共通補助電極ＣＭＴＬ１、ＣＭＴＬ２、および透明導電層ＣＴＣＯ１、及び共通電極ＣＴＣＯ２を有する。なお、ＴＣＯはＴｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ（透明導電性酸化物）の略称である。トランジスタＴｒ１はソースドライバ回路３２０またはゲートドライバ回路３３０などの周辺回路に含まれるトランジスタである。トランジスタＴｒ２は表示装置１０の画素３１０の画素回路３５０に含まれるトランジスタである。
【0021】
［５．周辺回路の構成］
周辺回路は、少なくともトランジスタＴｒ１は、ｐ型のトランジスタＴｒ１－１およびｎ型のトランジスタＴｒ１－２を有する。
周辺回路は、少なくともトランジスタＴｒ１は、ｐ型のトランジスタＴｒ１－１およびｎ型のトランジスタＴｒ１－２を有する。
【0022】
ｎ型のトランジスタＴｒ１－１およびｐ型のトランジスタＴｒ１－２は、いずれもゲート配線ＧＬ１、ゲート絶縁層ＧＩ１、及び半導体層Ｓを有する。ゲート配線ＧＬ１は半導体層Ｓに対向する。ゲート絶縁層ＧＩ１は半導体層Ｓとゲート配線ＧＬ１との間に設けられている。本実施形態では、半導体層Ｓよりも基板ＳＵＢ側にゲート配線ＧＬ１が設けられたボトムゲート型トランジスタが例示されているが、半導体層Ｓとゲート配線ＧＬ１との位置関係が逆であるトップゲート型トランジスタが用いられてもよい。
【0023】
ｐ型のトランジスタＴｒ１－２の半導体層Ｓは、半導体層Ｓ１、Ｓ２を含む。ｎ型のトランジスタＴｒ１－１の半導体層Ｓは、半導体層Ｓ１、Ｓ２、Ｓ３を含む。半導体層Ｓ１は、平面視でゲート配線ＧＬ１と重畳する領域の半導体層である。半導体層Ｓ１はトランジスタＴｒ１－１のチャネルとして機能する。半導体層Ｓ２は導電層として機能する。半導体層Ｓ３は、半導体層Ｓ２よりも高抵抗な導電層として機能する。また、ゲート配線ＧＬ１において、半導体層Ｓと重畳する領域をゲート電極と呼ぶ場合がある。半導体層Ｓ３は、半導体層Ｓ１に向かって侵入するホットキャリアを減衰させることで、ホットキャリア劣化を抑制する。
【0024】
半導体層Ｓの上に絶縁層ＩＬ１およびゲート絶縁層ＧＩ２が設けられている。トランジスタＴｒ１において、ゲート絶縁層ＧＩ２は単に層間膜として機能する。これらの絶縁層の上に配線Ｗ１が設けられている。配線Ｗ１は、絶縁層ＩＬ１およびゲート絶縁層ＧＩ２に設けられた開口を介して半導体層Ｓに接続されている。配線Ｗ１の上に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に配線Ｗ１が設けられている。配線Ｗ１は、絶縁層ＩＬ２に設けられた開口を介して配線Ｗ１に接続されている。
【0025】
ゲート配線ＧＬ１と遮光層ＬＳ２とは同一層である。配線Ｗ１とゲート配線ＧＬ２とは同一層である。以下、同一層又は同層とは、複数の部材が、１つの層がパターニングされることによって形成されたものであることを意味する。
【0026】
配線Ｗ１上に、絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に配線Ｗ２が設けられている。配線Ｗ２は、絶縁層ＩＬ２に設けられたコンタクトホールを介して配線Ｗ１に接続されている。絶縁層ＩＬ２及び配線Ｗ２上には絶縁層ＩＬ３が設けられている。絶縁層ＩＬ３上には、接続電極ＺＴＣＯ１が設けられている。接続電極ＺＴＣＯ１は、絶縁層ＩＬ３に設けられたコンタクトホールを介して、配線Ｗ２に接続されている。接続電極ＺＴＣＯ１は、透明導電層である。絶縁層ＩＬ３及び接続電極ＺＴＣＯ１上には、絶縁層ＩＬ４が設けられている。絶縁層ＩＬ４は、絶縁層ＩＬ４よりも下層に設けられた構造体によって形成された段差を緩和する。絶縁層ＩＬ４上には、透明導電層ＰＴＣＯ１が設けられている。透明導電層ＰＴＣＯ１は、絶縁層ＩＬ４に設けられたコンタクトホールを介して接続電極ＺＴＣＯ１と接続されている。絶縁層ＩＬ４及び透明導電層ＰＴＣＯ１上には、絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５上には、共通補助電極ＣＭＴＬ１が設けられている。共通補助電極ＣＭＴＬ１は、絶縁層ＩＬ５に設けられたコンタクトホールを介して、透明導電層ＰＴＣＯ１と接続されている。共通補助電極ＣＭＴＬ１上には、透明導電層ＣＴＣＯ１が設けられている。配線Ｗ１は、配線Ｗ２、接続電極ＺＴＣＯ１、透明導電層ＰＴＣＯ１、及び共通補助電極ＣＭＴＬ１を介して、透明導電層ＣＴＣＯ１と接続される。接続電極ＺＴＣＯ１、透明導電層ＰＴＣＯ１、共通補助電極ＣＭＴＬ１、及び透明導電層ＣＴＣＯ１については、図７以降において詳述する。
【0027】
［６．画素回路３５０の構成］
次に、図４及び図５を参照して、画素回路３５０の構成について説明する。トランジスタＴｒ２は、酸化物半導体層ＯＳ、ゲート絶縁層ＧＩ２、およびゲート配線ＧＬ２を有する。ゲート配線ＧＬ２は酸化物半導体層ＯＳに対向する。ゲート絶縁層ＧＩ２は酸化物半導体層ＯＳとゲート配線ＧＬ２との間に設けられている。本実施形態では、ゲート配線ＧＬ２よりも基板ＳＵＢ側に酸化物半導体層ＯＳが設けられたトップゲート型トランジスタが例示されているが、ゲート配線ＧＬ２と酸化物半導体層ＯＳとの位置関係が逆であるボトムゲート型トランジスタが用いられてもよい。なお、図５においては、絶縁層ＩＬ５、共通補助電極ＣＭＴＬ２、及び共通電極ＣＴＣＯ２のレイアウトについては図示が省略されている。
次に、図４及び図５を参照して、画素回路３５０の構成について説明する。トランジスタＴｒ２は、酸化物半導体層ＯＳ、ゲート絶縁層ＧＩ２、およびゲート配線ＧＬ２を有する。ゲート配線ＧＬ２は酸化物半導体層ＯＳに対向する。ゲート絶縁層ＧＩ２は酸化物半導体層ＯＳとゲート配線ＧＬ２との間に設けられている。本実施形態では、ゲート配線ＧＬ２よりも基板ＳＵＢ側に酸化物半導体層ＯＳが設けられたトップゲート型トランジスタが例示されているが、ゲート配線ＧＬ２と酸化物半導体層ＯＳとの位置関係が逆であるボトムゲート型トランジスタが用いられてもよい。なお、図５においては、絶縁層ＩＬ５、共通補助電極ＣＭＴＬ２、及び共通電極ＣＴＣＯ２のレイアウトについては図示が省略されている。
【0028】
酸化物半導体層ＯＳは、酸化物半導体層ＯＳ１、ＯＳ２を含む。酸化物半導体層ＯＳ１は、平面視でゲート配線ＧＬ２と重畳する領域の酸化物半導体層である。酸化物半導体層ＯＳ１は、半導体層として機能し、ゲート配線ＧＬ２に供給される電圧に応じて導通状態と非導通状態とに切り替えられる。つまり、酸化物半導体層ＯＳ１はトランジスタＴｒ２のチャネルとして機能する。酸化物半導体層ＯＳ２は導電層として機能する。酸化物半導体層ＯＳ１、ＯＳ２は同じ酸化物半導体層から形成された層である。例えば、酸化物半導体層ＯＳ２は、酸化物半導体層ＯＳ１と同じ物性の層に対して不純物をドーピングすることで低抵抗化された酸化物半導体層である。
【0029】
ゲート配線ＧＬ２の上に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に配線Ｗ２が設けられている。配線Ｗ２は、絶縁層ＩＬ２およびゲート絶縁層ＧＩ２に設けられた開口ＷＣＯＮを介して酸化物半導体層ＯＳ２に接続されている。配線Ｗ２には、画素の階調に関連するデータ信号が伝達される。配線Ｗ２は、ソース電極又はドレイン電極の一方として機能する。絶縁層ＩＬ２および配線Ｗ２の上に絶縁層ＩＬ３が設けられている。絶縁層ＩＬ３の上に接続電極ＺＴＣＯ２が設けられている。接続電極ＺＴＣＯ２は、絶縁層ＩＬ３、ＩＬ２、およびゲート絶縁層ＧＩ２に設けられた開口ＺＣＯＮを介して酸化物半導体層ＯＳ２に接続されている。接続電極ＺＴＣＯ２は、ソース電極又はドレイン電極の他方として機能する。接続電極ＺＴＣＯ２は開口ＺＣＯＮの底部において酸化物半導体層ＯＳ２と接している。接続電極ＺＴＣＯ２は、透明導電層である。
【0030】
ここで、例えばＩＴＯ層などの透明導電層をシリコン層などの半導体層に接するように形成すると、ＩＴＯ成膜時のプロセスガスや酸素イオンによって半導体層の表面が酸化する。半導体層の表面に形成された酸化層は高抵抗であるため、半導体層と透明導電層と間の接触抵抗が高くなってしまい、両者の電気的接触に不良が生じる。一方、上記の透明導電層を酸化物半導体層に接するように形成しても、酸化物半導体層の表面に上記のような高抵抗な酸化層は形成されないため、酸化物半導体層と透明導電層との間の電気的接触に不良は生じない。
【0031】
接続電極ＺＴＣＯ２の上に絶縁層ＩＬ４が設けられている。絶縁層ＩＬ４を平坦化膜という場合がある。絶縁層ＩＬ４の上に画素電極ＰＴＣＯ２が設けられている。画素電極ＰＴＣＯ２は絶縁層ＩＬ４に設けられた開口ＰＣＯＮを介して接続電極ＺＴＣＯ２に接続されている。画素電極ＰＴＣＯ２は、透明導電層である。
【0032】
画素電極ＰＴＣＯ２の上に絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５の上に共通補助電極ＣＭＴＬ２および共通電極ＣＴＣＯ２が設けられている。詳細は後述するが、共通補助電極ＣＭＴＬ２と共通電極ＣＴＣＯ２とは異なる平面パターンを有する。共通補助電極ＣＭＴＬ２は金属層である。共通電極ＣＴＣＯ２は透明導電層である。共通補助電極ＣＭＴＬ２の電気抵抗は共通電極ＣＴＣＯ２の電気抵抗よりも低抵抗である。また、共通補助電極ＣＭＴＬ２は遮光層としても機能し、例えば、隣接する画素からの光を遮光することで、混色の発生を抑制することができる。共通電極ＣＴＣＯ２の上にスペーサＳＰが設けられている。
【0033】
スペーサＳＰは一部の画素に対して設けられている。例えば、スペーサＳＰは、赤色画素、緑色画素、および青色画素のいずれか１つの画素に対して設けられていてもよい。但し、スペーサＳＰは全ての画素に設けられていてもよい。スペーサＳＰの高さは、セルギャップの半分の高さである。なお、対向基板にもスペーサが設けられており、対向基板のスペーサと上記のスペーサＳＰとは平面視で重畳する。
【0034】
トランジスタＴｒ２と基板ＳＵＢとの間に遮光層ＬＳが設けられている。本実施形態では、遮光層ＬＳとして、遮光層ＬＳ１、ＬＳ２が設けられている。ただし、遮光層ＬＳは遮光層ＬＳ１のみまたは遮光層ＬＳ２のみで形成されていてもよい。平面視で、遮光層ＬＳは、ゲート配線ＧＬ２と酸化物半導体層ＯＳとが重畳する領域に設けられている。つまり、平面視で、遮光層ＬＳは酸化物半導体層ＯＳ１と重畳する領域に設けられている。遮光層ＬＳは、基板ＳＵＢ側から入射した光が酸化物半導体層ＯＳ１に到達することを抑制する。遮光層ＬＳとして導電層が用いられる場合、遮光層ＬＳに電圧を印加して酸化物半導体層ＯＳ１を制御してもよい。遮光層ＬＳに電圧が印加される場合、遮光層ＬＳとゲート配線ＧＬ２とは、額縁領域２８で接続されていてもよい。平面視で、上記の第１コンタクト領域ＣＯＮ１は遮光層ＬＳと重畳しない領域に設けられている。
【0035】
［７．表示装置１０の各部材の材質］
基板ＳＵＢとして、ガラス基板、石英基板、またはサファイア基板など、透光性を有し、可撓性を有しない剛性基板を用いることができる。一方、基板ＳＵＢが可撓性を有する必要がある場合は、基板ＳＵＢとしてポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板など、樹脂を含み、可撓性を有するフレキシブル基板を用いることができる。基板ＳＵＢの耐熱性を向上させるために、上記の樹脂に不純物を導入してもよい。
基板ＳＵＢとして、ガラス基板、石英基板、またはサファイア基板など、透光性を有し、可撓性を有しない剛性基板を用いることができる。一方、基板ＳＵＢが可撓性を有する必要がある場合は、基板ＳＵＢとしてポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板など、樹脂を含み、可撓性を有するフレキシブル基板を用いることができる。基板ＳＵＢの耐熱性を向上させるために、上記の樹脂に不純物を導入してもよい。
【0036】
ゲート配線ＧＬ１、ＧＬ２、配線Ｗ１、Ｗ２、遮光層ＬＳ、および共通補助電極ＣＭＴＬ１、ＣＭＴＬ２として、金属材料を用いることができる。例えば、金属材料として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、もしくは銀（Ａｇ）、またはこれらの合金もしくは化合物が用いられる。上記の部材として、上記の金属材料が単層で用いられてもよく、積層で用いられてもよい。例えば、ゲート配線ＧＬ２として、Ｔｉ／Ａｌ／Ｔｉの積層構造が用いられる。本実施形態において、上記の積層構造のゲート配線ＧＬ２のパターン端部の断面形状は順テーパ形状である。
【0037】
ゲート絶縁層ＧＩ１、ＧＩ２および絶縁層ＩＬ１～ＩＬ５として、一般的な絶縁性材料を用いることができる。例えば、絶縁層ＩＬ１～ＩＬ３、ＩＬ５として、として、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、または窒化アルミニウム（ＡｌＮｘ）などの無機絶縁層を用いることができる。これらの絶縁層として、欠陥が少ない絶縁層を用いることができる。絶縁層ＩＬ４として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、またはシロキサン樹脂などの有機絶縁材料を用いることができる。なお、ゲート絶縁層ＧＩ１、ＧＩ２および絶縁層ＩＬ１～ＩＬ３、ＩＬ５として、上記の有機絶縁材料が用いられてもよい。上記の部材として、上記の材料が単層で用いられてもよく、積層で用いられてもよい。
【0038】
なお、上記の絶縁層の一例として、ゲート絶縁層ＧＩ１として厚さが１００ｎｍのＳｉＯｘが用いられる。また、絶縁層ＩＬ１として総厚さが６００ｎｍ～７００ｎｍのＳｉＯｘ／ＳｉＮｘ／ＳｉＯｘが用いられる。ゲート絶縁層ＧＩ２として総厚さが６０～１００ｎｍのＳｉＯｘ／ＳｉＮｘが用いられる。絶縁層ＩＬ２として総厚さが３００ｎｍ～５００ｎｍのＳｉＯｘ／ＳｉＮｘ／ＳｉＯｘが用いられる。絶縁層ＩＬ３として総厚さが２００ｎｍ～５００ｎｍのＳｉＯｘ（単層）、ＳｉＮｘ（単層）、またはこれらの積層が用いられる。絶縁層ＩＬ４として厚さが２μｍ～４μｍの有機層が用いられる。絶縁層ＩＬ５として厚さが５０ｎｍ～１５０ｎｍのＳｉＮｘ（単層）が用いられる。
【0039】
上記のＳｉＯｘＮｙおよびＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物およびアルミニウム化合物である。また、ＳｉＮｘＯｙおよびＡｌＮｘＯｙは、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物およびアルミニウム化合物である。
【0040】
酸化物半導体層ＯＳとして、半導体の特性を有する酸化物半導体を用いることができる。酸化物半導体層ＯＳは透光性を有する。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を含む酸化物半導体を用いることができる。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いることができる。ただし、本実施形態で使用されるＩｎ、Ｇａ、Ｚｎ、およびＯを含む酸化物半導体は上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにＩｎの比率を上記より大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を上記より大きくしてもよい。
【0041】
Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む酸化物半導体に他の元素が添加されていてもよい。例えば、当該酸化物半導体にＡｌまたはＳｎなどの金属元素が添加されていてもよい。上記の酸化物半導体以外にもＩｎおよびＧａを含む酸化物半導体（ＩＧＯ）、ＩｎおよびＺｎを含む酸化物半導体（ＩＺＯ）、Ｉｎ、Ｓｎ、およびＺｎを含む酸化物半導体（ＩＴＺＯ）、またはＩｎおよびＷを含む酸化物半導体などが酸化物半導体層ＯＳとして用いられてもよい。酸化物半導体層ＯＳはアモルファスであってもよく、結晶性であってもよい。酸化物半導体層ＯＳはアモルファスと結晶の混相であってもよい。
【0042】
接続電極ＺＴＣＯ１、ＺＴＣＯ２、透明導電層ＰＴＣＯ１、画素電極ＰＴＣＯ２、透明導電層ＣＴＣＯ１、および共通電極ＣＴＣＯ２として、透明導電材料が用いられる。透明導電層ＰＴＣＯ１及び画素電極ＰＴＣＯ２は、同じ膜から形成される。また、透明導電層ＣＴＣＯ１及び共通電極ＣＴＣＯ２は、同じ膜から形成される。当該透明導電材料として、酸化インジウムおよび酸化スズの混合物（ＩＴＯ）または酸化インジウムおよび酸化亜鉛の混合物（ＩＺＯ）などを用いることができる。当該透明導電材料として、上記以外の材料が用いられてもよい。
【0043】
［８．周辺回路の構成］
次に、周辺回路の一例としてゲートドライバ回路３３０の構成について、図６～図１４を参照して説明する。図６は、ゲートドライバ回路３３０の構成を説明するブロック図である。図６において、ゲートドライバ回路３３０は、少なくともシフトレジスタＳＲ及び第１スイッチ回路ＢＲ１～第４スイッチ回路ＢＲ４からなるユニットを複数有する。第１スイッチ回路ＢＲ１～第４スイッチ回路ＢＲ４はそれぞれ、接続配線２５０－１～２５０－４及び中継電極２０２－５～２０２－８を介してゲート配線３３１－１～３３１－４に接続されている。ゲート配線３３１－１～３３１－８のそれぞれは、表示領域２２のトランジスタＴｒ２のゲート配線ＧＬ２のそれぞれに接続されている。
次に、周辺回路の一例としてゲートドライバ回路３３０の構成について、図６～図１４を参照して説明する。図６は、ゲートドライバ回路３３０の構成を説明するブロック図である。図６において、ゲートドライバ回路３３０は、少なくともシフトレジスタＳＲ及び第１スイッチ回路ＢＲ１～第４スイッチ回路ＢＲ４からなるユニットを複数有する。第１スイッチ回路ＢＲ１～第４スイッチ回路ＢＲ４はそれぞれ、接続配線２５０－１～２５０－４及び中継電極２０２－５～２０２－８を介してゲート配線３３１－１～３３１－４に接続されている。ゲート配線３３１－１～３３１－８のそれぞれは、表示領域２２のトランジスタＴｒ２のゲート配線ＧＬ２のそれぞれに接続されている。
【0044】
シフトレジスタＳＲから出力された信号に基づいてスイッチ回路ＢＲが駆動し、当該スイッチ回路ＢＲから中継電極を介して、ゲート配線３３１にパルス波を含むゲート信号ＧＡＴＥが供給される。ゲート信号ＧＡＴＥによって、各トランジスタＴｒ２のオン状態又はオフ状態を制御する。
【0045】
図７は、スイッチ回路ＢＲの回路図の一例である。以降の説明において、第１スイッチ回路Ｂ１～第４スイッチ回路ＢＲ４のそれぞれを区別しない場合には、スイッチ回路ＢＲと記載する。また、第１スイッチ回路Ｂ１～第４スイッチ回路ＢＲ４のそれぞれの構成要素についても同様である。
【0046】
図７に示すように、スイッチ回路ＢＲは、シフトレジスタＳＲからの入力を受ける第１スイッチ部ＳＷ１と、第２スイッチ部ＳＷ２とを有している。第１スイッチ部ＳＷ１及び第２スイッチ部ＳＷ２への入力は互いに相補的である。例えば、第１スイッチ部ＳＷ１へ第１入力信号ｉｎｐｕｔ１としてハイ信号が入力される場合には、同時に第２スイッチ部ＳＷ２へ第２入力信号ｉｎｐｕｔ２としてロー信号が入力される。第１スイッチ部ＳＷ１及び第２スイッチ部ＳＷ２において、第１入力信号ｉｎｐｕｔ１と第２入力信号ｉｎｐｕｔ２の入力が入れ替わってもよい。
【0047】
第１スイッチ部ＳＷ１は、第１入力信号ｉｎｐｕｔ１が入力されるｎ型の第１トランジスタＴｒ１－１ｎとｐ型の第２トランジスタＴｒ１－２ｐを有している。また、第２スイッチ部ＳＷ２は、第２入力信号ｉｎｐｕｔ２が入力されるｎ型の第３トランジスタＴｒ１－３ｎを有している。また、第１スイッチ回路Ｂ１～第４スイッチ回路ＢＲ４の各々において、第１スイッチ部ＳＷ１同士が互いに接続されると共に、第２スイッチ部ＳＷ２同士が互いに接続されている。これらの接続関係については後述する。
【0048】
表示領域２２に対して画素を小さくして画素数を増やす高精細の表示装置においては、画素行の数も著しく増加することになる。この結果、各画素行のゲート配線に電位を供給するスイッチ回路ＳＷを単純に第２方向Ｄ２に並べる場合、表示領域２２の第２方向Ｄ２の長さよりも、ゲートドライバ回路の第２方向Ｄ２の長さの方が著しく大きくなってしまう。そのため、本発明の一実施形態に係る表示装置では、４つのスイッチ回路ＢＲを１つのユニットとして第１方向Ｄ１に配置し、かかるユニットを第２方向Ｄ２に並べている。各ユニットにおいては、第１スイッチ回路ＢＲ１～第４スイッチ回路ＢＲ４の各々が第２方向Ｄ２にわずかにずれつつ第１方向Ｄ１に並んでいる。また、１ユニットにおいてはシフトレジスタＳＲからと直接接続されるのは第１スイッチ回路ＢＲ１のみであり、第２スイッチ回路ＢＲ２は第１スイッチ回路ＢＲ１を通じてシフトレジスタＳＲの出力を受け取る。また、第３スイッチ回路ＢＲ３は第１スイッチ回路ＢＲ１及び第２スイッチ回路ＢＲ２を通じてシフトレジスタＳＲの出力を受け取り、第４スイッチ回路ＢＲ４は第１スイッチ回路ＢＲ１、第２スイッチ回路ＢＲ２及び第３スイッチ回路ＢＲ３を通じてシフトレジスタＳＲの出力を受け取る。このようにシフトレジスタＳＲからの出力が順に供給されることにより、ユニット内の４つの第１スイッチ回路Ｂ１～第４スイッチ回路ＢＲ４が順次駆動する。
【0049】
【0050】
なお、以下の説明において、２０２－ｎと付番している構成は、図４中のゲート配線ＧＬ１と同層であることを示す。また、２０４－ｎと付番している構成は、図４中の半導体層Ｓと同層であることを示す。また、２０６－ｎと付番している構成は、図４中の絶縁層ＩＬ１及びゲート絶縁層ＧI２に形成されたコンタクトホールであることを示す。また、２０８－ｎと付番している構成は、図４中のゲート配線ＧＬ２及び配線Ｗ１と同層（あるいはＷ１それ自身）であることを示す。また、２１２－ｎと付番している構成は、図４中の絶縁層ＩＬ２に形成されたコンタクトホールであることを示す。また、２１４－ｎと付番している構成は、図４中の配線Ｗ２と同層（あるいはＷ２それ自身）であることを示す。また、２１６－ｎと付番している構成は、図４中の絶縁層ＩＬ３に形成されたコンタクトホールであることを示す。また、２１８－ｎと付番している構成は、図４中の接続電極ＺＴＣＯと同層であることを示す。また、２２２－ｎと付番している構成は、図４中の絶縁層ＩＬ４に形成されたコンタクトホールであることを示す。また、２２４－ｎと付番している構成は、図４中の画素電極ＰＴＣＯ２と同層であることを示す。また、２２６－ｎと付番している構成は、図４中の絶縁層ＩＬ５に形成されたコンタクトホールであることを示す。また、２２８－ｎと付番している構成は、図４中の共通補助電極ＣＭＴＬ２と同層であることを示す。また、２３２－ｎと付番している構成は、図４中の共通電極ＣＴＣＯ２と同層であることを示す。
【0051】
図８及び図９に示す如く、絶縁表面上に、第１トランジスタＴｒ１－１ｎ及び第２トランジスタＴｒ１－２ｐのゲート配線として機能する導電層２０２－１、第３トランジスタＴｒ１－３ｎのゲート配線として機能する導電層２０２－２が設けられている。より具体的には、導電層２０２－１は、第１トランジスタＴｒ１－１ｎの第１ゲート電極２０２－１１と、第２トランジスタＴｒ１－２ｐの第２ゲート電極２０２－１２とを有すると共に、第１ゲート電極２０２－１１と第２ゲート電極２０２－１２とを接続する接続部２０２－１３を有している。第１ゲート電極２０２－１１、第２ゲート電極２０２－１２はいずれもダブルゲート構造を有している。第１スイッチ部ＳＷ１においては、接続部２０２－１３がシフトレジスタＳＲから出力された信号の入力を受ける。また、導電層２０２－１は、ダブルゲート構造である第２ゲート電極２０２－１２の一方に接続される第１接続線２０２－１４を有しており、当該第１接続線２０２－１４は第２スイッチ回路ＢＲ２の第１トランジスタＴｒ１－１ｎの接続部２０２－１３に接続される。かかる接続関係は第２スイッチ回路ＢＲ２と第３スイッチ回路ＢＲ３との間、第３スイッチ回路ＢＲ３と第４スイッチ回路ＢＲ４との間でも同様である。これにより、第１スイッチ回路ＢＲ１の第１スイッチ部ＳＷ１（接続部２０２－１３）に入力されたシフトレジスタＳＲからの信号は、第２スイッチ回路ＢＲ２～第４スイッチ回路ＢＲ４の第１スイッチ部ＳＷ１に順次供給される。
【0052】
また、導電層２０２－２は、第３トランジスタＴｒ１－３ｎの第３ゲート電極２０２－２１を有している。第３ゲート電極２０２－２１はダブルゲート構造を有している。また、導電層２０２－２は、ダブルゲート構造である第３ゲート電極２０２－２１の一方に接続される第２接続線２０２－２２を有しており、当該第２接続線２０２－２２は第２スイッチ回路ＢＲ２の第３トランジスタＴｒ１－３ｎの第３ゲート電極２０２－２１に接続される。かかる接続関係は第２スイッチ回路ＢＲ２と第３スイッチ回路ＢＲ３との間、第３スイッチ回路ＢＲ３と第４スイッチ回路ＢＲ４との間でも同様である。これにより、第１スイッチ回路ＢＲ１の第２スイッチ部ＳＷ２に入力された信号は、第２スイッチ回路ＢＲ２～第４スイッチ回路ＢＲ４の第２スイッチ部ＳＷ２に順次供給される。
【0053】
また、各スイッチ回路ＢＲの間となる位置にブリッジ電極２０２－３が設けられている。
【0054】
また、第４スイッチ回路ＢＲ４と表示領域２２との間に、中継電極２０２－５～２０２－８が設けられている。後述するが、中継電極２０２－５は、第１スイッチ回路ＢＲ１の出力と電気的に接続される。中継電極２０２－６は、第２スイッチ回路ＢＲ２の出力と電気的に接続される。中継電極２０２－７は、第３スイッチ回路ＢＲ３の出力と電気的に接続される。中継電極２０２－８は、第４スイッチ回路ＢＲ４の出力と電気的に接続される。中継電極２０２－５～２０２－８は、図示しないが、表示領域２２に第１方向Ｄ１に沿って延在するゲート配線ＧＬ２のそれぞれに接続される。
【0055】
図８及び図９に示す如く、導電層２０２－１、２０２－２と重畳する領域に半導体層２０４－１～２０４－４が第１方向Ｄ１に並んで設けられている。各半導体層２０４－１～２０４－４は、第１スイッチ回路ＢＲ１～第４スイッチ回路ＢＲ４の各々の半導体層を構成する。各半導体層の構成は同じであるので、以下では半導体層２０４－１についてのみ説明する。
【0056】
半導体層２０４－１は、第１ゲート電極２０２－１１に対向する第１ｎ型チャネル部２０４－１１を有する。また、半導体層２０４－１は、当該第１ｎ型チャネル部２０４－１１の両側に、すなわち、図９における上下方向に、第１ｎ型ソース部２０４－１２及び第１ｎ型ドレイン部２０４－１３を有している。
【0057】
また、半導体層２０４－１は、第２ゲート電極２０２－１２に対向するｐ型チャネル部２０４－１４を有する。また、半導体層２０４－１は、当該ｐ型チャネル部２０４－１４の両側、すなわち、図９における上下方向に、ｐ型ドレイン部２０４－１５及びｐ型ソース部２０４－１６を有している。
【0058】
また、半導体層２０４－１は、第３ゲート電極２０２－２１に対向する第２ｎ型チャネル部２０４－１７を有する。また、半導体層２０４－１は、当該第２ｎ型チャネル部２０４－１７の両側、すなわち、図９における上下方向に第２ｎ型ソース部２０４－１８と第２ｎ型ドレイン部２０４－１９を有している。
【0059】
すなわち、第１スイッチ回路ＢＲ１の半導体層２０４－１は、図９の上から下に向かって、第１ｎ型ソース部２０４－１２、第１ｎ型チャネル部２０４－１１、第１ｎ型ドレイン部２０４－１３、ｐ型ドレイン部２０４－１５、ｐ型チャネル部２０４－１４、ｐ型ソース部２０４－１６、第２ｎ型ソース部２０４－１８、第２ｎ型チャネル部２０４－１７、第２ｎ型ドレイン部２０４－１９がこの順で並んで設けられている。
【0060】
第１ｎ型ドレイン部２０４－１３とｐ型ドレイン部２０４－１５とは互いに隣接して設けられている。また、ｐ型ソース部２０４－１６と第２ｎ型ソース部２０４－１８とは互いに隣接して設けられている。
【0061】
図４に示す如く、半導体層２０４－１～２０４－４上には絶縁層ＩＬ１及びゲート絶縁層ＧＩ２が設けられている。絶縁層ＩＬ１及びゲート絶縁層ＧＩ２には、図８～図１０に示す如く、半導体層２０４－１と重なる位置にコンタクトホール２０６－１～２０６－７が設けられている。より具体的には、図９に示す如く、コンタクトホール２０６－１は、第１方向Ｄ１に沿って複数設けられており、ｐ型ソース部２０４－１６と第２ｎ型ソース部２０４－１８とを露出させる。コンタクトホール２０６－２は、第１方向Ｄ１に沿って複数設けられており、第２ｎ型ドレイン部２０４－１９を露出させる。コンタクトホール２０６－３は、第１方向Ｄ１に沿って複数設けられており、第１ｎ型ドレイン部２０４－１３及びｐ型ドレイン部２０４－１５を露出させる。コンタクトホール２０６－４は、第１方向Ｄ１に沿って複数設けられており、第１ｎ型ソース部２０４－１２を露出させる。
【0062】
図８に示す如く、コンタクトホール２０６－５は、第２方向Ｄ２に沿って複数設けられてブリッジ電極２０２－３の両端部を露出させる。コンタクトホール２０６－７は、第２方向Ｄ２に沿って複数設けられており、中継電極２０２－５～２０２－８を露出させる。
【0063】
図４及び図１０において、絶縁層ＩＬ１上に第１トランジスタＴｒ１－１ｎ、第２トランジスタＴｒ１－２ｐ、及び第３トランジスタＴｒ１－３ｎのソース電極又はドレイン電極として機能する導電層２０８－１～２０８－４が設けられている。導電層２０８－３は、第１方向Ｄ１に延在してコンタクトホール２０６－４を介して第１ｎ型ソース部２０４－１２に接続される第１ソース電極部２０８－３１と、第１ソース電極部２０８－３１の一端に設けられたコンタクトホール２０６－５を介してブリッジ電極２０２－３に接続されるコンタクト部２０８－３２と、第１ソース電極部２０８－３１の他端に設けられた第２方向Ｄ２に延在する第１配線部２０８－３３とを有する。また、第２スイッチ回路ＢＲ２と第２方向Ｄ２に隣り合う位置には、左端の形状以外は導電層２０８－３と略同形の導電層２０８－９が設けられており、かかる導電層２０８－９の端部はコンタクトホール２０６－５を介してブリッジ電極２０２－３に接続される。すなわち、隣接する２つの導電層２０８－９はブリッジ電極２０２－３を介して互いに接続されている。他の隣接するスイッチ回路ＢＲ間も同様である。
【0064】
また、導電層２０８－１は、第１方向Ｄ１に延在する第２ソース電極部２０８－１１を有している。第２ソース電極部２０８－１１は、コンタクトホール２０６－１を介してｐ型ソース部２０４－１６及び第２ｎ型ソース部２０４－１８と接続されている。ここで、導電層２０８－１は、これらｐ型ソース部２０４－１６と第２ｎ型ソース部２０４－１８にバッティングコンタクトしている。バッティングコンタクトとは、互いに導電性の異なるｎ型導電領域とｐ型導電領域とが、導電層を介して互いに接続された構造をいう。なお、かかる構成に限らず、ｐ型ソース部２０４－１６に対向する位置と第２ｎ型ソース部２０４－１８に対向する位置に別々にコンタクトホールを設け、第２ソース電極部２０８－１１がそれぞれのコンタクトホールを介してｐ型ソース部２０４－１６と第２ｎ型ソース部２０４－１８に接続する構成も採用可能である。また、導電層２０８－１は、第２方向Ｄ２に延在する第２配線部２０８－１３を有しており、第２ソース電極部２０８－１１の一端に接続されている。
【0065】
導電層２０８－２は、第１ドレイン電極部２０８－２１、第２ドレイン電極部２０８－２２、及び接続部２０８－２３を有する。第１ドレイン電極部２０８－２１は、コンタクトホール２０６－３を介して第１ｎ型ドレイン部２０４－１３及びｐ型ドレイン部２０４－１５に接続される。第２ドレイン電極部２０８－２２は、コンタクトホール２０６－２を介して第２ｎ型ドレイン部２０４－１９に接続される。接続部２０８－２３は、隣接する２つの第１ドレイン電極部２０８－２１と第２ドレイン電極部２０８－２２とを接続する。
【0066】
導電層２０８－４は、半導体層２０４－１（ｐ型チャネル部２０４－１４）を介して第２ゲート電極２０２－１２に対向する対向電極部２０８－４１と、コンタクトホール２０６－６を介して導電層２０２－１と接続されるコンタクト部２０８－４２とを有している。
【0067】
また、絶縁層ＩＬ１上には、第４スイッチ回路ＢＲ４の第２配線部２０８－１３に沿って第１中間電極２０８－５～２０８－８が設けられている。第１中間電極２０８－５は、コンタクトホール２０６－７を介して中継電極２０２－５と接続される。他の第１中間電極２０８－６～２０８－８についても同様である。なお、図４に示す如く、画素領域においては、絶縁層ＩＬ１とゲート絶縁層ＧＩ２との間に酸化物半導体層ＯＳが設けられている。酸化物半導体層ＯＳと対向とするゲート配線ＧＬ２が設けられている。酸化物半導体層ＯＳとゲート配線ＧＬ１との間にゲート絶縁層ＧＩ２が設けられている。導電層２０８－１～２０８－４、第１中間電極２０８－５～２０８－８は、トランジスタＴｒ２のゲート配線ＧＬ２と同じ導電層から形成される。導電層２０８－１～２０８－４、第１中間電極２０８－５～２０８－８上には、絶縁層ＩＬ２が設けられている。
【0068】
図１１において、絶縁層ＩＬ２には、コンタクトホール２１２－１～２１２－３が設けられている。コンタクトホール２１２－１は、第１方向Ｄ１に沿って複数設けられており、導電層２０８－１の第２ソース電極部２０８－１１を露出させる。なお、これらコンタクトホール２１２－１は、平面視でコンタクトホール２０６－１の間に設けられている。コンタクトホール２１２－２は、第１方向Ｄ１に沿って複数設けられており、導電層２０８－２の第２ドレイン電極部２０８－２２を露出させている。コンタクトホール２１２－３は、第２方向Ｄ２に沿って複数設けられており、第１中間電極２０８－５～２０８－８を露出させている。
【0069】
また、絶縁層ＩＬ２上には、導電層２１４－１が設けられている。導電層２１４－１はｘ方向に延在して設けられてコンタクトホール２１２－１を介して導電層２０８－１の第２ソース電極部２０８－１１と接続される長尺のコンタクト部２１４－１１と、第２方向Ｄ２に延在してコンタクト部２１４－１１に接続される第３配線部２１４－１２とを有している。当該第３配線部２１４－１２は、第２配線部２０８－１３に重畳している。
【0070】
また、絶縁層ＩＬ２上には、導電層２１４－１のコンタクト部２１４－１１と第２方向Ｄ２に隣り合って設けられる帯状電極２１４－２（電極部ともいう）が設けられている。帯状電極２１４－２は、コンタクトホール２１２－２を介して導電層２０８－２の第２ドレイン電極部２０８－２２と接続されている。
【0071】
また、図１１及び図１２に示す如く、絶縁層ＩＬ２上には、第１中間電極２０８－５～２０８－８と対向する位置に第２中間電極２１４－５～２１４－８が設けられている。第２中間電極２１４－５～２１４－８は、コンタクトホール２１２－３を介して第１中間電極２０８－５～２０８－８にそれぞれ接続されている。
【0072】
また、絶縁層ＩＬ２上には、第２方向Ｄ２に延在して第１配線部２０８－３３に重畳する第４配線部２１４－３が設けられている。
【0073】
導電層２１４－１、帯状電極２１４－２、第４配線部２１４－３は、トランジスタＴｒ２のソース電極又はドレイン電極の一方として機能する配線Ｗ２と同じ導電層から形成される。導電層２１４－１、帯状電極２１４－２、第４配線部２１４－３上には、絶縁層ＩＬ３が設けられている。
【0074】
図４、図１１及び図１２に示す如く、絶縁層ＩＬ３には、コンタクトホール２１６－１、２１６－２が設けられている。コンタクトホール２１６－１は各スイッチ回路ＢＲの帯状電極２１４－２を露出させている。平面視した時、コンタクトホール２１６－１は、コンタクトホール２１２－２と第１方向Ｄ１に沿って並んで配置されているが、第１方向Ｄ１の幅はコンタクトホール２１２－２よりも大きい。また、コンタクトホール２１６－１は、コンタクトホール２１２－２の間に設けられている。また、コンタクトホール２１６－２は、第２中間電極２１４－５～２１４－８を露出させている。当該コンタクトホール２１６－２の第１方向Ｄ１の幅（第１方向Ｄ１における長さ）も、平面視で近傍に位置するコンタクトホール２１２－３よりも大きい。
【0075】
また、絶縁層ＩＬ３上には、透明中間電極２１８－１、２１８－５～２１８－８が設けられている。透明中間電極２１８－１は、矩形状に形成されて帯状電極２１４－２に重畳する位置に設けられており、コンタクトホール２１６－１を介して当該帯状電極２１４－２と接続されている。当該透明中間電極２１８－１の第２方向Ｄ２の幅（第２方向Ｄ２における長さ）は、帯状電極２１４－２の第２方向Ｄ２の幅よりも小さい。
【0076】
また、透明中間電極２１８－５～２１８－８は、矩形状に形成されて第２中間電極２１４－５～２１４－８に重畳する位置に設けられており、コンタクトホール２１６－２を介してこれら第２中間電極２１４－５～２１４－８と接続されている。当該透明中間電極２１８－５～２１８－８の第１方向Ｄ１及び第２方向Ｄ２の幅は、第２中間電極２１４－５～２１４－８のそれぞれの幅よりも小さい。
【0077】
また、第１スイッチ回路ＢＲ１の透明中間電極２１８－１と透明中間電極２１８－５は、中心位置の第２方向Ｄ２の座標位置がほぼ同じ位置にある。この結果、当該透明中間電極２１８－１と透明中間電極２１８－５とは第１方向Ｄ１に平行な仮想直線上（図１１中に二点鎖線で図示されている。）で重なる。他のスイッチ回路ＢＲの透明中間電極２１８－１と透明中間電極２１８－６～２１８－８の関係についても同様である。
【0078】
透明中間電極２１８－１、２１８－２は、接続電極ＺＴＣＯと同じ透明導電層から形成される。透明中間電極２１８－１、２１８－２上には、絶縁層ＩＬ４が設けられている。
【0079】
図４、図１３及び図１４において、有機絶縁材料からなる絶縁層ＩＬ４には、コンタクトホール２２２－１、２２２－２が設けられている。コンタクトホール２２２－１は、コンタクトホール２２２－２と、第１方向Ｄ１に沿って並んでいる。コンタクトホール２２２－１は、平面視で少なくとも一部がコンタクトホール２１６－１と重畳しており、透明中間電極２１８－１を露出させる。また、コンタクトホール２２２－２は、平面視において、少なくとも一部がコンタクトホール２１６－２と重畳しており、透明中間電極２１８－５を露出させる。他の第２スイッチ回路ＢＲ２～第４スイッチ回路ＢＲ４における透明中間電極２１８－２～２１８－４とコンタクトホール２２２－１の関係及びコンタクトホール２２２－２と透明中間電極２１８－６～２１８－８の関係も同様である。なお、図１４は、図１３に示すＡ１－Ａ２線に沿って切断したときの断面図である。
【0080】
（画素電極ＰＴＣＯ２と同層）
また、絶縁層ＩＬ４上には、帯状の透明電極２２４－１～２２４－４（配線電極ともいう）が設けられている。透明電極２２４－１は、第１方向Ｄ１に延在して形成されており、一方の端部が透明中間電極２１８－１に重畳しており、他方の端部が透明中間電極２１８－５と重畳している。透明電極２２４－１の一方の端部は、コンタクトホール２２２－１を介して透明中間電極２１８－１と接続されている。また、透明電極２２４－１の他方の端部は、コンタクトホール２２２－２を介して、透明中間電極２１８－５と接続されている。つまり、透明電極２２４－１によって、透明中間電極２１８－１と、透明中間電極２１８－５とは電気的に接続され、ひいては、第１スイッチ回路ＢＲ１が中継電極２０２－５に接続されることとなる。同様に、透明電極２２４－２を介して第２スイッチ回路ＢＲ２が中継電極２０２－６に接続されることになる。他の第３スイッチ回路ＢＲ３、第４スイッチ回路ＢＲ４と中継電極２０２－７、２０２－８の関係も同様である。透明電極２２４－１～２２４－４は、画素電極ＰＴＣＯ２と同じ導電層から形成される。
また、絶縁層ＩＬ４上には、帯状の透明電極２２４－１～２２４－４（配線電極ともいう）が設けられている。透明電極２２４－１は、第１方向Ｄ１に延在して形成されており、一方の端部が透明中間電極２１８－１に重畳しており、他方の端部が透明中間電極２１８－５と重畳している。透明電極２２４－１の一方の端部は、コンタクトホール２２２－１を介して透明中間電極２１８－１と接続されている。また、透明電極２２４－１の他方の端部は、コンタクトホール２２２－２を介して、透明中間電極２１８－５と接続されている。つまり、透明電極２２４－１によって、透明中間電極２１８－１と、透明中間電極２１８－５とは電気的に接続され、ひいては、第１スイッチ回路ＢＲ１が中継電極２０２－５に接続されることとなる。同様に、透明電極２２４－２を介して第２スイッチ回路ＢＲ２が中継電極２０２－６に接続されることになる。他の第３スイッチ回路ＢＲ３、第４スイッチ回路ＢＲ４と中継電極２０２－７、２０２－８の関係も同様である。透明電極２２４－１～２２４－４は、画素電極ＰＴＣＯ２と同じ導電層から形成される。
【0081】
（絶縁層ＩＬ５）
また、図４に示す如く、透明電極２２４－１上には、絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５には、透明電極２２４－１に対向する位置にコンタクトホール２２６－１が設けられている。同様に、透明電極２２４－２～２２４－４に対向する位置にコンタクトホール２２６－１がそれぞれ設けられている。コンタクトホール２２６－１は、コンタクトホール２２２－２～２２６－４と、第１方向Ｄ１に沿って並んでいる。
また、図４に示す如く、透明電極２２４－１上には、絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５には、透明電極２２４－１に対向する位置にコンタクトホール２２６－１が設けられている。同様に、透明電極２２４－２～２２４－４に対向する位置にコンタクトホール２２６－１がそれぞれ設けられている。コンタクトホール２２６－１は、コンタクトホール２２２－２～２２６－４と、第１方向Ｄ１に沿って並んでいる。
【0082】
（共通補助電極ＣＭＴＬ２と同層）
また、絶縁層ＩＬ５上には、補助電極２２８－１～２２８－４（金属配線ともいう）が設けられている。補助電極２２８－１は、第１方向Ｄ１に延在して透明電極２２４－１と重畳して設けられており、一方の端部がコンタクトホール２２６－１を介して透明電極２２４－１と接続され、他方の端部がコンタクトホール２２６－３を介して同じく透明電極２２４－１と接続されている。透明電極等の透光性を有する導電層は、抵抗が高い傾向がある。したがって、透明電極２２４－１と抵抗が低い金属の補助電極２２８－１とを接続することにより、配線抵抗を低減させることができる。
また、絶縁層ＩＬ５上には、補助電極２２８－１～２２８－４（金属配線ともいう）が設けられている。補助電極２２８－１は、第１方向Ｄ１に延在して透明電極２２４－１と重畳して設けられており、一方の端部がコンタクトホール２２６－１を介して透明電極２２４－１と接続され、他方の端部がコンタクトホール２２６－３を介して同じく透明電極２２４－１と接続されている。透明電極等の透光性を有する導電層は、抵抗が高い傾向がある。したがって、透明電極２２４－１と抵抗が低い金属の補助電極２２８－１とを接続することにより、配線抵抗を低減させることができる。
【0083】
（共通電極ＣＴＣＯ２と同層）
また、補助電極２２８－１上には、さらに、帯状の保護電極２３２－１が設けられている。保護電極２３２－１は、補助電極２２８－１よりもやや大きく、透明電極２２４－１とほぼ同じ幅を有して第１方向Ｄ１に延在して設けられている。また、当該保護電極２３２－１は、第１方向Ｄ１の長さが補助電極２２８－１よりもやや長く、両端部がコンタクトホール２２６－２及びコンタクトホール２２６－４を介して透明電極２２４－１と接続されている。また、保護電極２３２－１の両端部間となる中間部分は、補助電極２２８－１に直接接触している。同様に、補助電極２２８－２～２２８－４上にも保護電極２３２－２～２３２－４が設けられている。
また、補助電極２２８－１上には、さらに、帯状の保護電極２３２－１が設けられている。保護電極２３２－１は、補助電極２２８－１よりもやや大きく、透明電極２２４－１とほぼ同じ幅を有して第１方向Ｄ１に延在して設けられている。また、当該保護電極２３２－１は、第１方向Ｄ１の長さが補助電極２２８－１よりもやや長く、両端部がコンタクトホール２２６－２及びコンタクトホール２２６－４を介して透明電極２２４－１と接続されている。また、保護電極２３２－１の両端部間となる中間部分は、補助電極２２８－１に直接接触している。同様に、補助電極２２８－２～２２８－４上にも保護電極２３２－２～２３２－４が設けられている。
【0084】
透明電極２２４－１、補助電極２２８－１、保護電極２３２－１のそれぞれは、互いに重畳して設けられて第１方向Ｄ１に沿って延在していると共に、コンタクトホール２２６－１～２２６－４を介して互いに接続されており、１本の接続配線２５０－１（第１接続配線ともいう）として機能する。当該接続配線２５０－１は、第２スイッチ回路ＢＲ２、第３スイッチ回路ＢＲ３及び第４スイッチ回路ＢＲ４と平面視で第１方向Ｄ１に交差して設けられている。また、当該接続配線２５０－１の一端は、透明中間電極２１８－１を経由して第１スイッチ回路ＢＲ１の出力部を構成する帯状電極２１４－２に電気的に接続されると共に、接続配線２５０－１の他端は、透明中間電極２１８－５、第２中間電極２１４－５、第１中間電極２０８－５を介して中継電極２０２－５に電気的に接続されている。
【0085】
また、図１３に示す如く、第２方向Ｄ２で接続配線２５０－１に隣り合う位置に当該接続配線２５０－１と同様の構造を有する接続配線２５０－２（第２接続配線ともいう。）が設けられている。当該接続配線２５０－２は、第３スイッチ回路ＢＲ３及び第４スイッチ回路ＢＲ４と平面視で第１方向Ｄ１に交差して設けられており、一方の端部が第２スイッチ回路ＢＲ２の出力部である帯状電極２１４－２に接続されると共に、他方の端部が中継電極２０２－６に接続されている。
【0086】
同様に、第２方向Ｄ２で接続配線２５０－２に隣り合う位置に接続配線２５０－１と同様の構造を有する接続配線２５０－３が設けられている。当該接続配線２５０－３は、第４スイッチ回路ＢＲ４と平面視で第１方向Ｄ１に交差して設けられており、一方の端部が第３スイッチ回路ＢＲ３の出力部である帯状電極２１４－２に接続されると共に、他方の端部が中継電極２０２－７に接続されている。
【0087】
同様に、第２方向Ｄ２で接続配線２５０－３に隣り合う位置に接続配線２５０－１と同様の構造を有する接続配線２５０－４が設けられている。当該接続配線２５０－４は、第１方向に延在して一方の端部が第４スイッチ回路ＢＲ４の出力部である帯状電極２１４－２に接続されると共に、他方の端部が中継電極２０２－８に接続されている。
【0088】
なお、隣接する接続配線の間隔Ｌ１は、接続配線の幅、すなわち透明電極２２４－１、２２４－２の第２方向Ｄ２における長さＬ２（又は幅）よりも小さい。
【0089】
なお、上記構成においては、透明電極２２４－１、補助電極２２８－１、保護電極２３２－１によって接続配線２５０が形成されているが、いずれか１つ又は２つの電極を用いない構成も採用可能である。
【0090】
また、上述の第１配線部２０８－３３及び第２配線部２０８－１３、これらに重畳する第４配線部２１４－３及び第３配線部２１４－１２は、電位供給線として機能する。より具体的には、第１配線部２０８－３３及び当該第１配線部２０８－３３に重畳する第４配線部２１４－３は配線経路中の１または複数個所で互いにコンタクトする等して１本の電位供給線２６０として機能する。ここで、当該電位供給線２６０には、画素回路３５０の画素トランジスタをオフに固定する固定電位が供給される。また、当該電位供給線２６０は、図１０で示す如く導電層２０８－３やブリッジ電極２０２－３を介して第１方向Ｄ１に延在しており、これによって第２スイッチ回路ＢＲ２～第４スイッチ回路ＢＲ４に当該固定電位が供給される。
【0091】
また、第２配線部２０８－１３及び当該第２配線部２０８－１３に重畳する第３配線部２１４－１２は配線経路中の１または複数個所で互いにコンタクトする等して１本の信号供給線２７０として機能する。当該信号供給線２７０には、画素トランジスタをオン状態にするパルス波が所定の周期で供給される。なお、当該信号供給線２７０は、スイッチ回路ＢＲごとに設けられており、パルス波が各スイッチ回路ＢＲに供給される順序としては、第１スイッチ回路ＢＲ１の次に第２スイッチ回路ＢＲ２、第２スイッチ回路ＢＲ２の次に第３スイッチ回路ＢＲ３、第３スイッチ回路ＢＲ３の次に第４スイッチ回路ＢＲ４という順序となる。
【0092】
以上がゲート駆動回路の第１スイッチ回路ＢＲ１～第４スイッチ回路ＢＲ４周りの構成である。ここで、図７を参照しつつ、スイッチ回路ＢＲがシフトレジスタＳＲからの信号を受けて中継電極に信号を供給するまでの動作を説明する。なお、第１スイッチ回路ＢＲ１～第４スイッチ回路ＢＲ４の動作はいずれもほぼ同じなので、ここでは第１スイッチ回路ＢＲ１における動作について説明する。
【0093】
まず、シフトレジスタＳＲからの出力信号が第１スイッチ部ＳＷ１の接続部２０２－１３と第２スイッチ部ＳＷ２の第３ゲート電極２０２－２１にほぼ同時に供給される。上述の如く、これら入力信号は相補的であり、ここでは第３ゲート電極２０２－２１にハイ信号が入力され、接続部２０２－１３にロー信号が入力される場合について説明する。この場合、第１トランジスタＴｒ１－１ｎはｎ型であるためにオフ状態となり、信号供給線２７０（第１ソース電極部２０８－３１）からの電位は第１ドレイン電極部２０８－２１に供給されない。これに対し、第２トランジスタＴｒ１－２ｐはｐ型であるためオン状態となり、これによってｐ型チャネル部２０４－１４を介して信号供給線（第２ソース電極部２０８－１１）と第１ドレイン電極部２０８－２１が接続される。また、第３トランジスタＴｒ１－３ｎはｎ型であり、当該第３トランジスタＴｒ１－３ｎの第３ゲート電極２０２－２１にハイ信号が入力されているため、当該第３トランジスタＴｒ１－３ｎもオン状態となり、これによって信号供給線２７０（第２ソース電極部２０８－１１）と第２ドレイン電極部２０８－２２が第２ｎ型チャネル部２０４－１７を介して接続される。これにより、第１スイッチ回路ＢＲ１の出力部である帯状電極２１４－２には信号供給線２７０からのパルス波が供給され、当該パルス波は接続配線２５０－１を介して中継電極２０２－５に供給され、その後、中継電極２０２－５から表示領域２２のゲート配線ＧＬ２に供給される。これにより、各画素回路３５０におけるトランジスタＴｒ２はオン状態となり、各画素回路３５０において画素信号の書き換えがなされる。
【0094】
次に、第３ゲート電極２０２－２１にロー信号が入力され、接続部２０２－１３にハイ信号が入力される場合について説明する。この場合、第１トランジスタＴｒ１－１ｎはｎ型であるためにオン状態となり、電位供給線２６０（第１ソース電極部２０８－３１）からの電位は第１ｎ型チャネル部２０４－１１を介して第１ドレイン電極部２０８－２１に供給される。これに対し、第２トランジスタＴｒ１－２ｐはｐ型であるためオフ状態となり、信号供給線（第２ソース電極部２０８－１１）と第１ドレイン電極部２０８－２１との接続はオフ状態となる。また、第３トランジスタＴｒ１－３ｎはｎ型であり、当該第３トランジスタＴｒ１－３ｎの第３ゲート電極２０２－２１にローの信号が入っているため、当該第３トランジスタＴｒ１－３ｎもオフ状態となり、これによって信号供給線（第２ソース電極部２０８－１１）と第２ドレイン電極部２０８－２２との接続はオフ状態となる。また、第１ドレイン電極部２０８－２１と第２ドレイン電極部２０８－２２とは接続部２０８－２３を介して接続されているので、第１スイッチ回路ＢＲ１の出力部である帯状電極２１４－２には電位供給線２６０（第１ソース電極部２０８－３１）からの固定電位が供給される。そして、当該固定電位は接続配線２５０－１を介して中継電極２０２－５に供給され、その後、中継電極２０２－５から表示領域２２のゲート線に供給され、各画素トランジスタＴｒ２はオフ状態に固定される。
【0095】
このように、スイッチ回路ＢＲが有する各トランジスタがシフトレジスタＳＲからの出力に従ってオンまたはオフ制御されることにより、電位供給線２６０と信号供給線２７０からの電位（信号）が交互にゲート配線に供給されることとなる。これによって、ゲート信号ＧＡＴＥが形成される。
【0096】
なお、上記スイッチ回路ＢＲを駆動させるシフトレジスタＳＲからの出力信号と信号供給線２７０のパルス波の供給とは同期しており、これによって、シフトレジスタＳＲからの１つの出力によって、４つの第１スイッチ回路Ｂ１～第４スイッチ回路ＢＲ４から順にパルス波が表示領域２２のゲート配線ＧＬに供給される。
【0097】
ヘッドマウントディスプレイなどの表示装置では、画素数を増加した高精細な表示が望まれている。画素数が増加（高精細化）すると、画素を駆動するための周辺回路（ゲートドライバ回路及びソースドライバ回路）の配線数が増加する。例えば、ゲートドライバ回路におけるトランジスタのゲート配線及びソース配線を用いて、ゲートドライバ回路のスイッチ回路ＢＲの出力と画素回路３５０のゲート配線ＧＬ１と接続する場合には、ゲートドライバ回路内でゲート配線及びソース配線を引き回す必要がある。そのため、基板内で周辺回路の専有面積が増大してしまい、表示装置の狭額縁化を図ることが困難となる。
【0098】
本発明の一実施形態に係る表示装置１０では、ゲートドライバ回路３３０において、画素回路３５０に用いられる画素電極ＰＴＣＯ２と同じ導電層をパターニングすることによって形成された透明導電層ＰＴＣＯ１を含む各接続配線２５０－１～２５０－４を介して各スイッチ回路ＢＲが中継電極２０２－５～２０２－８にそれぞれ接続され、各スイッチ回路ＢＲからの出力が中継電極２０２－５～２０２－８に供給される。ここで、例えば第１スイッチ回路ＢＲ１と中継電極２０２－５との間には、第２スイッチ回路ＢＲ２～第４スイッチ回路ＢＲ４が存在するが、これら第１スイッチ回路ＢＲ１と中継電極２０２－５とを、第２スイッチ回路ＢＲ２～第４スイッチ回路ＢＲ４の上方を通過する接続配線２５０－１を介して接続することで、互いの配線が同一平面上で交差することが回避されると共に、第１スイッチ回路ＢＲ１の出力部と第１中継部とを第１方向Ｄ１に平行な同一直線上に配置されるものとなる。
【0099】
一般に、高精細化に対応した表示領域内の非各画素領域の第２方向Ｄ２の大きさは、スイッチ回路ＢＲの第２方向Ｄ２の大きさよりも小さい。したがって、スイッチ回路ＢＲを単純に第２方向Ｄ２のみに並べる構成では、各ゲート配線３３１の延長線上に当該ゲート配線用のスイッチ回路ＢＲを配置することは難しい。これに対し、本実施形態の構成を採用することにより、画素領域の第２方向Ｄ２の大きさがスイッチ回路ＢＲの第２方向Ｄ２の大きさよりも小さいにもかかわらず、なおゲート配線３３１と当該ゲート配線のスイッチ回路ＢＲとが第１方向Ｄ１に沿って横並びに配置される。これにより、配線の長さが短小化される。したがって、平面視でスイッチ回路ＢＲと接続配線２５０とが重ねて配置されるために平面視におけるゲートドライバ回路３３０面積を低減され、表示装置の狭額縁化が図られる。また、引き回す配線の長さを短くすることができるため、配線の抵抗を低減することができる。また、接続配線２５０と当該接続配線２５０と下の各スイッチ回路ＢＲとの間には、有機絶縁材料からなる絶縁層を含め複数の絶縁層が介在しており、その間隔は十分に広い。このため、これら接続配線２５０とスイッチ回路ＢＲ間の容量も可及的抑制される。これにより、スイッチ回路ＢＲから出力されたゲート信号の遅延も抑制される。
【0100】
［９．端子部の構成］
次に、端子部３３３の構成について、図１５及び図１６を参照して説明する。図１５は、平面視したときの端子部３３３のレイアウトである。また、図１６は、図１５をＢ１－Ｂ２線で切断したときの断面図である。
次に、端子部３３３の構成について、図１５及び図１６を参照して説明する。図１５は、平面視したときの端子部３３３のレイアウトである。また、図１６は、図１５をＢ１－Ｂ２線で切断したときの断面図である。
【0101】
平面視したとき、配線２０２－５１～２０２－５４は、第２方向Ｄ２に沿って延在している。また、配線２０２－５２は、配線２０２－５１と第１方向Ｄ１に隣り合って設けられている。また、配線２０２－５２は、配線２０２－５４と第１方向Ｄ１に隣り合って設けられている。また、配線２０２－５３は、配線２０２－５１及び配線２０２－５４と第１方向Ｄ１に隣り合って設けられている。なお、配線２０２－５１～２０２－５４は、スイッチ回路ＢＲの第１ゲート電極２０２－１１等と同層である。
【0102】
配線２０２－５１～２０２－５４上には、ゲート絶縁層ＧＩ１、絶縁層ＩＬ１、ゲート絶縁層ＧＩ２が設けられている。これらゲート絶縁層ＧＩ１、絶縁層ＩＬ１、ゲート絶縁層ＧＩ２には、配線２０２－５１と重なる位置に複数のコンタクトホール２０５－１が設けられ、配線２０２－５４と重なる位置に複数のコンタクトホール２０５－２が設けられている。
【0103】
ゲート絶縁層ＧＩ２上には、配線２０２－５１と重なる位置に島状電極２０８－５１が設けられると共に、配線２０２－５４と重なる位置に島状電極２０８－５４が設けられている。また、島状電極２０８－５１は、コンタクトホール２０５－１を介して配線２０２－５１と接続されている。島状電極２０８－５４も、コンタクトホール２０５－２を介して、配線２０２－５４と接続されている。
【0104】
また、島状電極２０８－５１、２０８－５２上には、絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２には、島状電極２０８－５１、２０８－５４と重なる位置にそれぞれコンタクトホール２１２－１１、２１２－１２が設けられている。なお、平面視したとき、コンタクトホール２１２－１１、２０５－１は互い違いに第２方向Ｄ２に並び、コンタクトホール２１２－１２、２０５－２も互い違いに第２方向Ｄ２に沿って並んでいる。
【0105】
絶縁層ＩＬ２上には、端子電極２１４－２０が設けられている。また、端子電極２１４－１０は、島状電極２０８－５１、２０８－５４と重畳しており、コンタクトホール２１２－１１、２１２－１２を介してこれら島状電極２０８－１５、２０８－５４と接続されている。端子電極２１４－２０上には、絶縁層ＩＬ３が設けられている。絶縁層ＩＬ３には、端子電極２１４－２０の周縁部以外を露出させる開口部２１６－３が設けられている。なお、端子電極の第１方向Ｄ１の幅は配線２０２－５１の幅よりも大きく、平面視で配線２０２－５２及び配線２０２－５３とも重畳している。
【0106】
絶縁層ＩＬ３上には、露出した端子電極２１４－２０を覆う３層の保護電極２１８－２０、２２４－２０、２３２－２０が積層して設けられている。また、これら保護電極２３２－２０、保護電極２２４－２０、保護電極２１８－２０及び端子電極２１４－２０が重畳する領域は、ＦＰＣ６００と異方性導電性粒子を介して電気的に接続される端子部３３３を形成する。図１５において、平面視した時、保護電極２３２－２０の面積が、他の保護電極２２４－２０、保護電極２１８－２０の面積よりも大きくなるように図示しているが、この構成に限定されない。保護電極２３２－２０の面積が、保護電極２２４－２０の面積及び保護電極２１８－２０の面積と同じであってもよい。また、当該３層の保護電極２１８－２０、２２４－２０、２３２－２０のうち、いずれか２層又は１層を設けない構成も採用可能である。
【0107】
かかる構成によれば、配線と端子部とを別層に形成されるため、端子部の下方に当該端子部に接続されない他の配線を引き回すことができ、配線層における配線の配置密度が高められる。また、当該端子部と他の配線との間には、有機絶縁層を含む複数の絶縁層が設けられている。そのため、端子部と配線との間は、上下方向に十分に離れているため、これら端子部と配線間の容量が可及的低減される。
【0108】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。例えば上記の実施例においてはゲートドライバ回路３３０の構成について示したが、かかる構成をソースドライバ回路３２０に採用することも可能である。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0109】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0110】
１０：表示装置、２２：表示領域、２４：シール領域、２６：端子領域、２８：額縁領域、２０２－１、２０２－２：導電層、２０２－５１～２０２－５４：配線、２０４－１～２０４－４：半導体層、２０４－１１：第１ｎ型チャネル部、２０４－１４：ｐ型チャネル部、２０４－１７：第２ｎ型チャネル部、２０８－１～２０８－４：導電層、２０８－５～２０８－８：第１中間電極、２１４－２：帯状電極、２１４－５～２１４－８：第２中間電極、２１４－２０：端子電極、２１８－１、２１８－２、２１８－５～２１８－８：透明中間電極、２１８－２０：保護電極、２２４－１～２２４－４：透明電極、２２４－１１：保護電極、２２８－１～２２８－４：補助電極、２３２－１～２３２－４：保護電極、２３２－２０：保護電極、２５０－１～２５０－４：接続配線、２６０：電位供給線、２７０：信号供給線、３００：アレイ基板、３１０：画素、３２０：ソースドライバ回路、３２１：ソース配線、３３０：ゲートドライバ回路、３３１：ゲート配線、３３３：端子部、３４１：接続配線、４００：シール、４１０：液晶素子、５００：対向基板、６００：フレキシブルプリント回路基板、７００：チップ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】