(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022171321
(43)【公開日】2022-11-11
(54)【発明の名称】バックアップ電源装置、制御方法及び制御プログラム
(51)【国際特許分類】
H02M 3/155 20060101AFI20221104BHJP
H02M 7/21 20060101ALI20221104BHJP
H02J 7/34 20060101ALI20221104BHJP
H02J 9/06 20060101ALI20221104BHJP
【ＦＩ】
H02M3/155 K
H02M3/155 C
H02M7/21 A
H02J7/34 G
H02J7/34 J
H02J9/06 110
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2021077903
(22)【出願日】2021-04-30
(71)【出願人】
【識別番号】000002037
【氏名又は名称】新電元工業株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】林 正明
(72)【発明者】
【氏名】斎藤 和彦
【テーマコード（参考）】
5G015
5G503
5H006
5H730
【Ｆターム（参考）】
5G015GB06
5G015HA03
5G015JA61
5G015KA12
5G503AA04
5G503BA02
5G503BB01
5G503BB03
5G503BB05
5G503DA05
5G503GB03
5H006AA05
5H006CA02
5H006CB03
5H006CB07
5H006DA04
5H006DB01
5H006DC05
5H730AA20
5H730AS04
5H730AS05
5H730AS08
5H730AS17
5H730BB13
5H730BB14
5H730BB57
5H730DD04
5H730DD41
5H730EE13
5H730EE57
5H730EE59
5H730EE60
5H730FD01
5H730FD11
5H730FD51
5H730FF01
5H730FG05
5H730FG26
5H730XX02
5H730XX03
5H730XX04
5H730XX12
5H730XX13
5H730XX15
5H730XX22
5H730XX23
5H730XX26
5H730XX32
5H730XX33
5H730XX35
5H730XX43
(57)【要約】
【課題】部品点数を抑制し、電気二重層コンデンサの充電電圧が低い時の過電流を抑制できる。
【解決手段】制御部は、入力電圧が第１設定電圧以上の場合に、第１スイッチング素子をスイッチング動作させ、第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、電気二重層コンデンサを充電する、第１モードの制御を行い、入力電圧が第１設定電圧未満の場合に、第２スイッチング素子をスイッチング動作させ、第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、電気二重層コンデンサを放電させる、第２モードの制御を行う。制御部は、第１モードにおいて、電気二重層コンデンサの充電電圧が第２設定電圧未満の場合に、電気二重層コンデンサの充電電圧が第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行う。
【選択図】図１
【解決手段】制御部は、入力電圧が第１設定電圧以上の場合に、第１スイッチング素子をスイッチング動作させ、第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、電気二重層コンデンサを充電する、第１モードの制御を行い、入力電圧が第１設定電圧未満の場合に、第２スイッチング素子をスイッチング動作させ、第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、電気二重層コンデンサを放電させる、第２モードの制御を行う。制御部は、第１モードにおいて、電気二重層コンデンサの充電電圧が第２設定電圧未満の場合に、電気二重層コンデンサの充電電圧が第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行う。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力端子と、出力端子と、前記出力端子に電気的に接続された第１接続点と、アノードが前記入力端子に電気的に接続され、カソードが前記第１接続点に電気的に接続された入力整流素子と、を有する端子部と、
一端が基準電位に電気的に接続された電気二重層コンデンサと、
一端が前記第１接続点に電気的に接続された第１スイッチング素子と、
一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、
一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行う、制御部と、
を備え、
前記制御部は、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを特徴とする、バックアップ電源装置。
一端が基準電位に電気的に接続された電気二重層コンデンサと、
一端が前記第１接続点に電気的に接続された第１スイッチング素子と、
一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、
一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行う、制御部と、
を備え、
前記制御部は、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを特徴とする、バックアップ電源装置。
【請求項2】
前記制御部は、
前記第２スイッチングサイクルの長さを、前記第１スイッチングサイクルをＮ分周（Ｎは、２以上の整数）した長さとする、
ことを特徴とする、請求項１に記載のバックアップ電源装置。
前記第２スイッチングサイクルの長さを、前記第１スイッチングサイクルをＮ分周（Ｎは、２以上の整数）した長さとする、
ことを特徴とする、請求項１に記載のバックアップ電源装置。
【請求項3】
前記制御部は、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合に、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第２タイミングで、前記第２スイッチング素子をオフにし、
前記第１タイミングを表す信号と、前記第２タイミングを表す信号と、は同一の信号である、
ことを特徴とする、請求項１又は２に記載のバックアップ電源装置。
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合に、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第２タイミングで、前記第２スイッチング素子をオフにし、
前記第１タイミングを表す信号と、前記第２タイミングを表す信号と、は同一の信号である、
ことを特徴とする、請求項１又は２に記載のバックアップ電源装置。
【請求項4】
入力端子、出力端子、前記出力端子に電気的に接続された第１接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記第１接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記第１接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御方法であって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを特徴とする、制御方法。
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを特徴とする、制御方法。
【請求項5】
入力端子、出力端子、前記出力端子に電気的に接続された第１接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記第１接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記第１接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御プログラムであって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを処理装置に実行させる、制御プログラム。
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを処理装置に実行させる、制御プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、バックアップ電源装置、制御方法及び制御プログラムに関する。
【背景技術】
【0002】
車両は、バッテリ（例えば、補機バッテリ）の電力を利用して動作する種々の機器を搭載している。特許文献１には、交通事故等によりバッテリが電力を出力できなくなった場合であっても上記機器を動作させるための、バックアップ電源装置が記載されている。
【0003】
特許文献１記載のバックアップ電源装置は、昇圧回路と降圧回路とで、コイルを共用する。つまり、昇圧回路と降圧回路とは、昇降圧回路を構成する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第６６４３５６６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１記載のバックアップ電源装置は、電気二重層コンデンサから端子部への電流出力経路として、昇圧回路から端子部への方向を順方向として接続された出力整流素子を備える。しかしながら、部品点数を抑制することが望ましい。又、電気二重層コンデンサの充電モード時に電気二重層コンデンサの充電電圧が低い場合、コイルのエネルギー掃き出し時の電流傾斜が非常に緩やかになり、スイッチング素子のオフ期間でコイルの電流がほとんど下がらず、コイルの電流は、スイッチング素子の次のオン期間のスイッチング遅れ等により電流が増加、この繰り返しにより、大きな電流（過電流）となり得る。この過電流を抑制しつつ、充電電流を無用に長くしない事が望ましい。
【0006】
本発明は、部品点数を抑制し、及び、電気二重層コンデンサ充電時の電気二重層コンデンサの充電電圧が低い時の過電流を抑制できるバックアップ電源装置、制御方法及び制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様のバックアップ電源装置は、
入力端子と、出力端子と、前記出力端子に電気的に接続された第１接続点と、アノードが前記入力端子に電気的に接続され、カソードが前記第１接続点に電気的に接続された入力整流素子と、を有する端子部と、
一端が基準電位に電気的に接続された電気二重層コンデンサと、
一端が前記第１接続点に電気的に接続された第１スイッチング素子と、
一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、
一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行う、制御部と、
を備え、
前記制御部は、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを特徴とする。
入力端子と、出力端子と、前記出力端子に電気的に接続された第１接続点と、アノードが前記入力端子に電気的に接続され、カソードが前記第１接続点に電気的に接続された入力整流素子と、を有する端子部と、
一端が基準電位に電気的に接続された電気二重層コンデンサと、
一端が前記第１接続点に電気的に接続された第１スイッチング素子と、
一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、
一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行う、制御部と、
を備え、
前記制御部は、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを特徴とする。
【0008】
前記バックアップ電源装置において、
前記制御部は、
前記第２スイッチングサイクルの長さを、前記第１スイッチングサイクルをＮ分周（Ｎは、２以上の整数）した長さとする、
ことを特徴とする。
前記制御部は、
前記第２スイッチングサイクルの長さを、前記第１スイッチングサイクルをＮ分周（Ｎは、２以上の整数）した長さとする、
ことを特徴とする。
【0009】
前記バックアップ電源装置において、
前記制御部は、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合に、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第２タイミングで、前記第２スイッチング素子をオフにし、
前記第１タイミングを表す信号と、前記第２タイミングを表す信号と、は同一の信号である、
ことを特徴とする。
前記制御部は、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合に、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第２タイミングで、前記第２スイッチング素子をオフにし、
前記第１タイミングを表す信号と、前記第２タイミングを表す信号と、は同一の信号である、
ことを特徴とする。
【0010】
本発明の一態様の制御方法は、
入力端子、出力端子、前記出力端子に電気的に接続された第１接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記第１接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記第１接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御方法であって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを特徴とする。
入力端子、出力端子、前記出力端子に電気的に接続された第１接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記第１接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記第１接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御方法であって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを特徴とする。
【0011】
本発明の一態様の制御プログラムは、
入力端子、出力端子、前記出力端子に電気的に接続された第１接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記第１接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記第１接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御プログラムであって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを処理装置に実行させる。
入力端子、出力端子、前記出力端子に電気的に接続された第１接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記第１接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記第１接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御プログラムであって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満の場合に、前記電気二重層コンデンサの充電電圧が前記第２設定電圧以上の場合の第１スイッチングサイクルよりも長い第２スイッチングサイクルで制御を行い、前記第２スイッチング素子に流れる電流がゼロになる又は反転する第１タイミングで、現在の前記第２スイッチングサイクルを終了し、次の前記第２スイッチングサイクルを開始する、
ことを処理装置に実行させる。
【発明の効果】
【0012】
本発明の一態様のバックアップ電源装置、制御方法及び制御プログラムは、部品点数を抑制し、及び、電気二重層コンデンサ充電時の電気二重層コンデンサの充電電圧が低い時の過電流を抑制できるという効果を奏する。
【図面の簡単な説明】
【0013】
【発明を実施するための形態】
【0014】
以下に、本発明のバックアップ電源装置、制御方法及び制御プログラムの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【0015】
＜実施の形態＞
図１は、実施の形態のバックアップ電源装置の構成を示す図である。
図１は、実施の形態のバックアップ電源装置の構成を示す図である。
【0016】
バックアップ電源装置１は、バッテリ２の電圧ＶＩＮが予め定められた入力電圧閾値以上の場合には、バッテリ２から入力端子１ａ及び１ｂを介して供給される電力を使用して、電気二重層コンデンサ３を充電する。
【0017】
入力電圧閾値が、本開示の「第１設定電圧」の一例に相当する。
【0018】
バックアップ電源装置１は、バッテリ２の電圧ＶＩＮが入力電圧閾値未満の場合は、電気二重層コンデンサ３に充電された電力を使用して、出力端子１ｃから直流電圧を出力する。出力端子１ｃから出力される電力は、図示しない電子機器に給電される。
【0019】
バッテリ２は、車両に搭載された補機バッテリが例示されるが、本開示はこれに限定されない。電圧ＶＩＮは、１２Ｖ又は２４Ｖが例示されるが、本開示はこれに限定されない。入力電圧閾値は、９Ｖが例示されるが、本開示はこれに限定されない。
【0020】
バックアップ電源装置１は、抵抗Ｒ１から抵抗Ｒ１２までと、コンデンサＣ１と、電気二重層コンデンサ３と、昇降圧回路４と、端子部５と、制御部１０と、を含む。昇降圧回路４は、スイッチング素子Ｑ１及びＱ２と、コイルＬ１と、を含む。端子部５は、入力端子１ａ及び１ｂと、出力端子１ｃと、ダイオードＤ１と、を含む。
【0021】
入力端子１ａは、バッテリ２の高電位側端に電気的に接続されている。入力端子１ｂは、バッテリ２の低電位側端に電気的に接続されている。バッテリ２の低電位側端は、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。
【0022】
抵抗Ｒ１の一端は、高電位側の入力端子１ａに電気的に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２の一端に電気的に接続されている。抵抗Ｒ２の他端は、低電位側の入力端子１ｂに電気的に接続されている。抵抗Ｒ１及び抵抗Ｒ２は、電圧ＶＩＮを抵抗分圧した電圧Ｖ１を、制御部１０に出力する。つまり、Ｖ１＝ＶＩＮ÷（Ｒ１＋Ｒ２）×Ｒ２である。
【0023】
ダイオードＤ１のアノードは、入力端子１ａに電気的に接続されている。ダイオードＤ１のカソードは、ノードＮ１に電気的に接続されている。
【0024】
ノードＮ１が、本開示の「接続点」の一例に相当する。
【0025】
ダイオードＤ１は、電圧ＶＩＮがノードＮ１の電圧ＶＮ１よりも高い場合には、バッテリ２からノードＮ１へ向かう電流を通過させる。ダイオードＤ１は、電圧ＶＩＮが電圧ＶＮ１よりも低い場合には、ノードＮ１からバッテリ２へ向かう電流を遮断する。
【0026】
コンデンサＣ１の一端は、ノードＮ１に電気的に接続されている。コンデンサＣ１の他端は、入力端子１ｂに電気的に接続されている。コンデンサＣ１は、電圧ＶＮ１を安定化、平滑化する。
【0027】
バックアップ電源装置１が電気二重層コンデンサ３を充電する場合には、電圧ＶＮ１は、入力電圧、つまり電圧ＶＩＮである。バックアップ電源装置１が電気二重層コンデンサ３を放電させる場合には、電圧ＶＮ１は、出力電圧である。
【0028】
抵抗Ｒ３の一端は、ノードＮ１に電気的に接続されている。抵抗Ｒ３の他端は、抵抗Ｒ４の一端に電気的に接続されている。抵抗Ｒ４の他端は、入力端子１ｂに電気的に接続されている。抵抗Ｒ３及び抵抗Ｒ４は、電圧ＶＮ１を抵抗分圧した電圧Ｖ２を、制御部１０に出力する。つまり、Ｖ２＝ＶＮ１÷（Ｒ３＋Ｒ４）×Ｒ４である。
【0029】
バックアップ電源装置１が電気二重層コンデンサ３を充電する場合には、電圧Ｖ２は、入力電圧、つまり電圧ＶＩＮ（＝電圧ＶＮ１）に比例する電圧である。バックアップ電源装置１が電気二重層コンデンサ３を放電させる場合には、電圧Ｖ２は、出力電圧、つまり電圧ＶＮ１に比例する電圧である。
【0030】
抵抗Ｒ５の一端は、ノードＮ１に電気的に接続されている。抵抗Ｒ５の他端は、スイッチング素子Ｑ１のドレインに電気的に接続されている。抵抗Ｒ５の一端の電圧Ｖ６、及び、抵抗Ｒ５の他端の電圧Ｖ７は、制御部１０に入力される。
【0031】
スイッチング素子Ｑ１のソースは、コイルＬ１の一端に電気的に接続されている。スイッチング素子Ｑ１のゲートには、スイッチング制御信号Ｓ１が制御部１０から抵抗Ｒ６を介して入力される。
【0032】
スイッチング素子Ｑ１が、本開示の「第１スイッチング素子」の一例に相当する。
【0033】
なお、本開示では、各スイッチング素子がＭＯＳＦＥＴであることとしたが、これに限定されない。各スイッチング素子は、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などでも良い。
【0034】
各スイッチング素子は、寄生ダイオード（ボディダイオード）を有する。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。
【0035】
制御部１０は、抵抗Ｒ５の両端間の電圧、つまり、電圧Ｖ６と電圧Ｖ７との差に基づいて、スイッチング素子Ｑ１のドレイン－ソース間に流れる電流を検出できる。
【0036】
なお、実施の形態では、バックアップ電源装置１が抵抗Ｒ５を備えることとしたが、本開示はこれに限定されない。制御部１０は、スイッチング素子Ｑ１のドレイン－ソース間の電圧に基づいて、スイッチング素子Ｑ１のドレイン－ソース間に流れる電流を検出することとしても良い。この場合、バックアップ電源装置１は、抵抗Ｒ５を備えなくても良い。但し、スイッチング素子Ｑ１のオン抵抗は、抵抗Ｒ５と比較して、温度変化が大きい。従って、バックアップ電源装置１は、高い精度が必要な場合は、抵抗Ｒ５を備えることとし、高い精度が必要ではない場合は、スイッチング素子Ｑ１のオン抵抗を利用することとすると良い。
【0037】
スイッチング素子Ｑ２のドレインは、スイッチング素子Ｑ１のソース及びコイルＬ１の一端に電気的に接続されている。スイッチング素子Ｑ２のソースは、抵抗Ｒ８の一端に電気的に接続されている。抵抗Ｒ８の他端は、入力端子１ｂに電気的に接続されている。スイッチング素子Ｑ２のゲートには、スイッチング制御信号Ｓ２が制御部１０から抵抗Ｒ７を介して入力される。
【0038】
スイッチング素子Ｑ２が、本開示の「第２スイッチング素子」の一例に相当する。
【0039】
抵抗Ｒ９の一端は、スイッチング素子Ｑ２のソース及び抵抗Ｒ８の一端に電気的に接続されている。スイッチング素子Ｑ２のソース及び抵抗Ｒ８の一端の電圧Ｖ４は、抵抗Ｒ９を介して、制御部１０に入力される。
【0040】
抵抗Ｒ１０の一端は、スイッチング素子Ｑ２のソース及び抵抗Ｒ８の一端に電気的に接続されている。スイッチング素子Ｑ２のソース及び抵抗Ｒ８の一端の電圧Ｖ５は、抵抗Ｒ１０を介して、制御部１０に入力される。
【0041】
制御部１０は、抵抗Ｒ８の両端間の電圧、つまり、電圧Ｖ４又は電圧Ｖ５に基づいて、スイッチング素子Ｑ２のドレイン－ソース間に流れる電流を検出できる。
【0042】
なお、実施の形態では、バックアップ電源装置１が抵抗Ｒ８を備えることとしたが、本開示はこれに限定されない。制御部１０は、スイッチング素子Ｑ２のドレイン－ソース間の電圧に基づいて、スイッチング素子Ｑ２のドレイン－ソース間に流れる電流を検出することとしても良い。この場合、バックアップ電源装置１は、抵抗Ｒ８を備えなくても良い。但し、スイッチング素子Ｑ２のオン抵抗は、抵抗Ｒ８と比較して、温度変化が大きい。従って、バックアップ電源装置１は、高い精度が必要な場合は、抵抗Ｒ８を備えることとし、高い精度が必要ではない場合は、スイッチング素子Ｑ２のオン抵抗を利用することとすると良い。
【0043】
コイルＬ１の他端は、電気二重層コンデンサ３の一端（高電位側端）に電気的に接続されている。電気二重層コンデンサ３の他端（低電位側端）は、入力端子１ｂに電気的に接続されている。
【0044】
抵抗Ｒ１１の一端は、電気二重層コンデンサ３の一端に電気的に接続されている。抵抗Ｒ１１の他端は、抵抗Ｒ１２の一端に電気的に接続されている。抵抗Ｒ１２の他端は、電気二重層コンデンサ３の他端に電気的に接続されている。抵抗Ｒ１１及び抵抗Ｒ１２は、電気二重層コンデンサ３の電圧ＶＥＤＬＣを抵抗分圧した電圧Ｖ３を、制御部１０に出力する。つまり、Ｖ３＝ＶＥＤＬＣ÷（Ｒ１１＋Ｒ１２）×Ｒ１２である。
【0045】
制御部１０は、電圧Ｖ１から電圧Ｖ７までに基づいて、昇降圧回路４を制御する。
【0046】
制御部１０は、電気二重層コンデンサ３を充電するモード（以下、「第１モード」と称する。）では、電圧ＶＩＮを降圧して電気二重層コンデンサ３に出力するように、昇降圧回路４を制御する。第１モードでは、昇降圧回路４の入力電圧は、電圧ＶＩＮであり、出力電圧は、電圧ＶＥＤＬＣである。
【0047】
制御部１０は、第１モードでは、スイッチング素子Ｑ１及びコイルＬ１を、降圧回路として動作させる。また、制御部１０は、第１モードでは、スイッチング素子Ｑ１を主スイッチング素子として動作させ、スイッチング素子Ｑ２を同期整流素子として動作させる。
【0048】
制御部１０は、電気二重層コンデンサ３を放電させるモード（以下、「第２モード」と称する。）では、電圧ＶＥＤＬＣを昇圧して出力端子１ｃに出力するように、昇降圧回路４を制御する。第２モードでは、昇降圧回路４の入力電圧は、電圧ＶＥＤＬＣであり、出力電圧は、電圧ＶＮ１である。
【0049】
制御部１０は、第２モードでは、スイッチング素子Ｑ２及びコイルＬ１を、昇圧回路として動作させる。また、制御部１０は、第２モードでは、スイッチング素子Ｑ２を主スイッチング素子として動作させ、スイッチング素子Ｑ１を同期整流素子として動作させる。
【0050】
制御部１０は、バッテリ電圧低下監視部１１と、モード切替タイミング調整部１２と、スイッチング周波数設定部１３と、スイッチング電流検出部１４と、電流情報検出部１５と、過電圧検出部１６と、出力電圧誤差検出部１７と、オンオフ制御部１８と、ドライブ選択部１９と、第１レベルシフト部２０と、第２レベルシフト部２１と、オンタイミング制御部２２と、ゲート駆動回路Ｂ１及びＢ２と、を含む。
【0051】
バッテリ電圧低下監視部１１は、電圧Ｖ１に基づいて、バッテリ２の電圧ＶＩＮが入力電圧閾値未満に低下したか否かを監視する。モード切替タイミング調整部１２は、バッテリ電圧低下監視部１１からの出力信号に基づいて、第１モード又は第２モードを表すモード信号ＳＭＯＤＥを、スイッチング周期の先頭のタイミングで切り替える。
【0052】
図２は、実施の形態のバックアップ電源装置のバッテリ電圧低下監視部及びモード切替タイミング調整部の回路構成を示す図である。
【0053】
バッテリ電圧低下監視部１１は、コンパレータ３１と、定電圧源３２と、を含む。コンパレータ３１の非反転入力端子（＋端子）には、定電圧源３２の電圧が入力される。定電圧源３２の電圧は、入力電圧閾値に応じた電圧である。詳しくは、定電圧源３２の電圧は、（（入力電圧閾値）÷（Ｒ１＋Ｒ２）×Ｒ２）である。コンパレータ３１の反転入力端子（－端子）には、電圧Ｖ１が入力される。
【0054】
コンパレータ３１は、電圧Ｖ１が定電圧源３２の電圧以上の場合には、ローレベルの信号を出力する。つまり、コンパレータ３１は、バッテリ２の電圧ＶＩＮが入力電圧閾値以上の場合には、ローレベルの信号を出力する。
【0055】
一方、コンパレータ３１は、電圧Ｖ１が定電圧源３２の電圧未満の場合には、ハイレベルの信号を出力する。つまり、コンパレータ３１は、バッテリ２の電圧ＶＩＮが入力電圧閾値未満の場合には、ハイレベルの信号を出力する。
【0056】
モード切替タイミング調整部１２は、Ｄ型フリップフロップ４１と、ワンショット回路４２と、を含む。
【0057】
Ｄ型フリップフロップ４１のＤ端子（信号入力端子）には、コンパレータ３１の出力信号が入力される。
【0058】
ワンショット回路４２は、スイッチング周期を表す周期パルス信号ＳＯＳＣ（後述）がローレベルからハイレベルに変化するタイミングで、ワンショットパルスをＤ型フリップフロップ４１のＴ端子（トリガ入力端子）に出力する。
【0059】
Ｄ型フリップフロップ４１は、ワンショット回路４２から入力されるワンショットパルスがローレベルからハイレベルに変化するタイミングで、コンパレータ３１の出力信号を取り込む。Ｄ型フリップフロップ４１は、反転出力端子（Ｑバー端子）から、モードを表すモード信号ＳＭＯＤＥを出力する。
【0060】
モード信号ＳＭＯＤＥは、ハイレベルの場合には第１モード（充電モード）を表し、ローレベルの場合には第２モード（放電モード）を表す。
【0061】
再び図１を参照すると、スイッチング周波数設定部１３は、モード信号ＳＭＯＤＥに基づいて、スイッチング周波数を表す周期パルス信号ＳＯＳＣを出力する。
【0062】
図３は、実施の形態のバックアップ電源装置のスイッチング周波数設定部の回路構成を示す図である。
【0063】
スイッチング周波数設定部１３は、ＮＯＴゲート回路（反転回路）５１及び６１と、定電流源５２、５３、５６及び５７と、トランスファーゲート回路５４、５５、５８、６４及び６５と、コンデンサ５９と、コンパレータ６０と、定電圧源６２及び６３と、を含む。
【0064】
スイッチング周波数設定部１３が、本開示の「鋸歯状波生成回路」の一例に相当する。
【0065】
ＮＯＴゲート回路５１は、モード信号ＳＭＯＤＥを反転して、トランスファーゲート回路５４及び５８に出力する。従って、トランスファーゲート回路５４及び５８は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合にオフ状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合にオン状態になる。
【0066】
コンデンサ５９の低電位側端は、基準電位に電気的に接続されている。
【0067】
定電流源５２は、電源電位ＶＤＤと、コンデンサ５９の高電位側端と、の間に電気的に接続されている。
【0068】
定電流源５３の一端は、電源電位ＶＤＤに電気的に接続されている。定電流源５３の他端は、トランスファーゲート回路５４を介して、コンデンサ５９の高電位側端に電気的に接続されている。
【0069】
モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合には、トランスファーゲート回路５４がオフ状態になる。従って、コンデンサ５９は、定電流源５２だけによって充電される。モード信号ＳＭＯＤＥがローレベル（第２モード）の場合には、トランスファーゲート回路５４がオン状態になる。従って、コンデンサ５９は、定電流源５２及び５３の両方によって充電される。つまり、コンデンサ５９は、モード信号ＳＭＯＤＥの信号値に応じて充電電流が変わるので、電圧の上昇スピードが変わる。
【0070】
コンデンサ５９の高電位側端の電圧が、鋸歯状波信号ＳＳＡＷである。
【0071】
コンパレータ６０の反転入力端子（－端子）は、コンデンサ５９の高電位側端に電気的に接続されている。コンパレータ６０の非反転入力端子（＋端子）は、トランスファーゲート回路６４を介して、定電圧源６２に電気的に接続されているとともに、トランスファーゲート回路６５を介して、定電圧源６３に電気的に接続されている。
【0072】
トランスファーゲート回路６４は、コンパレータ６０の出力信号がハイレベルの場合にオン状態になり、コンパレータ６０の出力信号がローレベルの場合にオフ状態になる。
【0073】
ＮＯＴゲート回路６１は、コンパレータ６０の出力信号を反転して、トランスファーゲート回路５５及び６５に出力する。従って、トランスファーゲート回路５５及び６５は、コンパレータ６０の出力信号がハイレベルの場合にオフ状態になり、コンパレータ６０の出力信号がローレベルの場合にオン状態になる。
【0074】
コンパレータ６０は、コンデンサ５９の電圧が基準電圧（定電圧源６２又は６３の電圧）未満の場合は、ハイレベルの信号を出力する。なお、コンパレータ６０の出力信号がハイレベルの場合は、トランスファーゲート回路６４がオン状態になるので、コンパレータ６０の非反転入力端子には、定電圧源６２の電圧が基準電圧として入力される。
【0075】
コンパレータ６０は、コンデンサ５９の電圧が基準電圧（定電圧源６２又は６３の電圧）以上の場合は、ローレベルの信号を出力する。なお、コンパレータ６０の出力信号がローレベルの場合は、トランスファーゲート回路６５がオン状態になるので、コンパレータ６０の非反転入力端子には、定電圧源６３の電圧が基準電圧として入力される。
【0076】
つまり、コンパレータ６０の基準電圧は、ローレベルからハイレベルに変化するときと、出力信号がハイレベルからローレベルに変化するときと、で異なる。
【0077】
コンパレータ６０の出力信号が、周期パルス信号ＳＯＳＣである。
【0078】
トランスファーゲート回路５５の一端は、コンデンサ５９の高電位側端に電気的に接続されている。
【0079】
定電流源５６は、トランスファーゲート回路５５の他端と基準電位との間に電気的に接続されている。
【0080】
トランスファーゲート回路５８の一端は、トランスファーゲート回路５５の他端に電気的に接続されている。
【0081】
定電流源５７は、トランスファーゲート回路５８と基準電位との間に電気的に接続されている。
【0082】
モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合には、コンデンサ５９は、定電流源５６だけによって放電される。モード信号ＳＭＯＤＥがローレベル（第２モード）の場合には、トランスファーゲート回路５８がオン状態になる。従って、コンデンサ５９は、定電流源５６及び５７の両方によって放電される。つまり、コンデンサ５９は、モード信号ＳＭＯＤＥの信号値に応じて放電電流が変わるので、電圧の降下スピードが変わる。
【0083】
以上を総合すると、コンデンサ５９は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、相対的に遅いスピードで充放電される。従って、鋸歯状波信号ＳＳＡＷ及び周期パルス信号ＳＯＳＣの周波数は、相対的に低くなる。
【0084】
一方、コンデンサ５９は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、相対的に速いスピードで充放電される。従って、鋸歯状波信号ＳＳＡＷ及び周期パルス信号ＳＯＳＣの周波数は、相対的に高くなる。
【0085】
図４は、実施の形態のバックアップ電源装置の鋸歯状波信号及び周期パルス信号の一例を示す図である。
【0086】
鋸歯状波信号ＳＳＡＷは、タイミングｔ０から上昇を開始する。鋸歯状波信号ＳＳＡＷの上昇スピードは、定電流源５２及び５３の電流値に依る。周期パルス信号ＳＯＳＣは、タイミングｔ０でハイレベルとなる。
【0087】
周期パルス信号ＳＯＳＣは、鋸歯状波信号ＳＳＡＷが電圧Ｖ１００（定電圧源６２の電圧）に達したタイミングｔ１で、ローレベルとなる。周期パルス信号ＳＯＳＣがローレベルになると、基準電圧が電圧Ｖ１００（定電圧源６２の電圧）から電圧Ｖ１０１（定電圧源６３の電圧）に切り替わる。鋸歯状波信号ＳＳＡＷは、タイミングｔ１から下降を開始する。鋸歯状波信号ＳＳＡＷの下降スピードは、定電流源５６及び５７の電流値に依る。
【0088】
周期パルス信号ＳＯＳＣは、鋸歯状波信号ＳＳＡＷが電圧Ｖ１０１に達したタイミングｔ２で、ハイレベルとなる。周期パルス信号ＳＯＳＣがハイレベルになると、基準電圧が電圧Ｖ１０１から電圧Ｖ１００に切り替わる。鋸歯状波信号ＳＳＡＷは、タイミングｔ２から上昇を開始する。
【0089】
再び図１を参照すると、第１レベルシフト部２０は、電圧Ｖ６及びＶ７をグランドレベルの電圧にレベルシフトして、スイッチング電流検出部１４に出力する。
【0090】
スイッチング電流検出部１４は、電圧Ｖ６及びＶ７がレベルシフトされた後の電圧に基づいて、抵抗Ｒ５を流れる電流、即ちスイッチング素子Ｑ１のドレイン－ソース間電流がゼロに達したこと又は反転したことを検出する。
【0091】
また、スイッチング電流検出部１４は、電圧Ｖ４に基づいて、抵抗Ｒ８を流れる電流、即ちスイッチング素子Ｑ２のドレイン－ソース間電流がゼロに達したこと又は反転したことを検出する。
【0092】
スイッチング電流検出部１４は、第１モードでは、同期整流素子であるスイッチング素子Ｑ２のドレイン－ソース間に流れる電流がゼロに達した又は反転したときに、反転検出信号ＳＲＥＶをオンオフ制御部１８に出力する。
【0093】
また、スイッチング電流検出部１４は、第２モードでは、同期整流素子であるスイッチング素子Ｑ１のドレイン－ソース間に流れる電流がゼロに達した又は反転したときに、反転検出信号ＳＲＥＶをオンオフ制御部１８に出力する。
【0094】
図５は、実施の形態のバックアップ電源装置のスイッチング電流検出部の回路構成を示す図である。
【0095】
スイッチング電流検出部１４は、コンパレータ１２１及び１２２と、トランスファーゲート回路１２３及び１２４と、ＮＯＴゲート回路１２５と、を含む。
【0096】
コンパレータ１２１の反転入力端子（－端子）は、基準電位に電気的に接続されている。コンパレータ１２１の非反転入力端子（＋端子）には、第１レベルシフト部２０の出力信号が入力される。コンパレータ１２１は、第１レベルシフト部２０の出力信号がゼロより大きい場合は、ハイレベルの信号を出力し、第１レベルシフト部２０の出力信号がゼロ以下の場合はローレベルの信号を出力する。
【0097】
コンパレータ１２２の反転入力端子（－端子）は、基準電位に電気的に接続されている。コンパレータ１２２の非反転入力端子（＋端子）には、電圧Ｖ４が入力される。コンパレータ１２２は、電圧Ｖ４がゼロより大きい場合は、ハイレベルの信号を出力し、電圧Ｖ４がゼロ以下の場合はローレベルの信号を出力する。
【0098】
ＮＯＴゲート回路１２５は、モード信号ＳＭＯＤＥを反転して、トランスファーゲート回路１２４に出力する。
【0099】
トランスファーゲート回路１２３は、モード信号ＳＭＯＤＥがハイレベルの場合は、コンパレータ１２１の出力信号を、反転検出信号ＳＲＥＶとして出力する。
【0100】
トランスファーゲート回路１２４は、モード信号ＳＭＯＤＥがローレベルの場合は、コンパレータ１２２の出力信号を、反転検出信号ＳＲＥＶとして出力する。
【0101】
再び図１を参照すると、第２レベルシフト部２１は、電圧Ｖ６及びＶ７をグランドレベルの電圧にレベルシフトして、電流情報検出部１５に出力する。
【0102】
電流情報検出部１５は、第１モードの場合は、主スイッチング素子であるスイッチング素子Ｑ１のドレイン－ソース間電流の電流情報を検出する。
【0103】
電流情報検出部１５は、第２モードの場合は、主スイッチング素子であるスイッチング素子Ｑ２のドレイン－ソース間電流の電流情報を検出する。
【0104】
図６は、実施の形態のバックアップ電源装置の電流情報検出部の回路構成を示す図である。
【0105】
電流情報検出部１５は、第１電圧電流変換部７１と、ダイオード７２、７５及び７９と、抵抗７３と、第２電圧電流変換部７４と、ＮＯＴゲート回路７７と、トランスファーゲート回路７６及び８０と、第３電圧電流変換部７８と、を含む。
【0106】
第１電圧電流変換部７１は、鋸歯状波信号ＳＳＡＷの電圧を電流に変換して出力する。
【0107】
ダイオード７２のアノードは、第１電圧電流変換部７１に電気的に接続されている。ダイオード７２のカソードは、抵抗７３の一端に電気的に接続されている。ダイオード７２のカソードと抵抗７３の一端との接続点が、ノードＮ２である。抵抗７３の他端は、基準電位に電気的に接続されている。
【0108】
ノードＮ２の電圧が、電流情報信号ＳＣＩＮＦＯである。
【0109】
第２電圧電流変換部７４は、電圧Ｖ６及びＶ７がレベルシフトされた後の電圧を電流に変換して出力する。
【0110】
ダイオード７５のアノードは、第２電圧電流変換部７４に電気的に接続されている。ダイオード７５のカソードは、ノードＮ２に電気的に接続されている。
【0111】
トランスファーゲート回路７６は、ダイオード７５のアノードと基準電位との間に電気的に接続されている。
【0112】
ＮＯＴゲート回路７７は、モード信号ＳＭＯＤＥを反転して、トランスファーゲート回路７６に出力する。従って、トランスファーゲート回路７６は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合にオフ状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合にオン状態になる。
【0113】
トランスファーゲート回路７６がオフ状態の場合、第２電圧電流変換部７４の出力電流は、ダイオード７５を経由して、ノードＮ２に流れる。トランスファーゲート回路７６がオン状態の場合、第２電圧電流変換部７４の出力電流は、基準電位に流れる。
【0114】
第３電圧電流変換部７８は、電圧Ｖ５を電流に変換して出力する。
【0115】
ダイオード７９のアノードは、第３電圧電流変換部７８に電気的に接続されている。ダイオード７９のカソードは、ノードＮ２に電気的に接続されている。
【0116】
トランスファーゲート回路８０は、ダイオード７９のアノードと基準電位との間に電気的に接続されている。
【0117】
トランスファーゲート回路８０は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合にオン状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合にオフ状態になる。
【0118】
トランスファーゲート回路８０がオン状態の場合、第３電圧電流変換部７８の出力電流は、基準電位に流れる。トランスファーゲート回路８０がオフ状態の場合、第３電圧電流変換部７８の出力電流は、ダイオード７９を経由して、ノードＮ２に流れる。
【0119】
以上を整理すると、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合、ノードＮ２には、第１電圧電流変換部７１の出力電流と、第２電圧電流変換部７４の出力電流と、の和が流れる。つまり、電流情報信号ＳＣＩＮＦＯは、鋸歯状波信号ＳＳＡＷに、主スイッチング素子であるスイッチング素子Ｑ１のドレイン－ソース間電流の情報が加えられた信号となる。
【0120】
一方、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合、ノードＮ２には、第１電圧電流変換部７１の出力電流と、第３電圧電流変換部７８の出力電流と、の和が流れる。つまり、電流情報信号ＳＣＩＮＦＯは、鋸歯状波信号ＳＳＡＷに、主スイッチング素子であるスイッチング素子Ｑ２のドレイン－ソース間電流の情報が加えられた信号となる。
【0121】
再び図１を参照すると、過電圧検出部１６は、第１モード時は、昇降圧回路４の出力電圧（電圧ＶＥＤＬＣ）が過電圧であることを検出した場合に、過電圧検出信号ＳＯＶＰを出力する。
【0122】
過電圧検出部１６は、第２モード時は、昇降圧回路４の出力電圧（電圧ＶＮ１）が過電圧であることを検出した場合に、過電圧検出信号ＳＯＶＰを出力する。
【0123】
図７は、実施の形態のバックアップ電源装置の過電圧検出部の回路構成を示す図である。
【0124】
過電圧検出部１６は、コンパレータ１０１と、定電圧源１０２及び１０３と、トランスファーゲート回路１０４、１０５、１０６及び１０７と、ＮＯＴゲート回路１０８と、を含む。
【0125】
コンパレータ１０１が、本開示の「過電圧保護回路」の一例に相当する。
【0126】
コンパレータ１０１の反転入力端子（－端子）は、トランスファーゲート回路１０４を介して、定電圧源１０２に電気的に接続されているとともに、トランスファーゲート回路１０５を介して、定電圧源１０３に電気的に接続されている。
【0127】
定電圧源１０２の電圧は、第１モード時での昇降圧回路４の出力電圧（電圧ＶＥＤＬＣ）の過電圧閾値である予め定められた第１過電圧閾値に応じた電圧である。詳しくは、定電圧源１０２の電圧は、（（第１過電圧閾値）÷（Ｒ１１＋Ｒ１２）×Ｒ１２）である。
【0128】
定電圧源１０３の電圧は、第２モード時での昇降圧回路４の出力電圧（電圧ＶＮ１）の過電圧閾値である予め定められた第２過電圧閾値に応じた電圧である。詳しくは、定電圧源１０３の電圧は、（（第２過電圧閾値）÷（Ｒ３＋Ｒ４）×Ｒ４）である。
【0129】
ＮＯＴゲート回路１０８は、モード信号ＳＭＯＤＥを反転して、トランスファーゲート回路１０５及び１０７に出力する。
【0130】
トランスファーゲート回路１０４は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合に、オン状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合に、オフ状態になる。
【0131】
トランスファーゲート回路１０５は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合に、オフ状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合に、オン状態になる。
【0132】
コンパレータ１０１の非反転入力端子（＋端子）には、トランスファーゲート回路１０６を介して電圧Ｖ３が入力される。また、コンパレータ１０１の非反転入力端子には、トランスファーゲート回路１０７を介して電圧Ｖ２が入力される。
【0133】
トランスファーゲート回路１０６は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合に、オン状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合に、オフ状態になる。
【0134】
トランスファーゲート回路１０７は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合に、オフ状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合に、オン状態になる。
【0135】
以上を総合すると、コンパレータ１０１は、第１モード時は、電圧Ｖ３が定電圧源１０２の電圧以上の場合、つまり、昇降圧回路４の出力電圧である電圧ＶＥＤＬＣが第１過電圧閾値以上の場合に、ハイレベルの過電圧検出信号ＳＯＶＰを出力する。また、コンパレータ１０１は、第２モード時は、電圧Ｖ２が定電圧源１０３の電圧以上の場合、つまり、昇降圧回路４の出力電圧である電圧ＶＮ１が第２過電圧閾値以上の場合に、ハイレベルの過電圧検出信号ＳＯＶＰを出力する。
【0136】
再び図１を参照すると、出力電圧誤差検出部１７は、第１モード時は、昇降圧回路４の出力電圧（電圧ＶＥＤＬＣ）と目標電圧との誤差を表す誤差信号ＳＥＲＲを出力する。
【0137】
出力電圧誤差検出部１７は、第２モード時は、昇降圧回路４の出力電圧（電圧ＶＮ１）と目標電圧との誤差を表す誤差信号ＳＥＲＲを出力する。
【0138】
図８は、実施の形態のバックアップ電源装置の出力電圧誤差検出部の回路構成を示す図である。
【0139】
出力電圧誤差検出部１７は、エラーアンプ（オペアンプ）８１及び８５と、定電圧源８２及び８６と、抵抗８３及び８７と、コンデンサ８４及び８８と、トランスファーゲート回路８９及び９０と、ＮＯＴゲート回路９１と、を含む。
【0140】
エラーアンプ８１の非反転入力端子（＋端子）には、定電圧源８２の電圧が入力される。定電圧源８２の電圧は、第２モード時の昇降圧回路４の出力電圧（電圧ＶＮ１）の目標電圧に応じた電圧である。詳しくは、定電圧源８２の電圧は、（（電圧ＶＮ１の目標電圧）÷（Ｒ３＋Ｒ４）×Ｒ４）である。
【0141】
エラーアンプ８１の反転入力端子（－端子）には、電圧Ｖ２が入力される。エラーアンプ８１の反転入力端子と出力端子との間には、抵抗８３及びコンデンサ８４によって、負帰還が掛けられている。エラーアンプ８１は、定電圧源８２の電圧と電圧Ｖ２との差電圧に応じた電圧を出力する。
【0142】
エラーアンプ８５の非反転入力端子（＋端子）には、定電圧源８６の電圧が入力される。定電圧源８６の電圧は、第１モード時の昇降圧回路４の出力電圧（電圧ＶＥＤＬＣ）の目標電圧に応じた電圧である。詳しくは、定電圧源８６の電圧は、（（電圧ＶＥＤＬＣの目標電圧）÷（Ｒ１１＋Ｒ１２）×Ｒ１２）である。
【0143】
エラーアンプ８５の反転入力端子（－端子）には、電圧Ｖ３が入力される。エラーアンプ８５の反転入力端子と出力端子との間には、抵抗８７及びコンデンサ８８によって、負帰還が掛けられている。エラーアンプ８５は、定電圧源８６の電圧と電圧Ｖ３との差電圧に応じた電圧を出力する。
【0144】
ＮＯＴゲート回路９１は、モード信号ＳＭＯＤＥを反転して、トランスファーゲート回路８９に出力する。従って、トランスファーゲート回路８９は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合にオフ状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合にオン状態になる。
【0145】
トランスファーゲート回路９０は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合にオン状態になり、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合にオフ状態になる。
【0146】
以上を総合すると、出力電圧誤差検出部１７は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合に、電圧Ｖ３と定電圧源８６の電圧との差電圧に応じた電圧を、誤差信号ＳＥＲＲとして出力する。つまり、出力電圧誤差検出部１７は、昇降圧回路４の出力電圧である電圧ＶＥＤＬＣと目標電圧（例えば、３Ｖ）との差電圧に応じた誤差信号ＳＥＲＲを出力する。
【0147】
一方、出力電圧誤差検出部１７は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合に、電圧Ｖ２と定電圧源８２の電圧との差電圧に応じた電圧を、誤差信号ＳＥＲＲとして出力する。つまり、出力電圧誤差検出部１７は、昇降圧回路４の出力電圧である電圧ＶＮ１と目標電圧（例えば、１２Ｖ）との差電圧に応じた誤差信号ＳＥＲＲを出力する。
【0148】
再び図１を参照すると、オンタイミング制御部２２は、周期パルス信号ＳＯＳＣ、反転検出信号ＳＲＥＶ及び電圧Ｖ３に基づいて、オンタイミング制御信号ＳＯＴＭＧをオンオフ制御部１８に出力する。
【0149】
第１モードにおいて、電気二重層コンデンサ３が低電圧の場合、コイルＬ１のエネルギー掃き出し時の電流傾斜（右肩下がり傾斜）が非常に緩やかになり、スイッチング素子Ｑ１のオフ期間でコイルＬ１の電流がほとんど下がらない。そして、コイルＬ１の電流は、スイッチング素子Ｑ１の次のオン期間のスイッチング遅れ等により電流が増加、この繰り返しにより、大きな電流（過電流）となり得る。オンタイミング制御部２２は、この過電流を抑制する。
【0150】
図９は、実施の形態のバックアップ電源装置のオンタイミング制御部の構成を示す図である。
【0151】
オンタイミング制御部２２は、第１ワンショット回路１４１と、第２ワンショット回路１４２と、カウンタ１４３と、低電圧検出部１４４と、ＮＯＴゲート回路１４５と、ＡＮＤゲート回路１４６及び１４７と、ＯＲゲート回路１４８と、を含む。
【0152】
第１ワンショット回路１４１には、周期パルス信号ＳＯＳＣが入力される。第１ワンショット回路１４１は、周期パルス信号ＳＯＳＣがローレベルからハイレベルに変化するタイミングで、第１ワンショット信号ＳＳＨＴ１を出力する。なお、第１ワンショット信号ＳＳＨＴ１のパルス幅は、デッドタイムに相当する。尚、デッドタイム回路は、図示していないが、オンオフ制御部１８から出力される主スイッチング制御信号ＳＳＷ１及び同期整流スイッチング制御信号ＳＳＷ２を共にローレベルとし貫通電流を防止する回路である。
【0153】
第２ワンショット回路１４２には、第１ワンショット信号ＳＳＨＴ１が入力される。第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１がハイレベルからローレベルに変化するタイミングで、第２ワンショット信号ＳＳＨＴ２を出力する。
【0154】
カウンタ１４３には、第１ワンショット信号ＳＳＨＴ１が入力される。カウンタ１４３は、第１ワンショット信号ＳＳＨＴ１を予め定められたＮ回（Ｎは、２以上の整数）カウントしたタイミングで、カウント信号ＳＣＮＴを出力する。つまり、カウンタ１４３は、第１ワンショット信号ＳＳＨＴ１をＮ分周する。
【0155】
実施の形態では、カウンタ１４３は、「０」から「７」までカウントする３ビットサイクルカウンタとするが、本開示はこれに限定されない。
【0156】
また、カウンタ１４３には、反転検出信号ＳＲＥＶが入力される。カウンタ１４３は、反転検出信号ＳＲＥＶが入力されたタイミングで、現在のカウント値をリセット（クリア）する。
【0157】
低電圧検出部１４４は、電圧Ｖ３に基づいて、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値未満であるか否かを監視する。低電圧検出部１４４は、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値未満である場合に、低電圧検出信号ＳＬＶを出力する。
【0158】
低電圧閾値が、本開示の「第２設定電圧」の一例に相当する。
【0159】
ＮＯＴゲート回路１４５は、低電圧検出信号ＳＬＶを反転した信号Ｓ１０を出力する。
【0160】
ＡＮＤゲート回路１４６には、カウント信号ＳＣＮＴ、低電圧検出信号ＳＬＶ及び第２ワンショット信号ＳＳＨＴ２が入力される。ＡＮＤゲート回路１４６は、カウント信号ＳＣＮＴ、低電圧検出信号ＳＬＶ及び第２ワンショット信号ＳＳＨＴ２の論理積演算結果である信号Ｓ１１を出力する。
【0161】
ＡＮＤゲート回路１４７には、第２ワンショット信号ＳＳＨＴ２及び信号Ｓ１０が入力される。ＡＮＤゲート回路１４７は、第２ワンショット信号ＳＳＨＴ２及び信号Ｓ１０の論理積演算結果である信号Ｓ１２を出力する。
【0162】
ＯＲゲート回路１４８には、信号Ｓ１１及び信号Ｓ１２が入力される。ＯＲゲート回路１４８は、信号Ｓ１１及び信号Ｓ１２の論理和演算結果であるオンタイミング制御信号ＳＯＴＭＧを出力する。
【0163】
オンオフ制御部１８は、オンタイミング制御信号ＳＯＴＭＧがハイレベルになるタイミングで、主スイッチング制御信号ＳＳＷ１を出力する。
【0164】
【0165】
図１０は、第１モードにおいて、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値以上であり、且つ、コイルＬ１の電流が途切れない電流連続動作である場合の、制御部１０の動作タイミングを示す。
【0166】
電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値以上である場合、低電圧検出部１４４は、ローレベルの低電圧検出信号ＳＬＶを出力する。従って、ＡＮＤゲート回路１４６は、ローレベルの信号Ｓ１１を出力する。また、ＡＮＤゲート回路１４７は、第２ワンショット信号ＳＳＨＴ２がハイレベルの場合には、ハイレベルの信号Ｓ１２を出力し、第２ワンショット信号ＳＳＨＴ２がローレベルの場合には、ローレベルの信号Ｓ１２を出力する。つまり、ＯＲゲート回路１４８は、第２ワンショット信号ＳＳＨＴ２がハイレベルの場合には、ハイレベルのオンタイミング制御信号ＳＯＴＭＧを出力し、第２ワンショット信号ＳＳＨＴ２がローレベルの場合には、ローレベルのオンタイミング制御信号ＳＯＴＭＧを出力する。
【0167】
従って、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値以上であり、且つ、コイルＬ１の電流が途切れない電流連続動作である場合、主スイッチング制御信号ＳＳＷ１の１周期であるスイッチングサイクルは、周期パルス信号ＳＯＳＣの１サイクル分に相当する。
【0168】
コイルＬ１の電流が途切れない電流連続動作である場合、スイッチング電流検出部１４は、ローレベルの反転検出信号ＳＲＥＶを出力する。
【0169】
タイミングｔ３０において、周期パルス信号ＳＯＳＣがローレベルからハイレベルに変化すると、第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１をローレベルからハイレベルにする。
【0170】
また、このとき、オンオフ制御部１８は、同期整流スイッチング制御信号ＳＳＷ２をハイレベルからローレベルにする。これにより、同期整流素子であるスイッチング素子Ｑ２は、オフ状態となる。但し、スイッチング素子Ｑ２の寄生ダイオードを経由して、抵抗Ｒ８に電流ＩＲ８が流れている。電流ＩＲ８は、時間の経過とともに、減少する。
【0171】
タイミングｔ３１において、第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１をハイレベルからローレベルにする。第２ワンショット回路１４２は、第２ワンショット信号ＳＳＨＴ２をローレベルからハイレベルにする。ＡＮＤゲート回路１４７は、信号Ｓ１２をローレベルからハイレベルにする。ＯＲゲート回路１４８は、オンタイミング制御信号ＳＯＴＭＧをローレベルからハイレベルにする。オンオフ制御部１８は、オンタイミング制御信号ＳＯＴＭＧがローレベルからハイレベルに変化すると、主スイッチング制御信号ＳＳＷ１をローレベルからハイレベルにする。これにより、主スイッチング素子であるスイッチング素子Ｑ１はオン状態となり、抵抗Ｒ５に電流ＩＲ５が流れる。電流ＩＲ５は、時間の経過とともに、増加する。
【0172】
タイミングｔ３２において、第２ワンショット回路１４２は、第２ワンショット信号ＳＳＨＴ２をハイレベルからローレベルにする。ＡＮＤゲート回路１４７は、信号Ｓ１２をハイレベルからローレベルにする。ＯＲゲート回路１４８は、オンタイミング制御信号ＳＯＴＭＧをハイレベルからローレベルにする。
【0173】
タイミングｔ３３において、オンオフ制御部１８は、主スイッチング制御信号ＳＳＷ１をハイレベルからローレベルにする。これにより、主スイッチング素子であるスイッチング素子Ｑ１はオフ状態となり、電流ＩＲ５がゼロになる。一方、同期整流素子であるスイッチング素子Ｑ２の寄生ダイオードを経由して、電流ＩＲ８が流れる。電流ＩＲ８は、時間の経過とともに、減少する。
【0174】
タイミングｔ３４において、オンオフ制御部１８は、同期整流スイッチング制御信号ＳＳＷ２をローレベルからハイレベルにする。これにより、同期整流素子であるスイッチング素子Ｑ２はオン状態となり、電流ＩＲ８は、スイッチング素子Ｑ２のドレイン－ソース間に流れる。
【0175】
図１１は、第１モードにおいて、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値以上であり、且つ、コイルＬ１の電流が途切れる電流不連続動作である場合の、制御部１０の動作タイミングを示す。
【0176】
電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値以上である場合、低電圧検出部１４４は、ローレベルの低電圧検出信号ＳＬＶを出力する。従って、ＡＮＤゲート回路１４６は、ローレベルの信号Ｓ１１を出力する。また、ＡＮＤゲート回路１４７は、第２ワンショット信号ＳＳＨＴ２がハイレベルの場合には、ハイレベルの信号Ｓ１２を出力し、第２ワンショット信号ＳＳＨＴ２がローレベルの場合には、ローレベルの信号Ｓ１２を出力する。つまり、ＯＲゲート回路１４８は、第２ワンショット信号ＳＳＨＴ２がハイレベルの場合には、ハイレベルのオンタイミング制御信号ＳＯＴＭＧを出力し、第２ワンショット信号ＳＳＨＴ２がローレベルの場合には、ローレベルのオンタイミング制御信号ＳＯＴＭＧを出力する。
【0177】
従って、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値以上であり、且つ、コイルＬ１の電流が途切れる電流不連続動作である場合、スイッチングサイクルは、周期パルス信号ＳＯＳＣの１サイクル分に相当する。
【0178】
タイミングｔ４０において、周期パルス信号ＳＯＳＣがローレベルからハイレベルに変化すると、第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１をローレベルからハイレベルにする。
【0179】
また、このとき、オンオフ制御部１８は、同期整流スイッチング制御信号ＳＳＷ２をハイレベルからローレベルにする。これにより、同期整流素子であるスイッチング素子Ｑ２は、オフ状態となる。
【0180】
タイミングｔ４１において、第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１をハイレベルからローレベルにする。第２ワンショット回路１４２は、第２ワンショット信号ＳＳＨＴ２をローレベルからハイレベルにする。ＡＮＤゲート回路１４７は、信号Ｓ１２をローレベルからハイレベルにする。ＯＲゲート回路１４８は、オンタイミング制御信号ＳＯＴＭＧをローレベルからハイレベルにする。オンオフ制御部１８は、オンタイミング制御信号ＳＯＴＭＧがローレベルからハイレベルに変化すると、主スイッチング制御信号ＳＳＷ１をローレベルからハイレベルにする。これにより、主スイッチング素子であるスイッチング素子Ｑ１はオン状態となり、電流ＩＲ５が流れる。電流ＩＲ５は、時間の経過とともに、増加する。
【0181】
タイミングｔ４２において、第２ワンショット回路１４２は、第２ワンショット信号ＳＳＨＴ２をハイレベルからローレベルにする。ＡＮＤゲート回路１４７は、信号Ｓ１２をハイレベルからローレベルにする。ＯＲゲート回路１４８は、オンタイミング制御信号ＳＯＴＭＧをハイレベルからローレベルにする。
【0182】
タイミングｔ４３において、オンオフ制御部１８は、主スイッチング制御信号ＳＳＷ１をハイレベルからローレベルにする。これにより、主スイッチング素子であるスイッチング素子Ｑ１はオフ状態となり、電流ＩＲ５がゼロになる。一方、同期整流素子であるスイッチング素子Ｑ２の寄生ダイオードを経由して、電流ＩＲ８が流れる。電流ＩＲ８は、時間の経過とともに、減少する。
【0183】
タイミングｔ４４において、オンオフ制御部１８は、同期整流スイッチング制御信号ＳＳＷ２をローレベルからハイレベルにする。これにより、同期整流素子であるスイッチング素子Ｑ２はオン状態となり、電流ＩＲ８は、スイッチング素子Ｑ２のドレイン－ソース間に流れる。
【0184】
タイミングｔ４５において、電流ＩＲ８がゼロになると、スイッチング電流検出部１４は、反転検出信号ＳＲＥＶをローレベルからハイレベルにする。オンオフ制御部１８は、反転検出信号ＳＲＥＶがローレベルからハイレベルに変化すると、同期整流スイッチング制御信号ＳＳＷ２をハイレベルからローレベルにする。これにより、同期整流素子であるスイッチング素子Ｑ２はオフ状態となり、電流ＩＲ８が負方向に流れることが抑制される。
【0185】
図１２は、第１モードにおいて、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値未満であり、且つ、コイルＬ１の電流が途切れない電流連続動作である場合の、制御部１０の動作タイミングを示す。
【0186】
電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値未満である場合、低電圧検出部１４４は、ハイレベルの低電圧検出信号ＳＬＶを出力する。従って、ＡＮＤゲート回路１４７は、ローレベルの信号Ｓ１２を出力する。また、ＡＮＤゲート回路１４６は、第２ワンショット信号ＳＳＨＴ２がハイレベル且つカウント信号ＳＣＮＴがハイレベルの場合には、ハイレベルの信号Ｓ１１を出力し、第２ワンショット信号ＳＳＨＴ２がローレベル又はカウント信号ＳＣＮＴがローレベルの場合には、ローレベルの信号Ｓ１１を出力する。つまり、ＯＲゲート回路１４８は、第２ワンショット信号ＳＳＨＴ２がハイレベル且つカウント信号ＳＣＮＴがハイレベルの場合には、ハイレベルのオンタイミング制御信号ＳＯＴＭＧを出力し、第２ワンショット信号ＳＳＨＴ２がローレベル又はカウント信号ＳＣＮＴがローレベルの場合には、ローレベルのオンタイミング制御信号ＳＯＴＭＧを出力する。
【0187】
従って、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値未満であり、且つ、コイルＬ１の電流が途切れない電流連続動作である場合、スイッチングサイクルは、周期パルス信号ＳＯＳＣの８サイクル分に相当する。
【0188】
コイルＬ１の電流が途切れない電流連続動作である場合、スイッチング電流検出部１４は、ローレベルの反転検出信号ＳＲＥＶを出力する。
【0189】
図１２の全体にわたって、カウンタ１４３は、第１ワンショット信号ＳＳＨＴ１をカウントする。カウンタ１４３は、カウント値が「１」の場合に、カウント信号ＳＣＮＴをハイレベルにする。
【0190】
タイミングｔ５０において、周期パルス信号ＳＯＳＣがローレベルからハイレベルに変化すると、第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１をローレベルからハイレベルにする。
【0191】
また、このとき、オンオフ制御部１８は、同期整流スイッチング制御信号ＳＳＷ２をハイレベルからローレベルにする。これにより、同期整流素子であるスイッチング素子Ｑ２は、オフ状態となる。但し、スイッチング素子Ｑ２の寄生ダイオードを経由して、抵抗Ｒ８に電流ＩＲ８が流れている。電流ＩＲ８は、時間の経過とともに、減少する。
【0192】
また、このとき、カウンタ１４３は、カウント値が「１」であるので、カウント信号ＳＣＮＴをハイレベルにする。
【0193】
タイミングｔ５１において、第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１をハイレベルからローレベルにする。第２ワンショット回路１４２は、第２ワンショット信号ＳＳＨＴ２をローレベルからハイレベルにする。また、カウンタ１４３は、ハイレベルのカウント信号ＳＣＮＴを出力している。ＡＮＤゲート回路１４６は、信号Ｓ１１をローレベルからハイレベルにする。従って、ＯＲゲート回路１４８は、オンタイミング制御信号ＳＯＴＭＧをローレベルからハイレベルにする。オンオフ制御部１８は、オンタイミング制御信号ＳＯＴＭＧがローレベルからハイレベルに変化すると、主スイッチング制御信号ＳＳＷ１をローレベルからハイレベルにする。これにより、主スイッチング素子であるスイッチング素子Ｑ１はオン状態となり、抵抗Ｒ５に電流ＩＲ５が流れる。電流ＩＲ５は、時間の経過とともに、増加する。
【0194】
タイミングｔ５２において、第２ワンショット回路１４２は、第２ワンショット信号ＳＳＨＴ２をハイレベルからローレベルにする。ＡＮＤゲート回路１４６は、信号Ｓ１１をハイレベルからローレベルにする。ＯＲゲート回路１４８は、オンタイミング制御信号ＳＯＴＭＧをハイレベルからローレベルにする。
【0195】
タイミングｔ５３において、オンオフ制御部１８は、主スイッチング制御信号ＳＳＷ１をハイレベルからローレベルにする。これにより、主スイッチング素子であるスイッチング素子Ｑ１はオフ状態となり、電流ＩＲ５がゼロになる。一方、同期整流素子であるスイッチング素子Ｑ２の寄生ダイオードを経由して、電流ＩＲ８が流れる。電流ＩＲ８は、時間の経過とともに、減少する。
【0196】
タイミングｔ５４において、オンオフ制御部１８は、同期整流スイッチング制御信号ＳＳＷ２をローレベルからハイレベルにする。これにより、同期整流素子であるスイッチング素子Ｑ２はオン状態となり、電流ＩＲ８は、スイッチング素子Ｑ２のドレイン－ソース間に流れる。
【0197】
タイミングｔ５５において、周期パルス信号ＳＯＳＣがローレベルからハイレベルに変化すると、第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１をローレベルからハイレベルにする。
【0198】
また、このとき、オンオフ制御部１８は、同期整流スイッチング制御信号ＳＳＷ２をハイレベルからローレベルにする。これにより、同期整流素子であるスイッチング素子Ｑ２はオフ状態となる。但し、スイッチング素子Ｑ２の寄生ダイオードを経由して、抵抗Ｒ８に電流ＩＲ８が流れている。
【0199】
図１３は、第１モードにおいて、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値未満であり、且つ、コイルＬ１の電流が途切れる電流不連続動作である場合の、制御部１０の動作タイミングを示す。
【0200】
電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値未満である場合、低電圧検出部１４４は、ハイレベルの低電圧検出信号ＳＬＶを出力する。従って、ＡＮＤゲート回路１４７は、ローレベルの信号Ｓ１２を出力する。また、ＡＮＤゲート回路１４６は、第２ワンショット信号ＳＳＨＴ２がハイレベル且つカウント信号ＳＣＮＴがハイレベルの場合には、ハイレベルの信号Ｓ１１を出力し、第２ワンショット信号ＳＳＨＴ２がローレベル又はカウント信号ＳＣＮＴがローレベルの場合には、ローレベルの信号Ｓ１１を出力する。つまり、ＯＲゲート回路１４８は、第２ワンショット信号ＳＳＨＴ２がハイレベル且つカウント信号ＳＣＮＴがハイレベルの場合には、ハイレベルのオンタイミング制御信号ＳＯＴＭＧを出力し、第２ワンショット信号ＳＳＨＴ２がローレベル又はカウント信号ＳＣＮＴがローレベルの場合には、ローレベルのオンタイミング制御信号ＳＯＴＭＧを出力する。
【0201】
従って、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値未満であり、且つ、コイルＬ１の電流が途切れる電流不連続動作である場合、スイッチングサイクルは、周期パルス信号ＳＯＳＣの８サイクル分に相当する。但し、後述するように、スイッチングサイクルは、途中で終了（中止）し得る。
【0202】
図１３の全体にわたって、カウンタ１４３は、第１ワンショット信号ＳＳＨＴ１をカウントする。カウンタ１４３は、カウント値が「１」の場合に、カウント信号ＳＣＮＴをハイレベルにする。
【0203】
タイミングｔ６０において、周期パルス信号ＳＯＳＣがローレベルからハイレベルに変化すると、第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１をローレベルからハイレベルにする。
【0204】
また、このとき、カウンタ１４３は、カウント値が「１」であるので、カウント信号ＳＣＮＴをハイレベルにする。
【0205】
タイミングｔ６１において、第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１をハイレベルからローレベルにする。第２ワンショット回路１４２は、第２ワンショット信号ＳＳＨＴ２をローレベルからハイレベルにする。また、カウンタ１４３は、ハイレベルのカウント信号ＳＣＮＴを出力している。ＡＮＤゲート回路１４６は、信号Ｓ１１をローレベルからハイレベルにする。従って、ＯＲゲート回路１４８は、オンタイミング制御信号ＳＯＴＭＧをローレベルからハイレベルにする。オンオフ制御部１８は、オンタイミング制御信号ＳＯＴＭＧがローレベルからハイレベルに変化すると、主スイッチング制御信号ＳＳＷ１をローレベルからハイレベルにする。これにより、主スイッチング素子であるスイッチング素子Ｑ１はオン状態となり、抵抗Ｒ５に電流ＩＲ５が流れる。電流ＩＲ５は、時間の経過とともに、増加する。
【0206】
タイミングｔ６２において、第２ワンショット回路１４２は、第２ワンショット信号ＳＳＨＴ２をハイレベルからローレベルにする。ＡＮＤゲート回路１４６は、信号Ｓ１１をハイレベルからローレベルにする。ＯＲゲート回路１４８は、オンタイミング制御信号ＳＯＴＭＧをハイレベルからローレベルにする。
【0207】
タイミングｔ６３において、オンオフ制御部１８は、主スイッチング制御信号ＳＳＷ１をハイレベルからローレベルにする。これにより、主スイッチング素子であるスイッチング素子Ｑ１はオフ状態となり、電流ＩＲ５がゼロになる。一方、同期整流素子であるスイッチング素子Ｑ２の寄生ダイオードを経由して、電流ＩＲ８が流れる。電流ＩＲ８は、時間の経過とともに、減少する。
【0208】
タイミングｔ６４において、オンオフ制御部１８は、同期整流スイッチング制御信号ＳＳＷ２をローレベルからハイレベルにする。これにより、同期整流素子であるスイッチング素子Ｑ２はオン状態となり、電流ＩＲ８は、スイッチング素子Ｑ２のドレイン－ソース間に流れる。
【0209】
タイミングｔ６５において、電流ＩＲ８がゼロになると、スイッチング電流検出部１４は、反転検出信号ＳＲＥＶをローレベルからハイレベルにする。オンオフ制御部１８は、反転検出信号ＳＲＥＶがローレベルからハイレベルになると、同期整流スイッチング制御信号ＳＳＷ２をハイレベルからローレベルにする。これにより、同期整流素子であるスイッチング素子Ｑ２はオフ状態となり、電流ＩＲ８が負方向に流れることが抑制される。
【0210】
また、カウンタ１４３は、反転検出信号ＳＲＥＶがローレベルからハイレベルになると、カウント値を「０」にリセットする。つまり、制御部１０は、現在のスイッチングサイクルを終了（中止）し、次のスイッチングサイクルを開始する。
【0211】
タイミングｔ６６において、周期パルス信号ＳＯＳＣがローレベルからハイレベルに変化すると、第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１をローレベルからハイレベルにする。
【0212】
タイミングｔ６７において、第１ワンショット回路１４１は、第１ワンショット信号ＳＳＨＴ１をハイレベルからローレベルにする。第２ワンショット回路１４２は、第２ワンショット信号ＳＳＨＴ２をローレベルからハイレベルにする。また、カウンタ１４３は、カウント値が「１」であるので、ハイレベルのカウント信号ＳＣＮＴを出力している。ＡＮＤゲート回路１４６は、信号Ｓ１１をローレベルからハイレベルにする。従って、ＯＲゲート回路１４８は、オンタイミング制御信号ＳＯＴＭＧをローレベルからハイレベルにする。オンオフ制御部１８は、オンタイミング制御信号ＳＯＴＭＧがローレベルからハイレベルに変化すると、主スイッチング制御信号ＳＳＷ１をローレベルからハイレベルにする。これにより、主スイッチング素子であるスイッチング素子Ｑ１はオン状態となり、抵抗Ｒ５に電流ＩＲ５が流れる。電流ＩＲ５は、時間の経過とともに、増加する。
【0213】
再び図１を参照すると、オンオフ制御部１８は、オンタイミング制御信号ＳＯＴＭＧ、反転検出信号ＳＲＥＶ、電流情報信号ＳＣＩＮＦＯ、過電圧検出信号ＳＯＶＰ及び誤差信号ＳＥＲＲに基づいて、主スイッチング素子を制御するための主スイッチング制御信号ＳＳＷ１、及び、同期整流素子を制御するための同期整流スイッチング制御信号ＳＳＷ２を、ドライブ選択部１９に出力する。
【0214】
オンオフ制御部１８は、第１モード時には、スイッチング素子Ｑ１をスイッチング制御させるとともに、スイッチング素子Ｑ１がオフの期間の一部に、スイッチング素子Ｑ２をオンさせる。つまり、オンオフ制御部１８は、スイッチング素子Ｑ１を主スイッチング素子として動作させるとともに、スイッチング素子Ｑ２を同期整流素子として動作させ、同期整流制御を行う。
【0215】
オンオフ制御部１８は、第２モード時には、スイッチング素子Ｑ２をスイッチング制御させるとともに、スイッチング素子Ｑ２がオフの期間の一部に、スイッチング素子Ｑ１をオンさせる。つまり、オンオフ制御部１８は、スイッチング素子Ｑ２を主スイッチング素子として動作させるとともに、スイッチング素子Ｑ１を同期整流素子として動作させ、同期整流制御を行う。
【0216】
オンオフ制御部１８は、主スイッチング制御信号ＳＳＷ１、及び、同期整流スイッチング制御信号ＳＳＷ２の周波数を、周期パルス信号ＳＯＳＣの周波数に合わせる。周期パルス信号ＳＯＳＣの周波数は、第２モード時の方が、第１モード時よりも高い。つまり、主スイッチング制御信号ＳＳＷ１、及び、同期整流スイッチング制御信号ＳＳＷ２の周波数は、第２モード時の方が、第１モード時よりも高い。
【0217】
オンオフ制御部１８は、昇降圧回路４の出力電圧が目標電圧に近づくように、主スイッチング素子及び同期整流素子を制御する。誤差信号ＳＥＲＲは、第１モード時は、昇降圧回路４の出力電圧である電圧ＶＥＤＬＣと目標電圧との差電圧に応じた信号である。誤差信号ＳＥＲＲは、第２モード時は、昇降圧回路４の出力電圧である電圧ＶＮ１と目標電圧との差電圧に応じた信号である。
【0218】
オンオフ制御部１８は、反転検出信号ＳＲＥＶがハイレベルになったタイミングで、同期整流素子をオフに制御する。つまり、オンオフ制御部１８は、第１モードでは、反転検出信号ＳＲＥＶがハイレベルになったタイミングで、同期整流素子であるスイッチング素子Ｑ２をオフに制御する。また、オンオフ制御部１８は、第２モードでは、反転検出信号ＳＲＥＶがハイレベルになったタイミングで、同期整流素子であるスイッチング素子Ｑ１をオフに制御する。
【0219】
オンオフ制御部１８は、過電圧検出信号ＳＯＶＰがハイレベルになった場合、主スイッチング素子及び同期整流素子を動作停止させる。
【0220】
オンオフ制御部１８は、鋸歯状波信号ＳＳＡＷに主スイッチング素子のドレイン－ソース間電流を加えた電流情報信号ＳＣＩＮＦＯに基づいて、主スイッチング素子及び同期整流素子を電流モード制御する。
【0221】
図１４は、実施の形態のバックアップ電源装置の鋸歯状波信号、電流情報信号、誤差信号及び主スイッチング制御信号の一例を示す図である。
【0222】
図１４（ａ）は、鋸歯状波信号ＳＳＡＷに主スイッチング素子のドレイン－ソース間電流を加えない場合、つまり、電圧モード制御の場合の主スイッチング制御信号ＳＳＷ１を示す図である。
【0223】
オンオフ制御部１８は、鋸歯状波信号ＳＳＡＷが上昇開始するタイミングｔ１０において、主スイッチング制御信号ＳＳＷ１をハイレベルにする。
【0224】
オンオフ制御部１８は、鋸歯状波信号ＳＳＡＷが誤差信号ＳＥＲＲに達したタイミングｔ１１において、主スイッチング制御信号ＳＳＷ１をローレベルにする。
【0225】
図１４（ｂ）は、鋸歯状波信号ＳＳＡＷに主スイッチング素子のドレイン－ソース間電流を加える場合、つまり、電流モード制御の場合の主スイッチング制御信号ＳＳＷ１を示す図である。
【0226】
信号１１１は、主スイッチング素子のドレイン－ソース間電流を示す。電流情報信号ＳＣＩＮＦＯは、鋸歯状波信号ＳＳＡＷに信号１１１を加えた信号である。
【0227】
オンオフ制御部１８は、電流情報信号ＳＣＩＮＦＯが上昇開始するタイミングｔ２０において、主スイッチング制御信号ＳＳＷ１をハイレベルにする。
【0228】
オンオフ制御部１８は、電流情報信号ＳＣＩＮＦＯが誤差信号ＳＥＲＲに達したタイミングｔ２１において、主スイッチング制御信号ＳＳＷ１をローレベルにする。主スイッチング制御信号ＳＳＷ１がローレベルになると、主スイッチング素子がオフ状態になるので、信号１１１がローレベルになる。
【0229】
再び図１を参照すると、ドライブ選択部１９は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、主スイッチング制御信号ＳＳＷ１をゲート駆動回路Ｂ１に出力し、同期整流スイッチング制御信号ＳＳＷ２をゲート駆動回路Ｂ２に出力する。
【0230】
ドライブ選択部１９は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、主スイッチング制御信号ＳＳＷ１をゲート駆動回路Ｂ２に出力し、同期整流スイッチング制御信号ＳＳＷ２をゲート駆動回路Ｂ１に出力する。
【0231】
図１５は、実施の形態のバックアップ電源装置のドライブ選択部の回路構成を示す図である。
【0232】
ドライブ選択部１９は、ＡＮＤゲート回路（論理積回路）１３１、１３２、１３４及び１３５と、ＯＲゲート回路（論理和回路）１３３及び１３６と、ＮＯＴゲート回路１３７と、を含む。
【0233】
ＮＯＴゲート回路１３７は、モード信号ＳＭＯＤＥを反転して、ＡＮＤゲート回路１３２の一方の入力端子及びＡＮＤゲート回路１３４の一方の入力端子に出力する。
【0234】
ＡＮＤゲート回路１３１の一方の入力端子には、モード信号ＳＭＯＤＥが入力され、他方の入力端子には、主スイッチング制御信号ＳＳＷ１が入力される。
【0235】
ＡＮＤゲート回路１３２の他方の入力端子には、同期整流スイッチング制御信号ＳＳＷ２が入力される。
【0236】
ＡＮＤゲート回路１３４の他方の入力端子には、主スイッチング制御信号ＳＳＷ１が入力される。
【0237】
ＡＮＤゲート回路１３５の一方の入力端子には、モード信号ＳＭＯＤＥが入力され、他方の入力端子には、同期整流スイッチング制御信号ＳＳＷ２が入力される。
【0238】
ＯＲゲート回路１３３の一方の入力端子には、ＡＮＤゲート回路１３１の出力信号が入力され、他方の入力端子には、ＡＮＤゲート回路１３２の出力信号が入力される。
【0239】
ＯＲゲート回路１３３は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、主スイッチング制御信号ＳＳＷ１を、ゲート駆動回路Ｂ１に出力する。
【0240】
ＯＲゲート回路１３３は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、同期整流スイッチング制御信号ＳＳＷ２を、ゲート駆動回路Ｂ１に出力する。
【0241】
ＯＲゲート回路１３６の一方の入力端子には、ＡＮＤゲート回路１３４の出力信号が入力され、他方の入力端子には、ＡＮＤゲート回路１３５の出力信号が入力される。
【0242】
ＯＲゲート回路１３６は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、同期整流スイッチング制御信号ＳＳＷ２を、ゲート駆動回路Ｂ２に出力する。
【0243】
ＯＲゲート回路１３６は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、主スイッチング制御信号ＳＳＷ１を、ゲート駆動回路Ｂ２に出力する。
【0244】
再び図１を参照すると、ゲート駆動回路Ｂ１は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、主スイッチング制御信号ＳＳＷ１を増幅したスイッチング制御信号Ｓ１を、スイッチング素子Ｑ１のゲートに出力する。
【0245】
ゲート駆動回路Ｂ１は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、同期整流スイッチング制御信号ＳＳＷ２を増幅したスイッチング制御信号Ｓ１を、スイッチング素子Ｑ１のゲートに出力する。
【0246】
ゲート駆動回路Ｂ２は、モード信号ＳＭＯＤＥがハイレベル（第１モード）の場合は、同期整流スイッチング制御信号ＳＳＷ２を増幅したスイッチング制御信号Ｓ２を、スイッチング素子Ｑ２のゲートに出力する。
【0247】
ゲート駆動回路Ｂ２は、モード信号ＳＭＯＤＥがローレベル（第２モード）の場合は、主スイッチング制御信号ＳＳＷ１を増幅したスイッチング制御信号Ｓ２を、スイッチング素子Ｑ２のゲートに出力する。
【0248】
（効果）
［１］特許文献１記載のバックアップ電源装置は、放電時には、第２スイッチング素子だけをスイッチング制御し、第１スイッチング素子を制御しない（動作させない）。つまり、特許文献１記載のバックアップ電源装置は、非同期整流動作を行う。
［１］特許文献１記載のバックアップ電源装置は、放電時には、第２スイッチング素子だけをスイッチング制御し、第１スイッチング素子を制御しない（動作させない）。つまり、特許文献１記載のバックアップ電源装置は、非同期整流動作を行う。
【0249】
一方、実施の形態のバックアップ電源装置１は、放電時（第２モード時）には、スイッチング素子Ｑ２をスイッチング制御させるとともに、スイッチング素子Ｑ２がオフの期間の一部に、スイッチング素子Ｑ１をオンさせる。つまり、実施の形態のバックアップ電源装置１は、スイッチング素子Ｑ１を同期整流素子として動作させ、同期整流動作を行う。
【0250】
これにより、実施の形態のバックアップ電源装置１は、特許文献１記載のバックアップ電源装置と比較して、出力整流素子を不要とすることができ、部品点数を抑制できる。
【0251】
特許文献１記載のバックアップ電源装置は、充電時には、第１スイッチング素子だけをスイッチング制御し、第２スイッチング素子を制御せず（動作させず）、第２スイッチング素子をダイオードとして機能させている。つまり、特許文献１記載のバックアップ電源装置は、非同期整流動作を行う。
【0252】
一方、実施の形態のバックアップ電源装置１は、充電時（第１モード時）には、スイッチング素子Ｑ１をスイッチング制御させるとともに、スイッチング素子Ｑ１がオフの期間の一部に、スイッチング素子Ｑ２をオンさせる。つまり、実施の形態のバックアップ電源装置１は、スイッチング素子Ｑ２を同期整流素子として動作させ、同期整流動作を行う。
【0253】
これにより、実施の形態のバックアップ電源装置１は、特許文献１記載のバックアップ電源装置と比較して、損失を抑制でき、効率を向上させることができる。
【0254】
［２］実施の形態のバックアップ電源装置１は、電流不連続動作（軽負荷）である場合に、同期整流素子をオンしたままだと、逆流電流が流れ、入力側へエネルギーを回生してしまい効率が低下する。また、実施の形態のバックアップ電源装置１は、電気二重層コンデンサ３の充電電圧が上昇すると、充電エネルギーよりも回生エネルギーが大きくなり、目標電圧まで充電できなくなる。そこで、実施の形態のバックアップ電源装置１は、コイルＬ１がエネルギーを掃き出し、同期整流素子のドレイン－ソース間の電流がゼロとなる又は反転するタイミング、つまり、反転検出信号ＳＲＥＶがハイレベルになったタイミングで、同期整流素子をオフに制御する。これにより、実施の形態のバックアップ電源装置１は、逆流電流を抑制し、効率の低下を抑制できる。また、実施の形態のバックアップ電源装置１は、電気二重層コンデンサ３の充電電圧を目標電圧まで充電できる。
【0255】
［３］実施の形態のバックアップ電源装置１は、第１モード時は、充電電流を制限しながらの充電が可能である。しかし、実施の形態のバックアップ電源装置１は、第２モード時は、電子機器が必要とする電力を昇圧しながら供給しなければならないので、回路に大きな電流が流れ得る。
【0256】
従って、実施の形態のバックアップ電源装置１は、第２モード時にスイッチング周波数を保ったままとすると、コイルＬ１のサイズを大きくしなければならない。一方、実施の形態のバックアップ電源装置１は、第１モード時は、ノイズ抑制の観点から、スイッチング周波数をあまり高くしないことが望ましい。
【0257】
そこで、スイッチング周波数設定部１３は、第２モード時のスイッチング周波数を、第１モード時のスイッチング周波数よりも高い周波数にする。これにより、実施の形態のバックアップ電源装置１は、コイルＬ１のサイズを抑制できるとともに、ノイズを抑制できる。
【0258】
［４］実施の形態のバックアップ電源装置１は、第１モード時は、昇降圧回路４の出力電圧である電気二重層コンデンサ３の電圧ＶＥＤＬＣと目標電圧との差電圧に基づいて（具体的には、電圧Ｖ３に基づいて）制御を行う。実施の形態のバックアップ電源装置１は、第２モード時は、昇降圧回路４の出力電圧である電圧ＶＮ１と目標電圧との差電圧に基づいて（具体的には、電圧Ｖ２に基づいて）制御を行う。
【0259】
しかし、モード切り替え時に、１個のエラーアンプの入力側を上記２つの電圧で切り替えることとすると、問題が発生し得る。つまり、モード切り替え時に、エラーアンプの入力電圧を全く別の電圧レベルに切り替えることになるので、モード切り替え前のエラーアンプの出力電圧と、モード切り替え後のエラーアンプの出力電圧と、は全く異なる電圧となる。従って、エラーアンプの出力電圧の応答遅れや不安定動作が発生し得る。
【0260】
そこで、出力電圧誤差検出部１７（図８参照）は、２個のエラーアンプ８１及び８５を備え、モード切り替え時に、エラーアンプ８１及び８５の出力側を切り替える。これにより、エラーアンプ８１及び８５は、常に（制御に使用していない時も）夫々の入力電圧に対応した出力電圧を出力し続けており、モード切り替え時の応答遅れや不安定動作を抑制できる。
【0261】
［５］コンパレータは、エラーアンプと異なり、入力電圧を別の電圧レベルに切り替えることが可能である。そこで、過電圧検出部１６（図７参照）は、１個のコンパレータ１０１を備え、モードに応じて、コンパレータ１０１の入力電圧を切り替える。即ち、第１モード時は、電気二重層コンデンサ３の電圧ＶＥＤＬＣを抵抗分圧した電圧Ｖ３がコンパレータ１０１に入力される。第２モード時は、出力電圧である電圧ＶＮ１を抵抗分圧した電圧を、コンパレータ１０１の入力側で切り替える。
【0262】
これにより、実施の形態のバックアップ電源装置１は、１個のコンパレータ１０１によって、第１モード及び第２モードの両方のモードで過電圧検出が可能であり、回路を抑制できる。
【0263】
［６］一般に、電流モード制御の方が、電圧モード制御よりも位相補償が容易であり、応答を上げた（周波数ゲインを上げた）設定が可能である。そこで、オンオフ制御部１８は、電流情報信号ＳＣＩＮＦＯを加味した電流モード制御を採用している。但し、第１モード時と第２モード時とでは、電流検出点が異なっている。
【0264】
そこで、電流情報検出部１５（図６参照）は、鋸歯状波信号ＳＳＡＷに加える電流情報を、モードにより切り替える。つまり、電流情報検出部１５は、第１モード時は、主スイッチング素子であるスイッチング素子Ｑ１のドレイン－ソース間に流れる電流の電流情報を検出する。また、電流情報検出部１５は、第２モード時は、主スイッチング素子であるスイッチング素子Ｑ２のドレイン－ソース間に流れる電流の電流情報を検出する。
【0265】
これにより、実施の形態のバックアップ電源装置１は、第１モード及び第２モードのどちらのモードでも、電流モード制御を実現できる。
【0266】
［７］第１モードと第２モードとは全く異なる制御である。従って、スイッチング周期の途中でモード切替を行うこととすると、１つのスイッチング周期のこととは言え、アブノーマル動作となる。
【0267】
そこで、モード切替タイミング調整部１２（図２参照）は、スイッチング周期の途中でモード変更条件、つまり電圧ＶＩＮと入力電圧閾値との大小関係が変化しても、次のスイッチング周期の開始、つまり周期パルス信号ＳＯＳＣの立ち上がりまで待って、モード信号ＳＭＯＤＥを切り替える。これにより、実施の形態のバックアップ電源装置１は、上記アブノーマル動作を抑制できる。
【0268】
［８］電気二重層コンデンサ３が低電圧の場合、コイルＬ１のエネルギー掃き出し時の電流ＩＲ８の傾斜（右肩下がり傾斜）が非常に緩やかになり、スイッチング素子Ｑ１のオフ期間でコイルＬ１の電流がほとんど下がらない。そして、コイルＬ１の電流は、スイッチング素子Ｑ１の次のオン期間のスイッチング遅れ等により電流が増加、この繰り返しにより、大きな電流（過電流）となり得る。スイッチング素子Ｑ１の電流リミットで制限をかける場合では、リーディングエッジブランク（マスク期間）やコンパレータ遅延等があるので、徐々に電流リミット以上の電流が流れてしまい過電流が生じ得る。
【0269】
そこで、オンタイミング制御部２２は、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値未満の場合に、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値以上の場合の第１スイッチングサイクル（周期パルス信号ＳＯＳＣの１サイクル分に相当）よりも長い第２スイッチングサイクル（周期パルス信号ＳＯＳＣの８サイクル分に相当）で制御を行う。これにより、実施の形態の制御部１０は、コイルＬ１のエネルギー掃き出しの時間を確保できるので、過電流を抑制できる。
【0270】
但し、これでは、電気二重層コンデンサ３の充電時間が長くなってしまう可能性がある。そこで、オンタイミング制御部２２は、スイッチング素子Ｑ２に流れる電流ＩＲ８がゼロ又は反転したら（反転検出信号ＳＲＥＶがハイレベルになったら）、現在の第２スイッチングサイクルを終了（中止）して、次の第２スイッチングサイクルを開始する。これにより、オンタイミング制御部２２は、電気二重層コンデンサ３の充電時間が長くなってしまうことを抑制できる。
【0271】
［９］オンタイミング制御部２２は、第２スイッチングサイクルを、第１スイッチングサイクルをＮ分周（Ｎは、２以上の整数）したスイッチングサイクルであることとした。これにより、オンタイミング制御部２２は、第２スイッチングサイクルを、カウンタ１４３の追加で容易に実現でき、回路規模を抑制できる。
【0272】
［１０］オンタイミング制御部２２は、電気二重層コンデンサ３の電圧ＶＥＤＬＣが低電圧閾値未満の場合に、反転検出信号ＳＲＥＶがハイレベルになったタイミングで、第２スイッチングサイクルを終了（中止）する。この反転検出信号ＳＲＥＶは、実施の形態において、第１モード時に、同期整流素子であるスイッチング素子Ｑ２をオフにするタイミングを表す信号と同一である。つまり、オンタイミング制御部２２は、スイッチング電流検出部１４を利用できる。これにより、オンタイミング制御部２２は、回路規模を抑制できる。
【0273】
＜付記＞
実施の形態では、制御部１０をハードウェア回路で構成したが、本開示はこれに限定されない。制御部１０は、処理装置（ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）等）とプログラムとで構成しても良い。
実施の形態では、制御部１０をハードウェア回路で構成したが、本開示はこれに限定されない。制御部１０は、処理装置（ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）等）とプログラムとで構成しても良い。
【0274】
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0275】
１ バックアップ電源装置
２ バッテリ
３ 電気二重層コンデンサ
４ 昇降圧回路
５ 端子部
１０ 制御部
１１ バッテリ電圧低下監視部
１２ モード切替タイミング調整部
１３ スイッチング周波数設定部
１４ スイッチング電流検出部
１５ 電流情報検出部
１６ 過電圧検出部
１７ 出力電圧誤差検出部
１８ オンオフ制御部
１９ ドライブ選択部
２０ 第１レベルシフト部
２１ 第２レベルシフト部
２２ オンタイミング制御部
Ｑ１、Ｑ２ スイッチング素子
Ｌ１ コイル
２ バッテリ
３ 電気二重層コンデンサ
４ 昇降圧回路
５ 端子部
１０ 制御部
１１ バッテリ電圧低下監視部
１２ モード切替タイミング調整部
１３ スイッチング周波数設定部
１４ スイッチング電流検出部
１５ 電流情報検出部
１６ 過電圧検出部
１７ 出力電圧誤差検出部
１８ オンオフ制御部
１９ ドライブ選択部
２０ 第１レベルシフト部
２１ 第２レベルシフト部
２２ オンタイミング制御部
Ｑ１、Ｑ２ スイッチング素子
Ｌ１ コイル
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】