知財求人 - 知財ポータルサイト「IP Force」
▶ インフィネオン テクノロジーズ アクチエンゲゼルシャフトの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022173138
(43)【公開日】2022-11-17
(54)【発明の名称】電源・デジタル制御ループ
(51)【国際特許分類】
G06F 3/05 20060101AFI20221110BHJP
H03M 1/60 20060101ALI20221110BHJP
H03M 1/76 20060101ALI20221110BHJP
G06F 1/28 20060101ALI20221110BHJP
【ＦＩ】
G06F3/05 311
H03M1/60
H03M1/76
G06F3/05 321Z
G06F1/28
【審査請求】有
【請求項の数】25
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2022076250
(22)【出願日】2022-05-02
(31)【優先権主張番号】17/313,223
(32)【優先日】2021-05-06
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】599158797
【氏名又は名称】インフィニオン テクノロジーズ アクチエンゲゼルシャフト
【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ
【住所又は居所原語表記】Ａｍ Ｃａｍｐｅｏｎ １－１５， ８５５７９ Ｎｅｕｂｉｂｅｒｇ， Ｇｅｒｍａｎｙ
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100098501
【弁理士】
【氏名又は名称】森田 拓
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100134315
【弁理士】
【氏名又は名称】永島 秀郎
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】ステファノ ボノミ
(72)【発明者】
【氏名】フランク プレマッシング
【テーマコード（参考）】
5B011
5J022
【Ｆターム（参考）】
5B011DA00
5B011DB03
5B011EA08
5B011EA09
5B011GG03
5B011HH02
5J022AA12
5J022AB05
5J022CE05
(57)【要約】 （修正有）
【課題】アナログチャネルのバスを介し、ＳｏＣレベルで、夫々の局所電源ドメインにアナログ基準電圧をルーティングすることによるチャネルと近傍の回路構造との間の結合のリスクを回避する電源・デジタル制御ループ（ＳＤＲＬ）回路を提供する。
【解決手段】ＳＤＲＬ回路は、アナログ基準電圧Ｖｒｅｆを基準ＳＤＣ１１０によりデジタル基準信号ｄｉｇ＿ｒに変換してモニタリングＳＤＲＬ２００、トリミングＳＤＲＬ３００、制御ＳＤＲＬ５００に提供し、局所電源ドメインの電圧Ｖ１～Ｖ３を局所ＳＤＣ２１０、３１０、５１０によってデジタル信号に変換した値とデジタル基準信号ｄｉｇ＿ｒとの差分をデジタル減算器２２２で演算し、差分のｅｒｒｏｒ信号をデジタルＬＰＦ２２４を通して信号ｐｒｇ＿１を局所ＳＤＣ２１０へフィードバックし、信号ｐｒｇ＿２をトリミングにフィードバックし、信号ｐｒｇ＿３を局所電力生成回路５２０へフィードバックする。
【選択図】図５
【解決手段】ＳＤＲＬ回路は、アナログ基準電圧Ｖｒｅｆを基準ＳＤＣ１１０によりデジタル基準信号ｄｉｇ＿ｒに変換してモニタリングＳＤＲＬ２００、トリミングＳＤＲＬ３００、制御ＳＤＲＬ５００に提供し、局所電源ドメインの電圧Ｖ１～Ｖ３を局所ＳＤＣ２１０、３１０、５１０によってデジタル信号に変換した値とデジタル基準信号ｄｉｇ＿ｒとの差分をデジタル減算器２２２で演算し、差分のｅｒｒｏｒ信号をデジタルＬＰＦ２２４を通して信号ｐｒｇ＿１を局所ＳＤＣ２１０へフィードバックし、信号ｐｒｇ＿２をトリミングにフィードバックし、信号ｐｒｇ＿３を局所電力生成回路５２０へフィードバックする。
【選択図】図５
【特許請求の範囲】
【請求項1】
電源・デジタル制御ループ（ＳＤＲＬ）回路であって、前記電源・デジタル制御ループ（ＳＤＲＬ）回路は、
基準電源回路と、
前記基準電源回路に接続されている局所電源回路と、
を有し、
前記基準電源回路は、アナログ基準電源電圧をデジタル基準信号に変換する基準電源・デジタル変換器（ＳＤＣ）を有し、
前記局所電源回路は、
デジタルフィードバック信号に基づいて、アナログ局所電源電圧をデジタル局所電源信号に変換する局所ＳＤＣと、
前記デジタル局所電源信号と、前記基準電源回路の前記基準ＳＤＣからルーティングされる前記デジタル基準信号と、の比較に基づいて、前記デジタルフィードバック信号をモニタリングする局所モニタリング回路と、
を有する、
ＳＤＲＬ回路。
基準電源回路と、
前記基準電源回路に接続されている局所電源回路と、
を有し、
前記基準電源回路は、アナログ基準電源電圧をデジタル基準信号に変換する基準電源・デジタル変換器（ＳＤＣ）を有し、
前記局所電源回路は、
デジタルフィードバック信号に基づいて、アナログ局所電源電圧をデジタル局所電源信号に変換する局所ＳＤＣと、
前記デジタル局所電源信号と、前記基準電源回路の前記基準ＳＤＣからルーティングされる前記デジタル基準信号と、の比較に基づいて、前記デジタルフィードバック信号をモニタリングする局所モニタリング回路と、
を有する、
ＳＤＲＬ回路。
【請求項2】
前記デジタル局所電源信号は、前記アナログ局所電源電圧および前記デジタルフィードバック信号に対する単調な依存性を有する、
請求項１記載のＳＤＲＬ回路。
請求項１記載のＳＤＲＬ回路。
【請求項3】
前記局所ＳＤＣは、
前記デジタルフィードバック信号に基づいて、前記アナログ局所電源電圧をアナログ局所出力信号に変換するアナログ・アナログ変換器（ＡＡＣ）と、
前記アナログ局所出力信号を前記デジタル局所電源信号に変換するアナログ・デジタル変換器（ＡＤＣ：analog-to-digital converter）と、
を有する、
請求項１記載のＳＤＲＬ回路。
前記デジタルフィードバック信号に基づいて、前記アナログ局所電源電圧をアナログ局所出力信号に変換するアナログ・アナログ変換器（ＡＡＣ）と、
前記アナログ局所出力信号を前記デジタル局所電源信号に変換するアナログ・デジタル変換器（ＡＤＣ：analog-to-digital converter）と、
を有する、
請求項１記載のＳＤＲＬ回路。
【請求項4】
前記ＡＡＣは、
前記デジタルフィードバック信号に基づいて、前記アナログ局所電源電圧をアナログ局所中間信号に変換する第１のＡＡＣであって、線形伝達関数を有する第１のＡＡＣと、
前記アナログ局所中間信号を前記アナログ局所出力信号に変換する第２のＡＡＣであって、単調でありかつ線形性についての制約がない伝達関数を有する第２のＡＡＣと、
を有する、
請求項３のＳＤＲＬ回路。
前記デジタルフィードバック信号に基づいて、前記アナログ局所電源電圧をアナログ局所中間信号に変換する第１のＡＡＣであって、線形伝達関数を有する第１のＡＡＣと、
前記アナログ局所中間信号を前記アナログ局所出力信号に変換する第２のＡＡＣであって、単調でありかつ線形性についての制約がない伝達関数を有する第２のＡＡＣと、
を有する、
請求項３のＳＤＲＬ回路。
【請求項5】
前記第１のＡＡＣは、線形伝達関数を有し、前記第２のＡＡＣは、非線形伝達関数を有する、
請求項４記載のＳＤＲＬ回路。
請求項４記載のＳＤＲＬ回路。
【請求項6】
前記局所モニタリング回路は、前記デジタル局所電源信号と、前記基準電源回路の前記基準ＳＤからの前記デジタル基準信号と、の比較に基づくデジタル較正信号を前記第２のＡＡＣにフィードバックして、前記第２のＡＡＣを較正するようにさらに構成されている、
請求項４記載のＳＤＲＬ回路。
請求項４記載のＳＤＲＬ回路。
【請求項7】
前記ＳＤＲＬ回路は、複数の局所電源回路をさらに有し、
前記第２のＡＡＣの較正フェーズ中、前記局所電源回路の前記アナログ局所電源電圧は、同じ値を有し、前記局所電源回路の前記デジタルフィードバック信号は、同じ値を有し、それぞれの前記局所モニタリング回路は、それぞれの前記デジタル較正信号を調整し、これにより、それぞれの前記デジタル局所電源信号と前記デジタル基準信号との間の差分を最小化し、それぞれの前記第２のＡＡＣとそれぞれの別の前記第２のＡＡＣとの間の差分を最小化するようにさらに構成されている、
請求項６記載のＳＤＲＬ回路。
前記第２のＡＡＣの較正フェーズ中、前記局所電源回路の前記アナログ局所電源電圧は、同じ値を有し、前記局所電源回路の前記デジタルフィードバック信号は、同じ値を有し、それぞれの前記局所モニタリング回路は、それぞれの前記デジタル較正信号を調整し、これにより、それぞれの前記デジタル局所電源信号と前記デジタル基準信号との間の差分を最小化し、それぞれの前記第２のＡＡＣとそれぞれの別の前記第２のＡＡＣとの間の差分を最小化するようにさらに構成されている、
請求項６記載のＳＤＲＬ回路。
【請求項8】
前記ＡＤＣの分解能は、前記デジタル局所電源信号における１つの最下位ビットの変化によって発生する、前記アナログ局所出力信号における変化よりも小さい、
請求項４記載のＳＤＲＬ回路。
請求項４記載のＳＤＲＬ回路。
【請求項9】
前記局所モニタリング回路は、前記デジタル局所電源信号と前記デジタル基準信号との間の差分に基づいて、前記差分がゼロになるまで、前記デジタルフィードバック信号を制御するように構成されている、
請求項１記載のＳＤＲＬ回路。
請求項１記載のＳＤＲＬ回路。
【請求項10】
前記局所モニタリング回路は、
前記デジタル基準信号から前記デジタル局所電源信号を減算して、誤差信号を出力する減算器と、
前記誤差信号を積分して、前記デジタルフィードバック信号として、積分された前記誤差信号を出力するデジタルローパスフィルタと、
を有する、
請求項１記載のＳＤＲＬ回路。
前記デジタル基準信号から前記デジタル局所電源信号を減算して、誤差信号を出力する減算器と、
前記誤差信号を積分して、前記デジタルフィードバック信号として、積分された前記誤差信号を出力するデジタルローパスフィルタと、
を有する、
請求項１記載のＳＤＲＬ回路。
【請求項11】
前記ＳＤＲＬ回路は、局所ＢＧＲ電圧および前記デジタルフィードバック信号に基づいて、あらかじめ定められた値を前記アナログ局所電源電圧が有するように前記アナログ局所電源電圧をトリミングする局所トリミング回路をさらに有する、
請求項１記載のＳＤＲＬ回路。
請求項１記載のＳＤＲＬ回路。
【請求項12】
前記ＳＤＲＬ回路は、複数の局所電源回路をさらに有する、
請求項１記載のＳＤＲＬ回路。
請求項１記載のＳＤＲＬ回路。
【請求項13】
前記基準電源回路および複数の前記局所電源回路のそれぞれは、モジュール式構造の回路である、
請求項１２記載のＳＤＲＬ回路。
請求項１２記載のＳＤＲＬ回路。
【請求項14】
前記ＳＤＲＬ回路は、前記基準電源回路から複数の前記局所電源回路に前記デジタル基準信号を伝送するルーティングインフラストラクチャをさらに有する、
請求項１２記載のＳＤＲＬ回路。
請求項１２記載のＳＤＲＬ回路。
【請求項15】
請求項１記載のＳＤＲＬ回路を有するＳｏＣ。
【請求項16】
前記基準電源回路は、第１のチップに設けられており、前記局所電源回路は、第２のチップに設けられている、
請求項１記載のＳＤＲＬ回路。
請求項１記載のＳＤＲＬ回路。
【請求項17】
電源・デジタル制御ループ（ＳＤＲＬ）回路であって、前記電源・デジタル制御ループ（ＳＤＲＬ）回路は、
基準電源回路と、
前記基準電源回路に接続されている局所電源回路と、
を有し、
前記基準電源回路は、アナログ基準電源電圧をデジタル基準信号に変換する基準電源・デジタル変換器（ＳＤＣ）を有し、
前記局所電源回路は、
アナログ局所電源電圧をデジタル局所電源信号に変換する局所ＳＤＣと、
前記デジタル局所電源信号と、前記基準電源回路の前記基準ＳＤＣからルーティングされる前記デジタル基準信号と、の比較に基づいて、デジタルフィードバック信号を生成する局所フィードバック制御回路と、
前記デジタルフィードバック信号に基づいて、前記アナログ局所電源電圧を供給するように構成された局所電力供給回路と、
を有する、
ＳＤＲＬ回路。
基準電源回路と、
前記基準電源回路に接続されている局所電源回路と、
を有し、
前記基準電源回路は、アナログ基準電源電圧をデジタル基準信号に変換する基準電源・デジタル変換器（ＳＤＣ）を有し、
前記局所電源回路は、
アナログ局所電源電圧をデジタル局所電源信号に変換する局所ＳＤＣと、
前記デジタル局所電源信号と、前記基準電源回路の前記基準ＳＤＣからルーティングされる前記デジタル基準信号と、の比較に基づいて、デジタルフィードバック信号を生成する局所フィードバック制御回路と、
前記デジタルフィードバック信号に基づいて、前記アナログ局所電源電圧を供給するように構成された局所電力供給回路と、
を有する、
ＳＤＲＬ回路。
【請求項18】
前記局所電力供給回路は、前記デジタルフィードバック信号および局所ＢＧＲ電圧に基づいて、あらかじめ定められた電圧値に前記アナログ局所電源電圧をトリミングする局所電圧トリミング回路を有する、
請求項１７記載のＳＤＲＬ回路。
請求項１７記載のＳＤＲＬ回路。
【請求項19】
前記局所電力供給回路は、前記デジタルフィードバック信号に基づいて、あらかじめ定められた電圧値を有する前記アナログ局所電源電圧を生成する局所電力生成回路を有する、
請求項１７記載のＳＤＲＬ回路。
請求項１７記載のＳＤＲＬ回路。
【請求項20】
前記局所電力生成回路は、前記デジタルフィードバック信号をあらかじめ定められた前記電圧値を有する前記アナログ局所電源電圧に変換するデジタル・アナログ変換器（ＤＡＣ）を有する、
請求項１９記載のＳＤＲＬ回路。
請求項１９記載のＳＤＲＬ回路。
【請求項21】
前記アナログ局所電源電圧のあらかじめ定められた前記電圧値は、前記アナログ基準電源電圧の前記電圧値とは異なる、
請求項１９記載のＳＤＲＬ回路。
請求項１９記載のＳＤＲＬ回路。
【請求項22】
前記デジタル局所電源信号は、前記アナログ局所電源電圧および前記デジタルフィードバック信号に対する単調な依存性を有する、
請求項１７記載のＳＤＲＬ回路。
請求項１７記載のＳＤＲＬ回路。
【請求項23】
前記局所ＳＤＣには、線形性についての制約がない、
請求項１７記載のＳＤＲＬ回路。
請求項１７記載のＳＤＲＬ回路。
【請求項24】
前記ＳＤＲＬ回路は、
電力供給網と、
前記電力供給網におけるそれぞれの位置に設けられておりかつそれぞれのアナログ電源電圧値を有する複数の局所電源回路と、
をさらに有する、
請求項１７記載のＳＤＲＬ回路。
電力供給網と、
前記電力供給網におけるそれぞれの位置に設けられておりかつそれぞれのアナログ電源電圧値を有する複数の局所電源回路と、
をさらに有する、
請求項１７記載のＳＤＲＬ回路。
【請求項25】
電源・デジタル制御ループ（ＳＤＲＬ）の方法であって、前記方法は、
基準電源回路の基準アナログ・デジタル変換器（ＡＤＣ）により、アナログ基準電源電圧をデジタル基準信号に変換するステップと、
デジタルフィードバック信号に基づいて、前記基準電源回路に接続されている、局所電源回路の局所ＡＤＣにより、アナログ局所電源電圧をデジタル局所電源信号に変換するステップと、
前記デジタル局所電源信号と、前記基準電源回路の前記基準ＡＤＣからルーティングされる前記デジタル基準信号と、の比較に基づいて、前記局所電源回路の局所モニタリング回路により、前記デジタルフィードバック信号をモニタリングするステップと、
を有する方法。
基準電源回路の基準アナログ・デジタル変換器（ＡＤＣ）により、アナログ基準電源電圧をデジタル基準信号に変換するステップと、
デジタルフィードバック信号に基づいて、前記基準電源回路に接続されている、局所電源回路の局所ＡＤＣにより、アナログ局所電源電圧をデジタル局所電源信号に変換するステップと、
前記デジタル局所電源信号と、前記基準電源回路の前記基準ＡＤＣからルーティングされる前記デジタル基準信号と、の比較に基づいて、前記局所電源回路の局所モニタリング回路により、前記デジタルフィードバック信号をモニタリングするステップと、
を有する方法。
【発明の詳細な説明】
【技術分野】
【0001】
背景技術
最近の傾向は、コストを削減しかつ最適化を向上させるために、別々の電気回路を単一の集積回路に組み合わせることである。このようなＳｏＣ（System-on-Chip）は、近傍に複数の回路を有しており、これによって結果的に、システム性能を劣化させてしまう望ましくない結合が起こってしまうことがある。最も危険な結合の１つは、電源の相互作用である。電源の相互作用を低減するための１つのストラテジは、共通の１つの電源ドメインを、それぞれが１つまたは複数の回路専用に設けられている複数の局所電源ドメインに分割することである。しかしながら、このことには、アナログチャネルのバスを介し、ＳｏＣレベルで、それぞれの局所電源ドメインにアナログ基準電圧をルーティングすることが必要とされ、チャネルと近傍の回路構造との間の結合のリスクが伴う。
最近の傾向は、コストを削減しかつ最適化を向上させるために、別々の電気回路を単一の集積回路に組み合わせることである。このようなＳｏＣ（System-on-Chip）は、近傍に複数の回路を有しており、これによって結果的に、システム性能を劣化させてしまう望ましくない結合が起こってしまうことがある。最も危険な結合の１つは、電源の相互作用である。電源の相互作用を低減するための１つのストラテジは、共通の１つの電源ドメインを、それぞれが１つまたは複数の回路専用に設けられている複数の局所電源ドメインに分割することである。しかしながら、このことには、アナログチャネルのバスを介し、ＳｏＣレベルで、それぞれの局所電源ドメインにアナログ基準電圧をルーティングすることが必要とされ、チャネルと近傍の回路構造との間の結合のリスクが伴う。
【図面の簡単な説明】
【0002】
【図1】本開示の複数の様相による開ループ型電源電圧－デジタル変換器（ＳＤＣ：supply voltage-to-digital converter）の概略図である。
【図2】本開示の複数の様相による、モニタリング用の電源・デジタル制御ループ（ＳＤＲＬ：supply-to-digital regulation loop）の概略図である。
【図3】本開示の複数の態様によるトリミングＳＤＲＬの概略図である。
【図4】本開示の複数の態様による較正フェーズを有するＳＤＲＬを示す概略図である
【図5】本開示の複数の態様による制御ＳＤＲＬを有する複数のＳＤＲＬを示す概略図である。
【発明を実施するための形態】
【0003】
本開示は、局所電源ドメインの局所電源電圧信号をモニタリングし、トリミングし、または制御するように構成されたモジュール式電源・デジタル制御ループに関する。基準電源信号は、既知の電圧を有し、基準電源信号とデジタル的に比較されかつ相応に調整される複数の局所電源信号が存在していてよい。基準電源信号は、アナログ信号よりも局所電源ドメインへのルーティングが容易なデジタル信号である。また、それぞれの局所電源電圧信号のモニタリング、トリミング、または制御は、独立しておりかつ並列に実行可能である。
【0004】
詳細な説明および図の概要
電源・デジタル制御ループ（ＳＤＲＬ）はそれぞれ、電源・デジタル変換器（ＳＤＣ）を有する。ＳＤＣ構成部品をまず説明し、続いてＳＤＲＬを説明する。ＳＤＣ構成部品を構成し、図１および図１Ａ～図１Ｃに関して第Ｉ節で説明する。ＳＤＲＬには、モニタリングＳＤＲＬ（第ＩＩ節、図２）、トリミングＳＤＲＬ（第ＩＩＩ節、図３）、較正フェーズを有するＳＤＲＬ（第ＩＶ節、図４）、および制御ＳＤＲＬ（第Ｖ節、図５）が含まれる。
電源・デジタル制御ループ（ＳＤＲＬ）はそれぞれ、電源・デジタル変換器（ＳＤＣ）を有する。ＳＤＣ構成部品をまず説明し、続いてＳＤＲＬを説明する。ＳＤＣ構成部品を構成し、図１および図１Ａ～図１Ｃに関して第Ｉ節で説明する。ＳＤＲＬには、モニタリングＳＤＲＬ（第ＩＩ節、図２）、トリミングＳＤＲＬ（第ＩＩＩ節、図３）、較正フェーズを有するＳＤＲＬ（第ＩＶ節、図４）、および制御ＳＤＲＬ（第Ｖ節、図５）が含まれる。
【0005】
信号／要素は時折、「ｘ」を含む参照符号によって示されるかまたは説明される。特段に記載しない限り、「ｘ」は一般的なものであることを意図しており、例えば、ｐｒｇｘは、ｐｒｇｒ，ｐｒｇ１，ｐｒｇ２，…のいずれかを表すことができる。また異なる図面において同じ電圧識別子Ｖ１，Ｖ２およびＶ３が用いられることがあるが、これらのドメインにおけるこれらの電圧および信号は、複数の図にわたって同じであることを必ずしも意味するものではなく、電圧は、特定の図面における順序にしたがって、ラベル付けされている。
【0006】
Ｉ． 電源電圧・デジタル変換器（ＳＤＣ）
図１には、本開示の複数の態様による開ループＳＤＣ１００の概略図が示されている。ＳＤＣ１００は、モジュール式電源・デジタル制御ループ（ＳＤＲＬ）の１つの要素であり、２つの部分、すなわちアナログ・アナログ変換器（ＡＡＣ）１１０およびトラッキングアナログ・デジタル変換器（ＡＤＣ）１２０（図１および１Ｃ）を有する。ＡＡＣ１１０は、第１のＡＡＣ１１２（図１および図１Ａ）および第２のＡＡＣ１１４（図１および図１Ｂ）から構成されている。
図１には、本開示の複数の態様による開ループＳＤＣ１００の概略図が示されている。ＳＤＣ１００は、モジュール式電源・デジタル制御ループ（ＳＤＲＬ）の１つの要素であり、２つの部分、すなわちアナログ・アナログ変換器（ＡＡＣ）１１０およびトラッキングアナログ・デジタル変換器（ＡＤＣ）１２０（図１および１Ｃ）を有する。ＡＡＣ１１０は、第１のＡＡＣ１１２（図１および図１Ａ）および第２のＡＡＣ１１４（図１および図１Ｂ）から構成されている。
【0007】
Ｉ．Ａ． 第１のアナログ・アナログ変換器（ＡＡＣ）
第１のＡＡＣ１１２は、デジタルフィードバック信号ｐｒｇｘに基づいて、アナログ電源電圧Ｖｘをアナログ中間信号ｓｘ１（例えば、電圧、電流または電荷）に変換するように構成されている。
第１のＡＡＣ１１２は、デジタルフィードバック信号ｐｒｇｘに基づいて、アナログ電源電圧Ｖｘをアナログ中間信号ｓｘ１（例えば、電圧、電流または電荷）に変換するように構成されている。
【0008】
第１のＡＡＣ１１２についての要件は、線形伝達関数を有すること、すなわち、アナログ中間信号ｓｘ１は、アナログ電源電圧Ｖｘおよびデジタルフィードバック信号ｐｒｇｘに線形に関係していることである。第１のＡＡＣ１１２のこの線形関係は、
と表すことができ、ただし、パラメータａ，ｂは既知のパラメータである。パラメータａ，ｂは、異なるＳＤＣ１１０のそれぞれの第１のＡＡＣ１１２について同じであるべきであり、そうでなければ、図４に関して以下で説明するように較正フェーズが設けられるべきである。またアナログ局所電源電圧Ｖｘおよびデジタルフィードバック信号ｐｒｇｘは、ＰＶＴ（pressure、voltage、temperature：圧力、電圧、温度）とは無関係である。
【数1】
【0009】
第１のＡＡＣ１１２は、例えば、プログラマブル抵抗／容量ディバイダ、プログラマブルカレントミラー、および／またはプログラマブル抵抗／コンデンサを備えたアクティブローパスフィルタを有していてよい。
【0010】
【0011】
第１のＡＡＣ１１２Ａの例示的な実装形態は、図４に関して以下で説明する較正フェーズについても示されているマルチプレクサを備えたプログラマブル抵抗ラダーである。この実装形態における第１のＡＡＣ１１２の係数は、以下のように決定可能である。すなわち、
である。
【数2】
【0012】
係数ａ，ｂは、抵抗比に使用される。これらは、保証することが困難な絶対値に依存するのではなく、ｎｔｏｔ回使用される抵抗Ｒのマッチングに依存する。したがって、第１のＡＡＣ１１２内部の局所的な変化は、ｎｔｏｔ個の抵抗についての同じ量の抵抗公称値Ｒに等しく影響を及ぼし、これにより、係数ａ，ｂは影響を受けない。さらに、物理的に互いに離れて位置しかつ必然的に異なる公称抵抗値を有する第１のＡＡＣ１１２であっても、依然として同じ係数ａ，ｂを有することになる。さらに、比ｂ／ａは、≪１に設定することができ、これにより、第１のＡＡＣ１１２についてのすべての要件を満たすことができる。
【0013】
Ｉ．Ｂ． 第２のアナログ・アナログ変換器（ＡＡＣ）
第２のＡＡＣ１１４は、アナログ局所中間信号ｓｘ１をアナログ局所出力信号ｓｘ２に変換するように構成されている。第２のＡＡＣ１１４は、アナログ局所出力信号ｓｘ２が、アナログ局所中間信号ｓｘ１およびデジタル較正信号ｃａｌｉｂｘに依存するように設計されている。第２のＡＡＣ１１４は、単調であり、したがってトラッキングＡＤＣ１２０を簡素化する。第２のＡＡＣ１１４には、線形性についての制約がなく、アナログ局所中間信号ｓｘ１は、線形であっても非線形であってもよく、また未知であってもよい。第２のＡＡＣ１１４の関係式は、
と表すことができる。
第２のＡＡＣ１１４は、アナログ局所中間信号ｓｘ１をアナログ局所出力信号ｓｘ２に変換するように構成されている。第２のＡＡＣ１１４は、アナログ局所出力信号ｓｘ２が、アナログ局所中間信号ｓｘ１およびデジタル較正信号ｃａｌｉｂｘに依存するように設計されている。第２のＡＡＣ１１４は、単調であり、したがってトラッキングＡＤＣ１２０を簡素化する。第２のＡＡＣ１１４には、線形性についての制約がなく、アナログ局所中間信号ｓｘ１は、線形であっても非線形であってもよく、また未知であってもよい。第２のＡＡＣ１１４の関係式は、
【数3】
【0014】
第２のＡＡＣ１１４は、例えば、電圧制御発振器（ＶＣＯ：voltage controlled oscillator）、電圧／電流増幅器、および／またはトライステートインバータのプログラマブルアレイを有していてよいが、第２のＡＡＣ１１４はなくてもよい（すなわち第１のＡＡＣ１１２トラッキングＡＤＣ１２０に直接的に接続されている）。
【0015】
【0016】
第２のＡＡＣ１１４の例示的な第２の実装形態１００Ｂは、プログラマブル容量アレイ（ＰＣＡ：programmable capacitive array）１１４－２を備えた、電流スターブ型リング発振器１１４－１である。第２のＡＡＣ１１４の出力（すなわち、アナログ出力信号ｓｘ２）は、生成されるクロック信号ｃｌｋｘの周波数であるのに対し、デジタル較正信号ｃａｌｉｂｘは、リング発振器１１４－１の容量負荷を変化させ、アナログ局所中間信号ｓｘ１は、放電電流を変化させる。デジタル較正ｃａｌｉｂｘは、線形または非線形であってよく、単調である。
【0017】
Ｉ．Ｃ． トラッキングＡＤＣ
トラッキングＡＤＣ１２０は、サンプルレートｆｓで、アナログ出力信号ｓｘ２をデジタル電源信号ｄｉｇｘに変換するように構成されており、保持期間の間、デジタル電源信号ｄｉｇｘを一定に保持する。
トラッキングＡＤＣ１２０は、サンプルレートｆｓで、アナログ出力信号ｓｘ２をデジタル電源信号ｄｉｇｘに変換するように構成されており、保持期間の間、デジタル電源信号ｄｉｇｘを一定に保持する。
【0018】
第１のＡＡＣ１１２と、第２のＡＡＣ１１４と、トラッキングＡＤＣ１２０と、の組み合わせは、デジタル電源信号ｄｉｇｘが、アナログ電源電圧Ｖｘおよびデジタルフィードバック信号ｐｒｇｘに対する単調な依存性を有する電源・デジタル変換器（ＳＤＣ）である。またＳＤＣ１００全体には、線形性についての制約がない。
【0019】
トラッキングＡＤＣ１２０は、例えば、カウンタおよびサンプラ、比較器を備えたフラッシュＡＤＣ、デュアルランプトラッキングＡＤＣ、アナログ積分器を備えた１次のデルタシグマ変調器ＡＤＣ、および／またはデジタル積分器を備えたデルタ変調器を有していてよい。
【0020】
【0021】
この実装形態１００ＣのトラッキングＡＤＣ１２０は、クロック信号ｃｌｋｘの周波数を取り出すように設計されており、周波数ｆｓにおけるサンプラ１２０－３Ｃが続くカウンタ１２０－１Ｃを伴って実装可能である。この実装形態により、蓄積が生じて不安定性につながってしまうため、カウンタ１２０－１Ｃは、ロジック１２０－４Ｃからのリセット信号の受信に応答して、サンプリング周期毎にリセットする。
【0022】
サンプリング周波数ｆｓは、システムの自由度でもあり、また分解能と、測定時間と、消費電力との間のトレードオフでもある。サンプリング周波数ｆｓｅｘｔは、外部ソースによって供給され、ディバイダ１２０－２Ｃを介して変更可能である。異なる局所ＳＤＲＬ１１０は、システム設計にしたがって異なるサンプリング周波数で動作可能である。
【0023】
ＩＩ． モニタリング用の電源・デジタル制御ループ（ＳＤＲＬ）
図２には、本開示の複数の態様によるモニタリングＳＤＲＬ２００の概略図が示されている。
図２には、本開示の複数の態様によるモニタリングＳＤＲＬ２００の概略図が示されている。
【0024】
ＳＤＲＬ２００は、基準電源回路と、局所電源回路と、この場合に局所モニタリング回路と称されるデジタルフィードバック回路２２０と、を有する。基準電源回路は、基準電源・デジタル変換器（ＳＤＣ）１１０を有する。局所電源回路は、局所ＳＤＣ２１０を有する。局所モニタリング回路２２０は、負のフィードバックループアーキテクチャを形成する。基準ＳＤＣ１１０および局所ＳＤＣ２１０のそれぞれは、図１に関して上述したモジュール式ＳＤＣに基づいている。
【0025】
ＩＩ．Ａ． 基準ＳＤＣ
基準ＳＤＣ１１０は、既知のアナログ基準電源電圧Ｖｒｅｆをデジタル基準信号ｄｉｇｒに変換するように構成されている。基準ＳＤＣ１１０は、固定されたプログラマブルなデジタル信号ｐｒｇｒ（図示せず）を有する。
基準ＳＤＣ１１０は、既知のアナログ基準電源電圧Ｖｒｅｆをデジタル基準信号ｄｉｇｒに変換するように構成されている。基準ＳＤＣ１１０は、固定されたプログラマブルなデジタル信号ｐｒｇｒ（図示せず）を有する。
【0026】
ＩＩ．Ｂ． 局所ＳＤＣ
局所ＳＤＣ２１０は、デジタルフィードバック信号ｐｒｇ１に基づいて、アナログ局所電源電圧Ｖ１をデジタル局所電源信号ｄｉｇ１に変換するように構成されている。
局所ＳＤＣ２１０は、デジタルフィードバック信号ｐｒｇ１に基づいて、アナログ局所電源電圧Ｖ１をデジタル局所電源信号ｄｉｇ１に変換するように構成されている。
【0027】
ＩＩ．Ｃ． 局所監視回路
局所モニタリング回路２２０は、デジタル局所電源信号ｄｉｇ１と、基準ＳＤＣ１１０からルーティングされるデジタル基準信号ｄｉｇｒと、の比較に基づいて、デジタルフィードバック信号ｐｒｇ１をモニタリングするように構成されている。
局所モニタリング回路２２０は、デジタル局所電源信号ｄｉｇ１と、基準ＳＤＣ１１０からルーティングされるデジタル基準信号ｄｉｇｒと、の比較に基づいて、デジタルフィードバック信号ｐｒｇ１をモニタリングするように構成されている。
【0028】
局所モニタリング回路２２０は、デジタル減算器２２２およびデジタルローパスフィルタ（ＬＰＦ）２２４を有する。デジタル減算器２２２は、基準デジタル基準信号ｄｉｇｒとデジタル局所電源信号ｄｉｇ１との差分を表す誤差信号ｅｒｒｏｒ１を出力するように構成されている。デジタルＬＰＦ２２４は、誤差信号ｅｒｒｏｒ１をフィルタリングし、デジタルフィードバック信号ｐｒｇ１を介して、誤差信号ｅｒｒｏｒ１を局所ＳＤＣ２１０へフィードバックし、これにより差分がゼロに向かうように構成されている。基本的には代わりに、誤差信号ｅｒｒｏｒ１を基準ＳＤＣ１１０にフィードバックすることができるが、局所ＳＤＣ２１０にフィードバックすることがより有利である。
【0029】
デジタル減算器２２２は、例えば、減算器、アップ／ダウンカウンタおよび／または周波数検出器を有していてよい。
【0030】
基準ＳＤＣ１１０と、局所ＳＤＣ２１０と、局所モニタリング回路２２０と、の組み合わせは、エラー信号ｅｒｒｏｒ１の平均がゼロである、すなわち
である場合に、デジタルフィードバック信号ｐｒｇ１の値が安定するまで、デジタル局所電源フィードバック信号ｐｒｇ１を制御するように構成されたフィードバックループである。
【数4】
【0031】
フィードバックプロセスは、
と表すことができ、これらはｂ／ａ≪１である場合に有効である。
【数5】
【0032】
推定電圧Ｖ１ｅｓｔは、
と表すことができ、ただし、Ｖｒｅｆは、既知のアナログ基準電源電圧であり、ｂ／ａは、第１のＡＡＣ１１２におけるパラメータの既知の比であり、プログラマブルデジタル信号ｐｒｇｒは、基準ＳＤＣ１１０における既知の固定の信号であり、ｐｒｇ１は、サンプリング周波数ｆｓでフィードバックループによって変化させられるプログラマブルデジタル信号である。
【数6】
【0033】
プログラマブルデジタル信号ｐｒｇ１の最下位ビットの変化が、ｂＶ１～ｂＶｒｅｆの変化を発生させることに注目することにより、量子化ステップを復旧することできる。プログラマブルデジタル信号ｐｒｇ１におけるこの変化は、第２のＡＡＣ１１４を介して増大され、トラッキングＡＤＣ１２０の分解能よりも大きい。したがってｂは、アナログ基準電源電圧Ｖｒｅｆに対して相対的なアナログ局所電源電圧（モニタ電圧）Ｖ１の量子化誤差である。これらの結論が有効であるのは、基準ＳＤＣ１１０の第１のＡＡＣ１１２と局所ＳＤＣ２１０との関係が同じであり、かつ基準ＳＤＣ１１０の第２のＡＡＣ１１４と局所ＳＤＣ２１０との関係が同じである場合である。
【0034】
局所モニタリング回路２２０は、トラッキングＡＤＣ１２０と同期すべきである。オプションの機能には、デジタルフィードバック信号ｐｒｇ１が範囲外である場合のフラグビット、または電圧アクティビティを解析するための他のデジタルアルゴリズムが含まれる。
【0035】
ＩＩＩ． トリミング用の電源・デジタル制御ループ（ＳＤＲＬ）
図３には、本開示の複数の態様によるトリミングＳＤＲＬ３００の概略図が示されている。
図３には、本開示の複数の態様によるトリミングＳＤＲＬ３００の概略図が示されている。
【0036】
図２に関して上述したモニタリングＳＤＲＬ２００は、第１のＡＡＣ１１２においてそれ自体の制御ループを閉じ、アナログ局所電源電圧Ｖ１をモニタリングする。この同じコンセプトは、このトリミングＳＤＲＬ３００において再使用可能であり、これにより、第１のＡＡＣ１１２の代わりに局所トリミング回路３１２を調整することによってアナログ局所電源電圧Ｖ１がトリミングされる。このループは、生成されるアナログ局所電源電圧Ｖ１を所望の値に調整するように構成されている。
【0037】
局所トリミング回路３１２は、低ドロップアウト（ＬＤＯ：low drop output）および局所ＢＧＲ（band gap reference）を有する。局所トリミング回路３１２は、局所ＢＧＲ電圧およびデジタルフィードバック信号（すなわち、トリミング信号ｔｒｉｍ１）に基づいて、あらかじめ定められた値をアナログ局所電源電圧Ｖ１が有するようにこれをトリミングするように構成されている。このあらかじめ定められた値は、アナログ基準電源電圧Ｖｒｅｆの値と等しくてよいか、または択一的には異なるように設計されていてよい。
【0038】
電源電圧Ｖ１が局所トリミング回路３１２にこのように依存すると仮定すると、
であり、ただし、Ｖｂｇｒは、ＢＧＲ電圧であり、ｃは、通例、既知の値であり、ｔｒｉｍ１は、トリミングデジタル信号であり、このトリミングデジタル信号は、図２では第１のＡＡＣ１１２にルーティングされ、ここではその代わり局所トリミング回路３１２にルーティングされるプログラマブルデジタル信号ｐｒｇｒと同じ信号である。
【数7】
【0039】
数式１４から、安定アナログ局所電源電圧Ｖ１は、
と表される。
【数8】
【0040】
トリミングされたアナログ局所電源電圧Ｖ１は、アナログ基準電源電圧Ｖｒｅｆとは異なる値に設定されてよい。プログラマブルデジタル信号ｐｒｇｒは、調整可能であるが、より有利であるのは、局所ＳＤＣ３１０を調整することである。フィードバックループは、量子化誤差～ｃ・Ｖｂｇｒを有する。というのは、安定状態においてこれはサンプリング周波数ｆｓ毎にアナログ局所電源電圧Ｖ１を移動する電圧ステップであるためである。
【0041】
トリミングフェーズは、１回、実行すればよい。択一的にはトリミングフェーズは、バックグラウンド較正として連続的に実行されてよい。
【0042】
ＩＶ． モジュール式電源・デジタル制御ループ（ＭＳＤＲＬ：Modular Supply-to-Digital Regulation Loop）における電源ドメインの較正フェーズ
図４は、本開示の複数の態様による、較正フェーズを有するトリミング用ＳＤＲＬ４１０．１，４１０．２を示す概略図４００である。
図４は、本開示の複数の態様による、較正フェーズを有するトリミング用ＳＤＲＬ４１０．１，４１０．２を示す概略図４００である。
【0043】
ここでは１つの基準電源回路と、それぞれのＳＤＲＬ４１０ｘを備えた複数の局所電源回路とが設けられている。基準電源回路と、複数の局所電源回路のそれぞれとは、モジュール式構造の回路である。基準電源回路から複数の局所電源回路にデジタル基準信号ｄｉｇｒを伝送するためのルーティングインフラストラクチャ４１０も設けられている。基準電源回路および局所電源回路は、同一のチップ上に設けられていてよい。択一的には、１つまたは複数の別のチップに設けられる局所電源回路と共に、単一のチップに基準供給回路を設けてもよい。
【0044】
較正を有する局所ＳＤＲＬ４１０．１，４１０．２は、図３に関して上述したようにトリミング用であるが、本開示はこの点において限定されない。この図は、局所ＳＤＲＬタイプに依存しない較正フェーズを説明するために使用される。それぞれの局所ＳＤＲＬは、任意のタイプであってよく、任意の個数の局所ＳＤＲＬが設けられていてよい。
【0045】
複数のＳＤＲＬ４１０．ｘは、物理的に異なる位置に配置されており、その結果、ＳＤＣ４１０．ｘのアナログ部分間に相違が生じるため、較正フェーズが含まれる。これらの相違は、一定の要因と時間変化的な要因とに分類することができる。一定の要因は、例えば、レイアウトの不整合およびキャリア濃度における相違などの技術関連の作用である。時間変化的な要因は、温度勾配およびＳＤＣの給電の勾配などのシステムアクティビティに依存する。一定の要因は、一度の較正によって補償可能であるが、時間変化の要因は、取り扱うのがより困難である。１つのストラテジは、これらの変化の影響を受けにくいか、もしくはこれらへの低い依存性を有するＳＤＣ実装、または択一的には較正と動作との間で互いに入れ替わるＳＤＣ実装を選択することである。
【0046】
第１のＡＡＣ１１２は本質的に、時間変化的な要因の影響を受けにくい。第２のＡＡＣ１１４は非線形であり、したがって一定の要因についての補償が行われる。第２のＡＡＣ１１４の較正フェーズは、第２のＡＡＣ１１４のデジタル較正信号ｃａｌｉｂｘが、アナログ局所出力信号ｓｘ２を単調に変化させる付加的な較正ループを介して実行されてよい。
【0047】
本明細書に開示されている基準ＳＤＲＬ４１０．ｒは、システム（例えばＳｏＣ）に沿って局所ＳＤＲＬ４１０．１，４１０．２にルーティングされる共通のデジタル基準信号ｄｉｇｒに変換される既知のアナログ基準電源電圧Ｖｒｅｆを有する。それぞれの局所ＳＤＲＬ４１０．１，４１０．２は、その内部電源電圧Ｖ１，Ｖ２を別々にモニタリングおよび／またはトリミングすることができる。ＳＤＲＬ４１０．ｘ間の第２のＡＡＣ１１４の差分を補償するために、較正フェーズが１回以上設定される。
【0048】
第２のＡＡＣ１１４は、トラッキングＡＤＣ１２０についての要件および複雑さを低減するために、モニタまたはトリミングループによって、またデジタル較正信号ｃａｌｉｂｘによって生成されるアナログ局所出力信号ｓｘ２の変化を増幅するように選択される。
【0049】
ＳＤＲＬ４１０．ｘを較正するために、デジタルフィードバック回路２２０は、デジタル局所電源信号ｄｉｇｘと、基準電源回路の基準ＳＤＣ１１０からのデジタル基準信号ｄｉｇｒと、の比較に基づくデジタル較正信号ｃａｌｉｂｘを第２のＡＡＣ１１４にフィードバックして、第２のＡＡＣ１１４を較正するように構成されている。第２のＡＡＣ１１４のこの較正フェーズの間、局所電源回路のアナログ局所電源電圧Ｖｘは、同じ値を有し、局所電源回路のデジタルフィードバック信号ｔｒｉｍｘは、同じ値を有し、それぞれのデジタルフィードバック回路２２０はさらに、それぞれのデジタル較正信号ｃａｌｉｂｘを調整し、これにより、それぞれのデジタル局所電源信号ｄｉｇｘとデジタル基準信号ｄｉｇｒとの間の差分を最小化し、それぞれの第２のＡＡＣ１１４と、それぞれの別の第２のＡＡＣ１１４との間の差分を最小化するように構成されている。
【0050】
トラッキングＡＤＣ１２０における分解能は、以下、すなわち、（１）モニタリングおよびトリミングフェーズ中の、デジタル局所電源信号ｄｉｇｘおよび局所トリミング信号ｔｒｉｍｘにおける１つの最下位ビットの変化と、（２）較正フェーズ中の、デジタル較正信号ｃａｌｉｂｘにおける１つの最下位ビットの変化と、によって発生するアナログ局所出力信号ｓｘ２における変化よりも小さくなければならない。
【0051】
Ｖ． 制御用のデジタル制御ループ（ＳＤＲＬ）
図５は、本開示の複数の態様による、１つの制御ＳＤＲＬ５００を有する複数のＳＤＲＬを示す概略図である。
図５は、本開示の複数の態様による、１つの制御ＳＤＲＬ５００を有する複数のＳＤＲＬを示す概略図である。
【0052】
このＳＤＲＬには、図２に関して上述したモニタリングＳＤＲＬ２００と、図３に関して上述したトリミングＳＤＲＬと、上述した基準ＳＤＣ１１０にも接続される制御ＳＤＲＬ５００とが含まれている。ＳＤＲＬ２００，３００は、説明を目的として含まれているだけであり、制御ＳＤＲＬ５００に関して限定を意味するものではない。また図面を簡略化するために、第１のＡＡＣ１１２および第２のＡＡＣ１１４は、単一のボックスＡ２Ａに組み合わされている。
【0053】
図２に関して上述したモニタリングＳＤＲＬ２００は、第１のＡＡＣ１１２においてその制御ループを閉じ、アナログ局所電源電圧Ｖ１をモニタリングする。この同じコンセプトは、この制御ＳＤＲＬ５００において再使用可能であり、これにより、第１のＡＡＣ１１２の代わりに局所電力生成回路５１０を制御することによってアナログ局所電源電圧Ｖ３が生成される。このループは、アナログ局所電源電圧Ｖ３を所望の値に生成するように構成されている。
【0054】
制御用の局所電源回路は、基準電源回路に接続されており、局所ＳＤＣ５１０と、（デジタル減算器２２２およびデジタルＬＰＦ２２４を有する）局所フィードバック制御回路と、局所電力生成回路５２０と、を有する。局所ＳＤＣ５１０は、アナログ局所電源電圧Ｖ３をデジタル局所電源信号ｄｉｇ３に変換するように構成されている。局所フィードバック制御回路は、デジタル局所電源信号ｄｉｇ３と、基準電源回路の基準ＳＤＣ１１０からルーティングされるデジタル基準信号ｄｉｇｒと、の比較に基づいて、デジタルフィードバック信号ｐｒｇ３を生成するように構成されている。局所電力生成回路５２０は、デジタルフィードバック信号ｐｒｇ３に基づいて、アナログ局所電源電圧Ｖ３を生成するように構成されている。
【0055】
局所電力生成回路５２０は、デジタルフィードバック信号ｐｒｇ３をあらかじめ定められた電圧値を有するアナログ局所電源電圧Ｖ３に変換するＤＡＣを含んでいてよい。既存のＬＤＯのトリミングする代わりに、局所電力生成回路５２０は、デジタルＬＤＯを生成する。電圧値Ｖ３は、アナログ基準電源電圧Ｖｒｅｆの値と同じであってよいか、または択一的にはこれとは異なっていてよい。
【0056】
さらに、複数の局所電源回路は、電力供給網のそれぞれの位置に設けられていてよい。モニタリングＳＤＲＬ２００は、例えば、パッドへのルーティングの寄与に起因する局所電源電圧変化について、これらのポイントをモニタリングするために、電力供給網における異なるポイントに配置することができる。
【0057】
本明細書に開示されたモジュール式電源・デジタル制御ループは、占有する面積および電力消費が少ないため、公知の制御ストラテジよりも有利である。構造はモジュール式であり、したがってモニタリング、トリミングまたは制御用に付加的な局所電源を加えるために再使用することができる。ルーティングは、ＳｏＣシステムオンチップに沿った低周波基準デジタル信号バスのルーティングだけである。また局部電源信号のモニタリング、トリミングまたは制御は、他のものとは独立しており、並行して行うことができる。
【0058】
本開示の技術は、以下の複数の実施例においても説明可能である。
【0059】
実施例１．電源・デジタル制御ループ（ＳＤＲＬ）回路であって、電源・デジタル制御ループ回路は、基準電源回路を有し、この基準電源回路は、アナログ基準電源電圧をデジタル基準信号に変換する基準電源・デジタル変換器（ＳＤＣ）を有し、電源・デジタル制御ループ回路はさらに、基準電源回路に接続されている局所電源回路を有し、局所電源回路は、デジタルフィードバック信号に基づいて、アナログ局所電源電圧をデジタル局所電源信号に変換する局所ＳＤＣ、およびデジタル局所電源信号と、基準電源回路の基準ＳＤＣからルーティングされるデジタル基準信号と、の比較に基づいて、デジタルフィードバック信号をモニタリングする局所モニタリング回路を有する、電源・デジタル制御ループ（ＳＤＲＬ）回路。
【0060】
実施例２．デジタル局所電源信号は、アナログ局所電源電圧およびデジタルフィードバック信号に対する単調な依存性を有する、実施例１のＳＤＲＬ回路。
【0061】
実施例３．局所ＳＤＣは、デジタルフィードバック信号に基づいて、アナログ局所電源電圧をアナログ局所出力信号に変換するアナログ・アナログ変換器（ＡＡＣ）と、アナログ局所出力信号をデジタル局所電源信号に変換するアナログ・デジタル変換器（ＡＤＣ）と、を有する、実施例１のＳＤＲＬ回路。
【0062】
実施例４．ＡＡＣは、デジタルフィードバック信号に基づいて、アナログ局所電源電圧をアナログ局所中間信号に変換する第１のＡＡＣであって、線形伝達関数を有する第１のＡＡＣと、アナログ局所中間信号をアナログ局所出力信号に変換する第２のＡＡＣであって、単調でありかつ線形性についての制約がない伝達関数を有する第２のＡＡＣと、を有する、実施例３のＳＤＲＬ回路。
【0063】
実施例５．第１のＡＡＣは、線形伝達関数を有し、第２のＡＡＣは非線形伝達関数を有する、実施例４のＳＤＲＬ回路。
【0064】
実施例６．局所モニタリング回路はさらに、デジタル局所電源信号と、基準電源回路の基準ＳＤからのデジタル基準信号と、の比較に基づくデジタル較正信号を第２のＡＡＣにフィードバックして、第２のＡＡＣを較正するように構成されている、実施例４のＳＤＲＬ回路。
【0065】
実施例７．さらに、複数の局所電源回路を有し、第２のＡＡＣの較正フェーズ中、局所電源回路のアナログ局所電源電圧は、同じ値を有し、局所電源回路のデジタルフィードバック信号は、同じ値を有し、それぞれの局所モニタリング回路はさらに、それぞれの前記デジタル較正信号を調整し、これにより、それぞれのデジタル局所電源信号とデジタル基準信号との間の差分を最小化し、それぞれの第２のＡＡＣとそれぞれの別の第２のＡＡＣとの間の差分を最小化するように構成されている、実施例６のＳＤＲＬ回路。
【0066】
実施例８．ＡＤＣの分解能は、デジタル局所電源信号における１つの最下位ビットの変化によって発生する、アナログ局所出力信号における変化よりも小さい、実施例４のＳＤＲＬ回路。
【0067】
実施例９．局所モニタリング回路は、デジタル局所電源信号とデジタル基準信号との間の差分に基づいて、差分がゼロになるまで、デジタルフィードバック信号を制御するように構成されている、実施例１のＳＤＲＬ回路。
【0068】
実施例１０．局所モニタリング回路は、デジタル基準信号からデジタル局所電源信号を減算して、誤差信号を出力する減算器と、誤差信号を積分して、デジタルフィードバック信号として、積分された誤差信号を出力するデジタルローパスフィルタと、を有する、実施例１のＳＤＲＬ回路。
【0069】
実施例１１．さらに、局所ＢＧＲ電圧およびデジタルフィードバック信号に基づいて、あらかじめ定められた値をアナログ局所電源電圧が有するようにこれをトリミングする局所トリミング回路を有する、実施例１のＳＤＲＬ回路。
【0070】
実施例１２．さらに、複数の局所電源回路を有する、実施例１のＳＤＲＬ回路。
【0071】
実施例１３．基準電源回路と、複数の局所電源回路のそれぞれとは、モジュール式構造の回路である、実施例１２のＳＤＲＬ回路。
【0072】
実施例１４．さらに、基準電源回路から複数の局所電源回路にデジタル基準信号を伝送するルーティングインフラストラクチャを有する、実施例１２のＳＤＲＬ回路。
【0073】
実施例１５．実施例１のＳＤＲＬ回路を有するＳｏＣ。
【0074】
実施例１６．基準電源回路が、第１のチップに設けられており、局所電源回路が、第２のチップに設けられている、実施例１のＳＤＲＬ回路。
【0075】
実施例１７．電源・デジタル制御ループ（ＳＤＲＬ）回路であって、電源・デジタル制御ループ回路は、基準電源回路を有し、基準電源回路は、アナログ基準電源電圧をデジタル基準信号に変換する基準電源・デジタル変換器（ＳＤＣ）を有し、電源・デジタル制御ループ回路はさらに、基準電源回路に接続されている局所電源回路を有し、局所電源回路は、アナログ局所電源電圧をデジタル局所電源信号に変換する局所ＳＤＣ、デジタル局所電源信号と、基準電源回路の基準ＳＤＣからルーティングされるデジタル基準信号と、の比較に基づいて、デジタルフィードバック信号を生成する局所フィードバック制御回路、およびデジタルフィードバック信号に基づいて、アナログ局所電源電圧を供給するように構成された局所電力供給回路、を有する、電源・デジタル制御ループ（ＳＤＲＬ）回路。
【0076】
実施例１８．局所電力供給回路は、デジタルフィードバック信号および局所ＢＧＲ電圧に基づいて、あらかじめ定められた電圧値にアナログ局所電源電圧をトリミングする局所電圧トリミング回路を有する、実施例１７のＳＤＲＬ回路。
【0077】
実施例１９．局所電力供給回路は、デジタルフィードバック信号に基づいて、あらかじめ定められた電圧値を有するアナログ局所電源電圧を生成する局所電力生成回路を有する、実施例１７のＳＤＲＬ回路。
【0078】
実施例２０．局所電力生成回路は、デジタルフィードバック信号をあらかじめ定められた電圧値を有するアナログ局所電源電圧に変換するデジタル・アナログ変換器（ＤＡＣ）を有する、実施例１９のＳＤＲＬ回路。
【0079】
実施例２１．アナログ局所電源電圧のあらかじめ定められた電圧値は、アナログ基準電源電圧の電圧値とは異なる、実施例１９のＳＤＲＬ回路。
【0080】
実施例２２．デジタル局所電源信号は、アナログ局所電源電圧およびデジタルフィードバック信号に対する単調な依存性を有する、実施例１７のＳＤＲＬ回路。
【0081】
実施例２３．局所ＳＤＣには、線形性についての制約がない、実施例１７のＳＤＲＬ回路。
【0082】
実施例２４．さらに、電力供給網と、電力供給網におけるそれぞれの位置に設けられておりかつそれぞれのアナログ電源電圧値を有する複数の局所電源回路と、を有する、実施例１７のＳＤＲＬ回路。
【0083】
実施例２５．電源・デジタル制御ループ（ＳＤＲＬ）方法であって、この方法は、基準電源回路の基準アナログ・デジタル変換器（ＡＤＣ）により、アナログ基準電源電圧をデジタル基準信号に変換することと、デジタルフィードバック信号に基づいて、基準電源回路に接続されている、局所電源回路の局所ＡＤＣにより、アナログ局所電源電圧をデジタル局所電源信号に変換することと、デジタル局所電源信号と、基準電源回路の基準ＡＤＣからルーティングされるデジタル基準信号と、の比較に基づいて、局所電源回路の局所モニタリング回路により、デジタルフィードバック信号をモニタリングすることと、を有する方法。
【0084】
実施例２６．アナログ局所電源電圧をデジタル局所電源信号ＳＤＣに変換することは、アナログ・アナログ変換器（ＡＡＣ）により、デジタルフィードバック信号に基づいて、アナログ局所電源電圧をアナログ局所出力信号に変換することと、アナログ・デジタル変換器（ＡＤＣ）により、アナログ局所出力信号をデジタル局所電源信号に変換すること、とを有する、実施例２５のＳＤＲＬ方法。
【0085】
実施例２７．ＡＡＣによって変換することは、線形伝達関数を有する第１のＡＡＣにより、デジタルフィードバック信号に基づいて、アナログ局所電源電圧をアナログ局所中間信号に変換することと、単調でありかつ線形性についての制約がない伝達関数を有する第２のＡＡＣにより、アナログ局所中間信号をアナログ局所出力信号に変換すること、とを有する、実施例２６のＳＤＲＬ方法。
【0086】
実施例２８．局所モニタリング回路によってモニタリングすることはさらに、デジタル局所電源信号と、基準電源回路の基準ＳＤからのデジタル基準信号と、の比較に基づくデジタル較正信号を第２のＡＡＣにフィードバックして、第２のＡＡＣを較正することを有する、実施例２８のＳＤＲＬ方法。
【0087】
実施例２９．さらに局所トリミング回路により、局所ＢＧＲ電圧およびデジタルフィードバック信号に基づいて、あらかじめ定められた値をアナログ局所電源電圧が有するようにこれをトリミングすることを有する、実施例２５のＳＤＲＬ方法。
【0088】
実施例３０．電源・デジタル制御ループ（ＳＤＲＬ）方法であって、この方法は、基準電源回路の基準電源・デジタル変換器（ＳＤＣ）により、アナログ基準電源電圧をデジタル基準信号に変換することと、基準電源回路に接続されている、局所電源回路の局所ＳＤＣにより、アナログ局所電源電圧をデジタル局所電源信号に変換することと、局所電源回路の局所フィードバック制御回路により、デジタル局所電源信号と、基準電源回路の基準ＳＤＣからルーティングされるデジタル基準信号と、の比較に基づいて、デジタルフィードバック信号を生成することと、局所電源回路の局所電力供給回路により、デジタルフィードバック信号に基づいて、アナログ局所電源電圧を供給することと、を有する方法。
【0089】
実施例３１．上記のように供給することは、局所電圧トリミング回路により、デジタルフィードバック信号および局所ＢＧＲ電圧に基づいて、あらかじめ定められた電圧値にアナログ局所電源電圧をトリミングすることを有する、実施例３０のＳＤＲＬ方法。
【0090】
実施例３２．ように供給することは、局所電力生成回路により、デジタルフィードバック信号に基づいて、あらかじめ定められた電圧値を有するアナログ局所電源電圧を生成することを有する、実施例３０のＳＤＲＬ方法。
【0091】
上述のことは、例示的な実施形態に関連して説明されていたが、「例示的」という語は、最善または最適なものではなくむしろ単に例として理解すべきである。したがって本開示は、本開示の範囲内に含まれ得る択一的な形態、変更形態および等価形態を含むことを意図している。
【0092】
本明細書では特定の実施形態を例示しかつ説明して来たが、種々異なる択一的かつ／または等価的な実装形態は、本開示の範囲を逸脱することなく、本明細書で示しかつ説明した特定の実施形態を置き換え得ることは当業者によって理解されよう。本開示は、本明細書で説明した特定の実施形態の任意の適合化または変化形態を含むことを意図している。
【図1】
【図1A】
【図1B】
【図1C】
【図2】
【図3】
【図4】
【図5】
【外国語明細書】