ホーム > 特許ランキング > ソニーグループ株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022173467
(43)【公開日】2022-11-18
(54)【発明の名称】半導体装置および撮像装置
(51)【国際特許分類】
H01L 27/146 20060101AFI20221111BHJP
【ＦＩ】
H01L27/146 D
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022156847
(22)【出願日】2022-09-29
(62)【分割の表示】P 2020155558の分割
【原出願日】2016-04-26
(31)【優先権主張番号】P 2015100742
(32)【優先日】2015-05-18
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000002185
【氏名又は名称】ソニーグループ株式会社
(74)【代理人】
【識別番号】100112955
【弁理士】
【氏名又は名称】丸島 敏一
(72)【発明者】
【氏名】琴尾 健吾
(72)【発明者】
【氏名】小池 薫
(57)【要約】
【課題】半導体チップ間の接合強度を向上させる。
【解決手段】半導体装置において、第１の半導体チップは、第１の絶縁層と第１の絶縁層により絶縁される第１の内層回路が電気的に接続される複数の第１のパッドと複数の第１のパッドの外側に配置される線状の第１の金属層とを有する第１の接合面を備える。第２の半導体チップは、第２の絶縁層と第１のパッドに対向する位置に配置されるとともに第２の絶縁層により絶縁される第２の内層回路が電気的に接続される複数の第２のパッドと第１の金属層に対向する位置に配置される線状の第２の金属層とを有して第１の接合面と接合される第２の接合面を備える。第１の金属層および第２の金属層の幅を、第１の半導体チップの端部から第１のパッドに至る領域の第１の絶縁層および第２の絶縁層の接合強度と第１の金属層および第２の金属層の接合強度とに基づく幅にする。
【選択図】図１
【解決手段】半導体装置において、第１の半導体チップは、第１の絶縁層と第１の絶縁層により絶縁される第１の内層回路が電気的に接続される複数の第１のパッドと複数の第１のパッドの外側に配置される線状の第１の金属層とを有する第１の接合面を備える。第２の半導体チップは、第２の絶縁層と第１のパッドに対向する位置に配置されるとともに第２の絶縁層により絶縁される第２の内層回路が電気的に接続される複数の第２のパッドと第１の金属層に対向する位置に配置される線状の第２の金属層とを有して第１の接合面と接合される第２の接合面を備える。第１の金属層および第２の金属層の幅を、第１の半導体チップの端部から第１のパッドに至る領域の第１の絶縁層および第２の絶縁層の接合強度と第１の金属層および第２の金属層の接合強度とに基づく幅にする。
【選択図】図１
【特許請求の範囲】
【請求項1】
画素アレイ内の複数の画素と第１パッドおよび第１ガードリングを含む第１配線層とを含む第１基板と、
信号処理領域および第２配線層を含む第２基板と
を具備し、
前記複数の画素は、複数の画素信号を前記信号処理領域に出力し、
前記第２配線層は、第２パッドおよび第２ガードリングを含み、
前記第１パッドは、前記第２パッドに接合され、
前記第１パッドおよび前記第２パッドは、互いに電気的に接続され、
前記第１パッドは、前記第１基板に電気的に接続され、
前記第２パッドは、前記第２基板に電気的に接続され、
前記第１ガードリングおよび前記第２ガードリングは、前記画素アレイの外側に配置され、
前記第１ガードリングは、前記第２ガードリングに接合され、
前記第１ガードリングおよび前記第２ガードリングは、異なる幅を有する
光検出装置。
信号処理領域および第２配線層を含む第２基板と
を具備し、
前記複数の画素は、複数の画素信号を前記信号処理領域に出力し、
前記第２配線層は、第２パッドおよび第２ガードリングを含み、
前記第１パッドは、前記第２パッドに接合され、
前記第１パッドおよび前記第２パッドは、互いに電気的に接続され、
前記第１パッドは、前記第１基板に電気的に接続され、
前記第２パッドは、前記第２基板に電気的に接続され、
前記第１ガードリングおよび前記第２ガードリングは、前記画素アレイの外側に配置され、
前記第１ガードリングは、前記第２ガードリングに接合され、
前記第１ガードリングおよび前記第２ガードリングは、異なる幅を有する
光検出装置。
【請求項2】
前記第１基板は、第１ビアをさらに含む
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項3】
前記第１ビアは、前記第１ガードリングに電気的に接続される
請求項２記載の光検出装置。
請求項２記載の光検出装置。
【請求項4】
前記第１ガードリングは、接地導体に電気的に接続される
請求項３記載の光検出装置。
請求項３記載の光検出装置。
【請求項5】
前記第１基板は、前記第２基板に機械的に接合される
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項6】
前記信号処理領域は、前記画素信号の処理を行うように構成される
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項7】
前記処理は、前記画素信号のアナログデジタル変換を含む
請求項６記載の光検出装置。
請求項６記載の光検出装置。
【請求項8】
前記信号処理領域は、前記画素に関する制御信号を生成するように構成される
請求項６記載の光検出装置。
請求項６記載の光検出装置。
【請求項9】
前記第１ガードリングは、前記第１パッドの外側に配置された線状の金属層である
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項10】
前記第２ガードリングは、前記第２パッドの外側に配置された線状の金属層である
請求項９記載の光検出装置。
請求項９記載の光検出装置。
【請求項11】
前記第１ガードリング、前記第１パッド、前記第２ガードリングおよび前記第２パッドは、銅から形成される
請求項１０記載の光検出装置。
請求項１０記載の光検出装置。
【請求項12】
前記第１基板は、第１絶縁層をさらに含み、前記第１ガードリング、第１パッドおよび前記第１絶縁層は、前記第１基板の接合面の一部を形成する
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項13】
前記第２基板は、第２絶縁層をさらに含み、前記第２ガードリング、第２パッドおよび前記第２絶縁層は、前記第１基板の接合面の一部を形成する
請求項１２記載の光検出装置。
請求項１２記載の光検出装置。
【請求項14】
前記第１基板の接合面と前記第２基板の接合面とは互いに接合される
請求項１３記載の光検出装置。
請求項１３記載の光検出装置。
【請求項15】
前記第１パッドは、前記第１絶縁層に埋め込まれ、前記第２パッドは、前記第２絶縁層に埋め込まれる
請求項１４記載の光検出装置。
請求項１４記載の光検出装置。
【請求項16】
前記第１パッドおよび前記第１ガードリングの間の前記第１絶縁層の少なくとも一部と、前記第２パッドおよび前記第２ガードリングの間の前記第２絶縁層の少なくとも一部とが互いに接合される
請求項１５記載の光検出装置。
請求項１５記載の光検出装置。
【請求項17】
前記第１ガードリングおよび前記第２ガードリングは、同一の幅を有する
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項18】
前記第１基板は、複数の配線層を含む
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項19】
複数のビアと前記複数の配線層とは、前記画素を前記信号処理領域に接続する
請求項１８記載の光検出装置。
請求項１８記載の光検出装置。
【請求項20】
画素アレイ内の複数の画素と第１パッドおよび第１ガードリングを含む第１配線層とを含む第１基板と、信号処理領域および第２配線層を含む第２基板とを含む光検出装置と、
複数のマイクロレンズと、
複数のカラーフィルタと
を具備し、
前記複数の画素は、複数の画素信号を前記信号処理領域に出力し、
前記第２配線層は、第２パッドおよび第２ガードリングを含み、
前記第１パッドは、前記第２パッドに接合され、
前記第１パッドおよび前記第２パッドは、互いに電気的に接続され、
前記第１パッドは、前記第１基板に電気的に接続され、
前記第２パッドは、前記第２基板に電気的に接続され、
前記第１ガードリングおよび前記第２ガードリングは、前記画素アレイの外部に配置され、
前記第１ガードリングは、前記第２ガードリングに接合され、
前記第１ガードリングおよび前記第２ガードリングは、異なる幅を有し、
少なくとも１つのマイクロレンズは、前記複数の画素における各画素に設けられ、
前記カラーフィルタは、前記マイクロレンズおよび前記画素の間にある
撮像装置。
複数のマイクロレンズと、
複数のカラーフィルタと
を具備し、
前記複数の画素は、複数の画素信号を前記信号処理領域に出力し、
前記第２配線層は、第２パッドおよび第２ガードリングを含み、
前記第１パッドは、前記第２パッドに接合され、
前記第１パッドおよび前記第２パッドは、互いに電気的に接続され、
前記第１パッドは、前記第１基板に電気的に接続され、
前記第２パッドは、前記第２基板に電気的に接続され、
前記第１ガードリングおよび前記第２ガードリングは、前記画素アレイの外部に配置され、
前記第１ガードリングは、前記第２ガードリングに接合され、
前記第１ガードリングおよび前記第２ガードリングは、異なる幅を有し、
少なくとも１つのマイクロレンズは、前記複数の画素における各画素に設けられ、
前記カラーフィルタは、前記マイクロレンズおよび前記画素の間にある
撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本技術は、半導体装置および撮像装置に関する。詳しくは、２つの半導体チップを接合して形成された半導体装置および撮像装置に関する。
【背景技術】
【0002】
従来、複数の半導体チップを積層して３次元構成とし、小型化を図った半導体装置が使用されている。例えば、撮像装置において、受光素子を有する画素が２次元アレイ状に配置されて構成された半導体チップである受光素子チップと、この受光素子チップを駆動する周辺回路よりなる周辺回路チップとが、ぞれぞれの製造プロセスに基づいて個別に製造される。その後、これらを接合して積層することにより、撮像装置を構成する製造方法が採用されている。このような製造方法を採用する場合、撮像装置の信頼性を向上させるため、接合面における接合強度を高めることが望ましい。
【0003】
これらのチップの接合面には、半導体チップの内部の回路と電気的に接続されたパッドが配置されており、これらパッド同士が接合されることにより、チップ間における電気信号の伝達が可能になる。これらのパッドは、銅（Ｃｕ）等の金属により構成されるため、比較的高い接合強度を得ることができる。一方、接合面のパッド以外の領域には、パッド等を絶縁するための絶縁層が配置されている。この絶縁層同士の接合強度はパッド同士の接合と比較して低いことから、プラズマ処理により接合面を活性化して接合強度を向上させるシステムが提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平５－０８２４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述の従来技術は、活性化により接合面の絶縁膜同士の接合強度を向上させる効果がある一方、パッドがダメージを受けて劣化するほか、パッドを構成する銅（Ｃｕ）が飛散して半導体チップの接合装置が汚染されるという問題がある。
【0006】
本技術はこのような状況に鑑みて生み出されたものであり、接合面の活性化処理を行うことなく半導体チップ間の接合強度を向上させることを目的とする。
【課題を解決するための手段】
【0007】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、第１の絶縁層と上記第１の絶縁層により絶縁される第１の内層回路が電気的に接続される複数の第１のパッドと上記複数の第１のパッドの外側に配置される線状の第１の金属層とを有する第１の接合面を備える第１の半導体チップと、第２の絶縁層と上記第１のパッドに対向する位置に配置されるとともに上記第２の絶縁層により絶縁される第２の内層回路が電気的に接続される複数の第２のパッドと上記第１の金属層に対向する位置に配置される線状の第２の金属層とを有して上記第１の接合面と接合される第２の接合面を備える第２の半導体チップとを具備する半導体装置であって、上記第１の金属層および上記第２の金属層の幅は、上記第１の半導体チップの端部から上記第１のパッドに至る領域の上記第１の絶縁層および上記第２の絶縁層の接合強度と上記第１の金属層および上記第２の金属層の接合強度とに基づく幅である半導体装置である。これにより、上記第１の半導体チップの端部から上記第１のパッドに至る領域の上記第１の絶縁層および上記第２の絶縁層の接合強度と上記第１の金属層および上記第２の金属層の接合強度とに基づく幅の上記第１の金属層および上記第２の金属層が配置されるという作用をもたらす。
【0008】
また、この第１の側面において、上記第１の金属層および上記第２の金属層の幅は、上記領域における上記第１の絶縁層および上記第２の絶縁層の接合強度と上記第１の金属層および上記第２の金属層の接合強度との平均値に基づく幅であってもよい。これにより、上記領域における上記第１の絶縁層および上記第２の絶縁層の接合強度と上記第１の金属層および上記第２の金属層の接合強度との平均値に基づく幅の上記第１の金属層および上記第２の金属層が配置されるという作用をもたらす。
【0009】
また、この第１の側面において、上記第１の金属層および上記第２の金属層の幅は、以下の関係式を満たす幅Ｑに略等しい幅であってもよい。
（ｘ×Ｐ＋ｙ×Ｑ）／Ｒ＞ｚ
ただし、
ｚ：上記第１の半導体チップおよび上記第２の半導体チップの単位面積当たりの接合強度、
ｘ：上記第１の絶縁層および上記第２の絶縁層の単位面積当たりの接合強度、
ｙ：上記第１の金属層および上記第２の金属層の単位面積当たりの接合強度、
Ｐ：上記第１の半導体チップの端部と略垂直に交わる経路における上記第１の絶縁層および上記第２の絶縁層の接合部分の長さ、
Ｒ：上記経路における上記第１のパッドと上記第１の半導体チップの端部との間の長さ
である。これにより、上記第１の半導体チップの端部と略垂直に交わる経路における上記第１の絶縁層および上記第２の絶縁層の接合部分の長さ等に基づく幅の上記第１の金属層および上記第２の金属層が配置されるという作用をもたらす。
（ｘ×Ｐ＋ｙ×Ｑ）／Ｒ＞ｚ
ただし、
ｚ：上記第１の半導体チップおよび上記第２の半導体チップの単位面積当たりの接合強度、
ｘ：上記第１の絶縁層および上記第２の絶縁層の単位面積当たりの接合強度、
ｙ：上記第１の金属層および上記第２の金属層の単位面積当たりの接合強度、
Ｐ：上記第１の半導体チップの端部と略垂直に交わる経路における上記第１の絶縁層および上記第２の絶縁層の接合部分の長さ、
Ｒ：上記経路における上記第１のパッドと上記第１の半導体チップの端部との間の長さ
である。これにより、上記第１の半導体チップの端部と略垂直に交わる経路における上記第１の絶縁層および上記第２の絶縁層の接合部分の長さ等に基づく幅の上記第１の金属層および上記第２の金属層が配置されるという作用をもたらす。
【0010】
また、この第１の側面において、上記経路は、上記第１の半導体チップの端部と略垂直に交わって上記第１の半導体チップの端部から最初に上記第１のパッドに至る経路であってもよい。これにより、上記第１の半導体チップの端部と上記第１のパッドとの間の最短の上記経路における上記第１の絶縁層および上記第２の絶縁層の接合部分の長さ等に基づく幅の上記第１の金属層および上記第２の金属層が配置されるという作用をもたらす。
【0011】
また、この第１の側面において、上記経路は、上記第１の半導体チップの端部と略垂直に交わって上記第１の半導体チップの端部から最初に上記第１のパッドに至る経路のうち最も距離が長い経路であってもよい。これにより、最も接合強度が小さい上記経路における上記第１の絶縁層および上記第２の絶縁層の接合部分の長さ等に基づく幅の上記第１の金属層および上記第２の金属層が配置されるという作用をもたらす。
【0012】
また、この第１の側面において、上記第１の接合面は、上記第１の内層回路が電気的に接続されない第１のダミーパッドをさらに有し、上記第２の接合面は、上記第１のダミーパッドと対向する位置に配置されるとともに上記第２の内装回路と電気的に接続されない第２のダミーパッドをさらに有し、上記第１の金属層および上記第２の金属層の幅は、上記第１の半導体チップの端部から最初に上記第１のパッドまたは上記第１のダミーパッドに至る領域の上記第１の絶縁層および上記第２の絶縁層の接合強度と上記第１の金属層および上記第２の金属層の接合強度とに基づく幅であってもよい。これにより、上記第１の半導体チップの端部から最初に上記第１のパッドまたは上記第１のダミーパッドに至る領域の上記第１の絶縁層および上記第２の絶縁層の接合強度と上記第１の金属層および上記第２の金属層の接合強度とに基づく幅の上記第１の金属層および上記第２の金属層が配置されるという作用をもたらす。
【0013】
また、この第１の側面において、上記第１の金属層および上記第２の金属層は、所定の個数に分割されてもよい。これにより、上記第１の金属層および上記第２の金属層が分割されるという作用をもたらす。
【0014】
また、この第１の側面において、上記第１の半導体チップおよび上記第２の半導体チップは、矩形形状に構成され、上記第１の金属層および上記第２の金属層の幅は、上記第１の半導体チップおよび上記第２の半導体チップのそれぞれの辺毎の上記領域における上記第１の絶縁層および上記第２の絶縁層の接合強度と上記第１の金属層および上記第２の金属層の接合強度とに基づく幅であってもよい。これにより、半導体チップのそれぞれの辺毎の上記領域における上記第１の絶縁層および上記第２の絶縁層の接合強度と上記第１の金属層および上記第２の金属層の接合強度とに基づく幅の上記第１の金属層および上記第２の金属層が配置されるという作用をもたらす。
【0015】
また、本技術の第２の側面は、第１の絶縁層と上記第１の絶縁層により絶縁される第１の内層回路が電気的に接続される複数の第１のパッドと上記複数の第１のパッドの外側に配置される線状の第１の金属層とを有する第１の接合面および上記第１の内層回路が電気的に接続されて照射された光を電気信号に変換する半導体領域を有する第１の拡散層を備える第１の半導体チップと、第２の絶縁層と上記第１のパッドに対向する位置に配置されるとともに上記第２の絶縁層により絶縁される第２の内層回路が電気的に接続される複数の第２のパッドと上記第１の金属層に対向する位置に配置される線状の第２の金属層とを有して上記第１の接合面と接合される第２の接合面および上記第２の内層回路が電気的に接続されて上記電気信号を処理する半導体領域を有する第２の拡散層を備える第２の半導体チップとを具備する撮像装置であって、上記第１の金属層および上記第２の金属層の幅は、上記第１の半導体チップの端部から上記第１のパッドに至る領域の上記第１の絶縁層および上記第２の絶縁層の接合強度と上記第１の金属層および上記第２の金属層の接合強度とに基づく幅である撮像装置である。これにより、上記第１の半導体チップの端部から上記第１のパッドに至る領域の上記第１の絶縁層および上記第２の絶縁層の接合強度と上記第１の金属層および上記第２の金属層の接合強度とに基づく幅の上記第１の金属層および上記第２の金属層が配置されるという作用をもたらす。
【発明の効果】
【0016】
本技術によれば、接合面の活性化処理を行うことなく半導体チップ間の接合強度を向上させるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【0017】
【図1】本技術の第１の実施の形態における半導体装置１０の構成例を示す図である。
【図2】本技術の第１の実施の形態における半導体チップの構成例を示す図である。
【図3】本技術の第１の実施の形態におけるガードリングの幅を示す図である。
【図4】本技術の第１の実施の形態におけるアライメント時のずれ等を示す図である。
【図5】本技術の第１の実施の形態の変形例におけるガードリングの幅を示す図である。
【図6】本技術の第２の実施の形態におけるガードリングを示す図である。
【図7】本技術の第３の実施の形態における半導体装置１０の構成例を示す図である。
【図8】本技術の第３の実施の形態におけるダミーパッドを示す図である。
【図9】本技術の実施の形態におけるガードリングの設計手順を示す図である。
【図10】本技術の実施の形態における最大絶縁物接合長算出手順（ステップＳ９１０）を示す図である。
【発明を実施するための形態】
【0018】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（ガードリングを使用する場合の例）
２．第２の実施の形態（ガードリングを分割する場合の例）
３．第３の実施の形態（ダミーパッドを使用する場合の例）
１．第１の実施の形態（ガードリングを使用する場合の例）
２．第２の実施の形態（ガードリングを分割する場合の例）
３．第３の実施の形態（ダミーパッドを使用する場合の例）
【0019】
＜１．第１の実施の形態＞
［半導体装置の構成］
図１は、本技術の第１の実施の形態における半導体装置１０の構成例を示す図である。同図は、カメラ等に使用する撮像装置の構成を表した断面図である。この撮像装置を例に挙げて、本技術の実施の形態における半導体装置１０の構成を説明する。この半導体装置１０は、第１の半導体チップ１００と、第２の半導体チップ２００とを備える。また、半導体装置１０は、第１の半導体チップ１００および第２の半導体チップ２００が同図に記載した「Ｂ」の位置において接合されて構成される。なお、半導体装置１０は、請求の範囲に記載の撮像装置の一例である。
［半導体装置の構成］
図１は、本技術の第１の実施の形態における半導体装置１０の構成例を示す図である。同図は、カメラ等に使用する撮像装置の構成を表した断面図である。この撮像装置を例に挙げて、本技術の実施の形態における半導体装置１０の構成を説明する。この半導体装置１０は、第１の半導体チップ１００と、第２の半導体チップ２００とを備える。また、半導体装置１０は、第１の半導体チップ１００および第２の半導体チップ２００が同図に記載した「Ｂ」の位置において接合されて構成される。なお、半導体装置１０は、請求の範囲に記載の撮像装置の一例である。
【0020】
第１の半導体チップ１００は、画像を電気信号に変換するものである。この第１の半導体チップ１００には、照射された光に応じた電気信号を生成する画素（不図示）が２次元アレイ状に配置される。これらの画素により生成された電気信号は、第２の半導体チップ２００に対して出力される。この第１の半導体チップ１００は、マイクロレンズ１０１と、カラーフィルタ１０２と、第１の拡散層１１０と、配線層１３１と、ビア１３２と、第１の絶縁層１２９と、第１のパッド１２４と、第１のガードリング１２１とを備える。
【0021】
マイクロレンズ１０１は、上述の画素に光学画像を結像するものである。カラーフィルタ１０２は、所望の波長の光を画素に入射させるための光学的なフィルタである。
【0022】
第１の拡散層１１０は、上述の画素が生成された半導体領域である。この画素には、マイクロレンズ１０１およびカラーフィルタ１０２がそれぞれ配置される。
【0023】
配線層１３１は、電気信号を伝達するものである。この配線層１３１は、ＸＹマトリクス状に配置されて、第１の拡散層１１０に形成された複数の画素のそれぞれに配線される。この配線層１３１を経由して、画素に対する電源の供給、制御信号の入力、電気信号の出力が行われる。配線層１３１は、複数の層状に積層することができる。同図においては、３層に積層された配線層１３１の例を表した。ビア１３２は、異なる層に配置された配線層１３１を電気的に接続するものである。これら、配線層１３１およびビア１３２には、例えば、銅（Ｃｕ）を使用することができる。なお、配線層１３１およびビア１３２は、第１の内層回路を構成する。
【0024】
第１の絶縁層１２９は、配線層１３１およびビア１３２を絶縁するものである。この第１の絶縁層１２９は、後述する第２の絶縁層２２９と接合される。第１の絶縁層１２９には、例えば、二酸化ケイ素（ＳｉＯ２[0]）や有機シリカガラスを使用することができる。
【0025】
第１のパッド１２４は、配線層１３１およびビア１３２と電気的に接続されて、電気信号を第２の半導体チップ２００との間で相互に伝達するものである。伝達する信号に応じた個数の第１のパッドを第１の半導体チップ１００に配置することができる。また、第１のパッド１２４は、後述する第２のパッド２２４と接合される。この第１のパッド１２４には、例えば、銅（Ｃｕ）を使用することができる。
【0026】
第１のガードリング１２１は、第１のパッドの外側に配置される線状の金属の層である。また、第１のガードリング１２１は、後述する第２のガードリング２２１と接合される。この第１のガードリング１２１は、配線層１３１およびビア１３２と電気的に接続されて、例えば、接地線に接続することができる。また、この第１のガードリング１２１を配線層１３１およびビア１３２とは接続せず、電気的に独立した構成にしてもよい。この第１のガードリング１２１には、例えば、銅（Ｃｕ）を使用することができる。なお、第１のガードリング１２１は、請求の範囲に記載の第１の金属層の一例である。
【0027】
第２の半導体チップ２００は、第１の半導体チップ１００と電気的および機械的に接合されて第１の半導体チップ１００の画素に対する制御信号の生成および画素により生成された電気信号の処理等を行うものである。この処理としては、例えば、第１の半導体チップ１００により生成されたアナログの電気信号をデジタルの電気信号に変換するアナログデジタル変換が該当する。この第２の半導体チップ２００は、第２の拡散層２１０と、配線層２３１と、ビア２３２と、第２の絶縁層２２９と、第２のパッド２２４と、第２のガードリング２２１とを備える。
【0028】
第２の拡散層２１０は、上述の制御信号の生成および電気信号の処理等を行う半導体領域である。この半導体領域により処理された電気信号は、画像信号として半導体装置１０の外部に出力される。
【0029】
配線層２３１は、電気信号を伝達するものである。配線層１３１と同様に、この配線層２３１は、複数の層状に積層することができる。同図においては、４層に積層された配線層２３１の例を表した。ビア２３２は、異なる層に配置された配線層２３１を電気的に接続するものである。これら、配線層２３１およびビア２３２には、例えば、銅（Ｃｕ）を使用することができる。なお、配線層２３１およびビア２３２は、第２の内層回路を構成する。
【0030】
第２の絶縁層２２９は、配線層２３１およびビア２３２を絶縁するものである。前述のように、この第２の絶縁層２２９は、第１の絶縁層１２９と接合される。第２の絶縁層２２９には、例えば、二酸化ケイ素（ＳｉＯ２[0]）や有機シリカガラスを使用することができる。
【0031】
第２のパッド２２４は、配線層２３１およびビア２３２と電気的に接続されて、電気信号を第１の半導体チップ１００との間で相互に伝達するものである。前述のように、この第２のパッド２２４は、第１のパッド１２４と接合される。この第１のパッド２２４には、例えば、銅（Ｃｕ）を使用することができる。
【0032】
第２のガードリング２２１は、第２のパッドの外側に配置される線状の金属の層である。前述のように、第２のガードリング２２１は、第１のガードリング１２１と接合される。この第２のガードリング２２１には、例えば、銅（Ｃｕ）を使用することができる。なお、第２のガードリング２２１は、請求の範囲に記載の第２の金属層の一例である。
【0033】
［半導体チップの構成］
図２は、本技術の第１の実施の形態における半導体チップの構成例を示す図である。同図は、接合される前の第１の半導体チップ１００および第２の半導体チップ２００の構成を表したものである。同図におけるａは第２の半導体チップ２００における接合面１２０（同図におけるａの点線で示される面）の構成を表し、同図におけるｂは第２の半導体チップ２００における接合面２２０（同図におけるｂの点線で示される面）を表している。何れの半導体チップも矩形形状の接合面を有している。
図２は、本技術の第１の実施の形態における半導体チップの構成例を示す図である。同図は、接合される前の第１の半導体チップ１００および第２の半導体チップ２００の構成を表したものである。同図におけるａは第２の半導体チップ２００における接合面１２０（同図におけるａの点線で示される面）の構成を表し、同図におけるｂは第２の半導体チップ２００における接合面２２０（同図におけるｂの点線で示される面）を表している。何れの半導体チップも矩形形状の接合面を有している。
【0034】
接合面１２０には、第１の絶縁層１２９と、第１のパッド１２４と、第１のガードリング１２１とが配置されている。
【0035】
第１のパッド１２４は、第１の絶縁層１２９に埋め込まれた島状に配置される。また、第１のガードリング１２１は、接合面１２０を縁取りする形状に配置される。
【0036】
接合面２２０には、第２の絶縁層２２９と、第２のパッド２２４と、第２のガードリング２２１とが配置される。
【0037】
第２のパッド２２４は、第２の絶縁層２２９に埋め込まれた島状に配置される。また、第２のパッド２２４は、第１のパッド１２４と対称な位置に配置される。第２のガードリング２２１は、接合面２２０を縁取りする形状に配置される。
【0038】
これら第１の接合面１２０および第２の接合面２２０が接合される。この際、第１のパッド１２４および第２のパッド２２４、第１の絶縁層１２９および第２の絶縁層２２９ならびに第１のガードリング１２１および第２のガードリング２２１がそれぞれ接合される。接合方法については、後述する。
【0039】
通常、第１のパッド１２４および第２のパッド２２４のような金属同士の結合強度は、比較的高い。一方、接合面の大部分を占める第１の絶縁層１２９および第２の絶縁層２２９の間の接合強度は、比較的低い。活性化処理を行った場合には、絶縁層同士の接合強度を向上させることができるが、前述のような問題が発生する。そこで、第１のガードリング１２１および第２のガードリング２２１を接合面に配置し、接合面に占める金属同士の接合部を増やすことにより、所望の接合強度を得ることができる。また、第１のガードリング１２１および第２のガードリング２２１をそれぞれ接合面１２０および２２０の端部を縁取りする形状に配置することにより、接合面の端部におけるクラックの発生を防止する効果がある。通常、接合面の端部は、応力が集中するため、クラックを生じ易い。そこで、この部分にガードリング２２１等を配置して接合強度を向上させることにより、クラックの発生を防止することができる。
【0040】
［ガードリングの幅］
図３は、本技術の第１の実施の形態におけるガードリングの幅を示す図である。同図は、第１のガードリング１２１および第２のガードリング２２１の幅の算出方法を表したものである。同図におけるａは第１の半導体チップ１００の端部の正面図を表し、同図におけるｂは半導体装置１０の接合部の断面図を表している。
図３は、本技術の第１の実施の形態におけるガードリングの幅を示す図である。同図は、第１のガードリング１２１および第２のガードリング２２１の幅の算出方法を表したものである。同図におけるａは第１の半導体チップ１００の端部の正面図を表し、同図におけるｂは半導体装置１０の接合部の断面図を表している。
【0041】
前述のように、第１のパッド１２４および第２のパッド２２４のような金属同士の接合強度と比べて、絶縁層同士の接合強度は低い。通常、第１のパッド１２４等は、応力が集中する第１の半導体チップ１００等の周縁部から離れた領域に配置される。このため、ガードリング１２１等を第１の半導体チップ１００等の周縁部に配置して接合強度の不足を補うことができる。ここで、第１のガードリング１２１および第２のガードリング２２１の幅をＱにより表す。このＱは、第１の半導体チップ１００の端部から第１のパッド１２４に至る領域の第１の絶縁層１２９および第２の絶縁層２２９の接合強度と第１のガードリング１２１および第２のガードリング２２１の接合強度とに基づいて算出することができる。
【0042】
同図におけるａの「Ｃ」を付した第１のパッド１２４を例に挙げて説明すると、第１の半導体チップ１００の端部から第１のパッド１２４までの領域の絶縁層同士の接合強度とガードリング同士の接合強度に基づいてＱを算出することができる。ここで、この領域における絶縁層同士の接合部分の長さをＰにより表す。第１の半導体チップ１００および第２の半導体チップ２００において所望の接合強度を得るためには、上記領域における絶縁層部分の接合強度とガードリング部分の接合強度との平均の接合強度をこの所望の接合強度を超える値にする必要がある。ここで、第１の半導体チップ１００および第２の半導体チップ２００の所望の接合強度とは、半導体装置１０に要求される信頼性等を考慮して設定される接合強度であり、これら半導体チップの単位面積当たりの接合強度により表される値である。
【0043】
これをｚにより表すと、ｚとＰおよびＱとの関係は次式のようになる。
（ｘ×Ｐ＋ｙ×Ｑ）／Ｒ＞ｚ ・・・式１
ただし、ｘは、第１の絶縁層１２９および第２の絶縁層２２９の単位面積当たりの接合強度を表す。ｙは、第１のガードリングおよび第２のガードリングの単位面積当たりの接合強度を表す。Ｒは、第１のパッド１２４と第１の半導体チップ１００の端部との間の長さを表す。なお、同図においては、ＲはＰおよびＱの合計と等しい長さになる。式１の左辺は、上記領域における単位長さ（同図におけるａの縦方向の単位長さ）当たりの接合強度の合計値をＲで除算して当該領域の接合強度の平均値を算出する演算を表している。
（ｘ×Ｐ＋ｙ×Ｑ）／Ｒ＞ｚ ・・・式１
ただし、ｘは、第１の絶縁層１２９および第２の絶縁層２２９の単位面積当たりの接合強度を表す。ｙは、第１のガードリングおよび第２のガードリングの単位面積当たりの接合強度を表す。Ｒは、第１のパッド１２４と第１の半導体チップ１００の端部との間の長さを表す。なお、同図においては、ＲはＰおよびＱの合計と等しい長さになる。式１の左辺は、上記領域における単位長さ（同図におけるａの縦方向の単位長さ）当たりの接合強度の合計値をＲで除算して当該領域の接合強度の平均値を算出する演算を表している。
【0044】
図２において説明したように、第１の半導体チップ１００および第２の半導体チップ２００の接合面は矩形形状であるため、Ｑの算出は、４辺について行う。なお、Ｑの値は、辺毎に異なる値を採用することができる。また、全ての辺について算出したＱのうち最大のものを４辺共通のＱの値にすることもできる。
【0045】
なお、同図におけるａに表したように、上述のＰには、第１の半導体チップ１００の端部と略垂直に交わる経路における第１の絶縁層１２９および第２の絶縁層２２９の接合部分の長さを用いることができる。また、当該経路中に第１のパッド１２４が間に入らない経路を選択することも可能である。例えば、同図におけるａの「Ｄ」を付した第１のパッド１２４は、第１の半導体チップ１００の端部までの経路に「Ｅ」を付した第１のパッド１２４が入っているため、この経路に係るＰ'は接合強度の算出から除外する。このような場合には、「Ｅ」を付した第１のパッド１２４により、Ｑの算出が行われる。これにより、Ｑの算出をより正確に行うことができる。
【0046】
また、上述した第１のパッド１２４が間に入らない経路のうち、最長の経路に基づいてＱを算出すると好適である。Ｐの部分が最も長い部分は絶縁層同士の接合部分が最も長い部分に該当する。このため、最も接合強度が小さい部分を基準としてＱを算出することとなり、Ｑの算出精度をさらに向上させることが可能なためである。
【0047】
［アライメント時のずれ等を考慮する場合］
図４は、本技術の第１の実施の形態におけるアライメント時のずれ等を示す図である。同図におけるａは、第１の半導体チップ１００および第２の半導体チップ２００を接合する際にアライメントずれｅ１を生じた場合の例を表したものである。このような場合には、第１のガードリング１２１および第２のガードリング２２１の接合部分の長さが減少する。このため、ｅ１をＱに加えて第１のガードリング１２１および第２のガードリング２２１を製造する必要がある。
図４は、本技術の第１の実施の形態におけるアライメント時のずれ等を示す図である。同図におけるａは、第１の半導体チップ１００および第２の半導体チップ２００を接合する際にアライメントずれｅ１を生じた場合の例を表したものである。このような場合には、第１のガードリング１２１および第２のガードリング２２１の接合部分の長さが減少する。このため、ｅ１をＱに加えて第１のガードリング１２１および第２のガードリング２２１を製造する必要がある。
【0048】
また、同図におけるｂは、ウェハから半導体装置１０を切り出す際のダイシングのずれｅ２を生じた場合の例を表したものである。ここで、同図におけるｂの４０１は、ダイシング位置を表す。このような場合にも、第１のガードリング１２１および第２のガードリング２２１の接合部分の減少を防ぐため、ｅ２をＱに加える必要がある。
【0049】
［半導体装置の製造方法］
半導体装置１０は、以下の手順により製造することができる。前述のように算出された幅Ｑの第１のガードリング１２１および第２のガードリング２２１を備えた第１の半導体チップ１００および第２の半導体チップ２００を製造する。これらは、一般的な半導体チップの製造方法により製造することができる。また、第１のガードリング１２１および第２のガードリング２２１は、第１のパッド１２４および第２のパッド２２４と同一の製法により製造することができる。次に、第１の半導体チップ１００の第１の接合面１２０および第２の半導体チップ２００の接合面２２０を研磨して、これらの接合面を平滑にする。この研磨にはＣＭＰ（Chemical Mechanical Polishing）法を使用することができる。次に、第１の半導体チップ１００および第２の半導体チップ２００のアライメントを行い、接合面同士の貼合せを行う。貼り合せた状態で３００から６００℃の温度に加熱し、両者を接合させる。これにより、半導体装置１０を製造することができる。
半導体装置１０は、以下の手順により製造することができる。前述のように算出された幅Ｑの第１のガードリング１２１および第２のガードリング２２１を備えた第１の半導体チップ１００および第２の半導体チップ２００を製造する。これらは、一般的な半導体チップの製造方法により製造することができる。また、第１のガードリング１２１および第２のガードリング２２１は、第１のパッド１２４および第２のパッド２２４と同一の製法により製造することができる。次に、第１の半導体チップ１００の第１の接合面１２０および第２の半導体チップ２００の接合面２２０を研磨して、これらの接合面を平滑にする。この研磨にはＣＭＰ（Chemical Mechanical Polishing）法を使用することができる。次に、第１の半導体チップ１００および第２の半導体チップ２００のアライメントを行い、接合面同士の貼合せを行う。貼り合せた状態で３００から６００℃の温度に加熱し、両者を接合させる。これにより、半導体装置１０を製造することができる。
【0050】
このように、本技術の第１の実施の形態では、半導体チップのそれぞれの接合面に第１のガードリング１２１および第２のガードリング２２１を設ける。これらのガードリングとして、第１の半導体チップ１００の端部から第１のパッド１２４に至る領域の絶縁層同士の接合部分の強度とガードリング同士の接合部分の強度とに基づいて算出された幅のガードリングを使用する。これにより、半導体装置１０の接合強度を所望の接合強度にすることができる。
【0051】
［第１の変形例］
上述の実施の形態では、第１のガードリング１２１および第２のガードリング２２１は、同一の幅にしていた。これに対し、第１のガードリング１２１および第２のガードリング２２１の幅を異なる値にすることもできる。アライメントずれ等の製造時の誤差を吸収するためである。
上述の実施の形態では、第１のガードリング１２１および第２のガードリング２２１は、同一の幅にしていた。これに対し、第１のガードリング１２１および第２のガードリング２２１の幅を異なる値にすることもできる。アライメントずれ等の製造時の誤差を吸収するためである。
【0052】
図５は、本技術の第１の実施の形態の変形例におけるガードリングの幅を示す図である。同図は、第１のガードリング１２１および第２のガードリング２２１の幅が異なる場合の例を表した図である。この場合においても、第１のガードリング１２１および第２のガードリング２２１の接合部分の長さをＱに等しくすることにより、所望の接合強度を得ることができる。
【0053】
＜２．第２の実施の形態＞
上述の実施の形態では、半導体チップにはそれぞれ１つのガードリングを使用していた。これに対し、本技術の第２の実施の形態では、ガードリングを分割し、複数のガードリングを使用する。これにより、ＣＭＰ研磨時の不具合の発生を防止する。
上述の実施の形態では、半導体チップにはそれぞれ１つのガードリングを使用していた。これに対し、本技術の第２の実施の形態では、ガードリングを分割し、複数のガードリングを使用する。これにより、ＣＭＰ研磨時の不具合の発生を防止する。
【0054】
［ガードリングの構成］
図６は、本技術の第２の実施の形態におけるガードリングを示す図である。前述のように、半導体装置１０の製造工程において、ＣＭＰ法による半導体チップの接合面の研磨が行われる。この際、第１のガードリング１２１および第２のガードリング２２１の幅Ｑが大きすぎると、ガードリング部分が過剰に削られる、いわゆるディッシングが生じる場合がある。これを防ぐため、同図に表したように第１のガードリング１２１および第２のガードリング２２１を分割して配置する。同図は、それぞれ４つに分割した例を表したものである。この際、分割されたガードリングの幅の合計をＱに等しくする。これ以外の半導体装置１０の構成は図１において説明した半導体装置１０と同様であるため、説明を省略する。
図６は、本技術の第２の実施の形態におけるガードリングを示す図である。前述のように、半導体装置１０の製造工程において、ＣＭＰ法による半導体チップの接合面の研磨が行われる。この際、第１のガードリング１２１および第２のガードリング２２１の幅Ｑが大きすぎると、ガードリング部分が過剰に削られる、いわゆるディッシングが生じる場合がある。これを防ぐため、同図に表したように第１のガードリング１２１および第２のガードリング２２１を分割して配置する。同図は、それぞれ４つに分割した例を表したものである。この際、分割されたガードリングの幅の合計をＱに等しくする。これ以外の半導体装置１０の構成は図１において説明した半導体装置１０と同様であるため、説明を省略する。
【0055】
このように、本技術の第２の実施の形態によれば、ガードリングを分割することにより、所望の接合強度保ちながら、ＣＭＰ研磨時のディッシングの発生を防止することができる。
【0056】
＜３．第３の実施の形態＞
上述の実施の形態では、第１の半導体チップ１００の端部から第１のパッド１２４に至る領域の絶縁層同士の接合部分の強度等に基づいてＱを算出していた。これに対し、本技術の第３の実施の形態では、接合面にダミーパッドを追加して第１の半導体チップ１００の端部から第１のパッド１２４またはダミーパッドに至る領域に変更し、Ｑを算出する。これにより、接合強度を保ちながらＱを小さくすることができる。
上述の実施の形態では、第１の半導体チップ１００の端部から第１のパッド１２４に至る領域の絶縁層同士の接合部分の強度等に基づいてＱを算出していた。これに対し、本技術の第３の実施の形態では、接合面にダミーパッドを追加して第１の半導体チップ１００の端部から第１のパッド１２４またはダミーパッドに至る領域に変更し、Ｑを算出する。これにより、接合強度を保ちながらＱを小さくすることができる。
【0057】
［半導体装置の構成］
図７は、本技術の第３の実施の形態における半導体装置１０の構成例を示す図である。同図の半導体装置１０は、第１のダミーパッド１２５および第２のダミーパッド２２５がそれぞれ第１の半導体チップ１００および第２の半導体チップ２００に配置されている点で、図１において説明した半導体装置１０と異なっている。
図７は、本技術の第３の実施の形態における半導体装置１０の構成例を示す図である。同図の半導体装置１０は、第１のダミーパッド１２５および第２のダミーパッド２２５がそれぞれ第１の半導体チップ１００および第２の半導体チップ２００に配置されている点で、図１において説明した半導体装置１０と異なっている。
【0058】
［ダミーパッドの構成］
図８は、本技術の第３の実施の形態におけるダミーパッドを示す図である。本技術の第１の実施の形態では、第１の半導体チップ１００の端部から第１のパッド１２４に至る領域の絶縁物同士の接合強度等に基づいてＱを算出していた。しかし、同図における上側の図に表したように、第１のパッド１２４と第１の半導体チップ１００の端部との距離が大きい場合、Ｑの値も大きなものとなる。このため、第１のガードリング１２１が他の第１のパッドと接近し、デザインルール違反となる場合が生じる。そこで、同図における下側の図に表したように、第１のパッド１２４と第１の半導体チップ１００の端部との間に第１のダミーパッド１２５を配置する。この第１のダミーパッド１２５は、接合面１２０に配置されるものの、配線層１３１およびビア１３２とは接続されておらず、電気的に独立したパッドである。
図８は、本技術の第３の実施の形態におけるダミーパッドを示す図である。本技術の第１の実施の形態では、第１の半導体チップ１００の端部から第１のパッド１２４に至る領域の絶縁物同士の接合強度等に基づいてＱを算出していた。しかし、同図における上側の図に表したように、第１のパッド１２４と第１の半導体チップ１００の端部との距離が大きい場合、Ｑの値も大きなものとなる。このため、第１のガードリング１２１が他の第１のパッドと接近し、デザインルール違反となる場合が生じる。そこで、同図における下側の図に表したように、第１のパッド１２４と第１の半導体チップ１００の端部との間に第１のダミーパッド１２５を配置する。この第１のダミーパッド１２５は、接合面１２０に配置されるものの、配線層１３１およびビア１３２とは接続されておらず、電気的に独立したパッドである。
【0059】
なお、接合面２２０には、この第１のダミーパッド１２５と対向する位置にダミーパッド２２５が配置される。また、Ｑは、第１の半導体チップ１００の端部から最初に第１のパッド１２４または第１のダミーパッド１２５に至る領域の絶縁層同士の接合強度とガードリング同士の接合強度とに基づいて算出される。第１のダミーパッド１２５および第２のダミーパッド２２５を追加することにより、Ｐを短くすることができ、これに基づくＱも短くすることができる。これにより、デザインルール違反を回避することができる。これ以外の半導体装置１０の構成は図１において説明した半導体装置１０と同様であるため、説明を省略する。
【0060】
［ガードリングの設計手順］
図９は、本技術の実施の形態におけるガードリングの設計手順を示す図である。同図は、ダミーパッドの追加およびガードリングの分割の手順を含むガードリングの設計手順を表したものである。まず、最大絶縁物接合長を算出する（ステップＳ９１０）。ここで、最大絶縁物接合長とは、Ｐの最大値である。次に、最大絶縁物接合長に基づいてガードリング幅を算出する（ステップＳ９０１）。これは、前述の式１により算出することができる。次に、ガードリングの幅がデザインルールに適合するか否かを判断する（ステップＳ９０２）。ここで、デザインルールには、ＣＭＰ法の適用に関するルールが含まれている。その結果、デザインルールに適合する場合には（ステップＳ９０２：Ｙｅｓ）、ガードリング位置を決定し（ステップＳ９０３）、ガードリングの設計を終了する。
図９は、本技術の実施の形態におけるガードリングの設計手順を示す図である。同図は、ダミーパッドの追加およびガードリングの分割の手順を含むガードリングの設計手順を表したものである。まず、最大絶縁物接合長を算出する（ステップＳ９１０）。ここで、最大絶縁物接合長とは、Ｐの最大値である。次に、最大絶縁物接合長に基づいてガードリング幅を算出する（ステップＳ９０１）。これは、前述の式１により算出することができる。次に、ガードリングの幅がデザインルールに適合するか否かを判断する（ステップＳ９０２）。ここで、デザインルールには、ＣＭＰ法の適用に関するルールが含まれている。その結果、デザインルールに適合する場合には（ステップＳ９０２：Ｙｅｓ）、ガードリング位置を決定し（ステップＳ９０３）、ガードリングの設計を終了する。
【0061】
一方、デザインルールに適合しない場合には（ステップＳ９０２：Ｎｏ）、ガードリングとパッドとが干渉するか否かを判断する（ステップＳ９０４）。すなわち、ガードリングとパッドとの距離が適切か否かを判断する。その結果、ガードリングとパッドとが干渉する場合には（ステップＳ９０４：Ｙｅｓ）、ダミーパッドを追加し（ステップＳ９０６）、再度ステップＳ９１０からの手順を実行する。一方、ガードリングとパッドとが干渉しない場合には（ステップＳ９０４：Ｎｏ）、ガードリングを分割し（ステップＳ９０５）、再度ステップＳ９１０からの手順を実行する。
【0062】
図１０は、本技術の実施の形態における最大絶縁物接合長算出手順（ステップＳ９１０）を示す図である。まず、最大絶縁物接合長（Ｐｍａｘ）を値「０」に初期化する（ステップＳ９１１）。次に、半導体チップの辺を選択し（ステップＳ９１２）、パッドを選択する（ステップＳ９１３）。選択したパッドと辺との間に他のパッドがあるか否かを判断し（ステップＳ９１４）、他のパッドがある場合には（ステップＳ９１４：Ｙｅｓ）、再度ステップＳ９１３に戻り、他のパッドを選択する。一方、他のパッドがない場合には（ステップＳ９１４：Ｎｏ）、図３において説明したＰを算出する（ステップＳ９１５）。算出したＰとＰｍａｘとを比較し、ＰｍａｘよりＰの方が大きい場合には（ステップＳ９１６：Ｙｅｓ）、ＰｍａｘをＰに変更し（ステップＳ９１７）、ステップＳ９１８の手順に移行する。一方、ＰがＰｍａｘ以下の場合には（ステップＳ９１６：Ｎｏ）、ステップＳ９１７の手順をスキップしてステップＳ９１８の手順に移行する。
【0063】
ステップＳ９１８において、次のパッドがあるか否かを判断する（ステップＳ９１８）。すなわち、全てのパッドについてＰの算出を行ったか否かを判断する。次のパッドがある場合には、（ステップＳ９１８：Ｙｅｓ）、再度ステップＳ９１３からの手順を実行する。一方、次のパッドがない場合には（ステップＳ９１８：Ｎｏ）、次の辺があるか否かを判断する（ステップＳ９１９）。すなわち、全ての辺についてＰｍａｘの算出を行ったか否かを判断する。その結果、次の辺がある場合には、再度ステップＳ９１２からの手順を実行する。一方、次の辺がない場合には、最大絶縁物接合長算出手順を終了する。
【0064】
このように、本技術の第３の実施の形態によれば、ダミーパッドを追加することにより、所望の接合強度を保ちながら、デザインルール違反を回避することができる。
【0065】
上述のように、本技術の実施の形態では、半導体チップの端部からパッドに至る領域における絶縁層同士の接合部分の強度とガードリング同士の接合部分の強度とに基づいて算出された幅のガードリングを接合面に配置して使用する。これにより、接合面の活性化処理を行うことなく、半導体装置の接合強度を所望の接合強度にすることができる。
【0066】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【0067】
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
【0068】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【0069】
なお、本技術は以下のような構成もとることができる。
（１）第１の絶縁層と前記第１の絶縁層により絶縁される第１の内層回路が電気的に接続される複数の第１のパッドと前記複数の第１のパッドの外側に配置される線状の第１の金属層とを有する第１の接合面を備える第１の半導体チップと、
第２の絶縁層と前記第１のパッドに対向する位置に配置されるとともに前記第２の絶縁層により絶縁される第２の内層回路が電気的に接続される複数の第２のパッドと前記第１の金属層に対向する位置に配置される線状の第２の金属層とを有して前記第１の接合面と接合される第２の接合面を備える第２の半導体チップと
を具備する半導体装置であって、
前記第１の金属層および前記第２の金属層の幅は、前記第１の半導体チップの端部から前記第１のパッドに至る領域の前記第１の絶縁層および前記第２の絶縁層の接合強度と前記第１の金属層および前記第２の金属層の接合強度とに基づく幅である半導体装置。
（２）前記第１の金属層および前記第２の金属層の幅は、前記領域における前記第１の絶縁層および前記第２の絶縁層の接合強度と前記第１の金属層および前記第２の金属層の接合強度との平均値に基づく幅である前記（１）に記載の半導体装置。
（３）前記第１の金属層および前記第２の金属層の幅は、以下の関係式を満たす幅Ｑに略等しい前記（２）に記載の半導体装置。
（ｘ×Ｐ＋ｙ×Ｑ）／Ｒ＞ｚ
ただし、
ｚ：前記第１の半導体チップおよび前記第２の半導体チップの単位面積当たりの接合強度、
ｘ：前記第１の絶縁層および前記第２の絶縁層の単位面積当たりの接合強度、
ｙ：前記第１の金属層および前記第２の金属層の単位面積当たりの接合強度、
Ｐ：前記第１の半導体チップの端部と略垂直に交わる経路における前記第１の絶縁層および前記第２の絶縁層の接合部分の長さ、
Ｒ：前記経路における前記第１のパッドと前記第１の半導体チップの端部との間の長さ
である。
（４）前記経路は、前記第１の半導体チップの端部と略垂直に交わって前記第１の半導体チップの端部から最初に前記第１のパッドに至る経路である前記（３）に記載の半導体装置。
（５）前記経路は、前記第１の半導体チップの端部と略垂直に交わって前記第１の半導体チップの端部から最初に前記第１のパッドに至る経路のうち最も距離が長い経路である前記（４）に記載の半導体装置。
（６）前記第１の接合面は、前記第１の内層回路が電気的に接続されない第１のダミーパッドをさらに有し、
前記第２の接合面は、前記第１のダミーパッドと対向する位置に配置されるとともに前記第２の内装回路と電気的に接続されない第２のダミーパッドをさらに有し、
前記第１の金属層および前記第２の金属層の幅は、前記第１の半導体チップの端部から最初に前記第１のパッドまたは前記第１のダミーパッドに至る領域の前記第１の絶縁層および前記第２の絶縁層の接合強度と前記第１の金属層および前記第２の金属層の接合強度とに基づく幅である
前記（１）から（５）のいずれかに記載の半導体装置。
（７）前記第１の金属層および前記第２の金属層は、所定の個数に分割される前記（１）から（６）のいずれかに記載の半導体装置。
（８）前記第１の半導体チップおよび前記第２の半導体チップは、矩形形状に構成され、
前記第１の金属層および前記第２の金属層の幅は、前記第１の半導体チップおよび前記第２の半導体チップのそれぞれの辺毎の前記領域における前記第１の絶縁層および前記第２の絶縁層の接合強度と前記第１の金属層および前記第２の金属層の接合強度とに基づく幅である
前記（１）から（７）のいずれかに記載の半導体装置。
（９）第１の絶縁層と前記第１の絶縁層により絶縁される第１の内層回路が電気的に接続される複数の第１のパッドと前記複数の第１のパッドの外側に配置される線状の第１の金属層とを有する第１の接合面および前記第１の内層回路が電気的に接続されて照射された光を電気信号に変換する半導体領域を有する第１の拡散層を備える第１の半導体チップと、
第２の絶縁層と前記第１のパッドに対向する位置に配置されるとともに前記第２の絶縁層により絶縁される第２の内層回路が電気的に接続される複数の第２のパッドと前記第１の金属層に対向する位置に配置される線状の第２の金属層とを有して前記第１の接合面と接合される第２の接合面および前記第２の内層回路が電気的に接続されて前記電気信号を処理する半導体領域を有する第２の拡散層を備える第２の半導体チップと
を具備する撮像装置であって、
前記第１の金属層および前記第２の金属層の幅は、前記第１の半導体チップの端部から前記第１のパッドに至る領域の前記第１の絶縁層および前記第２の絶縁層の接合強度と前記第１の金属層および前記第２の金属層の接合強度とに基づく幅である撮像装置。
（１）第１の絶縁層と前記第１の絶縁層により絶縁される第１の内層回路が電気的に接続される複数の第１のパッドと前記複数の第１のパッドの外側に配置される線状の第１の金属層とを有する第１の接合面を備える第１の半導体チップと、
第２の絶縁層と前記第１のパッドに対向する位置に配置されるとともに前記第２の絶縁層により絶縁される第２の内層回路が電気的に接続される複数の第２のパッドと前記第１の金属層に対向する位置に配置される線状の第２の金属層とを有して前記第１の接合面と接合される第２の接合面を備える第２の半導体チップと
を具備する半導体装置であって、
前記第１の金属層および前記第２の金属層の幅は、前記第１の半導体チップの端部から前記第１のパッドに至る領域の前記第１の絶縁層および前記第２の絶縁層の接合強度と前記第１の金属層および前記第２の金属層の接合強度とに基づく幅である半導体装置。
（２）前記第１の金属層および前記第２の金属層の幅は、前記領域における前記第１の絶縁層および前記第２の絶縁層の接合強度と前記第１の金属層および前記第２の金属層の接合強度との平均値に基づく幅である前記（１）に記載の半導体装置。
（３）前記第１の金属層および前記第２の金属層の幅は、以下の関係式を満たす幅Ｑに略等しい前記（２）に記載の半導体装置。
（ｘ×Ｐ＋ｙ×Ｑ）／Ｒ＞ｚ
ただし、
ｚ：前記第１の半導体チップおよび前記第２の半導体チップの単位面積当たりの接合強度、
ｘ：前記第１の絶縁層および前記第２の絶縁層の単位面積当たりの接合強度、
ｙ：前記第１の金属層および前記第２の金属層の単位面積当たりの接合強度、
Ｐ：前記第１の半導体チップの端部と略垂直に交わる経路における前記第１の絶縁層および前記第２の絶縁層の接合部分の長さ、
Ｒ：前記経路における前記第１のパッドと前記第１の半導体チップの端部との間の長さ
である。
（４）前記経路は、前記第１の半導体チップの端部と略垂直に交わって前記第１の半導体チップの端部から最初に前記第１のパッドに至る経路である前記（３）に記載の半導体装置。
（５）前記経路は、前記第１の半導体チップの端部と略垂直に交わって前記第１の半導体チップの端部から最初に前記第１のパッドに至る経路のうち最も距離が長い経路である前記（４）に記載の半導体装置。
（６）前記第１の接合面は、前記第１の内層回路が電気的に接続されない第１のダミーパッドをさらに有し、
前記第２の接合面は、前記第１のダミーパッドと対向する位置に配置されるとともに前記第２の内装回路と電気的に接続されない第２のダミーパッドをさらに有し、
前記第１の金属層および前記第２の金属層の幅は、前記第１の半導体チップの端部から最初に前記第１のパッドまたは前記第１のダミーパッドに至る領域の前記第１の絶縁層および前記第２の絶縁層の接合強度と前記第１の金属層および前記第２の金属層の接合強度とに基づく幅である
前記（１）から（５）のいずれかに記載の半導体装置。
（７）前記第１の金属層および前記第２の金属層は、所定の個数に分割される前記（１）から（６）のいずれかに記載の半導体装置。
（８）前記第１の半導体チップおよび前記第２の半導体チップは、矩形形状に構成され、
前記第１の金属層および前記第２の金属層の幅は、前記第１の半導体チップおよび前記第２の半導体チップのそれぞれの辺毎の前記領域における前記第１の絶縁層および前記第２の絶縁層の接合強度と前記第１の金属層および前記第２の金属層の接合強度とに基づく幅である
前記（１）から（７）のいずれかに記載の半導体装置。
（９）第１の絶縁層と前記第１の絶縁層により絶縁される第１の内層回路が電気的に接続される複数の第１のパッドと前記複数の第１のパッドの外側に配置される線状の第１の金属層とを有する第１の接合面および前記第１の内層回路が電気的に接続されて照射された光を電気信号に変換する半導体領域を有する第１の拡散層を備える第１の半導体チップと、
第２の絶縁層と前記第１のパッドに対向する位置に配置されるとともに前記第２の絶縁層により絶縁される第２の内層回路が電気的に接続される複数の第２のパッドと前記第１の金属層に対向する位置に配置される線状の第２の金属層とを有して前記第１の接合面と接合される第２の接合面および前記第２の内層回路が電気的に接続されて前記電気信号を処理する半導体領域を有する第２の拡散層を備える第２の半導体チップと
を具備する撮像装置であって、
前記第１の金属層および前記第２の金属層の幅は、前記第１の半導体チップの端部から前記第１のパッドに至る領域の前記第１の絶縁層および前記第２の絶縁層の接合強度と前記第１の金属層および前記第２の金属層の接合強度とに基づく幅である撮像装置。
【符号の説明】
【0070】
１０ 半導体装置
１００ 第１の半導体チップ
１０１ マイクロレンズ
１０２ カラーフィルタ
１１０ 第１の拡散層
１２０ 第１の接合面
１２１ 第１のガードリング
１２４ 第１のパッド
１２５ 第１のダミーパッド
１２９ 第１の絶縁層
１３１、２３１ 配線層
１３２、２３２ ビア
２００ 第２の半導体チップ
２１０ 第２の拡散層
２２０ 第２の接合面
２２１ 第２のガードリング
２２４ 第２のパッド
２２５ 第２のダミーパッド
２２９ 第２の絶縁層
１００ 第１の半導体チップ
１０１ マイクロレンズ
１０２ カラーフィルタ
１１０ 第１の拡散層
１２０ 第１の接合面
１２１ 第１のガードリング
１２４ 第１のパッド
１２５ 第１のダミーパッド
１２９ 第１の絶縁層
１３１、２３１ 配線層
１３２、２３２ ビア
２００ 第２の半導体チップ
２１０ 第２の拡散層
２２０ 第２の接合面
２２１ 第２のガードリング
２２４ 第２のパッド
２２５ 第２のダミーパッド
２２９ 第２の絶縁層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【手続補正書】
【提出日】2022-10-13
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
画素アレイ内の複数の画素と第１電極および第２電極を含む第１配線層とを含む第１基板と、
信号処理領域および第２配線層を含む第２基板と
を具備し、
前記複数画素は、複数の画素信号を前記信号処理領域に出力し、
前記第２配線層は、第３電極および第４電極を含み、
前記第１電極は、前記第２電極に接合され、
前記第１電極および前記第３電極は、互いに電気的に接続され、
前記第１電極は、前記第１基板に電気的に接続され、
前記第３電極は、前記第２基板に電気的に接続され、
前記第２電極および前記第４電極は、前記画素アレイの外側に配置され、
前記第２電極は、前記第４電極に接合され、
前記第２電極および前記第４電極は、前記複数の画素信号と異なる電位に電気的に接続され、
前記第２電極および前記第４電極のそれぞれは、複数の部分に分割され、
前記第２電極の複数の部分および前記第４電極の複数の部分のそれぞれは、前記画素アレイの周囲を囲むように配置され、
前記複数の部分の１つは、前記第１配線層および前記第２配線層のそれぞれの端部に隣接する
光検出装置。
信号処理領域および第２配線層を含む第２基板と
を具備し、
前記複数画素は、複数の画素信号を前記信号処理領域に出力し、
前記第２配線層は、第３電極および第４電極を含み、
前記第１電極は、前記第２電極に接合され、
前記第１電極および前記第３電極は、互いに電気的に接続され、
前記第１電極は、前記第１基板に電気的に接続され、
前記第３電極は、前記第２基板に電気的に接続され、
前記第２電極および前記第４電極は、前記画素アレイの外側に配置され、
前記第２電極は、前記第４電極に接合され、
前記第２電極および前記第４電極は、前記複数の画素信号と異なる電位に電気的に接続され、
前記第２電極および前記第４電極のそれぞれは、複数の部分に分割され、
前記第２電極の複数の部分および前記第４電極の複数の部分のそれぞれは、前記画素アレイの周囲を囲むように配置され、
前記複数の部分の１つは、前記第１配線層および前記第２配線層のそれぞれの端部に隣接する
光検出装置。
【請求項2】
前記第１基板は、第１ビアをさらに含む
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項3】
前記第１ビアは、前記第２電極に電気的に接続される
請求項２記載の光検出装置。
請求項２記載の光検出装置。
【請求項4】
前記第２電極は、接地導体に電気的に接続される
請求項３記載の光検出装置。
請求項３記載の光検出装置。
【請求項5】
前記第１基板は、前記第２基板に機械的に接合される
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項6】
前記信号処理領域は、前記画素信号の処理を行うように構成される
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項7】
前記処理は、前記画素信号のアナログデジタル変換を含む
請求項６記載の光検出装置。
請求項６記載の光検出装置。
【請求項8】
前記信号処理領域は、前記画素に関する制御信号を生成するように構成される
請求項６記載の光検出装置。
請求項６記載の光検出装置。
【請求項9】
前記第２電極は、前記第１電極の外側に配置された線状の金属層である
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項10】
前記第４電極は、前記第３電極の外側に配置された線状の金属層である
請求項９記載の光検出装置。
請求項９記載の光検出装置。
【請求項11】
前記第２電極、前記第１電極、前記第４電極および前記第３電極は、銅から形成される
請求項１０記載の光検出装置。
請求項１０記載の光検出装置。
【請求項12】
前記第１基板は、第１絶縁層をさらに含み、前記第２電極、第１電極および前記第１絶縁層は、前記第１基板の接合面の一部を形成する
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項13】
前記第２基板は、第２絶縁層をさらに含み、前記第４電極、第３電極および前記第２絶縁層は、前記第１基板の接合面の一部を形成する
請求項１２記載の光検出装置。
請求項１２記載の光検出装置。
【請求項14】
前記第１基板の接合面と前記第２基板の接合面とは互いに接合される
請求項１３記載の光検出装置。
請求項１３記載の光検出装置。
【請求項15】
前記第１電極は、前記第１絶縁層に埋め込まれ、前記第３電極は、前記第２絶縁層に埋め込まれる
請求項１４記載の光検出装置。
請求項１４記載の光検出装置。
【請求項16】
前記第１電極および前記第２電極の間の前記第１絶縁層の少なくとも一部と、前記第３電極および前記第４電極の間の前記第２絶縁層の少なくとも一部とが互いに接合される
請求項１５記載の光検出装置。
請求項１５記載の光検出装置。
【請求項17】
前記第２電極および前記第４電極は、同一の幅を有する
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項18】
前記第１基板は、複数の配線層を含む
請求項１記載の光検出装置。
請求項１記載の光検出装置。
【請求項19】
複数のビアと前記複数の配線層とは、前記画素を前記信号処理領域に接続する
請求項１８記載の光検出装置。
請求項１８記載の光検出装置。
【請求項20】
画素アレイ内の複数の画素と第１電極および第２電極を含む第１配線層とを含む第１基板と、信号処理領域および第２配線層を含む第２基板とを含む光検出装置と、
複数のマイクロレンズと、
複数のカラーフィルタと
を具備し、
前記複数の画素は、複数の画素信号を前記信号処理領域に出力し、
前記第２配線層は、第３電極および第４電極を含み、
前記第１電極は、前記第３電極に接合され、
前記第１電極および前記第３電極は、互いに電気的に接続され、
前記第１電極は、前記第１基板に電気的に接続され、
前記第３電極は、前記第２基板に電気的に接続され、
前記第２電極および前記第４電極は、前記画素アレイの外部に配置され、
前記第２電極は、前記第４電極に接合され、
前記第２電極および前記第４電極は、前記複数の画素信号と異なる電位に電気的に接続され、
前記第２電極および前記第４電極のそれぞれは、複数の部分に分割され、
前記第２電極の複数の部分および前記第４電極の複数の部分のそれぞれは、前記画素アレイの周囲を囲むように配置され、
前記複数の部分の１つは、前記第１配線層および前記第２配線層のそれぞれの端部に隣接し、
少なくとも１つのマイクロレンズは、前記複数の画素における各画素に設けられ、
前記カラーフィルタは、前記マイクロレンズおよび前記画素の間にある
撮像装置。
複数のマイクロレンズと、
複数のカラーフィルタと
を具備し、
前記複数の画素は、複数の画素信号を前記信号処理領域に出力し、
前記第２配線層は、第３電極および第４電極を含み、
前記第１電極は、前記第３電極に接合され、
前記第１電極および前記第３電極は、互いに電気的に接続され、
前記第１電極は、前記第１基板に電気的に接続され、
前記第３電極は、前記第２基板に電気的に接続され、
前記第２電極および前記第４電極は、前記画素アレイの外部に配置され、
前記第２電極は、前記第４電極に接合され、
前記第２電極および前記第４電極は、前記複数の画素信号と異なる電位に電気的に接続され、
前記第２電極および前記第４電極のそれぞれは、複数の部分に分割され、
前記第２電極の複数の部分および前記第４電極の複数の部分のそれぞれは、前記画素アレイの周囲を囲むように配置され、
前記複数の部分の１つは、前記第１配線層および前記第２配線層のそれぞれの端部に隣接し、
少なくとも１つのマイクロレンズは、前記複数の画素における各画素に設けられ、
前記カラーフィルタは、前記マイクロレンズおよび前記画素の間にある
撮像装置。