(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022174743
(43)【公開日】2022-11-24
(54)【発明の名称】表示装置の製造方法及び製造装置
(51)【国際特許分類】
G09F 9/00 20060101AFI20221116BHJP
G09F 9/33 20060101ALI20221116BHJP
G09F 9/30 20060101ALI20221116BHJP
H01L 33/62 20100101ALI20221116BHJP
【ＦＩ】
G09F9/00 338
G09F9/33
G09F9/30 349Z
H01L33/62
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022078149
(22)【出願日】2022-05-11
(31)【優先権主張番号】10-2021-0060842
(32)【優先日】2021-05-11
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１， Ｓａｍｓｕｎｇ－ｒｏ， Ｇｉｈｅｕｎｇ－ｇｕ， Ｙｏｎｇｉｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100121382
【弁理士】
【氏名又は名称】山下 託嗣
(72)【発明者】
【氏名】韓 政 ▲ウォン▼
【テーマコード（参考）】
5C094
5F142
5G435
【Ｆターム（参考）】
5C094AA43
5C094BA03
5C094BA25
5C094CA19
5C094FB14
5C094GB01
5F142BA32
5F142CB05
5F142CB23
5F142CD02
5F142CD13
5F142CD16
5F142CD17
5F142FA31
5F142GA02
5G435AA17
5G435BB04
5G435CC09
5G435HH13
5G435KK05
(57)【要約】
【課題】本発明は表示装置の製造方法及び製造装置に関する。
【解決手段】表示装置の製造方法は、ステージ上に第１及び第２電極が形成された画素領域を含む基板を配置する段階と、上記画素領域に発光素子を提供する段階と、上記画素領域に表面弾性波（ｓｕｒｆａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅ）を印加して上記発光素子を上記基板から離隔させる段階と、上記第１及び第２電極に整列信号を印加して上記第１及び第２電極の間に上記発光素子を整列させる段階と、上記表面弾性波の発生を中断して上記発光素子を上記基板上に据え付ける段階と、を含む。
【選択図】図７
【解決手段】表示装置の製造方法は、ステージ上に第１及び第２電極が形成された画素領域を含む基板を配置する段階と、上記画素領域に発光素子を提供する段階と、上記画素領域に表面弾性波（ｓｕｒｆａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅ）を印加して上記発光素子を上記基板から離隔させる段階と、上記第１及び第２電極に整列信号を印加して上記第１及び第２電極の間に上記発光素子を整列させる段階と、上記表面弾性波の発生を中断して上記発光素子を上記基板上に据え付ける段階と、を含む。
【選択図】図７
【特許請求の範囲】
【請求項1】
ステージ上に第１及び第２電極が形成された画素領域を含む基板を配置する段階と、
前記画素領域に発光素子を提供する段階と、
前記画素領域に表面弾性波（ｓｕｒｆａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅ）を印加して前記発光素子を前記基板から離隔させる段階と、
前記第１及び第２電極に整列信号を印加して、前記第１及び第２電極の相互間に前記発光素子を整列させる段階と、
前記表面弾性波の発生を中断して前記発光素子を前記基板上に据え付ける段階と、を含むことを特徴とする表示装置の製造方法。
前記画素領域に発光素子を提供する段階と、
前記画素領域に表面弾性波（ｓｕｒｆａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅ）を印加して前記発光素子を前記基板から離隔させる段階と、
前記第１及び第２電極に整列信号を印加して、前記第１及び第２電極の相互間に前記発光素子を整列させる段階と、
前記表面弾性波の発生を中断して前記発光素子を前記基板上に据え付ける段階と、を含むことを特徴とする表示装置の製造方法。
【請求項2】
前記発光素子を整列させる段階において、前記表面弾性波が印加された状態で前記整列信号が印加されることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項3】
前記発光素子を据え付ける段階において、前記整列信号が印加された状態で前記表面弾性波の発生が中断されることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項4】
前記ステージと前記基板の間に配置され、前記表面弾性波を発生させる振動発生部を含むことを特徴とする請求項１に記載の表示装置の製造方法。
【請求項5】
前記振動発生部は前記画素領域と重なり合うことを特徴とする請求項４に記載の表示装置の製造方法。
【請求項6】
前記画素領域は第１画素領域と第２画素領域を含み、
前記振動発生部は前記第１画素領域に前記表面弾性波を印加して前記第１画素領域の前記発光素子を前記基板から離隔させることを特徴とする請求項４に記載の表示装置の製造方法。
前記振動発生部は前記第１画素領域に前記表面弾性波を印加して前記第１画素領域の前記発光素子を前記基板から離隔させることを特徴とする請求項４に記載の表示装置の製造方法。
【請求項7】
前記第１画素領域の前記発光素子を前記基板から離隔させた状態で、前記第１画素領域の前記第１及び第２電極に前記整列信号を印加して前記発光素子を整列させることを特徴とする請求項６に記載の表示装置の製造方法。
【請求項8】
前記第１画素領域の前記発光素子を整列させた状態で、前記表面弾性波の発生を中断して前記第１画素領域の前記発光素子を前記基板上に据え付けることを特徴とする請求項７に記載の表示装置の製造方法。
【請求項9】
前記第１画素領域の前記発光素子を前記基板上に据え付けた後、前記振動発生部は前記第１画素領域から前記第２画素領域に移動することを特徴とする請求項８に記載の表示装置の製造方法。
【請求項10】
前記振動発生部は前記第２画素領域に前記表面弾性波を印加して前記第２画素領域の前記発光素子を前記基板から離隔させることを特徴とする請求項９に記載の表示装置の製造方法。
【請求項11】
前記発光素子は、発光素子インク内に分散されて前記画素領域に提供されることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項12】
前記発光素子は、前記表面弾性波によって前記発光素子インク内で前記基板から離隔されることを特徴とする請求項１１に記載の表示装置の製造方法。
【請求項13】
前記発光素子を据え付けた状態で、前記発光素子インクの溶媒を除去する段階をさらに含むことを特徴とする請求項１１に記載の表示装置の製造方法。
【請求項14】
前記発光素子を据え付けた状態で、前記発光素子上に連結電極を形成する段階をさらに含むことを特徴とする請求項１に記載の表示装置の製造方法。
【請求項15】
ステージと、
前記ステージの少なくとも一方の側に備えられる少なくとも１つの電界印加部と、
前記ステージ上に備えられ、表面弾性波を発生させる少なくとも１つの振動発生部と、を含むことを特徴とする表示装置の製造装置。
前記ステージの少なくとも一方の側に備えられる少なくとも１つの電界印加部と、
前記ステージ上に備えられ、表面弾性波を発生させる少なくとも１つの振動発生部と、を含むことを特徴とする表示装置の製造装置。
【請求項16】
前記振動発生部は微細電極を含むことを特徴とする請求項１５に記載の表示装置の製造装置。
【請求項17】
前記微細電極は、交流信号の印加を受けて前記表面弾性波を発生させることを特徴とする請求項１６に記載の表示装置の製造装置。
【請求項18】
前記微細電極は、互いに分離されて交互に配置される第１微細電極及び第２微細電極を含むことを特徴とする請求項１６に記載の表示装置の製造装置。
【請求項19】
前記振動発生部は、前記第１微細電極と電気的に連結された第１電極端子、及び、前記第２微細電極と電気的に連結された第２電極端子をさらに含むことを特徴とする請求項１８に記載の表示装置の製造装置。
【請求項20】
前記電界印加部は、少なくとも１つのプローブピンを備えたプローブヘッドを含むことを特徴とする請求項１５に記載の表示装置の製造装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示装置の製造方法及び製造装置に関する。
【背景技術】
【0002】
情報ディスプレイに関する関心が高まることにより、表示装置に対する研究開発が持続的に行われている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】韓国公開特許第10-2020-0124195号公報
【特許文献2】韓国公開特許第10-2020-0034905号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする課題は、発光素子の整列度を向上させることができる表示装置の製造方法及び製造装置を提供することである。
【0005】
本発明の課題は、以上で言及した課題に制限されない。言及されていない更なる技術的課題は、下記の記載から当業者に明確に理解できるだろう。
【課題を解決するための手段】
【0006】
上記課題を解決するための一実施例による表示装置の製造方法は、ステージ上に第１及び第２電極が形成された画素領域を含む基板を配置する段階と、上記画素領域に発光素子を提供する段階と、上記画素領域に表面弾性波（ｓｕｒｆａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅ）を印加して上記発光素子を上記基板から離隔させる段階と、上記第１及び第２電極に整列信号を印加して上記第１及び第２電極の相互間に上記発光素子を整列させる段階と、上記表面弾性波の発生を中断して上記発光素子を上記基板上に据え付ける段階と、を含む。
【0007】
上記発光素子を整列させる段階において、上記表面弾性波が印加された状態で上記整列信号が印加されうる。
【0008】
上記発光素子を据え付ける段階において、上記整列信号が印加された状態で上記表面弾性波の発生が中断されうる。
【0009】
上記ステージと上記基板との間に配置されて、上記表面弾性波を発生させる、振動発生部を含むことができる。
【0010】
上記振動発生部は上記画素領域と重畳する（重なり合う）ことができる。
【0011】
上記画素領域は第１画素領域と第２画素領域を含み、上記振動発生部は、上記第１画素領域に上記表面弾性波を印加することで、上記第１画素領域の上記発光素子を上記基板から離隔させることができる。
【0012】
上記第１画素領域の上記発光素子を上記基板から離隔させた状態で、上記第１画素領域の上記第１及び第２電極に上記整列信号を印加することで、上記発光素子を整列させることができる。
【0013】
上記第１画素領域の上記発光素子を整列させた状態で、上記表面弾性波の発生を中断することで、上記第１画素領域の上記発光素子を上記基板上に据え付けることができる。
【0014】
上記第１画素領域の上記発光素子を上記基板上に据え付けた後、上記振動発生部は、上記第１画素領域から上記第２画素領域に移動することができる。
【0015】
上記振動発生部は、上記第２画素領域に上記表面弾性波を印加することで、上記第２画素領域の上記発光素子を上記基板から離隔させることができる。
【0016】
上記発光素子は、発光素子インク内に分散されて上記画素領域に提供されうる。
【0017】
上記発光素子は、上記表面弾性波によって上記発光素子インク内で上記基板から離隔されうる。
【0018】
上記表示装置の製造方法は、上記発光素子を据え付けた状態で、上記発光素子インクの溶媒を除去する段階をさらに含むことができる。
【0019】
上記表示装置の製造方法は、上記発光素子を据え付けた状態で、上記発光素子上に連結電極を形成する段階をさらに含むことができる。
【0020】
上記課題を解決するための一実施例による表示装置の製造装置は、ステージと、上記ステージの少なくとも一側に備えられる少なくとも１つの電界印加部と、上記ステージ上に備えられ、表面弾性波を発生させる少なくとも１つの振動発生部と、を含む。
【0021】
上記振動発生部は微細電極を含むことができる。
【0022】
上記微細電極は、交流信号の印加を受けて上記表面弾性波を発生させることができる。
【0023】
上記微細電極は、互いに分離されて交互に配置される第１微細電極及び第２微細電極を含むことができる。
【0024】
上記振動発生部は、上記第１微細電極と電気的に連結された第１電極端子、及び、上記第２微細電極と電気的に連結された第２電極端子をさらに含むことができる。
【0025】
上記電界印加部は、少なくとも１つのプローブピンを備えたプローブヘッドを含むことができる。
【0026】
その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。
【発明の効果】
【0027】
本発明の実施例によると、発光素子を整列させる過程において、各画素領域に表面弾性波を印加して発光素子を基板から離隔させることができる。これにより、発光素子は、基板から離隔された状態で容易に整列され、整列が完了した状態で基板上に据え付けられうる。即ち、発光素子が整列されていない状態で、発光素子インク内にて沈降して基板上に据え付けられることを防止することができるため、発光素子の整列度を向上させることができる。
【0028】
実施例による効果は、以上で例示された内容により制限されず、更なる多様な効果が本明細書内に含まれている。
【図面の簡単な説明】
【0029】
【図1】一実施例による発光素子を示す斜視図である。
【図2】一実施例による発光素子を示す断面図である。
【図3】一実施例による表示装置を示す平面図である。
【図4】一実施例による画素を示す回路図である。
【図5】一実施例による画素を示す断面図である。
【図6】一実施例による画素を示す断面図である。
【図7】一実施例による表示装置の製造装置を概略的に示す断面図である。
【図8】一実施例による表示装置の製造方法を説明する工程段階別の断面図である。
【図9】一実施例による表示装置の製造方法を説明する工程段階別の断面図である。
【図10】一実施例による表示装置の製造方法を説明する工程段階別の断面図である。
【図11】一実施例による表示装置の製造方法を説明する工程段階別の断面図である。
【図12】一実施例による表示装置の製造方法を説明する工程段階別の断面図である。
【図13】一実施例による表示装置の製造方法を説明する工程段階別の断面図である。
【図14】一実施例による表示装置の製造方法を説明する工程段階別の断面図である。
【図15】一実施例による表示装置の製造方法を説明する工程段階別の断面図である。
【図16】一実施例による表示装置の製造方法を説明する工程段階別の断面図である。
【図17】一実施例による表示装置の製造方法を説明する工程段階別の断面図である。
【図18】一実施例による表示装置の製造方法を説明する工程段階別の断面図である。
【発明を実施するための形態】
【0030】
本発明の利点及び特徴、そしてこれを達成する方法は、添付の図面と共に詳細に後述する実施例を参照すると明確になるだろう。しかし、本発明は、以下に開示される実施例に限定されず、異なる多様な形態で具現されることができる。本実施例は本発明の開示が完全になるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に説明するために提供されるものであり、本発明は請求項の範疇により定義される。
【0031】
本明細書に用いられる用語は実施例を説明するためのものであり、本発明を制限するものではない。本明細書において、単数形は特に言及しない限り、複数形も含む。明細書に用いられる「含む（ｃｏｍｐｒｉｓｅｓ）」及び／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」は、言及された構成要素、段階、動作及び／または素子に１つ以上の他の構成要素、段階、動作及び／または素子が、存在するかまたは追加されることを排除しない。
【0032】
また、「連結」または「接続」は、物理的及び／または電気的な連結または接続を包括的に意味することができる。また、これは直接的または間接的な連結または接続、及び一体型または非一体型の連結または接続を、包括的に意味することができる。
【0033】
素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層の「上（ｏｎ）」にというときには、他の素子の真上または中間に他の層または他の素子を介在した場合をすべて含む。明細書の全体にわたって同じ参照符号は同じ構成要素を指す。
【0034】
第１、第２などが様々な構成要素を説明するために用いられるが、当該構成要素はこの用語によって制限されない。これらの用語は、１つの構成要素を他の構成要素と区別するためだけに用いられる。従って、以下に言及される第１構成要素は本発明の技術的思想内で第２構成要素であってもよいことは言うまでもない。
【0035】
以下、添付の図面を参照して本発明の実施例について詳細に説明する。
【0036】
【0037】
【0038】
発光素子ＬＤは、一方向に沿って延長された柱状に形成されてもよい。発光素子ＬＤは、第１端部ＥＰ１と第２端部ＥＰ２を有することができる。発光素子ＬＤの第１端部ＥＰ１には、第１及び第２半導体層１１、１３の何れか１つが配置されてもよい。発光素子ＬＤの第２端部ＥＰ２には第１及び第２半導体層１１、１３の残り１つが配置されてもよい。例えば、発光素子ＬＤの第１端部ＥＰ１には第１半導体層１１が配置され、発光素子ＬＤの第２端部ＥＰ２には第２半導体層１３が配置されるのでありうる。
【0039】
実施例に応じて、発光素子ＬＤは、エッチング方式などにより柱状に製造された発光素子であってもよい。本明細書において、柱状とは円柱または多角柱などの、縦横比（アスペクト比＝径方向寸法÷長さ方向寸法）が１より大きい、ロッド状（ｒｏｄ－ｌｉｋｅ ｓｈａｐｅ）、またはバー状（ｂａｒ－ｌｉｋｅ ｓｈａｐｅ）を包括し、その断面の形状は限定されない。
【0040】
発光素子ＬＤは、ナノメートルスケール乃至マイクロメートルスケール（ｎａｎｏｍｅｔｅｒ ｓｃａｌｅ ｔｏ ｍｉｃｒｏｍｅｔｅｒ ｓｃａｌｅ）の程度に小さなサイズあってもよい。例えば、発光素子ＬＤはそれぞれナノメートルスケール乃至マイクロメートルスケールの範囲の直径Ｄ（または、幅）及び／または長さＬであってもよい。但し、発光素子ＬＤのサイズはこれに制限されず、発光素子ＬＤを用いた発光装置を光源として利用する各種の装置、例えば、表示装置などの設計条件に応じて発光素子ＬＤのサイズは多様に変更されてもよい。
【0041】
第１半導体層１１は第１導電型半導体層であってもよい。例えば、第１半導体層１１はｐ型半導体層を含んでもよい。例えば、第１半導体層１１は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうちの少なくとも１つの半導体材料を含み、Ｍｇなどの第１導電型ドーパントがドープされたｐ型半導体層を含んでもよい。但し、第１半導体層１１を構成する物質はこれに限定されず、その他にも様々な物質が第１半導体層１１を構成することができる。
【0042】
活性層１２は、第１半導体層１１と第２半導体層１３との間に配置され、単一量子井戸（ｓｉｎｇｌｅ－ｑｕａｎｔｕｍ ｗｅｌｌ）または多重量子井戸（ｍｕｌｔｉ－ｑｕａｎｔｕｍ ｗｅｌｌ）構造で形成されてもよい。活性層１２の位置は、発光素子ＬＤの種類に応じて多様に変更されてもよい。実施例に応じて、ＡｌＧａＮ、ＩｎＡｌＧａＮなどの物質が活性層１２を形成するのに用いられてもよく、その他にも様々な物質が活性層１２を構成することができる。活性層１２の上部及び／または下部には、導電性ドーパントがドープされたクラッド層（不図示）が形成されてもよい。例えば、クラッド層は、ＡｌＧａＮまたはＩｎＡｌＧａＮで形成されることができる。
【0043】
第２半導体層１３は、活性層１２上に配置され、第１半導体層１１と異なるタイプの半導体層を含んでもよい。第２半導体層１３はｎ型半導体層を含んでもよい。例えば、第２半導体層１３は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうちの何れか１つの半導体材料を含み、Ｓｉ、Ｇｅ、Ｓｎなどの第２導電型ドーパントがドープされたｎ型半導体層を含んでもよい。但し、第２半導体層１３を構成する物質はこれに限定されず、その他にも様々な物質で第２半導体層１３を構成することができる。
【0044】
発光素子ＬＤの両端に、しきい値電圧以上の電圧を印加すると、活性層１２で電子－正孔対が結合して発光素子ＬＤが発光するようになる。このような原理を利用して発光素子ＬＤの発光を制御することで、発光素子ＬＤを表示装置の画素を始めとする様々な発光装置の光源として利用することができる。
【0045】
電極層１４は発光素子ＬＤの第１端部ＥＰ１及び／または第２端部ＥＰ２上に配置されてもよい。図２には第１半導体層１１上に電極層１４が形成される場合を例示したが、必ずしもこれに限定されるものではない。例えば、第２半導体層１３上に別の電極層がさらに配置されうる。
【0046】
電極層１４は、透明な金属または透明な金属酸化物を含んでもよい。例えば、電極層１４は、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、及び亜鉛スズ酸化物（ＺＴＯ）のうちの少なくとも１つを含むことができるが、必ずしもこれに限定されない。このように、電極層１４が透明な金属または透明な金属酸化物からなる場合、発光素子ＬＤの活性層１２で生成された光が、電極層１４を通って発光素子ＬＤの外部に放出されうる。
【0047】
発光素子ＬＤは表面に形成された絶縁膜ＩＮＦをさらに含んでもよい。絶縁膜ＩＮＦは、第１半導体層１１、活性層１２、第２半導体層１３、及び／または電極層１４の表面上に直接配置されてもよい。絶縁膜ＩＮＦは、異なる極性を有する発光素子ＬＤの第１及び第２端部ＥＰ１、ＥＰ２を露出することができる。実施例に応じて、絶縁膜ＩＮＦは、発光素子ＬＤの第１及び第２端部ＥＰ１、ＥＰ２に隣接する電極層１４及び／または第２半導体層１３の側部を露出することができる。
【0048】
絶縁膜ＩＮＦは、アルミニウム酸化物（ＡｌＯｘ）、アルミニウム窒化物（ＡｌＮｘ）、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、及びチタン酸化物（ＴｉＯｘ）のうちの少なくとも１つを含んでもよい。例えば、絶縁膜ＩＮＦは二重層からなり、上記二重層を構成する各層は互いに異なる物質を含んでもよい。この場合、絶縁膜ＩＮＦの二重層を構成する各層は異なる工程によって形成されてもよい。一実施例において、絶縁膜ＩＮＦは、アルミニウム酸化物（ＡｌＯｘ）層と、シリコン酸化物（ＳｉＯｘ）層とからなる二重層で構成されてもよいが、必ずしもこれに限定されない。実施例に応じて、絶縁膜ＩＮＦは省略されてもよい。
【0049】
発光素子ＬＤの表面上に絶縁膜ＩＮＦが提供される場合、活性層１２が少なくとも１つの電極（例えば、発光素子ＬＤの両端に連結される電極のうちの少なくとも１つの電極）などと短絡することを防止することができる。これにより、発光素子ＬＤの電気的安定性を確保することができる。また、発光素子ＬＤの表面欠陥を最小化して、寿命及び効率を向上させることができる。
【0050】
上述した発光素子ＬＤを含む発光装置は、表示装置をはじめ、光源を必要とする様々な種類の装置に利用することができる。例えば、表示パネルの各画素内に発光素子ＬＤを配置し、発光素子ＬＤを各画素の光源として利用することができる。但し、発光素子ＬＤの適用分野は、上述した例に限定されない。例えば、発光素子ＬＤは、照明装置などの光源を必要とする他の種類の装置にも利用することができる。
【0051】
図３は、一実施例による表示装置を示す平面図である。
【0052】
【0053】
表示パネルＰＮＬの各画素ユニットＰＸＵ及びこれを構成する各画素は、少なくとも１つの発光素子ＬＤを含んでもよい。説明の便宜上、図３では、表示領域ＤＡを中心として表示パネルＰＮＬの構造を簡単に示す。但し、実施例に応じて図示されていない少なくとも１つの駆動回路部（例えば、走査駆動部及びデータ駆動部のうち少なくとも１つ）、配線、及び／または、パッドが、表示パネルＰＮＬにさらに配置されてもよい。
【0054】
図３を参照すると、表示パネルＰＮＬは、基板ＳＵＢ及び基板ＳＵＢ上に配置された画素ユニットＰＸＵを含んでもよい。画素ユニットＰＸＵは、第１画素ＰＸＬ１、第２画素ＰＸＬ２及び／または第３画素ＰＸＬ３を含んでもよい。以下では、第１画素ＰＸＬ１、第２画素ＰＸＬ２及び第３画素ＰＸＬ３のうちの少なくとも１つの画素を任意で指す場合や、２種類以上の画素を包括的に指す場合に、「画素ＰＸＬ」または「複数の画素ＰＸＬ」という。
【0055】
基板ＳＵＢは、表示パネルＰＮＬのベース部材を構成するもので、硬性または軟性の基板やフィルムであってもよい。例えば、基板ＳＵＢは、ガラスまたは強化ガラスからなる硬性基板、プラスチックまたは金属材質の軟性基板（または、薄膜フィルム）からなってもよく、基板ＳＵＢの材料及び／または物性は特に限定されない。
【0056】
表示パネルＰＮＬ及びこれを形成するための基板ＳＵＢは、映像を表示するための表示領域ＤＡ及び表示領域ＤＡを除いた非表示領域ＮＤＡを含んでもよい。表示領域ＤＡには画素ＰＸＬが配置されてもよい。非表示領域ＮＤＡには、表示領域ＤＡの画素ＰＸＬに連結される各種の配線、パッド及び／または内蔵回路部が配置されうる。画素ＰＸＬは、ストライプ（ｓｔｒｉｐｅ）またはペンタイル（ＰＥＮＴＩＬＥTM）の配列構造などに応じて規則的に配列されてもよい。但し、画素ＰＸＬの配列構造はこれに限定されず、画素ＰＸＬは、様々な構造及び／または方法でもって表示領域ＤＡに配列されうる。
【0057】
実施例に応じて、表示領域ＤＡには、異なる色の光を放出する２種類以上の画素ＰＸＬが配置されてもよい。例えば、表示領域ＤＡには、第１色の光を放出する第１画素ＰＸＬ１、第２色の光を放出する第２画素ＰＸＬ２、及び第３色の光を放出する第３画素ＰＸＬ３が配列されることができる。互いに隣接するように配置された少なくとも１つの第１～第３画素ＰＸＬ１、ＰＸＬ２、ＰＸＬ３は、様々な色の光を放出することができる１つの画素ユニットＰＸＵを構成することができる。例えば、第１～第３画素ＰＸＬ１、ＰＸＬ２、ＰＸＬ３は、それぞれ所定の色の光を放出するサブ画素であってもよい。実施例に応じて、第１画素ＰＸＬ１は赤色の光を放出する赤色画素であり、第２画素ＰＸＬ２は緑色の光を放出する緑色画素であり、第３画素ＰＸＬ３は青色の光を放出する青色画素であってもよいが、これに限定されない。
【0058】
一実施例において、第１画素ＰＸＬ１、第２画素ＰＸＬ２及び第３画素ＰＸＬ３は、同じ色の光を放出する発光素子を備えるが、それぞれの発光素子上に配置された互いに異なる色のカラー変換層及び／またはカラーフィルタを含むことで、それぞれ第１色、第２色及び第３色の光を放出することができる。他の実施例において、第１画素ＰＸＬ１、第２画素ＰＸＬ２及び第３画素ＰＸＬ３は、それぞれ第１色の発光素子、第２色の発光素子及び第３色の発光素子を光源として備えることで、それぞれ第１色、第２色及び第３色の光を放出することもできる。但し、それぞれの画素ユニットＰＸＵを構成する画素ＰＸＬの色、種類、及び／または数などは特に限定されない。即ち、それぞれの画素ＰＸＬが放出する光の色は多様に変更されうる。
【0059】
画素ＰＸＬは、所定の制御信号（例えば、走査信号及びデータ信号）及び／または所定の電源（例えば、第１電源及び第２電源）によって駆動する、少なくとも１つの光源を含んでもよい。一実施例において、上記光源は、図１及び図２の実施例のうちの何れか１つの実施例による少なくとも１つの発光素子ＬＤ、例えば、ナノメートルスケールないしマイクロメートルスケールの程度に小さいサイズの超小型柱型発光素子ＬＤを含んでもよい。但し、必ずしもこれに限定されるものではなく、その他にも様々な種類の発光素子ＬＤが画素ＰＸＬの光源として利用されてもよい。
【0060】
一実施例において、それぞれの画素ＰＸＬは能動型画素からなってもよい。但し、表示装置に適用できる画素ＰＸＬの種類、構造、及び／または駆動方式は特に限定されない。例えば、それぞれの画素ＰＸＬは、多様な構造及び／または駆動方式が受動型または能動型の発光表示装置の画素で構成されてもよい。
【0061】
図４は一実施例による画素を示す回路図である。
【0062】
実施例に応じて、図４に示された画素ＰＸＬは、図３の表示パネルＰＮＬに備えられた第１画素ＰＸＬ１、第２画素ＰＸＬ２及び第３画素ＰＸＬ３のうちの何れか１つであってもよい。第１画素ＰＸＬ１、第２画素ＰＸＬ２及び第３画素ＰＸＬ３は、実質的に互いに同一または類似する構造であってもよい。
【0063】
図４を参照すると、画素ＰＸＬは、データ信号に対応する輝度の光を生成するための発光部ＬＳＵと、発光部ＬＳＵを駆動するための画素回路ＰＸＣと、を含んでもよい。
【0064】
発光部ＬＳＵは、第１電源ＶＤＤと第２電源ＶＳＳの間に連結された少なくとも１つの発光素子ＬＤを含んでもよい。例えば、発光部ＬＳＵは、画素回路ＰＸＣ及び第１電源線ＰＬ１を経由して第１電源ＶＤＤに連結される第１電極ＥＬＴ１と、第２電源線ＰＬ２を介して第２電源ＶＳＳに連結される第２電極ＥＬＴ２と、第１及び第２電極ＥＬＴ１、ＥＬＴ２の間に電気的に連結される複数の発光素子ＬＤと、を含んでもよい。一実施例において、第１電極ＥＬＴ１はアノード電極で、第２電極ＥＬＴ２はカソード電極であってもよい。
【0065】
発光素子ＬＤのそれぞれは、第１電極ＥＬＴ１及び／または画素回路ＰＸＣを介して第１電源ＶＤＤに連結される第１端部と、第２電極ＥＬＴ２を介して第２電源ＶＳＳに連結される第２端部と、を含んでもよい。即ち、発光素子ＬＤは、第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に、順方向に連結されうる。第１電源ＶＤＤと第２電源ＶＳＳの間に順方向に連結された各発光素子ＬＤは、それぞれの有効光源を構成し、当該有効光源が集まって画素ＰＸＬの発光部ＬＳＵを構成することができる。
【0066】
第１電源ＶＤＤと第２電源ＶＳＳとは、発光素子ＬＤが発光できるように異なる電位を有することができる。例えば、第１電源ＶＤＤは高電位電源に設定され、第２電源ＶＳＳは低電位電源に設定されることができる。ここで、第１電源ＶＤＤと第２電源ＶＳＳとの電位差は、少なくとも画素ＰＸＬの発光期間の間、発光素子ＬＤのしきい値電圧以上に設定されうる。
【0067】
それぞれの発光部ＬＳＵを構成する発光素子ＬＤの一端部は、発光部ＬＳＵの一電極（例えば、各画素ＰＸＬの第１電極ＥＬＴ１）を介して画素回路ＰＸＣに共通して連結され、画素回路ＰＸＣ及び第１電源線ＰＬ１を介して第１電源ＶＤＤに連結されるのでありうる。発光素子ＬＤの他端部は、発光部ＬＳＵの他の電極（例えば、各画素ＰＸＬの第２電極ＥＬＴ２）及び第２電源線ＰＬ２を介して第２電源ＶＳＳに共通して連結されうる。
【0068】
発光素子ＬＤは、該当画素回路ＰＸＣを介して供給される駆動電流に対応する輝度で発光することができる。例えば、それぞれのフレーム期間の間、画素回路ＰＸＣは該当フレームで表現する階調値に対応する駆動電流を発光部ＬＳＵに供給することができる。発光部ＬＳＵに供給された駆動電流は、順方向に連結された発光素子ＬＤに分けられて流れうる。これにより、それぞれの発光素子ＬＤがそれに流れる電流に相応する輝度で発光しながら、発光部ＬＳＵが駆動電流に対応する輝度の光を放出することができる。
【0069】
画素回路ＰＸＣは、第１電源ＶＤＤと第１電極ＥＬＴ１の間に連結されうる。画素回路ＰＸＣは、該当画素ＰＸＬの走査線Ｓｉ及びデータ線Ｄｊに連結されうる。例えば、画素ＰＸＬが表示領域ＤＡのｉ（ｉは自然数）番目の水平ライン（行）及びｊ（ｊは自然数）番目の垂直ライン（列）に配置される場合、画素回路ＰＸＣは、表示領域ＤＡのｉ番目の走査線Ｓｉ及びｊ番目のデータ線Ｄｊに連結されうる。
【0070】
実施例に応じて、画素回路ＰＸＣは、複数のトランジスタＴ１、Ｔ２、Ｔ３と、少なくとも１つのストレージキャパシタＣｓｔと、を含んでもよい。
【0071】
第１トランジスタＴ１は、第１電源ＶＤＤと発光部ＬＳＵの間に連結されうる。例えば、第１トランジスタＴ１の第１電極（例えば、ドレイン電極）は第１電源ＶＤＤに連結され、第１トランジスタＴ１の第２電極（例えば、ソース電極）は第１電極ＥＬＴ１に連結されるのであってもよい。第１トランジスタＴ１のゲート電極は第１ノードＮ１に連結されうる。当該第１トランジスタＴ１は、第１ノードＮ１の電圧に対応して発光部ＬＳＵに供給される駆動電流を制御することができる。即ち、第１トランジスタＴ１は、画素ＰＸＬの駆動電流を制御する駆動トランジスタであってもよい。
【0072】
第２トランジスタＴ２は、データ線Ｄｊと第１ノードＮ１の間に連結されうる。例えば、第２トランジスタＴ２の第１電極はデータ線Ｄｊに連結され、第２トランジスタＴ２の第２電極は第１ノードＮ１に連結されるのでありうる。第２トランジスタＴ２のゲート電極は走査線Ｓｉに連結されうる。当該第２トランジスタＴ２は走査線Ｓｉからゲートオン電圧（例えば、ローレベルの電圧）の走査信号ＳＳｉが供給されると、ターンオンされて、データ線Ｄｊと第１ノードＮ１を電気的に連結することができる。
【0073】
それぞれのフレーム期間毎に、該当フレームのデータ信号ＤＳｊがデータ線Ｄｊに供給され、データ信号ＤＳｊは、ゲートオン電圧の走査信号ＳＳｉが供給される期間の間にターンオンされた第２トランジスタＴ２を介して、第１ノードＮ１に伝達されうる。即ち、第２トランジスタＴ２は、それぞれのデータ信号ＤＳｊを画素ＰＸＬの内部に伝達するためのスイッチングトランジスタであってもよい。
【0074】
第３トランジスタＴ３は、第１トランジスタＴ１とセンシング線ＳＬｊの間に連結されうる。例えば、第３トランジスタＴ３の一電極は第１電極ＥＬＴ１に連結された第１トランジスタＴ１の第２電極（例えば、ソース電極）に連結され、第３トランジスタＴ３の他の電極はセンシング線ＳＬｊに連結されるのでありうる。一方、センシング線ＳＬｊが省略される場合、第３トランジスタＴ３の他の電極はデータ線Ｄｊに連結されてもよい。
【0075】
第３トランジスタＴ３のゲート電極は、センシング制御線ＳＣＬｉに連結されることができる。センシング制御線ＳＣＬｉが省略される場合、第３トランジスタＴ３のゲート電極は走査線Ｓｉに連結されてもよい。当該第３トランジスタＴ３は、所定のセンシング期間の間センシング制御線ＳＣＬｉに供給されるゲートオン電圧（例えば、ハイレベルの電圧）のセンシング制御信号ＳＣＳｉによってターンオンされてセンシング線ＳＬｊと第１トランジスタＴ１を電気的に連結することができる。
【0076】
実施例に応じて、センシング期間は、表示領域ＤＡに配置された画素ＰＸＬのそれぞれの特性（例えば、第１トランジスタＴ１のしきい値電圧など）を抽出する期間であってもよい。上記センシング期間の間、データ線Ｄｊ及び第２トランジスタＴ２を介して、第１ノードＮ１に第１トランジスタＴ１がターンオンできる所定の基準電圧を供給するか、それぞれの画素ＰＸＬを電流源などに連結することで、第１トランジスタＴ１をターンオンさせることができる。また、第３トランジスタＴ３にゲートオン電圧のセンシング制御信号ＳＣＳｉを供給して第３トランジスタＴ３をターンオンさせることで、第１トランジスタＴ１をセンシング線ＳＬｊに連結することができる。その後、センシング線ＳＬｊを介してセンシング信号ＳＥＮｊを獲得し、センシング信号ＳＥＮｊを利用して第１トランジスタＴ１のしきい値電圧などを含む各画素ＰＸＬの特性を検出することができる。各画素ＰＸＬの特性に対する情報は、表示領域ＤＡに配置された画素ＰＸＬの間の特性偏差が補償されるように映像データを変換するのに利用することができる。
【0077】
ストレージキャパシタＣｓｔの一電極は第１トランジスタＴ１の第２電極に連結され、他の電極は第１ノードＮ１に連結されることができる。ストレージキャパシタＣｓｔは、それぞれのフレーム期間の間第１ノードＮ１に供給されるデータ信号ＤＳｊに対応する電圧を充電することができる。
【0078】
また、図４には、それぞれの発光部ＬＳＵを構成する有効光源、即ち、発光素子ＬＤがすべて並列に連結された実施例を示したが、必ずしもこれに限定されるものではない。例えば、各画素ＰＸＬの発光部ＬＳＵは少なくとも２段の直列構造を含むように構成されてもよい。この場合、各直列段を構成する発光素子は、少なくとも１つの中間電極によって互いに直列連結されることができる。
【0079】
【0080】
図５及び図６では、画素回路（図４のＰＸＣ）を構成する様々な回路素子のうちの第１トランジスタＴ１を図示し、第１トランジスタＴ１と第２トランジスタＴ２を区別して明記する必要がない場合には「トランジスタＴ」と包括して称する。一方、トランジスタＴの構造及び／または層別の位置などは図５及び図６に示された実施例に限定されるものではなく、実施例に応じて多様に変更されてもよい。
【0081】
図５及び図６を参照すると、一実施例による画素ＰＸＬ及びこれを備えた表示パネルＰＮＬの基板ＳＵＢ上には、画素回路ＰＸＣを構成する回路素子（例えば、トランジスタＴ及びストレージキャパシタＣｓｔ）、及びこれに連結される各種の配線を含む回路層ＰＣＬが配置されてもよい。回路層ＰＣＬ上には、発光部ＬＳＵを構成する第１及び第２電極ＥＬＴ１、ＥＬＴ２、発光素子ＬＤ、及び／または第１及び第２連結電極ＣＮＥ１、ＣＮＥ２が配置されうる。
【0082】
基板ＳＵＢは、ベース部材を構成するもので、硬性または軟性の基板やフィルムであってもよい。例えば、基板ＳＵＢは、ガラスまたは強化ガラスからなる硬性基板、プラスチックまたは金属材質の軟性基板（または、薄膜フィルム）、または少なくとも一層の絶縁層であってもよい。基板ＳＵＢの材料及び／または物性は特に限定されない。一実施例において、基板ＳＵＢは実質的に透明であってもよい。ここで、実質的に透明とは、所定の透過度以上に光を透過させることができることを意味することができる。他の実施例において、基板ＳＵＢは半透明または不透明であってもよい。また、基板ＳＵＢは、実施例に応じて反射性物質を含んでもよい。
【0083】
基板ＳＵＢ上にはトランジスタＴが配置されてもよい。トランジスタＴは、それぞれ半導体パターンＳＣＰ、ゲート電極ＧＡＴ、及び、第１及び第２トランジスタ電極ＴＥ１、ＴＥ２を含んでもよい。
【0084】
基板ＳＵＢ上にはバッファ層ＢＦＬが配置されてもよい。バッファ層ＢＦＬはそれぞれの回路素子に不純物が拡散するのを防止することができる。バッファ層ＢＦＬは、単一層からなってもよいが、少なくとも２重層以上の多重層からなってもよい。バッファ層ＢＦＬが多重層からなる場合、各層は同じ材料または異なる材料からなってもよい。
【0085】
バッファ層ＢＦＬ上には半導体パターンＳＣＰが配置されてもよい。例えば、半導体パターンＳＣＰは、それぞれ第１トランジスタ電極ＴＥ１に接触される第１領域と、第２トランジスタ電極ＴＥ２に接触される第２領域と、上記第１及び第２領域の間に位置するチャネル領域と、を含んでもよい。実施例に応じて、上記第１及び第２領域のうち１つはソース領域で、残り１つはドレイン領域であってもよい。
【0086】
実施例に応じて、半導体パターンＳＣＰはポリシリコン、アモルファスシリコン、酸化物半導体などからなってもよい。また、半導体パターンＳＣＰのチャネル領域は不純物がドープされていない半導体パターンであって真性半導体であってもよく、半導体パターンＳＣＰの第１及び第２領域はそれぞれ所定の不純物がドープされた半導体であってもよい。
【0087】
半導体パターンＳＣＰ上にはゲート絶縁層ＧＩが配置されてもよい。例えば、ゲート絶縁層ＧＩは半導体パターンＳＣＰとゲート電極ＧＡＴの間に配置されることができる。ゲート絶縁層ＧＩは単一層または多重層からなってもよく、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム窒化物（ＡｌＮｘ）、アルミニウム酸化物（ＡｌＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、またはチタン酸化物（ＴｉＯｘ）を含む様々な種類の無機物質を含んでもよい。
【0088】
ゲート絶縁層ＧＩ上にはゲート電極ＧＡＴが配置されてもよい。ゲート電極ＧＡＴはゲート絶縁層ＧＩ上において半導体パターンＳＣＰと第３方向（Ｚ軸方向）に重畳するように配置されることができる。
【0089】
ゲート電極ＧＡＴ上には第１層間絶縁層ＩＬＤ１が配置されてもよい。例えば、第１層間絶縁層ＩＬＤ１は、ゲート電極ＧＡＴと、第１及び第２トランジスタ電極ＴＥ１、ＴＥ２との間に配置されてもよい。第１層間絶縁層ＩＬＤ１は、単一層または多重層からなってもよく、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム窒化物（ＡｌＮｘ）、アルミニウム酸化物（ＡｌＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、またはチタン酸化物（ＴｉＯｘ）を含む様々な種類の無機物質を含んでもよい。
【0090】
第１層間絶縁層ＩＬＤ１上には、第１及び第２トランジスタ電極ＴＥ１、ＴＥ２が配置されてもよい。第１及び第２トランジスタ電極ＴＥ１、ＴＥ２は、半導体パターンＳＣＰと第３方向（Ｚ軸方向）に重なり合うように配置されてもよい。第１及び第２トランジスタ電極ＴＥ１、ＴＥ２は、半導体パターンＳＣＰと電気的に連結されうる。例えば、第１トランジスタ電極ＴＥ１は、第１層間絶縁層ＩＬＤ１及びゲート絶縁層ＧＩを貫通するコンタクトホールを介して、半導体パターンＳＣＰの第１領域と電気的に連結されてもよい。第２トランジスタ電極ＴＥ２は、第１層間絶縁層ＩＬＤ１及びゲート絶縁層ＧＩを貫通するコンタクトホールを介して、半導体パターンＳＣＰの第２領域と電気的に連結されてもよい。実施例に応じて、第１及び第２トランジスタ電極ＴＥ１、ＴＥ２のうちの、何れか１つはソース電極で、残り１つはドレイン電極であってもよい。
【0091】
第１層間絶縁層ＩＬＤ１上には電源線ＰＬが配置されてもよい。電源線ＰＬは、第１及び第２トランジスタ電極ＴＥ１、ＴＥ２と同じ層に配置されうる。即ち、電源線ＰＬは第１及び第２トランジスタ電極ＴＥ１、ＴＥ２と同じ導電層からなってもよい。例えば、電源線ＰＬは第１及び第２トランジスタ電極ＴＥ１、ＴＥ２と同じ工程で同時に形成されてもよいが、必ずしもこれに限定されない。
【0092】
第１及び第２トランジスタ電極ＴＥ１、ＴＥ２と電源線ＰＬ上には、第２層間絶縁層ＩＬＤ２が配置されてもよい。第２層間絶縁層ＩＬＤ２は、単一層または多重層からなってもよく、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム窒化物（ＡｌＮｘ）、アルミニウム酸化物（ＡｌＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、またはチタン酸化物（ＴｉＯｘ）を含む様々な種類の無機物質を含んでもよい。
【0093】
トランジスタＴを含む回路素子の上部には保護層ＰＳＶが配置されてもよい。保護層ＰＳＶは、下部段差を平坦化するために有機物質からなるのでありうる。例えば、保護層ＰＳＶは、アクリル系樹脂（ａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｓｉｎ）、ポリエステル系樹脂（ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルファイド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）などの有機物質を含んでもよい。但し、必ずしもこれに限定されるものではなく、保護層ＰＳＶはシリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム窒化物（ＡｌＮｘ）、アルミニウム酸化物（ＡｌＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、またはチタン酸化物（ＴｉＯｘ）を含む様々な種類の無機物質を含んでもよい。
【0094】
回路層ＰＣＬの保護層ＰＳＶ上には、パターンＢＮＰ、第１及び第２電極ＥＬＴ１、ＥＬＴ２、発光素子ＬＤ、及び／または第１及び第２連結電極ＣＮＥ１、ＣＮＥ２を含む表示層ＤＰＬが提供されてもよい。
【0095】
パターンＢＮＰは保護層ＰＳＶ上に配置されてもよい。パターンＢＮＰは、実施例に応じて多様な形状を有することができる。一実施例において、パターンＢＮＰは、基板ＳＵＢ上において第３方向（Ｚ軸方向）に突出した形状であってもよい。また、パターンＢＮＰは、基板ＳＵＢに対して所定の角度で傾いた傾斜面を有するように形成されてもよい。但し、必ずしもこれに限定されず、パターンＢＮＰは、曲面または階段状などの側壁を有することができる。例えば、パターンＢＮＰは、半円または半楕円状などの断面を有することができる。
【0096】
パターンＢＮＰの上部に配置される電極及び絶縁層は、パターンＢＮＰに対応する形状を有することができる。例えば、パターンＢＮＰ上に配置される第１及び第２電極ＥＬＴ１、ＥＬＴ２は、パターンＢＮＰの形状に相応する形状の斜面または曲面を含んでもよい。これにより、パターンＢＮＰは、上部に提供された第１及び第２電極ＥＬＴ１、ＥＬＴ２とともに発光素子ＬＤから放出される光を画素ＰＸＬの前面方向、即ち、第３方向（Ｚ軸方向）に誘導して表示パネルＰＮＬの出光効率を向上させる反射部材として機能することができる。
【0097】
パターンＢＮＰは、少なくとも１つの有機物質及び／または無機物質を含んでもよい。例えば、パターンＢＮＰは、アクリル系樹脂（ａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｓｉｎ）、ポリエステル系樹脂（ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルファイド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）などの有機物質を含んでもよい。但し、必ずしもこれに限定されず、パターンＢＮＰは、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム窒化物（ＡｌＮｘ）、アルミニウム酸化物（ＡｌＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、またはチタン酸化物（ＴｉＯｘ）を含む様々な種類の無機物質を含んでもよい。
【0098】
保護層ＰＳＶとパターンＢＮＰ上には第１及び第２電極ＥＬＴ１、ＥＬＴ２が配置されてもよい。第１及び第２電極ＥＬＴ１、ＥＬＴ２は、画素ＰＸＬ内において互いに離隔されるように配置されてもよい。第１及び第２電極ＥＬＴ１、ＥＬＴ２は上述したように発光素子ＬＤの整列段階において整列信号の供給を受けることができる。これにより、第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に電界が形成され、各画素ＰＸＬに供給された発光素子ＬＤが、第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に整列されうる。
【0099】
第１及び第２電極ＥＬＴ１、ＥＬＴ２はそれぞれ少なくとも１つの導電物質を含んでもよい。例えば、第１及び第２電極ＥＬＴ１、ＥＬＴ２は、それぞれ銀（Ａｇ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）などを含む様々な金属物質のうち少なくとも１つの金属またはこれを含む合金、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）、アルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム亜鉛酸化物（ＧＺＯ）、亜鉛スズ酸化物（ＺＴＯ）、またはガリウムスズ酸化物（ＧＴＯ）などの導電性酸化物、及びＰＥＤＯＴのような導電性高分子のうち少なくとも１つの導電物質を含んでもよいが、必ずしもこれに限定されない。
【0100】
第１及び第２電極ＥＬＴ１、ＥＬＴ２上には、第１絶縁層ＩＮＳ１が配置されてもよい。第１絶縁層ＩＮＳ１は単一層または多重層からなってもよく、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム窒化物（ＡｌＮｘ）、アルミニウム酸化物（ＡｌＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、またはチタン酸化物（ＴｉＯｘ）を含む様々な種類の無機物質を含んでもよい。
【0101】
第１絶縁層ＩＮＳ１上には、一連の発光素子ＬＤが配置されうる。一連の発光素子ＬＤは、第１絶縁層ＩＮＳ１上において、第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に配置されうる。一連の発光素子ＬＤは、発光素子インク内に分散された状態で用意され、インクジェットプリント方式などにより各画素ＰＸＬに供給されうる。例えば、一連の発光素子ＬＤは、揮発性溶媒に分散されて各画素ＰＸＬに提供されてもよい。次いで、第１及び第２電極ＥＬＴ１、ＥＬＴ２を介して整列信号を供給すると、第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に電界が形成されて第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に掛け渡されるように、一連の発光素子ＬＤが整列されるのでありうる。発光素子ＬＤが整列された後には、溶媒を揮発させるか、それ以外の方法で除去して、第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に一連の発光素子ＬＤを安定的に配列することができる。
【0102】
一方、発光素子ＬＤを整列させる過程において、各画素ＰＸＬを含む画素領域に、表面弾性波を印加して、発光素子ＬＤを基板ＳＵＢから離隔させることができる。これにより、発光素子ＬＤは、基板ＳＵＢから離隔された状態で容易に整列され、整列が完了した状態で基板ＳＵＢ上に据え付けられうる。即ち、発光素子ＬＤが、整列されていない状態で、上記発光素子インク内にて沈降して基板ＳＵＢ上に据え付けられるということを防止することができるため、発光素子ＬＤの整列度を向上させることができる。これに対する詳細な説明は図８～図１８を参照して後述する。
【0103】
発光素子ＬＤ上には第２絶縁層ＩＮＳ２が配置されてもよい。第２絶縁層ＩＮＳ２は、発光素子ＬＤ上に部分的に配置されうる。発光素子ＬＤの整列が完了してから発光素子ＬＤ上に第２絶縁層ＩＮＳ２を形成すると、発光素子ＬＤが、整列された位置から離脱することを防止することができる。第２絶縁層ＩＮＳ２は、発光素子ＬＤ上に配置されるが、発光素子ＬＤの第１及び第２端部ＥＰ１、ＥＰ２を露出することができる。
【0104】
第２絶縁層ＩＮＳ２は、単一層または多重層からなるのであってもよく、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム窒化物（ＡｌＮｘ）、アルミニウム酸化物（ＡｌＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、またはチタン酸化物（ＴｉＯｘ）を含む様々な種類の無機物質を含んでもよい。
【0105】
第２絶縁層ＩＮＳ２によって露出された発光素子ＬＤの第１及び第２端部ＥＰ１、ＥＰ２上には、第１及び第２連結電極ＣＮＥ１、ＣＮＥ２がそれぞれ配置されてもよい。第１及び第２連結電極ＣＮＥ１、ＣＮＥ２はそれぞれ発光素子ＬＤの第１及び第２端部ＥＰ１、ＥＰ２上に直接配置され、発光素子ＬＤの第１及び第２端部ＥＰ１、ＥＰ２と接することができる。
【0106】
一実施例において、第１及び第２連結電極ＣＮＥ１、ＣＮＥ２は、互いに同じ層に配置されうる。即ち、第１及び第２連結電極ＣＮＥ１、ＣＮＥ２は、互いに同じ導電層からなるのでありうる。第１及び第２連結電極ＣＮＥ１、ＣＮＥ２は、互いに同じ工程で同時に形成されてもよいが、必ずしもこれに限定されない。
【0107】
他の実施例において、第１及び第２連結電極ＣＮＥ１、ＣＮＥ２は、互いに異なる層に配置されてもよい。例えば、図６に示したように、第１連結電極ＣＮＥ１上に第３絶縁層ＩＮＳ３が配置され、第１連結電極ＣＮＥ１上に第２連結電極ＣＮＥ２が配置されるのであってもよい。このように、第１及び第２連結電極ＣＮＥ１、ＣＮＥ２が、互いに異なる導電層からなる場合、第１連結電極ＣＮＥ１と第２連結電極ＣＮＥ２の間には、第３絶縁層ＩＮＳ３がさらに配置されうる。第３絶縁層ＩＮＳ３は、第１連結電極ＣＮＥ１をカバーするとともに、発光素子ＬＤの第２端部ＥＰ２を露出させるのでありうる。第３絶縁層ＩＮＳ３によって露出された発光素子ＬＤの第２端部ＥＰ２上には、第２連結電極ＣＮＥ２が配置されうる。このように、異なる導電層からなる連結電極ＣＮＥ１、ＣＮＥ２の相互間に第３絶縁層ＩＮＳ３が配置される場合、第３絶縁層ＩＮＳ３によって連結電極ＣＮＥ１、ＣＮＥ２が安定的に分離されうるため、発光素子ＬＤの第１及び第２端部ＥＰ１、ＥＰ２の相互間の電気的安定性を確保することができる。これにより、発光素子ＬＤの第１及び第２端部ＥＰ１、ＥＰ２の相互間でショート欠陥が発生することを効果的に防止することができる。
【0108】
第１及び第２連結電極ＣＮＥ１、ＣＮＥ２は、それぞれ様々な透明導電物質からなるのであってもよい。例えば、第１及び第２連結電極ＣＮＥ１、ＣＮＥ２は、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）、アルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム亜鉛酸化物（ＧＺＯ）、亜鉛スズ酸化物（ＺＴＯ）、またはガリウムスズ酸化物（ＧＴＯ）を含む、様々な透明導電物質のうちの少なくとも１つを含み、所定の透光度を満たすように実質的に透明または半透明に具現されることができる。これにより、発光素子ＬＤの第１及び第２端部ＥＰ１、ＥＰ２から放出された光は、第１及び第２連結電極ＣＮＥ１、ＣＮＥ２を通過して表示パネルＰＮＬの外部に放出されうる。
【0109】
第３絶縁層ＩＮＳ３は、単一層または多重層からなるのであってもよく、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム窒化物（ＡｌＮｘ）、アルミニウム酸化物（ＡｌＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、またはチタン酸化物（ＴｉＯｘ）を含む様々な種類の無機物質を含んでもよい。
【0110】
続いて、上述した一実施例による表示装置の製造装置について説明する。
【0111】
図７は、一実施例による表示装置の製造装置を概略的に示す断面図である。図７には、図１～図６を参照して説明した表示装置を製造するための対象基板ＳＵＢａ上に発光素子ＬＤを供給するとともに発光素子ＬＤを整列させることができる製造装置の実施例を示す。
【0112】
図７を参照すると、表示装置の製造装置は、ステージＳＴ、プリントヘッドＰＵ、電界印加部ＥＵ、及び／または振動発生部ＳＵを含んでもよい。
【0113】
ステージＳＴは、対象基板ＳＵＢａが配置される空間を提供することができる。ステージＳＴの上部にはプリントヘッドＰＵが配置されうる。即ち、プリントヘッドＰＵは、ステージＳＴから第３方向（Ｚ軸方向）に離隔して配置されうる。プリントヘッドＰＵは、対象基板ＳＵＢａに発光素子インクＩＮＫを供給する役割をすることができる。プリントヘッドＰＵは、インクカートリッジといったインク提供部（不図示）と連結され、上記インク提供部から供給された発光素子インクＩＮＫは、プリントヘッドＰＵの内部のノズルＮＺを介して、対象基板ＳＵＢａ上に噴射または吐出がなされうる。
【0114】
発光素子インクＩＮＫは溶液状態で提供されうる。例えば、発光素子インクＩＮＫは、溶媒中に分散された発光素子ＬＤを含み、インクジェットプリント方式で対象基板ＳＵＢａに提供されうる。実施例に応じて、プリントヘッドＰＵは、水平移動及び垂直移動の両方ができるように構成されうる。例えば、プリントヘッドＰＵは、第１方向（Ｘ軸方向）または第２方向（Ｙ軸方向）に沿った水平移動と、第３方向（Ｚ軸方向）に沿った垂直移動の全てができるように構成されてもよい。一方、図面には１つのプリントヘッドＰＵが例示されているが、必ずしもこれに限定されるものではない。例えば、対象基板ＳＵＢａに複数の種類の発光素子インクＩＮＫを提供する工程の場合、発光素子インクＩＮＫの種類と同じ数のプリントヘッドＰＵが備えられうる。
【0115】
ステージＳＴの少なくとも一方の側には、発光素子ＬＤの整列のための電界印加部ＥＵが配置されうる。例えば、電界印加部ＥＵは、複数個備えられ、それぞれステージＳＴの一方の側と他方の側とに配置されてもよい。複数の電界印加部ＥＵは、互いに独立して駆動されるか、または互いに連動して駆動されるのでありうる。例えば、複数の電界印加部ＥＵは、同時に駆動されるか、順次または交互に駆動されるのであってもよい。
【0116】
電界印加部ＥＵは、少なくとも１つのプローブピンＰＰを備えたプローブヘッドＰＨを含んでもよい。プローブヘッドＰＨは、駆動部（不図示）に結合されて水平方向または垂直方向に移動することができる。例えば、プローブヘッドＰＨは、第１方向（Ｘ軸方向）または第２方向（Ｙ軸方向）に沿った水平移動と、第３方向（Ｚ軸方向）に沿った垂直移動との全てができるように構成されうる。
【0117】
プローブピンＰＰは、電源供給部（不図示）に連結され、上記電源供給部から所定の電源または電圧の供給を受けることができる。プローブピンＰＰは、対象基板ＳＵＢａに形成されたパッド（不図示）に接触され、上記パッドを介して各画素ＰＸＬの第１及び第２電極ＥＬＴ１、ＥＬＴ２に整列信号を印加することができる。例えば、第１電極ＥＬＴ１には交流信号を供給し、第２電極ＥＬＴ２にはグランド電位の直流信号を供給してもよいが、必ずしもこれに限定されない。第１及び第２電極ＥＬＴ１、ＥＬＴ２に所定の整列信号が印加されると、第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に電界が形成されて、各画素ＰＸＬに供給された発光素子ＬＤが、第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に整列されうる。
【0118】
ステージＳＴ上には振動発生部ＳＵが配置されうる。振動発生部ＳＵはステージＳＴと対象基板ＳＵＢａとの間に配置されうる。振動発生部ＳＵは、複数個備えられ、それぞれが、ステージＳＴと対象基板ＳＵＢａとの間に配置されうる。複数の振動発生部ＳＵの相互の間隔は、画素ＰＸＬ同士の間隔のｋ（ｋは自然数）倍となるように配置されてもよいが、必ずしもこれに限定されない。
【0119】
振動発生部ＳＵは、交流信号の印加を受けて表面弾性波を発生させることができる。振動発生部ＳＵから発生した上記表面弾性波が対象基板ＳＵＢａに印加されると、対象基板ＳＵＢａ上に提供された発光素子インクＩＮＫ内の発光素子ＬＤが対象基板ＳＵＢａの上部方向、即ち、第３方向（Ｚ軸方向）に移動することができる。即ち、上記表面弾性波によって発光素子ＬＤが対象基板ＳＵＢａから離隔されうる。これにより、発光素子ＬＤは基板ＳＵＢから離隔された状態で容易に整列され、整列が完了した状態で基板ＳＵＢ上に据え付けられうる。即ち、発光素子ＬＤが整列されていない状態で、上記発光素子インク内にて沈降して基板ＳＵＢ上に据え付けられるということを防止することができるため、発光素子ＬＤの整列度を向上させることができる。これに対する詳細な説明は図８～図１８を参照して後述する。
【0120】
続いて、上述した一実施例による表示装置の製造方法について説明する。
【0121】
【0122】
図８～図１８では、図５を参照して説明した画素ＰＸＬが備えられる画素領域ＰＸＡ１、ＰＸＡ２を中心として、表示装置の製造方法を説明し、図５と実質的に同じ構成要素に対しては同じ符号で示し、詳細な符号は省略する。
【0123】
図８を参照すると、まず、ステージＳＴ上に、画素領域ＰＸＡ１、ＰＸＡ２を含む対象基板ＳＵＢａを配置する。画素領域ＰＸＡ１、ＰＸＡ２は、第１画素領域ＰＸＡ１と第２画素領域ＰＸＡ２を含んでもよい。第１及び第２画素領域ＰＸＡ１、ＰＸＡ２は、それぞれ、任意の位置に存在する画素ＰＸＬが備えられる領域を意味することができる。
【0124】
対象基板ＳＵＢａは、図５を参照して説明した基板ＳＵＢと回路層ＰＣＬを含んでもよい。対象基板ＳＵＢａの第１及び第２画素領域ＰＸＡ１、ＰＸＡ２には、それぞれパターンＢＮＰ、第１及び第２電極ＥＬＴ１、ＥＬＴ２、及び第１絶縁層ＩＮＳ１が形成されてもよい。
【0125】
次に、図９を参照すると、第１及び第２画素領域ＰＸＡ１、ＰＸＡ２にそれぞれ発光素子ＬＤを提供する。発光素子ＬＤは、発光素子インクＩＮＫ内に分散された形態で、互いに離隔したパターンＢＮＰの間に供給されることができる。例えば、発光素子ＬＤは、発光素子インクＩＮＫの溶媒中に分散されて、プリントヘッド（図７のＰＵ）の内部のノズル（図７のＮＺ）を介して、対象基板ＳＵＢａ上へと提供されうる。
【0126】
図１０を参照すると、第１画素領域ＰＸＡ１に表面弾性波Ｓを印加して、第１画素領域ＰＸＡ１の発光素子ＬＤを対象基板ＳＵＢａから離隔させる。このため、ステージＳＴと対象基板ＳＵＢａとの間には、表面弾性波Ｓを発生させる振動発生部ＳＵが配置されうる。振動発生部ＳＵで発生した表面弾性波Ｓが第１画素領域ＰＸＡ１に伝達されるようにするために、振動発生部ＳＵは、第１画素領域ＰＸＡ１と少なくとも部分的に重なり合うのでありうる。但し、振動発生部ＳＵの位置は必ずしもこれに限定されず、表面弾性波Ｓを印加しようとする地点に応じて、振動発生部ＳＵの位置は多様に変更されてもよい。
【0127】
振動発生部ＳＵは交流信号の印加を受けて表面弾性波Ｓを発生させることができる。一実施例において、振動発生部ＳＵは微細電極Ｅ１ａ、Ｅ２ａと電極端子Ｅ１、Ｅ２を含んでもよい。微細電極Ｅ１ａ、Ｅ２ａは、電極端子Ｅ１、Ｅ２から交流信号の印加を受けて表面弾性波Ｓを発生させることができる。
【0128】
微細電極Ｅ１ａ、Ｅ２ａは、互いに分離されて交互に配置される第１微細電極Ｅ１ａと第２微細電極Ｅ２ａを含んでもよい。電極端子Ｅ１、Ｅ２は、第１微細電極Ｅ１ａに電気的に連結された第１電極端子Ｅ１と、第２微細電極Ｅ２ａに電気的に連結された第２電極端子Ｅ２と、を含んでもよい。第１微細電極Ｅ１ａと第１電極端子Ｅ１は一体に形成されてもよいが、必ずしもこれに限定されるものではなく、第１微細電極Ｅ１ａと第１電極端子Ｅ１とはそれぞれ別体（非一体）に形成され、少なくとも１つの導電パターンにより互いに連結されてもよい。また、第２微細電極Ｅ２ａと第２電極端子Ｅ２とは一体に形成されてもよいが、必ずしもこれに限定されるものではなく、第２微細電極Ｅ２ａと第２電極端子Ｅ２とはそれぞれ別体（非一体）に形成され、少なくとも１つの導電パターンにより互いに連結されてもよい。例えば、第１及び第２微細電極Ｅ１ａ、Ｅ２ａは圧電基板（不図示）上に蒸着されてもよいが、必ずしもこれに限定されない。
【0129】
振動発生部ＳＵの微細電極Ｅ１ａ、Ｅ２ａから発生した表面弾性波Ｓが対象基板ＳＵＢａの第１画素領域ＰＸＡ１に印加されると、第１画素領域ＰＸＡ１の発光素子ＬＤは、発光素子インクＩＮＫ内にて、対象基板ＳＵＢａの上方、即ち、第３方向（Ｚ軸方向）へと移動することができる。即ち、表面弾性波Ｓによって第１画素領域ＰＸＡ１の発光素子ＬＤが対象基板ＳＵＢａから離隔されうる。これにより、発光素子ＬＤは、対象基板ＳＵＢａから離隔された状態で容易に整列され、整列が完了した状態で対象基板ＳＵＢａ上に据え付けられることができる。即ち、発光素子ＬＤが整列されていない状態で、発光素子インクＩＮＫ内にて沈降して対象基板ＳＵＢａ上に据え付けられることを防止することができるため、発光素子ＬＤの整列度を向上させることができる。一実施例では、表面弾性波Ｓの波長が２５μｍ以下で、パワーが１０ｄＢ以上の場合、２μｍ以上の発光素子ＬＤが移動することができる。また、表面弾性波Ｓの波長が２８μｍ以下で、パワーが２．５ｄＢ以上の場合、３μｍ以上の発光素子ＬＤが移動することができるが、必ずしもこれに限定されない。
【0130】
次いで、図１１を参照すると、第１画素領域ＰＸＡ１の第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に発光素子ＬＤを整列させる。発光素子ＬＤを整列させる過程で、第１画素領域ＰＸＡ１の第１及び第２電極ＥＬＴ１、ＥＬＴ２に整列信号が印加されうる。例えば、第１電極ＥＬＴ１には交流信号を供給し、第２電極ＥＬＴ２にはグランド電位の直流信号を供給してもよいが、必ずしもこれに限定されない。第１及び第２電極ＥＬＴ１、ＥＬＴ２に所定の整列信号が印加されると、第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に電場Ｅが形成されて、第１画素領域ＰＸＡ１に供給された発光素子ＬＤが、第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に整列されうる。例えば、発光素子ＬＤは、電場Ｅによって第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に方向性を持って整列されうる。例えば、発光素子ＬＤは、第１端部ＥＰ１が第１電極ＥＬＴ１と対向し、第２端部ＥＰ２が第２電極ＥＬＴ２と対向するように、偏向されて整列されうる。
【0131】
一実施例では、発光素子ＬＤを対象基板ＳＵＢａから離隔させた状態で、第１画素領域ＰＸＡ１の第１及び第２電極ＥＬＴ１、ＥＬＴ２に整列信号を印加して、発光素子ＬＤを整列させることができる。即ち、振動発生部ＳＵを稼動して第１画素領域ＰＸＡ１に表面弾性波Ｓが印加された状態で、第１画素領域ＰＸＡ１の第１及び第２電極ＥＬＴ１、ＥＬＴ２に整列信号を印加することができる。この場合、発光素子ＬＤは、対象基板ＳＵＢａから離隔された状態であって容易に回転できるため、整列度が向上しうる。
【0132】
そして、図１２を参照すると、表面弾性波Ｓの発生を中断して第１画素領域ＰＸＡ１の発光素子ＬＤを対象基板ＳＵＢａ上に据え付ける。第１画素領域ＰＸＡ１の発光素子ＬＤを据え付ける段階において、第１画素領域ＰＸＡ１の第１及び第２電極ＥＬＴ１、ＥＬＴ２に整列信号が印加された状態で表面弾性波Ｓの発生が中断されることができる。これにより、第１画素領域ＰＸＡ１の発光素子ＬＤは整列が保持された状態で対象基板ＳＵＢａ上に据え付けられることができる。即ち、発光素子ＬＤが整列されていない状態で発光素子インクＩＮＫ内にて沈降して対象基板ＳＵＢａ上に据え付けられるということを防止することができるため、発光素子ＬＤの整列度を向上させることができる。
【0133】
図１３を参照すると、第１画素領域ＰＸＡ１の発光素子ＬＤを対象基板ＳＵＢａ上に据え付けた後、振動発生部ＳＵが第１画素領域ＰＸＡ１から第２画素領域ＰＸＡ２に移動する。例えば、振動発生部ＳＵの数が画素領域ＰＸＡ１、ＰＸＡ２の数より少ないのであり得、この場合、振動発生部ＳＵは、第１画素領域ＰＸＡ１の発光素子ＬＤの整列が完了した後、第２画素領域ＰＸＡ２に移動して第２画素領域ＰＸＡ２の発光素子ＬＤの整列工程を行うことができる。
【0134】
図１４を参照すると、第２画素領域ＰＸＡ２に表面弾性波Ｓを印加して、第２画素領域ＰＸＡ２の発光素子ＬＤを対象基板ＳＵＢａから離隔させる。振動発生部ＳＵは、交流信号の印加を受けて表面弾性波Ｓを発生させることができる。振動発生部ＳＵから発生した表面弾性波Ｓが対象基板ＳＵＢａの第２画素領域ＰＸＡ２に印加されると、第２画素領域ＰＸＡ２の発光素子ＬＤは、発光素子インクＩＮＫ内にて対象基板ＳＵＢａの上方、即ち、第３方向（Ｚ軸方向）に移動することができる。即ち、表面弾性波Ｓによって第２画素領域ＰＸＡ２の発光素子ＬＤが対象基板ＳＵＢａから離隔されることができる。これにより、発光素子ＬＤは対象基板ＳＵＢａから離隔された状態で容易に整列され、整列が完了した状態で対象基板ＳＵＢａ上に据え付けられうる。即ち、発光素子ＬＤが、整列されていない状態で発光素子インクＩＮＫ内にて沈降して対象基板ＳＵＢａ上に据え付けられることを防止することができるため、発光素子ＬＤの整列度を向上させることができる。
【0135】
図１５を参照すると、第２画素領域ＰＸＡ２における第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に発光素子ＬＤを整列させる。発光素子ＬＤを整列させる過程で、第２画素領域ＰＸＡ２の第１及び第２電極ＥＬＴ１、ＥＬＴ２に整列信号が印加されうる。例えば、第１電極ＥＬＴ１には交流信号を供給し、第２電極ＥＬＴ２にはグランド電位の直流信号を供給してもよいが、必ずしもこれに限定されない。第１及び第２電極ＥＬＴ１、ＥＬＴ２に所定の整列信号が印加されると、第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に電場Ｅが形成されて、第２画素領域ＰＸＡ２に供給された発光素子ＬＤが第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に整列されうる。例えば、発光素子ＬＤは電場Ｅによって第１及び第２電極ＥＬＴ１、ＥＬＴ２の相互間に、方向性を持って整列されることができる。例えば、発光素子ＬＤは、第１端部ＥＰ１が第１電極ＥＬＴ１と対向し、第２端部ＥＰ２が第２電極ＥＬＴ２と対向するように偏向されて整列されることができる。
【0136】
一実施例では、発光素子ＬＤを対象基板ＳＵＢａから離隔させた状態で、第２画素領域ＰＸＡ２の第１及び第２電極ＥＬＴ１、ＥＬＴ２に整列信号を印加して発光素子ＬＤを整列させることができる。即ち、振動発生部ＳＵを稼動して第２画素領域ＰＸＡ２に表面弾性波Ｓが印加された状態で、第２画素領域ＰＸＡ２の第１及び第２電極ＥＬＴ１、ＥＬＴ２に整列信号を印加することができる。この場合、発光素子ＬＤは、対象基板ＳＵＢａから離隔された状態で容易に回転できるため、整列度が向上することができる。
【0137】
図１６を参照すると、表面弾性波Ｓの発生を中断して第２画素領域ＰＸＡ２の発光素子ＬＤを対象基板ＳＵＢａ上に据え付ける。第２画素領域ＰＸＡ２の発光素子ＬＤを据え付ける段階において、第２画素領域ＰＸＡ２の第１及び第２電極ＥＬＴ１、ＥＬＴ２に整列信号が印加された状態で表面弾性波Ｓの発生が中断されることができる。これにより、第２画素領域ＰＸＡ２の発光素子ＬＤは整列が保持された状態で対象基板ＳＵＢａ上に据え付けられることができる。即ち、発光素子ＬＤが、整列されていない状態で発光素子インクＩＮＫ内にて沈降して対象基板ＳＵＢａ上に据え付けられることを防止することができるため、発光素子ＬＤの整列度を向上させることができる。
【0138】
図１７を参照すると、発光素子ＬＤを対象基板ＳＵＢａ上に据え付けた状態で発光素子インクＩＮＫの溶媒を乾燥して除去する。一方、図１７では、第１画素領域ＰＸＡ１と第２画素領域ＰＸＡ２の溶媒乾燥工程が同時に行われることを例示したが、必ずしもこれに限定されない。例えば、第１画素領域ＰＸＡ１と第２画素領域ＰＸＡ２の溶媒乾燥工程は、それぞれ第１画素領域ＰＸＡ１と第２画素領域ＰＸＡ２の発光素子ＬＤの整列が完了した直後に順次行われてもよい。
【0139】
次いで、図１８を参照すると、整列された発光素子ＬＤの上に、第２絶縁層ＩＮＳ２と第１及び第２連結電極ＣＮＥ１、ＣＮＥ２を形成する。
【0140】
第２絶縁層ＩＮＳ２は、発光素子ＬＤの上方に、それぞれ形成されるが、発光素子ＬＤの第１及び第２端部ＥＰ１、ＥＰ２を露出するように形成されうる。
【0141】
第１連結電極ＣＮＥ１は、第２絶縁層ＩＮＳ２によって露出された発光素子ＬＤの第１端部ＥＰ１上に形成されうる。第２連結電極ＣＮＥ２は、第２絶縁層ＩＮＳ２によって露出された発光素子ＬＤの第２端部ＥＰ２上に形成されうる。
【0142】
一実施例において、第１及び第２連結電極ＣＮＥ１、ＣＮＥ２は、互いに同じ工程で同時に形成されてもよいが、必ずしもこれに限定されない。実施例に応じて、発光素子ＬＤの第１端部ＥＰ１上に第１連結電極ＣＮＥ１を先に形成し、第１連結電極ＣＮＥ１上に第３絶縁層（図６のＩＮＳ３）を形成した後、発光素子ＬＤの第２端部ＥＰ２上に第２連結電極ＣＮＥ２を形成することもできる。
【0143】
上述した表示装置の製造方法によると、発光素子ＬＤを整列させる過程で、各画素領域ＰＸＡ１、ＰＸＡ２に表面弾性波を印加して発光素子ＬＤを対象基板ＳＵＢａから離隔させることができる。これにより、発光素子ＬＤは、対象基板ＳＵＢａから離隔された状態で容易に整列され、整列が完了した状態で対象基板ＳＵＢａ上に据え付けられうる。即ち、発光素子ＬＤが整列されていない状態で発光素子インクＩＮＫ内にて沈降して対象基板ＳＵＢａ上に据え付けられるということを防止することができるため、発光素子ＬＤの整列度を向上させることができるのは上述した通りである。
【0144】
本実施例に関する技術分野における通常の知識を有する者は、上記内容の本質的な特性から外れない範囲内で変形された形態で具現できることが理解できるだろう。よって、開示された方法は、限定的な観点ではなく、説明的な観点で考慮すべきである。本発明の範囲は上述した説明ではなく、請求の範囲に示されており、それと同等の範囲内にある全ての相違点は本発明に含まれると解釈すべきである。
【0145】
具体的な好ましい一実施形態によると、下記のとおりである。
【0146】
本件の背景及び課題は下記(i)～(v)のとおりである。
【0147】
(i) 微細なロッド状の発光素子(LD)を、マトリクス表示の情報ディスプレイに用いることが検討されている（特許文献１～２）。
この発光素子(LD)は、一例において、長さが100nm～10μmまたは500nm～10μmで、アスペクト比（L/D）が1.2～100または2～50である。この発光素子(LD)は、一種のLED素子であり、発光を行う活性層が、軸方向の両側から導電性半導体により挟まれており、端部に必要に応じて電極層が形成されている。発光を行う活性層は、INGaN（特許文献１の実施例）などで形成することもできるが、好ましくは、量子井戸構造のものを用いることができる（本願特許文献２の[0040]）。
この発光素子(LD)は、一例において、長さが100nm～10μmまたは500nm～10μmで、アスペクト比（L/D）が1.2～100または2～50である。この発光素子(LD)は、一種のLED素子であり、発光を行う活性層が、軸方向の両側から導電性半導体により挟まれており、端部に必要に応じて電極層が形成されている。発光を行う活性層は、INGaN（特許文献１の実施例）などで形成することもできるが、好ましくは、量子井戸構造のものを用いることができる（本願特許文献２の[0040]）。
【0148】
(ii) ロッド状の発光素子(LD)は、画素ごとの２つの電極（ELT1及びELT2）の間の隙間に、これら電極間に掛け渡されるように配置される必要がある。
これら２つの電極（ELT1及びELT2）が互いに重ね合わされる方式では接続工程などに困難があるので、IPSなどの横電界方式の液晶表示装置と同様に、画素ドットごとの２つの電極（ELT1及びELT2）について、線状に形成して、基板に水平の方向にて、互いに対向するように構成することができる。ここで、特には、画素ドットごとの２つの電極（ELT1及びELT2）について、IPSなどと同様に、櫛（くし）歯状ないしフォーク状に形成することができる。
これら２つの電極（ELT1及びELT2）が互いに重ね合わされる方式では接続工程などに困難があるので、IPSなどの横電界方式の液晶表示装置と同様に、画素ドットごとの２つの電極（ELT1及びELT2）について、線状に形成して、基板に水平の方向にて、互いに対向するように構成することができる。ここで、特には、画素ドットごとの２つの電極（ELT1及びELT2）について、IPSなどと同様に、櫛（くし）歯状ないしフォーク状に形成することができる。
【0149】
(iii) 微細なロッド状の発光素子(LD)を用いたディスプレイ装置を製造するためには、有機発光表示装置を製造するのと同様に、スイッチング素子及び配線を形成したアレイ基板上に、まず、画素ドットごとに区画するバンプパターン(BNP)を形成するとともに、画素ドットごとの２つの電極（ELT1及びELT2）を形成しておく。
そして、発光素子(LD)をアセトンなどの溶媒に分散させて、画素ドットごとの窪（くぼ）んだ領域に、所定の色表示のための分散液を、インクジェット方式などで吐出して載せる。
そして、発光素子(LD)をアセトンなどの溶媒に分散させて、画素ドットごとの窪（くぼ）んだ領域に、所定の色表示のための分散液を、インクジェット方式などで吐出して載せる。
【0150】
(iv) 各画素ドットにて、微細なロッド状の発光素子(LD)が、２つの電極（ELT1及びELT2）間に掛け渡されるとともに、電極間のギャップが延びる方向に沿って、均等に分散されるようにする必要がある。
【0151】
(v) このような整列を実現するためには、分散液の溶媒が蒸発する前に、画素ドットごとの２つの電極（ELT1及びELT2）間に電圧を掛けるという方式が考えられていた（特許文献１～２）。ところが、この方式で実際に生産を試みた場合、整列が不十分な場合が往々にして生じていた。
【0152】
上記の問題に鑑み、本件発明者らは、検討を続けた結果、分散液が蒸発して乾燥が行われる前にも、微細なロッド状の発光素子(LD)が、沈降して、基板に貼り付いてしまうなどのことから、整列が不十分になりうることを見出した。そして、その解決手段として、画素ドットの箇所に局所的に、比較的強い振動を加えるとの着想を得て、さらに検討を続けた結果、本件発明を完成するに至った。
【0153】
好ましい具体的な一実施形態によると、下記Ａ１～Ａ６のとおりとすることができる。
【0154】
Ａ１ 発光素子(LD)を分散させた分散液をインクジェット式に塗布するのに用いる、基板を載せ置くステージに、電界印加部(EU)とともに、画素領域(PXA1, PXA2)ごとに局所的に表面弾性波を印加するための振動発生部(SU)を設置する（図７）。
【0155】
Ａ２ 図９のように、「プリントヘッド（図７のＰＵ）」から画素ドットの箇所に分散液を塗布し、次いで、図１０のように、局所的に表面弾性波を印加する。
この際、例えば、図１０中に模式的に示すように、画素ドットごとの２つの電極（ELT1及びELT2）間のギャップの近傍に振動のピークが来るように、表面弾性波を印加することができる。
この際、例えば、図１０中に模式的に示すように、画素ドットごとの２つの電極（ELT1及びELT2）間のギャップの近傍に振動のピークが来るように、表面弾性波を印加することができる。
【0156】
Ａ３ 次いで、表面弾性波の印加を続けつつ、図１１のように、画素ドットごとの２つの電極（ELT1及びELT2）に交流電圧を印加する。この際、例えば、一方の電極に交流電圧を印加し、他方の電極はグランド電位とすることができる。
【0157】
Ａ４ この後、図１２のように、交流電圧の印加を続けつつ、表面弾性波の印加を止める。すると、微細なロッド状の発光素子(LD)が、所定の箇所にて沈降する。すなわち、各発光素子(LD)が、２つの電極（ELT1及びELT2）間に掛け渡されるように配置される。また、発光素子(LD)同士が、互いに、適当な間隔をなすように、ある程度均等に分散されて配置される。
【0158】
Ａ５ 図１３に示すように、一の画素領域(PXA1)における上記Ａ３～Ａ４の処理が終わった後、振動発生部(SU)を、隣の一の画素領域(PXA1)に移動させて、同様に上記Ａ３～Ａ４の処理を行う。このように移動させて順次処理する操作を適宜に繰り返す。
【0159】
Ａ６ 画素ドットごとの２つの電極（ELT1及びELT2）について、櫛状とし、各画素ドットに、一連の発光素子(LD)を配置することもできる。しかし、例えば、２つの電極（ELT1及びELT2）の間のギャップが一つの直線状で、画素ドットごとに、一つまたは複数の比較的大きな発光素子(LD)（例えば、長さが１～１０μｍ）とすることもできる。
【0160】
なお、振動発生部(SU)について、具体的には、下記Ｂ１～Ｂ３のとおりとすることができる。
【0161】
Ｂ１ 振動発生部(SU)は、図７のように、インクジェット式に分散液の塗布を行うための装置にて、X-Yステージと、表示パネルの基板(SUBa)との間に、X方向に、またはX方向及びY方向に移動可能に備えられる。このように移動可能とするために、振動発生部(SU)は、例えば、サーボモーターなどの移動機構とともに、扁平な筐体の中に収納され、この筐体が、X-Yステージ(ST)と、表示パネルの基板(SUBa)との間に挟み込まれる。
【0162】
Ｂ２ 各振動発生部(SU)は、効率的に表面弾性波を発生させることができるように、左右のバルク状導電体の間には、上方へ向かってすぼまるテーパー状の隙間空間が形成されている。そして、この隙間空間に向かって、左右のバルク状導電体から、湾曲した櫛状の微細電極(E1a, E2a)が突き出している。この左右の櫛状の微細電極(E1a, E2a)が、微細な一定の間隔を維持しつつ、互いに噛み合うように組み合わさっている。
【0163】
Ｂ３ 表面弾性波の印加は、例えば、波長が２５μｍ以下でパワーが１０ｄＢ以上とするか、または、波長が２８μｍ以下でパワーが２．５ｄＢ以上とすることができる。但し、適宜に、２０～３５μｍまたは２０～３０μｍの波長の表面弾性波を、２～２０ｄＢのパワーで印加することができる。
【符号の説明】
【0164】
ＳＴ ステージ
ＥＬＴ１ 第１電極
ＥＬＴ２ 第２電極
ＰＸＡ１ 第１画素領域
ＰＸＡ２ 第２画素領域
ＳＵＢａ 対象基板
ＬＤ 発光素子
ＳＵ 振動発生部
Ｓ 表面弾性波
ＥＬＴ１ 第１電極
ＥＬＴ２ 第２電極
ＰＸＡ１ 第１画素領域
ＰＸＡ２ 第２画素領域
ＳＵＢａ 対象基板
ＬＤ 発光素子
ＳＵ 振動発生部
Ｓ 表面弾性波
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
