特開 2022-175548 デジタル回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022175548

(43)【公開日】2022-11-25

(54)【発明の名称】デジタル回路

(51)【国際特許分類】

   G06F 11/22 20060101AFI20221117BHJP

【ＦＩ】

G06F11/22 675Z

G06F11/22 605B

G06F11/22 673F

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2021082055

(22)【出願日】2021-05-14

(71)【出願人】

【識別番号】591036457

【氏名又は名称】三菱電機エンジニアリング株式会社

(74)【代理人】

【識別番号】100110423

【弁理士】

【氏名又は名称】曾我 道治

(74)【代理人】

【識別番号】100111648

【弁理士】

【氏名又は名称】梶並 順

(74)【代理人】

【識別番号】100147566

【弁理士】

【氏名又は名称】上田 俊一

(74)【代理人】

【識別番号】100161171

【弁理士】

【氏名又は名称】吉田 潤一郎

(74)【代理人】

【識別番号】100188514

【弁理士】

【氏名又は名称】松岡 隆裕

(72)【発明者】

【氏名】森本 圭祐

(72)【発明者】

【氏名】久保 憲司

【テーマコード（参考）】

5B048

【Ｆターム（参考）】

5B048AA20

5B048CC02

5B048CC11

5B048CC19

(57)【要約】

【課題】ハードウェアで自己診断が可能な基本回路構成を有し、種々のフィールドに対して適用可能なデジタル回路を得る。
【解決手段】本開示に係るデジタル回路は、ＳＣＡＮチェーンにより接続された複数のフリップフロップ回路と、擬似乱数パターンを生成させる乱数発生回路と、自己診断する際に回路を一時停止状態とし、擬似乱数パターンをＳＣＡＮチェーンに入力させるコントローラと、擬似乱数パターンがＳＣＡＮチェーンに入力された際に、複数のフリップフロップ回路の最終段のフリップフロップ回路から順次出力される出力信号に基づいてシグネチャを生成するシグネチャ生成回路と、シグネチャの期待値があらかじめ記憶された記憶部とを備え、コントローラは、シグネチャ生成回路で生成されたシグネチャと記憶部に記憶された期待値とが不一致の場合には自己診断結果が異常であると判定する。
【選択図】図１

【特許請求の範囲】

【請求項1】

ＳＣＡＮチェーンにより接続された複数のフリップフロップ回路と、
擬似乱数パターンを生成させる乱数発生回路と、
デジタルＬＳＩ回路を自己診断する際に、前記デジタルＬＳＩ回路を一時停止状態とし、前記擬似乱数パターンを前記ＳＣＡＮチェーンに入力させるコントローラと、
前記擬似乱数パターンが前記ＳＣＡＮチェーンに入力された際に、前記ＳＣＡＮチェーンにより接続された前記複数のフリップフロップ回路の最終段のフリップフロップ回路から順次出力される出力信号に基づいて、シグネチャを生成するシグネチャ生成回路と、
前記擬似乱数パターンが前記ＳＣＡＮチェーンに入力された際に生成されるシグネチャの期待値があらかじめ記憶された記憶部と
を備え、
前記コントローラは、前記シグネチャ生成回路で生成された前記シグネチャと、前記記憶部に記憶された前記期待値との比較結果に基づいて、前記シグネチャと前記期待値とが不一致の場合には前記デジタルＬＳＩの自己診断結果が異常であると判定する
デジタル回路。

【請求項2】

前記一時停止状態となった時点での前記複数のフリップフロップ回路のそれぞれの状態を、前記ＳＣＡＮチェーンを利用して保存する一時記憶部
をさらに備え、
前記コントローラは、前記シグネチャ生成回路で生成された前記シグネチャと、前記記憶部に記憶された前記期待値との比較結果に基づいて、前記シグネチャと前記期待値とが一致した場合には前記デジタルＬＳＩの自己診断結果が正常であると判定し、前記一時記憶部に保存された前記複数のフリップフロップ回路のそれぞれの状態を保存状態リストアとして前記ＳＣＡＮチェーンに順次入力させることで、前記複数のフリップフロップ回路のそれぞれを一時停止前の元の回路状態に戻し、前記自己診断を行った後の通常動作の再開を可能とする
請求項１に記載のデジタル回路。

【請求項3】

第１の設定値を変更することで、前記自己診断を実行するためのクロックについて一時停止／再開の切り替えを行う第１のレジスタをさらに備え、
前記コントローラは、前記第１の設定値を切り替えることで、前記自己診断の一時停止／再開の切り替えを可能とする
請求項１または２に記載のデジタル回路。

【請求項4】

前記ＳＣＡＮチェーンにより接続された複数のフリップフロップ回路を１つの基本回路として、前記デジタルＬＳＩ回路の機能単位ごとに複数の基本回路を有し、
第２の設定値を変更することで、前記複数の基本回路からのそれぞれの前記出力信号のいずれかを選択して前記シグネチャ生成回路に入力させる第２のレジスタをさらに備え、
前記コントローラは、前記第２の設定値を切り替えることで、前記自己診断を実行する機能と通常動作を継続する機能とを切り分け、前記機能単位ごとでの自己診断を可能とする
請求項１から３のいずれか１項に記載のデジタル回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、フィールドにおいてハードウェアで自己診断ができるデジタル回路に関するものである。

【背景技術】

【0002】

車載・産業分野において、フィールドにおける自己診断機能の欲求が高まっている。車載では、機能安全規格ＩＳＯ２６２６２に則り、ソフトウェアを含めたシステムの安全性を確保するために、ハードウェアにもフィールドで自己診断し、リカバリできることが求められている。

【0003】

従来技術として、ＬＳＩに自己診断回路を搭載し、電源立ち上げ時、電源立ち下げ時、動作無効期間のそれぞれにおいて自己診断を実施することで、信号処理の局所的な故障を検知する機能を備えているものがある（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９－１１１５４６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来技術には以下のような課題がある。
特許文献１では、動作無効期間中における自己診断の自律的な停止および再開を行うことができない。このため、フィールドにおける柔軟な自己診断を行うことができないといった課題がある。

【0006】

また、特許文献１では、ＬＳＩ全体動作の停止中に自己診断を行う。このため、特定機能の動作継続を目的としたケースにおいては、自己診断機能を活用しづらいといった課題がある。従って、種々のフィールドにおいてハードウェアで自己診断が可能な基本回路構成を有するデジタル回路が望まれている。

【0007】

本開示は、このような課題を解決するためになされたものであり、ハードウェアで自己診断が可能な基本回路構成を有し、種々のフィールドに対して適用可能なデジタル回路を得ることを目的とする。

【課題を解決するための手段】

【0008】

本開示に係るデジタル回路は、ＳＣＡＮチェーンにより接続された複数のフリップフロップ回路と、擬似乱数パターンを生成させる乱数発生回路と、デジタルＬＳＩ回路を自己診断する際に、デジタルＬＳＩ回路を一時停止状態とし、擬似乱数パターンをＳＣＡＮチェーンに入力させるコントローラと、擬似乱数パターンがＳＣＡＮチェーンに入力された際に、ＳＣＡＮチェーンにより接続された複数のフリップフロップ回路の最終段のフリップフロップ回路から順次出力される出力信号に基づいて、シグネチャを生成するシグネチャ生成回路と、擬似乱数パターンがＳＣＡＮチェーンに入力された際に生成されるシグネチャの期待値があらかじめ記憶された記憶部とを備え、コントローラは、シグネチャ生成回路で生成されたシグネチャと、記憶部に記憶された期待値との比較結果に基づいて、シグネチャと期待値とが不一致の場合にはデジタルＬＳＩの自己診断結果が異常であると判定するものである。

【発明の効果】

【0009】

本開示によれば、ハードウェアで自己診断が可能な基本回路構成を有し、種々のフィールドに対して適用可能なデジタル回路を得ることができる。

【図面の簡単な説明】

【0010】

【図1】本開示の実施の形態１に係るデジタル回路の基本回路構成を示す図である。

【図2】本開示の実施の形態２に係るデジタル回路の応用回路構成を示す図である。

【図3】本開示の実施の形態３に係るデジタル回路の応用回路構成を示す図である。

【図4】本開示の実施の形態４に係るデジタル回路の動作タイムチャートを示した図である。

【発明を実施するための形態】

【0011】

以下、本開示に係るフィールドにおける自己診断機能を備えたデジタル回路の実施の形態につき図を用いて説明する。

【0012】

実施の形態１．
図１は、本開示の実施の形態１に係るデジタル回路の基本回路構成を示す図である。図１において、自己診断回路１７は、６個のＳＣＡＮ用ＦＦ１～ＳＣＡＮ用ＦＦ６、および２個の組合せ論理７、組合せ論理８を備えて構成されている。ここで、ＦＦとは、フリップフロップ回路の略称である。

【0013】

６個のＳＣＡＮ用ＦＦ１～ＳＣＡＮ用ＦＦ６は、ＳＣＡＮ＿ＥＮ信号およびＳＣＡＮ＿ＩＮ信号を起点として、図１に示すように、ＳＣＡＮチェーンで接続されている。

【0014】

ＳＣＡＮチェーン入力９は、ＳＣＡＮ用ＦＦ１の入力ＳＣＡＮ＿ＩＮが起点で、ＳＣＡＮ用ＦＦ１の出力ＤＡＴＡ＿ＯＵＴがＳＣＡＮ用ＦＦ２の入力ＳＣＡＮ＿ＩＮに接続されている。さらに、ＳＣＡＮ用ＦＦ２の出力ＤＡＴＡ＿ＯＵＴがＳＣＡＮ用ＦＦ３の入力ＳＣＡＮ＿ＩＮに接続され、順に、各ＳＣＡＮ用ＦＦの出力ＤＡＴＡ＿ＯＵＴが次段のＳＣＡＮ用ＦＦの入力ＳＣＡＮ＿ＩＮに接続されている。このような構成のことを、本開示では、ＳＣＡＮチェーンと称する。

【0015】

図１の基本回路構成を用いた自己診断は、次のステップに従って実行されることとなる。
＜ステップ１＞
診断対象回路のクロックを止めて一時停止状態とする。例えば、診断対象回路が無線機能を実行する回路である場合には、クロックを止めることで、通信無応答の状態とする。

【0016】

＜ステップ２＞
ＳＣＡＮチェーンを利用して、一時停止状態となった時点におけるＳＣＡＮ用ＦＦ１～ＳＣＡＮ用ＦＦ６のそれぞれの状態を、ＳＲＡＭ１１に保存する。ここで、ＳＲＡＭとは、Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙの略称であり、ＳＲＡＭ１１は、一時停止状態となった時点でのＳＣＡＮ用ＦＦ１～ＳＣＡＮ用ＦＦ６のそれぞれの状態を保存する一時記憶部に相当する。

【0017】

すなわち、図１に示した構成により、ＳＣＡＮ用ＦＦ１～ＳＣＡＮ用ＦＦ６について、ＳＣＡＮチェーンを経由してクロックパルス毎に、順次、一時停止状態になった際のそれぞれのＦＦの回路状態をＳＲＡＭ１１に保存させることができる。

【0018】

＜ステップ３＞
ＬＦＳＲ１０で生成された擬似乱数パターンをＳＣＡＮチェーン入力９へインプットすることで、１段目のＳＣＡＮ用ＦＦ１のＳＣＡＮ＿ＩＮに擬似乱数パターンを順次入力させる。ここで、ＬＦＳＲとは、線形期間シフトレジスタ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）の略称であり、ＬＦＳＲ１０は、乱数発生回路に相当する。

【0019】

一方、ＭＩＳＲ１２は、最終段のＳＣＡＮ用ＦＦ４のＤＡＴＡ＿ＯＵＴから出力信号として順次出力されるＳＣＡＮ＿ＯＵＴのデータから、シグネチャを生成する。ここで、ＭＩＳＲとは、複数入力シグネチャレジスタ（Ｍｕｌｔｉｐｌｅ－Ｉｎｐｕｔ Ｓｉｇｎａｔｕｒｅ Ｒｅｇｉｓｔｅｒ）の略称であり、ＭＩＳＲ１２は、シグネチャ生成回路に相当する。

【0020】

＜ステップ４＞
異常検出用比較１４は、ＲＯＭ１３にあらかじめ格納されている期待値と、ＭＩＳＲ１２によって生成されたシグネチャの結果とを比較することで、異常を検知する。ここで、ＲＯＭとは、Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙの略称であり、ＲＯＭ１３は、期待値が記憶された記憶部に相当する。

【0021】

ＣＰＵ１６は、異常検出用比較１４による比較結果として、期待値とシグネチャとが不一致である場合には、自己診断結果が異常であると判定する。ここで、ＣＰＵとは、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔの略であり、自己診断対象であるデジタルＬＳＩ回路の動作制御を行うコントローラに相当する。

【0022】

一方、ＣＰＵ１６は、異常検出用比較１４による比較結果として、期待値とシグネチャとが一致した場合には、自己診断結果が正常であると判定し、ＳＲＡＭ１１に保存されている各ＦＦの回路状態を、保存状態リストア１５としてＳＣＡＮチェーン入力９へ順次入力させる。そして、ＣＰＵ１６は、各ＳＣＡＮ用ＦＦ１～ＳＣＡＮ用ＦＦ６を、一時停止前の元の回路状態に戻した後、通常動作を再開することができる。

【0023】

以上のように、実施の形態１によれば、ＳＣＡＮチェーンにより接続された複数のＳＣＡＮ用ＦＦを備えた基本回路構成を採用することで、フィールドにおける自己診断を容易に行うことができるデジタル回路を実現できる。

【0024】

実施の形態２．
本実施の形態２では、先の実施の形態１における図１に示した基本回路構成を応用して、特定機能を選択して効率的な自己診断を行う場合のデジタル回路の応用回路構成について説明する。

【0025】

図２は、本開示の実施の形態２に係るデジタル回路の応用回路構成を示す図である。図２に示す回路構成においては、診断対象回路として、第１の自己診断回路１７（１）と第２の自己診断回路１７（２）の２つがあり、それぞれの自己診断を個別に実行する場合を例示している。

【0026】

本実施の形態２に係るデジタル回路は、複数の診断対象回路の選択を行うために、診断対象切替レジスタ１８を備えている。ＣＰＵ１６から診断対象切替レジスタ１８の設定値である第２の設定値を変更することで、診断を行う回路と診断を行わない回路とを自由に設定することが可能となる。ここで、診断対象切替レジスタ１８は、第２のレジスタに相当する。

【0027】

このような選択動作を可能にするためには、デジタル回路内において、各診断対象回路と同階層に診断対象切替レジスタ１８による選択回路を備えることが必要である。

【0028】

なお、診断対象となる機能の数に応じて診断対象切替レジスタ１８のビット幅を増やすことが可能である。また、レジスタ設定値に応じて、複数の診断対象回路を同時に自己診断するように対応することも可能である。

【0029】

以上のように、実施の形態２によれば、ＳＣＡＮチェーンを診断対象機能単位で個別に設け、自己診断による異常判定を機能ごとに容易に行うことができるデジタル回路を実現できる。機能単位で異常検出が可能となり、動作継続できる機能と、動作を停止すべき機能との切り分けを行うことで、異常検出後のリカバリの可能性を高めることが可能となる。

【0030】

実施の形態３．
本実施の形態３では、先の実施の形態１における図１に示した基本回路構成を応用して、動作無効期間における自律的な自己診断の停止／再開を行う場合のデジタル回路の応用回路構成について説明する。

【0031】

図３は、本開示の実施の形態３に係るデジタル回路の応用回路構成を示す図である。図３に示す回路構成においては、１つの自己診断回路１７に対して、自律的に自己診断の停止／再開を選択切り替えする場合を例示している。

【0032】

本実施の形態３に係るデジタル回路は、自律的な自己診断の停止／再開を行うために、自己診断有効／無効レジスタ１９を備えている。ＣＰＵ１６から自己診断有効／無効レジスタ１９の設定値である第１の設定値を変更することで、自己診断の保留（一時停止）／再開を繰り返すことが可能となる。ここで、自己診断有効／無効レジスタ１９は、第１のレジスタに相当する。

【0033】

以上のように、実施の形態３によれば、自己診断の有効／無効を切り替えるレジスタの設定値変更を行うことで、ＳＣＡＮチェーンを用いた自己診断の保留（一時停止）／再開を容易に繰り返すことができるデジタル回路を実現できる。従って、フィールド時の非通信状態における時間を狙い、効率的な自己診断を行うことが可能となる。

【0034】

実施の形態４．
本実施の形態４では、実施の形態２で説明した特定機能を選択して効率的な自己診断を行う回路Ａと、実施の形態３で説明した動作無効期間における自律的な自己診断の停止／再開を行う回路Ｂとを組み合わせた場合について説明する。

【0035】

図４は、本開示の実施の形態４に係るデジタル回路の動作タイムチャートを示した図である。図４に示す動作タイムチャートでは、回路Ａと回路Ｂとを合わせ持ったデジタル回路において、時間帯に応じて、個別の自己診断を行う場合を例示している。このような動作を行うことで、フィールド時の非通信時における時間を狙った自己診断を実行し、機能単位での異常検出を可能とする。

【0036】

以上のように、実施の形態４によれば、特定機能を選択して効率的な自己診断を行う回路Ａと、動作無効期間における自律的な自己診断の停止／再開を行う回路Ｂとを組み合わせたデジタル回路を採用することで、実施の形態２と実施の形態３の両方の効果を兼ね備えることができる。

【0037】

より具体的には、本開示に係るデジタル回路は、以下のような効果１～効果３を実現することができる。
（効果１）通信機能などは、所望のタイミングとしての非通信時においてＳＣＡＮ経路による自己診断を可能とし、正常時の復旧、異常時のアラーム通知を実現する。
（効果２）自己診断したい特定の機能に絞ってパーシャルスキャンができるようにすることで、特定機能に絞って診断が可能となり、不具合機能の切り分けができる。
（効果３）自己診断の保留・再開を繰り返すことで、効率的な自己診断を実現できる。

【0038】

この結果、種々のフィールドに対して適用可能な、ハードウェアで自己診断が可能な基本回路構成を有するデジタル回路を実現できる。

【符号の説明】

【0039】

１～６ ＳＣＡＮ用ＦＦ、７～８ 組合せ論理、９ ＳＣＡＮチェーン入力、１０ ＬＦＳＲ（乱数発生回路）、１１ ＳＲＡＭ（一時記憶部）、１２ ＭＩＳＲ（シグネチャ生成回路）、１３ ＲＯＭ（記憶部）、１４ 異常検出用比較、１５ 保存状態リストア、１６ ＣＰＵ（コントローラ）、１７、１７（１）、１７（２） 自己診断回路、１８ 診断対象切替レジスタ（第２のレジスタ）、１９ 自己診断有効／無効レジスタ（第１のレジスタ）。

【図1】

【図2】

【図3】

【図4】