知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022176789
(43)【公開日】2022-11-30
(54)【発明の名称】ＴＤＣ装置、測距装置および測距方法
(51)【国際特許分類】
G01S 7/497 20060101AFI20221122BHJP
G01S 7/4865 20200101ALI20221122BHJP
H03K 5/14 20140101ALI20221122BHJP
【ＦＩ】
G01S7/497
G01S7/4865
H03K5/14
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2021083391
(22)【出願日】2021-05-17
(71)【出願人】
【識別番号】000242600
【氏名又は名称】北陽電機株式会社
(74)【代理人】
【識別番号】110002044
【氏名又は名称】弁理士法人ブライタス
(72)【発明者】
【氏名】安田 国弘
(72)【発明者】
【氏名】上谷 敏寛
【テーマコード（参考）】
5J001
5J084
【Ｆターム（参考）】
5J001AA11
5J001BB05
5J001CC03
5J084AA05
5J084AD01
5J084CA32
5J084CA64
5J084DA08
5J084EA11
(57)【要約】
【課題】ＴＤＣ回路の電源電圧の電圧降下量の変動による影響を軽減しつつ測定精度を向上させる。
【解決手段】ＴＤＣ装置５０は、計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路２と、複数の記憶素子の出力の切り替わりに基づいて、計測信号の少なくとも立ち上がりエッジを検出した遅延素子の検出段を検出するエッジ検出部３と、遅延素子の検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルとに基づいて、計測信号の遅延時間を出力する時間演算部５と、入力された計測信号を遅延させてＴＤＣ回路２の遅延回路に入力する遅延部１と、を有する。
【選択図】図１
【解決手段】ＴＤＣ装置５０は、計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路２と、複数の記憶素子の出力の切り替わりに基づいて、計測信号の少なくとも立ち上がりエッジを検出した遅延素子の検出段を検出するエッジ検出部３と、遅延素子の検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルとに基づいて、計測信号の遅延時間を出力する時間演算部５と、入力された計測信号を遅延させてＴＤＣ回路２の遅延回路に入力する遅延部１と、を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、前記複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して前記複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路と、
前記複数の記憶素子の出力の切り替わりに基づいて、前記計測信号の少なくとも立ち上がりエッジを検出した前記遅延素子の検出段を検出するエッジ検出部と、
前記遅延素子の検出段と、前記複数の遅延素子の遅延量に関する遅延変換テーブルとに基づいて、前記計測信号の遅延時間を出力する時間演算部と、
入力された前記計測信号を遅延させて前記ＴＤＣ回路の前記遅延回路に入力する遅延部と、
を有する、ＴＤＣ装置。
前記複数の記憶素子の出力の切り替わりに基づいて、前記計測信号の少なくとも立ち上がりエッジを検出した前記遅延素子の検出段を検出するエッジ検出部と、
前記遅延素子の検出段と、前記複数の遅延素子の遅延量に関する遅延変換テーブルとに基づいて、前記計測信号の遅延時間を出力する時間演算部と、
入力された前記計測信号を遅延させて前記ＴＤＣ回路の前記遅延回路に入力する遅延部と、
を有する、ＴＤＣ装置。
【請求項2】
前記ＴＤＣ回路と、前記エッジ検出部と、前記時間演算部と、をそれぞれ有する複数の計測チャンネル、
同一の前記計測信号を前記複数の計測チャンネルに並列に入力する入力部、および
前記複数の計測チャンネルの前記時間演算部が算出した複数の前記計測信号の遅延時間に基づいて一の遅延時間を決定する遅延時間決定部、を備え、
前記複数の計測チャンネルのうちの少なくとも一つは、前記入力部から入力された前記計測信号を、他の前記計測チャンネルの前記ＴＤＣ回路の前記遅延回路に入力される前記計測信号に対して遅延させる前記遅延部を有する、
請求項１に記載のＴＤＣ装置。
同一の前記計測信号を前記複数の計測チャンネルに並列に入力する入力部、および
前記複数の計測チャンネルの前記時間演算部が算出した複数の前記計測信号の遅延時間に基づいて一の遅延時間を決定する遅延時間決定部、を備え、
前記複数の計測チャンネルのうちの少なくとも一つは、前記入力部から入力された前記計測信号を、他の前記計測チャンネルの前記ＴＤＣ回路の前記遅延回路に入力される前記計測信号に対して遅延させる前記遅延部を有する、
請求項１に記載のＴＤＣ装置。
【請求項3】
前記複数の計測チャンネルのうちの二つ以上の計測チャンネルがそれぞれ前記遅延部を有し、各遅延部は、前記入力部から入力された前記計測信号を他の遅延部と異なる時間遅延させて前記ＴＤＣ回路の前記遅延回路に入力する、
請求項２に記載のＴＤＣ装置。
請求項２に記載のＴＤＣ装置。
【請求項4】
前記遅延時間決定部は、前記複数の計測チャンネルによって算出された前記複数の遅延時間の平均値を前記一の遅延時間として出力する、
請求項２または３に記載のＴＤＣ装置。
請求項２または３に記載のＴＤＣ装置。
【請求項5】
前記遅延時間決定部は、前記複数の計測チャンネルのうち、前記ＴＤＣ回路において前記立ち上がりエッジを検出した前記遅延素子の検出段が最も小さい前記計測チャンネルが算出した前記遅延時間を、前記一の遅延時間として出力する、
請求項２または３に記載のＴＤＣ装置。
請求項２または３に記載のＴＤＣ装置。
【請求項6】
前記遅延時間を、前記遅延部における遅延に応じて補正し、補正後の前記遅延時間を出力する時間補正部を備える、請求項１から５のいずれかに記載のＴＤＣ装置。
【請求項7】
前記ＴＤＣ装置は、物体に照射された測定光の反射光に係る計測信号と計測クロックとに基づいて前記物体までの距離を測定する測距装置において用いられ、
前記計測信号の前記遅延時間を前記測定光と前記反射光との時間差として、前記物体までの距離を演算する距離演算部を備える、
請求項１から６のいずれかに記載のＴＤＣ装置。
前記計測信号の前記遅延時間を前記測定光と前記反射光との時間差として、前記物体までの距離を演算する距離演算部を備える、
請求項１から６のいずれかに記載のＴＤＣ装置。
【請求項8】
前記距離演算部が算出した距離を、前記遅延部における遅延に応じて補正し、補正後の距離を出力する距離補正部を備える、
請求項７に記載のＴＤＣ装置。
請求項７に記載のＴＤＣ装置。
【請求項9】
前記ＴＤＣ装置は、物体に照射された測定光の反射光に係る計測信号と計測クロックとに基づいて前記物体までの距離を測定する測距装置において用いられ、
前記ＴＤＣ回路と、前記エッジ検出部と、前記時間演算部と、前記時間演算部が出力した前記計測信号の前記遅延時間を前記測定光と前記反射光との時間差として前記物体までの距離を演算する距離演算部と、をそれぞれ有する複数の計測チャンネル、
同一の前記計測信号を前記複数の計測チャンネルに並列に入力する入力部、および
前記複数の計測チャンネルの前記距離演算部が算出した複数の前記距離に基づいて前記物体までの一の距離を決定する距離決定部、を備え、
前記複数の計測チャンネルのうちの少なくとも一つは、前記入力部から入力された前記計測信号を、他の前記計測チャンネルの前記ＴＤＣ回路の前記遅延回路に入力される前記計測信号に対して遅延させる前記遅延部を有する、
請求項１に記載のＴＤＣ装置。
前記ＴＤＣ回路と、前記エッジ検出部と、前記時間演算部と、前記時間演算部が出力した前記計測信号の前記遅延時間を前記測定光と前記反射光との時間差として前記物体までの距離を演算する距離演算部と、をそれぞれ有する複数の計測チャンネル、
同一の前記計測信号を前記複数の計測チャンネルに並列に入力する入力部、および
前記複数の計測チャンネルの前記距離演算部が算出した複数の前記距離に基づいて前記物体までの一の距離を決定する距離決定部、を備え、
前記複数の計測チャンネルのうちの少なくとも一つは、前記入力部から入力された前記計測信号を、他の前記計測チャンネルの前記ＴＤＣ回路の前記遅延回路に入力される前記計測信号に対して遅延させる前記遅延部を有する、
請求項１に記載のＴＤＣ装置。
【請求項10】
前記複数の計測チャンネルのうちの二つ以上の計測チャンネルがそれぞれ前記遅延部を有し、各遅延部は、前記入力部から入力された前記計測信号を他の遅延部と異なる時間遅延させて前記ＴＤＣ回路の前記遅延回路に入力する、
請求項９に記載のＴＤＣ装置。
請求項９に記載のＴＤＣ装置。
【請求項11】
前記距離決定部は、前記複数の計測チャンネルによって算出された前記複数の距離の平均値を前記一の距離として出力する、
請求項９または１０に記載のＴＤＣ装置。
請求項９または１０に記載のＴＤＣ装置。
【請求項12】
前記距離決定部は、前記複数の計測チャンネルのうち、前記ＴＤＣ回路において前記立ち上がりエッジを検出した前記遅延素子の検出段が最も小さい前記計測チャンネルが算出した前記距離を、前記一の距離として出力する、
請求項９または１０に記載のＴＤＣ装置。
請求項９または１０に記載のＴＤＣ装置。
【請求項13】
前記距離を、前記遅延部における遅延に応じて補正し、補正後の距離を出力する距離補正部を備える、
請求項９から１２のいずれかに記載のＴＤＣ装置。
請求項９から１２のいずれかに記載のＴＤＣ装置。
【請求項14】
前記距離演算部は、特定の距離に位置付けられた基準物体からの反射光に係る計測信号によって前記基準物体との距離を算出し、算出された当該距離に基づいて距離測定のゼロ点を設定し、設定された前記ゼロ点に基づいて前記対象物までの距離を算出する、
請求項９から１２のいずれかに記載のＴＤＣ装置。
請求項９から１２のいずれかに記載のＴＤＣ装置。
【請求項15】
前記遅延部が、前記計測信号を遅延させる遅延時間を変更可能に構成されている、
請求項１から１４のいずれかに記載のＴＤＣ装置。
請求項１から１４のいずれかに記載のＴＤＣ装置。
【請求項16】
前記遅延部が、前記計測信号を遅延させる遅延時間を変更可能に構成され、前記遅延部における遅延時間を変更して複数回の計測を行うことにより、前記時間演算部が算出した複数の前記遅延時間に基づいて一の遅延時間を決定する遅延時間決定部を備える、
請求項１に記載のＴＤＣ装置。
請求項１に記載のＴＤＣ装置。
【請求項17】
請求項１から１６のいずれかに記載のＴＤＣ装置と、
前記計測クロックと同期して測定光を照射する投光部と、
物体で反射された前記測定光の反射光を受光し、前記反射光に係る計測信号を前記ＴＤＣ装置へ出力する受光部と、
を備える、測距装置。
前記計測クロックと同期して測定光を照射する投光部と、
物体で反射された前記測定光の反射光を受光し、前記反射光に係る計測信号を前記ＴＤＣ装置へ出力する受光部と、
を備える、測距装置。
【請求項18】
前記投光部から投光された測定光を所定方向に変更させる光偏向部、および、前記測定光を所定の方向に走査させる光走査部、の少なくとも一方を備える、
請求項１７に記載の測距装置。
請求項１７に記載の測距装置。
【請求項19】
物体に照射された測定光の反射光に係る計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、前記複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して前記複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路を備えた測距装置において、前記物体までの距離を測定する方法であって、
前記計測信号を遅延させて前記ＴＤＣ回路の前記遅延回路に入力し、
前記複数の記憶素子の出力の切り替わりに基づいて、前記計測信号の少なくとも立ち上がりエッジを検出した前記遅延素子の検出段を検出し、
前記遅延素子の検出段と、前記複数の遅延素子の遅延量に関する遅延変換テーブルとに基づいて前記計測信号の遅延時間を算出し、
前記計測信号の前記遅延時間を前記測定光と前記反射光との時間差として、前記物体までの距離を算出する、測距方法。
前記計測信号を遅延させて前記ＴＤＣ回路の前記遅延回路に入力し、
前記複数の記憶素子の出力の切り替わりに基づいて、前記計測信号の少なくとも立ち上がりエッジを検出した前記遅延素子の検出段を検出し、
前記遅延素子の検出段と、前記複数の遅延素子の遅延量に関する遅延変換テーブルとに基づいて前記計測信号の遅延時間を算出し、
前記計測信号の前記遅延時間を前記測定光と前記反射光との時間差として、前記物体までの距離を算出する、測距方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＴＤＣ装置、測距装置および測距方法に関する。
【背景技術】
【0002】
対象物までの距離を測定する測距方式として、例えば、ＴＯＦ（Time of Flight）方式が用いられている。ＴＯＦ方式を利用した測距装置では、対象物に対して光を照射した時刻から反射光を受信した時刻までの光の飛行時間を検出することによって、対象物までの距離を測定することができる。
【0003】
ＴＯＦ方式を利用した測距装置として、例えば、ＴＤＣ（time to digital converter）回路を用いて光の飛行時間を検出する装置が知られている。ＴＤＣ回路は、時間情報をデジタル化する回路である。このＴＤＣ回路には、遅延素子と、フリップフロップを使う方式が多用されている。このＴＤＣ回路において、遅延素子の遅延量（遅延時間）は、製造プロセスのばらつき、電源電圧の変化、および動作中の温度変化（いわゆる、ＰＶＴ（Process Voltage Temperature）変動）によって、変動する。ＴＤＣ回路の遅延素子の遅延量が変動すると、測距装置における測定精度に影響が及ぶ。
【0004】
そこで、従来、測距装置において、距離測定動作を行わないタイミングで、ＴＤＣ回路のキャリブレーションを行う技術が提案されている。例えば、特許文献１には、ＰＶＴ変動に対してＴＤＣ回路が正常に動作するように、遅延素子の遅延量のバラツキを校正する手法が開示されている。特許文献１に記載の手法では、遅延素子にかかるバイアスの電流を調整することによって、遅延素子の遅延量が調整される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１２－１１４７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ＴＤＣ回路を備えた測定装置（例えば、測距装置）では、例えば、キャリブレーションを行うことによって、遅延変換テーブルが生成または遅延変換テーブルに記憶された各遅延素子の遅延量が校正される。ところで、キャリブレーション動作を行う場合、距離測定動作が行えないために、キャリブレーション動作は極力短時間で完了することが望まれる。このため、キャリブレーション動作では、測定動作時よりも非常に多いパルス（キャリブレーション信号）を短時間にＴＤＣ回路に入力する必要がある。
【0007】
測距装置において距離測定動作およびキャリブレーション動作を行う際には、ＴＤＣ回路の電源電圧値が所定電圧値よりも低くなる電圧降下が生じる。特に、短時間にパルスを連続でＴＤＣ回路に入力するキャリブレーション動作時には、測定動作時に比べて、電圧降下が大きくなる。つまり、キャリブレーション動作時と、測定動作時とで、ＴＤＣ回路の電圧降下が異なる。この電圧降下の違いが、キャリブレーション動作時と、測定動作時とにおける、遅延素子の遅延量を異ならせる原因となる。この結果、測定動作前にＴＤＣ回路のキャリブレーションを行ったとしても、適正な測定距離ができないおそれがある。
【0008】
一般に、測定動作時のＴＤＣ回路の電源電圧の電圧降下量は、キャリブレーション動作時のＴＤＣ回路の電源電圧の電圧降下量よりも小さくなるため、測定動作時のＴＤＣ回路の各遅延素子の遅延量は、キャリブレーション動作時のＴＤＣ回路の各遅延素子の遅延量よりも小さくなる。このため、測定動作時の各遅延素子の実際の遅延量と、キャリブレーション動作時の各遅延素子の遅延量との間に差（誤差）が生じる。したがって、キャリブレーションを行ったとしても、複数の遅延素子の遅延量を正確に校正することは難しい。なお、条件によっては、測定動作時におけるＴＤＣ回路の電源電圧の電圧降下量が、キャリブレーション動作時の電圧降下量よりも大きい場合があり得るが、この場合も、測定動作時の各遅延素子の実際の遅延量と、キャリブレーション動作時の各遅延素子の遅延量との間に差（誤差）が生じる。
【0009】
測定動作時にＴＤＣ回路において計測信号の遅延時間を算出する際には、例えば、キャリブレーション動作によって校正された複数の遅延素子の遅延量を積算して得られる累積遅延量が用いられる。上述のように、ＴＤＣ回路の電源電圧の電圧降下量の変動により、測定動作時の各遅延素子の実際の遅延量と、キャリブレーション動作時の各遅延素子の遅延量との間には誤差が生じるので、計測信号の遅延時間を算出する際に用いられる上記累積遅延量にも誤差が生じる。ここで、ＴＤＣ回路において計測信号の遅延時間を算出する際に生じる誤差は、計測信号の立ち上がりを検出した遅延素子の検出段が大きくなるほど大きくなる。
【0010】
そこで、本発明の目的の一例は、ＴＤＣ回路の電源電圧の電圧降下量の変動による影響を軽減しつつ測定精度を向上させることができる、ＴＤＣ装置、測距装置および測距方法を提供することにある。
【課題を解決するための手段】
【0011】
（１）上記目的を達成するため、本発明の一側面におけるＴＤＣ装置は、計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路と、複数の記憶素子の出力の切り替わりに基づいて、計測信号の少なくとも立ち上がりエッジを検出した遅延素子の検出段を検出するエッジ検出部と、遅延素子の検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルとに基づいて、計測信号の遅延時間を出力する時間演算部と、入力された計測信号を遅延させてＴＤＣ回路の遅延回路に入力する遅延部と、を有する、ことを特徴とする。
【0012】
本発明では、ＴＤＣ装置に入力された計測信号を、遅延部によって遅延させてＴＤＣ回路に入力する。この場合、例えば、遅延部における計測信号の遅延量によっては、計測信号の立ち上がりを検出する遅延素子の検出段を小さくすることができる。これにより、測定動作時における複数の遅延素子の実際の累積遅延量とキャリブレーション動作時における複数の遅延素子の累積遅延量との差（誤差）を小さくすることができる。その結果、ＴＤＣ回路の電圧降下量の変動による影響を軽減しつつ測定精度を向上させることができる。
【0013】
また、本発明を利用して、測定動作時における実際の累積遅延量とキャリブレーション動作時における累積遅延量との誤差を小さくする方法としては、以下のような方法も考えられる。例えば、ＴＤＣ装置に複数の計測チャンネル（ＴＤＣ回路、エッジ検出部、および時間演算部によって計測信号の遅延時間を計測するチャンネル）を設け、そのうちの少なくとも一つに遅延部を設けることが考えられる。この場合、遅延部における遅延量を適宜設定することによって、一の計測チャンネルにおいて計測信号の立ち上がりを検出する遅延素子の検出段と、他の計測チャンネルにおいて計測信号の立ち上がりを検出する遅延素子の検出段とに差を設けることができる。これにより、いずれかの計測チャンネルにおける遅延素子の検出段が大きくて算出結果に含まれる誤差が大きくなってしまった場合でも、他の計測チャンネルにおける遅延素子の検出段が小さくなり算出結果に含まれる誤差が小さくなる場合が期待できる。
【0014】
（２）上記（１）のＴＤＣ装置は、ＴＤＣ回路と、エッジ検出部と、時間演算部と、をそれぞれ有する複数の計測チャンネル、同一の計測信号を複数の計測チャンネルに並列に入力する入力部、および複数の計測チャンネルの時間演算部が算出した複数の計測信号の遅延時間に基づいて一の遅延時間を決定する遅延時間決定部、を備え、複数の計測チャンネルのうちの少なくとも一つは、入力部から入力された計測信号を、他の計測チャンネルのＴＤＣ回路の遅延回路に入力される計測信号に対して遅延させる遅延部を有してもよい。
【0015】
このＴＤＣ装置では、一の計測チャンネルのＴＤＣ回路に入力される計測信号と、他の計測チャンネルのＴＤＣ回路に入力される計測信号とで、入力タイミングをずらすことができる。これにより、一の計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出する遅延素子の検出段と、他の計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出する遅延素子の検出段とを変えている。その上で、遅延時間決定部は、各計測チャンネルの時間演算部が算出した計測信号の遅延時間に基づいて一の遅延時間を決定することができる。
【0016】
この場合、一の計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出した遅延素子の検出段が大きくて算出結果に含まれる誤差が大きくなってしまった場合でも、他の計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出した遅延素子の検出段が小さくなり算出結果に含まれる誤差が小さくなる場合が期待できる。したがって、上記のように、遅延時間決定部において、各計測チャンネルの時間演算部が算出した計測信号の遅延時間に基づいて一の遅延時間を決定することで、誤差の影響を小さくすることができる。
【0017】
（３）上記（２）のＴＤＣ装置において、複数の計測チャンネルのうちの二つ以上の計測チャンネルがそれぞれ遅延部を有し、各遅延部は、入力部から入力された計測信号を他の遅延部と異なる時間遅延させてＴＤＣ回路の遅延回路に入力してもよい。
【0018】
上記（３）のＴＤＣ装置によれば、３つ以上の計測チャンネルが設けられる場合でも、各計測チャンネルのＴＤＣ回路に入力される計測信号の入力タイミングを、他の計測チャンネルのＴＤＣ回路に入力される計測信号の入力タイミングに対してずらすことができる。これにより、いずれかの計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出した遅延素子の検出段が大きくて算出結果に含まれる誤差が大きくなってしまった場合でも、他の計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出した遅延素子の検出段が小さくなり算出結果に含まれる誤差が小さくなる場合が期待できる。
【0019】
（４）上記（２）または（３）のＴＤＣ装置において、遅延時間決定部は、複数の計測チャンネルによって算出された複数の遅延時間の平均値を一の遅延時間として出力してもよい。
【0020】
この場合、各計測チャンネルによって算出された遅延時間に含まれる誤差の影響を小さくすることができる。
【0021】
（５）上記（２）または（３）のＴＤＣ装置において、遅延時間決定部は、複数の計測チャンネルのうち、ＴＤＣ回路において立ち上がりエッジを検出した遅延素子の検出段が最も小さい計測チャンネルが算出した遅延時間を、一の遅延時間として出力してもよい。
【0022】
この場合、複数の計測チャンネルが算出した複数の遅延時間の中から、最も誤差が小さいと考えられる遅延時間を一の遅延時間として出力することができる。
【0023】
（６）上記（１）から（５）のいずれかのＴＤＣ装置は、時間演算部が算出した計測信号の遅延時間、または、遅延時間決定部が決定した一の遅延時間を、遅延部における遅延に応じて補正し、補正後の計測信号の遅延時間を出力する時間補正部を備えていてもよい。
【0024】
この場合、時間補正部によって、時間演算部が算出した遅延時間から、または、遅延時間決定部が決定した一の遅延時間から、遅延部における計測信号の遅延の影響を除去することができる。
【0025】
（７）上記（１）から（６）のいずれかのＴＤＣ装置は、物体に照射された測定光の反射光に係る計測信号と計測クロックとに基づいて物体までの距離を測定する測距装置において用いられ、計測信号の遅延時間を測定光と反射光との時間差として、物体までの距離を演算する距離演算部を備えていてもよい。
【0026】
この場合、測距装置において、キャリブレーション動作時と測定動作時との間におけるＴＤＣ回路の電圧降下量の変動による影響を軽減しつつ物体までの距離を精度良く測定することができる。
【0027】
（８）上記（７）のＴＤＣ装置は、距離演算部が算出した距離を、遅延部における遅延に応じて補正し、補正後の距離を出力する距離補正部を備えていてもよい。
【0028】
この場合、距離補正部によって、距離演算部が算出した距離から、遅延部における計測信号の遅延の影響を除去することができる。また、測距装置において、キャリブレーション動作時と測定動作時との間におけるＴＤＣ回路の電圧降下量の変動による影響を軽減しつつ物体までの距離を精度良く測定することができる。
【0029】
（９）上記（１）のＴＤＣ装置は、物体に照射された測定光の反射光に係る計測信号と計測クロックとに基づいて物体までの距離を測定する測距装置において用いられ、ＴＤＣ回路と、エッジ検出部と、時間演算部と、時間演算部が出力した計測信号の遅延時間を測定光と反射光との時間差として物体までの距離を演算する距離演算部と、をそれぞれ有する複数の計測チャンネル、同一の計測信号を複数の計測チャンネルに並列に入力する入力部、および複数の計測チャンネルの距離演算部が算出した複数の距離に基づいて物体までの一の距離を決定する距離決定部、を備え、複数の計測チャンネルのうちの少なくとも一つは、入力部から入力された計測信号を、他の計測チャンネルのＴＤＣ回路の遅延回路に入力される計測信号に対して遅延させる遅延部を有していてもよい。
【0030】
このＴＤＣ装置では、一の計測チャンネルのＴＤＣ回路に入力される計測信号と、他の計測チャンネルのＴＤＣ回路に入力される計測信号とで、入力タイミングをずらすことができる。これにより、一の計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出する遅延素子の検出段と、他の計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出する遅延素子の検出段とを変えている。その上で、距離決定部は、各計測チャンネルの距離演算部が算出した物体までの距離に基づいて一の距離を決定することができる。
【0031】
この場合、一の計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出した遅延素子の検出段が大きくて算出結果に含まれる誤差が大きくなってしまった場合でも、他の計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出した遅延素子の検出段が小さくなり算出結果に含まれる誤差が小さくなる場合が期待できる。したがって、上記のように、距離決定部において、各計測チャンネルの距離演算部が算出した物体までの距離に基づいて一の距離を決定することで、誤差の影響を小さくすることができる。
【0032】
（１０）上記（９）のＴＤＣ装置において、複数の計測チャンネルのうちの二つ以上の計測チャンネルがそれぞれ遅延部を有し、各遅延部は、入力部から入力された計測信号を他の遅延部と異なる時間遅延させてＴＤＣ回路の遅延回路に入力してもよい。
【0033】
上記（１０）のＴＤＣ装置によれば、３つ以上の計測チャンネルが設けられる場合でも、各計測チャンネルのＴＤＣ回路に入力される計測信号の入力タイミングを、他の計測チャンネルのＴＤＣ回路に入力される計測信号の入力タイミングに対してずらすことができる。これにより、いずれかの計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出した遅延素子の検出段が大きくて算出結果に含まれる誤差が大きくなってしまった場合でも、他の計測チャンネルのＴＤＣ回路において計測信号の立ち上がりを検出した遅延素子の検出段が小さくなり算出結果に含まれる誤差が小さくなる場合が期待できる。
【0034】
（１１）上記（９）または（１０）のＴＤＣ装置において、距離決定部は、複数の計測チャンネルによって算出された複数の距離の平均値を一の距離として出力してもよい。
【0035】
この場合、各計測チャンネルによって算出された物体までの距離に含まれる誤差の影響を小さくすることができる。
【0036】
（１２）上記（９）または（１０）のＴＤＣ装置において、距離決定部は、複数の計測チャンネルのうち、ＴＤＣ回路において立ち上がりエッジを検出した遅延素子の検出段が最も小さい計測チャンネルが算出した距離を、一の距離として出力してもよい。
【0037】
この場合、複数の計測チャンネルが算出した複数の距離の中から、最も誤差が小さいと考えられる距離を一の距離として出力することができる。
【0038】
（１３）上記（９）から（１２）のいずれかのＴＤＣ装置において、距離演算部が算出した距離、または、距離決定部が決定した一の距離を、遅延部における遅延に応じて補正し、補正後の距離を出力する距離補正部を備えていてもよい。
【0039】
この場合、距離補正部によって、距離演算部が算出した物体までの距離、または、距離決定部が決定した一の距離を、遅延部における遅延に応じて補正して、遅延部における計測信号の遅延の影響を除去することができる。
【0040】
（１４）上記（９）から（１２）のいずれかのＴＤＣ装置において、距離演算部は、特定の距離に位置付けられた基準物体からの反射光に係る計測信号によって基準物体との距離を算出し、算出された当該距離に基づいて距離測定のゼロ点を設定し、設定されたゼロ点に基づいて対象物までの距離を算出してもよい。
【0041】
このＴＤＣ装置では、時間演算部によって算出された計測信号の遅延時間を補正することなく、距離演算部によって対象物までの距離を適切に算出することができる。したがって、時間演算部によって算出された計測信号の遅延時間を補正するための補正部を設ける必要がないので、ＴＤＣ装置の構成を簡略化できる。
【0042】
（１５）上記（１）から（１４）のいずれかのＴＤＣ装置において、遅延部が、計測信号を遅延させる遅延時間を変更可能に構成されていてもよい。
【0043】
この場合、装置の使用環境等に応じて遅延部による遅延時間を調整することができるので、ＴＤＣ回路の電圧降下量の変動による影響をより適切に軽減することができる。
【0044】
（１６）上記（１）のＴＤＣ装置において、遅延部が、計測信号を遅延させる遅延時間を変更可能に構成され、遅延部における遅延時間を変更して複数回の計測を行うことにより、時間演算部が算出した複数の遅延時間に基づいて一の遅延時間を決定する遅延時間決定部を備えていてもよい。
【0045】
この場合、遅延部における遅延時間を変更して複数回の計測を行うことにより、複数の計測チャンネルを設ける場合と同様に、複数回に計測された距離の平均値をとる、あるいは、複数回に計測された距離のうちでエッジを検出した遅延素子の検出段が小さい回の距離を採用する、ようにして誤差の影響を小さくすることができる。
【0046】
（１７）本発明の一側面における測距装置は、上記（１）から（１６）のいずれかのＴＤＣ装置と、計測クロックと同期して測定光を照射する投光部と、物体で反射された測定光の反射光を受光し、反射光に係る計測信号をＴＤＣ装置へ出力する受光部と、を備える、ことを特徴とする。
【0047】
この測距装置によれば、キャリブレーション動作時と測定動作時との間におけるＴＤＣ回路の電圧降下量の変動による影響を軽減しつつ物体までの距離を精度良く測定することができる。
【0048】
（１８）上記（１７）の測距装置は、投光部から投光された測定光を所定方向に変更させる光偏向部、および、測定光を所定の方向に走査させる光走査部、の少なくとも一方を備えていてもよい。
【0049】
この場合、測定光の向き変更したり、測定光を所定の方向へ走査させたりすることができる。
【0050】
（１９）本発明の一側面における測距方法は、物体に照射された測定光の反射光に係る計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路を備えた測距装置において、物体までの距離を測定する方法であって、計測信号を遅延させてＴＤＣ回路の遅延回路に入力し、複数の記憶素子の出力の切り替わりに基づいて、計測信号の少なくとも立ち上がりエッジを検出した遅延素子の検出段を検出し、遅延素子の検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルに基づいて計測信号の遅延時間を算出し、計測信号の遅延時間を測定光と反射光との時間差として、物体までの距離を算出する、ことを特徴とする。
【0051】
この測距方法によれば、上記（７）のＴＤＣ装置と同様に、キャリブレーション動作時と測定動作時との間におけるＴＤＣ回路の電圧降下量の変動による影響を軽減しつつ物体までの距離を精度良く測定することができる。
【発明の効果】
【0052】
本発明によれば、ＴＤＣ回路の電源電圧の電圧降下量の変動による影響を軽減しつつ測定精度を向上させることができる。
【図面の簡単な説明】
【0053】
【発明を実施するための形態】
【0054】
以下、本発明の実施形態に係るＴＤＣ装置および測距装置について図面を用いて説明する。
【0055】
（第１実施形態）
図１は、本発明の第１実施形態に係るＴＤＣ装置を備えた測距装置の構成を示すブロック図である。
図１は、本発明の第１実施形態に係るＴＤＣ装置を備えた測距装置の構成を示すブロック図である。
【0056】
本実施形態に係る測距装置１００は、測定光を測定対象となる物体（以下、対象物と記載する）に照射し、その測定光が対象物によって反射された反射光を受光し、反射光を受光したタイミングに基づいて対象物までの距離を算出する装置である。本実施形態では、測距装置１００は、ＴＤＣ装置５０と、投光部１０１と、受光部１０２と、光偏向部１０３と、光走査部１０４と、電源部１０５とを備えている。ＴＤＣ装置５０の詳細は後述する。
【0057】
投光部１０１は、例えば、不図示の光源と光源駆動部とを備える。光源は、例えば半導体レーザまたはＬＥＤなどである。光源駆動部は、光源の発光を駆動する回路である。投光部１０１は、後述の光偏向部１０３の反射部に向けて測定光を照射する。測定光は、例えば数ナノ秒～数十ナノ秒などのパルス幅を有するパルス光である。
【0058】
受光部１０２は、例えば、アバランシェフォトダイオード等の受光素子を備え、対象物で反射された測定光の反射光を受光し、受光した反射光の光強度を電気信号に変換する。受光部１０２は反射光を受光すると、反射光に係る電気信号（以下、計測信号と言う）を、ＴＤＣ装置５０へ出力する。
【0059】
光偏向部１０３には、ミラー等の反射部が配置され、反射部に入射する投光部１０１からの測定光を所定の方向へ偏向させる。光走査部１０４は、光偏向部１０３が偏向させた測定光を例えば、水平方向または垂直方向の所定の方向に走査する。なお、測距装置１００は、光偏向部１０３および光走査部１０４のいずれか一方のみを備えるように構成されていてもよい。
【0060】
電源部１０５は、測距装置１００が備えるＴＤＣ装置５０、投光部１０１、受光部１０２、光偏向部１０３、および光走査部１０４が動作する電力を供給するために、それぞれに所定の電源電圧を出力する。なお、電源部１０５は、測距装置１００の外部から電力が供給される入力端子を備えていてもよい。
【0061】
ＴＤＣ装置５０は、測定光と反射光との時間差を、測定光に対応する計測開始信号が入力された時刻から、反射光に対応する計測信号が検出される時刻までの遅延時間として計測する。以下、ＴＤＣ装置５０について詳細に説明する。
【0062】
本実施形態では、ＴＤＣ装置５０は、遅延部１と、ＴＤＣ回路２と、エッジ検出部３と、テーブル生成部４と、時間演算部５と、距離演算部６とを備えている。これらは、専用のハードウェアにより構成されてもよいし、ソフトウェアにより実現可能な構成要素については、ＣＰＵがプログラムを実行することによって実現されてもよい。
【0063】
遅延部１は、受光部１０２からＴＤＣ装置５０に入力された計測信号を遅延させて、ＴＤＣ回路２の後述する第１の遅延回路１１（図２参照）に入力する。本実施形態では、遅延部１は、不図示の遅延素子を含み、投光部１０１からＴＤＣ装置５０に入力された計測信号を、計測クロックの周期よりも短い時間遅延させて、ＴＤＣ回路２に入力する。なお、計測クロックは、測定光の照射時刻（投光時刻）と反射光の受信時刻との時間差（計測信号の遅延時間）を検出するためのクロックである。
【0064】
図２は、ＴＤＣ回路２を示す図である。図２に示すＴＤＣ回路２は、所謂バーニア型ＴＤＣ回路である。ＴＤＣ回路２は、第１の遅延回路１１と、第２の遅延回路１２と、フリップフロップ列１３と、同期化回路１４と、からなる。なお、ＴＤＣ回路２は、第２の遅延回路１２を備えない、フラッシュ型ＴＤＣ回路であってもよい。フリップフロップ列１３は、高速に動作可能な記憶素子の一例である。
【0065】
第１の遅延回路１１において、計測信号が入力端子Ｖｒｅｆに入力される。計測信号は、投光部１０１から照射された光が対象物によって反射されて、受光部１０２が受光した反射光の信号である。第１の遅延回路１１は、ｎ段（ｎは１以上の整数）の遅延素子１１ｎ、からなる。各遅延素子１１ｎが持つ遅延量（遅延時間とも言う）はτＳに設定されている。各遅延素子１１ｎの出力ノードは、Ｓ１、Ｓ２、Ｓ３・・Ｓｎで表す。
【0066】
第２の遅延回路１２において、計測クロックが入力端子Ｖｃｋに入力される。投光部１０１（図１参照）は、計測クロックの立ち上がりのタイミングで、測定光を照射する。第２の遅延回路１２は、第１の遅延回路１１と同様、ｎ段の遅延素子１２ｎからなる。各遅延素子１２ｎの遅延量はτＣ（＜τＳ）に設定されている。各遅延素子１２ｎの出力ノードは、Ｃ１、Ｃ２、Ｃ３・・Ｃｎで表す。
【0067】
遅延素子１１１と遅延素子１２１との組、遅延素子１１２と遅延素子１２２との組というように、遅延素子１１ｎと遅延素子１２ｎとの組ごとに、各組の出力端子は後述のフリップフロップに接続されている。以下では、遅延素子１１１と遅延素子１２１とは１段目の遅延素子、遅延素子１１２と遅延素子１２２とは２段目の遅延素子というように、遅延素子１１ｎと遅延素子１２ｎとはｎ段目の遅延素子と言う。
【0068】
フリップフロップ列１３は、ｎ個のＤ－フリップフロップ（以下、Ｄ－ＦＦと言う）１３ｎ（ｎは１以上の整数）を備えている。本実施形態では、Ｄ－ＦＦ１３１は、１段目の遅延素子に対応し、Ｄ－ＦＦ１３ｎは、ｎ段目の遅延素子に対応するものとする。詳しくは、Ｄ－ＦＦ１３ｎのＤ端子は、遅延素子１１ｎの出力ノードＳｎが接続され、ＣＫ端子は遅延素子１２ｎの出力ノードＣｎが接続されている。また、Ｄ－ＦＦ１３ｎのＱ端子は同期化回路１４に接続されている。各Ｄ－ＦＦ１３ｎの出力ノードは、Ｄ１、Ｄ２、Ｄ３・・Ｄｎで表す。
【0069】
同期化回路１４は、Ｄ－ＦＦ１３１～１３ｎの出力値を計測クロックに同期させて出力する回路である。
【0070】
図３は、図２のＴＤＣ回路２の動作波形の一例を示す図である。また、図４は、ＴＤＣ回路２に入力される計測信号および計測クロックの波形の一例を示す図である。図３の例では、入力端子Ｖｒｅｆからの計測信号が、Ｌレベル（以下、Ｌと言う）からＨレベル（以下、Ｈと言う）へ変化する立ち上がりに対して、入力端子Ｖｃｋからの計測クロックが時間差Δｔだけ遅れてＬからＨに立ち上がっている。この図３に示す例では、Ｄ－ＦＦ１３１～１３４の出力ノードＤ１～Ｄ４におけるデータとして、「Ｈ、Ｈ、Ｌ、Ｌ」が得られる。
【0071】
エッジ検出部３は、ＴＤＣ回路２に計測信号および計測クロックが入力されたときに、同期化回路１４からの出力値に基づいて、計測信号のエッジ（立ち上がりエッジ、または、立ち下がりエッジ）を検出する。ここで、本実施形態において、図２のＴＤＣ回路２の１２段の遅延素子（つまりｎ＝１２）の合計の遅延量が、計測クロックの一周期に対応するとする。この場合において、Ｄ－ＦＦ１３１～１３１２の出力ノードＤ１～Ｄ１２におけるデータとして、「Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｌ、Ｌ」が得られるように、図４のような計測信号および計測クロックが入力されるものとする。エッジ検出部３は、出力ノードＤ１～Ｄ１２におけるデータのＨからＬへの変化を検出することにより、計測信号の立ち上がりエッジを検出することができる。
【0072】
本実施形態では、エッジ検出部３は、出力ノードＤ１～Ｄｎにおけるデータの切り替わりに基づいて、計測信号の立ち上がりエッジおよび立ち下がりエッジを検出した遅延素子の検出段を検出する。具体的には、本実施形態では、エッジ検出部３は、例えば、出力ノードＤ１～Ｄｎのうち、データがＨからＬへ変化したときの出力ノードＤｉに対応する遅延素子（図４の例では、１１段目の遅延素子）を、計測信号の立ち上がりエッジを検出した遅延素子と判定する。また、エッジ検出部３は、例えば、出力ノードＤ１～Ｄｎのうち、データがＬからＨへの変化したときの出力ノードＤｉに対応する遅延素子を、立ち下がりエッジを検出した遅延素子と判定する。
【0073】
本実施形態では、エッジ検出部３が計測信号の立ち上がりを検出することで、後述するように、時間演算部５によって、計測信号が立ち上がってから、計測クロックＡが立ち上がるまでの時間間隔を計測できる。時間間隔は、各遅延素子の遅延量（本実施形態では、遅延素子１１ｎの遅延量と遅延素子１２ｎの遅延量との差：τｓ－τｃ）（時間分解能ともいう）を積算することによって求められる。図４に示す例では、１１段目の遅延素子によって計測信号の立ち上がりが検出されている。この場合、例えば、計測信号が立ち上がってから計測クロックＡが立ち上がるまでの時間間隔は、１段目の遅延素子から１０段目の遅延素子（立ち上がりを検出した遅延素子の一つ前の遅延素子）までの各遅延素子の遅延量を積算することによって求めることができる。
【0074】
なお、図４の例では、上述したように、１２段の遅延素子（つまりｎ＝１２）の合計の遅延量が計測クロックの一周期に対応する。このため、計測クロックＡより一つ前の計測クロックＢの立ち上がりから、計測信号の立ち上がりまでの時間間隔は、１１段目および１２段目の各遅延素子の遅延量を積算することによって求めることができる。すなわち、本実施形態では、計測クロックの立ち上がりから計測信号の立ち上がりまでの時間間隔は、計測クロックの一周期に対応する複数段の遅延素子のうち、計測信号の立ち上がりを検出した遅延素子（図４では、１１段目の遅延素子）から最後段の遅延素子（図４では、１２段目の遅延素子）までの累積遅延量として算出することができる。
【0075】
テーブル生成部４（図１参照）は、遅延変換テーブルを生成する。各遅延素子が持つ遅延量（τｓ－τｃ）は、製造バラつきの影響を受けて変動する。遅延変換テーブルは、変動する（τｓ－τｃ）に基づく遅延量をキャリブレーションするためのテーブルである。本実施形態では、遅延変換テーブルは、後述するキャリブレーション信号をＴＤＣ回路２へ入力した際、そのキャリブレーション信号の立ち上がりエッジを検出した遅延素子の検出段と、その検出段までの遅延素子の累積遅延量との関係を示すテーブルである。以下では、遅延変換テーブルを生成する動作を、キャリブレーション動作と言う。テーブル生成部４は、測距装置１００が距離測定動作を行っていないタイミング、つまり、計測信号がＴＤＣ回路２に入力されないタイミングで、キャリブレーション動作を行う。
【0076】
図５は、キャリブレーション信号および計測クロックの波形を示す図である。キャリブレーション動作では、テーブル生成部４は、不図示のクロック発生回路からキャリブレーション信号を入力端子Ｖｒｅｆ（図２参照）に入力する。入力端子Ｖｃｋには計測クロックが入力される。キャリブレーション信号は、その周期が、計測クロックの周期と僅差であって、計測クロックとは同期しない信号である。そして、キャリブレーション信号の周期は可変となっていて、キャリブレーション信号の周期と計測クロックの周期との差は、ＴＤＣ回路２の時間分解能である（τｓ－τｃ）とずれが生じることが好ましい。例えば、ＴＤＣ回路２の時間分解能が１０［ｐｓ］である場合において、計測クロックの周期を４［ｎｓ］としたときのキャリブレーション信号の周期は、４より大きく４．０１６［ｎｓ］より小さい範囲で設定することが好ましい。
【0077】
テーブル生成部４は、キャリブレーション信号を入力すると、図５で示すように、ＴＤＣ回路２における遅延素子（図５では１２段の遅延素子）の段毎に、検出されたキャリブレーション信号の立ち上がり数を計測する。本実施形態では、キャリブレーション信号の立ち上がりは、計測信号の立ち上がりと同様に、エッジ検出部３によって検出される。テーブル生成部４は、エッジ検出部３の検出結果に基づいて、遅延素子の段毎に、検出されたキャリブレーション信号の立ち上がり数を計測する。
【0078】
図６は、キャリブレーション信号の立ち上がりを検出した結果を示すヒストグラムである。テーブル生成部４は、キャリブレーション信号の立ち上がりを検出した結果を示すヒストグラムを生成する。図６では、各段の遅延素子でキャリブレーション信号の立ち上がりが検出される総数（以下、検出総数と言う）が「３６」となるように、キャリブレーション信号を入力した結果を示す図である。この図では、１段目の遅延素子でキャリブレーション信号の立ち上がりが検出された数（以下、検出数と言う）は「７」である。８段目の検出数は「０」である。これは、各段の遅延素子が持つ遅延量を表している。例えば計測クロックの周期を４［ｎｓ］とすると、検出総数「３６」が、その計測クロックの周期４［ｎｓ］に相当する。このため、１段目の遅延素子が持つ遅延量は、７／３６×４［ｎｓ］となる。
【0079】
次に、テーブル生成部４は、各段までの遅延素子の累積遅延量を推定するために、図６に示すヒストグラムから累積ヒストグラムを生成する。図７は、累積ヒストグラムを示す図である。図７の累積ヒストグラムは、図６のヒストグラムにおいて、最後段の８段目の検出数を７段目の検出数に加算し、加算された７段目の検出数を６段目の検出数に加算し、という演算を、最後段の遅延素子から順に１段目の遅延素子まで行うことで、生成される。なお、前記演算により得られる結果を累積検出数（図７の縦軸）と言う。
【0080】
次に、テーブル生成部４は、図７に示す累積ヒストグラムの縦軸の累積検出数を、累積遅延量に変換したテーブルを生成する。このテーブルを、遅延変換テーブルという。図８は、遅延変換テーブルを示す図である。図８では、計測クロックの周期を４［ｎｓ］とした場合の遅延変換テーブルを示す。
【0081】
なお、上記のように最後段の遅延素子から順に１段目の遅延素子まで累積処理を行う理由としては、以下の通りである。図４で説明したように、計測クロックＢが立ち上がってから、計測信号が立ち上がるまでの遅延量は、計測信号の立ち上がりを検出した遅延素子から最後段の遅延素子までの累積遅延量である。言い換えると、最後段の遅延素子から計測信号の立ち上がりを検出した遅延素子までの累積遅延量を算出することによって、計測クロックが立ち上がってから計測信号が立ち上がるまでの遅延量を算出することができる。そこで、本実施形態では、最後段の遅延素子から順に１段目の遅延素子まで遅延量を累積することによって、各段の遅延素子の累積遅延量を算出する。
【0082】
測距装置１００が距離測定動作を行う際、測定光と反射光との時間差（計測信号の遅延時間）の演算において必要となるのは、計測信号の立ち上がりと、その計測信号の直前の計測クロックの立ち上がりとの時間間隔である。時間演算部５（図１参照）は、エッジ検出部３の検出結果および上述の遅延変換テーブルに基づいて、測定光と反射光との時間差（計測信号の遅延時間）を算出する。
【0083】
具体的には、時間演算部５は、エッジ検出部３の検出結果（計測信号の立ち上がりを検出した遅延素子の検出段）と遅延変換テーブルとに基づいて、上記立ち上がりを検出した遅延素子の検出段に対応する累積遅延量を、計測クロックの立ち上がりから計測信号の立ち上がりまでの時間間隔として取得する。例えば、計測信号の立ち上がりを検出した遅延素子の段数が「４」である場合には、図８のテーブルから、時間演算部５は、段数「４」に対応する累積遅延量を、計測クロックの立ち上がりから計測信号の立ち上がりまでの時間間隔として取得する。そして、時間演算部５は、投光部１０１が測定光を照射してから計測信号が立ち上がる直前の計測クロック（図４では計測クロックＢ）までの計測クロックのクロック数と、遅延変換テーブルから取得した時間間隔とから、測定光と反射光との時間差を算出する。時間演算部５は、算出した測定光と反射光との時間差を距離演算部６（図１参照）へ出力する。
【0084】
距離演算部６は、時間演算部５によって算出された測定光と反射光との時間差から、対象物までの距離を演算する。距離演算部６は、例えば、専用のハードウェアにより構成されてもよいし、ＣＰＵがプログラムを実行することによって実現されてもよい。本実施形態では、距離演算部６は、下記式（１）によって、対象物までの距離ｄを算出する。なお、下記式（１）において、Ｃは光速、ΔＴは測定光と反射光との時間差（計測信号の遅延時間）である。
ｄ＝（１／２）×Ｃ×ΔＴ ・・・（１）
ｄ＝（１／２）×Ｃ×ΔＴ ・・・（１）
【0085】
（本実施形態の作用効果）
図９は、計測信号の立ち上がりを検出した遅延素子の検出段と、各検出段における累積遅延量との関係の一例を示す概念図であり、実線は、キャリブレーション動作時の検出段と累積遅延量との関係を示し、破線は、測定動作時の検出段と累積遅延量との関係を示す。
図９は、計測信号の立ち上がりを検出した遅延素子の検出段と、各検出段における累積遅延量との関係の一例を示す概念図であり、実線は、キャリブレーション動作時の検出段と累積遅延量との関係を示し、破線は、測定動作時の検出段と累積遅延量との関係を示す。
【0086】
測距装置１００の測定動作時のＴＤＣ回路２の電源電圧の電圧降下量が、キャリブレーション動作時のＴＤＣ回路２の電源電圧の電圧降下量よりも小さい場合、測定動作時の各遅延素子の遅延量は、キャリブレーション動作時の各遅延素子の遅延量よりも小さくなる。これにより、測定動作時において計測クロックの一周期に対応する遅延素子の段数が、キャリブレーション動作時において計測クロックの一周期に対応する遅延素子の段数よりも多くなる。
【0087】
図９に示すように、測定動作時において計測クロックの一周期に対応する遅延素子の段数が多くなることによって、測定動作時における各検出段の実際の累積遅延量は、キャリブレーション動作時の累積遅延量に比べて大きくなる。図９から分かるように、測定動作時における実際の累積遅延量とキャリブレーション動作時における累積遅延量との差（誤差）は、計測信号の立ち上がりを検出した遅延素子の検出段が大きくなるほど大きくなる。
【0088】
なお、条件によっては、測定動作時におけるＴＤＣ回路２の電源電圧の電圧降下量が、キャリブレーション動作時の電圧降下量よりも大きい場合があり得て、その場合には、測定動作時において計測クロックの一周期に対応する遅延素子の段数は、キャリブレーション動作時において計測クロックの一周期に対応する遅延素子の段数よりも少なくなる。この場合も、測定動作時における実際の累積遅延量とキャリブレーション動作時における累積遅延量との差（誤差）は、計測信号の立ち上がりを検出した遅延素子の検出段が大きくなるほど大きくなる。
【0089】
このように、測距装置１００によって任意の対象物までの距離を測定する際に、ＴＤＣ回路２において計測信号の立ち上がりを検出した遅延素子の検出段が大きい場合には、測定された距離に含まれる誤差が大きくなる。特に、上記誤差は、測定動作時のＴＤＣ回路２の電源電圧の電圧降下量とキャリブレーション動作時のＴＤＣ回路２の電源電圧の電圧降下量との差が大きくなるほど大きくなる。
【0090】
そこで、本実施形態では、ＴＤＣ装置５０に入力された計測信号を、遅延部１によって遅延させてＴＤＣ回路２に入力している。この場合、例えば、遅延部１における計測信号の遅延量によっては、計測信号の立ち上がりを検出する遅延素子の検出段を小さくすることができる。これにより、測定動作時における実際の累積遅延量とキャリブレーション動作時における累積遅延量との差（誤差）を小さくすることができる。
【0091】
このようにして、本実施形態に係る測距装置１００によれば、キャリブレーション動作時と測定動作時との間におけるＴＤＣ回路２の電圧降下量の変動による影響を軽減しつつ対象物までの距離を精度良く測定することができる。
【0092】
なお、本実施形態では、ＴＤＣ装置５０に入力された計測信号を遅延部１で遅延した後、その遅延された計測信号に基づいて、時間演算部５が測定光と反射光との時間差（計測信号の遅延時間）を算出している。このため、時間演算部５によって算出される計測信号の遅延時間は、測定光と反射光との実際の時間差に対して、遅延部１において遅延された量に相当する分だけ長くなる。したがって、時間演算部５によって算出された計測信号の遅延時間をそのまま用いて対象物までの距離を算出した場合、算出された距離は、実際の距離よりも長くなる。すなわち、測距装置１００の距離の測定結果に、遅延部１で遅延された遅延量に相当する誤差が生じる。この点について、本実施形態に係る測距装置１００では、以下のようにして対象物までの距離を算出することによって、上記のような誤差の発生を避けることができる。
【0093】
例えば、距離演算部６が、特定の距離に位置付けられた基準物体からの反射光に係る計測信号に基づいて基準物体との距離（基準距離）を算出し、算出した基準距離に基づいて距離測定のゼロ点を設定し、設定されたゼロ点に基づいて対象物までの距離を算出してもよい。より具体的には、例えば、測距装置１００内の任意の物体の位置を距離測定のゼロ点とする場合、距離演算部６は、対象物からの反射光に係る計測信号によって算出された距離から、基準物体からの反射光に係る計測信号によって算出された基準距離を減算することによって得られる値を、対象物までの距離として出力してもよい。この場合、対象物からの反射光に係る計測信号に基づいて算出される距離は、遅延部１における遅延量が大きくなるのに従って大きくなるが、基準物体からの反射光に係る計測信号に基づいて算出される基準距離も大きくなる。したがって、上記のように、対象物からの反射光に係る計測信号に基づいて算出された距離から基準距離を減算することによって、遅延部１における遅延量の影響を除去することができる。
【0094】
また、他の方法としては、例えば、時間演算部５が算出した計測信号の遅延時間または距離演算部６が算出した距離を補正することが考えられる。以下、具体的に説明する。図１０および図１１は、測距装置１００の変形例を示す図である。
【0095】
図１０に示す測距装置１００においては、ＴＤＣ装置５０が補正部（時間補正部）７ａを有している。図１０に示す測距装置１００においては、時間演算部５によって算出された計測信号の遅延時間が補正部７ａにおいて補正された後、距離演算部６に入力される。具体的には、補正部７ａは、時間演算部５で算出された計測信号の遅延時間を、遅延部１における計測信号の遅延量に応じて補正する。例えば、遅延部１における計測信号の遅延量が２［ｎｓ］の場合、補正部７ａは、時間演算部５が算出した計測信号の遅延時間から、遅延部１における計測信号の遅延量に応じた時間（２［ｎｓ］）を減算する。補正部７ａは、このようにして補正した後の遅延時間を距離演算部６へ出力する。これにより、距離演算部６は、遅延部１における計測信号の遅延の影響を除去して、対象物までの距離を算出することができる。
【0096】
一方、図１１に示す測距装置１００においては、ＴＤＣ装置５０が補正部（距離補正部）７ｂを有している。図１１に示す測距装置１００においては、距離演算部６によって算出された対象物までの距離が、補正部７ｂによって補正される。具体的には、補正部７ｂは、距離演算部６で算出された距離を、遅延部１における計測信号の遅延量に応じて補正する。例えば、遅延部１における計測信号の遅延量が２［ｎｓ］の場合、補正部７ｂは、距離演算部６が算出した距離から、遅延部１における計測信号の遅延量に応じた距離（約３００ｍｍ）を減算する。これにより、距離演算部６によって算出された距離から、遅延部１における計測信号の遅延の影響を除去することができる。
【0097】
なお、補正部７ａ，７ｂはいずれも、例えば、専用のハードウェアにより構成されてもよいし、ＣＰＵがプログラムを実行することによって実現されてもよい。また、測距装置１００が、補正部７ａと補正部７ｂとを備えていてもよい。この場合、補正部７ａ，７ｂのうちのいずれかを機能させればよいので、補正部７ａ，７ｂの一方に故障等の問題が生じた場合でも、遅延部１における計測信号の遅延の影響を適切に除去することができる。後述の実施形態においても同様である。
【0098】
なお、遅延部１は、計測信号を遅延させる遅延時間（遅延量）を変更可能に構成されていてもよく、変更不能に構成されていてもよい。遅延時間を変更できるように遅延部１を構成する場合には、例えば、ＴＤＣ回路２においてキャリブレーション信号の立ち上がりエッジを検出した遅延素子の検出段に応じて遅延部１における遅延時間を調整できるように、遅延部１を構成してもよい。この構成によれば、例えば、測距装置１００の測定動作時に、ＴＤＣ回路２においてキャリブレーション信号の立ち上がりエッジを検出した遅延素子の検出段が大きい場合に、その次の測定動作時以降において、ＴＤＣ回路２においてキャリブレーション信号の立ち上がりエッジを検出した遅延素子の検出段が小さくなるように、遅延部１における遅延時間を調整してもよい。
【0099】
なお、本実施形態に係るＴＤＣ装置５０の構成を利用して、測定動作時における実際の累積遅延量とキャリブレーション動作時における累積遅延量との差（誤差）を小さくする方法としては、以下のような方法も考えられる。例えば、後述する第２実施形態に係る測距装置（図１４参照）のように、測距装置に複数の計測チャンネル（計測部３０によって計測信号の遅延時間を計測するチャンネル）を設け、そのうちの少なくとも一つに遅延部１を設けることが考えられる。この場合、遅延部１における遅延量を適宜設定することによって、一の計測チャンネルにおいて計測信号の立ち上がりを検出する遅延素子の検出段と、他の計測チャンネルにおいて計測信号の立ち上がりを検出する遅延素子の検出段とに差を設けることができる。これにより、いずれかの計測チャンネルにおける遅延素子の検出段が大きくて算出結果に含まれる誤差が大きくなってしまった場合でも、他の計測チャンネルにおける遅延素子の検出段が小さくなり算出結果に含まれる誤差が小さくなる場合が期待できる。したがって、例えば、各計測チャンネルによって計測された計測信号の遅延時間の平均値に基づいて距離を算出することによって、誤差の影響を小さくすることができる。また、例えば、各計測チャンネルによって計測された距離の平均値をとることによって、誤差の影響を小さくすることもできる。また、例えば、複数の計測チャンネルのうち、ＴＤＣ回路２において計測信号の立ち上がりエッジを検出した遅延素子の検出段が最も小さい計測チャンネルの算出結果を利用することによって、誤差の影響を小さくすることもできる。
【0100】
なお、複数の計測チャンネルのいずれかに遅延部１を設ける場合、いずれかの計測チャンネルのＴＤＣ回路２において遅延素子の前半の段で計測信号の立ち上がりを検出した際に、他のいずれかの計測チャンネルのＴＤＣ回路２において遅延素子の後半の段で計測信号の立ち上がりを検出するように、遅延部１における計測信号の遅延量を設定することが好ましい。
【0101】
また、ＴＤＣ装置５０は、複数の計測チャンネルを設けない場合であっても、遅延部１における計測信号の遅延時間を変更可能に設定して、一の計測チャンネルについて複数回の計測をできるようにしてもよい。遅延部１における遅延時間を変更して複数回の計測を行うことにより、複数の計測チャンネルを設ける場合と同様に、複数回に計測された距離の平均値をとる、あるいは、複数回に計測された距離のうちでエッジを検出した遅延素子の検出段が小さい回の距離を採用する、ようにして誤差の影響を小さくすることができる。具体的には、遅延部が、計測信号を遅延させる遅延時間を変更可能に構成され、遅延部における遅延時間を変更して複数回の計測を行うことにより、時間演算部が算出した複数の遅延時間に基づいて一の遅延時間を決定する遅延時間決定部を備えるようにすればよい。なお、遅延部１における計測信号の遅延時間を変更可能に設定する場合には、対応する補正部７ａまたは補正部７ｂは、変更された遅延時間に応じて補正可能にするのが好ましい。
【0102】
なお、上述の実施形態では、ＴＤＣ装置５０が距離演算部６を備える場合について説明したが、距離演算部６は、ＴＤＣ装置５０とは別個の部品として測距装置１００に設けられてもよい。同様に、テーブル生成部４は、ＴＤＣ装置５０とは別個の部品として測距装置１００に設けられてもよい。後述の各実施形態においても同様である。
【0103】
また、上述の実施形態では、テーブル生成部４が、キャリブレーション信号の立ち上がりエッジを検出した遅延素子の検出段と、その検出段までの遅延素子の累積遅延量との関係を示す遅延変換テーブルを生成する場合について説明したが、遅延変換テーブルの構成は上述の例に限定されない。本実施形態では、ＴＤＣ回路２の複数の遅延素子の遅延量に関する情報を示したテーブルを、遅延変換テーブルとして用いることができる。例えば、遅延変換テーブルが、ＴＤＣ回路２の各遅延素子の遅延量を示すテーブルであってもよい。この場合も、時間演算部５は、遅延変換テーブルに示された各遅延素子の遅延量に基づいて、計測信号の遅延時間を算出することができる。また、遅延変換テーブルは、測距装置１００の外部から入力されるデータであってもよい。後述の各実施形態においても同様である。
【0104】
（第２実施形態）
図１２は、本発明の第２実施形態に係るＴＤＣ装置を備えた測距装置の構成を示すブロック図である。なお、第２実施形態に係る測距装置の各構成要素のうち、上述の第１実施形態に係る測距装置と同様の構成を有する部分については、説明を省略または簡略にする。
図１２は、本発明の第２実施形態に係るＴＤＣ装置を備えた測距装置の構成を示すブロック図である。なお、第２実施形態に係る測距装置の各構成要素のうち、上述の第１実施形態に係る測距装置と同様の構成を有する部分については、説明を省略または簡略にする。
【0105】
図１２に示すように、本実施形態に係るＴＤＣ装置５０は、複数（本実施形態では、２つ）の計測チャンネル２０と、距離演算部６と、補正部７ａと、入力部８と、遅延時間決定部９とを備えている。各計測チャンネル２０は、遅延部１と、計測部３０とを備えている。計測部３０は、ＴＤＣ回路２、エッジ検出部３、テーブル生成部４および時間演算部５を備えている。なお、ＴＤＣ回路２、エッジ検出部３、テーブル生成部４、時間演算部５および距離演算部６は、上述の第１実施形態と同様の機能を有している。
【0106】
本実施形態では、受光部１０２は、反射光に係る計測信号を、ＴＤＣ装置５０の入力部８に出力する。入力部８は、受光部１０２から入力された同一の計測信号を、複数の計測チャンネル２０に並列に入力する。本実施形態では、入力部８は、各計測チャンネル２０の遅延部１に同一の計測信号を入力する。入力部８は、例えば、電子回路等のハードウェアによって実現される。
【0107】
各計測チャンネル２０の遅延部１は、上述の第１実施形態の遅延部１と同様に構成され、入力部８から入力された計測信号を遅延させて、計測部３０のＴＤＣ回路２の第１の遅延回路１１（図２参照）に入力する。本実施形態では、一方の計測チャンネル２０の遅延部１と、他方の計測チャンネル２０の遅延部１とで、計測信号の遅延量が異なるように、各遅延部１における遅延量が設定される。言い換えると、各遅延部１は、入力部８から入力された計測信号を、他の遅延部１と異なる時間遅延させてＴＤＣ回路２の第１の遅延回路１１に入力する。これにより、一方の計測チャンネル２０のＴＤＣ回路２に入力される計測信号が、他方の計測チャンネル２０のＴＤＣ回路２に入力される計測信号に対して遅延される。
【0108】
各計測部３０の時間演算部５は、上述の第１実施形態の時間演算部５と同様に、計測信号の遅延時間（測定光と反射光との時間差）を算出し、算出した遅延時間を遅延時間決定部９に入力する。
【0109】
遅延時間決定部９は、各計測チャンネル２０の時間演算部５によって算出された計測信号の遅延時間に基づいて、一の遅延時間を決定する。本実施形態では、遅延時間決定部９は、各計測チャンネル２０が算出した遅延時間の平均値を、上記一の遅延時間として出力する。遅延時間決定部９は、例えば、専用のハードウェアにより構成されてもよいし、ＣＰＵがプログラムを実行することによって実現されてもよい。
【0110】
補正部７ａは、遅延時間決定部９から入力された遅延時間を補正する。ここで、本実施形態では、各計測チャンネル２０の時間演算部５は、遅延部１で遅延された計測信号に基づいて、計測信号の遅延時間を算出している。このため、各時間演算部５によって算出される計測信号の遅延時間は、測定光と反射光との実際の時間差に対して、遅延部１において遅延された量に相当する分だけ長くなる。したがって、各時間演算部５によって算出された遅延時間の平均値は、測定光と反射光との実際の時間差よりも長くなる。そこで、本実施形態では、補正部７ａは、各遅延部１で遅延された遅延量の影響が除去されるように、遅延時間決定部９から入力された遅延時間を、各遅延部１における遅延量に応じて補正する。例えば、図１２の測距装置１００において、一方の遅延部１における計測信号の遅延量が１［ｎｓ］であり、他方の遅延部１における計測信号の遅延量が３［ｎｓ］の場合、補正部７ａは、遅延時間決定部９から入力された計測信号の遅延時間から、各遅延部１における計測信号の遅延量に応じた時間（２［ｎｓ］＝（１［ｎｓ］＋３［ｎｓ］）／２）を減算する。補正部７ａは、このようにして補正した後の遅延時間を距離演算部６へ出力する。これにより、距離演算部６は、各遅延部１における計測信号の遅延の影響を除去して、対象物までの距離を算出することができる。
【0111】
（本実施形態の効果）
本実施形態に係る測距装置１００では、各計測チャンネル２０が遅延部１を備えている。これにより、遅延部１における遅延量によっては、ＴＤＣ回路２において計測信号の立ち上がりを検出する遅延素子の検出段を小さくすることができる。この場合、上述の第１実施形態で説明したように、測定動作時における複数の遅延素子の実際の累積遅延量とキャリブレーション動作時における複数の遅延素子の累積遅延量との差（誤差）を小さくすることができる。その結果、距離演算部６によって算出される距離に含まれる誤差を小さくすることができる。
本実施形態に係る測距装置１００では、各計測チャンネル２０が遅延部１を備えている。これにより、遅延部１における遅延量によっては、ＴＤＣ回路２において計測信号の立ち上がりを検出する遅延素子の検出段を小さくすることができる。この場合、上述の第１実施形態で説明したように、測定動作時における複数の遅延素子の実際の累積遅延量とキャリブレーション動作時における複数の遅延素子の累積遅延量との差（誤差）を小さくすることができる。その結果、距離演算部６によって算出される距離に含まれる誤差を小さくすることができる。
【0112】
また、本実施形態に係る測距装置１００では、一方の計測チャンネル２０のＴＤＣ回路２に入力される計測信号と、他方の計測チャンネル２０のＴＤＣ回路２に入力される計測信号とで、入力タイミング（計測クロックに対する入力タイミング）をずらしている。これにより、一方の計測チャンネル２０のＴＤＣ回路２において計測信号の立ち上がりを検出する遅延素子の検出段と、他方の計測チャンネル２０のＴＤＣ回路２において計測信号の立ち上がりを検出する遅延素子の検出段とを変えている。
【0113】
その上で、遅延時間決定部９は、各計測チャンネル２０の時間演算部５が算出した計測信号の遅延時間の平均値を、一の遅延時間として決定する。さらに、遅延時間決定部９によって決定された一の遅延時間は、各遅延部１の遅延量に応じて補正部７ａによって補正され、補正後の遅延時間に基づいて、距離演算部６によって対象物までの距離が算出される。
【0114】
この場合、一方の計測チャンネル２０のＴＤＣ回路２において計測信号の立ち上がりを検出した遅延素子の検出段が大きくて算出結果に含まれる誤差が大きくなってしまった場合でも、他方の計測チャンネル２０のＴＤＣ回路２において計測信号の立ち上がりを検出した遅延素子の検出段が小さくなり算出結果に含まれる誤差が小さくなる場合が期待できる。したがって、上記のように、遅延時間決定部９において、各計測チャンネル２０の時間演算部５が算出した遅延時間の平均値をとることで、誤差の影響を小さくすることができる。なお、入力タイミングをずらす各遅延部１の遅延量は、例えば、一方の計測チャンネル２０のＴＤＣ回路２において遅延素子の前半の段で計測信号の立ち上がりを検出する場合に、他方の計測チャンネル２０のＴＤＣ回路２において遅延素子の後半の段で計測信号の立ち上がりを検出するように、設定することが好ましい。
【0115】
このようにして、本実施形態に係る測距装置１００によれば、キャリブレーション動作時と測定動作時との間における電圧降下量の変動による影響を軽減しつつ対象物までの距離を測定することができる。
【0116】
図１３は、本実施形態に係るＴＤＣ装置５０の動作の効果を示す特性図である。横軸は、測定対象となる物体（対象物）との距離を示し、縦軸は、対象物までの距離の算出結果と、対象物までの実際の距離との誤差を示す。なお、図１３に示す特性図は、対象物までの距離を１００ｍｍずつ変化させて対象物までの距離を測定して得られた特性図である。また、図１３の縦軸の値は、測定誤差を基準化して示しており、実際の測定誤差をそのまま示したものではない。
【0117】
図１３において、破線は、ＴＤＣ装置５０の一方の計測チャンネル２０によって測定された計測時間の遅延時間に基づいて対象物までの距離を算出した場合の誤差を示し、一点鎖線は、他方の計測チャンネル２０によって測定された計測時間の遅延時間に基づいて対象物までの距離を算出した場合の誤差を示す。また、実線は、各計測チャンネル２０によって測定された計測時間の遅延時間の平均値に基づいて対象物までの距離を算出した場合の誤差を示す。なお、一方の計測チャンネル２０の遅延部１における遅延量と、他方の計測チャンネル２０の遅延部１における遅延量とには、計測クロックの半周期（２［ｎｓ］）程度の差を設けている。対象物までの距離の算出においては、遅延部１における遅延量の影響を除去している。
【0118】
図１３に示すように、各計測チャンネル２０によって測定された遅延時間に基づいて算出された対象物までの距離の誤差は、対象物までの距離が６００ｍｍ変化するごとに増減している。この誤差の増減は、各計測チャンネル２０において用いられる遅延変換テーブルが持つ誤差によって生じたものだと考えられる。一方、各計測チャンネル２０によって測定された計測時間の遅延時間の平均値に基づいて対象物までの距離を算出した場合には、誤差の変動が軽減されている。
【0119】
図１３に示す結果から、本実施形態に係るＴＤＣ装置５０のように、各計測チャンネル２０のＴＤＣ回路２に入力される計測信号の入力タイミングを変えて、各計測チャンネル２０によって測定された計測信号の遅延時間の平均値に基づいて対象物までの距離を算出することによって、測定誤差の変動を軽減できることが分かる。ＴＤＣ回路２に入力される計測信号の遅延量を調整した計測チャンネル２０の数を増やすことによって、より高い効果が期待できる。
【0120】
なお、図１２に示したＴＤＣ装置５０では、各計測チャンネル２０が遅延部１を備えているが、図１４に示すＴＤＣ装置５０のように、いずれかの計測チャンネル２０が遅延部１を備えていなくてもよい。例えば、図１２に示したＴＤＣ装置５０において、いずれかの計測チャンネル２０が遅延部１を備えていない場合、一方の計測チャンネル２０のＴＤＣ回路２において遅延素子の前半の段で計測信号の立ち上がりを検出した際に、他方の計測チャンネル２０のＴＤＣ回路２において遅延素子の後半の段で計測信号の立ち上がりを検出するように、遅延部１における計測信号の遅延量を設定することが好ましい。
【0121】
また、図１２に示したＴＤＣ装置５０は２つの計測チャンネル２０を備えているが、図１４に示すように、ＴＤＣ装置５０が３つ以上の計測チャンネル２０を備えていてもよい。上述したように、計測チャンネル２０の数を増やすことによって、本発明の効果がより高まることが期待される。なお、３つ以上の計測チャンネル２０を設ける場合についても、図１２に示したＴＤＣ装置５０と同様に、各計測チャンネル２０が遅延部１を備えていてもよく、図１４に示すように、いずれかの計測チャンネル２０が遅延部１を備えていなくてもよい。ＴＤＣ装置５０が３つ以上の計測チャンネル２０を備える場合も、各計測チャンネル２０のＴＤＣ回路２（図１２参照）に入力される計測信号の入力タイミングが互いにずれるように、各遅延部１における計測信号の遅延量が調整される。なお、各遅延部１の遅延量は、例えば、ＴＤＣ装置５０が備える計測チャンネル２０の数に応じて設定される。例えば、計測クロックの一周期に相当する時間を、ＴＤＣ装置５０が備える計測チャンネル２０の数で除算して得られる時間を基準遅延量として、各計測チャンネル２０のＴＤＣ回路２に入力される計測信号の入力タイミングが、基準遅延量ずつずれるように、各計測チャンネル２０の遅延部１の遅延量を設定することができる。
【0122】
図１２および図１４に示したＴＤＣ装置５０では、遅延時間決定部９が出力した一の遅延時間を補正部７ａで補正した後に、距離演算部６で対象物までの距離を算出しているが、対象物までの距離の算出方法は上述の例に限定されない。例えば、図１５に示すように、遅延部１を備える各計測チャンネル２０の計測部３０に、補正部７ａを設けてもよい。この場合、補正部７ａは、図１０で説明したＴＤＣ装置５０の補正部７ａと同様に、時間演算部５で算出された計測信号の遅延時間を、遅延部１における計測信号の遅延量に応じて補正する。これにより、各計測チャンネル２０は、遅延部１における遅延の影響を除去した計測信号の遅延時間（反射光の受信時刻との時間差）を出力することができる。この場合、遅延時間決定部９によって決定される一の遅延時間は、遅延部１における遅延の影響が除去された遅延時間となる。したがって、距離演算部６は、遅延時間決定部９から出力された遅延時間を補正することなくそのまま用いて、対象物までの距離を算出することができる。
【0123】
上述の実施形態では、遅延時間決定部９が、複数の計測チャンネル２０が算出した遅延時間の平均値を、一の遅延時間として決定する場合について説明したが、遅延時間決定部９による一の遅延時間の決定方法は上述の例に限定されない。具体的には、遅延時間決定部９は、例えば、複数の計測チャンネル２０のうち、ＴＤＣ回路２において計測信号の立ち上がりエッジを検出した遅延素子の検出段が最も小さい計測チャンネル２０が算出した計測信号の遅延時間を、一の遅延時間として決定してもよい。なお、図９を用いて説明したように、計測信号の立ち上がりエッジを検出した遅延素子の検出段が大きいほど、測定動作時における実際の累積遅延量とキャリブレーション動作時における累積遅延量との差（誤差）が大きくなる。言い換えると、計測信号の立ち上がりエッジを検出した遅延素子の段が小さいほど、測定動作時における実際の累積遅延量とキャリブレーション動作時における累積遅延量との差（誤差）が小さくなる。したがって、遅延時間決定部９が、複数の計測チャンネル２０が算出した遅延時間のうち、ＴＤＣ回路２において計測信号の立ち上がりエッジを検出した遅延素子の検出段が最も小さい計測チャンネル２０が算出した遅延時間を一の遅延時間として選択することによって、キャリブレーション動作時と測定動作時との間における電圧降下量の変動による影響を十分に軽減することができる。
【0124】
なお、図１２および図１４に示したＴＤＣ装置５０において、計測信号の遅延時間を補正する補正部７ａに代えて、図１６に示すように、距離演算部６が算出した対象物までの距離を補正する補正部７ｂを設けてもよい。詳細な説明は省略するが、図１１で説明したように、補正部７ｂは、距離演算部６によって算出された距離から、遅延部１における計測信号の遅延の影響を除去することができるように、距離演算部６によって算出された距離を、遅延部１における計測信号の遅延量に応じて補正する。
【0125】
（第３実施形態）
図１７は、本発明の第３実施形態に係るＴＤＣ装置を備えた測距装置の構成を示すブロック図である。なお、第３実施形態に係る測距装置の各構成要素のうち、上述の第１実施形態および第２実施形態に係る測距装置と同様の構成を有する部分については、説明を省略または簡略にする。
図１７は、本発明の第３実施形態に係るＴＤＣ装置を備えた測距装置の構成を示すブロック図である。なお、第３実施形態に係る測距装置の各構成要素のうち、上述の第１実施形態および第２実施形態に係る測距装置と同様の構成を有する部分については、説明を省略または簡略にする。
【0126】
図１７に示すように、本実施形態に係るＴＤＣ装置５０は、複数（本実施形態では、２つ）の計測チャンネル２０と、入力部８と、距離決定部１０と、補正部７ｂとを備えている。各計測チャンネル２０は、遅延部１と、計測部３０とを備えている。計測部３０は、ＴＤＣ回路２、エッジ検出部３、テーブル生成部４、時間演算部５および距離演算部６を備えている。なお、ＴＤＣ回路２、エッジ検出部３、テーブル生成部４、時間演算部５および距離演算部６は、図１１で説明した測距装置１００と同様に構成される。
【0127】
本実施形態においても、図１２で説明した第２実施形態と同様に、受光部１０２は、反射光に係る計測信号をＴＤＣ装置５０の入力部８に出力し、入力部８は、受光部１０２から入力された同一の計測信号を、複数の計測チャンネル２０に並列に入力する。
【0128】
各計測チャンネル２０の遅延部１は、図１２で説明した第２実施形態と同様に、入力部８から入力された計測信号を遅延させて、計測部３０のＴＤＣ回路２の第１の遅延回路１１（図２参照）に入力する。本実施形態においても、各遅延部１は、入力部８から入力された計測信号を、他の遅延部１と異なる時間遅延させてＴＤＣ回路２の第１の遅延回路１１に入力する。
【0129】
各計測部３０の距離演算部６は、図１１の距離演算部６と同様に、時間演算部５によって算出された計測信号の遅延時間（測定光と反射光との時間差）から、対象物までの距離を演算する。距離演算部６は、算出した対象物までの距離を、距離決定部１０に入力する。
【0130】
距離決定部１０は、各計測チャンネル２０の距離演算部６によって算出された対象物までの距離に基づいて、一の距離を決定する。本実施形態では、距離決定部１０は、各計測チャンネル２０が算出した対象物までの距離の平均値を、上記一の距離として出力する。距離決定部１０は、例えば、専用のハードウェアにより構成されてもよいし、ＣＰＵがプログラムを実行することによって実現されてもよい。
【0131】
補正部７ｂは、距離決定部１０によって決定された一の距離から、遅延部１における計測信号の遅延の影響を除去することができるように、距離決定部１０によって決定された一の距離を、遅延部１における計測信号の遅延量に応じて補正する。例えば、補正部７ｂは、距離決定部１０が算出した上記平均値から各遅延部１の遅延量に対応する距離（平均値に換算した値）を減算してもよい。これにより、距離決定部１０によって決定される一の距離から、遅延部１における計測信号の遅延の影響を除去することができる。
【0132】
（本実施形態の効果）
本実施形態に係る測距装置１００においても、上述の第２実施形態に係る測距装置１００（図１２参照）と同様に、各計測チャンネル２０が遅延部１を備えている。これにより、遅延部１における遅延量によっては、ＴＤＣ回路２において計測信号の立ち上がりを検出する遅延素子の検出段を小さくすることができる。この場合、上述したように、測定動作時における複数の遅延素子の実際の累積遅延量とキャリブレーション動作時における複数の遅延素子の累積遅延量との差（誤差）を小さくすることができる。その結果、距離演算部６によって算出される距離に含まれる誤差を小さくすることができる。
本実施形態に係る測距装置１００においても、上述の第２実施形態に係る測距装置１００（図１２参照）と同様に、各計測チャンネル２０が遅延部１を備えている。これにより、遅延部１における遅延量によっては、ＴＤＣ回路２において計測信号の立ち上がりを検出する遅延素子の検出段を小さくすることができる。この場合、上述したように、測定動作時における複数の遅延素子の実際の累積遅延量とキャリブレーション動作時における複数の遅延素子の累積遅延量との差（誤差）を小さくすることができる。その結果、距離演算部６によって算出される距離に含まれる誤差を小さくすることができる。
【0133】
また、本実施形態に係る測距装置１００においても、上述の第２実施形態に係る測距装置１００（図１２参照）と同様に、一方の計測チャンネル２０の計測部３０に入力される計測信号と、他方の計測チャンネル２０の計測部３０に入力される計測信号とで、入力タイミング（計測クロックに対する入力タイミング）をずらしている。これにより、一方の計測チャンネル２０のＴＤＣ回路２において計測信号の立ち上がりを検出する遅延素子の検出段と、他方の計測チャンネル２０のＴＤＣ回路２において計測信号の立ち上がりを検出する遅延素子の検出段とを変えている。
【0134】
その上で、距離決定部１０は、各計測チャンネル２０の距離演算部６が算出した対象物までの距離の平均値を、一の距離として出力する。この場合、一方の計測チャンネル２０のＴＤＣ回路２において計測信号の立ち上がりを検出した遅延素子の検出段が大きくて算出結果に含まれる誤差が大きくなってしまった場合でも、他方の計測チャンネル２０のＴＤＣ回路２において計測信号の立ち上がりを検出した遅延素子の検出段が小さくなり算出結果に含まれる誤差が小さくなる場合が期待できる。したがって、上記のように、距離決定部１０において、各計測チャンネル２０の距離演算部６が算出した対象物までの距離の平均値をとることで、誤差の影響を小さくすることができる。なお、入力タイミングをずらす各遅延部１の遅延量は、上述の実施形態と同様に、一方の計測チャンネル２０のＴＤＣ回路２において遅延素子の前半の段で計測信号の立ち上がりを検出する場合に、他方の計測チャンネル２０のＴＤＣ回路２において遅延素子の後半の段で計測信号の立ち上がりを検出するように、設定することが好ましい。
【0135】
このようにして、本実施形態に係る測距装置１００によれば、キャリブレーション動作時と測定動作時との間における電圧降下量の変動による影響を軽減しつつ対象物までの距離を測定することができる。
【0136】
なお、図１７に示した測距装置１００において、距離決定部１０は、複数の計測チャンネル２０のうち、ＴＤＣ回路２において計測信号の立ち上がりエッジを検出した遅延素子の検出段が最も小さい計測チャンネル２０が算出した距離を、一の距離として決定してもよい。この場合、補正部７ｂは、距離決定部１０が決定した一の距離から、その一の距離を算出した計測チャンネル２０の遅延部１の遅延量に対応する距離を減算すればよい。
【0137】
【0138】
また、図１７に示したＴＤＣ装置５０は２つの計測チャンネル２０を備えているが、図１４に示したＴＤＣ装置５０と同様に、ＴＤＣ装置５０が３つ以上の計測チャンネル２０を備えていてもよい。なお、３つ以上の計測チャンネル２０を設ける場合についても、いずれかの計測チャンネル２０が遅延部１を備えていなくてもよい。
【0139】
図１７に示したＴＤＣ装置５０では、対象物までの距離を算出するに際して、遅延部１における計測信号の遅延の影響を補正部７ｂによって除去しているが、上記遅延の影響の除去方法は上述の例に限定されない。例えば、図１８に示すＴＤＣ装置５０のように、遅延部１を備える各計測チャンネル２０に補正部７ａを設けてもよい。補正部７ａは、図１０で説明した補正部７ａと同様に、時間演算部５で算出された計測信号の遅延時間を、遅延部１における計測信号の遅延量に応じて補正し、補正後の遅延時間を距離演算部６へ出力する。これにより、距離演算部６は、遅延部１における計測信号の遅延の影響を除去して、対象物までの距離を算出することができる。なお、詳細な説明は省略するが、図１８に示した測距装置１００において、距離決定部１０は、各計測チャンネル２０が算出した対象物までの距離の平均値を一の距離として出力してもよく、複数の計測チャンネル２０のうち、ＴＤＣ回路２において計測信号の立ち上がりエッジを検出した遅延素子の検出段が最も小さい計測チャンネル２０が算出した距離を一の距離として出力してもよい。後述の図１９に示す測距装置１００においても同様である。
【0140】
また、例えば、図１９に示すＴＤＣ装置５０のように、遅延部１を備える各計測チャンネル２０に補正部７ｂを設けてもよい。補正部７ｂは、図１１で説明した補正部７ｂと同様に、距離演算部６で算出された距離を、遅延部１における計測信号の遅延量に応じて補正し、補正後の距離を距離決定部１０へ出力する。これにより、距離決定部１０によって決定される一の距離は、遅延部１における計測信号の遅延の影響が除去されたものとなる。
【0141】
また、図１７～図１９に示した測距装置１００において、各計測部３０の距離演算部６が、図１で説明した第１実施形態と同様に、特定の距離に位置付けられた基準物体からの反射光に係る計測信号に基づいて基準物体との距離（基準距離）を算出し、算出した基準距離に基づいて距離測定のゼロ点を設定し、設定されたゼロ点に基づいて対象物までの距離を算出してもよい。この場合には、補正部７ａ，７ｂは設けなくてよい。
【符号の説明】
【0142】
１ 遅延部
２ ＴＤＣ回路
３ エッジ検出部
４ テーブル生成部
５ 時間演算部
６ 距離演算部
７ａ，７ｂ 補正部
８ 入力部
９ 遅延時間決定部
１０ 距離決定部
１１ 第１の遅延回路
１２ 第２の遅延回路
１３ フリップフロップ列
１４ 同期化回路
２０ 計測チャンネル
３０ 計測部
５０ ＴＤＣ装置
１００ 測距装置
１０１ 投光部
１０２ 受光部
１０３ 光偏向部
１０４ 光走査部
１０５ 電源部
２ ＴＤＣ回路
３ エッジ検出部
４ テーブル生成部
５ 時間演算部
６ 距離演算部
７ａ，７ｂ 補正部
８ 入力部
９ 遅延時間決定部
１０ 距離決定部
１１ 第１の遅延回路
１２ 第２の遅延回路
１３ フリップフロップ列
１４ 同期化回路
２０ 計測チャンネル
３０ 計測部
５０ ＴＤＣ装置
１００ 測距装置
１０１ 投光部
１０２ 受光部
１０３ 光偏向部
１０４ 光走査部
１０５ 電源部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】