知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022176811
(43)【公開日】2022-11-30
(54)【発明の名称】光検出装置、光検出システム、および光検出方法
(51)【国際特許分類】
H04N 5/3745 20110101AFI20221122BHJP
G01S 7/481 20060101ALI20221122BHJP
G01S 17/894 20200101ALI20221122BHJP
【ＦＩ】
H04N5/3745 200
G01S7/481 A
G01S17/894
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2021083436
(22)【出願日】2021-05-17
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】藤井 基晴
(72)【発明者】
【氏名】渡辺 竜太
(72)【発明者】
【氏名】細谷 昌宏
【テーマコード（参考）】
5C024
5J084
【Ｆターム（参考）】
5C024CX37
5C024CY17
5C024EX13
5C024GX03
5C024GX16
5C024GX18
5C024GY39
5C024GY41
5C024HX23
5C024HX50
5J084AA04
5J084AA05
5J084AD02
5J084BA02
5J084BA03
5J084BA20
5J084BA34
5J084BA36
5J084BA40
5J084BB02
5J084CA03
5J084CA10
5J084CA20
5J084CA23
5J084CA44
5J084CA49
5J084CA53
5J084CA56
5J084CA65
5J084CA67
5J084CA69
5J084EA31
(57)【要約】
【課題】回路面積を小さくすることができる光検出装置を得る。
【解決手段】本開示の光検出装置は、第１の方向に並設された第１の受光画素および第２の受光画素と、第２の方向に延伸し第１の受光画素に接続された第１の信号線および第２の信号線と、第２の方向に延伸し第２の受光画素に接続された第３の信号線および第４の信号線と、第１の方向に延伸し第１の受光画素に接続された第１の制御線および第２の受光画素に接続された第２の制御線と、第１の制御回路とを備える。第１の受光画素の第１および第２の制御トランジスタのゲートは、第１の制御線に接続され、第１の受光画素の第１および第２の出力回路は、第１の信号線および第２の信号線にそれぞれ接続され、第２の受光画素の第１および第２の制御トランジスタのゲートは、第２の制御線に接続され、第２の受光画素の第１および第２の出力回路は、第３の信号線および第４の信号線にそれぞれ接続される。
【選択図】図４
【解決手段】本開示の光検出装置は、第１の方向に並設された第１の受光画素および第２の受光画素と、第２の方向に延伸し第１の受光画素に接続された第１の信号線および第２の信号線と、第２の方向に延伸し第２の受光画素に接続された第３の信号線および第４の信号線と、第１の方向に延伸し第１の受光画素に接続された第１の制御線および第２の受光画素に接続された第２の制御線と、第１の制御回路とを備える。第１の受光画素の第１および第２の制御トランジスタのゲートは、第１の制御線に接続され、第１の受光画素の第１および第２の出力回路は、第１の信号線および第２の信号線にそれぞれ接続され、第２の受光画素の第１および第２の制御トランジスタのゲートは、第２の制御線に接続され、第２の受光画素の第１および第２の出力回路は、第３の信号線および第４の信号線にそれぞれ接続される。
【選択図】図４
【特許請求の範囲】
【請求項1】
第１の方向に並設された第１の受光画素および第２の受光画素と、
前記第１の方向とは異なる第２の方向に延伸し、前記第１の受光画素に接続された第１の信号線および第２の信号線と、
前記第２の方向に延伸し、前記第２の受光画素に接続された第３の信号線および第４の信号線と、
前記第１の方向に延伸し、前記第１の受光画素に接続された第１の制御線および前記第２の受光画素に接続された第２の制御線と、
前記第１の制御線および前記第２の制御線を介して前記第１の受光画素および前記第２の受光画素の動作を制御可能な第１の制御回路と
を備え、
前記第１の受光画素および前記第２の受光画素のそれぞれは、
光に基づいて電荷を生成可能な受光素子と、
前記電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、
オン状態になることにより前記受光素子と前記第１の蓄積素子とを接続可能な第１の転送トランジスタと、
オン状態になることにより前記受光素子と前記第２の蓄積素子とを接続可能な第２の転送トランジスタと、
オン状態になることにより前記第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、
オン状態になることにより前記第２の蓄積素子に前記所定の電圧を印加可能な第２の制御トランジスタと、
前記第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、
前記第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路と
を有し、
前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に接続され、
前記第１の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第１の信号線および前記第２の信号線にそれぞれ接続され、
前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に接続され、
前記第２の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第３の信号線および前記第４の信号線にそれぞれ接続された
光検出装置。
前記第１の方向とは異なる第２の方向に延伸し、前記第１の受光画素に接続された第１の信号線および第２の信号線と、
前記第２の方向に延伸し、前記第２の受光画素に接続された第３の信号線および第４の信号線と、
前記第１の方向に延伸し、前記第１の受光画素に接続された第１の制御線および前記第２の受光画素に接続された第２の制御線と、
前記第１の制御線および前記第２の制御線を介して前記第１の受光画素および前記第２の受光画素の動作を制御可能な第１の制御回路と
を備え、
前記第１の受光画素および前記第２の受光画素のそれぞれは、
光に基づいて電荷を生成可能な受光素子と、
前記電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、
オン状態になることにより前記受光素子と前記第１の蓄積素子とを接続可能な第１の転送トランジスタと、
オン状態になることにより前記受光素子と前記第２の蓄積素子とを接続可能な第２の転送トランジスタと、
オン状態になることにより前記第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、
オン状態になることにより前記第２の蓄積素子に前記所定の電圧を印加可能な第２の制御トランジスタと、
前記第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、
前記第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路と
を有し、
前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に接続され、
前記第１の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第１の信号線および前記第２の信号線にそれぞれ接続され、
前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に接続され、
前記第２の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第３の信号線および前記第４の信号線にそれぞれ接続された
光検出装置。
【請求項2】
前記第１の制御回路は、第１の期間において前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタをオン状態にし、第２の期間において前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタをオン状態にすることが可能である
請求項１に記載の光検出装置。
請求項１に記載の光検出装置。
【請求項3】
ＡＤ変換動作を行うことが可能な第１の変換回路および第２の変換回路と、
オン状態になることにより前記第１の信号線を前記第１の変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記第２の変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記第１の変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記第２の変換回路に接続可能な第４のスイッチと、
第１の動作期間において前記第１のスイッチおよび前記第２のスイッチをオン状態にし、第２の動作期間において前記第３のスイッチおよび前記第４のスイッチをオン状態にすることが可能な第２の制御回路と、
をさらに備えた
請求項２に記載の光検出装置。
オン状態になることにより前記第１の信号線を前記第１の変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記第２の変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記第１の変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記第２の変換回路に接続可能な第４のスイッチと、
第１の動作期間において前記第１のスイッチおよび前記第２のスイッチをオン状態にし、第２の動作期間において前記第３のスイッチおよび前記第４のスイッチをオン状態にすることが可能な第２の制御回路と、
をさらに備えた
請求項２に記載の光検出装置。
【請求項4】
処理部をさらに備え、
前記第１の受光画素および前記第２の受光画素は、発光部から射出された光パルスのうちの、検出対象により反射された光パルスを検出可能であり、
前記第１の制御回路は、さらに、前記発光部の動作に応じて前記第１の転送トランジスタおよび前記第２の転送トランジスタの動作を制御可能であり、
前記処理部は、
前記第１の動作期間における前記第１の変換回路の第１の変換結果および前記第２の変換回路の第２の変換結果に基づいて、前記第１の受光画素において検出された前記光パルスの第１の飛行時間を算出可能であり、
前記第２の動作期間における前記第１の変換回路の第３の変換結果および前記第２の変換回路の第４の変換結果に基づいて、前記第２の受光画素において検出された前記光パルスの第２の飛行時間を算出可能である
請求項３に記載の光検出装置。
前記第１の受光画素および前記第２の受光画素は、発光部から射出された光パルスのうちの、検出対象により反射された光パルスを検出可能であり、
前記第１の制御回路は、さらに、前記発光部の動作に応じて前記第１の転送トランジスタおよび前記第２の転送トランジスタの動作を制御可能であり、
前記処理部は、
前記第１の動作期間における前記第１の変換回路の第１の変換結果および前記第２の変換回路の第２の変換結果に基づいて、前記第１の受光画素において検出された前記光パルスの第１の飛行時間を算出可能であり、
前記第２の動作期間における前記第１の変換回路の第３の変換結果および前記第２の変換回路の第４の変換結果に基づいて、前記第２の受光画素において検出された前記光パルスの第２の飛行時間を算出可能である
請求項３に記載の光検出装置。
【請求項5】
前記処理部は、
前記第１の変換結果および前記第２の変換結果に加え、さらに前記第３の変換結果および前記第４の変換結果にも基づいて、前記第１の飛行時間を算出可能であり
前記第３の変換結果および前記第４の変換結果に加え、さらに前記第１の変換結果および前記第２の変換結果にも基づいて、前記第２の飛行時間を算出可能である
請求項４に記載の光検出装置。
前記第１の変換結果および前記第２の変換結果に加え、さらに前記第３の変換結果および前記第４の変換結果にも基づいて、前記第１の飛行時間を算出可能であり
前記第３の変換結果および前記第４の変換結果に加え、さらに前記第１の変換結果および前記第２の変換結果にも基づいて、前記第２の飛行時間を算出可能である
請求項４に記載の光検出装置。
【請求項6】
前記第１の制御回路は、第３の期間において、前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタと、前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタとをオン状態にすることが可能である
請求項１に記載の光検出装置。
請求項１に記載の光検出装置。
【請求項7】
ＡＤ変換動作を行うことが可能な第１の変換回路および第２の変換回路と、
オン状態になることにより前記第１の信号線を前記第１の変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記第２の変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記第１の変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記第２の変換回路に接続可能な第４のスイッチと、
第３の動作期間において、前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチをオン状態にすることが可能な第２の制御回路をさらに備えた
請求項６に記載の光検出装置。
オン状態になることにより前記第１の信号線を前記第１の変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記第２の変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記第１の変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記第２の変換回路に接続可能な第４のスイッチと、
第３の動作期間において、前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチをオン状態にすることが可能な第２の制御回路をさらに備えた
請求項６に記載の光検出装置。
【請求項8】
前記第１の制御線は、２つの制御線を含み、
前記第１の受光画素の前記第１の制御トランジスタのゲートおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に含まれる前記２つの制御線にそれぞれ接続され、
前記第２の制御線は、２つの制御線を含み、
前記第２の受光画素の前記第１の制御トランジスタのゲートおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に含まれる前記２つの制御線にそれぞれ接続され、
前記第１の制御回路は、前記第１の受光画素の前記第１の制御トランジスタ、前記第１の受光画素の前記第２の制御トランジスタ、前記第２の受光画素の前記第１の制御トランジスタ、および前記第２の受光画素の前記第２の制御トランジスタを、互いに異なる期間において順次オン状態にすることが可能である
請求項１に記載の光検出装置。
前記第１の受光画素の前記第１の制御トランジスタのゲートおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に含まれる前記２つの制御線にそれぞれ接続され、
前記第２の制御線は、２つの制御線を含み、
前記第２の受光画素の前記第１の制御トランジスタのゲートおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に含まれる前記２つの制御線にそれぞれ接続され、
前記第１の制御回路は、前記第１の受光画素の前記第１の制御トランジスタ、前記第１の受光画素の前記第２の制御トランジスタ、前記第２の受光画素の前記第１の制御トランジスタ、および前記第２の受光画素の前記第２の制御トランジスタを、互いに異なる期間において順次オン状態にすることが可能である
請求項１に記載の光検出装置。
【請求項9】
ＡＤ変換動作を行うことが可能な変換回路と、
オン状態になることにより前記第１の信号線を前記変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記変換回路に接続可能な第４のスイッチと、
前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチを、互いに異なる期間において順次オン状態にすることが可能な第２の制御回路と
をさらに備えた
請求項８に記載の光検出装置。
オン状態になることにより前記第１の信号線を前記変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記変換回路に接続可能な第４のスイッチと、
前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチを、互いに異なる期間において順次オン状態にすることが可能な第２の制御回路と
をさらに備えた
請求項８に記載の光検出装置。
【請求項10】
前記第１の方向に延伸し、前記第１の受光画素に接続された第３の制御線、および前記第２の受光画素に接続された第４の制御線をさらに備え、
前記第１の受光画素および前記第２の受光画素のそれぞれは、さらに
前記電荷を蓄積可能な第３の蓄積素子および第４の蓄積素子と、
オン状態になることにより、前記第１の蓄積素子および前記第３の蓄積素子を接続可能な第３の制御トランジスタと、
オン状態になることにより、前記第２の蓄積素子および前記第４の蓄積素子を接続可能な第４の制御トランジスタと、
を有し、
前記第１の受光画素の前記第３の制御トランジスタおよび前記第４の制御トランジスタのゲートは、前記第３の制御線に接続され、
前記第２の受光画素の前記第３の制御トランジスタおよび前記第４の制御トランジスタのゲートは、前記第４の制御線に接続された
請求項１に記載の光検出装置。
前記第１の受光画素および前記第２の受光画素のそれぞれは、さらに
前記電荷を蓄積可能な第３の蓄積素子および第４の蓄積素子と、
オン状態になることにより、前記第１の蓄積素子および前記第３の蓄積素子を接続可能な第３の制御トランジスタと、
オン状態になることにより、前記第２の蓄積素子および前記第４の蓄積素子を接続可能な第４の制御トランジスタと、
を有し、
前記第１の受光画素の前記第３の制御トランジスタおよび前記第４の制御トランジスタのゲートは、前記第３の制御線に接続され、
前記第２の受光画素の前記第３の制御トランジスタおよび前記第４の制御トランジスタのゲートは、前記第４の制御線に接続された
請求項１に記載の光検出装置。
【請求項11】
光パルスを射出可能な発光部と、
第１の方向に並設され、前記発光部から射出された前記光パルスのうちの、検出対象により反射された光パルスを検出可能な第１の受光画素および第２の受光画素と、
前記第１の方向とは異なる第２の方向に延伸し、前記第１の受光画素に接続された第１の信号線および第２の信号線と、
前記第２の方向に延伸し、前記第２の受光画素に接続された第３の信号線および第４の信号線と、
前記第１の方向に延伸し、前記第１の受光画素に接続された第１の制御線、および前記第２の受光画素に接続された第２の制御線と、
前記第１の制御線および前記第２の制御線を介して前記第１の受光画素および前記第２の受光画素の動作を制御可能な第１の制御回路と
を備え、
前記第１の受光画素および前記第２の受光画素のそれぞれは、
光に基づいて電荷を生成可能な受光素子と、
前記電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、
オン状態になることにより前記受光素子と前記第１の蓄積素子とを接続可能な第１の転送トランジスタと、
オン状態になることにより前記受光素子と前記第２の蓄積素子とを接続可能な第２の転送トランジスタと、
オン状態になることにより前記第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、
オン状態になることにより前記第２の蓄積素子に前記所定の電圧を印加可能な第２の制御トランジスタと、
前記第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、
前記第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路と
を有し、
前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に接続され、
前記第１の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第１の信号線および前記第２の信号線にそれぞれ接続され、
前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に接続され、
前記第２の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第３の信号線および前記第４の信号線にそれぞれ接続された
光検出システム。
第１の方向に並設され、前記発光部から射出された前記光パルスのうちの、検出対象により反射された光パルスを検出可能な第１の受光画素および第２の受光画素と、
前記第１の方向とは異なる第２の方向に延伸し、前記第１の受光画素に接続された第１の信号線および第２の信号線と、
前記第２の方向に延伸し、前記第２の受光画素に接続された第３の信号線および第４の信号線と、
前記第１の方向に延伸し、前記第１の受光画素に接続された第１の制御線、および前記第２の受光画素に接続された第２の制御線と、
前記第１の制御線および前記第２の制御線を介して前記第１の受光画素および前記第２の受光画素の動作を制御可能な第１の制御回路と
を備え、
前記第１の受光画素および前記第２の受光画素のそれぞれは、
光に基づいて電荷を生成可能な受光素子と、
前記電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、
オン状態になることにより前記受光素子と前記第１の蓄積素子とを接続可能な第１の転送トランジスタと、
オン状態になることにより前記受光素子と前記第２の蓄積素子とを接続可能な第２の転送トランジスタと、
オン状態になることにより前記第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、
オン状態になることにより前記第２の蓄積素子に前記所定の電圧を印加可能な第２の制御トランジスタと、
前記第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、
前記第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路と
を有し、
前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に接続され、
前記第１の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第１の信号線および前記第２の信号線にそれぞれ接続され、
前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に接続され、
前記第２の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第３の信号線および前記第４の信号線にそれぞれ接続された
光検出システム。
【請求項12】
第１の方向に並設された第１の受光画素および第２の受光画素と、前記第１の方向とは異なる第２の方向に延伸し、前記第１の受光画素に接続された第１の信号線および第２の信号線と、前記第２の方向に延伸し、前記第２の受光画素に接続された第３の信号線および第４の信号線と、前記第１の方向に延伸し、前記第１の受光画素に接続された第１の制御線および前記第２の受光画素に接続された第２の制御線とを備え、前記第１の受光画素および前記第２の受光画素のそれぞれは、光に基づいて電荷を生成可能な受光素子と、前記電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、オン状態になることにより前記受光素子と前記第１の蓄積素子とを接続可能な第１の転送トランジスタと、オン状態になることにより前記受光素子と前記第２の蓄積素子とを接続可能な第２の転送トランジスタと、オン状態になることにより前記第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、オン状態になることにより前記第２の蓄積素子に前記所定の電圧を印加可能な第２の制御トランジスタと、前記第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、前記第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路とを有し、前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に接続され、前記第１の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第１の信号線および前記第２の信号線にそれぞれ接続され、前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に接続され、前記第２の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第３の信号線および前記第４の信号線にそれぞれ接続された光検出装置における、前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタを、第１の期間においてオン状態にすることと、
前記光検出装置における、前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタを、第２の期間においてオン状態にすることと
を含む光検出方法。
前記光検出装置における、前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタを、第２の期間においてオン状態にすることと
を含む光検出方法。
【請求項13】
第１の動作期間において、前記第１の信号線を、ＡＤ変換動作を行うことが可能な第１の変換回路に接続するとともに、前記第２の信号線を、ＡＤ変換動作を行うことが可能な第２の変換回路に接続することと、
第２の動作期間において、前記第３の信号線を前記第１の変換回路に接続するとともに、前記第４の信号線を前記第２の変換回路に接続することと
を含む
請求項１２に記載の光検出方法。
第２の動作期間において、前記第３の信号線を前記第１の変換回路に接続するとともに、前記第４の信号線を前記第２の変換回路に接続することと
を含む
請求項１２に記載の光検出方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、光を検出する光検出装置、光検出システム、および光検出方法に関する。
【背景技術】
【0002】
検出対象までの距離を計測する際、しばしば、ＴｏＦ（Time Of Flight）法が用いられる。このＴｏＦ法では、光を射出するとともに、検出対象により反射された反射光を検出する。そして、ＴｏＦ法では、光を射出したタイミングおよび反射光を検出したタイミングの間の時間差を計測することにより、検出対象までの距離を計測する（例えば特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－５０９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、光検出装置では、回路面積が小さいことが望まれており、さらなる回路面積の縮小が期待されている。
【0005】
回路面積を小さくすることができる光検出装置、光検出システム、および光検出方法を提供することが望ましい。
【課題を解決するための手段】
【0006】
本開示の一実施の形態における光検出装置は、第１の受光画素および第２の受光画素と、第１の信号線および第２の信号線と、第３の信号線および第４の信号線と、第１の制御線および第２の制御線と、第１の制御回路とを備えている。第１の受光画素および第２の受光画素は、第１の方向に並設される。第１の信号線および第２の信号線は、第１の方向とは異なる第２の方向に延伸し、第１の受光画素に接続される。第３の信号線および第４の信号線は、第２の方向に延伸し、第２の受光画素に接続される。第１の制御線は、第１の方向に延伸し、第１の受光画素に接続される。第２の制御線は、第１の方向に延伸し、第２の受光画素に接続される。第１の制御回路は、第１の制御線および第２の制御線を介して第１の受光画素および第２の受光画素の動作を制御可能に構成される。第１の受光画素および第２の受光画素のそれぞれは、受光素子と、第１の蓄積素子および第２の蓄積素子と、第１の転送トランジスタと、第２の転送トランジスタと、第１の制御トランジスタと、第２の制御トランジスタと、第１の出力回路と、第２の出力回路とを有する。受光素子は、光に基づいて電荷を生成可能に構成される。第１の蓄積素子および第２の蓄積素子は、電荷を蓄積可能に構成される。第１の転送トランジスタは、オン状態になることにより受光素子と第１の蓄積素子とを接続可能に構成される。第２の転送トランジスタは、オン状態になることにより受光素子と第２の蓄積素子とを接続可能に構成される。第１の制御トランジスタは、オン状態になることにより第１の蓄積素子に所定の電圧を印加可能に供給される。第２の制御トランジスタは、オン状態になることにより第２の蓄積素子に所定の電圧を印加可能に供給される。第１の出力回路は、第１の蓄積素子における電圧に応じた電圧を出力可能に構成される。第２の出力回路は、第２の蓄積素子における電圧に応じた電圧を出力可能に構成される。第１の受光画素の第１の制御トランジスタおよび第２の制御トランジスタのゲートは、第１の制御線に接続され、第１の受光画素の第１の出力回路および第２の出力回路は、第１の信号線および第２の信号線にそれぞれ接続される。第２の受光画素の第１の制御トランジスタおよび第２の制御トランジスタのゲートは、第２の制御線に接続され、第２の受光画素の第１の出力回路および第２の出力回路は、第３の信号線および第４の信号線にそれぞれ接続される。
【0007】
本開示の一実施の形態における光検出システムは、発光部と、第１の受光画素および第２の受光画素と、第１の信号線および第２の信号線と、第３の信号線および第４の信号線と、第１の制御線および第２の制御線と、第１の制御回路とを備えている。発光部は、光パルスを射出可能に構成される。第１の受光画素および第２の受光画素は、第１の方向に並設され、発光部から射出された光パルスのうちの、検出対象により反射された光パルスを検出可能に構成される。第１の信号線および第２の信号線は、第１の方向とは異なる第２の方向に延伸し、第１の受光画素に接続される。第３の信号線および第４の信号線は、第２の方向に延伸し、第２の受光画素に接続される。第１の制御線は、第１の方向に延伸し、第１の受光画素に接続される。第２の制御線は、第１の方向に延伸し、第２の受光画素に接続される。第１の制御回路は、第１の制御線および第２の制御線を介して第１の受光画素および第２の受光画素の動作を制御可能に構成される。第１の受光画素および第２の受光画素のそれぞれは、受光素子と、第１の蓄積素子および第２の蓄積素子と、第１の転送トランジスタと、第２の転送トランジスタと、第１の制御トランジスタと、第２の制御トランジスタと、第１の出力回路と、第２の出力回路とを有する。受光素子は、光に基づいて電荷を生成可能に構成される。第１の蓄積素子および第２の蓄積素子は、電荷を蓄積可能に構成される。第１の転送トランジスタは、オン状態になることにより受光素子と第１の蓄積素子とを接続可能に構成される。第２の転送トランジスタは、オン状態になることにより受光素子と第２の蓄積素子とを接続可能に構成される。第１の制御トランジスタは、オン状態になることにより第１の蓄積素子に所定の電圧を印加可能に供給される。第２の制御トランジスタは、オン状態になることにより第２の蓄積素子に所定の電圧を印加可能に供給される。第１の出力回路は、第１の蓄積素子における電圧に応じた電圧を出力可能に構成される。第２の出力回路は、第２の蓄積素子における電圧に応じた電圧を出力可能に構成される。第１の受光画素の第１の制御トランジスタおよび第２の制御トランジスタのゲートは、第１の制御線に接続され、第１の受光画素の第１の出力回路および第２の出力回路は、第１の信号線および第２の信号線にそれぞれ接続される。第２の受光画素の第１の制御トランジスタおよび第２の制御トランジスタのゲートは、第２の制御線に接続され、第２の受光画素の第１の出力回路および第２の出力回路は、第３の信号線および第４の信号線にそれぞれ接続される。
【0008】
本開示の一実施の形態における光検出方法は、第１の方向に並設された第１の受光画素および第２の受光画素と、第１の方向とは異なる第２の方向に延伸し、第１の受光画素に接続された第１の信号線および第２の信号線と、第２の方向に延伸し、第２の受光画素に接続された第３の信号線および第４の信号線と、第１の方向に延伸し、第１の受光画素に接続された第１の制御線および第２の受光画素に接続された第２の制御線とを備え、第１の受光画素および第２の受光画素のそれぞれは、光に基づいて電荷を生成可能な受光素子と、電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、オン状態になることにより受光素子と第１の蓄積素子とを接続可能な第１の転送トランジスタと、オン状態になることにより受光素子と第２の蓄積素子とを接続可能な第２の転送トランジスタと、オン状態になることにより第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、オン状態になることにより第２の蓄積素子に所定の電圧を印加可能な第２の制御トランジスタと、第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路とを有し、第１の受光画素の第１の制御トランジスタおよび第２の制御トランジスタのゲートは、第１の制御線に接続され、第１の受光画素の第１の出力回路および第２の出力回路は、第１の信号線および第２の信号線にそれぞれ接続され、第２の受光画素の第１の制御トランジスタおよび第２の制御トランジスタのゲートは、第２の制御線に接続され、第２の受光画素の第１の出力回路および第２の出力回路は、第３の信号線および第４の信号線にそれぞれ接続された光検出装置における、第１の受光画素の第１の制御トランジスタおよび第２の制御トランジスタを、第１の期間においてオン状態にすることと、光検出装置における、第２の受光画素の第１の制御トランジスタおよび第２の制御トランジスタを、第２の期間においてオン状態にすることとを含む。
【0009】
本開示の一実施の形態における光検出装置、光検出システム、および光検出方法では、第１の受光画素および第２の受光画素のそれぞれにおいて、受光素子により電荷が生成される。この電荷は、第１の転送トランジスタがオン状態になることにより第１の蓄積素子に蓄積され、第２の転送トランジスタがオン状態になることにより第２の蓄積素子に蓄積される。第１の制御トランジスタがオン状態になることにより、第１の蓄積素子には所定の電圧が印加される。第２の制御トランジスタがオン状態になることにより、第２の蓄積素子には所定の電圧が印加される。第１の出力回路により、第１の蓄積素子における電圧に応じた電圧が出力され、第２の出力回路により、第２の蓄積素子における電圧に応じた電圧が出力される。第１の受光画素および第２の受光画素は、第１の方向に並設される。第１の信号線および第２の信号線は、第２の方向に延伸し、第１の受光画素に接続される。第３の信号線および第４の信号線は、第２の方向に延伸し、第２の受光画素に接続される。第１の制御線は、第１の方向に延伸し、第１の受光画素に接続される。第２の制御線は、第１の方向に延伸し、第２の受光画素に接続される。第１の受光画素および第２の受光画素の動作は、第１の制御回路により、第１の制御線および第２の制御線を介して制御される。第１の受光画素の第１の制御トランジスタおよび第２の制御トランジスタのゲートは、第１の制御線に接続され、第１の受光画素の第１の出力回路および第２の出力回路は、第１の信号線および第２の信号線にそれぞれ接続される。第２の受光画素の第１の制御トランジスタおよび第２の制御トランジスタのゲートは、第２の制御線に接続され、記第２の受光画素の第１の出力回路および第２の出力回路は、第３の信号線および第４の信号線にそれぞれ接続される。
【図面の簡単な説明】
【0010】
【図1】本開示の一実施の形態に係る光検出システムの一構成例を表すブロック図である。
【図2】第１の実施の形態に係る光検出部の一構成例を表すブロック図である。
【図8】第１の実施の形態に係る光検出システムの一動作例を表すタイミング波形図である。
【図13】第１の実施の形態の変形例に係る画素アレイの一構成例を表す説明図である。
【図15A】第１の実施の形態の他の変形例に係る処理部の一動作例を表す説明図である。
【図15B】第１の実施の形態の他の変形例に係る処理部の一動作例を表す他の説明図である。
【図15C】第１の実施の形態の他の変形例に係る処理部の一動作例を表す他の説明図である。
【図16】第２の実施の形態に係る光検出部の一構成例を表すブロック図である。
【図17】第２の実施の形態に係る光検出システムの一動作例を表すタイミング波形図である。
【図18】第２の実施の形態に係るスイッチ部の一動作状態を表す説明図である。
【図19】第３の実施の形態に係る光検出部の一構成例を表すブロック図である。
【図23】第３の実施の形態の変形例に係る画素アレイの一構成例を表す説明図である。
【図25】車両制御システムの概略的な構成の一例を示すブロック図である。
【図26】撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0011】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．移動体への応用例
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．移動体への応用例
【0012】
＜１．第１の実施の形態＞
［構成例］
図１は、一実施の形態に係る光検出システム（光検出システム１）の一構成例を表すものである。光検出システム１は、ＴｏＦセンサであり、検出対象に対して光を射出するとともに、検出対象により反射された反射光を検出するように構成される。光検出システム１は、発光部１１と、光学系１２と、光検出部２０と、制御部１４とを備えている。
［構成例］
図１は、一実施の形態に係る光検出システム（光検出システム１）の一構成例を表すものである。光検出システム１は、ＴｏＦセンサであり、検出対象に対して光を射出するとともに、検出対象により反射された反射光を検出するように構成される。光検出システム１は、発光部１１と、光学系１２と、光検出部２０と、制御部１４とを備えている。
【0013】
発光部１１は、制御部１４からの指示に基づいて、検出対象に向かって光パルスＬ０を射出するように構成される。発光部１１は、制御部１４からの指示に基づいて、発光および非発光を交互に繰り返す発光動作を行うことにより光パルスＬ０を射出するようになっている。発光部１１は、例えば赤外光を射出する光源を有する。この光源は、例えば、レーザ光源やＬＥＤ（Light Emitting Diode）などを用いて構成される。
【0014】
光学系１２は、光検出部２０の受光面Ｓにおいて像を結像させるレンズを含んで構成される。この光学系１２には、発光部１１から射出され、検出対象により反射された光パルス（反射光パルスＬ１）が入射するようになっている。
【0015】
光検出部２０は、制御部１４からの指示に基づいて、反射光パルスＬ１を検出するように構成される。そして、光検出部２０は、検出結果に基づいて距離画像を生成し、生成した距離画像の画像データをデータＤＴとして出力するようになっている。
【0016】
制御部１４は、発光部１１および光検出部２０に制御信号を供給し、これらの動作を制御することにより、光検出システム１の動作を制御するように構成される。
【0017】
図２は、光検出部２０の一構成例を表すものである。光検出部２０は、画素アレイ２１と、駆動部２２と、読出部３０と、処理部２４と、光検出制御部２５とを有している。
【0018】
画素アレイ２１は、複数の受光画素Ｐがマトリックス状に配置されたものである。各受光画素Ｐは、受光量に応じた画素信号ＳＩＧＡ，ＳＩＧＢを出力するようになっている。
【0019】
図３は、画素アレイ２１の一構成例を表すものである。なお、図２には、画素アレイ２１に加え、読出部３０をも描いている。画素アレイ２１は、複数の制御線ＯＦＧＬと、複数の制御線ＲＳＴＬ１と、複数の制御線ＲＳＴＬ２と、複数の制御線ＦＤＧＬ１と、複数の制御線ＦＤＧＬ２と、複数の制御線ＳＥＬＬと、複数の信号線ＶＳＬＡと、複数の信号線ＶＳＬＢとを有している。制御線ＯＦＧＬ，ＲＳＴＬ１，ＲＳＴＬ２，ＦＤＧＬ１，ＦＤＧＬ２，ＳＥＬＬは、水平方向（図３における横方向）に延伸するように構成される。信号線ＶＳＬＡ，ＶＳＬＢは、垂直方向（図３における縦方向）に延伸するように構成される。
【0020】
複数の受光画素Ｐは、複数の受光画素Ｐ１と、複数の受光画素Ｐ２とを含んでいる。図３では、受光画素Ｐ２を網掛けで示している。受光画素Ｐ１は、制御線ＯＦＧＬ，ＲＳＴＬ１，ＦＤＧＬ１，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。受光画素Ｐ２は、制御線ＯＦＧＬ，ＲＳＴＬ２，ＦＤＧＬ２，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。受光画素Ｐ１および受光画素Ｐ２は、図３に示したように、水平方向（図３における横方向）において交互に配置される。水平方向に並設された１行分の受光画素Ｐ１および受光画素Ｐ２は、画素ラインを構成する。
【0021】
図４は、受光画素Ｐの一構成例を表すものである。受光画素Ｐは、フォトダイオードＰＤと、トランジスタＯＦＧと、トランジスタＧＤＡ，ＧＤＢと、フローティングディフュージョンＦＤＡ，ＦＤＢと、トランジスタＲＳＴＡ，ＲＳＴＢと、トランジスタＦＧＤＡ，ＦＧＤＢと、フローティングディフュージョンＦＤＡ２，ＦＤＢ２と、トランジスタＡＭＰＡ，ＡＭＰＢと、トランジスタＳＥＬＡ，ＳＥＬＢとを有している。トランジスタＯＦＧ，ＧＤＡ，ＧＤＢ，ＲＳＴＡ，ＲＳＴＢ，ＦＤＧＡ，ＦＤＧＢ，ＡＭＰＡ，ＡＭＰＢ，ＳＥＬＡ，ＳＥＬＢは、この例では、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
【0022】
フォトダイオードＰＤは、受光量に応じて電荷を発生させる光電変換素子である。フォトダイオードＰＤのアノードは接地され、カソードはトランジスタＧＤＡ，ＧＤＢ，ＯＦＧのソースに接続されている。
【0023】
トランジスタＯＦＧのゲートは制御線ＯＦＧＬに接続され、ドレインには電圧ＶＯＦＧが供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＧＤＡ，ＧＤＢのソースに接続される。トランジスタＯＦＧのゲートには、駆動部２２から、制御線ＯＦＧＬを介して制御信号ＳＯＦＧが供給される。
【0024】
トランジスタＧＤＡのゲートには駆動部２２により生成された制御信号ＳＧＤＡが供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＧＤＢ，ＯＦＧのソースに接続され、ドレインはフローティングディフュージョンＦＤＡ、トランジスタＲＳＴＡのソース、トランジスタＦＤＧＡのドレイン、およびトランジスタＡＭＰＡのゲートに接続される。
【0025】
フローティングディフュージョンＦＤＡは、フォトダイオードＰＤからトランジスタＧＤＡを介して供給された電荷を蓄積するように構成される。フローティングディフュージョンＦＤＡは、例えば、半導体基板の表面に形成された拡散層を用いて構成される。この図４では、フローティングディフュージョンＦＤＡを、容量素子のシンボルを用いて示している。
【0026】
トランジスタＲＳＴＡのドレインには電圧ＶＲＳＴが供給され、ソースはトランジスタＧＤＡのドレイン、フローティングディフュージョンＦＤＡ、トランジスタＦＤＧＡのドレイン、およびトランジスタＡＭＰＡのゲートに接続される。受光画素Ｐ１のトランジスタＲＳＴＡのゲートは制御線ＲＳＴＬ１に接続される。受光画素Ｐ１のトランジスタＲＳＴＡのゲートには、駆動部２２から、制御線ＲＳＴＬ１を介して制御信号ＳＲＳＴ１が供給される。受光画素Ｐ２のトランジスタＲＳＴＡのゲートは制御線ＲＳＴＬ２に接続される。受光画素Ｐ２のトランジスタＲＳＴＡのゲートには、駆動部２２から、制御線ＲＳＴＬ２を介して制御信号ＳＲＳＴ２が供給される。
【0027】
トランジスタＦＤＧＡのドレインはトランジスタＧＤＡのドレイン、フローティングディフュージョンＦＤＡ、トランジスタＲＳＴＡのソース、およびトランジスタＡＭＰＡのゲートに接続され、ソースはフローティングディフュージョンＦＤＡ２に接続される。受光画素Ｐ１のトランジスタＦＤＧＡのゲートは制御線ＦＤＧＬ１に接続される。受光画素Ｐ１のトランジスタＦＤＧＡのゲートには、駆動部２２から、制御線ＦＤＧＬ１を介して制御信号ＳＦＤＧ１が供給される。受光画素Ｐ２のトランジスタＦＤＧＡのゲートは制御線ＦＤＧＬ２に接続される。受光画素Ｐ２のトランジスタＦＤＧＡのゲートには、駆動部２２から、制御線ＦＤＧＬ２を介して制御信号ＳＦＤＧ２が供給される。
【0028】
フローティングディフュージョンＦＤＡ２は、フォトダイオードＰＤからトランジスタＧＤＡ，ＦＤＧＡを介して供給された電荷を蓄積するように構成される。フローティングディフュージョンＦＤＡ２は、フローティングディフュージョンＦＤＡと同様に、例えば、半導体基板の表面に形成された拡散層を用いて構成される。
【0029】
トランジスタＡＭＰＡのゲートはトランジスタＧＤＡのドレイン、フローティングディフュージョンＦＤＡ、トランジスタＲＳＴＡのソース、およびトランジスタＦＤＧＡのドレインに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはトランジスタＳＥＬＡのドレインに接続される。
【0030】
トランジスタＳＥＬＡのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰＡのソースに接続され、ソースは信号線ＶＳＬＡに接続される。トランジスタＳＥＬＡのゲートには、駆動部２２から、制御線ＳＥＬＬを介して制御信号ＳＳＥＬが供給される。
【0031】
トランジスタＧＤＢのゲートには駆動部２２により生成された制御信号ＳＧＤＢが供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＧＤＡ，ＯＦＧのソースに接続され、ドレインはフローティングディフュージョンＦＤＢ、トランジスタＲＳＴＢのソース、トランジスタＦＤＧＢのドレイン、およびトランジスタＡＭＰＢのゲートに接続される。
【0032】
フローティングディフュージョンＦＤＢは、フォトダイオードＰＤからトランジスタＧＤＢを介して供給された電荷を蓄積するように構成される。フローティングディフュージョンＦＤＢは、例えば、半導体基板の表面に形成された拡散層を用いて構成される。
【0033】
トランジスタＲＳＴＢのドレインには電圧ＶＲＳＴが供給され、ソースはトランジスタＧＤＢのドレイン、フローティングディフュージョンＦＤＢ、トランジスタＦＤＧＢのドレイン、およびトランジスタＡＭＰＢのゲートに接続される。受光画素Ｐ１のトランジスタＲＳＴＢのゲートは制御線ＲＳＴＬ１に接続される。受光画素Ｐ１のトランジスタＲＳＴＢのゲートには、駆動部２２から、制御線ＲＳＴＬ１を介して制御信号ＳＲＳＴ１が供給される。受光画素Ｐ２のトランジスタＲＳＴＢのゲートは制御線ＲＳＴＬ２に接続される。受光画素Ｐ２のトランジスタＲＳＴＢのゲートには、駆動部２２から、制御線ＲＳＴＬ２を介して制御信号ＳＲＳＴ２が供給される。
【0034】
トランジスタＦＤＧＢのドレインはトランジスタＧＤＢのドレイン、フローティングディフュージョンＦＤＢ、トランジスタＲＳＴＢのソース、およびトランジスタＡＭＰＢのゲートに接続され、ソースはフローティングディフュージョンＦＤＢ２に接続される。受光画素Ｐ１のトランジスタＦＤＧＢのゲートは制御線ＦＤＧＬ１に接続される。受光画素Ｐ１のトランジスタＦＤＧＢのゲートには、駆動部２２から、制御線ＦＤＧＬ１を介して制御信号ＳＦＤＧ１が供給される。受光画素Ｐ２のトランジスタＦＤＧＢのゲートは制御線ＦＤＧＬ２に接続される。受光画素Ｐ２のトランジスタＦＤＧＢのゲートには、駆動部２２から、制御線ＦＤＧＬ２を介して制御信号ＳＦＤＧ２が供給される。
【0035】
フローティングディフュージョンＦＤＢ２は、フォトダイオードＰＤからトランジスタＧＤＢ，ＦＤＧＢを介して供給された電荷を蓄積するように構成される。フローティングディフュージョンＦＤＢ２は、フローティングディフュージョンＦＤＢと同様に、例えば、半導体基板の表面に形成された拡散層を用いて構成される。
【0036】
トランジスタＡＭＰＢのゲートはトランジスタＧＤＢのドレイン、フローティングディフュージョンＦＤＢ、トランジスタＲＳＴＢのソース、およびトランジスタＦＤＧＢのドレインに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはトランジスタＳＥＬＢのドレインに接続される。
【0037】
トランジスタＳＥＬＢのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰＢのソースに接続され、ソースは信号線ＶＳＬＢに接続される。トランジスタＳＥＬＢのゲートには、駆動部２２から、制御線ＳＥＬＬを介して制御信号ＳＳＥＬが供給される。
【0038】
この構成により、受光画素Ｐでは、後述するように、露光動作において、トランジスタＧＤＡおよびトランジスタＧＤＢが交互にオン状態になる。例えば、トランジスタＦＤＧＡ，ＦＤＧＢがオフ状態である場合には、フォトダイオードＰＤにより生成された電荷は、フローティングディフュージョンＦＤＡまたはフローティングディフュージョンＦＤＢに選択的に蓄積される。例えば、トランジスタＦＤＧＡ，ＦＤＧＢがオン状態である場合には、フォトダイオードＰＤにより生成された電荷は、フローティングディフュージョンＦＤＡ，ＦＤＡ２、またはフローティングディフュージョンＦＤＢ，ＦＤＢ２に選択的に蓄積される。
【0039】
このように、トランジスタＦＤＧＡ，ＦＤＧＢがオフ状態である場合には、電荷は、フローティングディフュージョンＦＤＡまたはフローティングディフュージョンＦＤＢに選択的に蓄積される。この場合には、容量値が小さいので、受光画素Ｐにおける、電荷を電圧に変換する変換利得を高くすることができる。また、トランジスタＦＤＧＡ，ＦＤＧＢがオフ状態である場合には、電荷は、フローティングディフュージョンＦＤＡ，ＦＤＡ２、またはフローティングディフュージョンＦＤＢ，ＦＤＢ２に選択的に蓄積される。この場合には、容量値が大きいので、受光画素Ｐにおける、電荷を電圧に変換する変換利得を低くすることができるようになっている。
【0040】
また、受光画素Ｐでは、読出動作において、トランジスタＳＥＬＡ，ＳＥＬＢがオン状態になる。この場合には、図３，４に示したように、トランジスタＡＭＰＡのソースは定電流源３１Ａ（後述）に接続され、トランジスタＡＭＰＢのソースは定電流源３１Ｂ（後述）に接続される。これにより、トランジスタＡＭＰＡ，ＡＭＰＢはソースフォロワとして動作する。その結果、受光画素Ｐは、フローティングディフュージョンＦＤＡにおける電圧に応じた電圧を、画素信号ＳＩＧＡとして読出部３０に供給し、フローティングディフュージョンＦＤＢにおける電圧に応じた電圧を、画素信号ＳＩＧＢとして読出部３０に供給するようになっている。
【0041】
駆動部２２（図２）は、光検出制御部２５からの指示に基づいて、複数の受光画素Ｐ１，Ｐ２を駆動するように構成される。具体的には、駆動部２２は、複数の制御線ＯＦＧＬに対して複数の制御信号ＳＯＦＧをそれぞれ印加し、複数の制御線ＲＳＴＬ１に対して複数の制御信号ＳＲＳＴ１をそれぞれ印加し、複数の制御線ＲＳＴＬ２に対して複数の制御信号ＳＲＳＴ２をそれぞれ印加し、複数の制御線ＦＤＧＬ１に対して複数の制御信号ＳＦＤＧ１をそれぞれ印加し、複数の制御線ＦＤＧＬ２に対して複数の制御信号ＳＦＤＧ２をそれぞれ印加し、複数の制御線ＳＥＬＬに対して複数の制御信号ＳＳＥＬをそれぞれ印加する。また、駆動部２２は、複数の受光画素Ｐ１，Ｐ２のそれぞれに対して、制御信号ＳＧＤＡ，ＳＧＤＢを供給するようになっている。
【0042】
読出部３０は、画素アレイ２１から信号線ＶＳＬＡ，ＶＳＬＢを介して供給された画素信号ＳＩＧＡ，ＳＩＧＢに基づいてＡＤ変換を行うことにより、データＤＴ１を生成するように構成される。
【0043】
図５は、読出部３０の一構成例を表すものである。なお、図５には、読出部３０に加え、処理部２４および光検出制御部２５をも描いている。読出部３０は、スイッチ部２９と、複数の定電流源３１Ａと、複数の定電流源３１Ｂと、複数のＡＤ（Analog to Digital）変換部３２Ａと、複数のＡＤ変換部３２Ｂと、転送制御部３９とを有している。
【0044】
スイッチ部２９は、光検出制御部２５からの制御信号に基づいて、画素アレイ２１における複数の信号線ＶＳＬＡおよび複数の信号線ＶＳＬＢを、読出部３０における複数のＡＤ変換部３２Ａおよび複数のＡＤ変換部３２Ｂに接続するように構成される。スイッチ部２９は、複数のスイッチＳＷ１と、複数のスイッチＳＷ２と、複数のスイッチＳＷ３と、複数のスイッチＳＷ４とを有している。
【0045】
図３に示したように、スイッチＳＷ１の一端は受光画素Ｐ１に接続された信号線ＶＳＬＡに接続され、他端は定電流源３１ＡおよびＡＤ変換部３２Ａに接続される。スイッチＳＷ２の一端は受光画素Ｐ１に接続された信号線ＶＳＬＢに接続され、他端は定電流源３１ＢおよびＡＤ変換部３２Ｂに接続される。スイッチＳＷ３の一端は受光画素Ｐ２に接続された信号線ＶＳＬＡに接続され、他端は定電流源３１ＡおよびＡＤ変換部３２Ａに接続される。スイッチＳＷ４の一端は受光画素Ｐ２に接続された信号線ＶＳＬＢに接続され、他端は定電流源３１ＢおよびＡＤ変換部３２Ｂに接続される。
【0046】
定電流源３１Ａは、一端から他端に向かって所定の電流値の電流を流すように構成される。定電流源３１Ａの一端はスイッチＳＷ１，ＳＷ３およびＡＤ変換部３２Ａに接続され、他端は接地される。定電流源３１Ｂは、一端から他端に向かって所定の電流値の電流を流すように構成される。定電流源３１Ｂの一端はスイッチＳＷ２，ＳＷ４およびＡＤ変換部３２Ｂに接続され、他端は接地される。
【0047】
ＡＤ変換部３２Ａは、スイッチＳＷ１，ＳＷ３を介して供給された画素信号ＳＩＧＡに基づいてＡＤ変換を行うことにより、デジタルコードを生成するように構成される。ＡＤ変換部３２Ａは、コンパレータ３５と、カウンタ３６と、ラッチ３７とを有している。
【0048】
コンパレータ３５は、参照信号ＲＡＭＰおよび画素信号ＳＩＧＡを比較し、その比較結果を示す信号ＣＰを出力するように構成される。参照信号ＲＡＭＰは、後述するように、ＡＤ変換を行う２つの期間（変換期間Ｔ１，Ｔ２）において、時間の経過に応じて電圧レベルが徐々に変化する、いわゆるランプ波形を有する。
【0049】
カウンタ３６は、コンパレータ３５から供給された信号ＣＰに基づいて、光検出制御部２５から供給されたクロック信号ＣＬＫのパルスをカウントするカウント動作を行うように構成される。具体的には、カウンタ３６は、変換期間Ｔ１において、信号ＣＰが遷移するまでクロック信号ＣＬＫのパルスをカウントすることによりカウント値ＣＮＴ１を生成し、このカウント値ＣＮＴ１を、複数のビットを有するデジタルコードとして出力する。また、カウンタ３６は、変換期間Ｔ２において、信号ＣＰが遷移するまでクロック信号ＣＬＫのパルスをカウントすることによりカウント値ＣＮＴ２を生成し、このカウント値ＣＮＴ２を、複数のビットを有するデジタルコードとして出力するようになっている。
【0050】
ラッチ３７は、カウンタ３６から供給されたデジタルコードを一時的に保持するとともに、転送制御部３９からの指示に基づいて、そのデジタルコードをバス配線ＢＵＳに出力するように構成される。
【0051】
ＡＤ変換部３２Ｂは、スイッチＳＷ２，ＳＷ４を介して供給された画素信号ＳＩＧＢに基づいてＡＤ変換を行うことにより、デジタルコードを生成するように構成される。ＡＤ変換部３２Ｂは、ＡＤ変換部３２Ａと同様に、コンパレータ３５と、カウンタ３６と、ラッチ３７とを有している。
【0052】
転送制御部３９は、光検出制御部２５から供給された制御信号ＣＴＬに基づいて、複数のＡＤ変換部３２Ａ，３２Ｂのラッチ３７が、デジタルコードをバス配線ＢＵＳに順次出力するように制御するように構成される。読出部３０は、このバス配線ＢＵＳを用いて、複数のＡＤ変換部３２Ａ，３２Ｂから供給された複数のデジタルコードを、データＤＴ１として、処理部２４に順次転送するようになっている。
【0053】
処理部２４（図２，５）は、光検出制御部２５からの指示に基づいて、データＤＴ１に対して処理の信号処理を行うことにより、各画素値が距離についての値を示す距離画像を生成するように構成される。
【0054】
光検出制御部２５（図２，５）は、駆動部２２、読出部３０、および処理部２４に制御信号を供給し、これらの回路の動作を制御することにより、光検出部２０の動作を制御するように構成される。
【0055】
光検出制御部２５は、図５に示したように、参照信号生成部２６を有している。参照信号生成部２６は、参照信号ＲＡＭＰを生成するように構成される。参照信号ＲＡＭＰは、ＡＤ変換を行う２つの期間（変換期間Ｔ１，Ｔ２）において、時間の経過に応じて電圧レベルが徐々に変化する、いわゆるランプ波形を有する。参照信号生成部２６は、生成した参照信号ＲＡＭＰを、読出部３０の複数のＡＤ変換部３２Ａ，３２Ｂに供給するようになっている。
【0056】
次に、光検出部２０の実装について説明する。光検出部２０において、図２に示した各ブロックは、例えば、１枚の半導体基板に形成されてもよいし、複数の半導体基板に形成されてもよい。
【0057】
図６は、２枚の半導体基板１０１，１０２に形成した場合における光検出部２０の実装例を表すものである。半導体基板１０１は、光検出部２０における受光面Ｓの側に配置され、半導体基板１０２は、光検出部２０の受光面Ｓとは反対側に配置される。半導体基板１０１，１０２は互いに重ね合わされる。半導体基板１０１の配線と、半導体基板１０２の配線とは、配線１０３により接続される。配線１０３は、例えばＣｕ－Ｃｕなどの金属結合などを用いることができる。例えば、画素アレイ２１は、半導体基板１０１に形成される。また、駆動部２２、読出部３０、処理部２４、および光検出制御部２５は、半導体基板１０２に形成される。
【0058】
ここで、受光画素Ｐ１は、本開示における「第１の受光画素」の一具体例に対応する。受光画素Ｐ２は、本開示における「第２の受光画素」の一具体例に対応する。受光画素Ｐ１に接続された信号線ＶＳＬＡは、本開示における「第１の信号線」の一具体例に対応する。受光画素Ｐ１に接続された信号線ＶＳＬＢは、本開示における「第２の信号線」の一具体例に対応する。受光画素Ｐ２に接続された信号線ＶＳＬＡは、本開示における「第３の信号線」の一具体例に対応する。受光画素Ｐ２に接続された信号線ＶＳＬＢは、本開示における「第２の信号線」の一具体例に対応する。制御線ＲＳＴＬ１は、本開示における「第１の制御線」の一具体例に対応する。制御線ＲＳＴＬ２は、本開示における「第２の制御線」の一具体例に対応する。制御線ＦＤＧＬ１は、本開示における「第３の制御線」の一具体例に対応する。制御線ＦＤＧＬ２は、本開示における「第４の制御線」の一具体例に対応する。駆動部２２は、本開示における「第１の制御回路」の一具体例に対応する。処理部２４は、本開示における「処理部」の一具体例に対応する。発光部１１は、本開示における「発光部」の一具体例に対応する。
【0059】
フォトダイオードＰＤは、本開示における「受光素子」の一具体例に対応する。フローティングディフュージョンＦＤＡは、本開示における「第１の蓄積素子」の一具体例に対応する。フローティングディフュージョンＦＤＢは、本開示における「第２の蓄積素子」の一具体例に対応する。フローティングディフュージョンＦＤＡ２は、本開示における「第３の蓄積素子」の一具体例に対応する。フローティングディフュージョンＦＤＢ２は、本開示における「第４の蓄積素子」の一具体例に対応する。トランジスタＧＤＡは、本開示における「第１の転送トランジスタ」の一具体例に対応する。トランジスタＧＤＢは、本開示における「第２の転送トランジスタ」の一具体例に対応する。トランジスタＲＳＴＡは、本開示における「第１の制御トランジスタ」の一具体例に対応する。トランジスタＲＳＴＢは、本開示における「第２の制御トランジスタ」の一具体例に対応する。トランジスタＦＤＧＡは、本開示における「第３の制御トランジスタ」の一具体例に対応する。トランジスタＦＤＧＢは、本開示における「第４の制御トランジスタ」の一具体例に対応する。トランジスタＡＭＰＡ，ＳＥＬＡは、本開示における「第１の出力回路」の一具体例に対応する。トランジスタＡＭＰＢ，ＳＥＬＢは、本開示における「第２の出力回路」の一具体例に対応する。
【0060】
ＡＤ変換部３２Ａは、本開示における「第１の変換回路」の一具体例に対応する。ＡＤ変換部３２Ｂは、本開示における「第２の変換回路」の一具体例に対応する。スイッチＳＷ１は、本開示における「第１のスイッチ」の一具体例に対応する。スイッチＳＷ２は、本開示における「第２のスイッチ」の一具体例に対応する。スイッチＳＷ３は、本開示における「第３のスイッチ」の一具体例に対応する。スイッチＳＷ４は、本開示における「第４のスイッチ」の一具体例に対応する。光検出制御部２５は、本開示における「第２の制御回路」の一具体例に対応する。
【0061】
［動作および作用］
続いて、本実施の形態の光検出システム１の動作および作用について説明する。
続いて、本実施の形態の光検出システム１の動作および作用について説明する。
【0062】
（全体動作概要）
まず、図１，２を参照して、光検出システム１の全体動作概要を説明する。発光部１１は、制御部１４からの指示に基づいて、発光および非発光を交互に繰り返す発光動作を行うことにより、光パルスＬ０を射出する。光検出部２０は、制御部１４からの指示に基づいて、発光部１１が射出した光パルスＬ０に応じた反射光パルスＬ１を受光することにより、距離画像を生成する。具体的には、光検出部２０の画素アレイ２１における複数の受光画素Ｐのそれぞれは、反射光パルスＬ１を受光することにより画素信号ＳＩＧＡ，ＳＩＧＢを生成する。読出部３０は、画素アレイ２１から供給された画素信号ＳＩＧＡ，ＳＩＧＢに基づいてＡＤ変換を行うことにより、データＤＴ１を生成する。処理部２４は、データＤＴ１に基づいて、各画素値が距離についての値を示す距離画像を生成し、この距離画像の画像データをデータＤＴとして出力する。
まず、図１，２を参照して、光検出システム１の全体動作概要を説明する。発光部１１は、制御部１４からの指示に基づいて、発光および非発光を交互に繰り返す発光動作を行うことにより、光パルスＬ０を射出する。光検出部２０は、制御部１４からの指示に基づいて、発光部１１が射出した光パルスＬ０に応じた反射光パルスＬ１を受光することにより、距離画像を生成する。具体的には、光検出部２０の画素アレイ２１における複数の受光画素Ｐのそれぞれは、反射光パルスＬ１を受光することにより画素信号ＳＩＧＡ，ＳＩＧＢを生成する。読出部３０は、画素アレイ２１から供給された画素信号ＳＩＧＡ，ＳＩＧＢに基づいてＡＤ変換を行うことにより、データＤＴ１を生成する。処理部２４は、データＤＴ１に基づいて、各画素値が距離についての値を示す距離画像を生成し、この距離画像の画像データをデータＤＴとして出力する。
【0063】
（詳細動作）
光検出システム１は、まず、露光動作を行うことにより、複数の受光画素Ｐ１，Ｐ２のそれぞれにおけるフローティングディフュージョンＦＤＡ，ＦＤＡ２，ＦＤＢ，ＦＤＢ２に電荷を蓄積する。そして、光検出システム１は、読出動作を行うことにより、複数の受光画素Ｐ１，Ｐ２から信号線ＶＳＬＡ，ＶＳＬＢを介して供給された画素信号ＳＩＧＡ，ＳＩＧＢに基づいてＡＤ変換を行い、データＤＴ１を生成する。そして、光検出システム１は、データＤＴ１に基づいて距離画像を生成する。以下に、この動作について詳細に説明する。
光検出システム１は、まず、露光動作を行うことにより、複数の受光画素Ｐ１，Ｐ２のそれぞれにおけるフローティングディフュージョンＦＤＡ，ＦＤＡ２，ＦＤＢ，ＦＤＢ２に電荷を蓄積する。そして、光検出システム１は、読出動作を行うことにより、複数の受光画素Ｐ１，Ｐ２から信号線ＶＳＬＡ，ＶＳＬＢを介して供給された画素信号ＳＩＧＡ，ＳＩＧＢに基づいてＡＤ変換を行い、データＤＴ１を生成する。そして、光検出システム１は、データＤＴ１に基づいて距離画像を生成する。以下に、この動作について詳細に説明する。
【0064】
【0065】
光検出システム１は、タイミングｔ１～ｔ２の期間において、露光動作Ｄ１を行う。具体的には、発光部１１は、発光および非発光を交互に繰り返す発光動作を行うことにより、光パルスＬ０を射出する。また、駆動部２２は、画素アレイ２１における複数の受光画素Ｐ１，Ｐ２に対して制御信号ＳＧＤＡ，ＳＧＤＢを供給し、複数の受光画素Ｐ１，Ｐ２は、光パルスＬ０に応じた反射光パルスＬ１を検出する。
【0066】
そして、光検出システム１は、タイミングｔ２～ｔ３の期間において、読出動作Ｄ２を行う。具体的には、駆動部２２は、画素アレイ２１における複数の受光画素Ｐ１，Ｐ２を、画素ライン単位で順次駆動し、複数の受光画素Ｐ１，Ｐ２のそれぞれは、画素信号ＳＩＧＡ，ＳＩＧＢを、信号線ＶＳＬＡ，ＶＳＬＢを介して読出部３０に供給する。そして、読出部３０は、この画素信号ＳＩＧＡ，ＳＩＧＢに基づいてＡＤ変換を行うことにより、データＤＴ１を生成する。
【0067】
光検出システム１は、このような露光動作Ｄ１および読出動作Ｄ２を繰り返す。処理部２４は、データＤＴ１に基づいて、各画素値が距離についての値を示す距離画像を生成する。
【0068】
次に、受光画素Ｐにおける変換利得が高い場合における、光検出システム１の動作について、詳細に説明する。
【0069】
図８は、光検出システム１の一動作例を表すものであり、（Ａ）は発光部１１の射出光の波形を示し、（Ｂ）は制御信号ＳＧＤＡの波形を示し、（Ｃ）は制御信号ＳＧＤＢの波形を示し、（Ｄ）は制御信号ＳＯＦＧの波形を示し、（Ｅ）はｎ番目の画素ラインに係る制御信号ＳＳＥＬ（制御信号ＳＳＥＬ（ｎ））の波形を示し、（Ｆ）は（ｎ＋１）番目の画素ラインに係る制御信号ＳＳＥＬ（制御信号ＳＳＥＬ（ｎ＋１））の波形を示し、（Ｇ）はｎ番目の画素ラインに係る制御信号ＳＲＳＴ１（制御信号ＳＲＳＴ１（ｎ））の波形を示し、（Ｈ）はｎ番目の画素ラインに係る制御信号ＳＲＳＴ２（制御信号ＳＲＳＴ２（ｎ））の波形を示し、（Ｉ）は（ｎ＋１）番目の画素ラインに係る制御信号ＳＲＳＴ１（制御信号ＳＲＳＴ１（ｎ＋１））の波形を示し、（Ｊ）は（ｎ＋１）番目の画素ラインに係る制御信号ＳＲＳＴ２（制御信号ＳＲＳＴ２（ｎ＋１））の波形を示し、（Ｋ）はｎ番目の画素ラインに係る制御信号ＳＦＤＧ１（制御信号ＳＦＤＧ１（ｎ））の波形を示し、（Ｌ）はｎ番目の画素ラインに係る制御信号ＳＦＤＧ２（制御信号ＳＦＤＧ２（ｎ））の波形を示し、（Ｍ）は（ｎ＋１）番目の画素ラインに係る制御信号ＳＦＤＧ１（制御信号ＳＦＤＧ１（ｎ＋１））の波形を示し、（Ｎ）は（ｎ＋１）番目の画素ラインに係る制御信号ＳＦＤＧ２（制御信号ＳＦＤＧ２（ｎ＋１））の波形を示し、（Ｏ）はスイッチ部２９におけるスイッチＳＷ１，ＳＷ２に供給される制御信号ＳＳＷ１２の波形を示し、（Ｐ）はスイッチ部２９におけるスイッチＳＷ３，ＳＷ４に供給される制御信号ＳＳＷ３４の波形を示す。制御信号ＳＳＷ１２が低レベルである場合に、スイッチＳＷ１，ＳＷ２はオフ状態になり、制御信号ＳＳＷ１２が高レベルである場合に、スイッチＳＷ１，ＳＷ２はオン状態になる。同様に、制御信号ＳＳＷ３４が低レベルである場合に、スイッチＳＷ３，ＳＷ４はオフ状態になり、制御信号ＳＳＷ３４が高レベルである場合に、スイッチＳＷ３，ＳＷ４はオン状態になる。
【0070】
タイミングｔ１１より前において、駆動部２２は、全ての画素ラインに係る制御信号ＳＯＦＧを高レベルに設定する（図８（Ｄ））。これにより、全ての画素ラインに係る受光画素Ｐ１，Ｐ２では、トランジスタＯＦＧがオン状態になり、フォトダイオードＰＤのカソードに電圧ＶＯＦＧが供給される。その結果、フォトダイオードＰＤはリセットされる。
【0071】
タイミングｔ１１において、駆動部２２は、全ての画素ラインに係る制御信号ＳＦＤＧ１，ＳＦＤＧ２を低レベルから高レベルに変化させる（図８（Ｋ）～（Ｎ））。これにより、全ての画素ラインに係る受光画素Ｐ１，Ｐ２では、トランジスタＦＤＧＡ，ＦＤＧＢがオン状態になる。
【0072】
次に、タイミングｔ１２において、駆動部２２は、全ての画素ラインに係る制御信号ＳＲＳＴ１，ＳＲＳＴ２を低レベルから高レベルに変化させる（図８（Ｇ）～（Ｊ））。これにより、全ての画素ラインに係る受光画素Ｐ１，Ｐ２では、トランジスタＲＳＴＡ，ＲＳＴＢがオン状態になる。その結果、フローティングディフュージョンＦＤＡ，ＦＤＡ２，ＦＤＢ，ＦＤＢ２に電圧ＶＲＳＴが供給され、フローティングディフュージョンＦＤＡ，ＦＤＡ２，ＦＤＢ，ＦＤＢ２がリセットされる。
【0073】
次に、タイミングｔ１３において、駆動部２２は、全ての画素ラインに係る制御信号ＳＦＤＧ１，ＳＦＤＧ２を高レベルから低レベルに変化させる（図８（Ｋ）～（Ｎ））。これにより、全ての画素ラインに係る受光画素Ｐ１，Ｐ２では、トランジスタＦＤＧＡ，ＦＤＧＢがオフ状態になる。
【0074】
次に、タイミングｔ１４において、駆動部２２は、全ての画素ラインに係る制御信号ＳＲＳＴ１，ＳＲＳＴ２を高レベルから低レベルに変化させる（図８（Ｇ）～（Ｊ））。これにより、全ての画素ラインに係る受光画素Ｐ１，Ｐ２では、トランジスタＲＳＴＡ，ＲＳＴＢがオフ状態になる。
【0075】
次に、タイミングｔ１５において、駆動部２２は、全ての画素ラインに係る制御信号ＳＯＦＧを高レベルから低レベルに変化させる（図８（Ｄ））。これにより、全ての画素ラインに係る受光画素Ｐ１，Ｐ２では、トランジスタＯＦＧがオフ状態になる。
【0076】
次に、タイミングｔ１５～ｔ１７の期間において、駆動部２２は、制御信号ＳＧＤＡおよび制御信号ＳＧＤＢを、交互に高レベルにする（図８（Ｂ），（Ｃ））。これにより、受光画素Ｐ１，Ｐ２では、トランジスタＧＤＡおよびトランジスタＧＤＢが、交互にオン状態になる。
【0077】
タイミングｔ１６～ｔ１７において、発光部１１は、発光および非発光を交互に繰り返す発光動作を行うことにより、光パルスＬ０を射出する（図８（Ａ））。発光部１１の発光動作は、制御信号ＳＧＤＡ，ＳＧＤＢと同期している。この例では、制御信号ＳＧＤＡが低レベルであり制御信号ＳＧＤＢが高レベルである期間において、発光部１１は光を射出する。このようにして、発光部１１は、光パルスＬ０を射出する。そして、検出対象により反射された反射光パルスＬ１が光検出部２０に入射する。受光画素Ｐ１，Ｐ２では、フォトダイオードＰＤは、この反射光パルスＬ１に基づいて電荷を生成する。トランジスタＧＤＡおよびトランジスタＧＤＢは、交互にオン状態になる。すなわち、トランジスタＧＤＡ，ＧＤＢのいずれか一方がオン状態になる。これにより、フォトダイオードＰＤにより生成された電荷がフローティングディフュージョンＦＤＡまたはフローティングディフュージョンＦＤＢに選択的に蓄積される。
【0078】
図９は、受光画素Ｐの一動作例を表すものであり、（Ａ）は発光部１１の射出光の波形を示し、（Ｂ）はフォトダイオードＰＤへの入射光の波形を示し、（Ｃ）は制御信号ＳＧＤＡの波形を示し、（Ｄ）は制御信号ＳＧＤＢの波形を示す。この例では、タイミングｔ３１において、光パルスＬ０が立ち上がり、制御信号ＳＧＤＡが立ち下がり、制御信号ＳＧＤＢが立ち上がる。そして、タイミングｔ３１から位相が“π”だけ遅れたタイミングｔ３３において、光パルスＬ０が立ち下がり、制御信号ＳＧＤＡが立ち上がり、制御信号ＳＧＤＢが立ち下がる。同様に、タイミングｔ３３から位相が“π”だけ遅れたタイミングｔ３５において、光パルスＬ０が立ち上がり、制御信号ＳＧＤＡが立ち下がり、制御信号ＳＧＤＢが立ち上がる。そして、タイミングｔ３５から位相が“π”だけ遅れたタイミングｔ３７において、光パルスＬ０が立ち下がり、制御信号ＳＧＤＡが立ち上がり、制御信号ＳＧＤＢが立ち下がる。
【0079】
反射光パルスＬ１の位相は、光パルスＬ０の位相よりも位相φだけずれる（図９（Ｂ））。この位相φは、光検出システム１から検出対象までの距離に対応する。この例では、タイミングｔ３１よりも位相φに対応する時間だけ遅れたタイミングｔ３２において反射光パルスＬ１が立ち上がり、タイミングｔ３３よりも位相φに対応する時間だけ遅れたタイミングｔ３４において反射光パルスＬ１が立ち下がる。フォトダイオードＰＤは、この反射光パルスＬ１に基づいて、タイミングｔ３２～ｔ３４の期間において電荷を生成する。
【0080】
トランジスタＧＤＡは、制御信号ＳＧＤＡが高レベルである期間において、フォトダイオードＰＤにより生成された電荷をフローティングディフュージョンＦＤＡに転送し、トランジスタＧＤＢは、制御信号ＳＧＤＢが高レベルである期間において、フォトダイオードＰＤにより生成された電荷をフローティングディフュージョンＦＤＢに転送する。すなわち、トランジスタＧＤＡは、タイミングｔ３３～ｔ３４の期間においてフォトダイオードＰＤにより生成された電荷をフローティングディフュージョンＦＤＡに転送し、トランジスタＧＤＢは、タイミングｔ３２～ｔ３３の期間においてフォトダイオードＰＤにより生成された電荷をフローティングディフュージョンＦＤＢに転送する。これにより、タイミングｔ３２～ｔ３３の期間において、フローティングディフュージョンＦＤＢに電荷ＱＢが蓄積され、タイミングｔ３３～ｔ３４の期間において、フローティングディフュージョンＦＤＡに電荷ＱＡが蓄積される。電荷ＱＡ，ＱＢは、位相φに応じて変化し得る。
【0081】
図８に示したように、光検出システム１は、図９に示したタイミングｔ３１～ｔ３５における動作を繰り返す。これにより、フローティングディフュージョンＦＤＡには、電荷ＱＡが繰り返し蓄積され、フローティングディフュージョンＦＤＢには、電荷ＱＢが繰り返し蓄積される。これにより、フローティングディフュージョンＦＤＡには、繰り返し蓄積された電荷ＱＡに応じた電圧が生じ、同様に、フローティングディフュージョンＦＤＢには、繰り返し蓄積された電荷ＱＢに応じた電圧が生じる。図８に示したタイミングｔ１６～ｔ１７の動作は、露光動作Ｄ１（図７）に対応する。
【0082】
【0083】
また、このタイミングｔ１７において、駆動部２２は、全ての画素ラインに係る制御信号ＳＯＦＧを高レベルに設定する（図８（Ｄ））。これにより、受光画素Ｐ１，Ｐ２では、トランジスタＯＦＧがオン状態になり、フォトダイオードＰＤのカソードに電圧ＶＯＦＧが供給される。その結果、フォトダイオードＰＤはリセットされる。
【0084】
このタイミングｔ１７以降において、光検出システム１は、読出動作Ｄ２（図７）を行う。光検出システム１は、１つの画素ラインを単位として走査を行うことにより、読出動作Ｄ２を行う。以下に、ｎ番目の画素ラインおよび（ｎ＋１）番目の画素ラインに係る読出動作Ｄ２について説明する。
【0085】
タイミングｔ２１において、光検出制御部２５は、制御信号ＳＳＷ１２を低レベルから高レベルに変化させ、制御信号ＳＳＷ３４を高レベルから低レベルに変化させる（図８（Ｏ），（Ｐ））。これにより、スイッチ部２９では、スイッチＳＷ１，ＳＷ２がオン状態になり、スイッチＳＷ３，ＳＷ４がオフ状態になる。
【0086】
図１０Ａは、スイッチ部２９の動作を表すものである。このように、スイッチＳＷ１，ＳＷ２がオン状態になり、スイッチＳＷ３，ＳＷ４がオフ状態になると、ｎ番目の画素ラインＬ（ｎ）に係る受光画素Ｐ１に接続された信号線ＶＳＬＡがＡＤ変換部３２Ａに接続され、この受光画素Ｐ１に接続された信号線ＶＳＬＢが、ＡＤ変換部３２Ｂに接続される。
【0087】
そして、タイミングｔ２２において、駆動部２２は、制御信号ＳＳＥＬ（ｎ）を低レベルから高レベルに変化させる（図８（Ｅ））。これにより、ｎ番目の画素ラインに係る受光画素Ｐ１，Ｐ２では、トランジスタＳＥＬＡ，ＳＥＬＢがオン状態になる。
【0088】
これにより、ｎ番目の画素ラインに係る受光画素Ｐ１におけるトランジスタＡＭＰＡのソースは、トランジスタＳＥＬＡ、信号線ＶＳＬＡ、およびスイッチＳＷ１を介して定電流源３１Ａに接続され、トランジスタＡＭＰＡはソースフォロワとして動作する。同様に、この受光画素Ｐ１におけるトランジスタＡＭＰＢのソースは、トランジスタＳＥＬＢ、信号線ＶＳＬＢ、およびスイッチＳＷ２を介して定電流源３１Ｂに接続され、トランジスタＡＭＰＢはソースフォロワとして動作する。よって、ｎ番目の画素ラインに係る受光画素Ｐ１は、フローティングディフュージョンＦＤＡにおける電圧に応じた電圧を、画素信号ＳＩＧＡとしてＡＤ変換部３２Ａに供給するとともに、フローティングディフュージョンＦＤＢにおける電圧に応じた電圧を、画素信号ＳＩＧＢとしてＡＤ変換部３２Ｂに供給する。
【0089】
そして、ＡＤ変換部３２Ａは、この受光画素Ｐ１が生成した画素信号ＳＩＧＡに基づいてＡＤ変換を行い、ＡＤ変換部３２Ｂは、この受光画素Ｐ１が生成した画素信号ＳＩＧＢに基づいてＡＤ変換を行う。このＡＤ変換については、詳細に後述する。
【0090】
次に、タイミングｔ２３において、光検出制御部２５は、制御信号ＳＳＷ１２を高レベルから低レベルに変化させ、制御信号ＳＳＷ３４を低レベルから高レベルに変化させる（図８（Ｏ），（Ｐ））。これにより、スイッチ部２９では、スイッチＳＷ１，ＳＷ２がオフ状態になり、スイッチＳＷ３，ＳＷ４がオン状態になる。
【0091】
図１０Ｂは、スイッチ部２９の動作を表すものである。このように、スイッチＳＷ１，ＳＷ２がオフ状態になり、スイッチＳＷ３，ＳＷ４がオン状態になると、ｎ番目の画素ラインＬ（ｎ）に係る受光画素Ｐ２に接続された信号線ＶＳＬＡがＡＤ変換部３２Ａに接続され、この受光画素Ｐ２に接続された信号線ＶＳＬＢがＡＤ変換部３２Ｂに接続される。
【0092】
これにより、ｎ番目の画素ラインに係る受光画素Ｐ２におけるトランジスタＡＭＰＡのソースは、トランジスタＳＥＬＡ、信号線ＶＳＬＡ、およびスイッチＳＷ３を介して定電流源３１Ａに接続され、トランジスタＡＭＰＡはソースフォロワとして動作する。同様に、この受光画素Ｐ２におけるトランジスタＡＭＰＢのソースは、トランジスタＳＥＬＢ、信号線ＶＳＬＢ、およびスイッチＳＷ４を介して定電流源３１Ｂに接続され、トランジスタＡＭＰＢはソースフォロワとして動作する。よって、ｎ番目の画素ラインに係る受光画素Ｐ２は、フローティングディフュージョンＦＤＡにおける電圧に応じた電圧を、画素信号ＳＩＧＡとしてＡＤ変換部３２Ａに供給するとともに、フローティングディフュージョンＦＤＢにおける電圧に応じた電圧を、画素信号ＳＩＧＢとしてＡＤ変換部３２Ｂに供給する。
【0093】
そして、ＡＤ変換部３２Ａは、この受光画素Ｐ２が生成した画素信号ＳＩＧＡに基づいてＡＤ変換を行い、ＡＤ変換部３２Ｂは、この受光画素Ｐ２が生成した画素信号ＳＩＧＢに基づいてＡＤ変換を行う。
【0094】
次に、タイミングｔ２４において、光検出制御部２５は、制御信号ＳＳＷ１２を低レベルから高レベルに変化させ、制御信号ＳＳＷ３４を高レベルから低レベルに変化させる（図８（Ｏ），（Ｐ））。これにより、スイッチ部２９では、スイッチＳＷ１，ＳＷ２がオン状態になり、スイッチＳＷ３，ＳＷ４がオフ状態になる。その結果、図１０Ａに示したように、受光画素Ｐ１に接続された信号線ＶＳＬＡ，ＶＳＬＢが、ＡＤ変換部３２Ａ，３２Ｂに接続される。
【0095】
そして、タイミングｔ２５において、駆動部２２は、制御信号ＳＳＥＬ（ｎ）を高レベルから低レベルに変化させるとともに（図８（Ｅ））、制御信号ＳＳＥＬ（ｎ＋１）を低レベルから高レベルに変化させる（図８（Ｆ））。これにより、ｎ番目の画素ラインに係る受光画素Ｐ１，Ｐ２では、トランジスタＳＥＬＡ，ＳＥＬＢがオフ状態になり、（ｎ＋１）番目の画素ラインに係る受光画素Ｐ１，Ｐ２では、トランジスタＳＥＬＡ，ＳＥＬＢがオン状態になる。その結果、（ｎ＋１）番目の画素ラインに係る受光画素Ｐ１は、画素信号ＳＩＧＡをＡＤ変換部３２Ａに供給するとともに、画素信号ＳＩＧＢをＡＤ変換部３２Ｂに供給する。
【0096】
そして、ＡＤ変換部３２Ａは、この受光画素Ｐ１が生成した画素信号ＳＩＧＡに基づいてＡＤ変換を行い、ＡＤ変換部３２Ｂは、この受光画素Ｐ１が生成した画素信号ＳＩＧＢに基づいてＡＤ変換を行う。
【0097】
次に、タイミングｔ２６において、光検出制御部２５は、制御信号ＳＳＷ１２を高レベルから低レベルに変化させ、制御信号ＳＳＷ３４を低レベルから高レベルに変化させる（図８（Ｏ），（Ｐ））。これにより、スイッチ部２９では、スイッチＳＷ１，ＳＷ２がオフ状態になり、スイッチＳＷ３，ＳＷ４がオン状態になる。その結果、図１０Ｂに示したように、受光画素Ｐ２に接続された信号線ＶＳＬＡ，ＶＳＬＢが、ＡＤ変換部３２Ａ，３２Ｂに接続される。そして、（ｎ＋１）番目の画素ラインに係る受光画素Ｐ２は、画素信号ＳＩＧＡをＡＤ変換部３２Ａに供給するとともに、画素信号ＳＩＧＢをＡＤ変換部３２Ｂに供給する。
【0098】
そして、ＡＤ変換部３２Ａは、この受光画素Ｐ２が生成した画素信号ＳＩＧＡに基づいてＡＤ変換を行い、ＡＤ変換部３２Ｂは、この受光画素Ｐ２が生成した画素信号ＳＩＧＢに基づいてＡＤ変換を行う。
【0099】
以下に、ｎ番目の画素ラインに係る受光画素Ｐ１，Ｐ２に着目し、この受光画素Ｐ１，Ｐ２が生成する画素信号ＳＩＧＡに基づいて、ＡＤ変換部３２ＡがＡＤ変換を行う動作について、詳細に説明する。
【0100】
図１１は、ＡＤ変換部３２ＡにおけるＡＤ変換の一例を表すものであり、（Ａ）は制御信号ＳＳＥＬの波形を示し、（Ｂ）は制御信号ＳＲＳＴ１の波形を示し、（Ｃ）は制御信号ＳＲＳＴ２の波形を示し、（Ｄ）は制御信号ＳＦＤＧ１の波形を示し、（Ｅ）は制御信号ＳＦＤＧ２の波形を示し、（Ｆ）は制御信号ＳＳＷ１２の波形を示し、（Ｇ）は制御信号ＳＳＷ３４の波形を示し、（Ｈ）は参照信号ＲＡＭＰの波形を示し、（Ｉ）は画素信号ＳＩＧＡの波形を示し、（Ｊ）は信号ＣＭＰの波形を示す。
【0101】
まず、タイミングｔ４１において、光検出制御部２５は、制御信号ＳＳＷ１２を低レベルから高レベルに変化させ、制御信号ＳＳＷ３４を高レベルから低レベルに変化させる（図１１（Ｆ），（Ｇ））。これにより、図１０Ａに示したように、スイッチ部２９では、スイッチＳＷ１，ＳＷ２がオン状態になり、スイッチＳＷ３，ＳＷ４がオフ状態になる。その結果、受光画素Ｐ１に接続された信号線ＶＳＬＡ，ＶＳＬＢが、ＡＤ変換部３２Ａ，３２Ｂにそれぞれ接続される。
【0102】
次に、タイミングｔ４２において、駆動部２２は、制御信号ＳＳＥＬを低レベルから高レベルに変化させる（図１１（Ａ））。これにより、受光画素Ｐ１，Ｐ２では、トランジスタＳＥＬＡ，ＳＥＬＢがオン状態になる。その結果、受光画素Ｐ１が生成した画素信号ＳＩＧＡは、ＡＤ変換部３２Ａに供給され、受光画素Ｐ１が生成した画素信号ＳＩＧＢは、ＡＤ変換部３２Ｂに供給される。
【0103】
このようにして、受光画素Ｐ１が生成した画素信号ＳＩＧＡは、ＡＤ変換部３２Ａに供給されるので、このタイミングｔ４２において、画素信号ＳＩＧＡの電圧は電圧ＶＰ１に変化する（図１１（Ｉ））。この電圧ＶＰ１は、受光画素Ｐ１における、電荷が蓄積されたフローティングディフュージョンＦＤＡの電圧に応じた電圧である。
【0104】
次に、タイミングｔ４３～ｔ４５の期間（変換期間Ｔ１）において、ＡＤ変換部３２Ａは、画素信号ＳＩＧＡに基づいてＡＤ変換を行う。具体的には、タイミングｔ４３において、参照信号生成部２６は、参照信号ＲＡＭＰの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図１１（Ｈ））。また、光検出制御部２５は、クロック信号ＣＬＫの生成を開始し、ＡＤ変換部３２Ａのカウンタ３６は、クロック信号ＣＬＫのパルスをカウントするカウント動作を開始する。
【0105】
そして、タイミングｔ４４において、参照信号ＲＡＭＰの電圧が画素信号ＳＩＧＡの電圧を下回る（図１１（Ｈ），（Ｉ））。これに応じて、ＡＤ変換部３２Ａのコンパレータ３５は、信号ＣＭＰを高レベルから低レベルに変化させる（図１１（Ｊ））。これにより、カウンタ３６は、カウント動作を停止する。このときのカウンタ３６のカウント値ＣＮＴ１は、受光画素Ｐ１における、電荷が蓄積されたフローティングディフュージョンＦＤＡの電圧に応じた値である。
【0106】
次に、タイミングｔ４５において、参照信号生成部２６は、変換期間Ｔ１の終了に伴い、参照信号ＲＡＭＰの電圧の変化を停止させ、参照信号ＲＡＭＰの電圧を電圧Ｖ１に設定する（図１１（Ｈ））。これに伴い、参照信号ＲＡＭＰの電圧が画素信号ＳＩＧＡの電圧を上回るので（図１１（Ｈ），（Ｉ））、ＡＤ変換部３２Ａのコンパレータ３５は、信号ＣＭＰを低レベルから高レベルに変化させる（図１１（Ｊ））。また、光検出制御部２５は、クロック信号ＣＬＫの生成を停止する。
【0107】
次に、タイミングｔ４６において、駆動部２２は、制御信号ＳＲＳＴ１を低レベルから高レベルに変化させ（図１１（Ｂ））、制御信号ＳＦＤＧ１を低レベルから高レベルに変化させる（図１１（Ｄ））。これにより、受光画素Ｐ１では、トランジスタＲＳＴＡ，ＲＳＴＢがオン状態になるとともに、トランジスタＦＤＧＡ，ＦＤＧＢがオン状態になる。その結果、フローティングディフュージョンＦＤＡ，ＦＤＡ２，ＦＤＢ，ＦＤＢ２に電圧ＶＲＳＴが供給される。これにより、画素信号ＳＩＧＡの電圧は、電圧ＶＲ１に変化する（図１１（Ｉ））。この電圧ＶＲ１は、受光画素Ｐ１における、リセットされたフローティングディフュージョンＦＤＡの電圧ＶＲＳＴに応じた電圧である。
【0108】
次に、タイミングｔ４７において、駆動部２２は、制御信号ＳＦＤＧ１を高レベルから低レベルに変化させる（図１１（Ｄ））。これにより、受光画素Ｐ１では、トランジスタＦＤＧＡ，ＦＤＧＢがオフ状態になる。
【0109】
次に、タイミングｔ４８において、駆動部２２は、制御信号ＳＲＳＴ１を高レベルから低レベルに変化させる（図１１（Ｂ））。これにより、受光画素Ｐ１では、トランジスタＲＳＴＡ，ＲＳＴＢがオフ状態になる。
【0110】
次に、タイミングｔ４９～ｔ５１の期間（変換期間Ｔ２）において、ＡＤ変換部３２Ａは、画素信号ＳＩＧＡに基づいてＡＤ変換を行う。具体的には、タイミングｔ４９において、参照信号生成部２６は、参照信号ＲＡＭＰの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図１１（Ｈ））。また、光検出制御部２５は、クロック信号ＣＬＫの生成を開始し、ＡＤ変換部３２Ａのカウンタ３６は、クロック信号ＣＬＫのパルスをカウントするカウント動作を開始する。
【0111】
そして、タイミングｔ５０において、参照信号ＲＡＭＰの電圧が画素信号ＳＩＧＡの電圧を下回る（図１１（Ｈ），（Ｉ））。これに応じて、ＡＤ変換部３２Ａのコンパレータ３５は、信号ＣＭＰを高レベルから低レベルに変化させる（図１１（Ｊ））。これにより、カウンタ３６は、カウント動作を停止する。このときのカウンタ３６のカウント値ＣＮＴ２は、受光画素Ｐ１における、リセットされたフローティングディフュージョンＦＤＡの電圧ＶＲＳＴに応じた値である。
【0112】
次に、タイミングｔ５１において、参照信号生成部２６は、変換期間Ｔ２の終了に伴い、参照信号ＲＡＭＰの電圧の変化を停止させ、参照信号ＲＡＭＰの電圧を電圧Ｖ１に変化させる（図１１（Ｈ））。これに伴い、参照信号ＲＡＭＰの電圧が画素信号ＳＩＧＡの電圧を上回るので（図１１（Ｈ），（Ｉ））、ＡＤ変換部３２Ａのコンパレータ３５は、信号ＣＭＰを低レベルから高レベルに変化させる（図１１（Ｊ））。また、光検出制御部２５は、クロック信号ＣＬＫの生成を停止する。
【0113】
そして、ＡＤ変換部３２Ａのラッチ３７は、タイミングｔ５１～ｔ５２の期間において、カウント値ＣＮＴ１を示すデジタルコード、およびカウント値ＣＮＴ２を示すデジタルコードを、データＤＴ１を用いて、処理部２４に供給する。処理部２４は、例えば、カウント値ＣＮＴ２からカウント値ＣＮＴ１を減算することにより、この受光画素Ｐ１における画素信号ＳＩＧＡに係る画素値ＶＡＬＡ１を算出する。
【0114】
この例では、ＡＤ変換部３２Ａの動作について説明したが、同様に、ＡＤ変換部３２Ｂは、この受光画素Ｐ１が生成した画素信号ＳＩＧＢに基づいてＡＤ変換を行うことにより、カウント値ＣＮＴ１，ＣＮＴ２を生成する。処理部２４は、カウント値ＣＮＴ２からカウント値ＣＮＴ１を減算することにより、この受光画素Ｐ１における画素信号ＳＩＧＢに係る画素値ＶＡＬＢ１を算出する。
【0115】
次に、タイミングｔ５２において、光検出制御部２５は、制御信号ＳＳＷ１２を高レベルから低レベルに変化させ、制御信号ＳＳＷ３４を低レベルから高レベルに変化させる（図１１（Ｆ），（Ｇ））。これにより、図１０Ｂに示したように、スイッチ部２９では、スイッチＳＷ１，ＳＷ２がオフ状態になり、スイッチＳＷ３，ＳＷ４がオン状態になる。その結果、受光画素Ｐ２に接続された信号線ＶＳＬＡ，ＶＳＬＢが、ＡＤ変換部３２Ａ，３２Ｂにそれぞれ接続される。このようにして、受光画素Ｐ２が生成した画素信号ＳＩＧＡは、ＡＤ変換部３２Ａに供給され、受光画素Ｐ２が生成した画素信号ＳＩＧＢは、ＡＤ変換部３２Ｂに供給される。
【0116】
このようにして、受光画素Ｐ２が生成した画素信号ＳＩＧＡは、ＡＤ変換部３２Ａに供給されるので、このタイミングｔ５２において、画素信号ＳＩＧＡの電圧は電圧ＶＰ２に変化する（図１１（Ｉ））。この電圧ＶＰ２は、受光画素Ｐ２におけるフローティングディフュージョンＦＤＡの電圧に応じた電圧である。
【0117】
次に、タイミングｔ５３～ｔ５５の期間（変換期間Ｔ１）において、ＡＤ変換部３２Ａは、画素信号ＳＩＧＡに基づいてＡＤ変換を行う。具体的には、タイミングｔ５３において、参照信号生成部２６は、参照信号ＲＡＭＰの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図１１（Ｈ））。また、光検出制御部２５は、クロック信号ＣＬＫの生成を開始し、ＡＤ変換部３２Ａのカウンタ３６は、クロック信号ＣＬＫのパルスをカウントするカウント動作を開始する。
【0118】
そして、タイミングｔ５４において、参照信号ＲＡＭＰの電圧が画素信号ＳＩＧＡの電圧を下回る（図１１（Ｈ），（Ｉ））。これに応じて、ＡＤ変換部３２Ａのコンパレータ３５は、信号ＣＭＰを高レベルから低レベルに変化させる（図１１（Ｊ））。これにより、カウンタ３６は、カウント動作を停止する。このときのカウンタ３６のカウント値ＣＮＴ１は、受光画素Ｐ２における、電荷が蓄積されたフローティングディフュージョンＦＤＡの電圧に応じた値である。
【0119】
次に、タイミングｔ５５において、参照信号生成部２６は、変換期間Ｔ１の終了に伴い、参照信号ＲＡＭＰの電圧の変化を停止させ、参照信号ＲＡＭＰの電圧を電圧Ｖ１に設定する（図１１（Ｈ））。これに伴い、参照信号ＲＡＭＰの電圧が画素信号ＳＩＧＡの電圧を上回るので（図１１（Ｈ），（Ｉ））、ＡＤ変換部３２Ａのコンパレータ３５は、信号ＣＭＰを低レベルから高レベルに変化させる（図１１（Ｊ））。また、光検出制御部２５は、クロック信号ＣＬＫの生成を停止する。
【0120】
次に、タイミングｔ５６において、駆動部２２は、制御信号ＳＲＳＴ２を低レベルから高レベルに変化させ（図１１（Ｃ））、制御信号ＳＦＤＧ２を低レベルから高レベルに変化させる（図１１（Ｅ））。これにより、受光画素Ｐ２では、トランジスタＲＳＴＡ，ＲＳＴＢがオン状態になるとともに、トランジスタＦＤＧＡ，ＦＤＧＢがオン状態になる。その結果、フローティングディフュージョンＦＤＡ，ＦＤＡ２，ＦＤＢ，ＦＤＢ２に電圧ＶＲＳＴが供給される。これにより、画素信号ＳＩＧＡの電圧は、電圧ＶＲ２に変化する（図１１（Ｉ））。この電圧ＶＲ２は、受光画素Ｐ２における、リセットされたフローティングディフュージョンＦＤＡの電圧ＶＲＳＴに応じた電圧である。
【0121】
次に、タイミングｔ５７において、駆動部２２は、制御信号ＳＦＤＧ２を高レベルから低レベルに変化させる（図１１（Ｅ））。これにより、受光画素Ｐ２では、トランジスタＦＤＧＡ，ＦＤＧＢがオフ状態になる。
【0122】
次に、タイミングｔ５８において、駆動部２２は、制御信号ＳＲＳＴ２を高レベルから低レベルに変化させる（図１１（Ｃ））。これにより、受光画素Ｐ２では、トランジスタＲＳＴＡ，ＲＳＴＢがオフ状態になる。
【0123】
次に、タイミングｔ５９～ｔ６１の期間（変換期間Ｔ２）において、ＡＤ変換部３２Ａは、画素信号ＳＩＧＡに基づいてＡＤ変換を行う。具体的には、タイミングｔ５９において、参照信号生成部２６は、参照信号ＲＡＭＰの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図１１（Ｈ））。また、光検出制御部２５は、クロック信号ＣＬＫの生成を開始し、ＡＤ変換部３２Ａのカウンタ３６は、クロック信号ＣＬＫのパルスをカウントするカウント動作を開始する。
【0124】
そして、タイミングｔ６０において、参照信号ＲＡＭＰの電圧が画素信号ＳＩＧＡの電圧を下回る（図１１（Ｈ），（Ｉ））。これに応じて、ＡＤ変換部３２Ａのコンパレータ３５は、信号ＣＭＰを高レベルから低レベルに変化させる（図１１（Ｊ））。これにより、カウンタ３６は、カウント動作を停止する。このときのカウンタ３６のカウント値ＣＮＴ２は、受光画素Ｐ１における、リセットされたフローティングディフュージョンＦＤＡの電圧ＶＲＳＴに応じた値である。
【0125】
次に、タイミングｔ６１において、参照信号生成部２６は、変換期間Ｔ２の終了に伴い、参照信号ＲＡＭＰの電圧の変化を停止させ、参照信号ＲＡＭＰの電圧を電圧Ｖ１に変化させる（図１１（Ｈ））。これに伴い、参照信号ＲＡＭＰの電圧が画素信号ＳＩＧＡの電圧を上回るので（図１１（Ｈ），（Ｉ））、ＡＤ変換部３２Ａのコンパレータ３５は、信号ＣＭＰを低レベルから高レベルに変化させる（図１１（Ｊ））。また、光検出制御部２５は、クロック信号ＣＬＫの生成を停止する。
【0126】
そして、ＡＤ変換部３２Ａのラッチ３７は、タイミングｔ６１～ｔ６２の期間において、カウント値ＣＮＴ１を示すデジタルコード、およびカウント値ＣＮＴ２を示すデジタルコードを、データＤＴ１を用いて、処理部２４に供給する。処理部２４は、例えば、カウント値ＣＮＴ２からカウント値ＣＮＴ１を減算することにより、この受光画素Ｐ２における画素信号ＳＩＧＡに係る画素値ＶＡＬＡ２を算出する。
【0127】
この例では、ＡＤ変換部３２Ａの動作について説明したが、同様に、ＡＤ変換部３２Ｂは、この受光画素Ｐ２が生成した画素信号ＳＩＧＢに基づいてＡＤ変換を行うことにより、カウント値ＣＮＴ１，ＣＮＴ２を生成する。処理部２４は、カウント値ＣＮＴ２からカウント値ＣＮＴ１を減算することにより、この受光画素Ｐ２における画素信号ＳＩＧＢに係る画素値ＶＡＬＢ２を算出する。
【0128】
以上、受光画素Ｐにおける変換利得が高い場合における、光検出システム１の動作を説明したが、受光画素Ｐにおける変換利得を低くする場合には、全ての画素ラインに係る制御信号ＳＦＤＧ１，ＳＦＤＧ２を高レベルに維持する。この場合には、受光画素Ｐ１，Ｐ２において、フローティングディフュージョンＦＤＡおよびフローティングディフュージョンＦＤＡ２は互いに接続され、フローティングディフュージョンＦＤＢおよびフローティングディフュージョンＦＤＢ２は互いに接続される。その他の動作は、受光画素Ｐにおける変換利得が高い場合の動作と同じである。
【0129】
図１２は、処理部２４の一動作例を表すものである。図１１に示した期間のうちの前半期間において、処理部２４は、受光画素Ｐ１における画素信号ＳＩＧＡに係る画素値ＶＡＬＡ１、およびその受光画素Ｐ１における画素信号ＳＩＧＢに係る画素値ＶＡＬＢ１を算出する。そして、図１１に示した期間のうちの後半期間において、処理部２４は、受光画素Ｐ２における画素信号ＳＩＧＡに係る画素値ＶＡＬＡ１、およびその受光画素Ｐ２における画素信号ＳＩＧＢに係る画素値ＶＡＬＢ１を算出する。
【0130】
処理部２４は、前半期間において算出された画素値ＶＡＬＡ１，ＶＡＬＢ１に対してノイズ除去処理を行い、ノイズ除去処理が行われた画素値ＶＡＬＡ１，ＶＡＬＢ１に基づいて、受光画素Ｐ１が検出した反射光パルスＬ１の光飛行時間を算出することにより、受光画素Ｐ１における距離値ＤＰ１を算出する。すなわち、画素値ＶＡＬＡ１は、受光画素Ｐ１における、電荷ＱＡが繰り返し蓄積されたフローティングディフュージョンＦＤＡの電圧に応じた値であり、画素値ＶＡＬＢ１は、受光画素Ｐ１における、電荷ＱＢが繰り返し蓄積されたフローティングディフュージョンＦＤＢの電圧に応じた値である。よって、処理部２４は、ノイズ除去処理が行われた画素値ＶＡＬＡ１，ＶＡＬＢ１に基づいて、受光画素Ｐ１における距離値ＤＰ１を算出することができる。
【0131】
同様に、処理部２４は、後半期間において算出された画素値ＶＡＬＡ２，ＶＡＬＢ２に対してノイズ除去処理を行い、ノイズ除去処理が行われた画素値ＶＡＬＡ２，ＶＡＬＢ２に基づいて、受光画素Ｐ２が検出した反射光パルスＬ１の光飛行時間を算出することにより、受光画素Ｐ２における距離値ＤＰ２を算出する。すなわち、画素値ＶＡＬＡ２は、受光画素Ｐ２における、電荷ＱＡが繰り返し蓄積されたフローティングディフュージョンＦＤＡの電圧に応じた値であり、画素値ＶＡＬＢ２は、受光画素Ｐ２における、電荷ＱＢが繰り返し蓄積されたフローティングディフュージョンＦＤＢの電圧に応じた値である。よって、処理部２４は、ノイズ除去処理が行われた画素値ＶＡＬＡ２，ＶＡＬＢ２に基づいて、受光画素Ｐ２における距離値ＤＰ２を算出することができる。
【0132】
ここで、画素値ＶＡＬＡ１は、本開示における「第１の変換結果」の一具体例に対応する。画素値ＶＡＬＢ１は、本開示における「第２の変換結果」の一具体例に対応する。画素値ＶＡＬＡ２は、本開示における「第３の変換結果」の一具体例に対応する。画素値ＶＡＬＢ２は、本開示における「第４の変換結果」の一具体例に対応する。
【0133】
以上のように、光検出システム１では、水平方向に並設された受光画素Ｐ１，Ｐ２と、垂直方向に延伸し受光画素Ｐ１に接続された信号線ＶＳＬＡ，ＶＳＬＢと、垂直方向に延伸し受光画素Ｐ２に接続された信号線ＶＳＬＡ，ＶＳＬＢと、水平方向に延伸し、受光画素Ｐ１に接続された制御線ＲＳＴＬ１および受光画素Ｐ２に接続された制御線ＲＳＴＬ２と、制御線ＲＳＴＬ１および制御線ＲＳＴＬ２を介して受光画素Ｐ１，Ｐ２の動作を制御する駆動部２２とを設けるようにした。そして、受光画素Ｐ１のトランジスタＲＳＴＡ，ＲＳＴＢのゲートを制御線ＲＳＴＬ１に接続し、受光画素Ｐ２のトランジスタＲＳＴＡ，ＲＳＴＢのゲートを制御線ＲＳＴＬ２に接続した。これにより、光検出システム１では、駆動部２２は、図１１に示したように、第１の期間において、受光画素Ｐ１のトランジスタＲＳＴＡ，ＲＳＴＢをオン状態にし、第２の期間において、受光画素Ｐ２のトランジスタＲＳＴＡ，ＲＳＴＢをオン状態にすることができる。
【0134】
また、光検出システム１では、光検出制御部２５は、例えば、第１の動作期間においてスイッチＳＷ１，ＳＷ２をオン状態にし、第２の動作期間においてスイッチＳＷ３，ＳＷ４をオン状態にするようにした。これにより、図１１に示したように、ＡＤ変換部３２Ａ，３２Ｂは、前半期間において、受光画素Ｐ１が生成した画素信号ＳＩＧＡ，ＳＩＧＢに基づいてＡＤ変換を行い、後半期間において、受光画素Ｐ２が生成した画素信号ＳＩＧＡ，ＳＩＧＢに基づいてＡＤ変換を行うことができる。光検出システム１では、このように時分割的にＡＤ変換を行うことにより、ＡＤ変換部３２Ａ，３４Ｂの数を少なくすることができる。すなわち、このように時分割的に処理を行わない場合には、複数の信号線にそれぞれ対応するように複数のＡＤ変換部を設ける必要がある。この場合には、複数のＡＤ変換部の数が多くなってしまう。一方、光検出システム１では、この例では、図３に示したように、受光画素Ｐ１に接続された信号線ＶＳＬＡ，ＶＳＬＢおよび受光画素Ｐ２に接続された信号線ＶＳＬＡ，ＶＳＬＢに対して、ＡＤ変換部３２Ａ，３２Ｂを設けることができる。すなわち、４つの信号線に対して２つのＡＤ変換部を設けることができる。これにより、光検出システム１では、回路面積を小さくすることができる。
【0135】
［効果］
以上のように本実施の形態では、水平方向に並設された受光画素Ｐ１，Ｐ２と、垂直方向に延伸し受光画素Ｐ１に接続された信号線ＶＳＬＡ，ＶＳＬＢと、垂直方向に延伸し受光画素Ｐ２に接続された信号線ＶＳＬＡ，ＶＳＬＢと、水平方向に延伸し、受光画素Ｐ１に接続された制御線ＲＳＴＬ１および受光画素Ｐ２に接続された制御線ＲＳＴＬ２と、制御線ＲＳＴＬ１および制御線ＲＳＴＬ２を介して受光画素Ｐ１，Ｐ２の動作を制御する駆動部２２とを設けるようにした。そして、受光画素Ｐ１のトランジスタＲＳＴＡ，ＲＳＴＢのゲートを制御線ＲＳＴＬ１に接続し、受光画素Ｐ２のトランジスタＲＳＴＡ，ＲＳＴＢのゲートを制御線ＲＳＴＬ２に接続した。これにより、回路面積を小さくすることができる。
以上のように本実施の形態では、水平方向に並設された受光画素Ｐ１，Ｐ２と、垂直方向に延伸し受光画素Ｐ１に接続された信号線ＶＳＬＡ，ＶＳＬＢと、垂直方向に延伸し受光画素Ｐ２に接続された信号線ＶＳＬＡ，ＶＳＬＢと、水平方向に延伸し、受光画素Ｐ１に接続された制御線ＲＳＴＬ１および受光画素Ｐ２に接続された制御線ＲＳＴＬ２と、制御線ＲＳＴＬ１および制御線ＲＳＴＬ２を介して受光画素Ｐ１，Ｐ２の動作を制御する駆動部２２とを設けるようにした。そして、受光画素Ｐ１のトランジスタＲＳＴＡ，ＲＳＴＢのゲートを制御線ＲＳＴＬ１に接続し、受光画素Ｐ２のトランジスタＲＳＴＡ，ＲＳＴＢのゲートを制御線ＲＳＴＬ２に接続した。これにより、回路面積を小さくすることができる。
【0136】
［変形例１－１］
上記実施の形態では、図４に示したように、トランジスタＦＤＧＡ，ＦＤＧＢおよびフローティングディフュージョンＦＤＡ２，ＦＤＢ２を設け、受光画素Ｐにおける、電荷を電圧に変換する変換利得を変更可能にしたが、これに限定されるものではない。これに代えて、図１３，１４に示す画素アレイ２１Ａのように、トランジスタＦＤＧＡ，ＦＤＧＢおよびフローティングディフュージョンＦＤＡ２，ＦＤＢ２を設けなくてもよい。この画素アレイ２１Ａは、複数の制御線ＯＦＧＬと、複数の制御線ＲＳＴＬ１と、複数の制御線ＲＳＴＬ２と、複数の制御線ＳＥＬＬと、複数の信号線ＶＳＬＡと、複数の信号線ＶＳＬＢとを有している。受光画素Ｐ１は、制御線ＯＦＧＬ，ＲＳＴＬ１，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。受光画素Ｐ２は、制御線ＯＦＧＬ，ＲＳＴＬ２，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。
上記実施の形態では、図４に示したように、トランジスタＦＤＧＡ，ＦＤＧＢおよびフローティングディフュージョンＦＤＡ２，ＦＤＢ２を設け、受光画素Ｐにおける、電荷を電圧に変換する変換利得を変更可能にしたが、これに限定されるものではない。これに代えて、図１３，１４に示す画素アレイ２１Ａのように、トランジスタＦＤＧＡ，ＦＤＧＢおよびフローティングディフュージョンＦＤＡ２，ＦＤＢ２を設けなくてもよい。この画素アレイ２１Ａは、複数の制御線ＯＦＧＬと、複数の制御線ＲＳＴＬ１と、複数の制御線ＲＳＴＬ２と、複数の制御線ＳＥＬＬと、複数の信号線ＶＳＬＡと、複数の信号線ＶＳＬＢとを有している。受光画素Ｐ１は、制御線ＯＦＧＬ，ＲＳＴＬ１，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。受光画素Ｐ２は、制御線ＯＦＧＬ，ＲＳＴＬ２，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。
【0137】
［変形例１－２］
上記実施の形態では、図１２に示したように、処理部２４は、前半期間において算出された画素値ＶＡＬＡ１，ＶＡＬＢ１に基づいて、受光画素Ｐ１における距離値ＤＰ１を算出し、後半期間において算出された画素値ＶＡＬＡ２，ＶＡＬＢ２に基づいて、受光画素Ｐ２における距離値ＤＰ２を算出するようにしたが、これに限定されるものではない。これに代えて、例えば、処理部２４は、前半期間において得られた画素値ＶＡＬＡ１，ＶＡＬＢ１に加え、さらに後半期間において得られた画素値ＶＡＬＡ２，ＶＡＬＢ２にも基づいて距離値ＤＰ１を算出し、後半期間において得られた画素値ＶＡＬＡ２，ＶＡＬＢ２に加え、さらに前半期間において得られた画素値ＶＡＬＡ１，ＶＡＬＢ１にも基づいて距離値ＤＰ２を算出してもよい。以下に、本変形例に係る処理部２４の動作について詳細に説明する。
上記実施の形態では、図１２に示したように、処理部２４は、前半期間において算出された画素値ＶＡＬＡ１，ＶＡＬＢ１に基づいて、受光画素Ｐ１における距離値ＤＰ１を算出し、後半期間において算出された画素値ＶＡＬＡ２，ＶＡＬＢ２に基づいて、受光画素Ｐ２における距離値ＤＰ２を算出するようにしたが、これに限定されるものではない。これに代えて、例えば、処理部２４は、前半期間において得られた画素値ＶＡＬＡ１，ＶＡＬＢ１に加え、さらに後半期間において得られた画素値ＶＡＬＡ２，ＶＡＬＢ２にも基づいて距離値ＤＰ１を算出し、後半期間において得られた画素値ＶＡＬＡ２，ＶＡＬＢ２に加え、さらに前半期間において得られた画素値ＶＡＬＡ１，ＶＡＬＢ１にも基づいて距離値ＤＰ２を算出してもよい。以下に、本変形例に係る処理部２４の動作について詳細に説明する。
【0138】
図１５Ａ～１５Ｃは、本変形例に係る処理部２４の一動作例を表すものである。まず処理部２４は、図１５Ａに示したように、前半期間において、受光画素Ｐ１における画素信号ＳＩＧＡに係る画素値ＶＡＬＡ１、およびその受光画素Ｐ１における画素信号ＳＩＧＢに係る画素値ＶＡＬＢ１を算出する。そして、処理部２４は、後半期間において、受光画素Ｐ２における画素信号ＳＩＧＡに係る画素値ＶＡＬＡ１、およびその受光画素Ｐ２における画素信号ＳＩＧＢに係る画素値ＶＡＬＢ１を算出する。
【0139】
次に、処理部２４は、図１５Ｂに示したように、前半期間において算出した画素値ＶＡＬＡ１，ＶＡＬＢ１に基づいて、受光画素Ｐ２における画素値ＶＡＬＡ１２，ＶＡＬＢ１２を生成する。例えば、画素値ＶＡＬＡ１２は画素値ＶＡＬＡ１と同じであり、画素値ＶＡＬＢ１２は画素値ＶＡＬＢ１と同じである。同様に、処理部２４は、後半期間において算出した画素値ＶＡＬＡ２，ＶＡＬＢ２に基づいて、受光画素Ｐ１における画素値ＶＡＬＡ２１，ＶＡＬＢ２１を生成する。例えば、画素値ＶＡＬＡ２１は画素値ＶＡＬＡ２と同じであり、画素値ＶＡＬＢ２１は画素値ＶＡＬＢ２と同じである。
【0140】
次に、処理部２４は、図１５Ｃに示したように、画素値ＶＡＬＡ１，ＶＡＬＢ１、および画素値ＶＡＬＡ２１，ＶＡＬＢ２１を合成し、合成した画素値に対してノイズ除去処理を行い、ノイズ除去処理が行われた画素値に基づいて、反射光パルスＬ１の光飛行時間を算出することにより、受光画素Ｐ１における距離値ＤＰ１を算出する。同様に、処理部２４は、画素値ＶＡＬＡ２，ＶＡＬＢ２、および画素値ＶＡＬＡ１２，ＶＡＬＢ１２を合成し、合成した画素値に対してノイズ除去処理を行い、ノイズ除去処理が行われた画素値に基づいて、反射光パルスＬ１の光飛行時間を算出することにより、受光画素Ｐ２における距離値ＤＰ２を算出する。
【0141】
これにより、本変形例では、上記実施の形態の場合に比べて、距離画像におけるノイズを低減することができる。
【0142】
本変形例では、処理部２４は、図１５Ａ～１５Ｃに示した方法により距離値ＤＰ１，ＤＰ２を生成するようにしたが、これに限定されるものではない。例えば、処理部２４は、２つの第１の動作モードおよび第２の動作モードを有し、第１の動作モードでは、処理部２４は、上記実施の形態に示した方法により距離値ＤＰ１，ＤＰ２を算出し、第２の動作モードでは、図１５Ａ～１５Ｃに示した方法により距離値ＤＰ１，ＤＰ２を算出してもよい。
【0143】
［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。
また、これらの変形例のうちの２以上を組み合わせてもよい。
【0144】
＜２．第２の実施の形態＞
次に、第２の実施の形態に係る光検出システムについて説明する。本実施の形態は、上記第１の実施の形態の駆動方法とは異なる駆動方法を用いて、画素アレイ２１を駆動するものである。なお、上記第１の実施の形態に係る光検出システム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
次に、第２の実施の形態に係る光検出システムについて説明する。本実施の形態は、上記第１の実施の形態の駆動方法とは異なる駆動方法を用いて、画素アレイ２１を駆動するものである。なお、上記第１の実施の形態に係る光検出システム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【0145】
図１６は、第２の実施の形態に係る光検出システムにおける光検出部４０の一構成例を表すものである。光検出部４０は、駆動部４２と、光検出制御部４５とを有している。
【0146】
駆動部４２は、光検出制御部４５からの指示に基づいて、複数の受光画素Ｐ１，Ｐ２を駆動するように構成される。
【0147】
光検出制御部４５は、駆動部４２、読出部３０、および処理部２４に制御信号を供給し、これらの回路の動作を制御することにより、光検出部４０の動作を制御するように構成される。
【0148】
図１７は、本実施の形態に係る光検出システムの一動作例を表すものであり、（Ａ）は発光部１１の射出光の波形を示し、（Ｂ）は制御信号ＳＧＤＡの波形を示し、（Ｃ）は制御信号ＳＧＤＢの波形を示し、（Ｄ）は制御信号ＳＯＦＧの波形を示し、（Ｅ）は（２ｎ＋１）番目の画素ラインに係る制御信号ＳＳＥＬ（制御信号ＳＳＥＬ（２ｎ＋１））の波形を示し、（Ｆ）は（２ｎ＋２）番目の画素ラインに係る制御信号ＳＳＥＬ（制御信号ＳＳＥＬ（２ｎ＋２））の波形を示し、（Ｇ）は（２ｎ＋１）番目の画素ラインに係る制御信号ＳＲＳＴ１（制御信号ＳＲＳＴ１（２ｎ＋１））の波形を示し、（Ｈ）は（２ｎ＋２）番目の画素ラインに係る制御信号ＳＲＳＴ２（制御信号ＳＲＳＴ２（２ｎ＋２））の波形を示し、（Ｉ）は（２ｎ＋２）番目の画素ラインに係る制御信号ＳＲＳＴ１（制御信号ＳＲＳＴ１（２ｎ＋２））の波形を示し、（Ｊ）は（２ｎ＋２）番目の画素ラインに係る制御信号ＳＲＳＴ２（制御信号ＳＲＳＴ２（２ｎ＋２））の波形を示し、（Ｋ）は（２ｎ＋１）番目の画素ラインに係る制御信号ＳＦＤＧ１（制御信号ＳＦＤＧ１（２ｎ＋１））の波形を示し、（Ｌ）は（２ｎ＋１）番目の画素ラインに係る制御信号ＳＦＤＧ２（制御信号ＳＦＤＧ２（２ｎ＋１））の波形を示し、（Ｍ）は（２ｎ＋２）番目の画素ラインに係る制御信号ＳＦＤＧ１（制御信号ＳＦＤＧ１（２ｎ＋２））の波形を示し、（Ｎ）は（２ｎ＋２）番目の画素ラインに係る制御信号ＳＦＤＧ２（制御信号ＳＦＤＧ２（２ｎ＋２））の波形を示し、（Ｏ）はスイッチ部２９におけるスイッチＳＷ１，ＳＷ２に供給される制御信号ＳＳＷ１２の波形を示し、（Ｐ）はスイッチ部２９におけるスイッチＳＷ３，ＳＷ４に供給される制御信号ＳＳＷ３４の波形を示す。
【0149】
タイミングｔ１７までの動作は、上記第１の実施の形態に係る光検出システム１の動作（図８）と同じである。このタイミングｔ１７以降において、本実施の形態に係る光検出システムは、読出動作Ｄ２（図７）を行う。本実施の形態に係る光検出システムは、２つの画素ラインを単位として走査を行うことにより、読出動作Ｄ２を行う。以下に、（２ｎ＋１）番目の画素ラインおよび（２ｎ＋２）番目の画素ラインに係る読出動作Ｄ２について説明する。
【0150】
タイミングｔ７１において、光検出制御部４５は、制御信号ＳＳＷ１２を低レベルから高レベルに変化させ、制御信号ＳＳＷ３４を低レベルから高レベルに変化させる（図１７（Ｏ），（Ｐ））。これにより、スイッチ部２９では、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４がオン状態になる。
【0151】
図１８は、スイッチ部２９の動作を表すものである。このように、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４がオン状態になると、（２ｎ＋１）番目の画素ラインＬ（２ｎ＋１）および（２ｎ＋２）番目の画素ラインＬ（２ｎ＋２）に係る受光画素Ｐ１，Ｐ２に接続された２つの信号線ＶＳＬＡがＡＤ変換部３２Ａに接続され、これらの受光画素Ｐ１，Ｐ２に接続された２つの信号線ＶＳＬＢがＡＤ変換部３２Ｂに接続される。
【0152】
そして、タイミングｔ７２において、駆動部４２は、制御信号ＳＳＥＬ（２ｎ＋１）を低レベルから高レベルに変化させ（図１７（Ｅ））、制御信号ＳＳＥＬ（２ｎ＋２）を低レベルから高レベルに変化させる（図１７（Ｆ））。これにより、（２ｎ＋１）番目の画素ラインおよび（２ｎ＋２）番目の画素ラインに係る受光画素Ｐ１，Ｐ２では、トランジスタＳＥＬＡ，ＳＥＬＢがオン状態になる。
【0153】
これにより、図１８に示した４つの受光画素Ｐ（２つの受光画素Ｐ１および２つの受光画素Ｐ２）は、フローティングディフュージョンＦＤＡにおける電圧に応じた電圧を、画素信号ＳＩＧＡとしてＡＤ変換部３２Ａに供給することができる。例えば、４つの受光画素Ｐにおいて、フローティングディフュージョンＦＤＡにおける電圧がほぼ同じである場合には、これらの４つの受光画素Ｐが、画素信号ＳＩＧＡをＡＤ変換部３２Ａに供給する
。
。
【0154】
同様に、図１８に示した４つの受光画素Ｐ（２つの受光画素Ｐ１および２つの受光画素Ｐ２）は、フローティングディフュージョンＦＤＢにおける電圧に応じた電圧を、画素信号ＳＩＧＢとしてＡＤ変換部３２Ｂに供給することができる。例えば、４つの受光画素Ｐにおいて、フローティングディフュージョンＦＤＢにおける電圧がほぼ同じである場合には、これらの４つの受光画素Ｐが、画素信号ＳＩＧＢをＡＤ変換部３２Ｂに供給する。
【0155】
この例では、制御信号ＳＲＳＴ１（２ｎ＋１），ＳＲＳＴ２（２ｎ＋１），ＳＲＳＴ１（２ｎ＋２），ＳＲＳＴ１（２ｎ＋２）は、互いに同じ信号である（図１７（Ｇ）～（Ｊ））。また、制御信号ＳＦＤＧ１（２ｎ＋１），ＳＦＤＧ２（２ｎ＋１），ＳＦＤＧ１（２ｎ＋２），ＳＦＤＧ２（２ｎ＋２）は、互いに同じ信号である（図１７（Ｋ）～（Ｎ））。よって、（２ｎ＋１）番目の画素ラインおよび（２ｎ＋２）番目の画素ラインに係る受光画素Ｐ１，Ｐ２は、同じタイミングで駆動される。
【0156】
ＡＤ変換部３２Ａは、この受光画素Ｐ１が生成した画素信号ＳＩＧＡに基づいてＡＤ変換を行い、ＡＤ変換部３２Ｂは、この受光画素Ｐ１が生成した画素信号ＳＩＧＢに基づいてＡＤ変換を行う。
【0157】
そして、タイミングｔ７３において、駆動部４２は、制御信号ＳＳＥＬ（２ｎ＋１）を高レベルから低レベルに変化させ（図１７（Ｅ））、制御信号ＳＳＥＬ（２ｎ＋２）を高レベルから低レベルに変化させる（図１７（Ｆ））。これにより、（２ｎ＋１）番目の画素ラインおよび（２ｎ＋２）番目の画素ラインに係る受光画素Ｐ１，Ｐ２では、トランジスタＳＥＬＡ，ＳＥＬＢがオフ状態になる。
【0158】
以上のように、本実施の形態に係る光検出システムでは、駆動部４２は、受光画素Ｐ１のトランジスタＲＳＴＡ，ＲＳＴＢと、受光画素Ｐ２のトランジスタＲＳＴＡ，ＲＳＴＢとを、同じ期間においてオン状態にした。また、光検出制御部４５は、スイッチＳＷ１～ＳＷ４を、同じ動作期間においてオン状態にした。これにより、本実施の形態に係る光検出システムでは、例えば、４つの受光画素Ｐが画素信号ＳＩＧＡをＡＤ変換部３２Ａに供給し、４つの受光画素Ｐが画素信号ＳＩＧＢをＡＤ変換部３２Ｂに供給することができる。これにより、例えば、画素信号ＳＩＧＡ，ＳＩＧＢが変化する時間を短くすることができる。また、４つのトランジスタＡＭＰＡが画素信号ＳＩＧＡを出力するとともに、４つのトランジスタＡＭＰＢが画素信号ＳＩＧＢを出力するので、トランジスタのゲート幅が等価的に増えるので、Ｓ／Ｎ比を高めることができる。
【0159】
以上のように本実施の形態では、駆動部４２は、受光画素Ｐ１のトランジスタＲＳＴＡ，ＲＳＴＢと、受光画素Ｐ２のトランジスタＲＳＴＡ，ＲＳＴＢとを、同じ期間においてオン状態にした。また、光検出制御部４５は、スイッチＳＷ１～ＳＷ４を、同じ動作期間においてオン状態にした。これにより、例えば、画素信号ＳＩＧＡ，ＳＩＧＢが変化する時間を短くすることができる。また、例えば、Ｓ／Ｎ比を高めることができる。
【0160】
［変形例２］
例えば、上記第２の実施の形態に係る光検出システムは、第１の動作モードおよび第２の動作モードを有し、第１の動作モードでは、上記第１の実施の形態のように動作し、第２の動作モードでは、上記第２の実施の形態のように動作してもよい。
例えば、上記第２の実施の形態に係る光検出システムは、第１の動作モードおよび第２の動作モードを有し、第１の動作モードでは、上記第１の実施の形態のように動作し、第２の動作モードでは、上記第２の実施の形態のように動作してもよい。
【0161】
＜３．第３の実施の形態＞
次に、第３の実施の形態に係る光検出システムについて説明する。本実施の形態は、受光画素Ｐにおける２つのトランジスタＲＳＴＡ，ＲＳＴＢが互いに異なるタイミングで動作するものである。なお、上記第１の実施の形態に係る光検出システム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
次に、第３の実施の形態に係る光検出システムについて説明する。本実施の形態は、受光画素Ｐにおける２つのトランジスタＲＳＴＡ，ＲＳＴＢが互いに異なるタイミングで動作するものである。なお、上記第１の実施の形態に係る光検出システム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【0162】
図１９は、第３の実施の形態に係る光検出システムにおける光検出部６０の一構成例を表すものである。光検出部６０は、画素アレイ６１と、駆動部６２と、読出部７０と、光検出制御部６５とを有している。
【0163】
図２０は、画素アレイ６１の一構成例を表すものである。画素アレイ６１は、複数の制御線ＯＦＧＬと、複数の制御線ＲＳＴＡＬ１と、複数の制御線ＲＳＴＢＬ１と、複数の制御線ＲＳＴＡＬ２と、複数の制御線ＲＳＴＢＬ２と、複数の制御線ＦＤＧＡＬ１と、複数の制御線ＦＤＧＢＬ１と、複数の制御線ＦＤＧＡＬ２と、複数の制御線ＦＤＧＢＬ２と、複数の制御線ＳＥＬＬと、複数の信号線ＶＳＬＡと、複数の信号線ＶＳＬＢとを有している。制御線ＲＳＴＡＬ１，ＲＳＴＢＬ１，ＲＳＴＡＬ２，ＲＳＴＢＬ２，ＦＤＧＡＬ１，ＦＤＧＢＬ１，ＦＤＧＡＬ２，ＦＤＧＢＬ２は、水平方向（図２０における横方向）に延伸するように構成される。
【0164】
受光画素Ｐ１は、制御線ＯＦＧＬ，ＲＳＴＡＬ１，ＲＳＴＢＬ１，ＦＤＧＡＬ１，ＦＤＧＢＬ１，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。受光画素Ｐ２は、制御線ＯＦＧＬ，ＲＳＴＡＬ２，ＲＳＴＢＬ２，ＦＤＧＡＬ２，ＦＤＧＢＬ２，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。
【0165】
図２１は、受光画素Ｐの一構成例を表すものである。
【0166】
受光画素Ｐ１のトランジスタＲＳＴＡのゲートは制御線ＲＳＴＡＬ１に接続される。受光画素Ｐ１のトランジスタＲＳＴＡのゲートには、駆動部６２から、制御線ＲＳＴＡＬ１を介して制御信号ＳＲＳＴＡ１が供給される。受光画素Ｐ２のトランジスタＲＳＴＡのゲートは制御線ＲＳＴＡＬ２に接続される。受光画素Ｐ２のトランジスタＲＳＴＡのゲートには、駆動部６２から、制御線ＲＳＴＡＬ２を介して制御信号ＳＲＳＴＡ２が供給される。
【0167】
受光画素Ｐ１のトランジスタＦＤＧＡのゲートは制御線ＦＤＧＡＬ１に接続される。受光画素Ｐ１のトランジスタＦＤＧＡのゲートには、駆動部６２から、制御線ＦＤＧＡＬ１を介して制御信号ＳＦＤＧＡ１が供給される。受光画素Ｐ２のトランジスタＦＤＧＡのゲートは制御線ＦＤＧＡＬ２に接続される。受光画素Ｐ２のトランジスタＦＤＧＡのゲートには、駆動部６２から、制御線ＦＤＧＡＬ２を介して制御信号ＳＦＤＧＡ２が供給される。
【0168】
受光画素Ｐ１のトランジスタＲＳＴＢのゲートは制御線ＲＳＴＢＬ１に接続される。受光画素Ｐ１のトランジスタＲＳＴＢのゲートには、駆動部６２から、制御線ＲＳＴＢＬ１を介して制御信号ＳＲＳＴＢ１が供給される。 受光画素Ｐ２のトランジスタＲＳＴＢのゲートは制御線ＲＳＴＢＬ２に接続される。受光画素Ｐ２のトランジスタＲＳＴＢのゲートには、駆動部６２から、制御線ＲＳＴＢＬ２を介して制御信号ＳＲＳＴＢ２が供給される。
【0169】
受光画素Ｐ１のトランジスタＦＤＧＢのゲートは制御線ＦＤＧＢＬ１に接続される。受光画素Ｐ１のトランジスタＦＤＧＢのゲートには、駆動部６２から、制御線ＦＤＧＢＬ１を介して制御信号ＳＦＤＧＢ１が供給される。受光画素Ｐ２のトランジスタＦＤＧＢのゲートは制御線ＦＤＧＢＬ２に接続される。受光画素Ｐ２のトランジスタＦＤＧＢのゲートには、駆動部６２から、制御線ＦＤＧＢＬ２を介して制御信号ＳＦＤＧＢ２が供給される。
【0170】
駆動部６２（図１９）は、光検出制御部６５からの指示に基づいて、複数の受光画素Ｐ１，Ｐ２を駆動するように構成される。具体的には、駆動部６２は、複数の制御線ＯＦＧＬに対して複数の制御信号ＳＯＦＧをそれぞれ印加し、複数の制御線ＲＳＴＡＬ１に対して複数の制御信号ＳＲＳＴＡ１をそれぞれ印加し、複数の制御線ＲＳＴＢＬ１に対して複数の制御信号ＳＲＳＴＢ１をそれぞれ印加し、複数の制御線ＲＳＴＡＬ２に対して複数の制御信号ＳＲＳＴＡ２をそれぞれ印加し、複数の制御線ＲＳＴＢＬ２に対して複数の制御信号ＳＲＳＴＢ２をそれぞれ印加し、複数の制御線ＦＤＧＡＬ１に対して複数の制御信号ＳＦＤＧＡ１をそれぞれ印加し、複数の制御線ＦＤＧＢＬ１に対して複数の制御信号ＳＦＤＧＢ１をそれぞれ印加し、複数の制御線ＦＤＧＡＬ２に対して複数の制御信号ＳＦＤＧＡ２をそれぞれ印加し、複数の制御線ＦＤＧＢＬ２に対して複数の制御信号ＳＦＤＧＢ２をそれぞれ印加し、複数の制御線ＳＥＬＬに対して複数の制御信号ＳＳＥＬをそれぞれ印加する。また、駆動部６２は、複数の受光画素Ｐ１，Ｐ２のそれぞれに対して、制御信号ＳＧＤＡ，ＳＧＤＢを供給するようになっている。
【0171】
読出部７０は、画素アレイ６１から信号線ＶＳＬＡ，ＶＳＬＢを介して供給された画素信号ＳＩＧＡ，ＳＩＧＢに基づいてＡＤ変換を行うことにより、データＤＴ１を生成するように構成される。
【0172】
図２２は、読出部７０の一構成例を表すものである。読出部７０は、スイッチ部６９と、複数の定電流源７１と、複数のＡＤ変換部７２と、転送制御部７９とを有している。
【0173】
スイッチ部６９は、複数のスイッチＳＷ１と、複数のスイッチＳＷ２と、複数のスイッチＳＷ３と、複数のスイッチＳＷ４とを有している。図１８に示したように、スイッチＳＷ１の一端は受光画素Ｐ１に接続された信号線ＶＳＬＡに接続され、他端は定電流源７１およびＡＤ変換部７２に接続される。スイッチＳＷ２の一端は受光画素Ｐ１に接続された信号線ＶＳＬＢに接続され、他端は定電流源７１およびＡＤ変換部７２に接続される。スイッチＳＷ３の一端は受光画素Ｐ２に接続された信号線ＶＳＬＡに接続され、他端は定電流源７１およびＡＤ変換部７２に接続される。スイッチＳＷ４の一端は受光画素Ｐ２に接続された信号線ＶＳＬＢに接続され、他端は定電流源７１およびＡＤ変換部７２に接続される。
【0174】
定電流源７１の一端はスイッチＳＷ１～ＳＷ４およびＡＤ変換部７２に接続され、他端は接地される。
【0175】
ＡＤ変換部７２は、スイッチＳＷ１～ＳＷ４を介して供給された画素信号ＳＩＧＡ，ＳＩＧＢに基づいてＡＤ変換を行うことにより、デジタルコードを生成するように構成される。ＡＤ変換部７２は、上記第１の実施の形態に係るＡＤ変換部３２Ａ，３２Ｂと同様に、コンパレータ３５と、カウンタ３６と、ラッチ３７とを有している。
【0176】
転送制御部７９は、光検出制御部６５から供給された制御信号ＣＴＬに基づいて、複数のＡＤ変換部７２のラッチ３７が、デジタルコードをバス配線ＢＵＳに順次出力するように制御するように構成される。
【0177】
光検出制御部６５（図１９）は、駆動部６２、読出部７０、および処理部２４に制御信号を供給し、これらの回路の動作を制御することにより、光検出部６０の動作を制御するように構成される。
【0178】
ここで、制御線ＲＳＴＡＬ１，ＲＳＴＢＬ１は、本開示における「第１の制御線」の一具体例に対応する。制御線ＲＳＴＡＬ２，ＲＳＴＢＬ２は、本開示における「第２の制御線」の一具体例に対応する。駆動部６２は、本開示における「第１の制御回路」の一具体例に対応する。ＡＤ変換部７２は、本開示における「変換回路」の一具体例に対応する。光検出制御部６５は、本開示における「第２の制御回路」の一具体例に対応する。
【0179】
本実施の形態に係る光検出システムは、上記第１の実施の形態に係る光検出システム１の場合（図８）と同様に、１つの画素ラインを単位として走査を行うことにより、読出動作Ｄ２を行う。
【0180】
例えば、光検出制御部６５は、スイッチＳＷ１をオン状態にする。これにより、ｎ番目の画素ラインＬ（ｎ）に係る受光画素Ｐ１に接続された信号線ＶＳＬＡがＡＤ変換部７２に接続される。そして、ＡＤ変換部７２は、この受光画素Ｐ１が生成した画素信号ＳＩＧＡに基づいてＡＤ変換を行う。
【0181】
次に、例えば、光検出制御部６５は、スイッチＳＷ２をオン状態にする。これにより、ｎ番目の画素ラインＬ（ｎ）に係る受光画素Ｐ１に接続された信号線ＶＳＬＢがＡＤ変換部７２に接続される。そして、ＡＤ変換部７２は、この受光画素Ｐ１が生成した画素信号ＳＩＧＢに基づいてＡＤ変換を行う。
【0182】
次に、例えば、光検出制御部６５は、スイッチＳＷ３をオン状態にする。これにより、ｎ番目の画素ラインＬ（ｎ）に係る受光画素Ｐ２に接続された信号線ＶＳＬＡがＡＤ変換部７２に接続される。そして、ＡＤ変換部７２は、この受光画素Ｐ２が生成した画素信号ＳＩＧＡに基づいてＡＤ変換を行う。
【0183】
次に、例えば、光検出制御部６５は、スイッチＳＷ４をオン状態にする。これにより、ｎ番目の画素ラインＬ（ｎ）に係る受光画素Ｐ２に接続された信号線ＶＳＬＢがＡＤ変換部７２に接続される。そして、ＡＤ変換部７２は、この受光画素Ｐ２が生成した画素信号ＳＩＧＢに基づいてＡＤ変換を行う。
【0184】
このように、ＡＤ変換部７２は、互いに異なる動作期間において、受光画素Ｐ１が生成した画素信号ＳＩＧＡ、受光画素Ｐ１が生成した画素信号ＳＩＧＢ、受光画素Ｐ２が生成した画素信号ＳＩＧＡ、および受光画素Ｐ２が生成した画素信号ＳＩＧＢに基づいて、ＡＤ変換を行う。よって、駆動部６２は、上記第１の実施の形態の場合と同様に、受光画素Ｐ１のトランジスタＲＳＴＡ、受光画素Ｐ１のトランジスタＲＳＴＢ、受光画素Ｐ２のトランジスタＲＳＴＡ、および受光画素Ｐ２のトランジスタＲＳＴＢを、互いに異なる期間において順次オン状態にする。
【0185】
以上のように、本実施の形態に係る光検出システムでは、受光画素Ｐ１のトランジスタＲＳＴＡのゲートを制御線ＲＳＴＬＡ１に接続し、受光画素Ｐ１のトランジスタＲＳＴＢのゲートを制御線ＲＳＴＬＢ１に接続し、受光画素Ｐ２のトランジスタＲＳＴＡのゲートを制御線ＲＳＴＬＡ２に接続し、受光画素Ｐ２のトランジスタＲＳＴＢのゲートを制御線ＲＳＴＬＢ２に接続するようにした。これにより、本実施の形態に係る光検出システムでは、駆動部６２は、受光画素Ｐ１のトランジスタＲＳＴＡ、受光画素Ｐ２のトランジスタＲＳＴＢ、受光画素Ｐ２のトランジスタＲＳＴＡ、および受光画素Ｐ２のトランジスタＲＳＴＢを、互いに異なる期間において順次オン状態にするようにすることができる。
【0186】
また、本実施の形態に係る光検出システムでは、光検出制御部６５は、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を、互いに異なる動作期間において、順次オン状態にするようにした。これにより、ＡＤ変換部７２は、時分割的に、受光画素Ｐ１が生成した画素信号ＳＩＧＡ、受光画素Ｐ１が生成した画素信号ＳＩＧＢ、受光画素Ｐ２が生成した画素信号ＳＩＧＡ、および受光画素Ｐ２が生成した画素信号ＳＩＧＢに基づいてＡＤ変換を行うことができる。本実施の形態に係る光検出システムでは、このように時分割的にＡＤ変換を行うことにより、ＡＤ変換部７２の数を少なくすることができるので、回路面積を小さくすることができる。
【0187】
以上のように本実施の形態では、受光画素Ｐ１のトランジスタＲＳＴＡのゲートを制御線ＲＳＴＬＡ１に接続し、受光画素Ｐ１のトランジスタＲＳＴＢのゲートを制御線ＲＳＴＬＢ１に接続し、受光画素Ｐ２のトランジスタＲＳＴＡのゲートを制御線ＲＳＴＬＡ２に接続し、受光画素Ｐ２のトランジスタＲＳＴＢのゲートを制御線ＲＳＴＬＢ２に接続するようにしたので、回路面積を小さくすることができる。
【0188】
［変形例３］
上記実施の形態では、図２１に示したように、トランジスタＦＤＧＡ，ＦＤＧＢおよびフローティングディフュージョンＦＤＡ２，ＦＤＢ２を設け、受光画素Ｐにおける、電荷を電圧に変換する変換利得を変更可能にしたが、これに限定されるものではない。これに代えて、図２３，２４に示す画素アレイ６１Ａのように、トランジスタＦＤＧＡ，ＦＤＧＢおよびフローティングディフュージョンＦＤＡ２，ＦＤＢ２を設けなくてもよい。この画素アレイ６１Ａは、複数の制御線ＯＦＧＬと、複数の制御線ＲＳＴＡＬ１と、複数の制御線ＲＳＴＢＬ１と、複数の制御線ＲＳＴＡＬ２と、複数の制御線ＲＳＴＢＬ２と、複数の制御線ＳＥＬＬと、複数の信号線ＶＳＬＡと、複数の信号線ＶＳＬＢとを有している。受光画素Ｐ１は、制御線ＯＦＧＬ，ＲＳＴＡＬ１，ＲＳＴＢＬ１，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。受光画素Ｐ２は、制御線ＯＦＧＬ，ＲＳＴＡＬ２，ＲＳＴＢＬ２，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。
上記実施の形態では、図２１に示したように、トランジスタＦＤＧＡ，ＦＤＧＢおよびフローティングディフュージョンＦＤＡ２，ＦＤＢ２を設け、受光画素Ｐにおける、電荷を電圧に変換する変換利得を変更可能にしたが、これに限定されるものではない。これに代えて、図２３，２４に示す画素アレイ６１Ａのように、トランジスタＦＤＧＡ，ＦＤＧＢおよびフローティングディフュージョンＦＤＡ２，ＦＤＢ２を設けなくてもよい。この画素アレイ６１Ａは、複数の制御線ＯＦＧＬと、複数の制御線ＲＳＴＡＬ１と、複数の制御線ＲＳＴＢＬ１と、複数の制御線ＲＳＴＡＬ２と、複数の制御線ＲＳＴＢＬ２と、複数の制御線ＳＥＬＬと、複数の信号線ＶＳＬＡと、複数の信号線ＶＳＬＢとを有している。受光画素Ｐ１は、制御線ＯＦＧＬ，ＲＳＴＡＬ１，ＲＳＴＢＬ１，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。受光画素Ｐ２は、制御線ＯＦＧＬ，ＲＳＴＡＬ２，ＲＳＴＢＬ２，ＳＥＬＬ、および信号線ＶＳＬＡ，ＶＳＬＢに接続される。
【0189】
＜４．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0190】
図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0191】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【0192】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0193】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0194】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0195】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0196】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0197】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【0198】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0199】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0200】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0201】
図２６は、撮像部１２０３１の設置位置の例を示す図である。
【0202】
図２６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0203】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0204】
なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0205】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0206】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0207】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0208】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0209】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。これにより、車両制御システム１２０００では、例えば、撮像部１２０３１を小型化し、あるいはコストを低減することができる。また、例えば、回路面積が小さくなることを利用して、受光画素Ｐの数を増やすことにより、距離画像の解像度を高めることができる。その結果、車両制御システム１２０００では、車両の衝突回避あるいは衝突緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、車両のレーン逸脱警告機能等を、高い精度で実現できる。
【0210】
以上、いくつかの実施の形態および変形例、ならびにそれらの具体的な応用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【0211】
例えば、上記の各実施の形態では、例えば図４，２１に示したような受光画素Ｐを設けたが、受光画素Ｐの回路構成は、これに限定されるものではなく、様々な回路構成を適用することができる。
【0212】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【0213】
なお、本技術は以下のような構成とすることができる。以下の構成の本技術によれば、回路面積を小さくすることができる。
【0214】
（１）
第１の方向に並設された第１の受光画素および第２の受光画素と、
前記第１の方向とは異なる第２の方向に延伸し、前記第１の受光画素に接続された第１の信号線および第２の信号線と、
前記第２の方向に延伸し、前記第２の受光画素に接続された第３の信号線および第４の信号線と、
前記第１の方向に延伸し、前記第１の受光画素に接続された第１の制御線および前記第２の受光画素に接続された第２の制御線と、
前記第１の制御線および前記第２の制御線を介して前記第１の受光画素および前記第２の受光画素の動作を制御可能な第１の制御回路と
を備え、
前記第１の受光画素および前記第２の受光画素のそれぞれは、
光に基づいて電荷を生成可能な受光素子と、
前記電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、
オン状態になることにより前記受光素子と前記第１の蓄積素子とを接続可能な第１の転送トランジスタと、
オン状態になることにより前記受光素子と前記第２の蓄積素子とを接続可能な第２の転送トランジスタと、
オン状態になることにより前記第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、
オン状態になることにより前記第２の蓄積素子に前記所定の電圧を印加可能な第２の制御トランジスタと、
前記第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、
前記第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路と
を有し、
前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に接続され、
前記第１の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第１の信号線および前記第２の信号線にそれぞれ接続され、
前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に接続され、
前記第２の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第３の信号線および前記第４の信号線にそれぞれ接続された
光検出装置。
（２）
前記第１の制御回路は、第１の期間において前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタをオン状態にし、第２の期間において前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタをオン状態にすることが可能である
前記（１）に記載の光検出装置。
（３）
ＡＤ変換動作を行うことが可能な第１の変換回路および第２の変換回路と、
オン状態になることにより前記第１の信号線を前記第１の変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記第２の変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記第１の変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記第２の変換回路に接続可能な第４のスイッチと、
第１の動作期間において前記第１のスイッチおよび前記第２のスイッチをオン状態にし、第２の動作期間において前記第３のスイッチおよび前記第４のスイッチをオン状態にすることが可能な第２の制御回路と、
をさらに備えた
前記（２）に記載の光検出装置。
（４）
処理部をさらに備え、
前記第１の受光画素および前記第２の受光画素は、発光部から射出された光パルスのうちの、検出対象により反射された光パルスを検出可能であり、
前記第１の制御回路は、さらに、前記発光部の動作に応じて前記第１の転送トランジスタおよび前記第２の転送トランジスタの動作を制御可能であり、
前記処理部は、
前記第１の動作期間における前記第１の変換回路の第１の変換結果および前記第２の変換回路の第２の変換結果に基づいて、前記第１の受光画素において検出された前記光パルスの第１の飛行時間を算出可能であり、
前記第２の動作期間における前記第１の変換回路の第３の変換結果および前記第２の変換回路の第４の変換結果に基づいて、前記第２の受光画素において検出された前記光パルスの第２の飛行時間を算出可能である
前記（３）に記載の光検出装置。
（５）
前記処理部は、
前記第１の変換結果および前記第２の変換結果に加え、さらに前記第３の変換結果および前記第４の変換結果にも基づいて、前記第１の飛行時間を算出可能であり
前記第３の変換結果および前記第４の変換結果に加え、さらに前記第１の変換結果および前記第２の変換結果にも基づいて、前記第２の飛行時間を算出可能である
前記（４）に記載の光検出装置。
（６）
前記第１の制御回路は、第３の期間において、前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタと、前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタとをオン状態にすることが可能である
前記（１）に記載の光検出装置。
（７）
ＡＤ変換動作を行うことが可能な第１の変換回路および第２の変換回路と、
オン状態になることにより前記第１の信号線を前記第１の変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記第２の変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記第１の変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記第２の変換回路に接続可能な第４のスイッチと、
第３の動作期間において、前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチをオン状態にすることが可能な第２の制御回路をさらに備えた
前記（６）に記載の光検出装置。
（８）
前記第１の制御線は、２つの制御線を含み、
前記第１の受光画素の前記第１の制御トランジスタのゲートおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に含まれる前記２つの制御線にそれぞれ接続され、
前記第２の制御線は、２つの制御線を含み、
前記第２の受光画素の前記第１の制御トランジスタのゲートおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に含まれる前記２つの制御線にそれぞれ接続され、
前記第１の制御回路は、前記第１の受光画素の前記第１の制御トランジスタ、前記第１の受光画素の前記第２の制御トランジスタ、前記第２の受光画素の前記第１の制御トランジスタ、および前記第２の受光画素の前記第２の制御トランジスタを、互いに異なる期間において順次オン状態にすることが可能である
前記（１）に記載の光検出装置。
（９）
ＡＤ変換動作を行うことが可能な変換回路と、
オン状態になることにより前記第１の信号線を前記変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記変換回路に接続可能な第４のスイッチと、
前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチを、互いに異なる期間において順次オン状態にすることが可能な第２の制御回路と
をさらに備えた
前記（８）に記載の光検出装置。
（１０）
前記第１の方向に延伸し、前記第１の受光画素に接続された第３の制御線、および前記第２の受光画素に接続された第４の制御線をさらに備え、
前記第１の受光画素および前記第２の受光画素のそれぞれは、さらに
前記電荷を蓄積可能な第３の蓄積素子および第４の蓄積素子と、
オン状態になることにより、前記第１の蓄積素子および前記第３の蓄積素子を接続可能な第３の制御トランジスタと、
オン状態になることにより、前記第２の蓄積素子および前記第４の蓄積素子を接続可能な第４の制御トランジスタと、
を有し、
前記第１の受光画素の前記第３の制御トランジスタおよび前記第４の制御トランジスタのゲートは、前記第３の制御線に接続され、
前記第２の受光画素の前記第３の制御トランジスタおよび前記第４の制御トランジスタのゲートは、前記第４の制御線に接続された
前記（１）から（９）のいずれかに記載の光検出装置。
（１１）
光パルスを射出可能な発光部と、
第１の方向に並設され、前記発光部から射出された前記光パルスのうちの、検出対象により反射された光パルスを検出可能な第１の受光画素および第２の受光画素と、
前記第１の方向とは異なる第２の方向に延伸し、前記第１の受光画素に接続された第１の信号線および第２の信号線と、
前記第２の方向に延伸し、前記第２の受光画素に接続された第３の信号線および第４の信号線と、
前記第１の方向に延伸し、前記第１の受光画素に接続された第１の制御線、および前記第２の受光画素に接続された第２の制御線と、
前記第１の制御線および前記第２の制御線を介して前記第１の受光画素および前記第２の受光画素の動作を制御可能な第１の制御回路と
を備え、
前記第１の受光画素および前記第２の受光画素のそれぞれは、
光に基づいて電荷を生成可能な受光素子と、
前記電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、
オン状態になることにより前記受光素子と前記第１の蓄積素子とを接続可能な第１の転送トランジスタ、
オン状態になることにより前記受光素子と前記第２の蓄積素子とを接続可能な第２の転送トランジスタと、
オン状態になることにより前記第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、
オン状態になることにより前記第２の蓄積素子に前記所定の電圧を印加可能な第２の制御トランジスタと、
前記第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、
前記第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路と
を有し、
前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に接続され、
前記第１の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第１の信号線および前記第２の信号線にそれぞれ接続され、
前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に接続され、
前記第２の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第３の信号線および前記第４の信号線にそれぞれ接続された
光検出システム。
（１２）
第１の方向に並設された第１の受光画素および第２の受光画素と、前記第１の方向とは異なる第２の方向に延伸し、前記第１の受光画素に接続された第１の信号線および第２の信号線と、前記第２の方向に延伸し、前記第２の受光画素に接続された第３の信号線および第４の信号線と、前記第１の方向に延伸し、前記第１の受光画素に接続された第１の制御線および前記第２の受光画素に接続された第２の制御線とを備え、前記第１の受光画素および前記第２の受光画素のそれぞれは、光に基づいて電荷を生成可能な受光素子と、前記電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、オン状態になることにより前記受光素子と前記第１の蓄積素子とを接続可能な第１の転送トランジスタと、オン状態になることにより前記受光素子と前記第２の蓄積素子とを接続可能な第２の転送トランジスタと、オン状態になることにより前記第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、オン状態になることにより前記第２の蓄積素子に前記所定の電圧を印加可能な第２の制御トランジスタと、前記第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、前記第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路とを有し、前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に接続され、前記第１の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第１の信号線および前記第２の信号線にそれぞれ接続され、前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に接続され、前記第２の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第３の信号線および前記第４の信号線にそれぞれ接続された光検出装置における、前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタを、第１の期間においてオン状態にすることと、
前記光検出装置における、前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタを、第２の期間においてオン状態にすることと
を含む光検出方法。
（１３）
第１の動作期間において、前記第１の信号線を、ＡＤ変換動作を行うことが可能な第１の変換回路に接続するとともに、前記第２の信号線を、ＡＤ変換動作を行うことが可能な第２の変換回路に接続することと、
第２の動作期間において、前記第３の信号線を前記第１の変換回路に接続するとともに、前記第４の信号線を前記第２の変換回路に接続することと
を含む
前記（１２）に記載の光検出方法。
第１の方向に並設された第１の受光画素および第２の受光画素と、
前記第１の方向とは異なる第２の方向に延伸し、前記第１の受光画素に接続された第１の信号線および第２の信号線と、
前記第２の方向に延伸し、前記第２の受光画素に接続された第３の信号線および第４の信号線と、
前記第１の方向に延伸し、前記第１の受光画素に接続された第１の制御線および前記第２の受光画素に接続された第２の制御線と、
前記第１の制御線および前記第２の制御線を介して前記第１の受光画素および前記第２の受光画素の動作を制御可能な第１の制御回路と
を備え、
前記第１の受光画素および前記第２の受光画素のそれぞれは、
光に基づいて電荷を生成可能な受光素子と、
前記電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、
オン状態になることにより前記受光素子と前記第１の蓄積素子とを接続可能な第１の転送トランジスタと、
オン状態になることにより前記受光素子と前記第２の蓄積素子とを接続可能な第２の転送トランジスタと、
オン状態になることにより前記第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、
オン状態になることにより前記第２の蓄積素子に前記所定の電圧を印加可能な第２の制御トランジスタと、
前記第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、
前記第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路と
を有し、
前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に接続され、
前記第１の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第１の信号線および前記第２の信号線にそれぞれ接続され、
前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に接続され、
前記第２の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第３の信号線および前記第４の信号線にそれぞれ接続された
光検出装置。
（２）
前記第１の制御回路は、第１の期間において前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタをオン状態にし、第２の期間において前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタをオン状態にすることが可能である
前記（１）に記載の光検出装置。
（３）
ＡＤ変換動作を行うことが可能な第１の変換回路および第２の変換回路と、
オン状態になることにより前記第１の信号線を前記第１の変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記第２の変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記第１の変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記第２の変換回路に接続可能な第４のスイッチと、
第１の動作期間において前記第１のスイッチおよび前記第２のスイッチをオン状態にし、第２の動作期間において前記第３のスイッチおよび前記第４のスイッチをオン状態にすることが可能な第２の制御回路と、
をさらに備えた
前記（２）に記載の光検出装置。
（４）
処理部をさらに備え、
前記第１の受光画素および前記第２の受光画素は、発光部から射出された光パルスのうちの、検出対象により反射された光パルスを検出可能であり、
前記第１の制御回路は、さらに、前記発光部の動作に応じて前記第１の転送トランジスタおよび前記第２の転送トランジスタの動作を制御可能であり、
前記処理部は、
前記第１の動作期間における前記第１の変換回路の第１の変換結果および前記第２の変換回路の第２の変換結果に基づいて、前記第１の受光画素において検出された前記光パルスの第１の飛行時間を算出可能であり、
前記第２の動作期間における前記第１の変換回路の第３の変換結果および前記第２の変換回路の第４の変換結果に基づいて、前記第２の受光画素において検出された前記光パルスの第２の飛行時間を算出可能である
前記（３）に記載の光検出装置。
（５）
前記処理部は、
前記第１の変換結果および前記第２の変換結果に加え、さらに前記第３の変換結果および前記第４の変換結果にも基づいて、前記第１の飛行時間を算出可能であり
前記第３の変換結果および前記第４の変換結果に加え、さらに前記第１の変換結果および前記第２の変換結果にも基づいて、前記第２の飛行時間を算出可能である
前記（４）に記載の光検出装置。
（６）
前記第１の制御回路は、第３の期間において、前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタと、前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタとをオン状態にすることが可能である
前記（１）に記載の光検出装置。
（７）
ＡＤ変換動作を行うことが可能な第１の変換回路および第２の変換回路と、
オン状態になることにより前記第１の信号線を前記第１の変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記第２の変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記第１の変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記第２の変換回路に接続可能な第４のスイッチと、
第３の動作期間において、前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチをオン状態にすることが可能な第２の制御回路をさらに備えた
前記（６）に記載の光検出装置。
（８）
前記第１の制御線は、２つの制御線を含み、
前記第１の受光画素の前記第１の制御トランジスタのゲートおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に含まれる前記２つの制御線にそれぞれ接続され、
前記第２の制御線は、２つの制御線を含み、
前記第２の受光画素の前記第１の制御トランジスタのゲートおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に含まれる前記２つの制御線にそれぞれ接続され、
前記第１の制御回路は、前記第１の受光画素の前記第１の制御トランジスタ、前記第１の受光画素の前記第２の制御トランジスタ、前記第２の受光画素の前記第１の制御トランジスタ、および前記第２の受光画素の前記第２の制御トランジスタを、互いに異なる期間において順次オン状態にすることが可能である
前記（１）に記載の光検出装置。
（９）
ＡＤ変換動作を行うことが可能な変換回路と、
オン状態になることにより前記第１の信号線を前記変換回路に接続可能な第１のスイッチと、
オン状態になることにより前記第２の信号線を前記変換回路に接続可能な第２のスイッチと、
オン状態になることにより前記第３の信号線を前記変換回路に接続可能な第３のスイッチと、
オン状態になることにより前記第４の信号線を前記変換回路に接続可能な第４のスイッチと、
前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチを、互いに異なる期間において順次オン状態にすることが可能な第２の制御回路と
をさらに備えた
前記（８）に記載の光検出装置。
（１０）
前記第１の方向に延伸し、前記第１の受光画素に接続された第３の制御線、および前記第２の受光画素に接続された第４の制御線をさらに備え、
前記第１の受光画素および前記第２の受光画素のそれぞれは、さらに
前記電荷を蓄積可能な第３の蓄積素子および第４の蓄積素子と、
オン状態になることにより、前記第１の蓄積素子および前記第３の蓄積素子を接続可能な第３の制御トランジスタと、
オン状態になることにより、前記第２の蓄積素子および前記第４の蓄積素子を接続可能な第４の制御トランジスタと、
を有し、
前記第１の受光画素の前記第３の制御トランジスタおよび前記第４の制御トランジスタのゲートは、前記第３の制御線に接続され、
前記第２の受光画素の前記第３の制御トランジスタおよび前記第４の制御トランジスタのゲートは、前記第４の制御線に接続された
前記（１）から（９）のいずれかに記載の光検出装置。
（１１）
光パルスを射出可能な発光部と、
第１の方向に並設され、前記発光部から射出された前記光パルスのうちの、検出対象により反射された光パルスを検出可能な第１の受光画素および第２の受光画素と、
前記第１の方向とは異なる第２の方向に延伸し、前記第１の受光画素に接続された第１の信号線および第２の信号線と、
前記第２の方向に延伸し、前記第２の受光画素に接続された第３の信号線および第４の信号線と、
前記第１の方向に延伸し、前記第１の受光画素に接続された第１の制御線、および前記第２の受光画素に接続された第２の制御線と、
前記第１の制御線および前記第２の制御線を介して前記第１の受光画素および前記第２の受光画素の動作を制御可能な第１の制御回路と
を備え、
前記第１の受光画素および前記第２の受光画素のそれぞれは、
光に基づいて電荷を生成可能な受光素子と、
前記電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、
オン状態になることにより前記受光素子と前記第１の蓄積素子とを接続可能な第１の転送トランジスタ、
オン状態になることにより前記受光素子と前記第２の蓄積素子とを接続可能な第２の転送トランジスタと、
オン状態になることにより前記第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、
オン状態になることにより前記第２の蓄積素子に前記所定の電圧を印加可能な第２の制御トランジスタと、
前記第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、
前記第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路と
を有し、
前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に接続され、
前記第１の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第１の信号線および前記第２の信号線にそれぞれ接続され、
前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に接続され、
前記第２の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第３の信号線および前記第４の信号線にそれぞれ接続された
光検出システム。
（１２）
第１の方向に並設された第１の受光画素および第２の受光画素と、前記第１の方向とは異なる第２の方向に延伸し、前記第１の受光画素に接続された第１の信号線および第２の信号線と、前記第２の方向に延伸し、前記第２の受光画素に接続された第３の信号線および第４の信号線と、前記第１の方向に延伸し、前記第１の受光画素に接続された第１の制御線および前記第２の受光画素に接続された第２の制御線とを備え、前記第１の受光画素および前記第２の受光画素のそれぞれは、光に基づいて電荷を生成可能な受光素子と、前記電荷を蓄積可能な第１の蓄積素子および第２の蓄積素子と、オン状態になることにより前記受光素子と前記第１の蓄積素子とを接続可能な第１の転送トランジスタと、オン状態になることにより前記受光素子と前記第２の蓄積素子とを接続可能な第２の転送トランジスタと、オン状態になることにより前記第１の蓄積素子に所定の電圧を印加可能な第１の制御トランジスタと、オン状態になることにより前記第２の蓄積素子に前記所定の電圧を印加可能な第２の制御トランジスタと、前記第１の蓄積素子における電圧に応じた電圧を出力可能な第１の出力回路と、前記第２の蓄積素子における電圧に応じた電圧を出力可能な第２の出力回路とを有し、前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第１の制御線に接続され、前記第１の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第１の信号線および前記第２の信号線にそれぞれ接続され、前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタのゲートは、前記第２の制御線に接続され、前記第２の受光画素の前記第１の出力回路および前記第２の出力回路は、前記第３の信号線および前記第４の信号線にそれぞれ接続された光検出装置における、前記第１の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタを、第１の期間においてオン状態にすることと、
前記光検出装置における、前記第２の受光画素の前記第１の制御トランジスタおよび前記第２の制御トランジスタを、第２の期間においてオン状態にすることと
を含む光検出方法。
（１３）
第１の動作期間において、前記第１の信号線を、ＡＤ変換動作を行うことが可能な第１の変換回路に接続するとともに、前記第２の信号線を、ＡＤ変換動作を行うことが可能な第２の変換回路に接続することと、
第２の動作期間において、前記第３の信号線を前記第１の変換回路に接続するとともに、前記第４の信号線を前記第２の変換回路に接続することと
を含む
前記（１２）に記載の光検出方法。
【符号の説明】
【0215】
１…光検出システム、１１…発光部、１２…光学系、１４…制御部、２０，４０，６０…光検出部、２１，２１Ａ，６１，６１Ａ…画素アレイ、２２，４２，６２…駆動部、２４…処理部、２５，４５，６５…光検出制御部、２９，６９…スイッチ部、３０，７０…読出部、３１Ａ，３１Ｂ，７１…定電流源、３２Ａ，３２Ｂ，７２…ＡＤ変換部、３５…コンパレータ、３６…カウンタ、３７…ラッチ、３９，７９…転送制御部、１０１，１０２…半導体基板、１０３…配線、ＡＭＰＡ，ＡＭＰＢ，ＦＤＧＡ，ＦＤＧＢ，ＧＤＡ，ＧＤＢ，ＯＦＧ，ＲＳＴＡ，ＲＳＴＢ，ＳＥＬＡ，ＳＥＬＢ…トランジスタ、ＢＵＳ…バス配線、ＣＬＫ…クロック信号、ＣＴＬ…制御信号、ＤＰ１，ＤＰ２…距離値、ＤＴ，ＤＴ１…データ、Ｄ１…露光動作、Ｄ２…読出動作、ＦＤＧＬ１，ＦＤＧＡＬ１，ＦＤＧＢＬ１，ＦＤＧＬ２，ＦＤＧＡＬ２，ＦＤＧＢＬ２，ＯＦＧＬ，ＲＳＴＬ１，ＲＳＴＡＬ１，ＲＳＴＢＬ１，ＲＳＴＬ２，ＲＳＴＡＬ２，ＲＳＴＢＬ２，ＳＥＬＬ…制御線、Ｌ０…光パルス、Ｌ１…反射光パルス、Ｐ，Ｐ１，Ｐ２…受光画素、ＰＤ…フォトダイオード、ＲＡＭＰ…参照信号、Ｓ…受光面、ＳＦＤＧ１，ＳＦＤＧＡ１，ＳＦＤＧＢ１，ＳＦＤＧ２，ＳＦＤＧＡ２，ＳＦＤＧＢ２，ＳＧＤＡ，ＳＧＤＢ，ＳＯＦＧ，ＳＲＳＴ１，ＳＲＳＴＡ１，ＳＲＳＴＢ１，ＳＲＳＴ２，ＳＲＳＴＡ２，ＳＲＳＴＢ２，ＳＳＥＬ，ＳＳＷ１２，ＳＳＷ３４…制御信号、ＳＩＧＡ，ＳＩＧＢ…画素信号、ＳＷ１～ＳＷ４…スイッチ、ＶＡＬＡ１，ＶＡＬＡ２，ＶＡＬＡ１２，ＶＡＬＡ２１，ＶＡＬＢ１，ＶＡＬＢ２，ＶＡＬＢ１２，ＶＡＬＢ２１…画素値、ＶＤＤ…電源電圧、ＶＯＦＧ，ＶＲＳＴ…電圧、ＶＳＬＡ，ＶＳＬＢ…信号線。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10A】
【図10B】
【図11】
【図12】
【図13】
【図14】
【図15A】
【図15B】
【図15C】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
