特開 2022-177564 ゲート駆動回路およびパルス電源

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022177564

(43)【公開日】2022-12-01

(54)【発明の名称】ゲート駆動回路およびパルス電源

(51)【国際特許分類】

   H02M 1/08 20060101AFI20221124BHJP

   H03K 17/10 20060101ALI20221124BHJP

【ＦＩ】

H02M1/08 A

H03K17/10

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2021083915

(22)【出願日】2021-05-18

(71)【出願人】

【識別番号】000006105

【氏名又は名称】株式会社明電舎

(74)【代理人】

【識別番号】100086232

【弁理士】

【氏名又は名称】小林 博通

(74)【代理人】

【識別番号】100092613

【弁理士】

【氏名又は名称】富岡 潔

(74)【代理人】

【識別番号】100104938

【弁理士】

【氏名又は名称】鵜澤 英久

(74)【代理人】

【識別番号】100210240

【弁理士】

【氏名又は名称】太田 友幸

(72)【発明者】

【氏名】長谷川 勇

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BB01

5H740BC01

5H740BC02

5H740HH06

5H740JA01

5H740JB01

5H740KK01

5H740MM08

5J055AX07

5J055AX56

5J055AX65

5J055BX16

5J055CX07

5J055DX13

5J055DX22

5J055DX42

5J055DX72

5J055DX83

5J055EX04

5J055EX07

5J055EY02

5J055EY03

5J055EZ10

5J055FX06

5J055FX07

5J055FX17

5J055FX19

5J055GX01

5J055GX02

(57)【要約】

【課題】ゲート駆動回路の駆動対象素子が複数個直列に接続されている直列回路において、各駆動対象素子の電圧分担の均等化に貢献する技術を提供する。
【解決手段】
第１導通経路４ｃと第２導通経路４ｄとが並列に接続されている抵抗値可変回路４Ａと、抵抗値可変回路４Ａを制御する制御部５Ａと、を備えたものとする。第１導通経路４ｃと第２導通経路４ｄとの共通接続点４ａは、駆動対象素子のゲートに接続する。第１導通経路４ｃは、第１抵抗器Ｒｃが挿入接続され、第２導通経路４ｄは、第２抵抗器Ｒｄと、当該第２導通経路４ｄの電気的状態を変更可能な開閉スイッチ４１と、が直列に挿入接続されているものとする。制御部５Ａは、駆動対象素子の温度変化を検出し、当該温度変化の検出結果に応じて第２導通経路４ｄの開閉スイッチ４１を制御することにより、当該第２導通経路４ｄの電気的状態を変更する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１導通経路と第２導通経路とが並列に接続されている抵抗値可変回路と、
前記抵抗値可変回路を制御する制御部と、を備え、
前記第１導通経路と前記第２導通経路との共通接続点のうちの一方側接続点は、ゲート駆動回路の駆動対象である駆動対象素子のゲートに接続されており、
前記第１導通経路は、第１抵抗器が挿入接続されており、
前記第２導通経路は、第２抵抗器と、当該第２導通経路の電気的状態を変更可能な電気的状態可変部と、が直列に挿入接続されており、
前記制御部は、
前記駆動対象素子の温度変化を検出し、
前記温度変化の検出結果に応じて前記第２導通経路の電気的状態可変部を制御することにより、当該第２導通経路の電気的状態を変更する、
ことを特徴とするゲート駆動回路。

【請求項2】

前記電気的状態可変部は、第２導通経路において開状態または閉状態に切り替え可能な開閉スイッチであって、
前記制御部は、
前記開閉スイッチの切り替え動作の閾値が、前記駆動対象素子の温度変化に対応して設定されており、
前記検出結果が前記閾値を超えた場合に、前記開閉スイッチを開状態に切り替える、
ことを特徴とする請求項１記載のゲート駆動回路。

【請求項3】

前記抵抗値可変回路は、前記第２導通経路が複数個並列に接続されており、
前記制御部は、
前記各第２導通経路の開閉スイッチの切り替え動作の閾値が、前記駆動対象素子の温度変化に対応して、それぞれ異なる値で設定されており、
前記検出結果が前記各閾値のうち少なくとも一つを超えた場合に、当該超えた閾値に対応する開閉スイッチを開状態に切り替える、
ことを特徴とする請求項２記載のゲート駆動回路。

【請求項4】

前記電気的状態可変部は、前記第２抵抗器に対して直列に接続された半導体スイッチング素子であって、当該半導体スイッチング素子のゲートに対する印加電圧に応じてオン抵抗が変化し、
前記制御部は、前記温度変化の検出結果に応じて、前記印加電圧を制御することを特徴とする請求項１記載のゲート駆動回路。

【請求項5】

前記制御部は、前記半導体スイッチング素子の能動領域内で、前記印加電圧を制御することを特徴とする請求項４記載のゲート駆動回路。

【請求項6】

前記駆動対象素子が複数個直列に接続されていることを特徴とする請求項１～５の何れかに記載のゲート駆動回路。

【請求項7】

請求項１～６の何れかに記載のゲート駆動回路を備えたパルス電源であって、
負荷と、当該負荷に対して直列に接続されている直流電源と、の間に対し、前記駆動対象素子が複数個直列に挿入接続されていることを特徴とするパルス電源。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＩＧＢＴ，ＭＯＳＦＥＴ，ＳｉＣ等の種々の駆動対象素子に適用可能なゲート駆動回路に係るものであって、例えば電圧分担の均等化に貢献可能な技術に関するものである。

【背景技術】

【0002】

種々の分野で適用されている電力変換装置においては、例えばＩＧＢＴ，ＭＯＳＦＥＴ，ＳｉＣ等の半導体スイッチング素子（電圧駆動型半導体素子等）を有し、当該半導体スイッチング素子（以下、単に駆動対象素子と適宜称する）をゲート駆動回路によってスイッチング（ターンオン，ターンオフ）制御する構成が普及している。

【0003】

直列接続された複数個の駆動対象素子を各々のゲート駆動回路によってスイッチング制御する構成では、例えば、当該各駆動対象素子や当該各ゲート駆動回路において特性差，個体差等（以下、単に特性差等と適宜称する）が存在すると、ターンオフ時の各駆動対象素子に印加される電圧分担が不均一になる可能性がある。すなわち、各駆動対象素子のうち一部においては比較的高い電圧が加わり、残りの他部においては比較的低い電圧が加わるという現象が生じ得る。

【0004】

そこで、例えば特許文献１の場合には、直列接続された２個の駆動対象素子（特許文献１では符号３ａ，３ｂ）をそれぞれスイッチング制御する第１，第２ゲート駆動回路（特許文献１では符号１１ａ，１１ｂ）と、遅延時間設定手段（特許文献１では符号３６）等を具備し第１，第２ゲート駆動回路にスイッチング制御信号を入力する制御回路（特許文献１では符号２１）と、を有した構成により、電圧分担の均等化を試みている。

【0005】

前記遅延時間設定手段は、各駆動対象素子におけるスイッチング制御時の電圧をそれぞれ検出し、その検出した各電圧の差分（特許文献１では符号ｖｄｓ１，ｖｄｓ２の差分；以下、単に検出電圧差分と適宜称する）により、第２ゲート駆動回路におけるスイッチング制御信号の遅延時間（特許文献１では符号ｔｄｏｆｆ）を算出する構成となっている。そして、第２ゲート駆動回路においては、遅延時間分だけ遅延したスイッチング制御信号が入力されることとなり、その結果、電圧分担の均等化ができるとされている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０２０－１１４１４２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

駆動対象素子においては、スイッチング制御時にノイズが発生することがある。また、例えば駆動対象素子がＳｉＣ等の素子の場合には、ターンオフ時に比較的大きな振動も発生することがある。このため、特許文献１では、各駆動対象素子におけるスイッチング制御時の電圧をそれぞれ検出する場合に、前記ノイズや振動の影響を受け、検出精度の低下を招く可能性がある。

【0008】

このように検出精度が低下すると、検出電圧差分において誤差が生じてしまい、スイッチング制御信号を所望通りに遅延させることができず、電圧分担の均等化が困難となるおそれがある。

【0009】

また、前記遅延したスイッチング制御信号においては、制御回路からゲート駆動回路の一次側に送信（設定）することが挙げられる。しかしながら、駆動対象素子側が比較的高電圧の回路の場合（駆動対象素子に高電圧が印加される場合）には、制御回路とゲート駆動回路の一次側との両者間の電位差が大きくなってしまうことが考えられる。すなわち、前記遅延したスイッチング制御信号を送信するには、前記大きい電位差に耐え得る通信構成（例えば光ファイバーケーブル等を用いた通信構成）が必要となり、装置の高コスト化や大型化等を招くおそれもある。

【0010】

本発明は、かかる技術的課題を鑑みてなされたものであって、直列接続された複数個の駆動対象素子における電圧分担の均等化に貢献可能な技術を提供することにある。

【課題を解決するための手段】

【0011】

この発明に係るゲート駆動回路およびパルス電源は、前記の課題を解決できる創作であり、当該ゲート駆動回路の一態様は、第１導通経路と第２導通経路とが並列に接続されている抵抗値可変回路と、前記抵抗値可変回路を制御する制御部と、を備えたものである。

【0012】

また、前記第１導通経路と前記第２導通経路との共通接続点のうちの一方側接続点は、ゲート駆動回路の駆動対象である駆動対象素子のゲートに接続されており、前記第１導通経路は、第１抵抗器が挿入接続されており、前記第２導通経路は、第２抵抗器と、当該第２導通経路の電気的状態を変更可能な電気的状態可変部と、が直列に挿入接続されているものである。

【0013】

そして、前記制御部は、前記駆動対象素子の温度変化を検出し、前記温度変化の検出結果に応じて前記第２導通経路の電気的状態可変部を制御することにより、当該第２導通経路の電気的状態を変更する、ことを特徴とする。

【0014】

前記電気的状態可変部は、第２導通経路において開状態または閉状態に切り替え可能な開閉スイッチであって、前記制御部は、前記開閉スイッチの切り替え動作の閾値が、前記駆動対象素子の温度変化に対応して設定されており、前記検出結果が前記閾値を超えた場合に、前記開閉スイッチを開状態に切り替える、ことを特徴としても良い。

【0015】

前記抵抗値可変回路は、前記第２導通経路が複数個並列に接続されており、前記制御部は、前記各第２導通経路の開閉スイッチの切り替え動作の閾値が、前記駆動対象素子の温度変化に対応して、それぞれ異なる値で設定されており、前記検出結果が前記各閾値のうち少なくとも一つを超えた場合に、当該超えた閾値に対応する開閉スイッチを開状態に切り替える、ことを特徴としても良い。

【0016】

前記電気的状態可変部は、前記第２抵抗器に対して直列に接続された半導体スイッチング素子であって、当該半導体スイッチング素子のゲートに対する印加電圧に応じてオン抵抗が変化し、前記制御部は、前記温度変化の検出結果に応じて、前記印加電圧を制御することを特徴としても良い。

【0017】

前記制御部は、前記半導体スイッチング素子の能動領域内で、前記印加電圧を制御することを特徴としても良い。

【0018】

前記駆動対象素子が複数個直列に接続されていることを特徴としても良い。

【0019】

パルス電源の一態様は、前記ゲート駆動回路を備えたものであって、負荷と、当該負荷に対して直列に接続されている直流電源と、の間に対し、前記駆動対象素子が複数個直列に挿入接続されていることを特徴とする。

【発明の効果】

【0020】

以上示したように本発明によれば、直列接続された複数個の駆動対象素子における電圧分担の均等化に、貢献可能となる。

【図面の簡単な説明】

【0021】

【図1】実施例１，２のゲート駆動回路１を説明するための概略構成図。

【図2】実施例１による抵抗値可変回路４Ａおよび制御部５Ａを説明するための概略構成図。

【図3】実施例２による抵抗値可変回路４Ｂおよび制御部５Ｂを説明するための概略構成図。

【発明を実施するための形態】

【0022】

本発明の実施形態におけるゲート駆動回路は、特許文献１のように単に検出電圧差分を求めてスイッチング制御を遅延させる構成（以下、単に従来構成と適宜称する）とは全く異なるものであり、駆動対象素子のスイッチング制御に係る発生損失（スイッチング損失）がターンオフ時の印加電圧の大きさに応じて変化すること等に着目して、見出されたものである。

【0023】

すなわち、本実施形態は、第１導通経路と第２導通経路とが並列に接続されている抵抗値可変回路と、その抵抗値可変回路を制御する制御部と、を備えたものであり、前記第１導通経路と前記第２導通経路との共通接続点のうちの一方側接続点を、駆動対象素子のゲートに接続したものとなっている。

【0024】

また、前記第１導通経路は、第１抵抗器が挿入接続されており、前記第２導通経路は、第２抵抗器と、当該第２導通経路の電気的状態を変更可能な電気的状態可変部（例えば後述の実施例１では開閉スイッチ４１、後述の実施例２では半導体スイッチング素子Ｑ３）と、が直列に挿入接続されたものとなっている。

【0025】

そして、前記制御部においては、駆動対象素子の温度変化を検出し、その検出結果に応じて前記第２導通経路の電気的状態可変部を制御することにより、当該第２導通経路の電気的状態を変更できる構成となっている。

【0026】

この本実施形態の抵抗値可変回路および制御部を有した構成によれば、駆動対象素子の温度状態に応じて、当該駆動対象素子のゲート抵抗の大きさを適宜変更することができる。そして、前記駆動対象素子のゲート抵抗の変更により、当該駆動対象素子のターンオフ時間を適宜設定することが可能となる。

【0027】

例えば、複数個の駆動対象素子が直列に接続されている直列回路において、各駆動対象素子の電圧分担が不均一になっている場合には、当該各駆動対象素子はそれぞれ異なる温度状態となる。このような場合、前記各駆動対象素子それぞれに本実施形態のゲート駆動回路を適用すれば、当該各駆動対象素子のターンオフ時間を、当該各駆動対象素子それぞれの温度状態に応じて適宜設定することができ、電圧分担の均等化を図ることが可能となる。

【0028】

本実施形態の制御部においては、駆動対象素子の温度変化を検出する構成が、従来構成のようにスイッチング制御時のノイズや振動の影響を受けることがないため、良好な検出精度を得ることも可能となる。

【0029】

本実施形態の第２導通経路の電気的状態においては、たとえ駆動対象素子側が比較的高電圧の回路の場合であっても、制御部によって電気的状態可変部を適宜制御することにより、容易に変更（例えば後述の実施例１では開閉スイッチ４１を切り替え制御して変更）できる。

【0030】

すなわち、本実施形態の電気的状態可変部を制御する構成は、例えば従来構成のような大きい電位差に耐え得る通信構成等を必要としない。したがって、本実施形態によれば、従来構成と比較して、装置の低コスト化や小型化等に貢献できる可能性がある。

【0031】

本実施形態のゲート駆動回路は、前述のような抵抗値可変回路および制御部を有した構成であって、駆動対象素子の温度状態に応じて第２導通経路の電気的状態を制御することにより、当該駆動対象素子のゲート抵抗を変更してターンオフ時間を適宜設定できるものであれば良い。

【0032】

例えば、種々の分野（例えばゲート駆動回路技術，半導体スイッチング素子技術，温度変化検出技術，電力変換装置技術等の分野）の技術常識を適宜適用して設計変形することも可能であり、その一例として以下に示す実施例１，２が挙げられる。なお、以下の実施例１，２においては、同様のものには同一符号を付する等により、その詳細な説明を適宜省略する。

【0033】

≪実施例１≫
＜ゲート駆動回路１の主な構成＞
図１，図２は、実施例１によるゲート駆動回路１の概略構成を説明するものである。このゲート駆動回路１は、電源Ｖ１，Ｖ２が直列に接続されているゲート駆動電源Ｖと、そのゲート駆動電源Ｖの正極側（Ｖ_{cc_p}側）と負極側（Ｖ_{cc_n}側）との間に接続されている出力段素子Ｑと、ゲート信号を生成して出力段素子Ｑを駆動可能なゲート信号生成部３と、出力段素子Ｑおよび双方向経路２を介して駆動対象素子ＳＷのゲートＧに接続されている抵抗値可変回路４Ａと、その抵抗値可変回路４Ａを制御可能な制御部５Ａと、を主として備えている。電源Ｖ１，Ｖ２の直列接続点である中性点Ｖｏは、駆動対象素子ＳＷのソースＳに接続されている。

【0034】

双方向経路２は、ターンオン電流を流すことが可能な順方向経路２１と、ターンオフ電流を流すことが可能な逆方向経路２２と、の両者が並列に接続（共通接続点２ａ，２ｂを介して接続）されている。順方向経路２１および逆方向経路２２における一方の共通接続点２ａは、ゲートＧに接続され、他方の共通接続点２ｂは、後述の第１半導体スイッチＱ１および第２半導体スイッチＱ２の直列接続点Ｑａに接続されている。

【0035】

順方向経路２１は、抵抗器Ｒ２１およびダイオードＤ２１が直列に挿入接続され、当該ダイオードＤ２１がゲートＧに向かって順方向となるように構成されている。逆方向経路２２は、抵抗器Ｒ２２およびダイオードＤ２２が直列に挿入接続され、当該ダイオードＤ２２がゲートＧに向かって逆方向となるように構成されている。

【0036】

出力段素子Ｑは、第１半導体スイッチＱ１および第２半導体スイッチＱ２を相補的に駆動できるように接続して構成されたものである。図中の出力段素子Ｑの場合、ｎｐｎ型のＭＯＳＦＥＴである第１半導体スイッチＱ１のソースと、ｐｎｐ型のＭＯＳＦＥＴである第２半導体スイッチＱ２のソースと、が直列接続点Ｑａを介して直列に接続されている。また、第１半導体スイッチＱ１のドレインは、電源Ｖ１の正極側に接続され、第２半導体スイッチＱ２のドレインは、後述の抵抗値可変回路４Ａを介して電源Ｖ２の負極側に接続されている。また、第１半導体スイッチＱ１および第２半導体スイッチＱ２の各ゲートが、共通接続点Ｑｂを介してゲート信号生成部３に接続されている。

【0037】

このように構成された出力段素子Ｑにおいては、ゲート信号生成部３からのゲート信号を介して相補的に駆動する。これにより、電源Ｖ１の正電圧と電源Ｖ２の負電圧とがパルス状のスイッチング制御信号となり、駆動対象素子ＳＷがターンオン，ターンオフすることとなる。

【0038】

具体的に、第１半導体スイッチＱ１がオン状態で第２半導体スイッチＱ２がオフ状態の場合に、ターンオン電流が、第１半導体スイッチＱ１→順方向経路２１→駆動対象素子ＳＷの順で流れ、当該駆動対象素子ＳＷがターンオンすることとなる。

【0039】

また、第１半導体スイッチＱ１がオフ状態で第２半導体スイッチＱ２がオン状態の場合には、ターンオフ電流が、駆動対象素子ＳＷ→逆方向経路２２→第２半導体スイッチＱ２の順で流れ、駆動対象素子ＳＷがターンオフすることとなる。

【0040】

抵抗値可変回路４Ａは、第１導通経路４ｃと第２導通経路４ｄとを並列に接続（共通接続点４ａ，４ｂを介して接続）して構成されている。第１導通経路４ｃは、第１抵抗器Ｒｃが挿入接続されている。

【0041】

第２導通経路４ｄにおいては、第２抵抗器Ｒｄと、当該第２導通経路４ｄの電気的状態（導通状態か遮断状態）を切り替え変更可能な開閉スイッチ４１と、が直列に挿入接続されている。

【0042】

また、第１導通経路４ｃおよび第２導通経路４ｄにおける一方の共通接続点４ａは、第２半導体スイッチＱ２のドレインに接続され、他方の共通接続点４ｂは、電源Ｖ２の負極側に接続されている。

【0043】

このように構成された抵抗値可変回路４Ａにおいては、第２導通経路４ｄの電気的状態が変更されると、当該抵抗値可変回路４Ａの全体の抵抗である並列合成抵抗の大きさが、変更されることとなる。また、駆動対象素子ＳＷがターンオフする場合には、ターンオフ電流が流れるため、抵抗値可変回路４Ａの並列合成抵抗がゲート抵抗として機能する。

【0044】

したがって、駆動対象素子ＳＷのターンオフ時におけるゲート抵抗の大きさは、第２導通経路４ｄの電気的状態によって変更されることとなる。

【0045】

制御部５Ａは、駆動対象素子ＳＷの温度変化を検出し、その検出結果に応じて開閉スイッチ４１を開状態または閉状態に切り替え制御することにより、当該第２導通経路４ｄの電気的状態を変更できる構成となっている。すなわち、制御部５Ａは、駆動対象素子ＳＷの温度状態に応じて、駆動対象素子ＳＷのターンオフ時におけるゲート抵抗の大きさを変更し、当該駆動対象素子ＳＷのターンオフ時間を適宜設定できる構成となっている。

【0046】

＜抵抗値可変回路４Ａの構成例＞
抵抗値可変回路４Ａは、前述のように第１導通経路４ｃと第２導通経路４ｄとが並列に接続されたものであって、第２導通経路４ｄの電気的状態の変更により、当該抵抗値可変回路４Ａの並列合成抵抗の大きさを適宜変更できる構成であれば良い。

【0047】

例えば、図２に示す抵抗値可変回路４Ａの場合、複数個（図中ではｎ－１個（ｎは２以上の自然数。以下同様））の第２導通経路４ｄ（図中では第２導通経路４ｄ₁～４ｄ_n-1）が第１導通経路４ｃに対して並列に接続されているが、単に１個の第２導通経路４ｄを当該第１導通経路４ｃに対して並列に接続した構成であっても良い。

【0048】

図２に示す抵抗値可変回路４Ａにおいて、第１抵抗器Ｒｃと第２抵抗器Ｒｄ（第２導通経路４ｄ₁～４ｄ_n-1の各第２抵抗器Ｒｄ）の抵抗値がそれぞれｒ１とすると、制御部５Ａにより第２導通経路４ｄ₁～４ｄ_n-1の電気的状態を適宜変更した場合、当該抵抗値可変回路４Ａの並列合成抵抗値Ｒｘは下記式（１）の範囲内で変更されることとなる。

【0049】

ｒ１≦Ｒｘ≦（ｒ１／ｎ） ……（１）
したがって、図２に示す抵抗値可変回路４Ａの並列合成抵抗値Ｒｘにおいては、第２導通経路４ｄの個数が多くなるに連れて、式（１）の範囲内で連続的に変化することとなる。一方、第２導通経路４ｄの個数を少なくした場合には、抵抗値可変回路４Ａを小型化できる可能性があるが、並列合成抵抗値Ｒｘは式（１）の範囲内で比較的階段状に変化することが考えられる。

【0050】

＜制御部５Ａの構成例＞
制御部５Ａは、前述のように駆動対象素子ＳＷの温度変化を検出し、その検出結果に応じて開閉スイッチ４１を切り替え制御できる構成であれば種々の態様を適用することが可能である。

【0051】

例えば図２に示す制御部５Ａは、以下に示すような構成により、駆動対象素子ＳＷの温度変化を電圧信号に変換して検出し、その検出結果を任意の閾値とを比較した比較結果に基づいて、抵抗値固定経路５ｅ₁～５ｅ_n-1の各開閉スイッチ４１をそれぞれ切り替え制御することが可能となっている。

【0052】

まず、図２に示す制御部５Ａは、抵抗器ＲｅとＮＴＣ型のサーミスタ５１とが直列に挿入接続されている抵抗値可変経路５０と、それぞれ異なる抵抗値の抵抗器（図中では抵抗値固定経路５ｅ₁～５ｅ_n-1に対し抵抗器Ｒｅ₁～Ｒｅ_n-1）が２個直列に挿入接続されている抵抗値固定経路５ｅ₁～５ｅ_n-1と、が並列に接続された構成となっている。また、抵抗値可変経路５０に流れる電圧と、各抵抗値固定経路５ｅ₁～５ｅ_n-1に流れる電圧と、を比較した比較結果（以下、単に電圧比較結果と適宜称する）に基づいて開閉スイッチ４１に切り替え制御信号を出力する比較器５ｆ₁～５ｆ_n-1が、設けられている。

【0053】

サーミスタ５１は、駆動対象素子ＳＷに近接して配置され、当該駆動対象素子ＳＷの温度状態によって抵抗値が変化するものとする。これにより、駆動対象素子ＳＷの温度が上昇するに連れて、抵抗値可変経路５０の全体の抵抗である直列合成抵抗が小さくなり、当該抵抗値可変経路５０に流れる電圧が高くなっていくこととなる。すなわち、比較器５ｆ₁～５ｆ_n-1の電圧比較結果においては、駆動対象素子ＳＷの温度変化が反映されたものとなる。

【0054】

抵抗値固定経路５ｅ₁～５ｅ_n-1および比較器５ｆ₁～５ｆ_n-1は、それぞれ第２導通経路４ｄ₁～４ｄ_n-1の各開閉スイッチ４１に対応して設けられており、当該各開閉スイッチ４１の切り替え動作の閾値（以下、単に閾値と適宜称する）がそれぞれ設定されているものとする。そして、比較器５ｆ₁～５ｆ_n-1においては、それぞれの電圧比較結果が閾値を超えた場合に、対応する開閉スイッチ４１に切り替え制御信号を出力（図中では点線矢印で描写するように出力）して、当該開閉スイッチ４１を開状態に切り替え制御する。

【0055】

すなわち、制御部５Ａにおいては、駆動対象素子ＳＷの温度状態が各開閉スイッチ４１の閾値のうち少なくとも一つを超えた状態になった場合に、当該超えた閾値に対応する開閉スイッチ４１を開状態に切り替え制御することとなる。

【0056】

各開閉スイッチ４１の閾値は、駆動対象素子ＳＷの温度変化（すなわち比較器５ｆ₁～５ｆ_n-1の電圧比較結果）に対応して、それぞれ異なる大きさの値で適宜設定することが可能である。具体例としては、抵抗値固定経路５ｅ₁～５ｅ_n-1それぞれの抵抗器Ｒｅ₁～Ｒｅ_n-1の抵抗値の大きさを適宜調整することにより、各開閉スイッチ４１において異なる大きさの閾値をそれぞれ設定（例えば後述の動作例のように設定）することが挙げられる。

【0057】

このように各開閉スイッチ４１の閾値を設定することにより、比較器５ｆ₁～５ｆ_n-1の電圧比較結果においては、駆動対象素子ＳＷの温度が上昇するに連れて、対応する閾値を順次超えていくこととなる。

【0058】

＜その他＞
図１に示す駆動対象素子ＳＷは、ＭＯＳＦＥＴ構造を適用した描写となっているが、これに限定されるものではなく、種々の構造を適用することが可能である。その一例として、ＩＧＢＴ，ＳｉＣ等の半導体スイッチング素子が挙げられる。

【0059】

また、ゲート駆動回路１は、種々の電力変換装置に適用することが可能である。例えば、図外の直流電源（以下、単に図外直流電源と適宜称する）からの直流電力エネルギーをパルス状に変換して図外の負荷（以下、単に図外負荷と適宜称する）に供給する構成のパルス電源が挙げられる。

【0060】

より具体的には、図外負荷と、当該図外負荷に直列に接続されている図外直流電源と、の間に対して駆動対象素子ＳＷを複数個直列に挿入接続し、当該各駆動対象素子ＳＷを各々のゲート駆動回路１によりスイッチング制御する構成が挙げられる。

【0061】

＜実施例１によるゲート駆動回路１の動作例＞
次に、実施例１によるゲート駆動回路１の動作例を説明する。なお、第２導通経路４ｄ₁～４ｄ_n-1の各開閉スイッチ４１に対応する閾値は、当該第２導通経路４ｄ₁～４ｄ_n-1の順で大きくなるように設定されているものであって、駆動対象素子ＳＷの温度状態が所定の温度ｔを超えた場合に、比較器５ｆ₁～５ｆ_n-1の電圧比較結果が対応する閾値を順次超えていくように設定されているものとする。

【0062】

まず、駆動対象素子ＳＷに対する印加電圧が比較的低く、当該駆動対象素子ＳＷの温度状態が温度ｔ以下の場合、比較器５ｆ₁～５ｆ_n-1の電圧比較結果は対応する閾値以下となり、第２導通経路４ｄ₁～４ｄ_n-1の各開閉スイッチ４１はそれぞれ閉状態となる。この場合、式（１）の並列合成抵抗値Ｒｘはｒ１／ｎとなる。

【0063】

次に、駆動対象素子ＳＷに対する印加電圧が徐々に大きくなり、当該駆動対象素子ＳＷの温度状態が温度ｔを超えた場合、当該温度状態が温度上昇するに連れて、比較器５ｆ₁～５ｆ_n-1の電圧比較結果は当該第２導通経路４ｄ₁～４ｄ_n-1の順で閾値を超えていくこととなる。これにより、第２導通経路４ｄ₁～４ｄ_n-1の各開閉スイッチ４１は、当該第２導通経路４ｄ₁～４ｄ_n-1の順で開状態になっていく。この場合、式（１）の並列合成抵抗値Ｒｘが徐々に大きくなり、駆動対象素子ＳＷのターンオフ時間は徐々に遅延することとなる。

【0064】

以上示した実施例１によれば、駆動対象素子ＳＷの温度状態に応じて、当該駆動対象素子ＳＷのゲート抵抗の大きさを適宜変更できることが判る。そして、駆動対象素子ＳＷのゲート抵抗の変更により、当該駆動対象素子ＳＷのターンオフ時間を適宜設定可能であることが判る。

【0065】

例えば、駆動対象素子ＳＷが複数個直列に接続されている直列回路において、各駆動対象素子ＳＷの電圧分担が不均一になっている場合には、当該各駆動対象素子ＳＷのターンオフ時間をそれぞれの温度状態に応じて適宜設定でき、電圧分担の均等化が十分可能となる。

【0066】

≪実施例２≫
実施例２は、ゲート駆動回路１において、抵抗値可変回路４Ａおよび制御部５Ａの替わりに、図３に示すような抵抗値可変回路４Ｂおよび制御部５Ｂを適用したものである。

【0067】

図３において、抵抗値可変回路４Ｂは、図２の抵抗値可変回路４Ａと同様に第１導通経路４ｃを有したものであって、当該第１導通経路４ｃに対して第２導通経路４ｇを並列に接続した構成となっている。

【0068】

第２導通経路４ｇは、第２抵抗器Ｒｄと、当該第２導通経路４ｇの電気的状態（直列合成抵抗）を変更可能な半導体スイッチング素子Ｑ３と、が直列に挿入接続されている。

【0069】

半導体スイッチング素子Ｑ３は、当該半導体スイッチング素子Ｑ３のゲートに対して所望の印過電圧（以下、単にＱ３ゲート印過電圧と適宜称する）を印加（後述の電圧調整回路５２により印加）でき、当該Ｑ３ゲート印過電圧に応じてオン抵抗が変化し、オン状態またはオフ状態に切り替わるものとする。

【0070】

このように構成された抵抗値可変回路４Ｂにおいては、半導体スイッチング素子Ｑ３のオン抵抗が変化すると、第２導通経路４ｇの直列合成抵抗が変更、すなわち当該抵抗値可変回路４Ｂの並列合成抵抗の大きさが変更されることとなる。

【0071】

また、駆動対象素子ＳＷがターンオフする場合には、ターンオフ電流が流れるため、抵抗値可変回路４Ｂの並列合成抵抗がゲート抵抗として機能する。

【0072】

したがって、駆動対象素子ＳＷのターンオフ時におけるゲート抵抗の大きさは、第２導通経路４ｇの電気的状態によって変更されることとなる。

【0073】

制御部５Ｂは、図２の制御部５Ａと同様に抵抗値可変経路５０を有したものであって、当該抵抗値固定経路５ｅの替わりに電圧調整回路５２を有した構成となっている。

【0074】

この電圧調整回路５２は、抵抗値可変経路５０に流れる電圧を検出し、その検出結果（すなわち、駆動対象素子ＳＷの温度状態が反映された検出結果）に応じて所望のＱ３ゲート印過電圧を印加できる構成となっている。

【0075】

すなわち、制御部５Ｂは、駆動対象素子ＳＷの温度状態に応じて、駆動対象素子ＳＷのターンオフ時におけるゲート抵抗の大きさを変更し、当該駆動対象素子ＳＷのターンオフ時間を適宜設定できる構成となっている。

【0076】

＜その他＞
抵抗値可変回路４Ｂは、前述のように第１導通経路４ｃと第２導通経路４ｇとが並列に接続されたものであって、第２導通経路４ｇの電気的状態の変更により、当該抵抗値可変回路４Ｂの並列合成抵抗の大きさを適宜変更できる構成であれば良く、種々の態様を適用することが可能である。

【0077】

例えば、図３に示す抵抗値可変回路４Ｂにおいて、第１抵抗器Ｒｃと第２抵抗器Ｒｄの抵抗値がそれぞれｒ１とすると、制御部５Ｂにより第２導通経路４ｇの電気的状態を適宜変更した場合、当該抵抗値可変回路４Ｂの並列合成抵抗値Ｒｙは下記式（２）の範囲内で変更されることとなる。

【0078】

ｒ１≦Ｒｙ≦（ｒ１／２） ……（２）
また、電圧調整回路５２において、Ｑ３ゲート印過電圧を連続的に変化させながら印加できる構成とすることにより、抵抗値可変回路４Ｂの並列合成抵抗値Ｒｙは式（２）の範囲内で連続的に変化することとなる。

【0079】

制御部５Ｂにおいては、前述のように駆動対象素子ＳＷの温度変化を検出し、その検出結果に応じて半導体スイッチング素子Ｑ３のオン抵抗を変更制御できる構成であれば良く、種々の態様を適用することが可能である。

【0080】

具体例として、図３に示す制御部５Ｂにおいては、当該半導体スイッチング素子Ｑ３を能動領域で動作制御可能な構成とすることが挙げられる。

【0081】

＜実施例２によるゲート駆動回路１の動作例＞
次に、実施例２によるゲート駆動回路１の動作例を説明する。なお、電圧調整回路５２においては、抵抗値可変経路５０から検出する電圧が大きくなるに連れて（すなわち、駆動対象素子ＳＷの温度状態が高温になるに連れて）、Ｑ３ゲート印過電圧が小さく（すなわちオン抵抗が大きく）なるものとする。また、駆動対象素子ＳＷの温度状態が温度ｔ以下の場合に、半導体スイッチング素子Ｑ３がオン状態となるようにＱ３ゲート印過電圧を出力し、当該駆動対象素子ＳＷの温度状態が温度ｔを超えた場合に、半導体スイッチング素子Ｑ３がオフ状態となるようにＱ３ゲート印過電圧を出力するものとする。

【0082】

まず、駆動対象素子ＳＷに対する印加電圧が比較的低く、当該駆動対象素子ＳＷの温度状態が温度ｔよりも十分小さい場合、半導体スイッチング素子Ｑ３がオン状態であり、式（２）の並列合成抵抗値Ｒｙはｒ１／２となる。

【0083】

次に、駆動対象素子ＳＷに対する印加電圧が徐々に大きくなり、当該駆動対象素子ＳＷの温度状態が上昇して温度ｔに近似するに連れて、式（２）の並列合成抵抗値Ｒｙはｒ１／２から徐々に大きくなっていく。

【0084】

そして、当該駆動対象素子ＳＷの温度状態が温度ｔを超えた場合、半導体スイッチング素子Ｑ３がオフ状態となり、式（２）の並列合成抵抗値Ｒｙはｒ１となる。

【0085】

以上示した実施例２によれば、実施例１と同様の作用効果を奏する他に、以下に示すことが言える。すなわち、実施例２においては、Ｑ３ゲート印過電圧に応じて抵抗値可変回路４Ｂの並列合成抵抗値Ｒｙを連続的に変化させることができるため、例えば図２の抵抗値可変回路４Ａのように複数個の第２導通経路４ｄを並列接続した構成と比較すると、ゲート駆動回路１の小型化や簡略化に貢献し易くなることが判る。

【0086】

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変更等が可能であることは、当業者にとって明白なことであり、このような変更等が特許請求の範囲に属することは当然のことである。

【符号の説明】

【0087】

１…ゲート駆動回路
２…双方向経路
３…ゲート信号生成部
４Ａ，４Ｂ…抵抗値可変回路
４ｃ…第１導通経路
４ｄ，４ｇ…第２導通経路
４１…開閉スイッチ
５Ａ，５Ｂ…制御部
ＳＷ…駆動対象素子
Ｒｃ…第１抵抗器
Ｒｄ…第２抵抗器
Ｑ３…半導体スイッチング素子

【図1】

【図2】

【図3】