特開 2022-177722 表示装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022177722

(43)【公開日】2022-12-01

(54)【発明の名称】表示装置の製造方法

(51)【国際特許分類】

   H05B 33/10 20060101AFI20221124BHJP

   H01L 51/50 20060101ALI20221124BHJP

   G09F 9/30 20060101ALI20221124BHJP

   G09F 9/00 20060101ALI20221124BHJP

【ＦＩ】

H05B33/10

H05B33/14 A

G09F9/30 365

G09F9/00 342

G09F9/30 348Z

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021084155

(22)【出願日】2021-05-18

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(71)【出願人】

【識別番号】513222913

【氏名又は名称】オーソゴナル，インコーポレイテッド

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】柳澤 昌

(72)【発明者】

【氏名】高橋 英幸

(72)【発明者】

【氏名】田畠 弘志

(72)【発明者】

【氏名】岩橋 直哉

(72)【発明者】

【氏名】鈴木 喬之

(72)【発明者】

【氏名】ジョン ポール デザーモ

【テーマコード（参考）】

3K107

5C094

5G435

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC45

3K107FF15

3K107GG15

3K107GG28

5C094BA27

5C094DA14

5C094FB01

5C094FB15

5C094GB10

5G435BB05

5G435HH14

5G435KK05

(57)【要約】

【課題】マスクとして用いられるリフトオフ層の剥離を良好に制御することが可能な表示装置の製造方法を提供する。
【解決手段】表示装置の製造方法は、複数の画素電極が配列された表示領域と、表示領域を囲む周辺領域とを有するアレイ基板の上に、リフトオフ層を形成する工程と、表示領域において、リフトオフ層の複数の画素電極と重畳する位置に複数の第１開口を形成し、周辺領域において、リフトオフ層に複数の第２開口を形成する工程と、リフトオフ層の上、及び、複数の第１開口と重畳する画素電極の上に有機ＥＬ層を形成する工程と、リフトオフ層、及び、リフトオフ層の上の有機ＥＬ層をアレイ基板から剥離する工程と、を有し、複数の第１開口及び複数の第２開口を形成する工程において、リフトオフ層は、アレイ基板の外縁側から表示領域まで、少なくとも一部が繋がって連続して形成される。
【選択図】図６

【特許請求の範囲】

【請求項1】

複数の画素電極が配列された表示領域と、前記表示領域を囲む周辺領域とを有するアレイ基板の上に、リフトオフ層を形成する工程と、
前記表示領域において、前記リフトオフ層の複数の前記画素電極と重畳する位置に複数の第１開口を形成し、前記周辺領域において、前記リフトオフ層に複数の第２開口を形成する工程と、
前記リフトオフ層の上、及び、複数の前記第１開口と重畳する前記画素電極の上に有機ＥＬ層を形成する工程と、
前記リフトオフ層、及び、前記リフトオフ層の上の前記有機ＥＬ層を前記アレイ基板から剥離する工程と、を有し、
複数の前記第１開口及び複数の前記第２開口を形成する工程において、前記リフトオフ層は、前記アレイ基板の外縁側から前記表示領域まで、少なくとも一部が繋がって連続して形成される
表示装置の製造方法。

【請求項2】

前記周辺領域は、複数の前記第２開口が形成され、前記アレイ基板の外縁側に配置される外縁領域と、前記外縁領域と前記表示領域との間の中間領域と、を有し、
複数の前記第１開口及び複数の前記第２開口を形成する工程で、前記中間領域において、前記リフトオフ層に複数の第３開口を形成する
請求項１に記載の表示装置の製造方法。

【請求項3】

複数の前記第１開口、複数の前記第２開口及び複数の前記第３開口は、それぞれ、第１方向に配列され、
前記第１方向に隣り合う複数の前記第１開口の間の、前記リフトオフ層の前記第１方向での第１パターン幅、及び、前記第１方向に隣り合う複数の前記第２開口の間の、前記リフトオフ層の前記第１方向での第２パターン幅の少なくとも一方は、前記第１方向に隣り合う複数の前記第３開口の間の、前記リフトオフ層の前記第１方向での第３パターン幅と異なる
請求項２に記載の表示装置の製造方法。

【請求項4】

前記第１パターン幅は前記第２パターン幅よりも大きく、
前記第３パターン幅は、前記第２パターン幅以上、前記第１パターン幅以下の大きさで形成される
請求項３に記載の表示装置の製造方法。

【請求項5】

前記リフトオフ層の外周の隅部は、ジグザグ状に形成される
請求項１から請求項４のいずれか１項に記載の表示装置の製造方法。

【請求項6】

前記リフトオフ層の外周の少なくとも一辺は、表示領域側に凹む切り欠き部が形成される
請求項１から請求項５のいずれか１項に記載の表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置の製造方法に関する。

【背景技術】

【0002】

特許文献１、２には、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置の製造方法が記載されている。特許文献１、２のＯＬＥＤ表示装置の製造方法は、いわゆるリフトオフ法で有機ＥＬ膜をパターニングする方法について記載されている。ポリマーマスクとして形成されたリフトオフ層は、有機ＥＬ膜の成膜後にアレイ基板から剥離される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第２０１７／０２５６７５４号明細書

【特許文献2】米国特許出願公開第２０１７／０２２２１４７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

リフトオフ層が、表示領域と周辺領域とで別々に分離して形成されると、リフトオフ層を剥離する工程において、表示領域と周辺領域とで別々に剥離する必要がある。このため、意図しない面内方向あるいは意図しない面内領域で剥離が生じると、異物の発生や、剥離したリフトオフ層とアレイ基板との接触が生じる可能性がある。この結果、アレイ基板に形成された有機ＥＬ膜や画素電極が損傷する可能性がある。

【0005】

本発明は、マスクとして用いられるリフトオフ層の剥離を良好に制御することが可能な表示装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様の表示装置の製造方法は、複数の画素電極が配列された表示領域と、前記表示領域を囲む周辺領域とを有するアレイ基板の上に、リフトオフ層を形成する工程と、前記表示領域において、前記リフトオフ層の複数の前記画素電極と重畳する位置に複数の第１開口を形成し、前記周辺領域において、前記リフトオフ層に複数の第２開口を形成する工程と、前記リフトオフ層の上、及び、複数の前記第１開口と重畳する前記画素電極の上に有機ＥＬ層を形成する工程と、前記リフトオフ層、及び、前記リフトオフ層の上の前記有機ＥＬ層を前記アレイ基板から剥離する工程と、を有し、複数の前記第１開口及び複数の前記第２開口を形成する工程において、前記リフトオフ層は、前記アレイ基板の外縁側から前記表示領域まで、少なくとも一部が繋がって連続して形成される。

【図面の簡単な説明】

【0007】

【図1】図１は、第１実施形態に係る表示装置を示す平面図である。

【図2】図２は、第１実施形態に係る表示装置の画素の一例を示す平面図である。

【図3】図３は、図２のＩＩＩ－ＩＩＩ’断面図である。

【図4】図４は、図１のＩＶ－ＩＶ’断面図である。

【図5】図５は、第１実施形態に係る表示装置の製造方法を説明するための説明図である。

【図6】図６は、アレイ基板上に設けられた表示領域及び周辺領域のリフトオフ層を模式的に示す平面図である。

【図7】図７は、表示領域及び周辺領域に成膜された有機ＥＬ層を模式的に示す平面図である。

【図8】図８は、第２実施形態に係るリフトオフ層を模式的に示す平面図である。

【図9】図９は、第２実施形態の第１変形例に係るリフトオフ層を模式的に示す平面図である。

【図10】図１０は、第３実施形態に係るリフトオフ層を模式的に示す平面図である。

【図11】図１１は、第３実施形態の第２変形例に係るリフトオフ層を模式的に示す平面図である。

【発明を実施するための形態】

【0008】

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、本開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本開示と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0009】

本明細書及び特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

【0010】

図１は、第１実施形態に係る表示装置を示す平面図である。本実施形態の表示装置１は、自発光素子である有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えた有機ＥＬ表示装置である。表示装置１は、アレイ基板２と、画素ＰＸと、走査線駆動回路１２と、信号線駆動回路１３と、駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１０と、を含む。

【0011】

アレイ基板２は、各画素ＰＸを駆動するための駆動回路基板であり、バックプレーン又はアクティブマトリクス基板とも呼ばれる。アレイ基板２は、基板２１を基体として形成され、基板２１上に複数のトランジスタ、複数の容量及び各種配線等を有する。特に図示しないが、アレイ基板２上には、外部の制御基板から各種制御信号及び電力を入力するための配線基板（例えばフレキシブルプリント基板（ＦＰＣ））等が接続されていてもよい。

【0012】

なお、以下の説明において、第１方向Ｄｘは、基板２１と平行な面内の一方向である。第２方向Ｄｙは、基板２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、基板２１の法線方向である。また、「平面視」とは、第３方向Ｄｚから見た場合の位置関係をいう。

【0013】

走査線駆動回路１２は、表示領域ＡＡの走査線（図示しない）に信号を供給して複数の画素ＰＸを駆動する駆動回路である。信号線駆動回路１３は、表示領域ＡＡの信号線（図示しない）に画素信号を供給して複数の画素ＰＸを駆動する駆動回路である。駆動ＩＣ２１０は、走査線駆動回路１２及び信号線駆動回路１３に制御信号を供給して、複数の画素ＰＸの表示を制御する回路である。なお、走査線駆動回路１２及び信号線駆動回路１３の少なくとも一部は、駆動ＩＣ２１０と一体に形成されていてもよい。また、駆動ＩＣ２１０は、アレイ基板２上に設けられる。ただし、これに限定されず、駆動ＩＣ２１０はアレイ基板２に接続された配線基板に設けられてもよい。

【0014】

アレイ基板２は、表示領域ＡＡと、周辺領域ＧＡとを有する。表示領域ＡＡ内には、複数の画素ＰＸが設けられている。複数の画素ＰＸは、表示領域ＡＡにマトリクス状に配列される。周辺領域ＧＡは、表示領域ＡＡの外側の領域であり、複数の画素ＰＸが設けられない領域である。周辺領域ＧＡには、走査線駆動回路１２、信号線駆動回路１３及び駆動ＩＣ２１０が設けられる。走査線駆動回路１２は、周辺領域ＧＡのうち第２方向Ｄｙに沿って延在する領域に設けられる。信号線駆動回路１３及び駆動ＩＣ２１０は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられる。

【0015】

表示領域ＡＡは、４つの辺ＡＡｓ１、ＡＡｓ２、ＡＡｓ３、ＡＡｓ４を有する矩形状の領域である。辺ＡＡｓ１は、第１方向Ｄｘに延在する。辺ＡＡｓ２は、第１方向Ｄｘに延在し、辺ＡＡｓ１と第２方向Ｄｙで隣り合う。辺ＡＡｓ３、ＡＡｓ４は、それぞれ第２方向Ｄｙに延在し、辺ＡＡｓ１と辺ＡＡｓ２との間に配置される。

【0016】

周辺領域ＧＡは、４つの辺ＡＡｓ１、ＡＡｓ２、ＡＡｓ３、ＡＡｓ４と、基板２１の端部との間の領域である。周辺領域ＧＡは、第１部分領域ＧＡａ、第２部分領域ＧＡｂ、第３部分領域ＧＡｃ、第４部分領域ＧＡｄ及び第５部分領域ＧＡｅを有する。第１部分領域ＧＡａは、周辺領域ＧＡのうち、辺ＡＡｓ１に沿って第１方向Ｄｘに延在し、辺ＡＡｓ１と、基板２１の第１方向Ｄｘに延在する端部との間に配置された領域である。第２部分領域ＧＡｂは、周辺領域ＧＡのうち、辺ＡＡｓ２に沿って第１方向Ｄｘに延在し、第２方向Ｄｙで、表示領域ＡＡを挟んで第１部分領域ＧＡａの反対側に位置する領域である。

【0017】

第３部分領域ＧＡｃは、周辺領域ＧＡのうち、辺ＡＡｓ３に沿って第２方向Ｄｙに延在し、辺ＡＡｓ３と、基板２１の第２方向Ｄｙに延在する端部と、辺ＡＡｓ１の延長線と、辺ＡＡｓ２の延長線とで囲まれた領域である。第４部分領域ＧＡｄは、周辺領域ＧＡのうち、辺ＡＡｓ４に沿って第２方向Ｄｙに延在し、第１方向Ｄｘで、表示領域ＡＡを挟んで第３部分領域ＧＡｃの反対側に位置する領域である。第５部分領域ＧＡｅは、表示領域ＡＡを囲んで枠状に設けられ、表示領域ＡＡと、第１部分領域ＧＡａから第４部分領域ＧＡｄと、の間の領域である。すなわち、第１部分領域ＧＡａから第４部分領域ＧＡｄは、アレイ基板２の外縁側に配置される外縁領域であり、第５部分領域ＧＡｅは、外縁領域と表示領域ＡＡとの間の中間領域である。

【0018】

本実施形態では、説明を分かりやすくするために、表示領域ＡＡを矩形状とし、周辺領域ＧＡを、表示領域ＡＡの周囲を囲む矩形の枠状としている。ただし、これに限定されず、表示領域ＡＡは、多角形状でもよく、外周の一部に切り欠き（ノッチ）や曲線部を有する異形状であってもよい。周辺領域ＧＡも、表示領域ＡＡの形状に対応して種々の形状に異ならせることができる。

【0019】

図２は、第１実施形態に係る表示装置の画素の一例を示す平面図である。図２に示すように、画素ＰＸは、第１副画素ＳＰＸ１、第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３を有する。第１副画素ＳＰＸ１、第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３は、それぞれ、発光素子３（図３参照）として有機発光ダイオードを備える。なお、以下の説明では、第１副画素ＳＰＸ１、第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３を区別して説明する必要が無い場合には、単に副画素ＳＰＸと表す。

【0020】

第１副画素ＳＰＸ１は、例えば赤色（Ｒ）を表示する。第２副画素ＳＰＸ２は、例えば緑色（Ｇ）を表示する。第３副画素ＳＰＸ３は、例えば青色（Ｂ）を表示する。第１副画素ＳＰＸ１、第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３は、第１方向Ｄｘに並んで配置される。ただしこれに限定されず、画素ＰＸは、他の配列であってもよい。例えば、第１副画素ＳＰＸ１と第２副画素ＳＰＸ２とが第２方向Ｄｙに隣り合って配置され、１つの第３副画素ＳＰＸ３が、第２方向Ｄｙに隣り合う第１副画素ＳＰＸ１及び第２副画素ＳＰＸ２と第１方向Ｄｘに隣り合って配置されていてもよい。また、画素ＰＸは、３つの副画素ＳＰＸに限定されず、４つ以上の副画素ＳＰＸで構成されてもよい。

【0021】

図３は、図２のＩＩＩ－ＩＩＩ’断面図である。図３に示すように、発光素子３は、アレイ基板２の上に設けられる。アレイ基板２は、基板２１、画素電極２３、重畳電極２５、接続電極２６、各種トランジスタ、各種配線及び各種絶縁膜を有する。

【0022】

基板２１は絶縁基板であり、例えば、石英、無アルカリガラス等のガラス基板、又はポリイミド等の樹脂基板が用いられる。基板２１として、可撓性を有する樹脂基板を用いた場合には、シートディスプレイとして表示装置１を構成することができる。また、基板２１は、ポリイミドに限らず、他の樹脂材料を用いても良い。

【0023】

なお、本明細書において、基板２１の表面に垂直な方向において、基板２１から発光素子３に向かう方向を「上側」又は単に「上」とする。また、発光素子３から基板２１に向かう方向を「下側」又は単に「下」とする。

【0024】

基板２１の上にアンダーコート膜９１が設けられる。アンダーコート膜９１は、例えば、絶縁膜９１ａ、９１ｂ、９１ｃを有する３層積層構造である。絶縁膜９１ａはシリコン酸化膜であり、絶縁膜９１ｂはシリコン窒化膜であり、絶縁膜９１ｃはシリコン酸化膜である。下層の絶縁膜９１ａは、基板２１とアンダーコート膜９１との密着性向上のために設けられる。中層の絶縁膜９１ｂは、外部からの水分及び不純物のブロック膜として設けられる。上層の絶縁膜９１ｃは、絶縁膜９１ｂのシリコン窒化膜中に含有する水素原子が半導体層６１側に拡散しないようにするブロック膜として設けられる。

【0025】

アンダーコート膜９１の構成は、図３に示すものに限定されない。例えば、アンダーコート膜９１は、単層膜あるいは２層積層膜であってもよく、４層以上積層されていてもよい。

【0026】

遮光膜６５は、絶縁膜９１ａの上に設けられる。遮光膜６５は、半導体層６１と基板２１との間に設けられる。遮光膜６５により、半導体層６１のチャネル領域６１ａへの基板２１側からの光の侵入を抑制することができる。

【0027】

駆動トランジスタＤＲＴは、アンダーコート膜９１の上に設けられる。なお、図３では、発光素子３に対応して１つの駆動トランジスタＤＲＴを示しているが、１つの発光素子３に対応して、画素回路を構成する複数のトランジスタが設けられていてもよい。

【0028】

駆動トランジスタＤＲＴは、半導体層６１、ソース電極６２、ドレイン電極６３及びゲート電極６４を有する。半導体層６１は、アンダーコート膜９１の上に設けられる。半導体層６１は、例えば、ポリシリコンが用いられる。ただし、半導体層６１は、これに限定されず、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン等であってもよい。駆動トランジスタＤＲＴとして、ｎ型ＴＦＴのみ示しているが、ｐ型ＴＦＴを同時に形成しても良い。ｎ型ＴＦＴでは、半導体層６１は、チャネル領域６１ａ、ソース領域６１ｂ、ドレイン領域６１ｃ及び低濃度不純物領域６１ｄを有する。

【0029】

ゲート絶縁膜９２は、半導体層６１を覆ってアンダーコート膜９１の上に設けられる。ゲート絶縁膜９２は、例えばシリコン酸化膜である。ゲート電極６４は、ゲート絶縁膜９２の上に設けられる。また、ゲート電極６４と同層に第１配線６６が設けられる。図３に示す例では、駆動トランジスタＤＲＴは、トップゲート構造である。ただし、これに限定されず、駆動トランジスタＤＲＴは、ボトムゲート構造でもよく、半導体層６１の上側及び下側の両方にゲート電極６４が設けられたデュアルゲート構造でもよい。

【0030】

層間絶縁膜９３は、ゲート電極６４を覆ってゲート絶縁膜９２の上に設けられる。層間絶縁膜９３は、例えば、シリコン窒化膜とシリコン酸化膜との積層構造を有する。ソース電極６２及びドレイン電極６３は、層間絶縁膜９３の上に設けられる。ソース電極６２は、ゲート絶縁膜９２及び層間絶縁膜９３に設けられたコンタクトホールを介して、ソース領域６１ｂに接続される。ドレイン電極６３は、ゲート絶縁膜９２及び層間絶縁膜９３に設けられたコンタクトホールを介して、ドレイン領域６１ｃに接続される。ソース電極６２には、引き回し配線となる第２配線６７が接続される。

【0031】

第２配線６７の一部は、第１配線６６と重なる領域に形成される。層間絶縁膜９３を介して対向する第１配線６６と第２配線６７とで、容量Ｃｓ１が形成される。また、容量Ｃｓ１は、ゲート絶縁膜９２を介して対向する半導体層６１と第１配線６６とで形成される容量も含む。

【0032】

第１有機絶縁膜９４は、駆動トランジスタＤＲＴ及び第２配線６７を覆って層間絶縁膜９３の上に設けられる。第１有機絶縁膜９４としては感光性アクリル等の有機材料が用いられる。感光性アクリル等の有機材料は、ＣＶＤ等により形成される無機絶縁材料に比べ、配線段差のカバレッジ性や、表面の平坦性に優れる。

【0033】

第１有機絶縁膜９４の上に、重畳電極２５、容量絶縁膜９５、画素電極２３の順に積層される。重畳電極２５は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透光性を有する導電性材料で構成される。重畳電極２５と同層に接続電極２６が設けられる。接続電極２６は、第１有機絶縁膜９４に設けられたコンタクトホールＨ１の内部を覆って設けられ、コンタクトホールＨ１の底部で第２配線６７と接続される。

【0034】

容量絶縁膜９５は、重畳電極２５及び接続電極２６を覆って設けられ、コンタクトホールＨ１と重なる領域に開口を有する。容量絶縁膜９５は、例えば、シリコン窒化膜である。

【0035】

発光素子３は、容量絶縁膜９５の上に設けられる。発光素子３は、画素電極２３、有機ＥＬ層３１及び対向電極２４を有する。具体的には、画素電極２３は、容量絶縁膜９５の上に設けられる。画素電極２３は、副画素ＳＰＸごとに離れて配置される。容量絶縁膜９５を介して対向する画素電極２３と重畳電極２５との間に容量Ｃａｄが形成される。画素電極２３は、コンタクトホールＨ１を介して接続電極２６及び第２配線６７と電気的に接続される。これにより、画素電極２３は、駆動トランジスタＤＲＴと電気的に接続される。画素電極２３は、反射電極として形成され、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）／銀（Ａｇ）／ＩＺＯの積層構造としている。ただし、これに限定されず、画素電極２３は、他の金属材料、又は、合金、又は透光性導電材料であってもよい。

【0036】

隣接する画素電極２３の間にバンク９６（リブ）が設けられる。バンク９６は、隣接する副画素ＳＰＸの隔壁となる絶縁層として形成される。バンク９６の材料は、第１有機絶縁膜９４と同じく感光性アクリル等が用いられる。バンク９６は、画素電極２３の表面を発光領域として露出するように開口され、その開口端はなだらかなテーパー形状を有する構成が好ましい。

【0037】

容量絶縁膜９５のバンク９６と重畳する位置に開口Ｈ２が設けられる。第１有機絶縁膜９４とバンク９６は、開口Ｈ２を通じて接触する。これにより、バンク９６形成後の熱処理等で、第１有機絶縁膜９４から脱離する水分や脱ガスを、バンク９６を通じて外部に引き抜くことが可能となる。

【0038】

有機ＥＬ層３１は、画素電極２３の上に設けられる。図３では有機ＥＬ層３１の構成を簡略化して単層に記載しているが、画素電極２３側から順に、正孔輸送層、発光層、電子輸送層が積層される。有機ＥＬ層３１の各層は、蒸着による形成であっても良いし、溶媒分散の上での塗布形成であっても良い。また、有機ＥＬ層３１Ｒ、３１Ｇ、３１Ｂは、副画素ＳＰＸごとに、選択的に形成される。

【0039】

対向電極２４は、有機ＥＬ層３１の上に設けられる。対向電極２４は、複数の有機ＥＬ層３１（副画素ＳＰＸ）を覆って、表示領域ＡＡから周辺領域ＧＡに亘って設けられる。図３では、トップエミッション構造としているため、対向電極２４は透光性を有する必要がある。ここでは、対向電極２４は、金属材料（例えば、ＭｇＡｇ）を用い、有機ＥＬ層３１からの出射光が透過する程度の薄膜として形成される。本実施形態では、画素電極２３が陽極（アノード）となり、対向電極２４が陰極（カソード）となる。

【0040】

対向電極２４の上に封止膜９７、９８、９９が設けられる。封止膜９７、９８、９９は、シリコン窒化膜を含む積層構造として、シリコン窒化膜、有機樹脂、シリコン窒化膜の積層構造とした。シリコン窒化膜と有機樹脂との間には、密着性向上を目的の一つとして、シリコン酸化膜やアモルファスシリコン層を設けても良い。さらに、封止膜９９の上にオーバーコート膜８０が設けられる。オーバーコート膜８０は、例えば、有機樹脂で形成される。

【0041】

図４は、図１のＩＶ－ＩＶ’断面図である。図４に示すように、対向電極２４は、表示領域ＡＡ上と、表示領域ＡＡ近傍に設けられた陰極コンタクト部（コンタクトホールＨ３）に亘って形成され、陰極コンタクト部（コンタクトホールＨ３）で下層の導電層６８と接続される。

【0042】

より具体的には、導電層６８は、層間絶縁膜９３の上に設けられる。つまり、導電層６８は、ソース電極６２及びドレイン電極６３と同層に設けられ、同じ材料で形成される。対向電極２４は、コンタクトホールＨ３の内部に設けられた接続電極２３ａ、２６ａを介して、導電層６８と電気的に接続される。接続電極２３ａは、画素電極２３と同層に設けられ、画素電極２３同じ材料で形成される。接続電極２６ａは、重畳電極２５及び接続電極２６と同層に設けられ、重畳電極２５及び接続電極２６と同じ材料で形成される。

【0043】

また、図４に示すように、アレイ基板２の周辺領域ＧＡに、ダム構造８３が設けられる。ダム構造８３を構成する第１凸部８１及び第２凸部８２は、それぞれ断面凸形状に形成される。表示領域ＡＡからアレイ基板２の端部側に向かって、第１凸部８１、第２凸部８２の順に隣り合って配置される。

【0044】

より具体的には、第１有機絶縁膜９４は、周辺領域ＧＡの、第１凸部８１よりも内側（表示領域ＡＡ側）で除去されており、第１凸部８１及び第２凸部８２は、第１有機絶縁膜９４と同層に、層間絶縁膜９３の上に設けられる。第１凸部８１及び第２凸部８２は、第１有機絶縁膜９４と同じ材料で形成されていてもよいし、第１有機絶縁膜９４と異なる材料であってもよい。

【0045】

なお、アンダーコート膜９１、ゲート絶縁膜９２及び層間絶縁膜９３は、表示領域ＡＡから周辺領域ＧＡの外周（アレイ基板２の端部）まで連続して形成されている。これに限定されず、アンダーコート膜９１、ゲート絶縁膜９２及び層間絶縁膜９３は、周辺領域ＧＡの一部の領域で除去されてもよい。

【0046】

封止膜９７は、表示領域ＡＡから周辺領域ＧＡに亘って設けられ、第１凸部８１及び第２凸部８２の表面を覆う。封止膜９８は、表示領域ＡＡから周辺領域ＧＡに亘って、封止膜９７の上に設けられる。封止膜９８は、第１凸部８１よりも内側（表示領域ＡＡ側）に設けられ、第１凸部８１の頂部には設けられていない。言い換えると、第１凸部８１は、封止膜９７、９９よりも柔らかく流動性を有する材料で形成される封止膜９８が、アレイ基板２の端部から外部に流出することを抑制できる。

【0047】

封止膜９９は、表示領域ＡＡから周辺領域ＧＡに亘って設けられ、封止膜９８の表面の全体を覆う。封止膜９９は、封止膜９８よりも外側の領域で、封止膜９７の上に接する。より具体的には、第１凸部８１の頂部、第１凸部８１と第２凸部８２との間の領域及び第２凸部８２の頂部で、封止膜９９と封止膜９７とが接する。これにより、封止膜９７、９９は、封止膜９８の内部に水分等が侵入することを抑制できる。

【0048】

オーバーコート膜８０は、表示領域ＡＡから周辺領域ＧＡに亘って設けられ、封止膜９９の表面の全体を覆う。オーバーコート膜８０の端部は、第２凸部８２の頂部に重なる。言い換えると、第２凸部８２は、封止膜９７、９９よりも柔らかく流動性を有する材料で形成されるオーバーコート膜８０が、アレイ基板２の端部から外部に流出することを抑制できる。

【0049】

なお、封止膜９７、９９の端部は、オーバーコート膜８０の端部と一致し、第２凸部８２の頂部に重なって設けられる。ただし、これに限定されず、封止膜９７、９９の端部は、オーバーコート膜８０の端部と異なる位置であってもよい。また、オーバーコート膜８０の端部は、第２凸部８２の頂部に位置する場合に限定されず、第１凸部８１と第２凸部８２との間に配置されていてもよい。

【0050】

このように、ダム構造８３は、第１凸部８１及び第２凸部８２により二重のダムを形成しているので、封止膜９８及びオーバーコート膜８０が、アレイ基板２の端部から外部に流出することを抑制できる。なお、ダム構造８３は、２つの凸部（第１凸部８１及び第２凸部８２）を有する構造に限定されず、１つの第１凸部８１で形成されていてもよいし、３つ以上の凸部を有していてもよい。また、図示は省略するが、ダム構造８３は、平面視で、表示領域ＡＡの周囲を囲む枠状に設けられる。

【0051】

以上のように、発光素子３を有する表示装置１が構成される。なお、表示装置１は、必要に応じて、対向電極２４の上側に、カバーパネルやタッチパネル等を設けてもよい。

【0052】

次に、表示装置１の製造方法について説明する。図５は、第１実施形態に係る表示装置の製造方法を説明するための説明図である。なお、図５各図では、アレイ基板２の構成（基板２１から容量絶縁膜９５まで）を簡略化して示している。

【0053】

図５に示すように、画素電極２３及びバンク９６は、アレイ基板２上に形成される（ステップＳＴ１）。画素電極２３は、副画素ＳＰＸごとに離れて配置される。バンク９６は、隣接する画素電極２３の間に形成され、画素電極２３の端部を覆う。画素電極２３は、画素ＰＸ及び副画素ＳＰＸの配置にしたがって（図１、図２参照）、表示領域ＡＡにマトリクス状に配列される。言い換えると、画素電極２３は、表示領域ＡＡで第１方向Ｄｘ及び第２方向Ｄｙに配列される。

【0054】

次に、複数の画素電極２３及び複数のバンク９６を覆って、リフトオフ層５２が積層される（ステップＳＴ２）。リフトオフ層５２は、犠牲層５０と、樹脂層５１とを含む。複数の画素電極２３及び複数のバンク９６の上に犠牲層５０、樹脂層５１の順に積層される。リフトオフ層５２は、例えばレジスト樹脂で形成される。犠牲層５０は、リフトオフ層５２を剥離する工程（後述するステップＳＴ５、ＳＴ６）で使用される溶剤に対して、樹脂層５１よりも溶解しやすい材料で形成される。

【0055】

リフトオフ層５２は、表示領域ＡＡで複数の副画素ＳＰＸを覆って設けられる。また、図５では図示を省略しているが、リフトオフ層５２は、周辺領域ＧＡにも連続して形成される（図６参照）。

【0056】

次に、フォトリソグラフィ法及びエッチングにより、リフトオフ層５２の第１副画素ＳＰＸ１と重畳する領域に、複数の第１開口ＯＰ１が設けられる（ステップＳＴ３）。複数の第１開口ＯＰ１は、第１副画素ＳＰＸ１の画素電極２３と重畳する領域に設けられる。犠牲層５０及び樹脂層５１は、例えば、ネガ型のレジスト樹脂材料が用いられ、露光された部分が第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３と重畳する領域に残る。第１開口ＯＰ１の内壁は逆テーパー形状に形成され、第１開口ＯＰ１の内壁の下端は、第１副画素ＳＰＸ１の画素電極２３の端部に位置するバンク９６と重なる。

【0057】

図６は、アレイ基板上に設けられた表示領域及び周辺領域のリフトオフ層を模式的に示す平面図である。図６は、周辺領域ＧＡ及び表示領域ＡＡの４つの隅部を拡大して模式的に示している。

【0058】

図６に示すように、リフトオフ層５２は、表示領域ＡＡ及び周辺領域ＧＡに亘って連続して形成される。表示領域ＡＡに形成されるリフトオフ層５２と、周辺領域ＧＡに形成されるリフトオフ層５２は、いずれも、犠牲層５０と、樹脂層５１とが積層された構成である。

【0059】

より具体的には、図６に示すように、ステップＳＴ３の工程では、表示領域ＡＡにおいて、リフトオフ層５２の複数の画素電極２３（図５参照）と重畳する位置に複数の第１開口ＯＰ１が形成され、周辺領域ＧＡにおいて、リフトオフ層５２に複数の第２開口ＯＰ２が形成される。複数の第２開口ＯＰ２は、リフトオフ層５２を剥離する工程（後述するステップＳＴ５、ＳＴ６）で、周辺領域ＧＡのリフトオフ層５２の剥離も適切に制御するために形成されている。また、複数の第２開口ＯＰ２は、陰極コンタクト部であるコンタクトホールＨ３（図７参照）と、少なくとも一部が非重畳となる位置に設けられる。

【0060】

第１開口ＯＰ１は、第１副画素ＳＰＸの形状に対応して、矩形状に形成される。複数の第１開口ＯＰ１は、複数の第１副画素ＳＰＸの配列に対応して、第１方向Ｄｘ及び第２方向Ｄｙに配列される。第１開口ＯＰ１の第１方向Ｄｘでの開口幅Ｌｘ１及び第２方向Ｄｙでの開口幅Ｌｙ１は、それぞれ、バンク９６から露出する画素電極２３の外形形状に対応して形成される。

【0061】

第１パターン幅Ｗｘ１は、表示領域ＡＡで第１方向Ｄｘに隣り合う複数の第１開口ＯＰ１の間の、リフトオフ層５２の第１方向Ｄｘでの長さである。第１パターン幅Ｗｘ１は、隣接する第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３の第１方向Ｄｘでの幅に対応する。また、第１パターン幅Ｗｙ１は、表示領域ＡＡで第２方向Ｄｙに隣り合う複数の第１開口ＯＰ１の間の、リフトオフ層５２の第２方向Ｄｙでの長さである。第１パターン幅Ｗｙ１は、第１パターン幅Ｗｘ１よりも小さく形成される。

【0062】

周辺領域ＧＡで、複数の第２開口ＯＰ２は、それぞれ四角形状に形成され、マトリクス状に配列される。複数の第２開口ＯＰ２は、複数の第１開口ＯＰ１と異なる形状で形成される。また、複数の第２開口ＯＰ２の配置ピッチは、複数の第１開口ＯＰ１の配置ピッチと異なる。具体的には、第２開口ＯＰ２の第１方向Ｄｘでの開口幅Ｌｘ２は、第１開口ＯＰ１の第１方向Ｄｘでの開口幅Ｌｘ１よりも大きい。第２開口ＯＰ２の第２方向Ｄｙでの開口幅Ｌｙ２は、第１開口ＯＰ１の第２方向Ｄｙでの開口幅Ｌｙ１よりも小さい。第２開口ＯＰ２は、第１部分領域ＧＡａから第４部分領域ＧＡｄで、異なる向きに形成され、第２開口ＯＰ２の長辺がアレイ基板２の外周に沿った向きに配置される。ただし、これに限定されず、複数の第２開口ＯＰ２は、周辺領域ＧＡで同じ向きに形成されてもよい。

【0063】

第２パターン幅Ｗｘ２は、周辺領域ＧＡで、第１方向Ｄｘに隣り合う複数の第２開口ＯＰ２の間の、リフトオフ層５２の第１方向Ｄｘでの長さである。表示領域ＡＡでのリフトオフ層５２の第１パターン幅Ｗｘ１は、第１部分領域ＧＡａから第４部分領域ＧＡｄでのリフトオフ層５２の第２パターン幅Ｗｘ２よりも大きい。また、第２パターン幅Ｗｙ２は、周辺領域ＧＡで、第２方向Ｄｙに隣り合う複数の第２開口ＯＰ２の間の、リフトオフ層５２の第２方向Ｄｙでの長さである。表示領域ＡＡでのリフトオフ層５２の第１パターン幅Ｗｙ１は、第３部分領域ＧＡｃ及び第４部分領域ＧＡｄでのリフトオフ層５２の第２パターン幅Ｗｙ２よりも小さい。表示領域ＡＡでのリフトオフ層５２の第１パターン幅Ｗｙ１は、第１部分領域ＧＡａ及び第２部分領域ＧＡｂでのリフトオフ層５２の第２パターン幅Ｗｙ２と等しい、又は、第２パターン幅Ｗｙ２よりも小さい。

【0064】

なお、図６に示す第１開口ＯＰ１及び第２開口ＯＰ２の形状、配置パターンはあくまで一例であり、適宜変更することができる。また、リフトオフ層５２の第１パターン幅Ｗｘ１、Ｗｙ１、第２パターン幅Ｗｘ２、Ｗｙ２も、適宜変更することができる。

【0065】

第５部分領域ＧＡｅでは、開口が形成されず、リフトオフ層５２が表示領域ＡＡを囲って枠状に形成される。これにより、複数の第１開口ＯＰ１及び複数の第２開口ＯＰ２を形成する工程（ステップＳＴ３）において、リフトオフ層５２は、アレイ基板２の外縁側（第１部分領域ＧＡａから第４部分領域ＧＡｄ）から表示領域ＡＡまで、少なくとも一部が繋がって連続して形成される。

【0066】

次に、図５に戻って、リフトオフ層５２の上、及び、複数の第１開口ＯＰ１と重畳する画素電極２３の上に有機ＥＬ層３１（３１Ｒ）が形成される（ステップＳＴ４）。すなわち、第１副画素ＳＰＸ１の画素電極２３の上に有機ＥＬ層３１（３１Ｒ）が形成され、第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３では、画素電極２３の上にリフトオフ層５２が設けられ、リフトオフ層５２の上に有機ＥＬ層３１（３１Ｒ）が形成される。

【0067】

また、図５では図示を省略するが、周辺領域ＧＡでもリフトオフ層５２の上、及び、複数の第２開口ＯＰ２と重畳するアレイ基板２の上に、有機ＥＬ層３１が形成される（図７参照）。

【0068】

次に、製造装置は、リフトオフ層５２のうち犠牲層５０を溶解する（ステップＳＴ５）。リフトオフ層５２の処理液として、犠牲層５０を溶解し、樹脂層５１及び有機ＥＬ層３１を溶解しないものが選択される。犠牲層５０の溶解は、第１開口ＯＰ１の内壁からリフトオフ層５２の内側に向かって進行する。

【0069】

また、図５では図示を省略するが、周辺領域ＧＡでもリフトオフ層５２の犠牲層５０の溶解が同じ工程で進行する。すなわち、周辺領域ＧＡでも、犠牲層５０の溶解は、第２開口ＯＰ２の内壁からリフトオフ層５２の内側に向かって進行する。また、周辺領域ＧＡでは、リフトオフ層５２の外周からも犠牲層５０の溶解が進行する。

【0070】

次に、犠牲層５０が溶解されたあと、リフトオフ層５２（樹脂層５１）、及び、リフトオフ層５２の上の有機ＥＬ層３１がアレイ基板２から剥離される（ステップＳＴ６）。これにより、第１副画素ＳＰＸ１の画素電極２３の上に有機ＥＬ層３１（３１Ｒ）が形成され、第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３の画素電極２３は、アレイ基板２の表面に露出する。

【0071】

ここで、図６に示したように、表示領域ＡＡでのリフトオフ層５２と、周辺領域ＧＡのリフトオフ層５２は、第５部分領域ＧＡｅを介して連続して形成されている。これにより、表示領域ＡＡでのリフトオフ層５２と、周辺領域ＧＡのリフトオフ層５２は、ステップＳＴ５、ＳＴ６に示した共通の剥離工程で、ひとつなぎのリフトオフ層５２として一体に剥離される。

【0072】

より具体的には、図６に示す例では、第１開口ＯＰ１が形成された表示領域ＡＡのリフトオフ層５２、及び、第２開口ＯＰ２が形成された第１部分領域ＧＡａから第４部分領域ＧＡｄのリフトオフ層５２は、開口が形成されない第５部分領域ＧＡｅのリフトオフ層５２に比べ犠牲層５０の溶解が早く進行する。

【0073】

例えば、表示領域ＡＡ及び第１部分領域ＧＡａから第４部分領域ＧＡｄの犠牲層５０が溶解し、かつ、第５部分領域ＧＡｅの犠牲層５０が一部残っている状態では、剥離されたリフトオフ層５２は第５部分領域ＧＡｅでアレイ基板２側に固定される。その後、第５部分領域ＧＡｅの犠牲層５０が溶解すると、表示領域ＡＡのリフトオフ層５２は、周辺領域ＧＡのリフトオフ層５２とともにアレイ基板２から剥離される。

【0074】

図７は、表示領域及び周辺領域に成膜された有機ＥＬ層を模式的に示す平面図である。図７に示すように、表示領域ＡＡでは、第１副画素ＳＰＸ１に対応して有機ＥＬ層３１（３１Ｒ）がアレイ基板２の上に配列される。また、周辺領域ＧＡでは、複数の第２開口ＯＰ２（図６参照）と重畳するアレイ基板２の上に、有機ＥＬ層３１が形成される。周辺領域ＧＡの有機ＥＬ層３１は、画素電極２３と重畳しない位置に設けられ、自発光素子として機能しない。すなわち、周辺領域ＧＡの有機ＥＬ層３１は、ダミー有機ＥＬ層３１ｄとして形成される。

【0075】

第１開口ＯＰ１の位置、形状は、各副画素ＳＰＸ（画素電極２３）の位置、形状に応じて設定される。一方、第２開口ＯＰ２は、ダミー有機ＥＬ層３１ｄが少なくともコンタクトホールＨ３の一部と非重畳に設けられていれば、どのような配置であってもよい。また、第３部分領域ＧＡｃ及び第４部分領域ＧＡｄでは、ダミー有機ＥＬ層３１ｄの配置ピッチは、コンタクトホールＨ３の配置ピッチと同じパターンで形成されている。ただし、これに限定されず、ダミー有機ＥＬ層３１ｄの配置ピッチは、コンタクトホールＨ３の配置ピッチと異なっていてもよい。また、第２開口ＯＰ２（ダミー有機ＥＬ層３１ｄ）は、コンタクトホールＨ３が設けられていない領域に形成されてもよい。

【0076】

第１副画素ＳＰＸ１、第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３のそれぞれに有機ＥＬ層３１を形成する工程では、各副画素ＳＰＸに対応して、第１開口ＯＰ１の位置はそれぞれ異なる位置に形成される。一方、第２開口ＯＰ２は、第１副画素ＳＰＸ１、第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３のそれぞれに有機ＥＬ層３１を形成する工程ごとに同じ位置に繰り返し設けられていてもよく、あるいは、異なる位置であってもよい。

【0077】

表示領域ＡＡの有機ＥＬ層３１の幅Ｌｘ３、Ｌｙ３は、それぞれ、第１開口ＯＰ１の開口幅Ｌｘ１、Ｌｙ１に対応する。表示領域ＡＡで隣り合う有機ＥＬ層３１の間隔Ｗｘ３、Ｗｙ３は、それぞれ、リフトオフ層５２の第１パターン幅Ｗｘ１、Ｗｙ１に対応する。また、周辺領域ＧＡの有機ＥＬ層３１（ダミー有機ＥＬ層３１ｄ）の幅Ｌｘ４、Ｌｙ４は、それぞれ、第２開口ＯＰ２の開口幅Ｌｘ２、Ｌｙ２に対応する。周辺領域ＧＡで隣り合う有機ＥＬ層３１（ダミー有機ＥＬ層３１ｄ）の間隔Ｗｘ４、Ｗｙ４は、それぞれ、リフトオフ層５２の第２パターン幅Ｗｘ２、Ｗｙ２に対応する。ただし、第１開口ＯＰ１及び第２開口ＯＰ２は、テーパー形状を有するため、第１開口ＯＰ１及び第２開口ＯＰ２の形状と、アレイ基板２の上の有機ＥＬ層３１の形状とは、一致しない場合がある。

【0078】

次に、図５に戻って、ステップＳＴ２からステップＳＴ６を、第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３について繰り返し実行する。すなわち、複数の画素電極２３及び複数のバンク９６を覆ってリフトオフ層５２が積層され、フォトリソグラフィ法及びエッチングにより、リフトオフ層５２の第２副画素ＳＰＸ２と重畳する領域に、複数の第１開口ＯＰ１が設けられる（ステップＳＴ７）。

【0079】

リフトオフ層５２の上、及び、複数の第１開口ＯＰ１と重畳する画素電極２３の上に有機ＥＬ層３１（３１Ｇ）が形成される（ステップＳＴ８）。すなわち、第２副画素ＳＰＸ２の画素電極２３の上に有機ＥＬ層３１（３１Ｇ）が形成され、第１副画素ＳＰＸ１及び第３副画素ＳＰＸ３では、画素電極２３の上にリフトオフ層５２が形成され、リフトオフ層５２の上に有機ＥＬ層３１（３１Ｇ）が形成される。

【0080】

以下、図示は省略するが、ステップＳＴ５、ＳＴ６と同様に、リフトオフ層５２、及び、リフトオフ層５２の上の有機ＥＬ層３１（３１Ｇ）が剥離される。その後、さらにリフトオフ層５２が積層され、フォトリソグラフィ法及びエッチングにより、リフトオフ層５２の第３副画素ＳＰＸ３と重畳する領域に、複数の第１開口ＯＰ１が設けられる。第３副画素ＳＰＸ３の画素電極２３の上に有機ＥＬ層３１（３１Ｂ）が形成されたあと、リフトオフ層５２、及び、リフトオフ層５２の上の有機ＥＬ層３１（３１Ｂ）が剥離される。

【0081】

なお、上述した製造工程は、あくまで一例であり、適宜変更することができる。例えば、第１副画素ＳＰＸ１、第２副画素ＳＰＸ２及び第３副画素ＳＰＸ３の順に有機ＥＬ層３１を形成する工程に限定されず、どのような順番であってもよい。また、第２開口ＯＰ２は、四角形状に限定されず、多角形状や、曲線部を含む形状等、他の形状であってもよい。

【0082】

以上説明したように、本実施形態の表示装置１の製造方法は、複数の画素電極２３が配列された表示領域ＡＡと、表示領域ＡＡを囲む周辺領域ＧＡとを有するアレイ基板２の上に、リフトオフ層５２を形成する工程（ステップＳＴ２）と、表示領域ＡＡにおいて、リフトオフ層５２の複数の画素電極２３と重畳する位置に複数の第１開口ＯＰ１を形成し、周辺領域ＧＡにおいて、リフトオフ層５２に複数の第２開口ＯＰ２を形成する工程（ステップＳＴ３）と、リフトオフ層５２の上、及び、複数の第１開口ＯＰ１と重畳する画素電極２３の上に有機ＥＬ層３１を形成する工程（ステップＳＴ４）と、リフトオフ層５２、及び、リフトオフ層５２の上の有機ＥＬ層３１をアレイ基板２から剥離する工程（ステップＳＴ５、ＳＴ６）と、を有する。複数の第１開口ＯＰ１及びの第２開口ＯＰ２を形成する工程（ステップＳＴ３）において、リフトオフ層５２は、アレイ基板２の外縁側から表示領域ＡＡまで、少なくとも一部が繋がって連続して形成される。

【0083】

このような構成により、表示装置１の製造方法は、表示領域ＡＡでのリフトオフ層５２と、周辺領域ＧＡのリフトオフ層５２は、ステップＳＴ５、ＳＴ６に示した共通の剥離工程で、ひとつなぎのリフトオフ層５２として一体に剥離される。すなわち、表示領域ＡＡでのリフトオフ層５２と、周辺領域ＧＡのリフトオフ層５２を別々に形成した場合に比べ、リフトオフ層５２の剥離を容易に制御することができ、異物等がアレイ基板２上に残留することを抑制することができる。また、リフトオフ層５２を別々に形成した場合に比べ、剥離されたリフトオフ層５２が意図しない位置に移動することを抑制し、あるいは、意図しない領域でリフトオフ層５２の剥離が発生することを抑制できる。したがって、表示装置１の製造方法は、リフトオフ層５２の剥離を良好に制御して、アレイ基板２の有機ＥＬ層３１や画素電極２３の損傷を抑制することができる。

【0084】

（第２実施形態）
図８は、第２実施形態に係るリフトオフ層を模式的に示す平面図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

【0085】

図８に示すように、第２実施形態のアレイ基板２Ａでは、上述した第１実施形態と比べて、中間領域である第５部分領域ＧＡｅにおいて、リフトオフ層５２に複数の第３開口ＯＰ３が形成される構成が異なる。複数の第３開口ＯＰ３は、表示領域ＡＡを囲んで配列される。

【0086】

ここで、表示領域ＡＡと第２方向Ｄｙに隣り合う第５部分領域ＧＡｅについて説明する。表示領域ＡＡと第２方向Ｄｙに隣り合う第５部分領域ＧＡｅでの、第３開口ＯＰ３の第１方向Ｄｘでの開口幅Ｌｘ５は、表示領域ＡＡでの、第１開口ＯＰ１の第１方向Ｄｘでの開口幅Ｌｘ１よりも大きい。また、第５部分領域ＧＡｅでの、第３開口ＯＰ３の第１方向Ｄｘでの開口幅Ｌｘ５は、第１部分領域ＧＡａ及び第２部分領域ＧＡｂでの、第２開口ＯＰ２の第１方向Ｄｘでの開口幅Ｌｘ２と等しい。

【0087】

第３開口ＯＰ３の第２方向Ｄｙでの開口幅Ｌｙ５は、表示領域ＡＡでの、第１開口ＯＰ１の第２方向Ｄｙでの開口幅Ｌｙ１及び第２開口ＯＰ２の第２方向Ｄｙでの開口幅Ｌｙ２よりも大きい。

【0088】

第３パターン幅Ｗｘ５は、第５部分領域ＧＡｅで、第１方向Ｄｘに隣り合う複数の第３開口ＯＰ３の間の、リフトオフ層５２の第１方向Ｄｘでの長さである。第３パターン幅Ｗｘ５は、表示領域ＡＡでの第１パターン幅Ｗｘ１よりも小さく、第１部分領域ＧＡａ及び第２部分領域ＧＡｂでの、第２パターン幅Ｗｘ２と等しい。

【0089】

第３パターン幅Ｗｙ５は、第２方向Ｄｙに隣り合う第３開口ＯＰ３と第２開口ＯＰ２との間の、リフトオフ層５２の第２方向Ｄｙでの長さである。第３パターン幅Ｗｙ５は、表示領域ＡＡでの第１パターン幅Ｗｙ１と等しく、第１部分領域ＧＡａ及び第２部分領域ＧＡｂでの、第２パターン幅Ｗｙ２と等しい。

【0090】

次に、表示領域ＡＡと第１方向Ｄｘに隣り合う第５部分領域ＧＡｅについて説明する。表示領域ＡＡと第１方向Ｄｘに隣り合う第５部分領域ＧＡｅでの、第３開口ＯＰ３の第１方向Ｄｘでの開口幅Ｌｘ５は、表示領域ＡＡでの、第１開口ＯＰ１の第１方向Ｄｘでの開口幅Ｌｘ１よりも大きい。また、第５部分領域ＧＡｅでの、第３開口ＯＰ３の第１方向Ｄｘでの開口幅Ｌｘ５は、第３部分領域ＧＡｃ及び第４部分領域ＧＡｄでの、第２開口ＯＰ２の第１方向Ｄｘでの開口幅Ｌｘ２よりも大きい。

【0091】

第３開口ＯＰ３の第２方向Ｄｙでの開口幅Ｌｙ５は、表示領域ＡＡでの、第１開口ＯＰ１の第２方向Ｄｙでの開口幅Ｌｙ１と等しい。また、第３開口ＯＰ３の第２方向Ｄｙでの開口幅Ｌｙ５は、第３部分領域ＧＡｃ及び第４部分領域ＧＡｄでの、第２開口ＯＰ２の第２方向Ｄｙでの開口幅Ｌｙ２よりも大きい。

【0092】

第３パターン幅Ｗｘ５は、第５部分領域ＧＡｅで、第１方向Ｄｘに隣り合う第３開口ＯＰ３と第２開口ＯＰ２との間の、リフトオフ層５２の第１方向Ｄｘでの長さである。第３パターン幅Ｗｘ５は、表示領域ＡＡでの第１パターン幅Ｗｘ１よりも小さく、第３部分領域ＧＡｃ及び第４部分領域ＧＡｄでの、第２パターン幅Ｗｘ２と等しい。言い換えると、第１パターン幅Ｗｘ１、及び、第２パターン幅Ｗｘ２の少なくとも一方は、第３開口ＯＰ３の間の、リフトオフ層５２の第１方向Ｄｘでの第３パターン幅Ｗｘ５と異なる。

【0093】

第３パターン幅Ｗｙ５は、第２方向Ｄｙに隣り合う複数の第３開口ＯＰ３の間の、リフトオフ層５２の第２方向Ｄｙでの長さである。第３パターン幅Ｗｙ５は、表示領域ＡＡでの第１パターン幅Ｗｙ１と等しく、第３部分領域ＧＡｃ及び第４部分領域ＧＡｄでの、第２パターン幅Ｗｙ２よりも小さい。

【0094】

このように、第５部分領域ＧＡｅに複数の第３開口ＯＰ３が形成されているので、リフトオフ層５２をアレイ基板２から剥離する工程（ステップＳＴ５、ＳＴ６）で、周辺領域ＧＡのリフトオフ層５２の剥離に要する時間を短縮することができる。この結果、剥離工程で、アレイ基板２の有機ＥＬ層３１や画素電極２３の損傷を抑制することができる。

【0095】

また、第１パターン幅Ｗｘ１は、第２パターン幅Ｗｘ２よりも大きく、第３パターン幅Ｗｘ５は、第２パターン幅Ｗｘ２以上、第１パターン幅Ｗｘ１以下の大きさで形成される。すなわち、第３パターン幅Ｗｘ５、Ｗｙ５は、第１方向Ｄｘ及び第２方向Ｄｙに隣接する第１パターン幅Ｗｘ１、Ｗｘｙ及び第２パターン幅Ｗｘ２、Ｗｙ２と、急峻な変化が発生しないように形成される。これにより、リフトオフ層５２の細い部分が形成されることを抑制でき、あるいは、剥離の際に応力が集中することを抑制できる。したがって、リフトオフ層５２をアレイ基板２から剥離する工程（ステップＳＴ５、ＳＴ６）で、リフトオフ層５２の一部の領域が、他の領域と分離されて、アレイ基板２に残留することを抑制することができる。

【0096】

（第１変形例）
図９は、第２実施形態の第１変形例に係るリフトオフ層を模式的に示す平面図である。第３開口ＯＰ３の開口幅Ｌｘ５、Ｌｙ５及び第３パターン幅Ｗｘ５、Ｗｙ５は、図８に示した例に限定されず、適宜変更することができる。

【0097】

図９に示すように、第１変形例のアレイ基板２Ｂにおいて、第３開口ＯＰ３の開口幅Ｌｘ５、Ｌｙ５は、第１開口ＯＰ１の開口幅Ｌｘ１、Ｌｙ１と異なり、かつ、第２開口ＯＰ２の開口幅Ｌｘ２、Ｌｙ２と異なる。

【0098】

また、表示領域ＡＡと第２方向Ｄｙに隣り合う第５部分領域ＧＡｅについて、第１方向Ｄｘに隣り合う複数の第３開口ＯＰ３の間の、リフトオフ層５２の第３パターン幅Ｗｘ５は、第１部分領域ＧＡａ及び第２部分領域ＧＡｂでの第２パターン幅Ｗｘ２よりも大きく、表示領域ＡＡでの第１パターン幅Ｗｘ１よりも小さい。このように、第３パターン幅Ｗｘ５は、第１パターン幅Ｗｘ１と第２パターン幅Ｗｘ２との間の大きさに形成される。第２方向Ｄｙに沿って、第１パターン幅Ｗｘ１、第３パターン幅Ｗｘ５、第２パターン幅Ｗｘ２の順に小さくなる。

【0099】

また、表示領域ＡＡと第１方向Ｄｘに隣り合う第５部分領域ＧＡｅについて、第２方向Ｄｙに隣り合う複数の第３開口ＯＰ３の間の、リフトオフ層５２の第３パターン幅Ｗｙ５は、第３部分領域ＧＡｃ及び第４部分領域ＧＡｄでの第２パターン幅Ｗｙ２よりも小さく、表示領域ＡＡでの第１パターン幅Ｗｙ１よりも大きい。このように、第３パターン幅Ｗｙ５は、第１パターン幅Ｗｙ１と第２パターン幅Ｗｙ２との間の大きさに形成される。第１方向Ｄｘに沿って、第１パターン幅Ｗｙ１、第３パターン幅Ｗｙ５、第２パターン幅Ｗｙ２の順に大きくなる。

【0100】

第１変形例では、表示領域ＡＡ及び周辺領域ＧＡのリフトオフ層５２のパターン幅を、周辺領域ＧＡの外縁側から表示領域ＡＡに向かって徐々に異ならせている。これにより、リフトオフ層５２をアレイ基板２から剥離する工程（ステップＳＴ５、ＳＴ６）で、リフトオフ層５２の剥離速度、すなわち、表示領域ＡＡ、第５部分領域ＧＡｅ、及び、第１部分領域ＧＡａから第４部分領域ＧＡｄの剥離の順番を良好に制御することができる。

【0101】

（第３実施形態）
図１０は、第３実施形態に係るリフトオフ層を模式的に示す平面図である。図１０に示すように、第３実施形態のアレイ基板２Ｃにおいて、リフトオフ層５２の外周の隅部ＣＮは、ジグザグ状に形成される。リフトオフ層５２の外周の隅部ＣＮは、平面視で、複数の段差が連なってジグザグ状に形成される。より具体的には、ジグザグ状は、リフトオフ層５２の外周の第１方向Ｄｘに延在する直線部と、第２方向Ｄｙに延在する直線部とが交互に複数、連結されて形成される。ジグザグ状は、直線部どうしが直角に接続される場合に限定されず、直角以外の角度で連結されていてもよいし、また、各連結部が曲線状に形成されていてもよい。

【0102】

リフトオフ層５２をアレイ基板２から剥離する工程（ステップＳＴ５、ＳＴ６）で、隅部ＣＮがジグザグ状に形成されているため、処理液との接触面積が大きくなり、犠牲層５０の溶解の起点となる。これにより、第３実施形態では、各開口の内壁から犠牲層５０の溶解が進行するとともに、４つの隅部ＣＮからも犠牲層５０の溶解が進行する。これにより、第３実施形態では、リフトオフ層５２の剥離に要する時間を短縮することができる。

【0103】

（第２変形例）
図１１は、第３実施形態の第２変形例に係るリフトオフ層を模式的に示す平面図である。図１１に示すように、第２変形例のアレイ基板２Ｄにおいて、リフトオフ層５２の外周の少なくとも一辺は、表示領域ＡＡ側に凹む切り欠き部ＮＴが形成される。図１１に示す例では、第１部分領域ＧＡａから第４部分領域ＧＡｄの４辺それぞれに複数の切り欠き部ＮＴが形成される。

【0104】

リフトオフ層５２をアレイ基板２から剥離する工程（ステップＳＴ５、ＳＴ６）で、リフトオフ層５２の外周に切り欠き部ＮＴが形成されているため、処理液との接触面積が大きくなり、犠牲層５０の溶解の起点となる。これにより、第３実施形態では、各開口の内壁から犠牲層５０の溶解が進行するとともに、４つの隅部ＣＮ及び４つの辺からも犠牲層５０の溶解が進行する。これにより、第２変形例では、リフトオフ層５２の剥離に要する時間を短縮することができる。

【0105】

なお、図１１では、リフトオフ層５２の外周にジグザグ状の隅部ＣＮが形成されているが、これに限定されず、隅部ＣＮが曲線状に形成され、４辺それぞれに複数の切り欠き部ＮＴが形成された構成であってもよい。また、上述した各実施形態及び各変形例は、組み合わせることができる。例えば、第５実施形態及び第１１変形例において、第１開口ＯＰ１の開口幅Ｌｘ１、Ｌｙ１及び第２開口ＯＰ２の開口幅Ｌｘ２、Ｌｙ２が徐々に異なるように形成されていてもよい。

【0106】

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

【符号の説明】

【0107】

１ 表示装置
２、２Ａ、２Ｂ、２Ｃ、２Ｄ アレイ基板
３ 発光素子
２１ 基板
２３ 画素電極
２４ 対向電極
３１、３１Ｒ、３１Ｇ、３１Ｂ 有機ＥＬ層
３１ｄ ダミー有機ＥＬ層
５０ 犠牲層
５１ 樹脂層
５２ リフトオフ層
９６ バンク
ＡＡ 表示領域
ＧＡ 周辺領域
Ｌｘ１、Ｌｙ１、Ｌｘ２、Ｌｙ２、Ｌｘ５、Ｌｙ５ 開口幅
ＯＰ１ 第１開口
ＯＰ２ 第２開口
ＯＰ３ 第３開口
ＰＸ 画素
ＳＰＸ 副画素
Ｗｘ１、Ｗｙ１ 第１パターン幅
Ｗｘ２、Ｗｙ２ 第２パターン幅
Ｗｘ５、Ｗｙ５ 第３パターン幅

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】