知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022177970
(43)【公開日】2022-12-02
(54)【発明の名称】電源装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20221125BHJP
【ＦＩ】
H02M3/28 S
【審査請求】未請求
【請求項の数】3
【出願形態】ＯＬ
(21)【出願番号】P 2021084419
(22)【出願日】2021-05-19
(71)【出願人】
【識別番号】000000262
【氏名又は名称】株式会社ダイヘン
(74)【代理人】
【識別番号】100135389
【弁理士】
【氏名又は名称】臼井 尚
(74)【代理人】
【識別番号】100168044
【弁理士】
【氏名又は名称】小淵 景太
(72)【発明者】
【氏名】蒲生 勇
(72)【発明者】
【氏名】藤堂 道隆
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA20
5H730AS01
5H730BB27
5H730BB57
5H730DD04
5H730EE03
5H730EE08
5H730EE59
5H730FD31
5H730FG05
(57)【要約】
【課題】短絡を防止し、かつ、負荷が急変した場合でも制御が追従できる電源装置を提供する。
【解決手段】電源装置Ａ１において、スイッチング素子ＴＲ１～ＴＲ４を有するインバータ回路２と、制御回路５とを備えた。スイッチング素子ＴＲ１，ＴＲ３が直列接続され、スイッチング素子ＴＲ２，ＴＲ４が直列接続され、スイッチング素子ＴＲ１，ＴＲ２が同じ極性側に接続されている。制御回路５は、周期Ｔでパルス幅Ｔｏｎの駆動信号Ｐ１と、駆動信号Ｐ１を半周期ずらした駆動信号Ｐ３と、パルス幅が変化し、駆動信号Ｐ２のパルスの立ち下がりからデッドタイムｔd経過後にパルスが立ち上がる駆動信号Ｐ４と、パルス幅Ｔｏｎを有し、駆動信号Ｐ４のパルスの立ち下りからデッドタイムｔd経過後にパルスが立ち上がる駆動信号Ｐ２とを生成する。駆動信号Ｐ１～Ｐ４は、それぞれスイッチング素子ＴＲ１～ＴＲ４に入力される。
【選択図】図２
【解決手段】電源装置Ａ１において、スイッチング素子ＴＲ１～ＴＲ４を有するインバータ回路２と、制御回路５とを備えた。スイッチング素子ＴＲ１，ＴＲ３が直列接続され、スイッチング素子ＴＲ２，ＴＲ４が直列接続され、スイッチング素子ＴＲ１，ＴＲ２が同じ極性側に接続されている。制御回路５は、周期Ｔでパルス幅Ｔｏｎの駆動信号Ｐ１と、駆動信号Ｐ１を半周期ずらした駆動信号Ｐ３と、パルス幅が変化し、駆動信号Ｐ２のパルスの立ち下がりからデッドタイムｔd経過後にパルスが立ち上がる駆動信号Ｐ４と、パルス幅Ｔｏｎを有し、駆動信号Ｐ４のパルスの立ち下りからデッドタイムｔd経過後にパルスが立ち上がる駆動信号Ｐ２とを生成する。駆動信号Ｐ１～Ｐ４は、それぞれスイッチング素子ＴＲ１～ＴＲ４に入力される。
【選択図】図２
【特許請求の範囲】
【請求項1】
それぞれ２個のスイッチング素子が直列接続された第１アームおよび第２アームを有するインバータ回路と、
前記第１アームの第１スイッチング素子に入力される第１駆動信号と、前記第２アームにおいて前記第１スイッチング素子と同じ極性側に接続された第２スイッチング素子に入力される第２駆動信号と、前記第１アームの第３スイッチング素子に入力される第３駆動信号と、前記第２アームにおいて前記第３スイッチング素子と同じ極性側に接続された第４スイッチング素子に入力される第４駆動信号とを生成する制御回路と、
を備え、
前記制御回路は、
所定の周期で所定の第１パルス幅を有するパルス信号を前記第１駆動信号として生成し、
前記第１駆動信号を半周期ずらしたパルス信号を前記第３駆動信号として生成し、
変化する第２パルス幅を有し、かつ、前記第２駆動信号のパルスの立ち下がりから所定のデッドタイム経過後にパルスが立ち上がるパルス信号を前記第４駆動信号として生成し、
前記第１パルス幅を有し、かつ、前記第４駆動信号のパルスの立ち下りから前記デッドタイム経過後にパルスが立ち上がるパルス信号を前記第２駆動信号として生成する、
電源装置。
前記第１アームの第１スイッチング素子に入力される第１駆動信号と、前記第２アームにおいて前記第１スイッチング素子と同じ極性側に接続された第２スイッチング素子に入力される第２駆動信号と、前記第１アームの第３スイッチング素子に入力される第３駆動信号と、前記第２アームにおいて前記第３スイッチング素子と同じ極性側に接続された第４スイッチング素子に入力される第４駆動信号とを生成する制御回路と、
を備え、
前記制御回路は、
所定の周期で所定の第１パルス幅を有するパルス信号を前記第１駆動信号として生成し、
前記第１駆動信号を半周期ずらしたパルス信号を前記第３駆動信号として生成し、
変化する第２パルス幅を有し、かつ、前記第２駆動信号のパルスの立ち下がりから所定のデッドタイム経過後にパルスが立ち上がるパルス信号を前記第４駆動信号として生成し、
前記第１パルス幅を有し、かつ、前記第４駆動信号のパルスの立ち下りから前記デッドタイム経過後にパルスが立ち上がるパルス信号を前記第２駆動信号として生成する、
電源装置。
【請求項2】
前記制御回路は、
前記電源装置の出力電流と目標電流値との偏差に基づいて調整値を算出する調整値算出部と、
前記所定の周期を設定する周期設定部と、
前記第１パルス幅を設定するパルス幅設定部と、
前記所定の周期と前記第１パルス幅とに基づいて前記デッドタイムを設定するデッドタイム設定部と、
前記パルス幅設定部から入力される前記第１パルス幅に、前記調整値算出部から入力される前記調整値を加算して、前記第２パルス幅を算出する加算部と、
前記所定の周期ごとにパルスを立ち上げ、当該パルスの立ち上がりから前記第１パルス幅の経過後にパルスを立ち下げることで、前記第１駆動信号を生成する第１駆動信号生成部と、
前記第１駆動信号の立ち下がりから前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第１パルス幅の経過後にパルスを立ち下げることで、前記第３駆動信号を生成する第３駆動信号生成部と、
前記第４駆動信号のパルスの立ち下がりから前記半周期と前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第２パルス幅の経過後にパルスを立ち下げることで、前記第４駆動信号を生成する第４駆動信号生成部と、
前記第４駆動信号のパルスの立ち下がりから前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第１パルス幅の経過後にパルスを立ち下げることで、前記第２駆動信号を生成する第２駆動信号生成部と、
を備えている、
請求項１に記載の電源装置。
前記電源装置の出力電流と目標電流値との偏差に基づいて調整値を算出する調整値算出部と、
前記所定の周期を設定する周期設定部と、
前記第１パルス幅を設定するパルス幅設定部と、
前記所定の周期と前記第１パルス幅とに基づいて前記デッドタイムを設定するデッドタイム設定部と、
前記パルス幅設定部から入力される前記第１パルス幅に、前記調整値算出部から入力される前記調整値を加算して、前記第２パルス幅を算出する加算部と、
前記所定の周期ごとにパルスを立ち上げ、当該パルスの立ち上がりから前記第１パルス幅の経過後にパルスを立ち下げることで、前記第１駆動信号を生成する第１駆動信号生成部と、
前記第１駆動信号の立ち下がりから前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第１パルス幅の経過後にパルスを立ち下げることで、前記第３駆動信号を生成する第３駆動信号生成部と、
前記第４駆動信号のパルスの立ち下がりから前記半周期と前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第２パルス幅の経過後にパルスを立ち下げることで、前記第４駆動信号を生成する第４駆動信号生成部と、
前記第４駆動信号のパルスの立ち下がりから前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第１パルス幅の経過後にパルスを立ち下げることで、前記第２駆動信号を生成する第２駆動信号生成部と、
を備えている、
請求項１に記載の電源装置。
【請求項3】
前記インバータ回路に直流電圧を供給する直流電源と、
前記インバータ回路が出力する高周波電圧を変圧するトランスと、
前記トランスによって変圧された高周波電圧を整流する整流回路と、
をさらに備え、
前記インバータ回路によって制御された直流電流を溶接トーチに出力する、
請求項１または２に記載の電源装置。
前記インバータ回路が出力する高周波電圧を変圧するトランスと、
前記トランスによって変圧された高周波電圧を整流する整流回路と、
をさらに備え、
前記インバータ回路によって制御された直流電流を溶接トーチに出力する、
請求項１または２に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源装置に関する。
【背景技術】
【0002】
インバータ回路が直流電源から入力される直流電圧を高周波電圧に変換し、トランスが高周波電圧を変圧し、整流回路が整流して出力する電源装置が知られている。また、単相フルブリッジ型のインバータ回路の制御方法として、位相シフト制御が知られている。特許文献１には、位相シフト制御を行うアーク加工用電源装置が開示されている。一般的な位相シフト制御では、インバータ回路の各スイッチング素子のオン期間の長さを固定したまま、一方のアームのスイッチング素子のオン期間の開始タイミングを調整することで、出力電流を制御する。
【0003】
図５は、一般的な位相シフト制御を説明するための図である。同図（ａ）は、電源装置Ａ１０の全体構成を示す図である。同図（ｂ）は、各スイッチング素子に入力される駆動信号の一例を示す波形図である。同図（ａ）に示すように、インバータ回路２０は、スイッチング素子ＴＲ１とスイッチング素子ＴＲ３とからなる第１アームと、スイッチング素子ＴＲ２とスイッチング素子ＴＲ４とからなる第２アームとを備えている。制御回路５０で生成された駆動信号Ｐ１～Ｐ４は、ドライブ回路６０で増幅されて、スイッチング素子ＴＲ１～ＴＲ４にそれぞれ入力される。
【0004】
同図（ｂ）に示すように、各駆動信号Ｐ１～Ｐ４は、周期がＴで、パルス幅がＴｏｎのパルス信号である。駆動信号Ｐ３のパルスの立ち上がりタイミングは、駆動信号Ｐ１より半周期（Ｔ／２）遅れている。駆動信号Ｐ１および駆動信号Ｐ３は、波形が固定されている。一方、駆動信号Ｐ２および駆動信号Ｐ４は、波形が固定されておらず、出力電流と目標電流値との偏差に応じて、パルスの立ち上がりタイミングが調整される。図４（ｂ）では、調整されなかった場合（図４（ｂ）において破線で示している）より、出力電流と目標電流値との偏差に応じた調整値ｔadjだけ、パルスの立ち上がりタイミングが進められている。調整値ｔadjに応じて、駆動信号Ｐ１と駆動信号Ｐ４（駆動信号Ｐ２と駆動信号Ｐ３）とで、パルスの重なる時間が調整され、電源装置Ａ１０の出力電流が制御される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００４－０７４２５８号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
出力電流は変化するので、調整値ｔadjは、算出タイミングによって異なる値になる。図４（ｂ）に示すように、駆動信号Ｐ４のための調整値ｔadj（ｔ１）が算出された後、駆動信号Ｐ２のための調整値ｔadj（ｔ２）が算出されるとする。調整値ｔadj（ｔ２）が調整値ｔadj（ｔ１）より大きすぎると、駆動信号Ｐ４のパルスが立ち下がる前に、駆動信号Ｐ２のパルスが立ち上がる。この場合、駆動信号Ｐ４のパルスと駆動信号Ｐ２のパルスとが重なるので、スイッチング素子ＴＲ４とスイッチング素子ＴＲ２とが同時にオンになって、直流電源１０が短絡されてしまう。これを防ぐために、ｔadj（ｔ２）には、
ｔadj（ｔ２）＜Ｔ/２－Ｔｏｎ＋ｔadj（ｔ１）
の制限が設けられている。このため、負荷の急変に対して、出力電流の制御が追従できない場合がある。
ｔadj（ｔ２）＜Ｔ/２－Ｔｏｎ＋ｔadj（ｔ１）
の制限が設けられている。このため、負荷の急変に対して、出力電流の制御が追従できない場合がある。
【0007】
なお、駆動信号Ｐ４および駆動信号Ｐ２のパルスの立ち上がりタイミングを調整値ｔadjだけ遅らせる場合も同様である。スイッチング素子ＴＲ４とスイッチング素子ＴＲ２とが同時にオンになることを防ぐためには、
ｔadj（ｔ２）＞－Ｔ/２＋Ｔｏｎ＋ｔadj（ｔ１）
の制限を設ける必要がある。したがって、この場合も、負荷の急変に対して、出力電流の制御が追従できない場合がある。
ｔadj（ｔ２）＞－Ｔ/２＋Ｔｏｎ＋ｔadj（ｔ１）
の制限を設ける必要がある。したがって、この場合も、負荷の急変に対して、出力電流の制御が追従できない場合がある。
【0008】
本発明は上記した事情のもとで考え出されたものであって、短絡を防止し、かつ、負荷が急変した場合でも制御が追従できる電源装置を提供することをその目的としている。
【課題を解決するための手段】
【0009】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【0010】
本発明の第１の側面によって提供される電源装置は、それぞれ２個のスイッチング素子が直列接続された第１アームおよび第２アームを有するインバータ回路と、前記第１アームの第１スイッチング素子に入力される第１駆動信号と、前記第２アームにおいて前記第１スイッチング素子と同じ極性側に接続された第２スイッチング素子に入力される第２駆動信号と、前記第１アームの第３スイッチング素子に入力される第３駆動信号と、前記第２アームにおいて前記第３スイッチング素子と同じ極性側に接続された第４スイッチング素子に入力される第４駆動信号とを生成する制御回路とを備え、前記制御回路は、所定の周期で所定の第１パルス幅を有するパルス信号を前記第１駆動信号として生成し、前記第１駆動信号を半周期ずらしたパルス信号を前記第３駆動信号として生成し、変化する第２パルス幅を有し、かつ、前記第２駆動信号のパルスの立ち下がりから所定のデッドタイム経過後にパルスが立ち上がるパルス信号を前記第４駆動信号として生成し、前記第１パルス幅を有し、かつ、前記第４駆動信号のパルスの立ち下りから前記デッドタイム経過後にパルスが立ち上がるパルス信号を前記第２駆動信号として生成する。
【0011】
本発明の好ましい実施の形態においては、前記制御回路は、前記電源装置の出力電流と目標電流値との偏差に基づいて調整値を算出する調整値算出部と、前記所定の周期を設定する周期設定部と、前記第１パルス幅を設定するパルス幅設定部と、前記所定の周期と前記第１パルス幅とに基づいて前記デッドタイムを設定するデッドタイム設定部と、前記パルス幅設定部から入力される前記第１パルス幅に、前記調整値算出部から入力される前記調整値を加算して、前記第２パルス幅を算出する加算部と、前記所定の周期ごとにパルスを立ち上げ、当該パルスの立ち上がりから前記第１パルス幅の経過後にパルスを立ち下げることで、前記第１駆動信号を生成する第１駆動信号生成部と、前記第１駆動信号の立ち下がりから前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第１パルス幅の経過後にパルスを立ち下げることで、前記第３駆動信号を生成する第３駆動信号生成部と、前記第４駆動信号のパルスの立ち下がりから前記半周期と前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第２パルス幅の経過後にパルスを立ち下げることで、前記第４駆動信号を生成する第４駆動信号生成部と、前記第４駆動信号のパルスの立ち下がりから前記デッドタイム経過後にパルスを立ち上げ、当該パルスの立ち上がりから前記第１パルス幅の経過後にパルスを立ち下げることで、前記第２駆動信号を生成する第２駆動信号生成部とを備えている。
【0012】
本発明の好ましい実施の形態においては、前記電源装置は、前記インバータ回路に直流電圧を供給する直流電源と、前記インバータ回路が出力する高周波電圧を変圧するトランスと、前記トランスによって変圧された高周波電圧を整流する整流回路とをさらに備え、前記インバータ回路によって制御された直流電流を溶接トーチに出力する。
【発明の効果】
【0013】
本発明によると、制御回路は、第４駆動信号のパルス幅を変化させる。第４駆動信号は、第２駆動信号のパルスの立ち下がりからデッドタイム経過後にパルスが立ち上がる。また、第２駆動信号は、第４駆動信号のパルスの立ち下がりからデッドタイム経過後にパルスが立ち上がる。したがって、制御回路は、第４駆動信号のパルスと第２駆動信号のパルスとが重なることを防止できる。よって、制御回路は、調整値を制限することなく、第４スイッチング素子と第２スイッチング素子とが同時にオンになる短絡を防止できる。これにより、本発明に係る電源装置は、短絡を防止し、かつ、負荷が急変した場合でも制御が追従できる。
【0014】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【0015】
【図1】第１実施形態に係る溶接電源装置の全体構成を示す図である。
【図2】各スイッチング素子に入力される各駆動信号の一例を示す波形図である。
【図3】駆動信号生成部の内部構成の一例を示す機能ブロック図である。
【図4】第１実施形態に係る溶接電源装置の変形例を示す図である。
【図5】（ａ）は従来の溶接電源装置の全体構成を示す図であり、（ｂ）は各スイッチング素子に入力される駆動信号の一例を示す波形図である。
【発明を実施するための形態】
【0016】
以下、本発明の実施の形態を、本発明に係る電源装置を溶接電源装置として用いた場合を例として、図面を参照して具体的に説明する。
【0017】
〔第１実施形態〕
図１は、第１実施形態に係る溶接電源装置Ａ１を説明するための図であり、溶接電源装置Ａ１の全体構成を示す図である。
図１は、第１実施形態に係る溶接電源装置Ａ１を説明するための図であり、溶接電源装置Ａ１の全体構成を示す図である。
【0018】
溶接電源装置Ａ１は、溶接トーチＢの電極の先端と、被加工物Ｗとの間にアークを発生させ、アークに電力を供給するものである。図１に示すように、溶接電源装置Ａ１は、直流電源１、インバータ回路２、トランス３、整流回路４、制御回路５、ドライブ回路６、および、電流センサ７を備えている。
【0019】
直流電源１は、直流電圧を出力するものであり、例えば、電力系統から入力される交流電圧を整流する整流回路と、平滑する平滑コンデンサとを備えている。なお、直流電源１の構成は限定されず、インバータ回路２に直流電圧を出力するものであればよい。
【0020】
インバータ回路２は、直流電源１から入力される直流電圧を高周波電圧に変換して、トランス３に出力する。インバータ回路２は、単相フルブリッジ型のインバータであり、４個のスイッチング素子ＴＲ１～ＴＲ４を備えている。本実施形態では、スイッチング素子ＴＲ１～ＴＲ４としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を使用している。なお、スイッチング素子ＴＲ１～ＴＲ４はＭＯＳＦＥＴに限定されず、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ）などであってもよい。
【0021】
スイッチング素子ＴＲ１とスイッチング素子ＴＲ３とは、スイッチング素子ＴＲ１のソース端子とスイッチング素子ＴＲ３のドレイン端子とが接続されて、直列接続されている。スイッチング素子ＴＲ１のドレイン端子は直流電源１の正極側に接続され、スイッチング素子ＴＲ３のソース端子は直流電源１の負極側に接続されて、ブリッジ構造を形成している。スイッチング素子ＴＲ２とスイッチング素子ＴＲ４とは、スイッチング素子ＴＲ２のソース端子とスイッチング素子ＴＲ４のドレイン端子とが接続されて、直列接続されている。スイッチング素子ＴＲ２のドレイン端子は直流電源１の正極側に接続され、スイッチング素子ＴＲ４のソース端子は直流電源１の負極側に接続されて、ブリッジ構造を形成している。スイッチング素子ＴＲ１とスイッチング素子ＴＲ３とで形成されているブリッジ構造を第１アーム２１とし、スイッチング素子ＴＲ２とスイッチング素子ＴＲ４とで形成されているブリッジ構造を第２アーム２２とする。第１アーム２１のスイッチング素子ＴＲ１とスイッチング素子ＴＲ３との接続点には出力ラインＣ１が接続され、第２アーム２２のスイッチング素子ＴＲ２とスイッチング素子ＴＲ４との接続点には出力ラインＣ２が接続されている。
【0022】
各スイッチング素子ＴＲ１～ＴＲ４には、それぞれ逆並列に還流ダイオードが接続されている。また、各スイッチング素子ＴＲ１～ＴＲ４のドレイン端子とソース端子との間には、それぞれスナバコンデンサが接続されている。各スイッチング素子ＴＲ１～ＴＲ４のゲート端子には、ドライブ回路６から出力される駆動信号Ｐ１～Ｐ４（後述）がそれぞれ入力される。各スイッチング素子ＴＲ１～ＴＲ４は、それぞれ駆動信号Ｐ１～Ｐ４に基づいて、オンとオフとを切り替えられる。これにより、直流電圧が高周波電圧に変換される。なお、インバータ回路２の構成は限定されない。
【0023】
トランス３は、インバータ回路２が出力する高周波電圧を変圧して、整流回路４に出力する。トランス３は、一次巻線３１および二次巻線３２を備えている。一次巻線３１の一方の入力端子は出力ラインＣ１に接続され、他方の入力端子は出力ラインＣ２に接続されている。また、二次巻線３２の一方の出力端子は整流回路４の一方の入力端子に接続され、他方の出力端子は整流回路４の他方の入力端子に接続されている。二次巻線３２には、２つの出力端子とは別にセンタタップが設けられている。一次巻線３１および二次巻線３２は、それぞれ図示しないコアに巻回されており、互いに磁気結合可能である。
【0024】
整流回路４は、トランス３のセンタタップを用いた両波整流回路であり、トランス３が出力する高周波電流を整流して、直流電流として出力する。整流回路４は、２個の整流用ダイオード４１，４２と、直流リアクトル４３とを備えている。整流用ダイオード４１，４２は、トランス３の二次巻線３２の各出力端子に、それぞれアノード端子が接続されて、それぞれのカソード端子が互いに接続されている。直流リアクトル４３は、整流用ダイオード４１，４２のカソード端子側での接続点と、溶接電源装置Ａ１の出力端子ａとの間に直列接続されており、出力電流を安定させる。トランス３のセンタタップは、溶接電源装置Ａ１の出力端子ｂに接続されている。整流回路４が出力する直流電流が、溶接電流として溶接トーチＢに流れる。なお、整流回路４の構成は限定されない。
【0025】
電流センサ７は、トランス３のセンタタップと出力端子ｂとの間の接続線に配置されており、溶接電源装置Ａ１の出力電流を検出して、電流信号Ｉとして制御回路５に出力する。なお、電流センサ７の配置位置は限定されず、整流回路４の出力電流を検出できればよい。
【0026】
制御回路５は、インバータ回路２を制御する構成であり、例えばマイクロコンピュータなどによって実現されている。制御回路５は、インバータ回路２を制御するための駆動信号Ｐ１～Ｐ４を生成して、ドライブ回路６に出力する。制御回路５は、出力電流制御を行っており、電流センサ７より入力される電流信号Ｉに基づいて、溶接電源装置Ａ１の出力電流をフィードバック制御する。また、制御回路５は、位相シフト制御に類似する制御を行う。制御回路５は、機能構成として、目標設定部５１、減算部５２、調整値算出部５３、および駆動信号生成部５４を備えている。
【0027】
目標設定部５１は、溶接電源装置Ａ１の出力電流の目標値である目標電流値Ｉ*を設定する。目標設定部５１は、設定された目標電流値Ｉ*を、減算部５２に出力する。目標設定部５１は、作業者によって入力されたり、あらかじめプログラミングされている溶接条件に基づいて、目標電流値Ｉ*を設定する。減算部５２は、電流センサ７より入力される電流信号Ｉと、目標設定部５１より入力される目標電流値Ｉ*との偏差ΔＩ（＝Ｉ*－Ｉ）を算出して、調整値算出部５３に出力する。調整値算出部５３は、入力される偏差ΔＩに基づいて、偏差ΔＩを「０」にするための調整値ｔadjを算出して、駆動信号生成部５４に出力する。なお、調整値ｔadjの算出方法は限定されない。偏差ΔＩが正の値の場合、調整値ｔadjは正の値になり、偏差ΔＩが負の値の場合、調整値ｔadjは負の値になる。
【0028】
駆動信号生成部５４は、調整値算出部５３より入力される調整値ｔadjに基づいて駆動信号Ｐ１～Ｐ４を生成して、ドライブ回路６に出力する。駆動信号Ｐ１～Ｐ４は、ドライブ回路６で増幅されて、スイッチング素子ＴＲ１～ＴＲ４にそれぞれ入力される。
【0029】
図２は、各駆動信号Ｐ１～Ｐ４の一例を示す波形図である。駆動信号Ｐ１および駆動信号Ｐ３は、所定の周期Ｔで所定のパルス幅Ｔｏｎを有するパルス信号である。駆動信号Ｐ１と駆動信号Ｐ３とは、位相が半周期（Ｔ／２）ずれている。周期Ｔおよびパルス幅Ｔｏｎはあらかじめ固定された値が設定されている。したがって、駆動信号Ｐ１および駆動信号Ｐ３は、波形が変化せず固定されている。半周期（Ｔ／２）からパルス幅Ｔｏｎを減じた期間は、デッドタイムｔdであり、駆動信号Ｐ１のパルスと駆動信号Ｐ３のパルスとが重なることを防止するために設けられている。
【0030】
一方、駆動信号Ｐ２および駆動信号Ｐ４は、波形が固定されておらず、調整値ｔadjに応じて変化する。駆動信号Ｐ２は、パルス幅Ｔｏｎが固定されたパルス信号であるが、パルスの立ち上がりタイミングは駆動信号Ｐ４に応じて変化する。また、駆動信号Ｐ４は、パルス幅が変化するパルス信号である。駆動信号Ｐ４のパルス幅は、調整値ｔadjに応じて変化し、パルス幅Ｔｏｎに調整値ｔadjを加算したパルス幅になる。調整値ｔadjが正の値の場合、駆動信号Ｐ４のパルス幅は、パルス幅Ｔｏｎより大きくなる。一方、調整値ｔadjが負の値の場合、駆動信号Ｐ４のパルス幅は、パルス幅Ｔｏｎより小さくなる。駆動信号Ｐ４のパルス幅が固定されていないので、制御回路５が行う制御は、通常の位相シフト制御とは異なる。また、駆動信号Ｐ４は調整値ｔadjに応じてパルス幅が変化するが、駆動信号Ｐ１，Ｐ２，Ｐ３のパルス幅は固定されているので、制御回路５が行う制御は、通常のＰＷＭ制御とも異なる。駆動信号Ｐ２は、駆動信号Ｐ４のパルスの立ち下がりからデッドタイムｔdが経過したときにパルスが立ち上がる。駆動信号Ｐ４は、駆動信号Ｐ２のパルスの立ち下がりからデッドタイムｔdが経過したときにパルスが立ち上がる。
【0031】
図２において、駆動信号Ｐ４の最も左側のパルスのパルス幅は、ｔadj（ｔ０）＝０でパルス幅Ｔｏｎになっている。駆動信号Ｐ４の次のパルスのパルス幅は、Ｔｏｎ＋ｔadj（ｔ１）になっている。駆動信号Ｐ４のさらに次のパルスのパルス幅は、Ｔｏｎ＋ｔadj（ｔ２）になっている。パルス幅が変化することで、駆動信号Ｐ４のパルスと駆動信号Ｐ１のパルスとの重なり期間（図２においてハッチングを付している）が変化している。駆動信号Ｐ２の各パルスは、駆動信号Ｐ４の各パルスの間に配置されている。これにより、駆動信号Ｐ２のパルスと駆動信号Ｐ３のパルスとの重なり期間（図２においてハッチングを付している）が同様に変化している。なお、図２では、調整値ｔadjが「０」であった場合の波形を破線で示している。このように、制御回路５は、調整値ｔadjに応じて、駆動信号Ｐ４のパルスと駆動信号Ｐ１のパルスとの重なり期間の長さ、および、駆動信号Ｐ２のパルスと駆動信号Ｐ３のパルスとの重なり期間の長さを調整することで、電源装置Ａ１０の出力電流を制御する。
【0032】
図３は、駆動信号生成部５４の内部構成の一例を示す機能ブロック図である。図３に示すように、駆動信号生成部５４は、機能構成として、Ｐ１生成部５４１、Ｐ２生成部５４２、Ｐ３生成部５４３、Ｐ４生成部５４４、周期設定部５４５、パルス幅設定部５４６、デッドタイム設定部５４７、および加算部５４８を備えている。
【0033】
周期設定部５４５は、所定の周期Ｔを設定する。周期設定部５４５は、設定された周期ＴをＰ１生成部５４１に出力する。また、周期設定部５４５は、周期Ｔの半周期（Ｔ／２）をＰ３生成部５４３、Ｐ４生成部５４４、およびデッドタイム設定部５４７に出力する。パルス幅設定部５４６は、所定のパルス幅Ｔｏｎを設定する。パルス幅設定部５４６は、設定されたパルス幅Ｔｏｎを、Ｐ１生成部５４１、Ｐ２生成部５４２、Ｐ３生成部５４３、加算部５４８、およびデッドタイム設定部５４７に出力する。デッドタイム設定部５４７は、周期設定部５４５から入力される半周期（Ｔ／２）と、パルス幅設定部５４６から入力されるパルス幅Ｔｏｎとに基づいて、デッドタイムｔd（＝Ｔ／２－Ｔｏｎ）を設定する。デッドタイム設定部５４７は、設定されたデッドタイムｔdをＰ２生成部５４２、Ｐ３生成部５４３、およびＰ４生成部５４４に出力する。加算部５４８は、パルス幅設定部５４６から入力されるパルス幅Ｔｏｎに、調整値算出部５３から入力される調整値ｔadjを加算して、駆動信号Ｐ４のパルス幅（Ｔｏｎ＋ｔadj）として、Ｐ４生成部５４４に出力する。
【0034】
Ｐ１生成部５４１は、周期設定部５４５から入力される周期Ｔと、パルス幅設定部５４６から入力されるパルス幅Ｔｏｎとに基づいて、駆動信号Ｐ１を生成する。Ｐ１生成部５４１は、周期Ｔごとにパルスを立ち上げ、当該パルスの立ち上がりからパルス幅Ｔｏｎの経過後にパルスを立ち下げることで、駆動信号Ｐ１を生成する。
【0035】
Ｐ３生成部５４３は、周期設定部５４５から入力される半周期（Ｔ／２）と、パルス幅設定部５４６から入力されるパルス幅Ｔｏｎと、デッドタイム設定部５４７から入力されるデッドタイムｔdと、Ｐ１生成部５４１から入力される駆動信号Ｐ１とに基づいて、駆動信号Ｐ３を生成する。Ｐ３生成部５４３は、駆動信号Ｐ１の立ち下がりからデッドタイムｔd経過後にパルスを立ち上げ、当該パルスの立ち上がりからパルス幅Ｔｏｎの経過後にパルスを立ち下げることで、駆動信号Ｐ３を生成する。なお、Ｐ３生成部５４３は、駆動信号Ｐ１の立ち上がりから半周期（Ｔ／２）経過後にパルスを立ち上げてもよい。また、Ｐ３生成部５４３は、駆動信号Ｐ３のパルスの立ち下がりから、半周期（Ｔ／２）とデッドタイムｔdの経過後にパルスを立ち上げてもよい。
【0036】
Ｐ４生成部５４４は、周期設定部５４５から入力される半周期（Ｔ／２）と、加算部５４８から入力されるパルス幅（Ｔｏｎ＋ｔadj）と、デッドタイム設定部５４７から入力されるデッドタイムｔdと、Ｐ４生成部５４４から入力される駆動信号Ｐ４とに基づいて、駆動信号Ｐ４を生成する。Ｐ４生成部５４４は、駆動信号Ｐ４のパルスの立ち下がりから、半周期（Ｔ／２）とデッドタイムｔdの経過後にパルスを立ち上げ、当該パルスの立ち上がりからパルス幅（Ｔｏｎ＋ｔadj）の経過後にパルスを立ち下げることで、駆動信号Ｐ４を生成する。なお、Ｐ４生成部５４４は、駆動信号Ｐ２のパルスの立ち下がりからデッドタイムｔd経過後にパルスを立ち上げてもよい。
【0037】
Ｐ２生成部５４２は、パルス幅設定部５４６から入力されるパルス幅Ｔｏｎと、デッドタイム設定部５４７から入力されるデッドタイムｔdと、Ｐ４生成部５４４から入力される駆動信号Ｐ４とに基づいて、駆動信号Ｐ２を生成する。Ｐ２生成部５４２は、駆動信号Ｐ４のパルスの立ち下がりからデッドタイムｔd経過後にパルスを立ち上げ、当該パルスの立ち上がりからパルス幅Ｔｏｎの経過後にパルスを立ち下げることで、駆動信号Ｐ２を生成する。
【0038】
Ｐ１生成部５４１が生成した駆動信号Ｐ１と、Ｐ２生成部５４２が生成した駆動信号Ｐ２と、Ｐ３生成部５４３が生成した駆動信号Ｐ３と、Ｐ４生成部５４４が生成した駆動信号Ｐ４とは、ドライブ回路６で増幅されて、インバータ回路２のスイッチング素子ＴＲ１～ＴＲ４にそれぞれ入力される。なお、駆動信号生成部５４の内部構成は上記に限定されない。駆動信号生成部５４は、図２に示す駆動信号Ｐ１～Ｐ４を生成できればよい。
【0039】
なお、制御回路５の各部はディジタル回路として実現してもよいし、アナログ回路として実現してもよい。
【0040】
次に、溶接電源装置Ａ１の作用効果について説明する。
【0041】
本実施形態によると、制御回路５は、駆動信号Ｐ１～Ｐ４を生成して、インバータ回路２の各スイッチング素子ＴＲ１～ＴＲ４にそれぞれ入力することで、インバータ回路２を制御する。また、制御回路５は、調整値ｔadjに応じて駆動信号Ｐ４のパルス幅を変化させることで、出力電流を制御する。駆動信号Ｐ２は、駆動信号Ｐ４のパルスの立ち下がりからデッドタイムｔdが経過したときにパルスが立ち上がる。また、駆動信号Ｐ４は、駆動信号Ｐ２のパルスの立ち下がりからデッドタイムｔdが経過したときにパルスが立ち上がる。したがって、制御回路５は、駆動信号Ｐ４のパルスと駆動信号Ｐ２のパルスとが重なることを防止できる。よって、制御回路５は、調整値ｔadjを制限することなく、スイッチング素子ＴＲ４とスイッチング素子ＴＲ２とが同時にオンになる短絡を防止できる。これにより、溶接電源装置Ａ１は、短絡を防止し、かつ、負荷が急変した場合でも制御が追従できる。
【0042】
また、本実施形態によると、駆動信号Ｐ４のパルス幅が調整値ｔadjに応じて変化した場合、駆動信号Ｐ４のパルスと駆動信号Ｐ１のパルスとの重なり期間が変化する。駆動信号Ｐ２のパルスと駆動信号Ｐ３のパルスとの重なり期間も同様に変化する。したがって、正極側の通電時間と負極側の通電時間とが等しくなるので、溶接電源装置Ａ１は、トランス３の偏磁を抑制できる。
【0043】
また、本実施形態によると、スイッチング素子ＴＲ１とスイッチング素子ＴＲ２とが同時にオンになる期間、および、スイッチング素子ＴＲ３とスイッチング素子ＴＲ４とが同時にオンになる期間を有する。漏れインダクタンスに蓄えられたエネルギーによって、これらの期間に電流が循環されることで、インバータ回路２は、スイッチング素子ＴＲ１～ＴＲ４のゼロボルトスイッチングを実現できる。
【0044】
なお、本実施形態においては、駆動信号Ｐ１がスイッチング素子ＴＲ１に入力され、駆動信号Ｐ２がスイッチング素子ＴＲ２に入力され、駆動信号Ｐ３がスイッチング素子ＴＲ３に入力され、駆動信号Ｐ４がスイッチング素子ＴＲ４に入力される場合について説明したが、これに限られない。例えば、図４（ａ）に示すように、駆動信号Ｐ１がスイッチング素子ＴＲ２に入力され、駆動信号Ｐ２がスイッチング素子ＴＲ１に入力され、駆動信号Ｐ３がスイッチング素子ＴＲ４に入力され、駆動信号Ｐ４がスイッチング素子ＴＲ３に入力されてもよい。すなわち、第１アーム２１が、基準になるアームであってもよいし、制御の対象になるアームであってもよい。また、図４（ｂ）に示すように、駆動信号Ｐ１がスイッチング素子ＴＲ３に入力され、駆動信号Ｐ２がスイッチング素子ＴＲ４に入力され、駆動信号Ｐ３がスイッチング素子ＴＲ１に入力され、駆動信号Ｐ４がスイッチング素子ＴＲ２に入力されてもよい。すなわち、調整値ｔadjに応じてオン期間を調整するスイッチング素子は、正極側のスイッチング素子であってもよいし、負極側のスイッチング素子であってもよい。
【0045】
また、本実施形態においては、制御回路５が各駆動信号Ｐ１～Ｐ４を、スイッチング素子ＴＲ１～ＴＲ４のいずれかに固定して出力する場合について説明したが、これに限られない。制御回路５は、各駆動信号Ｐ１～Ｐ４の出力先を、スイッチング素子ＴＲ１～ＴＲ４で定期的に切り替えてもよい。この場合、駆動信号Ｐ４が入力されて、オン期間が変動するスイッチング素子が固定されないので、同じスイッチング素子だけに負担がかかることを防止できる。
【0046】
また、本実施形態においては、本発明を溶接電源装置に適用した場合について説明したが、これに限られない。本発明は、インバータ回路で直流電圧を高周波電圧に変換するすべての電源装置に適用可能である。
【0047】
本発明に係る電源装置は、上記した実施形態に限定されるものではない。本発明に係る電源装置の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【0048】
Ａ１：溶接電源装置、１：直流電源、２：インバータ回路、ＴＲ１～ＴＲ４：スイッチング素子、３：トランス、４：整流回路、５：制御回路、５３：調整値算出部、５４１：Ｐ１生成部、５４２：Ｐ２生成部、５４３：Ｐ３生成部、５４４：Ｐ４生成部、５４５：周期設定部、５４６：パルス幅設定部、５４７：デッドタイム設定部、５４８：加算部、Ｂ：溶接トーチ
【図1】
【図2】
【図3】
【図4】
【図5】