特開 2022-178778 サンプルホルダ、および超伝導量子計算機

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022178778

(43)【公開日】2022-12-02

(54)【発明の名称】サンプルホルダ、および超伝導量子計算機

(51)【国際特許分類】

   H01L 23/12 20060101AFI20221125BHJP

   H01P 3/00 20060101ALI20221125BHJP

   H01P 5/08 20060101ALI20221125BHJP

【ＦＩ】

H01L23/12 E

H01L23/12 F

H01P3/00 101

H01P5/08 L

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2021085815

(22)【出願日】2021-05-21

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、国立研究開発法人新エネルギー・産業技術総合開発機構「高効率・高速処理を可能とするＡＩチップ・次世代コンピューティングの技術開発／次世代コンピューティング技術の開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】000004237

【氏名又は名称】日本電気株式会社

(74)【代理人】

【識別番号】100109313

【弁理士】

【氏名又は名称】机 昌彦

(74)【代理人】

【識別番号】100149618

【弁理士】

【氏名又は名称】北嶋 啓至

(72)【発明者】

【氏名】橋本 義仁

(72)【発明者】

【氏名】山本 剛

(72)【発明者】

【氏名】松浦 康平

【テーマコード（参考）】

5J014

【Ｆターム（参考）】

5J014AA00

(57)【要約】      （修正有）

【課題】サンプルホルダにチップが実装された場合に、チップに特定の周波数の信号を入力した際に起こる共振の共振周波数をより高くするサンプルホルダおよび超伝導量子計算機を提供する。
【解決手段】サンプルホルダは、台座と、台座に接触しているＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）とを備える。ＰＣＢは、誘電体８と、誘電体８の表面に形成された表面ＧＮＤ９と、誘電体８の裏面に形成された裏面ＧＮＤ１１と、チップが格納され、表面ＧＮＤ９から裏面ＧＮＤ１１まで貫通する貫通孔４と、貫通孔４の端面に表面ＧＮＤ９及び裏面ＧＮＤ１１を導通する導電体１４と、を有する。台座のうち貫通孔４の下側の少なくとも一部には空洞があり、空洞にはチップの面を支持する台座に導通している支持構造がある。
【選択図】図１１Ｅ

【特許請求の範囲】

【請求項1】

台座と、
前記台座に接触しているＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）と
を備え、
前記ＰＣＢは、誘電体と、前記誘電体の表面に形成された表面グラウンドと、前記誘電体の裏面に形成された裏面グラウンドと、チップが格納される、前記表面グラウンドから前記裏面グラウンドまで貫通する貫通孔と、前記貫通孔の端面に前記表面グラウンド及び前記裏面グラウンドを導通する導体と、を有し、
前記台座のうち前記貫通孔の下側の少なくとも一部には空洞があり、
前記空洞には前記チップの面を支持する、前記台座に導通している支持構造がある、
サンプルホルダ。

【請求項2】

前記支持構造において前記チップを支持する部分のうち、少なくとも一部は前記チップの前記面と平行である、
請求項１に記載のサンプルホルダ。

【請求項3】

前記支持構造は、柱である、
請求項１または２に記載のサンプルホルダ。

【請求項4】

前記支持構造は、前記空洞に設けられた複数の柱である、
請求項３に記載のサンプルホルダ。

【請求項5】

前記複数の柱は、前記空洞の四隅に設けられる、
請求項４に記載のサンプルホルダ。

【請求項6】

前記ＰＣＢは、前記誘電体の前記表面に、コプレナ導波路の芯線を有する、
請求項１から５のいずれかに記載のサンプルホルダ。

【請求項7】

前記導体は、前記貫通孔の端面のうち前記芯線の近傍の前記ＰＣＢの端面以外の部分に設けられる、
請求項６に記載のサンプルホルダ。

【請求項8】

前記芯線は、前記貫通孔の端面に接触しないような長さであり、
前記導体は、前記貫通孔の端面の全体に形成される、
請求項６に記載のサンプルホルダ。

【請求項9】

前記ＰＣＢは、さらに、前記誘電体のうち、前記表面グラウンドと前記裏面グラウンドとの間に挟まれた領域に芯線を有し、
前記誘電体の前記表面には、前記表面グラウンドの他に、前記チップと前記芯線とを電気的に接続するパッドがあり、前記パッドは前記芯線と電気的に接続される、
請求項１から５のいずれかに記載のサンプルホルダ。

【請求項10】

サンプルホルダと、
前記サンプルホルダに格納される、超伝導量子回路が形成されたチップと、
を備え、
前記サンプルホルダは、
台座と、
前記台座に接触しているＰＣＢと、
を備え、
前記ＰＣＢは、誘電体と、前記誘電体の表面に形成された表面グラウンドと、前記誘電体の裏面に形成された裏面グラウンドと、前記チップが格納される、前記表面グラウンドから前記裏面グラウンドまで貫通する貫通孔と、前記貫通孔の端面に前記表面グラウンド及び前記裏面グラウンドを導通する導体と、を有し、
前記台座のうち前記貫通孔の下側の少なくとも一部には空洞があり、
前記空洞には前記チップの面を支持する、前記台座に導通している支持構造がある、
超伝導量子計算機。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、サンプルホルダなどに関する。

【背景技術】

【0002】

超伝導量子回路は、シリコン基板などの基板の上に、Ｎｂ（ニオブ）やＡｌ（アルミニウム）などの超伝導材料を用いて形成される。ここで、基板の上に超伝導量子回路を形成したものをチップと呼ぶ。超伝導量子回路は、サンプルホルダに実装して動作させる。サンプルホルダには様々な構造のものがある。チップの実装方法として、非特許文献１に記載のようなプリント基板に対してチップの回路の面を裏返さずに実装する方法や、特許文献１に記載のような、プリント基板に対してチップの回路の面を裏返して実装する方法（フリップチップ実装）がある。以降の説明では、前者の実装方法を前提として説明する。

【0003】

例えば、金属製の台座の上にプリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、以下ＰＣＢ）を設置した構造のものがある。ＰＣＢの中央付近には貫通孔が設けられており、その貫通孔にチップを配置し、チップのパッドとＰＣＢのパッド、および、チップのグラウンドとＰＣＢのグラウンドを、それぞれＡｌなどのボンディングワイヤで電気的に接続する。このような場合、チップの裏面は金属製の台座に接触している。

【0004】

前述のようなサンプルホルダにチップが実装された場合に、チップに特定の周波数の信号を入力すると共振が起こる。ここで、この共振をチップモードの共振と称する。チップモードの共振がチップ上の超伝導量子回路と結合すると、超伝導量子回路のデコヒーレンスを引き起こす。このデコヒーレンスの影響を低減するためには、チップモードの共振周波数を可能な限り高くする。例えば、非特許文献１には、チップモードの影響を抑制するために、前述のような構造において、チップ直下の金属製の台座の一部をくり抜くことによりチップ直下に空洞を形成することが記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００２－２９９５０３号公報

【非特許文献】

【0006】

【非特許文献1】B.Lienhard, et al., “Microwave Packaging for Superconducting Qubits,” arXiv: 1906.05425v1 [quant-ph] 12 Jun 2019.

【発明の概要】

【発明が解決しようとする課題】

【0007】

サンプルホルダにチップが実装された場合に、チップに特定の周波数の信号を入力した際に起こる共振の共振周波数を、非特許文献１に記載の技術よりも高くすることが求められている。

【0008】

本開示の目的の一例は、サンプルホルダにチップが実装された場合に、チップに特定の周波数の信号を入力した際に起こる共振の共振周波数をより高くするサンプルホルダなどを提供する。

【課題を解決するための手段】

【0009】

本開示の一態様におけるサンプルホルダは、台座と、前記台座に接触しているＰＣＢと、を備え、前記ＰＣＢは、誘電体と、前記誘電体の表面に形成された表面グラウンドと、前記誘電体の裏面に形成された裏面グラウンドと、チップが格納される、前記表面グラウンドから前記裏面グラウンドまで貫通する貫通孔と、前記貫通孔の端面に前記表面グラウンド及び前記裏面グラウンドを導通する導体と、を有し、前記台座のうち前記貫通孔の下側の少なくとも一部には空洞があり、前記空洞には前記チップの面を支持する、前記台座に導通している支持構造がある。

【0010】

本開示の一態様における超伝導量子計算機は、サンプルホルダと、前記サンプルホルダに格納される、超伝導量子回路が形成されたチップと、を備え、前記サンプルホルダは、台座と、前記台座に接触しているＰＣＢとを備え、前記ＰＣＢは、誘電体と、前記誘電体の表面に形成された表面グラウンドと、前記誘電体の裏面に形成された裏面グラウンドと、前記チップが格納される、前記表面グラウンドから前記裏面グラウンドまで貫通する貫通孔と、前記貫通孔の端面に前記表面グラウンド及び前記裏面グラウンドを導通する導体と、を有し、前記台座のうち前記貫通孔の下側の少なくとも一部には空洞があり、前記空洞には前記チップの面を支持する、前記台座に導通している支持構造がある。

【発明の効果】

【0011】

本開示によれば、サンプルホルダにチップが実装された場合に、チップに特定の周波数の信号を入力した際に起こる共振の共振周波数をより高くする。

【図面の簡単な説明】

【0012】

【図1A】超伝導量子回路を形成したチップを格納するサンプルホルダの一例を示す説明図である。

【図1B】図１Ａに示すサンプルホルダの側面図である。

【図2A】ＰＣＢの上面図である。

【図2B】ＰＣＢの下面図である。

【図2C】ＰＣＢの側面図である。

【図2D】ＰＣＢの斜視図である。

【図2E】ＰＣＢの貫通孔付近の拡大図である。

【図3A】図１Ａおよび図１Ｂに示すサンプルホルダに超伝導量子回路のチップを実装した場合の構成を示す斜視図である。

【図3B】図１Ａおよび図１Ｂに示すサンプルホルダに超伝導量子回路のチップを実装した場合の構成が図３Ａに示す切断線Ａ－ＡＡを含むｘｚ平面に平行な面で切断された端面図である。

【図4A】シミュレーションで用いたチップの上面図である。

【図4B】第一のコプレナ導波路の先端付近の拡大図である。

【図5A】図４Ａおよび図４Ｂに示すチップを図１Ａおよび図１Ｂに示すサンプルホルダに実装した例を示す斜視図である。

【図5B】チップ付近の拡大図である。

【図6A】図５Ａに示すＰｏｒｔ１から高周波信号を入力した場合のＰｏｒｔ１への反射（Ｓ１１）を示す説明図である。

【図6B】図５Ａに示すＰｏｒｔ１から高周波信号を入力した場合のＰｏｒｔ２への透過（Ｓ２１）を示す説明図である。

【図7A】空洞を台座に形成したサンプルホルダの斜視図である。

【図7B】空洞を台座に形成したサンプルホルダの上面図である。

【図7C】空洞を台座に形成したサンプルホルダが、図７Ｂに示す切断線Ｂ－ＢＢを含むｘｚ平面に平行な面で切断された端面図である。

【図8】図７Ａ、図７Ｂ、図７Ｃに示すサンプルホルダに図４Ａおよび図４Ｂに示すチップを実装した場合における、図５Ａに示すＰｏｒｔ１から高周波信号を入力した場合のＰｏｒｔ１への反射（Ｓ１１）のシミュレーション結果を示す説明図である。

【図9】第一の実施形態にかかるサンプルホルダを示す説明図である。

【図10A】第一の実施形態のサンプルホルダを示す斜視図である。

【図10B】第一の実施形態のサンプルホルダの上面図である。

【図10C】第一の実施形態のサンプルホルダが、図１０Ｂに示す切断線Ｃ－ＣＣを含むｘｚ平面に平行な面で切断された端面図である。

【図11A】第一の実施形態のサンプルホルダに用いるＰＣＢの上面図である。

【図11B】第一の実施形態のサンプルホルダに用いるＰＣＢの下面図である。

【図11C】第一の実施形態のサンプルホルダに用いるＰＣＢの側面図である。

【図11D】第一の実施形態のサンプルホルダに用いるＰＣＢの斜視図である。

【図11E】第一の実施形態のサンプルホルダに用いるＰＣＢの貫通孔付近の拡大図である。

【図12】第一の実施形態かかるサンプルホルダにチップをボンディングワイヤで実装した場合のＳ１１のシミュレーション結果を示す説明図である。

【図13A】第一の実施形態の変形例にかかるＰＣＢの構造を示す上面図である。

【図13B】第一の実施形態の変形例にかかるＰＣＢが、表面ＧＮＤと裏面ＧＮＤに挟まれた領域に形成された芯線が見えるようにｘｙ平面に平行な面で切断された断面図である。

【図13C】第一の実施形態の変形例にかかるＰＣＢが図１３Ａに示す切断線Ｄ－ＤＤを含むｘｚ平面に平行な面で切断された断面の芯線付近の拡大図である。

【図13D】第一の実施形態の変形例にかかるＰＣＢの構造を示す下面図である。

【図13E】第一の実施形態の変形例にかかるＰＣＢの斜視図である。

【図13F】第一の実施形態の変形例にかかるＰＣＢの貫通孔付近の拡大図である。

【図14】第二の実施形態のサンプルホルダで用いるＰＣＢの、貫通孔近辺の拡大図である。

【図15】第二の実施形態のサンプルホルダにチップをボンディングワイヤで実装した場合の、Ｓ１１のシミュレーション結果を示す説明図である。

【図16】第二の実施形態の変形例のサンプルホルダで用いるＰＣＢの、貫通孔近辺の拡大図である。

【図17A】第三の実施形態にかかるサンプルホルダの斜視図である。

【図17B】第三の実施形態にかかるサンプルホルダの上面図である。

【図17C】第三の実施形態にかかるサンプルホルダが、図１７Ｂに示す切断線Ｅ－ＥＥを含むｘｚ平面に平行な面で切断された端面図である。

【図18】第三の実施形態にかかるＳ１１のシミュレーション結果を示す説明図である。

【図19A】第三の実施形態の別の例にかかるサンプルホルダの斜視図である。

【図19B】第三の実施形態の別の例にかかるサンプルホルダの上面図である。

【図19C】第三の実施形態の別の例にかかるサンプルホルダが図１９Ｂに示す切断線Ｆ－ＦＦを含むｘｚ平面に平行な面で切断された端面図である。

【図20】第三の実施形態の別の例にかかるＳ１１のシミュレーション結果を示す説明図である。

【図21A】第三の実施形態の変形例にかかるサンプルホルダの斜視図である。

【図21B】第三の実施形態の変形例にかかるサンプルホルダの上面図である。

【図21C】第三の実施形態の変形例にかかるサンプルホルダが図２１Ｂに示す切断線Ｇ－ＧＧを含むｘｚ平面に平行な面で切断された端面図である。

【図22】図２１Ａから図２１Ｃに示す空洞を形成した台座を用いたサンプルホルダにチップをボンディングワイヤで実装した場合のＳ１１のシミュレーション結果を示す説明図である。

【図23A】第四の実施形態にかかるサンプルホルダの斜視図である。

【図23B】第四の実施形態にかかるサンプルホルダの上面図である。

【図23C】第四の実施形態にかかるサンプルホルダが図２３Ｂに示す切断線Ｈ－ＨＨを含むｘｚ平面と平行な面で切断された端面図である。

【図24】第四の実施形態にかかるサンプルホルダにチップをボンディングワイヤで実装した場合のＳ１１のシミュレーション結果を示す説明図である。

【図25A】第四の実施形態の変形例にかかるサンプルホルダの斜視図である。

【図25B】第四の実施形態の変形例にかかるサンプルホルダの上面図である。

【図25C】第四の実施形態の変形例にかかるサンプルホルダが図２５Ｂに示す切断線Ｉ－ＩＩを含むｘｚ平面に平行な面で切断された端面図である。

【図26】図２５Ａから図２５Ｃに示す空洞を形成した台座を用いたサンプルホルダに、チップを実装した場合のＳ１１のシミュレーション結果を示す説明図である。

【図27A】第五の実施形態のサンプルホルダの斜視図である。

【図27B】第五の実施形態のサンプルホルダの上面図である。

【図27C】第五の実施形態のサンプルホルダが、図２７Ｂに示す切断線Ｊ－ＪＪを含むｘｚ平面に平行な面で切断された断面図である。

【図28A】第五の実施形態のサンプルホルダの空洞の形状例１を示す斜視図である。

【図28B】第五の実施形態のサンプルホルダの空洞の形状例１を示す上面図である。

【図28C】第五の実施形態のサンプルホルダの空洞の形状例１においてサンプルホルダの空洞付近が図２８Ｂに示す切断線Ｋ－ＫＫを含むｘｚ平面に平行な面で切断された端面図である。

【図29A】第五の実施形態のサンプルホルダの空洞の形状例２を示す斜視図である。

【図29B】第五の実施形態のサンプルホルダの空洞の形状例２を示す上面図である。

【図29C】第五の実施形態のサンプルホルダの空洞の形状例２においてサンプルホルダが、図２９Ｂに示す切断線Ｌ－ＬＬを含むｘｚ平面に平行な面で切断された断面図である。

【図30】第五の実施形態のサンプルホルダにチップを実装した系のＳ１１のシミュレーション結果を示す説明図である。

【図31A】第五の実施形態の変形例のサンプルホルダの斜視図である。

【図31B】第五の実施形態の変形例のサンプルホルダの上面図である。

【図31C】第五の実施形態の変形例のサンプルホルダが、図３１Ｂに示す切断線Ｍ－ＭＭを含むｘｚ平面と平行な面で切断された断面図である。

【図32A】第五の実施形態の変形例のサンプルホルダの空洞の形状例１を示す斜視図である。

【図32B】第五の実施形態の変形例のサンプルホルダの空洞の形状例１を示す上面図である。

【図32C】第五の実施形態の変形例のサンプルホルダの空洞の形状例１においてサンプルホルダの空洞付近が図３２Ｂに示す切断線Ｎ－ＮＮを含むｘｚ平面に平行な面で切断された端面図である。

【図33A】第五の実施形態の変形例のサンプルホルダの空洞の形状例２を示す斜視図である。

【図33B】第五の実施形態の変形例のサンプルホルダの空洞の形状例２を示す上面図である。

【図33C】第五の実施形態の変形例のサンプルホルダの空洞の形状例２においてサンプルホルダが、図３３Ｂに示す切断線Ｏ－ＯＯを含むｘｚ平面と平行な面で切断された断面図である。

【図34】第五の実施形態の変形例のサンプルホルダにチップをボンディングワイヤで実装した系のＳ１１のシミュレーション結果を示す説明図である。

【発明を実施するための形態】

【0013】

以下に図面を参照して、本開示にかかるサンプルホルダ、および超伝導量子計算機の実施形態を詳細に説明する。ただし、図面は本開示の実施形態における構成を概略的に表している。更に以下に記載される本開示の実施形態は一例であり、その本質を同一とする範囲において適宜変更可能である。また、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、以下の図面において、説明に用いない要素等については適宜図示を省略する。また、以降の説明において、グラウンドをＧＮＤと表す場合がある。例えば、表面グラウンドを表面ＧＮＤと表す。例えば、裏面グラウンドを裏面ＧＮＤと表す。

【0014】

各実施形態にかかるサンプルホルダの効果をより明確にするために、チップ直下の台座に空洞が形成されたサンプルホルダをモデル化してシミュレーションした結果と各実施形態にかかるサンプルホルダをモデル化してシミュレーションした結果と、比較する。そこで、各実施形態の詳細な説明の前に、最初に、超伝導量子回路における、チップモードの問題をより詳細に説明する。そして、各実施形態にかかるサンプルホルダとの比較対象となるサンプルホルダをモデル化してシミュレーションした結果について説明する。なお、比較対象となるサンプルホルダは、金属製の台座の上にＰＣＢを設置しているものである。さらに、このサンプルホルダは、ＰＣＢの中央付近に貫通孔が設けられている。さらに、このサンプルホルダは、チップ直下の金属製の台座の一部がくり抜かれて、チップ直下に空洞が形成されたものである。

【0015】

また、各図面において、各向きを明確にするために、３次元の座標系として、ｘ軸、ｙ軸、ｚ軸を用いて説明する。

【0016】

図１Ａは、超伝導量子回路を形成したチップを格納するサンプルホルダの一例を示す説明図である。図１Ｂは、図１Ａに示すサンプルホルダ１０１の側面図である。図１Ａのように、サンプルホルダ１０１は、金属製の台座１０２の上にＰＣＢ１０３を乗せた構成である。図１Ａにおいて、台座１０２の形状は直方体または立方体である。ＰＣＢ１０３の中央付近には、ＰＣＢ１０３を貫通する貫通孔１０４が設けられている。

【0017】

ＰＣＢ１０３の一例を図２Ａから図２Ｅに示す。図２Ａは、ＰＣＢ１０３の上面図である。図２Ｂは、ＰＣＢ１０３の下面図である。図２Ｃは、ＰＣＢ１０３の側面図である。図２Ｄは、ＰＣＢ１０３の斜視図である。図２Ｅは、ＰＣＢ１０３の貫通孔１０４付近の拡大図である。

【0018】

図２Ａから図２Ｅに示すように、ＰＣＢ１０３は、例えば、ｘｙ平面に平行に延在する板状の誘電体１０８の一方の面に表面ＧＮＤ１０９とコプレナ導波路の芯線１１０を形成し、誘電体１０８の他方の面に裏面ＧＮＤ１１１を形成した構造を有する。芯線１１０と表面ＧＮＤ１０９と裏面ＧＮＤ１１１は、導電体、例えば金属である。ここで、コプレナ導波路は、中心の導体（以降中心導体と略す。）と、中心導体の両側面側に中心導体とｘｙ平面に隙間を介して配置された２つのＧＮＤプレーンとから構成され、中心導体と２つのＧＮＤプレーンが略同一平面上に配置されている構造の導波路のことである。図２Ａおよび図２Ｅに示すコプレナ導波路の２つのＧＮＤプレーンは、表面ＧＮＤ１０９によって形成されている。図２Ａから図２Ｅに示すＰＣＢ１０３では、芯線１１０が中心導体に該当する。図２Ａから図２Ｅに示すＰＣＢ１０３では、芯線１１０の両側面側にｘｙ平面に隙間を空けて表面ＧＮＤ１０９を形成することにより、コプレナ導波路を形成している。図２Ａから図２Ｅに示す例では、ＰＣＢ１０３に８本のコプレナ導波路が形成されている。なお、図２Ｄに示すように、ＰＣＢ１０３には複数のスルーホール１１２が設けられている。これらのスルーホール１１２は、誘電体１０８を貫通しており、表面ＧＮＤ１０９と裏面ＧＮＤ１１１を電気的に接続している。例えば、誘電体１０８と表面ＧＮＤ１０９と裏面ＧＮＤ１１１を貫通する穴を形成した後、その穴の内側を金属でメッキすることにより、スルーホール１１２は作製される。図１Ａおよび図１Ｂにおいて、ＰＣＢ１０３の裏面ＧＮＤ１１１は台座１０２と接触している。したがって、金属製の台座１０２とＰＣＢ１０３の裏面ＧＮＤ１１１とＰＣＢ１０３のスルーホール１１２とＰＣＢ１０３の表面ＧＮＤ１０９は電気的に接続されている。また、ＰＣＢ１０３の中央付近に設けられている貫通孔１０４は、例えば、サンプルホルダ１０１に実装される超伝導量子回路のチップと同じ形状、すなわち長方形または正方形の形状をしている。また、貫通孔１０４の内側にチップが入るようにするため、貫通孔１０４の面積はチップの面積よりも広い。

【0019】

つぎに、図１Ａおよび図１Ｂに示すサンプルホルダ１０１に超伝導量子回路のチップ１０７を実装した場合の構成を図３Ａおよび図３Ｂに示す。図３Ａは、図１Ａおよび図１Ｂに示すサンプルホルダ１０１に超伝導量子回路のチップ１０７を実装した場合の構成を示す斜視図である。図３Ｂは、図１Ａおよび図１Ｂに示すサンプルホルダ１０１に超伝導量子回路のチップ１０７を実装した場合の構成が図３Ａに示す切断線Ａ－ＡＡを含むｘｚ平面に平行な面で切断された端面図である。図３Ａおよび図３Ｂにおいて、図２Ａから図２Ｅに示すＰＣＢ１０３が用いられている。図３Ａおよび図３Ｂのように、ＰＣＢ１０３の貫通孔１０４の内側にチップ１０７を入れて台座１０２の上にチップ１０７を置き、チップ１０７のパッドとＰＣＢ１０３の芯線１１０をＡｌ（アルミニウム）などのボンディングワイヤ１１３で電気的に接続し、チップ１０７のＧＮＤプレーンとＰＣＢの表面ＧＮＤ１０９をＡｌなどのボンディングワイヤ１１３で電気的に接続する。なお、ここでチップ１０７のパッドとは、チップ１０７に形成された、信号入出力用の端子のことである。図３Ａおよび図３Ｂに示す例において、チップ１０７の裏面（図３Ｂにおけるチップ１０７の下側の面）は金属製の台座１０２に接触している。

【0020】

図１Ａおよび図１Ｂに示すサンプルホルダ１０１にチップ１０７を実装した場合に、チップ１０７に特定の周波数の信号を入力すると共振が起こる。このチップモードの共振の原因を特定するために電磁界解析ソフトウエアを用いたシミュレーションを行う。ここでは、アンシス・ジャパン株式会社製のＡＮＳＹＳ（登録商標） ＨＦＳＳを用いてシミュレーションを行う。なお、以降のシミュレーションにおいても同じツールを用いてシミュレーションを行う。

【0021】

チップを図４Ａおよび図４Ｂに示す。図４Ａは、シミュレーションで用いたチップ１０７の上面図である。図４Ｂは、第一のコプレナ導波路７１の先端付近の拡大図である。図４Ａに示すように、チップ１０７は長方形または正方形の形状をしており、チップ１０７の各辺の長さをそれぞれｖ、ｗとする。以降の説明でシミュレーションにおいては、チップ１０７の形状を正方形とし、チップ１０７の各辺の長さをｖ＝ｗ＝５［ｍｍ］（ミリメートル）とした。また、シミュレーションで用いたチップ１０７には、厚さ３８０［μｍ］（マイクロメートル）のシリコン基板の上に、厚さ２００［ｎｍ］（ナノメートル）の金属膜を積層し、金属膜の所定の部分を除去することにより、回路パターンが形成される。図４Ａおよび図４Ｂに示すチップ１０７には、第一のコプレナ導波路７１と第二のコプレナ導波路７２が形成されている。第一のコプレナ導波路７１と第二のコプレナ導波路７２は同一の形状である。第一のコプレナ導波路７１および第二のコプレナ導波路７２の特性インピーダンスは５０［Ω］（オーム）に設計されており、長さは１［ｍｍ］である。図４Ｂに、第一のコプレナ導波路７１の先端付近の拡大図を示す。図４Ｂのように、第一のコプレナ導波路７１の先端はＧＮＤプレーン７３とは接触していない。図４Ａのように、第一のコプレナ導波路７１と第二のコプレナ導波路７２は接続されていない。同様に、第二のコプレナ導波路７２の先端も、ＧＮＤプレーン７３とは接触していない。第一の芯線７４の一端は第一のパッド７６に接続されており、第二の芯線７５の一端は第二のパッド７７に接続されている。

【0022】

図４Ａおよび図４Ｂに示すチップ１０７を図１Ａおよび図１Ｂに示すサンプルホルダ１０１に実装した例を図５Ａおよび図５Ｂに示す。図５Ａは、図４Ａおよび図４Ｂに示すチップ１０７を図１Ａおよび図１Ｂに示すサンプルホルダ１０１に実装した例を示す斜視図である。図５Ｂは、チップ１０７付近の拡大図である。図５Ａおよび図５Ｂのように、チップ１０７の第一のパッド７６はＰＣＢ１０３の第一の芯線１１０ａにＡｌのボンディングワイヤ１１３で電気的に接続されている。また、チップ１０７の第二のパッド７７はＰＣＢ１０３の第二の芯線１１０ｂにＡｌのボンディングワイヤ１１３で電気的に接続されており、チップ１０７のＧＮＤプレーン７３はＰＣＢ１０３の表面ＧＮＤ１０９にＡｌのボンディングワイヤ１１３で電気的に接続されている。図５Ａのように、ＰＣＢ１０３の第一の芯線１１０ａの、チップ１０７の第一のパッド７６と接続されている端とは別の端を、Ｐｏｒｔ１とする。一方、ＰＣＢ１０３の第二の芯線１１０ｂの、チップ１０７の第二のパッド７７と接続されている端とは別の端を、Ｐｏｒｔ２とする。シミュレーションでは、例えばＰｏｒｔ１から高周波信号を入力した場合の、Ｐｏｒｔ１への反射とＰｏｒｔ２への透過を計算する。ここで、Ｐｏｒｔ１への反射をＳ１１とし、Ｐｏｒｔ２への透過をＳ２１とする。

【0023】

図５Ａに示すＰｏｒｔ１から高周波信号を入力した場合のシミュレーション結果を図６Ａおよび図６Ｂに示す。図６Ａは、図５Ａに示すＰｏｒｔ１から高周波信号を入力した場合のＰｏｒｔ１への反射（Ｓ１１）を示す説明図である。図６Ｂは、図５Ａに示すＰｏｒｔ１から高周波信号を入力した場合のＰｏｒｔ２への透過（Ｓ２１）を示す説明図である。図６Ａおよび図６Ｂにおいて、横軸は、周波数（単位［ＧＨｚ］（ギガヘルツ））である。縦軸のＳ１１およびＳ２１はデシベル（［ｄＢ］）で表示されてある。すなわち、縦軸のＳ１１およびＳ２１は対数で表示されている。なお、以降のシミュレーション結果の説明においても横軸は周波数（単位［ＧＨｚ］）であり、縦軸のＳ１１やＳ２１はデシベル（［ｄＢ］）で表示される。

【0024】

図６Ａおよび図６Ｂのように、いくつかの特定の周波数の信号を入力した場合に、Ｓ２１が非常に大きくなり、Ｓ１１が非常に小さくなる。図４Ａおよび図４Ｂに示したように、チップ１０７の第一のコプレナ導波路７１と第二のコプレナ導波路７２は接続されていない。このため、信号がＰｏｒｔ１へ入力されても、その信号がＰｏｒｔ２へ透過しないことが予想される。しかしながら、図６Ｂのシミュレーション結果が示すように、いくつかの特定の周波数の信号をＰｏｒｔ１から入力した場合、Ｓ２１が非常に大きくなる。例えば、図６Ｂのシミュレーション結果によれば、Ｐｏｒｔ１から８．９［ＧＨｚ］の信号を入力したときのＳ２１は約－１．９［ｄＢ］である。すなわち、Ｐｏｒｔ１から入力された信号のエネルギーの約６５％の量がＰｏｒｔ２へ透過してしまう。そのようなＳ２１が非常に大きくなる特定の周波数において、図６Ａに示すシミュレーション結果によれば、Ｓ１１は非常に小さくなることが分かる。

【0025】

以上のことから、図６Ａおよび図６Ｂに示すシミュレーション結果によれば、次のようなことが分かる。すなわち、図５Ａおよび図５Ｂのような、超伝導量子回路のチップ１０７をサンプルホルダ１０１に実装した系において、チップ１０７の表面のＧＮＤプレーン７３と金属製の台座１０２に挟まれた空間、すなわちシリコン基板が、空洞共振器を形成してしまう。そして、チップ１０７の第一のコプレナ導波路７１と第二のコプレナ導波路７２は、この空洞共振器と結合する。そのため、この空洞共振器の共振周波数に等しい周波数の信号が例えばＰｏｒｔ１からチップに入力されると、空洞共振器の共振が励振されてしまう。そして、シリコン基板内に定在波が立ち、電磁場のエネルギーが蓄積される。チップ１０７の第二のコプレナ導波路７２もこの空洞共振器と結合しているため、シリコン基板内に蓄積された電磁場のエネルギーの一部が、チップ１０７の第二のコプレナ導波路７２を通ってＰｏｒｔ２へ透過してしまう。

【0026】

このような現象は、チップ１０７に形成されている回路の種類によらず、図３Ａおよび図３Ｂに示す系において起こり得る。チップ１０７に図４Ａおよび図４Ｂのようなコプレナ導波路７１および７２が形成されている場合に限らず、チップ１０７に任意の超伝導量子回路が形成されている場合であっても、このような現象は起こり得る。図３のような実装系において、チップ１０７の表面のＧＮＤプレーン７３と金属製の台座１０２に挟まれた空間、すなわちシリコン基板が、空洞共振器を形成してしまうことに起因する共振を、本明細書ではチップモードの共振と称する。

【0027】

図６Ａおよび図６Ｂのシミュレーション結果において、Ｓ２１が非常に大きくなりＳ１１が非常に小さくなるいくつかの特定の周波数を、以下ではチップモードの共振周波数と称する。チップモードの共振周波数に等しい周波数、あるいは近い周波数の信号をチップ１０７に入力すると、チップモードの共振が発生する。そして、図６Ａおよび図６Ｂのシミュレーション結果によれば、図５Ａおよび図５Ｂに示す系では、チップモードの最低の共振周波数は８．９［ＧＨｚ］である。超伝導量子回路を形成したチップ１０７を図１Ａおよび図１Ｂに示すサンプルホルダ１０１に実装した、図３Ａおよび図３Ｂに示す系において、チップモードがチップ１０７に形成されている超伝導量子回路と結合すると、超伝導量子回路のデコヒーレンスを引き起こす。このデコヒーレンスの影響を低減するためには、チップモードの共振周波数を可能な限り高くする必要があることが知られている。

【0028】

このことから、チップモードの共振周波数を高くする技術が求められている。例えば、比較対象となるサンプルホルダ１０１では、台座１０２の、チップ１０７の直下にあたる部分の一部をくり抜くことにより、チップ１０７の直下に空洞を形成すれば、チップモードの影響を低減できる。

【0029】

空洞を台座１０２に形成したサンプルホルダ１０１の、ＰＣＢ１０３の貫通孔１０４近辺の拡大図を図７Ａから図７Ｃに示す。図７Ａは、空洞を台座に形成したサンプルホルダ１０１の斜視図である。図７Ｂは、空洞を台座に形成したサンプルホルダ１０１の上面図である。図７Ｃは、空洞を台座に形成したサンプルホルダ１０１が、図７Ｂに示す切断線Ｂ－ＢＢを含むｘｚ平面に平行な面で切断された端面図である。図７Ａから図７Ｃのように、台座１０２には、ＰＣＢ１０３の貫通孔１０４の直下に当たる部分に空洞１０５が形成される。言い換えれば、図７Ａから図７Ｃのように、台座１０２には、サンプルホルダ１０１にチップ１０７を実装した場合のチップ１０７の直下にあたる部分に、空洞１０５が形成される。また、図７Ａから図７Ｃにおいて、空洞１０５は、チップ１０７の面積と同じ面積の底面を有する四角柱の形状である。そして、台座１０２は、空洞１０５の四隅に柱１０６を残した構造を有する。柱１０６は、例えば、金属製である。なお、図７Ｃにおいて、サンプルホルダ１０１にチップ１０７がボンディングワイヤ１１３で実装されている。

【0030】

図７Ａ、図７Ｂ、図７Ｃでは、柱１０６を明示するために、柱１０６を台座１０２と異なるパターンで表す。四隅の金属製の柱１０６は、台座１０２と一体になっており、台座１０２の一部を構成している。図７Ａから図７Ｃに示す四隅の金属製の柱１０６の二つの底面のうち上側の底面はチップ１０７の裏面に接触する。また、図７Ａ、図７Ｂにおいて、金属製の柱１０６の底面は、直角二等辺三角形である。図７Ｃに示すように、この柱１０６の底面の、等しい二辺の長さを１［ｍｍ］（ミリメートル）とし、空洞１０５の高さを３［ｍｍ］として、図７のサンプルホルダ１０１に図４Ａおよび図４Ｂのチップ１０７を実装した場合について、シミュレーションを行う。

【0031】

図８は、図７Ａ、図７Ｂ、図７Ｃに示すサンプルホルダ１０１に図４Ａおよび図４Ｂに示すチップ１０７をボンディングワイヤ１１３で実装した場合における、図５Ａに示すＰｏｒｔ１から高周波信号を入力した場合のＰｏｒｔ１への反射（Ｓ１１）のシミュレーション結果を示す説明図である。図８のシミュレーション結果によれば、図７の空洞１０５を台座１０２に形成したサンプルホルダ１０１に図４Ａおよび図４Ｂに示すチップ１０７をボンディングワイヤ１１３で実装した場合、チップモードの最低の共振周波数を１９．９［ＧＨｚ］まで高くすることができることが分かる。台座１０２に空洞１０５を形成していない場合のシミュレーション結果（図６Ａおよび図６Ｂ）ではチップモードの最低の共振周波数が８．９［ＧＨｚ］である。このことから、図７Ａ、図７Ｂ、図７Ｃの空洞１０５を台座１０２に形成したサンプルホルダ１０１を用いることにより、チップモードの共振周波数を大幅に高くすることができることが分かる。

【0032】

台座１０２に空洞１０５が形成されることによりチップモードの共振周波数を高くすることができる理由は、チップ１０７の直下に空洞１０５を形成した場合、チップ１０７の表面のＧＮＤプレーン７３と台座１０２（この場合は空洞１０５の底である）とに挟まれた空間が形成する空洞共振器の内側が、シリコン（シミュレーションでは厚さ３８０［μｍ］）と真空（シミュレーションでは厚さ３［ｍｍ］）であると推測される。これにより、台座１０２に空洞１０５を形成しない場合（つまり空洞共振器の内側がほぼシリコンだけの場合）よりも、空洞共振器の内側の実効的な誘電率が低下するためであると推測される。なお、真空の比誘電率が１であるのに対して、シリコンの比誘電率は１１．９と非常に高い。また、空洞共振器の共振周波数は、一般に、空洞共振器の内側を満たしている媒質の誘電率が低いほど高くなるという性質がある。

【0033】

このように、空洞１０５を台座１０２に形成したサンプルホルダ１０１を用いれば、チップモードの共振周波数を高くすることができる。しかしながら、チップモードの超伝導量子回路への影響を低減するためには、チップモードの共振周波数をできるだけ高くすることが求められる。また、量子計算機の実用化に向けてチップ１０７に集積する量子ビットのビット数が増加すると、５［ｍｍ］×５［ｍｍ］よりも広い面積のチップ１０７が必要になることが予測されている。チップ１０７の面積が広くなるほどチップモードの共振周波数は低下する。これはチップ１０７の面積が広くなるほどチップ１０７の表面のＧＮＤプレーン７３と台座１０２とで挟まれた空間が形成する空洞共振器の底面の寸法が大きくなるからである。したがって、図７Ａから図７Ｃのような空洞１０５を台座１０２に形成したサンプルホルダ１０１を用いても、チップ１０７の面積が広くなるほど、チップモードの共振周波数は低下し、量子回路への影響が大きくなることが予測される。以上のことから、空洞１０５を台座１０２に形成したサンプルホルダ１０１を用いた場合よりも、チップモードの共振周波数をさらに、できるだけ高くできるような技術を開発することが求められる。

【0034】

そこで、チップモードの共振周波数をより高くすることが可能な各実施形態について説明する。

【0035】

（第一の実施形態）
第一の実施形態では、台座に接触しているＰＣＢが、誘電体と、誘電体の表面に形成された表面ＧＮＤと、誘電体の裏面に形成された裏面ＧＮＤと、チップが格納される、表面ＧＮＤから裏面ＧＮＤまで貫通する貫通孔と、貫通孔の端面に表面ＧＮＤ及び裏面ＧＮＤを導通する導体と、を有する例を説明する。そして、第一の実施形態では、台座のうち貫通孔の下側の少なくとも一部には空洞があり、空洞にはチップの面を支持する、台座に導通している支持構造がある例について説明する。

【0036】

図９は、第一の実施形態にかかるサンプルホルダを示す説明図である。第一の実施形態のサンプルホルダ１は、図９のように、金属製の台座２の上にＰＣＢ３を乗せた構成である。ＰＣＢ３の中央付近には、ＰＣＢ３を貫通する貫通孔４が設けられている。台座２の形状は、特に限定されない。例えば、台座２の形状としては、直方体または立方体が挙げられる。サンプルホルダ１は、台座２の、ＰＣＢ３の貫通孔４の直下に当たる部分に、空洞５を有する。

【0037】

チップの回路面の高さとＰＣＢ３の表面の高さを可能な限りそろえることにより、ワイヤボンディングし易くすることができ、ボンディングワイヤを短くすることができる。なお、ボンディングワイヤが短いほど、電気特性が良くなる。また、ＰＣＢ３に貫通孔４を形成することにより、チップモードの共振周波数を高くすることができる。チップの裏面（回路面と反対の面）に誘電体や導電体が存在すると、チップモードの共振周波数が低下してしまう。そのため、チップモードの共振周波数を高くするためには、チップの裏面は可能な限り、真空に接触するようにする。ＰＣＢ３に貫通孔４を形成しないで、ＰＣＢ３の上にチップを配置すると、チップの裏面にＰＣＢ３の誘電体または導電体が接触してしまうので、チップモードの共振周波数を高くすることができない。そこで、第一の実施形態では、ＰＣＢ３に貫通孔４を形成し、その貫通孔４の中にチップを配置し、さらに、チップの直下の台座２に空洞５を形成することにより、チップの裏面の可能な限り広い面積が真空と接触するような構造である。

【0038】

第一の実施形態のサンプルホルダ１の、ＰＣＢ３の貫通孔４近辺の拡大図を図１０Ａから図１０Ｃに示す。図１０Ａは、第一の実施形態のサンプルホルダ１を示す斜視図である。図１０Ｂは、第一の実施形態のサンプルホルダ１の上面図である。図１０Ｃは、第一の実施形態のサンプルホルダ１が、図１０Ｂに示す切断線Ｃ－ＣＣを含むｘｚ平面に平行な面で切断された端面図である。なお、図１０Ｃにおいて、第一の実施形態のサンプルホルダ１にチップ７がボンディングワイヤ１３で実装されている。

【0039】

サンプルホルダ１は、台座２のうち貫通孔４の下側の少なくとも一部には空洞５がある。図１０Ａから図１０Ｃにおいて、サンプルホルダ１は、台座２の、ＰＣＢ３の貫通孔４の直下に当たる部分に空洞５を有する。言い換えれば、図１０Ａから図１０Ｃにおいて、サンプルホルダ１は、台座２の、サンプルホルダ１にチップ７をボンディングワイヤ１３で実装した場合のチップ７の直下にあたる部分に、空洞５を有する。空洞５の形状は特に限定されない。例えば、空洞５の底面は、平面であってもよいし、平面以外であってもよい。空洞５の側面は、平面であってもよいし、平面以外であってもよい。例えば、空洞５の側面や空洞５の底面に、くぼみなどがあってもよい。図１０Ａから図１０Ｃにおいて、空洞５は、四角柱の形状である。より具体的に、図１０Ａから図１０Ｃにおいて、空洞５は、各辺の長さがａおよびｂである四角形の底面を有し、高さがｄである四角柱の形状である。さらに、空洞５には、チップ７の面を支持する、台座に導通している支持構造がある。支持構造の材質は、例えば、金属製である。具体的に、支持構造の材質は、例えば、金属の粒やフィラーを混ぜた樹脂などの、金属を含む混合物などであってもよい。

【0040】

また、支持構造の形状は、特に限定されない。例えば、図１０Ａから図１０Ｃにおいて、支持構造は、柱６であってもよい。図示しないが、支持構造は、例えば、空洞５の側面から延びる出っ張りなどであってもよい。または、図示しないが、支持構造は、例えば、直線状にない３支点などであってもよい。または、図示しないが、支持構造は、空洞５の底面から剣山のように伸びる構造であってもよい。

【0041】

ここで、支持構造として、図１０Ａから図１０Ｃに示す柱６を例に挙げて説明する。柱６の数と柱６の形状とは、特に限定されない。以降の実施形態においても同様である。図１０Ａから図１０Ｃにおいて、複数の柱６が、空洞５に設けられている。より具体的に、空洞５の四隅に導電体である柱６が配置されている。

【0042】

図１０Ａから図１０Ｃでは、柱６を明示するために、柱６を台座２と異なるパターンで示す。なお、図１０Ａから図１０Ｃの空洞５は、図７Ａから図７Ｃを示す空洞１０５と同様の構造である。すなわち、四隅の柱６の底面は直角二等辺三角形の形状である。この柱６の底面の、等しい二辺（等辺）の長さはｓである。柱６の高さはｄである。四隅の導電体の柱６は台座２と電気的に接触している。図１０Ａから図１０Ｃに示す四本の導電体の柱６は、台座２と別体であってもよい。もしくは、図１０Ａから図１０Ｃに示す柱６は、台座２と同じ材質であってもよい。すなわち、台座２と柱６とが一体になっていてもよい。サンプルホルダ１にチップ７をボンディングワイヤ１３で実装した際に、四隅の柱６の上側の底面はチップ７の裏面に接触する。

【0043】

ここで、柱６を用いる場合の効果について説明する。柱６がない場合、チップ７が空洞５に落下してしまうことが懸念される。チップ７とＰＣＢ３はボンディングワイヤで接続される。このため、柱６が無くともチップ７が空洞５に落下しない可能性はあるが、振動などでチップ７が空洞５に落下したり、一部のボンディングワイヤが外れることによりチップ７が空洞５に落下する恐れがある。よって、金属製の柱６を設けることにより、チップ７の空洞５への落下を防ぎ、ボンディングワイヤのはずれを防止することができる。また、金属製の柱６は、チップ７と台座２の熱パスを強化することができる。超伝導量子回路のチップ７は、冷凍機で１０［ｍＫ］（ミリケルビン）程度に冷却して動作させるが、一般に、台座２は冷凍機のコールドステージ（最も冷えているところ）と熱接触する。すなわち、台座２は非常に低い温度になる。そして、台座２とチップ７の間の熱パスが強いほど、換言すると、台座２とチップ７の間の熱抵抗が小さいほど、チップ７がよく冷える。チップ７が良く冷えてくれないと、チップ７に形成された量子回路のよい性能を引き出すことができないため、チップ７を可能な限り低い温度に冷やすことが望ましい。そのため、台座２とチップ７の間の熱抵抗は可能な限り小さい方が好ましい。そして、金属製の柱６は、台座２とチップ７の間の熱抵抗を小さくすることができる。

【0044】

例えば、チップ７と台座２の間の熱パスを最も強化するために台座２に空洞５を形成しない構造が考え得る。しかしながら、台座２に空洞５を形成しない場合、チップモードの問題がある。そこで、チップモードの問題を解消するために台座２に空洞５を形成する場合、柱６の上側の面の一部をチップ７の裏面と平行にする。すなわち、支持構造においてチップ７を支持する部分のうち、少なくとも一部がチップ７の裏面と平行である。これにより、熱抵抗を小さくすることができる。

【0045】

図１１Ａは、第一の実施形態のサンプルホルダ１に用いるＰＣＢ３の上面図である。図１１Ｂは、第一の実施形態のサンプルホルダ１に用いるＰＣＢ３の下面図である。図１１Ｃは、第一の実施形態のサンプルホルダ１に用いるＰＣＢ３の側面図である。図１１Ｄは、第一の実施形態のサンプルホルダ１に用いるＰＣＢ３の斜視図である。図１１Ｅは、第一の実施形態のサンプルホルダ１に用いるＰＣＢ３の貫通孔４付近の拡大図である。

【0046】

図１１Ａおよび図１１Ｅに示すように、ＰＣＢ３は、例えば、ｘｙ平面に平行に延在する板状の形状の誘電体８を有する。ＰＣＢ３は、誘電体８の一方の面（表面）に表面ＧＮＤ９とコプレナ導波路の芯線１０を形成した構造である。ＰＣＢ３は、誘電体８の他方の面（裏面）に裏面ＧＮＤ１１を形成した構造である。芯線１０と表面ＧＮＤ９と裏面ＧＮＤ１１は、導電体、例えば金属である。その金属の例としては、Ｃｕ（銅）や、Ａｕメッキ（金メッキ）を施したＣｕなどが挙げられる。図１１Ａでは、ＰＣＢ３に８本のコプレナ導波路が形成されている。コプレナ導波路については、図２Ａで説明した通りである。ただし、ＰＣＢ３に形成するコプレナ導波路の本数は、特に限定されず、任意の本数であってよい。なお、図１１Ｄに示すように、ＰＣＢ３には複数のスルーホール１２が設けられている。これらのスルーホール１２は、誘電体８を貫通しており、表面ＧＮＤ９と裏面ＧＮＤ１１を電気的に接続する。スルーホール１２は、例えば、誘電体８と表面ＧＮＤ９と裏面ＧＮＤ１１を貫通する穴を形成した後、穴の内側を金属でメッキすることにより、作製される。

【0047】

図９において、ＰＣＢ３の裏面ＧＮＤ１１は台座２と接触している。したがって、金属製の台座２とＰＣＢ３の裏面ＧＮＤ１１とＰＣＢ３のスルーホール１２とＰＣＢ３の表面ＧＮＤ９は電気的に接続されている。また、ＰＣＢ３の中央付近には貫通孔４が設けられている。この貫通孔４は、例えば、サンプルホルダ１に実装される超伝導量子回路のチップ７と同じ形状、すなわち長方形または正方形の形状であってもよい。また、チップ７が貫通孔４の内側に入るようにするため、貫通孔４の面積はチップ７の面積よりも広い。

【0048】

また、第一の実施形態のサンプルホルダ１に用いるＰＣＢ３は、貫通孔４の端面に表面ＧＮＤ９及び裏面ＧＮＤ１１を導通する導体を有する。図１１Ｅにおいて、この導体は、導電体１４である。より具体的に、第一の実施形態のサンプルホルダ１に用いるＰＣＢ３の特徴は、図１１Ｅのように、ＰＣＢ３の貫通孔４において、貫通孔４の端面に導電体１４を形成することにより、ＰＣＢ３の表面ＧＮＤ９と裏面ＧＮＤ１１を電気的に接続したことである。すなわち、ＰＣＢ３の芯線１０の近傍のＰＣＢ３の端面には導電体１４を形成していない。よって、導電体１４は、貫通孔４の端面のうち芯線１０の近傍のＰＣＢ３の端面以外の部分に設けられる。これにより、ＰＣＢ３の芯線１０とＰＣＢ３の各ＧＮＤとが電気的に接触するのを防ぐ。貫通孔４の端面に形成する導電体１４は、例えば金属である。より具体的に、導電体１４は、Ｃｕや、Ａｕメッキを施したＣｕなどである。また、導電体１４は、超伝導量子回路を動作させる１０［ｍＫ］（ミリケルビン）程度の極低温環境において超伝導体になる材料、例えばＰｂ（鉛）などが用いられてもよい。

【0049】

図９に示す第一の実施形態のサンプルホルダ１にチップ７をボンディングワイヤ１３で実装した系の、Ｓ１１のシミュレーション結果を図１２に示す。ここで、Ｓ１１とは、前述と同様に、図１１Ａに示すＰｏｒｔ１から高周波信号を入力した場合のＰｏｒｔ１への反射である。図１２は、第一の実施形態かかるサンプルホルダ１にチップ７をボンディングワイヤ１３で実装した場合のＳ１１のシミュレーション結果を示す説明図である。なお、図１２におけるシミュレーションでは、ａ＝５［ｍｍ］、ｂ＝５［ｍｍ］、ｄ＝３［ｍｍ］、ｓ＝１［ｍｍ］とした。

【0050】

図１２のように、チップモードの最低の共振周波数は、３６．６［ＧＨｚ］である。よって、図１２のように、チップモードの最低の共振周波数を、図７Ａから図７Ｃに示すサンプルホルダ１０１を用いてシミュレーションした図８に示すシミュレーション結果よりも高くすることができる。第一の実施形態のサンプルホルダ１を用いることによりチップモードの共振周波数をより高くすることができたのは、次のような理由であると考えられる。図７Ａから図７Ｃに示すサンプルホルダ１０１の例では、チップモードの共振が発生しているときに生成される定在波の電場が、チップ１０７のシリコン基板内にとどまらず、ＰＣＢ１０３の貫通孔１０４の端面を通って誘電体１０８の内部まで広がってしまう。これに対して、第一の実施形態のサンプルホルダ１の場合、ＰＣＢ３の貫通孔４の端面に導電体１４を形成してＰＣＢ３の表面ＧＮＤ９と裏面ＧＮＤ１１を電気的に接続したことにより、チップモードの共振が発生しているときに生成される定在波の電場が、ＰＣＢ３の誘電体８の内部まで広がるのを抑制できる。このため、第一の実施形態によれば、実質的に空洞共振器の寸法を小さくすることができると考えられる。

【0051】

なお、第一の実施形態において、例えばサンプルホルダ１に実装するチップ７が長方形の形状をしており、チップ７の短辺の長さをｖ、チップ７の長辺の長さをｗとする。このような場合、図１０Ａから図１０Ｃに示す空洞５において例えばａ＜ｂであることが好ましく、かつ、ａはｖ以上、ｂはｗ以上であることが好ましい。そのようにしないと、チップ７の裏面と台座２との接触面積が増えてしまい、チップモードの共振周波数が低下してしまうからである。

【0052】

また、この場合、第一の実施形態のＰＣＢ３の貫通孔４の形状は、特に限定されないが、長方形であることがより好ましい。図１１Ａおよび図１１Ｂに示す通り、ＰＣＢ３の貫通孔４の短辺の長さをｘ１、貫通孔４の長辺の長さをｙ１とした場合、チップ７が貫通孔４の内側に入らなければならない。このため、ｖ＜ｘ１かつｗ＜ｙ１であることが必要である。さらに、ｘ１とｙ１が短いほど、空洞共振器の実質的な寸法を小さくできため、チップモードの共振周波数を高くすることができる。このように、ｘ１は１．２ｖ以下であり、１．１ｖ以下であることが、より好ましい。同様の理由から、ｂは１．２ｗ以下であることが好ましく、１．１ｗ以下であることが、より好ましい。

【0053】

一方、チップ７が正方形の形状をしており、チップ７の一辺の長さがｖである場合、図１０Ａから図１０Ｃに示す空洞５において、ａ＝ｂであることが好ましく、かつ、ａはｖ以上であることが好ましい。また、この場合、第一の実施形態にかかるＰＣＢ３の貫通孔４は正方形であることが好ましく、ＰＣＢ３の貫通孔４の一辺の長さをｘ１とした場合、チップ７が貫通孔４の内側に入らなければならないため、ｖ＜ｘ１であることが必要である。さらに、ｘ１が短いほどチップモードの共振周波数を高くすることができるので、ｘ１は１．２ｖ以下であることが好ましく、１．１ｖ以下であることが、より好ましい。

【0054】

また、シミュレーションによれば、空洞５の高さｄを大きくするほどチップモードの共振周波数が高くなるが、ある程度までｄを大きくすると、それ以上ｄを大きくしてもチップモードの共振周波数がほとんど変わらなくなる。そのため、第一の実施形態において、サンプルホルダ１に実装するチップ７の厚さをｔとした場合、図１０Ａから図１０Ｃに示す空洞５の高さｄは２ｔ以上であることが好ましく、３ｔ以上であることがより好ましく、５ｔ以上であることがさらに好ましい。

【0055】

また、第一の実施形態において、図１０Ａから図１０Ｃに示す四隅の柱６の底面積が小さいほど、チップ７の裏面と台座２との接触面積を減らせるため、チップモードの共振周波数を高くすることができる。そのため、サンプルホルダ１に実装するチップ７が長方形であり、チップ７の短辺の長さをｖとした場合、ｓは０．５ｖ以下であることが好ましい。さらに、ｓは０．３ｖ以下であることが好ましく、０．２ｖ以下であることがより好ましい。一方、サンプルホルダ１に実装するチップ７が正方形であり、チップ７の一辺の長さをｖとした場合、ｓは０．５ｖ以下であることが好ましい。さらに、ｓは、０．３ｖ以下であることが好ましく、０．２ｖ以下であることがより好ましい。

【0056】

［第一の実施形態の変形例］
第一の実施形態では、ＰＣＢ３が、金属層を２層有する例を説明した。ＰＣＢ３の金属層は、２層に限らず、３層以上であってもよい。第一の実施形態の変形例では、ＰＣＢ３の金属層が３層以上の場合について説明する。

【0057】

図１３Ａは、第一の実施形態の変形例にかかるＰＣＢ３の構造を示す上面図である。図１３Ｂは、第一の実施形態の変形例にかかるＰＣＢ３が、表面ＧＮＤ９と裏面ＧＮＤ１１に挟まれた領域に形成された芯線が見えるようにｘｙ平面に平行な面で切断された断面図である。なお、図１３Ｂに示す断面図は、ＰＣＢ３が図１３Ｃに示す切断線Ｐ－ＰＰを含むｘｙ平面に平行な面）付近で切断された断面図である。図１３Ｃは、第一の実施形態の変形例にかかるＰＣＢ３が図１３Ａに示す切断線Ｄ－ＤＤを含むｘｚ平面に平行な面で切断された断面の芯線１０付近の拡大図である。図１３Ｄは、第一の実施形態の変形例にかかるＰＣＢ３の構造を示す下面図である。図１３Ｅは、第一の実施形態の変形例にかかるＰＣＢ３の斜視図である。図１３Ｆは、第一の実施形態の変形例にかかるＰＣＢ３の貫通孔４付近の拡大図である。第一の実施形態の変形例のサンプルホルダ１は、図９のように、金属製の台座２の上にＰＣＢ３を乗せた構成である。台座２には、図１０Ａから図１０Ｃと同様の形状の空洞５を形成する。前述の通り、第一の実施形態のサンプルホルダ１では、図１１Ａから図１１ＥのＰＣＢ３を用いる。図１１Ａから図１１ＥのＰＣＢ３は、金属層を２層有する。具体的には、図１１Ａから図１１ＥのＰＣＢ３は、表面ＧＮＤ９と芯線１０が形成されている金属層と、裏面ＧＮＤ１１が形成されている金属層との、計２層の金属層を有する。一方、第一の実施形態の変形例では、金属層を３層以上有するＰＣＢ３を用いる。

【0058】

図１３Ｃのように、ＰＣＢ３は、例えば、ｘｙ平面に平行に延在する板状の形状の誘電体８の一方の面に表面ＧＮＤ９を形成した構造である。また、ＰＣＢ３は、誘電体８の他方の面に裏面ＧＮＤ１１を形成した構造である。さらに、ＰＣＢ３は、誘電体８の内部、すなわち、表面ＧＮＤ９と裏面ＧＮＤ１１に挟まれた領域に、芯線１０を形成した構造である。このような構造の線路は、一般に、ストリップラインと呼ばれる。

【0059】

図１３Ａのように、ＰＣＢ３の上側の面には、表面ＧＮＤ９、入出力パッド１５、ボンディングパッド１６が形成されている。入出力パッド１５は、ＰＣＢ３の芯線１０と外部の計測器などとを接続し、信号の入出力に用いるためのパッドである。ボンディングパッド１６は、ＰＣＢ３の芯線１０とチップ７のパッドとをボンディングワイヤ１３などで接続するためのパッドである。ＰＣＢ３の上側の面に形成された入出力パッド１５およびボンディングパッド１６と、表面ＧＮＤ９と裏面ＧＮＤ１１に挟まれた領域に形成された芯線１０とは、電気的に接続されている。なお、図１３Ａの上面図では、芯線１０は、表面ＧＮＤ９に隠れているため見えない。一方、図１３Ｂには、芯線１０付近でｘｙ平面に平行な面で切断した断面図を示す。図１３Ａから図１３Ｆでは、ＰＣＢ３に４本のストリップラインが形成されている。ただし、ＰＣＢ３に形成されるストリップラインの本数は、特に限定されず、任意の本数でよい。なお、図１３Ｂ、図１３Ｃ、図１３Ｅに示すように、ＰＣＢ３には複数のスルーホール１２が設けられている。これらのスルーホール１２は、誘電体８を貫通しており、表面ＧＮＤ９と裏面ＧＮＤ１１を電気的に接続している。また、ＰＣＢ３の中央付近には貫通孔４が設けられている。図１３Ｆに示したように、ＰＣＢ３の貫通孔４において、貫通孔４の端面に導電体１４を形成することにより、ＰＣＢ３の表面ＧＮＤ９と裏面ＧＮＤ１１を電気的に接続されている。

【0060】

３層以上の金属層を有するＰＣＢ３であっても、図１３Ｆに示すように、貫通孔４の端面に導電体１４を形成することにより、ＰＣＢ３を図１０Ａから図１０Ｃと同様の台座２の上に乗せたサンプルホルダ１は、第一の実施形態と同様の効果を奏する。

【0061】

なお、第一の実施形態およびその変形例において、柱６の形状を、底面が直角二等辺三角形の三角柱としたが、柱６の形状は三角柱でなくてもよい。柱６の形状が、例えば四角柱などの柱の底面が多角形であってもよいし、柱の底面が多角形でなくてもよい。柱の形状に関係なく、第一の実施形態およびその変形例で述べた効果を奏する。

【0062】

（第二の実施形態）
第二の実施形態について図面を参照して詳細に説明する。以下、第二の実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。

【0063】

第二の実施形態のサンプルホルダ１は、第一の実施形態で説明した図９のように、台座２の上にＰＣＢ３を乗せた構成を有する。台座２には、図１０Ａから図１０Ｃに示す空洞５と同様の形状の空洞５を形成する。

【0064】

図１４は、第二の実施形態のサンプルホルダ１で用いるＰＣＢ３の、貫通孔４近辺の拡大図である。第一の実施形態で用いたＰＣＢ３と第二の実施形態で用いるＰＣＢ３との違いは次の点である。第一の実施形態で説明したＰＣＢ３では、図１１Ｅのように、ＰＣＢ３の貫通孔４の端面に導電体１４を形成するが、ＰＣＢ３の芯線１０の付近のＰＣＢ３の端面には導電体１４を形成していない。これにより、ＰＣＢ３の芯線１０とＰＣＢ３のＧＮＤとが電気的に接触するのを防ぐ。これに対して、第二の実施形態で用いる図１４のＰＣＢ３では、ＰＣＢ３の芯線１０を第一の実施形態よりも少し短くすることにより、ＰＣＢ３の芯線１０が貫通孔４の端面に接触しないようにしてある。すなわち、ＰＣＢ３の芯線１０は、誘電体の表面に、貫通孔４の端面に接触しないような長さで形成される。そして、ＰＣＢ３は、ＰＣＢ３の貫通孔４の端面全体に導電体１４を形成する。これにより、ＰＣＢ３の表面ＧＮＤ９と裏面ＧＮＤ１１を電気的に接続する。このような構造にすることにより、ＰＣＢ３の芯線１０とＰＣＢ３のＧＮＤとが電気的に接触することを防ぎつつ、ＰＣＢ３の貫通孔４の端面全体に導電体１４を形成することができる。

【0065】

ここで、第二の実施形態の効果を説明する。第一の実施形態においては、チップモードの共振が発生しているときに生成される定在波の電場がＰＣＢ３の誘電体８の内部に広がるのを、抑制する効果がある。しかしながら、ＰＣＢ３の芯線１０の付近のＰＣＢ３の端面には導電体１４を形成しなかったため、ＰＣＢ３の端面の導電体１４が形成されていない部分、つまりＰＣＢ３の貫通孔４の端面の誘電体８が露出している部分、を通って電場の一部がＰＣＢ３の誘電体８の内部に漏れてしまうことが考えられる。一方、第二の実施形態においては、ＰＣＢ３の貫通孔４の端面全体に導電体１４を形成するため、チップモードの共振が発生しているときに生成される定在波の電場がＰＣＢ３の誘電体８の内部に広がるのを第一の実施形態よりもさらに抑制でき、チップモードの共振周波数をさらに高くすることができる。

【0066】

図１５は、第二の実施形態のサンプルホルダ１にチップ７をボンディングワイヤ１３で実装した場合の、Ｓ１１のシミュレーション結果を示す説明図である。図１５に示すように、チップモードの最低の共振周波数を、第一の実施形態よりも高い３６．８［ＧＨｚ］まで高くすることができる。このように、第二の実施形態のサンプルホルダ１は、第一の実施形態のサンプルホルダ１よりもチップモードの共振周波数をより高くすることができるという効果がある。

【0067】

［第二の実施形態の変形例］
第二の実施形態の変形例のサンプルホルダ１は、図９のように、金属製の台座２の上にＰＣＢ３を乗せた構成である。台座２には、図１０Ａから図１０Ｃに示す例と同様の形状の空洞５を形成する。そして、第二の実施形態の変形例では、金属層を３層以上有するＰＣＢ３を用いる。金属層を３層以上有するＰＣＢ３の例として、金属層を３層有するＰＣＢ３の構成例を図１６に示す。

【0068】

図１６は、第二の実施形態の変形例のサンプルホルダ１で用いるＰＣＢ３の、貫通孔４近辺の拡大図である。第一の実施形態の変形例で説明したＰＣＢ３（図１３）と第二の実施形態の変形例で説明した図１６のＰＣＢ３の違いは次の点である。第一の実施形態の変形例で説明したＰＣＢ３では、図１３Ｆのように、ＰＣＢ３の貫通孔４の端面に導電体１４を形成するが、ＰＣＢ３のボンディングパッド１６の付近のＰＣＢ３の端面には導電体１４を形成していない。これにより、ボンディングパッド１６とＰＣＢ３のＧＮＤとが電気的に接触するのを防ぐ。これに対して、第二の実施形態の変形例で用いる図１６のＰＣＢ３では、ボンディングパッド１６の先端を貫通孔から少し離すことにより、ボンディングパッド１６が貫通孔４の端面に接触しないようにして、ＰＣＢ３の貫通孔４の端面全体に導電体１４を形成し、ＰＣＢ３の表面ＧＮＤ９と裏面ＧＮＤ１１を電気的に接続する。このような構造にすることにより、ボンディングパッド１６とＰＣＢ３のＧＮＤとが電気的に接触することを防ぎつつ、ＰＣＢ３の貫通孔４の端面全体に導電体１４を形成することができる。

【0069】

第一の実施形態の変形例においては、チップモードの共振が発生しているときに生成される定在波の電場がＰＣＢ３の誘電体８の内部に広がるのを抑制する効果がある。しかし、ＰＣＢ３のボンディングパッド１６の付近のＰＣＢ３の端面には導電体１４を形成しなかったため、ＰＣＢ３の端面の導電体１４が形成されていない部分、つまりＰＣＢ３の貫通孔４の端面の誘電体８が露出している部分、を通って電場の一部がＰＣＢ３の誘電体８の内部に漏れてしまうことが考えられる。一方、第二の実施形態の変形例においては、ＰＣＢ３の貫通孔４の端面全体に導電体１４を形成するため、チップモードの共振が発生しているときに生成される定在波の電場がＰＣＢ３の誘電体８の内部に広がるのを第一の実施形態の変形例よりもさらに抑制でき、チップモードの共振周波数をさらに高くすることができることが期待される。

【0070】

以上のように、３層以上の金属層を有するＰＣＢ３であっても、図１６のように貫通孔４の端面全体に導電体１４を形成することにより、そのようなＰＣＢ３を図１０Ａから図１０Ｃと同様の台座２の上に乗せたサンプルホルダ１は、第二の実施形態と同様の効果を奏する。

【0071】

なお、第二の実施形態およびその変形例において、第一の実施形態で説明した通り、柱６の形状を、底面が直角二等辺三角形の三角柱としたが、柱６の形状は三角柱でなくてもよい。柱６の形状が、例えば四角柱などの柱の底面が多角形であってもよいし、柱６の底面が多角形でなくてもよい。柱６の形状に関係なく、第二の実施形態およびその変形例で述べた効果を奏する。

【0072】

（第三の実施形態）
第三の実施形態について図面を参照して詳細に説明する。以下、第三の実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。第三の実施形態では、第一の実施形態と同様に、サンプルホルダ１が、台座２と、台座２に接触しているＰＣＢ３と、を備える。そして、第三の実施形態では、第一の実施形態１，２と同様に、ＰＣＢ３には貫通孔４があり、台座２のうち貫通孔４の下側の少なくとも一部には空洞５があり、空洞５にはチップ７の面を支持する、台座２に導通している支持構造がある。ここで、第三の実施形態では、支持構造においてチップ７を支持する部分のうち、少なくとも一部はチップ７の裏面と平行でないことを特徴とする。

【0073】

図１７Ａは、第三の実施形態にかかるサンプルホルダ１の斜視図である。図１７Ｂは、第三の実施形態にかかるサンプルホルダ１の上面図である。図１７Ｃは、第三の実施形態にかかるサンプルホルダ１が、図１７Ｂに示す切断線Ｅ－ＥＥを含むｘｚ平面に平行な面で切断された端面図である。また、図１７Ｃにおいて、サンプルホルダ１にチップ７が実装されている。

【0074】

第三の実施形態にかかるサンプルホルダ１は、台座２と、ＰＣＢ３と、を備える。すなわち、第三の実施形態のサンプルホルダ１は、図９のように、金属製の台座２の上にＰＣＢ３を乗せた構成である。第三の実施形態では、第一の実施形態および第二の実施形態と同様の、図１１の構造のＰＣＢ３を用いる。そして、第三の実施形態では、台座２に、図１７Ａから図１７Ｃのような構造の空洞５を形成する。ＰＣＢ３には、貫通孔４がある。台座２のうち貫通孔４の下側の少なくとも一部には空洞５がある。第一の実施形態および第二の実施形態と同様に、空洞５の形状は特に限定されない。例えば、空洞５の底面は、平面であってもよいし、平面以外であってもよい。空洞５の側面は、平面であってもよいし、平面以外であってもよい。例えば、空洞５の側面や空洞５の底面に、くぼみなどがあってもよい。図１７Ａから図１７Ｃにおいて、サンプルホルダ１は、台座２の、ＰＣＢ３の貫通孔４の直下に当たる部分に空洞５を有する。言い換えれば、図１７Ａから図１７Ｃにおいて、サンプルホルダ１は、台座２の、サンプルホルダ１にチップ７をボンディングワイヤ１３で実装した場合のチップ７の直下にあたる部分に空洞５を有する。図１７Ａから図１７Ｃにおいて、空洞５は、各辺の長さがａおよびｂである四角形の底面を有する、高さがｄである四角柱の形状である。

【0075】

空洞５にはチップ７の面を支持する、台座２に導通している支持構造を有する。ここでのチップ７の面は、チップ７の回路面と反対のチップ７の裏面である。前述の通り、第三の実施形態の特徴として、支持構造においてチップ７を支持する部分のうち、少なくとも一部はチップ７の裏面と平行でない。第三の実施形態では、第一の実施形態と同様に、支持構造は特に限定されない。ここで、支持構造を、柱６を例に挙げて説明する。柱６を空洞５の四隅に配置される例を用いて説明する。四隅の柱６の下側の底面は直角二等辺三角形の形状をしており、この底面の、等しい二辺の長さはｓであり、柱６の高さはｄである。四隅の導電体の柱６は台座２と電気的に接触している。図１７Ａから図１７Ｃに示す四本の導電体の柱６は、台座２と別体であってもよい。もしくは、柱６は、台座２と同じ材質でもよく、すなわち、台座２と四本の柱６とが一体になっていてもよい。

【0076】

前述の通り、図１０Ａから図１０Ｃに示す第一の実施形態における空洞５の構造との違いは、第三の実施形態においては、四隅の柱６の上側の面、すなわちサンプルホルダ１にチップ７を実装した際にチップ７の裏面に対向する面の、少なくとも一部が、チップ７の裏面と平行ではないことである。言い換えれば、四隅の柱６の上側の面の少なくとも一部が、台座２の上側の面と平行ではない。図１７Ｃに示したように、第三の実施形態のサンプルホルダ１に用いる柱６は、上部６１と下部６２を接続した構造である。上部６１と下部６２の形状は、特に限定されない。下部６２は三角柱の形状をしており、下部６２の底面は直角二等辺三角形の形状をしており、この底面の、等しい二辺の長さはｓであり、下部６２の高さはｄ１である。上部６１は三角錐の形状をしており、上部６１の底面は直角二等辺三角形の形状をしており、上部６１の高さはｄ２である。ここでｄ１＋ｄ２＝ｄである。また、例えば、上部６１の底面と下部６２の底面とは同一の形状および寸法である。この構造において、サンプルホルダ１にチップ７を実装した際に、四隅のそれぞれの柱６の少なくとも一部は、チップ７の裏面に接触する。この構造により、チップ７の裏面と導電体の柱６との接触面積を、第一の実施形態よりも減らすことができる。

【0077】

第三の実施形態のサンプルホルダ１にチップ７をボンディングワイヤ１３で実装した場合の、Ｓ１１のシミュレーション結果を図１８に示す。図１８は、第三の実施形態にかかるＳ１１のシミュレーション結果を示す説明図である。なお、図１８におけるシミュレーションでは、ａ＝５［ｍｍ］、ｂ＝５［ｍｍ］、ｄ＝３［ｍｍ］、ｄ１＝２［ｍｍ］、ｄ２＝１［ｍｍ］、ｓ＝１［ｍｍ］とした。図１８のように、チップモードの最低の共振周波数を、第一の実施形態よりも高い３７．５［ＧＨｚ］まで高くすることができる。

【0078】

このように、第三の実施形態のサンプルホルダ１は、第一の実施形態のサンプルホルダ１よりもチップモードの共振周波数を高くすることができるという効果がある。前述の第一の実施形態の場合、チップモードの共振が発生しているときに生成される定在波の電場が主にシリコン基板の中と台座２に設けた空洞５（真空）の中に広がる。しかし、四隅の柱６の直上の部分においてはチップ７の表面のＧＮＤプレーン７３と柱６に挟まれた空間がシリコンだけであり、電場が真空中に広がることができないため、この四隅の柱６の直上の部分においては実効的な誘電率が高い。これに対して、第三の実施形態の場合、四隅の柱６の上側の面の少なくとも一部をチップ７の裏面と平行ではないようにしたことにより、四隅の柱６の直上の部分では、チップ７の表面のＧＮＤプレーン７３と柱６に挟まれた空間がシリコンと真空になるため、この部分において電場が真空中も広がることができる。このため、第三の実施形態では、この四隅の柱６の直上の部分における実効的な誘電率が第一の実施形態よりも低くなるため、チップモードの共振周波数をより高くすることができると考えられる。

【0079】

第三の実施形態の別の例として、図１７Ａから図１７Ｃよりも四隅の柱６の太さｓを大きくした場合を図１９Ａから図１９Ｃに示す。図１９Ａは、第三の実施形態の別の例にかかるサンプルホルダ１の斜視図である。図１９Ｂは、第三の実施形態の別の例にかかるサンプルホルダ１の上面図である。図１９Ｃは、第三の実施形態の別の例にかかるサンプルホルダが図１９Ｂに示す切断線Ｆ－ＦＦを含むｘｚ平面に平行な面で切断された端面図である。図１９Ｃにおいて、第三の実施形態の別の例にかかるサンプルホルダ１にチップ７が実装されている。

【0080】

図１９Ａから図１９Ｃの空洞５を形成した台座２を用いたサンプルホルダ１にチップ７をボンディングワイヤ１３で実装した場合のＳ１１のシミュレーション結果を図２０に示す。

【0081】

図２０は、第三の実施形態の別の例にかかるＳ１１のシミュレーション結果を示す説明図である。なお、シミュレーションでは、ａ＝５［ｍｍ］、ｂ＝５［ｍｍ］、ｄ＝３［ｍｍ］、ｄ１＝０．５［ｍｍ］、ｄ２＝２．５［ｍｍ］、ｓ＝２．５［ｍｍ］とした。図２０のように、チップモードの最低の共振周波数を、３８．１［ＧＨｚ］と、さらに高くすることができる。このように、第三の実施形態においては、四隅の柱６の太さｓや、柱６の下部６２の高さｄ１や上部６１の高さｄ２、空洞５の高さｄ、チップ７の厚さｔ、などを変えることにより、共振周波数をさらに高くすることができる。

【0082】

［第三の実施形態の変形例］
第三の実施形態の変形例では、空洞５の四隅の柱６の上部６１の上側の面、すなわちサンプルホルダ１にチップ７を実装した際にチップ７の裏面に対向する面の一部が、チップ７の裏面と平行ではないが、一部はチップ７の裏面と平行である。

【0083】

図２１Ａは、第三の実施形態の変形例にかかるサンプルホルダ１の斜視図である。図２１Ｂは、第三の実施形態の変形例にかかるサンプルホルダ１の上面図である。図２１Ｃは、第三の実施形態の変形例にかかるサンプルホルダ１が図２１Ｂに示す切断線Ｇ－ＧＧを含むｘｚ平面に平行な面で切断された端面図である。図２１Ｃにおいて、第三の実施形態の変形例にかかるサンプルホルダ１にチップ７が実装されている。図２１Ａ、図２１Ｂ、図２１Ｃにおいて、空洞５の四隅の柱６の上部６１の上側の面、すなわち、サンプルホルダ１にチップ７を実装した際に、空洞５を形成する台座２の表面のうち、チップ７の裏面に対向する面の一部が、チップ７の裏面と平行ではないが、一部はチップ７の裏面と平行である。換言すれば、四隅の柱６の上部６１の上側の面の少なくとも一部が、台座２の上側の面と平行ではないが、一部は台座２の上側の面と平行である。柱６の下部６２は、図１７Ａ、図１７Ｂ、図１７Ｃや図１９Ａ、図１９Ｂ、図１９Ｃの場合と同様に、三角柱の形状をしており、下部６２の底面は直角二等辺三角形であり、等しい二辺の長さはｓ１である。

【0084】

一方、柱６の上部６１は三角錐台の形状をしており、上部６１の下側の底面は直角二等辺三角形であり、等しい二辺の長さはｓ１であるが、上部６１の上側の底面は、直角二等辺三角形であり、等しい二辺の長さはｓ２である。ここでｓ１＞ｓ２である。柱６の下部６２の高さはｄ１であり、上部６１の高さはｄ２である。この構造において、サンプルホルダ１にチップ７を実装した際に、四隅のそれぞれの柱６の少なくとも一部は、チップ７の裏面に接触する。この構造により、チップ７の裏面と導電体の柱６との接触面積を、第一の実施形態よりも減らすことができる。ただし、図１７Ａから図１７Ｃや図１９Ａから図１９Ｃの場合よりは、チップ７の裏面と導電体の柱６との接触面積が大きくなる。

【0085】

図２２は、図２１Ａから図２１Ｃに示す空洞５を形成した台座２を用いたサンプルホルダ１にチップ７をボンディングワイヤ１３で実装した場合のＳ１１のシミュレーション結果を示す説明図である。なお、図２２におけるシミュレーションでは、ａ＝５［ｍｍ］、ｂ＝５［ｍｍ］、ｄ＝３［ｍｍ］、ｄ１＝２［ｍｍ］、ｄ２＝１［ｍｍ］、ｓ１＝１［ｍｍ］、ｓ２＝０．５［ｍｍ］とした。図２２のように、チップモードの最低の共振周波数は３７．５［ＧＨｚ］である。これは、第三の実施形態で説明した図１７Ａから図１７Ｃの場合のシミュレーション結果における共振周波数とほぼ等しい値である。このように、第三の実施形態においては、四隅の柱６の上部６１の上側の面の一部をチップ７の裏面と平行にしても、チップモードの共振周波数をより高くすることができるという効果が得られる。

【0086】

第三の実施形態およびその変形例において、例えばサンプルホルダ１に実装するチップ７が長方形の形状をしており、チップ７の短辺の長さをｖ、チップ７の長辺の長さをｗとする。このような場合、図１７Ａから図１７Ｃに示す空洞５、図１９Ａから図１９Ｃに示す空洞５、および、図２１Ａから図２１Ｃに示す空洞５において、ａ＜ｂであることが好ましく、かつ、ａはｖ以上、ｂはｗ以上であることが好ましい。このようにしない場合に、チップ７の裏面と台座２との接触面積が増えてしまい、チップモードの共振周波数が低下してしまう恐れがある。また、この場合、第三の実施形態およびその変形例で用いるＰＣＢ３の貫通孔４は長方形であることが好ましく、ＰＣＢ３の貫通孔４の短辺の長さをｘ１、貫通孔４の長辺の長さをｙ１とした場合、チップ７が貫通孔４の内側に入らなければならないため、ｖ＜ｘ１かつｗ＜ｙ１であることが必要である。かつ、ｘ１とｙ１が短いほどチップモードの共振周波数を高くすることができるので、ｘ１は１．２ｖ以下であることが好ましく、１．１ｖ以下であることが、より好ましい。同様の理由から、ｂは１．２ｗ以下であることが好ましく、１．１ｗ以下であることが、より好ましい。

【0087】

一方、サンプルホルダ１に実装するチップ７が正方形の形状をしており、チップ７の一辺の長さがｖである場合、図１７Ａから図１７Ｃ、図１９Ａから図１９Ｃ、および、図２１Ａから図２１Ｃの空洞５においてａ＝ｂであることが好ましく、かつ、ａはｖ以上であることが好ましい。また、この場合、第三の実施形態およびその変形例で用いるＰＣＢ３の貫通孔４は正方形であることが好ましく、ＰＣＢ３の貫通孔４の一辺の長さをｘ１とした場合、チップ７が貫通孔４の内側に入らなければならないため、ｖ＜ｘ１であることが必要である。そして、ｘ１が短いほどチップモードの共振周波数を高くすることができるので、ｘ１は１．２ｖ以下であることが好ましく、１．１ｖ以下であることが、より好ましい。

【0088】

また、第三の実施形態およびその変形例において、サンプルホルダ１に実装するチップ７の厚さをｔとした場合、図１７Ａから図１７Ｃ、図１９Ａから図１９Ｃ、および、図２１Ａから図２１Ｃの空洞５の高さｄは２ｔ以上であることが好ましく、３ｔ以上であることがより好ましく、５ｔ以上であることがさらに好ましい。

【0089】

また、第三の実施形態において、サンプルホルダ１に実装するチップ７が長方形であり、チップ７の短辺の長さをｖとした場合、ｓは０．１ｖ以上０．５ｖ以下であることが好ましい。また、サンプルホルダ１に実装するチップ７が正方形であり、チップ７の一辺の長さをｖとした場合、ｓは０．１ｖ以上０．５ｖ以下であることが好ましい。同様に、第三の実施形態の変形例において、サンプルホルダ１に実装するチップ７が長方形であり、チップ７の短辺の長さをｖとした場合、ｓ１は０．１ｖ以上０．５ｖ以下であることが好ましい。また、サンプルホルダ１に実装するチップ７が正方形であり、チップ７の一辺の長さをｖとした場合、ｓ１は０．１ｖ以上０．５ｖ以下であることが好ましい。なお、第三の実施形態の変形例において、ｓ２は、ｓ２＜ｓ１を満たしていればよい。

【0090】

また、第三の実施形態およびその変形例において、ｄ２は０より大きければチップモードを高くする効果がある。したがって、ｄ２は０より大きく、ｄ以下であることが好ましい。なお、ｄ２＝ｄの場合はｄ１＝０であり、その場合は、柱６は上部６１だけで構成される。

【0091】

なお、第三の実施形態およびその変形例では、第一の実施形態のＰＣＢ３（図１１Ａから図１１Ｅ）を用いた。図１７Ａから図１７Ｃ、図１９Ａから図１９Ｃ、および図２１Ａから図２１Ｃに示す空洞５を形成した台座２の上に、第一の実施形態の変形例のＰＣＢ３（図１３Ａから図１３Ｆ）や、第二の実施形態のＰＣＢ３（図１４）や、第二の実施形態の変形例のＰＣＢ３（図１６）を置いたサンプルホルダ１を用いても、同様の効果を得ることができる。

【0092】

なお、第三の実施形態およびその変形例において、柱６の下部６２の形状を、底面が直角二等辺三角形の三角柱とし、上部６１の形状を三角錐としたが、柱６の下部６２および上部６１の形状は、特に限定されない。上部６１の上側の面、すなわち上部６１の、チップ７の裏面と対向する面の少なくとも一部が、チップ７の裏面または台座２の上側の面と平行でなければ、第三の実施形態およびその変形例で述べた効果を奏する。

【0093】

（第四の実施形態）
第四の実施形態について図面を参照して詳細に説明する。以下、第四の実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。

【0094】

第四の実施形態のサンプルホルダ１は、図９のように、金属製の台座２の上にＰＣＢ３を乗せた構成である。第四の実施形態では、第一の実施形態と同様に、図１１Ａから図１１Ｅに示すＰＣＢ３を用いる。また、第四の実施形態では、サンプルホルダ１は、台座２の、ＰＣＢ３の貫通孔４の直下に当たる部分に空洞５を有する。言い換えれば、サンプルホルダ１は、台座２の、サンプルホルダ１にチップ７を実装した場合のチップ７の直下にあたる部分に、空洞５を有する。そして、第四の実施形態では、空洞５は、柱と錐台とを組み合わせた形状であり、錐台の面積の狭い方の底面と柱の上側の底面とが同じ形状である。例えば、錐台の面積の広い方の底面が、貫通孔４側である。空洞５の錐台の一例として、角錐台を例に挙げて説明する。空洞５の柱の一例として、柱は、角柱を例に挙げて説明する。

【0095】

第四の実施形態にかかるサンプルホルダ１を図２３Ａから図２３Ｃに示す。図２３Ａは、第四の実施形態にかかるサンプルホルダ１の斜視図である。図２３Ｂは、第四の実施形態にかかるサンプルホルダ１の上面図である。図２３Ｃは、第四の実施形態にかかるサンプルホルダ１が図２３Ｂに示す切断線Ｈ－ＨＨを含むｘｚ平面と平行な面で切断された端面図である。図２３Ｃにおいて、第四の実施形態にかかるサンプルホルダ１にチップ７がボンディングワイヤ１３で実装されている。

【0096】

図２３Ｂおよび図２３Ｃのように、第四の実施形態において台座２に形成する空洞５は、角柱である角柱部５１と、角錐台である角錐台部５２を接続した構造である。図２３Ｂおよび図２３Ｃにおいて、角柱部５１の底面と角錐台部５２の面積の狭い方の底面とが接続される。このため、角柱部５１の底面と角錐台部５２の面積の狭い方の底面とは、同じ形状であり、同じ面積である。

【0097】

図２３Ａから図２３Ｃにおいて、角柱部５１は、各辺の長さがａ１およびｂ１である四角形の底面であり、高さがｄ１である四角柱の形状である。図２３Ａから図２３Ｃにおいて、角錐台部５２は、四角錐台である。

【0098】

ここで、例えばサンプルホルダ１に実装するチップ７が長方形の形状の場合におけるチップおよび角柱部５１の辺の長さについて説明する。チップ７の短辺の長さがｖ、チップ７の長辺の長さがｗである場合、角柱部５１においてａ１＜ｂ１であることが好ましく、かつ、ａ１はｖより小さく、ｂ１はｗより小さいことが好ましい。

【0099】

一方、サンプルホルダ１に実装するチップ７が正方形の形状をしており、チップ７の一辺の長さがｖである場合、角柱部５１においてａ１＝ｂ１であることが好ましく、かつ、ａ１はｖより小さいことが好ましい。

【0100】

図２３Ａから図２３Ｃにおいて、角錐台部５２は、ふたつの底面のうち面積が狭い方の底面が、各辺の長さがａ１およびｂ１である四角形の形状である。図２３Ａから図２３Ｃにおいて、角錐台部５２は、面積の広い方の底面が、各辺の長さがａ２およびｂ２である四角形の形状をしている。

【0101】

ここで、例えばサンプルホルダ１に実装するチップ７が長方形の形状をしており、チップ７の短辺の長さがｖ、チップ７の長辺の長さがｗとする。このような場合、角錐台部５２においてａ２＜ｂ２であることが好ましく、かつ、ａ２はｖ以上１．５ｖ以下、かつ、ｂ２はｗ以上１．５ｗ以下であることが好ましい。

【0102】

一方、サンプルホルダ１に実装するチップ７が正方形の形状をしており、チップ７の一辺の長さがｖである場合、角錐台部５２においてａ２＝ｂ２であることが好ましく、かつ、ａ２はｖ以上１．５ｖ以下であることが好ましい。また、角錐台部５２の高さはｄ２である。本実施形態のサンプルホルダ１の台座２に形成する空洞５は、角柱部５１の上に角錐台部５２を接続した構造になっており、角柱部５１の上側の底面と角錐台部５２の下側の底面は同一の面である。ここで、角錐台部５２の下側の底面とは、角錐台部５２の二つの底面のうち面積が狭い方の底面である。

【0103】

第四の実施形態のサンプルホルダ１の特徴は、空洞５の上側に角錐台部５２を設けたことにより、サンプルホルダ１にチップ７を実装した際にチップ７の裏面に対向する台座２の面の、少なくとも一部が、チップ７の裏面と平行ではないようにしたことである。図２３Ａから図２３Ｃにおいて、この一部は、角錐台部５２の側面のことである。図２３Ｃに示したように、角錐台部５２の側面、すなわちサンプルホルダ１にチップ７を実装した際にチップ７の裏面に対向する面のうちチップ７の裏面と平行ではない部分と、チップ７の裏面とがなす角度をθとする。言い換えれば、角錐台部５２の側面と、台座２の上側の面とがなす角度をθとする。θは、角錐台部５２の側面にチップ７の裏面と平行ではない部分ができるような範囲である。例えば、θは、９０度未満である。第四実施形態のサンプルホルダ１の構造において、サンプルホルダ１にチップ７を実装した際に、台座２の少なくとも一部は、チップ７の裏面に接触する。この構造により、チップ７の裏面と台座２との接触面積を、第一の実施形態よりも減らすことができる。

【0104】

図２４は、第四の実施形態にかかるサンプルホルダ１にチップ７をボンディングワイヤ１３で実装した場合のＳ１１のシミュレーション結果を示す説明図である。なお、図２４におけるシミュレーションでは、ａ１＝４［ｍｍ］、ｂ１＝４［ｍｍ］、ｄ１＝２．５［ｍｍ］、ａ２＝５［ｍｍ］、ｂ２＝５［ｍｍ］、ｄ２＝０．５［ｍｍ］とする。この場合、θは４５度である。図２４のように、チップモードの最低の共振周波数を、第一の実施形態よりも高い３８．６［ＧＨｚ］まで高くすることができる。

【0105】

このように、第四の実施形態のサンプルホルダ１は、第一の実施形態のサンプルホルダ１よりもチップモードの共振周波数を高くすることができるという効果がある。第四の実施形態でチップモードの共振周波数を第一の実施形態よりも高くすることができた理由を説明する。第一の実施形態の場合、チップモードの共振が発生しているときに生成される定在波の電場が主にシリコン基板の中と台座２に設けた空洞５（真空）の中に広がる。しかしながら、第一の実施形態の場合、四隅の柱６の直上の部分、言い換えれば、チップ７の四隅の部分、においてはチップ７の表面のＧＮＤプレーン７３と柱６に挟まれた空間がシリコンだけであり、電場が真空中に広がることができない。このため、第一の実施形態の場合、このチップ７の四隅の部分においては実効的な誘電率が高い。これに対して、第四の実施形態の場合、空洞５に角錐台部５２を設けたことにより、チップ７の四隅の部分においても、チップ７の表面のＧＮＤプレーン７３と台座２に挟まれた空間がシリコンと真空になるため、この部分において電場が真空中も広がることができる。このため、第四の実施形態では、このチップ７の四隅の部分における実効的な誘電率が第一の実施形態よりも低くなるため、チップモードの共振周波数をより高くすることができると考えられる。

【0106】

［第四の実施形態の変形例］
第四の実施形態の変形例として、空洞５の角柱部５１をなくして角錐台部５２だけにした場合のサンプルホルダ１を図２５Ａから図２５Ｃに示す。図２５Ａは、第四の実施形態の変形例にかかるサンプルホルダ１の斜視図である。図２５Ｂは、第四の実施形態の変形例にかかるサンプルホルダ１の上面図である。図２５Ｃは、第四の実施形態の変形例にかかるサンプルホルダ１が図２５Ｂに示す切断線Ｉ－ＩＩを含むｘｚ平面に平行な面で切断された端面図である。図２５Ｃにおいて、第四の実施形態の変形例にかかるチップ７がボンディングワイヤ１３で実装されている。図２５Ａから図２５Ｃに示すように、空洞５は、角柱部５１を有さず、角錐台部５２を有する。図２５Ａから図２５Ｃにおいて角錐台部５２は、四角錐台である。また、θは、角錐台部５２の側面がチップ７の裏面と平行ではなくなるような範囲である。例えば、角錐台部５２が四角錐台の場合、θは、９０度未満である。

【0107】

図２６は、図２５Ａから図２５Ｃに示す空洞５を形成した台座２を用いたサンプルホルダ１に、チップ７をボンディングワイヤ１３で実装した場合のＳ１１のシミュレーション結果を示す説明図である。なお、図２６におけるシミュレーションでは、ａ１＝２［ｍｍ］、ｂ１＝２［ｍｍ］、ａ２＝５［ｍｍ］、ｂ２＝５［ｍｍ］、ｄ１＝０［ｍｍ］、ｄ２＝５［ｍｍ］とした。この場合、θは約７３．３度である。図２６のように、チップモードの最低の共振周波数を、３９．０［ＧＨｚ］と、さらに高くすることができる。このように、第四の実施形態においては、空洞５の角柱部５１および角錐台部５２の寸法ａ１、ｂ１、ｄ１、ａ２、ｂ２、ｄ２や、チップ７の厚さｔ、などを変えることなどにより、共振周波数をさらに高くすることができる。

【0108】

第四の実施形態およびその変形例において、サンプルホルダ１に実装するチップ７の厚さをｔとした場合、図２３Ａから図２３Ｃ、図２５Ａから図２５Ｃの空洞５の高さｄ１＋ｄ２は２ｔ以上であることが好ましく、３ｔ以上であることがより好ましく、５ｔ以上であることがさらに好ましい。

【0109】

また、第四の実施形態およびその変形例において、ｄ２は０より大きければチップモードを高くする効果がある。したがって、ｄ２は０より大きいことが好ましい。一方、ｄ１は０でもよいので、ｄ２は０以上であることが好ましい。なお、ｄ１＝０の場合は、空洞５は角錐台部５２だけで構成される。

【0110】

なお、第四の実施形態およびその変形例では、第一の実施形態のＰＣＢ３（図１１Ａから図１１Ｅ）を用いた。図２３Ａから図２３Ｃ、図２５Ａから図２５Ｃの空洞５を形成した台座２の上に、第一の実施形態の変形例のＰＣＢ３（図１３Ａから図１３Ｆ）や、第二の実施形態のＰＣＢ３（図１４）や、第二の実施形態の変形例のＰＣＢ３（図１６）を置いたサンプルホルダ１を用いても、同様の効果を得ることができる。

【0111】

なお、第四の実施形態およびその変形例において、空洞５は角柱部５１と角錐台部５２を接続した構造、または角錐台部５２のみからなる構造としたが、角錐台部５２は、角錐台の形状をしていなくてもよい。例えば、角錐台部５２の側面が、平面ではなく曲面であってもよい。つまり、空洞５を形成する台座２の表面のうち、チップ７の裏面と対向する面の少なくとも一部が、チップ７の裏面または台座２の上側の面と平行でなければ、第四の実施形態およびその変形例で述べた効果を奏する。また、角錐台部５２の角錐台の形状の代わりに、角錐の形状が用いられてもよい。よって、空洞５が角柱部５１と角錐部とを接続した構造、または角錐部のみからなる構造であってもよい。

【0112】

（第五の実施形態）
第五の実施形態について図面を参照して詳細に説明する。以下、第五の実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。

【0113】

第五の実施形態のサンプルホルダ１は、図９のように、金属製の台座２の上にＰＣＢ３を乗せた構成である。第五の実施形態では、第一の実施形態と同様の、図１１Ａから図１１Ｅに示す構造のＰＣＢ３を用いる。そして、第五の実施形態では、サンプルホルダ１は、台座２の、ＰＣＢ３の貫通孔４の直下に当たる部分に、言い換えれば、サンプルホルダ１にチップ７を実装した場合のチップ７の直下にあたる部分に、空洞５を有する。空洞５は、第四の実施形態と同様に、角柱と角錐台とを組み合わせた形状であり、角錐台の面積の狭い方の底面と角柱の上側の底面とが接続された形状である。さらに、第五の実施形態では、第四の実施形態と異なり、角錐台が変形されていてもよい。これにより、第五の実施形態では、サンプルホルダ１にチップ７を実装した際に、空洞５を形成する台座２の表面のうち、チップ７の裏面に対向する面の、少なくとも一部が、チップ７の裏面と平行ではないようにする。

【0114】

図２７Ａは、第五の実施形態のサンプルホルダ１の斜視図である。図２７Ｂは、第五の実施形態のサンプルホルダ１の上面図である。図２７Ｃは、第五の実施形態のサンプルホルダが、図２７Ｂに示す切断線Ｊ－ＪＪを含むｘｚ平面に平行な面で切断された断面図である。図２７Ｃにおいて、第五の実施形態にかかるサンプルホルダ１にチップ７がボンディングワイヤ１３で実装されている。図２７Ａから図２７Ｃのように、第五の実施形態において台座２に形成する空洞５は、角柱部５１と角錐台変形部５３を接続した構造である。

【0115】

角柱部５１は、各辺の長さがａ１およびｂ１である四角形の底面を有し、高さがｄ１である四角柱の形状をしている。

【0116】

ここで、例えばサンプルホルダ１に実装するチップ７が長方形の形状をしており、チップ７の短辺の長さをｖ、チップ７の長辺の長さをｗとする。このような場合、角柱部５１においてａ１＜ｂ１であることが好ましく、かつ、ａ１はｖより小さく、ｂ１はｗより小さいことが好ましい。

【0117】

一方、サンプルホルダ１に実装するチップ７が正方形の形状をしており、チップ７の一辺の長さがｖである場合、角柱部５１においてａ１＝ｂ１であることが好ましく、かつ、ａ１はｖより小さいことが好ましい。

【0118】

角錐台変形部５３は、ふたつの底面のうち面積が狭い方の底面が、各辺の長さがａ１およびｂ１である四角形の形状をしており、面積の広い方の底面が、各辺の長さがａ２およびｂ２である四角形の四隅の角が斜めに切られた八角形の形状をしている。

【0119】

ここで、例えばサンプルホルダ１に実装するチップ７が長方形の形状をしており、チップ７の短辺の長さをｖ、チップ７の長辺の長さをｗとする。このような場合、角錐台変形部５３においてａ２＜ｂ２であることが好ましく、かつ、ａ２はｖ以上１．５ｖ以下、かつ、ｂ２はｗ以上１．５ｗ以下であることが好ましい。

【0120】

一方、サンプルホルダ１に実装するチップ７が正方形の形状をしており、チップ７の一辺の長さがｖである場合、角錐台変形部５３においてａ２＝ｂ２であることが好ましく、かつ、ａ２はｖ以上１．５ｖ以下であることが好ましい。

【0121】

また、角錐台変形部５３の高さはｄ２である。本実施形態のサンプルホルダ１の台座２に形成する空洞５は、角柱部５１の上に角錐台変形部５３を接続した構造になっており、角柱部５１の上側の底面と角錐台変形部５３の下側の底面は同一の面である。ここで、角錐台変形部５３の下側の底面とは、角錐台変形部５３の二つの底面のうち面積が狭い方の底面である。第五の実施形態の図２７Ａから図２７Ｃの空洞５の形状を正確に説明するために、図２８Ａから図２８Ｃと図２９Ａから図２９Ｃを用いて説明する。

【0122】

図２８Ａは、第五の実施形態のサンプルホルダ１の空洞５の形状例１を示す斜視図である。図２８Ｂは、第五の実施形態のサンプルホルダ１の空洞５の形状例１を示す上面図である。図２８Ｃは、第五の実施形態のサンプルホルダ１の空洞５の形状例１においてサンプルホルダ１の空洞５付近が図２８Ｂに示す切断線Ｋ－ＫＫを含むｘｚ平面に平行な面で切断された端面図である。図２８Ｃにおいて、第五の実施形態にかかるサンプルホルダ１にチップ７がボンディングワイヤ１３で実装されている。

【0123】

図２９Ａは、第五の実施形態のサンプルホルダ１の空洞５の形状例２を示す斜視図である。図２９Ｂは、第五の実施形態のサンプルホルダ１の空洞５の形状例２を示す上面図である。図２９Ｃは、第五の実施形態のサンプルホルダの空洞の形状例２においてサンプルホルダ１が、図２９Ｂに示す切断線Ｌ－ＬＬを含むｘｚ平面に平行な面で切断された断面図である。なお、図２９Ｃに示す断面図において、切断面に柱６はないが、柱６を明示するために、柱６にパターンを入れてある。図２９Ｃにおいて、第五の実施形態にかかるサンプルホルダ１にチップ７がボンディングワイヤ１３で実装されている。

【0124】

図２８Ａから図２８Ｃに示す空洞５は、第四の実施形態の図２３Ａから図２３Ｃに示す空洞５と同様の構造をしている。すなわち、空洞５は、角柱部５１と角錐台部５２を接続した構成である。第五の実施形態では、第四の実施形態と同様の図２８Ａから図２８Ｃに示す空洞５の四隅に、さらに図２９Ａから図２９Ｃに示す四本の導電体の柱６を追加する。これにより、図２７Ａから図２７Ｃに示す構造の空洞５を台座２に形成することができる。図２９Ａから図２９Ｃに示したように、本実施形態において四隅の導電体の柱６は三角柱であり、三角柱の底面は直角二等辺三角形の形状をしており、この底面の、等しい二辺の長さはｓであり、三角柱の高さはｄ１＋ｄ２である。四隅の導電体の柱６は台座２と電気的に接触している。図２９Ａから図２９Ｃに示す四本の導電体の柱６は、台座２と別体であってもよいが、台座２と同じ材質でもよく、つまり、台座２と四本の柱６が一体になっていてもよい。

【0125】

第五の実施形態のサンプルホルダ１の特徴は、空洞５の上側に角錐台変形部５３を設けたことにより、サンプルホルダ１にチップ７を実装した際にチップ７の裏面に対向する面の、少なくとも一部が、チップ７の裏面と平行ではないようにしたことである。図２７Ｃに示すように、角錐台変形部５３の側面、すなわちサンプルホルダ１にチップ７を実装した際にチップ７の裏面に対向する面のうちチップ７の裏面と平行ではない部分、とチップ７の裏面とがなす角度をθとする。換言すると、角錐台変形部５３の側面と、台座２の上側の面とがなす角度がθである。θは、角錐台変形部５３の側面がチップ７の裏面と平行ではなくなるような範囲である。例えば、四角錐台である角錐台部５２を基に角錐台変形部５３を作成した場合、θは、９０度未満である。第五の実施形態のサンプルホルダ１の構造において、サンプルホルダ１にチップ７を実装した際に、台座２の少なくとも一部は、チップ７の裏面に接触する。

【0126】

図２７Ａから図２７Ｃの空洞５を形成した台座２を用いたサンプルホルダ１にチップ７をボンディングワイヤ１３で実装した場合のＳ１１のシミュレーション結果を図３０に示す。図３０は、第五の実施形態のサンプルホルダ１にチップ７をボンディングワイヤ１３で実装した系のＳ１１のシミュレーション結果を示す説明図である。なお、図３０におけるシミュレーションでは、ａ１＝３［ｍｍ］、ｂ１＝３［ｍｍ］、ａ２＝５［ｍｍ］、ｂ２＝５［ｍｍ］、ｄ１＝１［ｍｍ］、ｄ２＝２［ｍｍ］、ｓ＝１［ｍｍ］とした。この場合、θは約６３．４度である。

【0127】

図３０のように、チップモードの最低の共振周波数を、第一の実施形態よりも高い３７．４［ＧＨｚ］まで高くすることができる。

【0128】

このように、第五の実施形態のサンプルホルダ１は、第一の実施形態のサンプルホルダ１よりもチップモードの共振周波数を高くすることができるという効果がある。第五の実施形態の図２７Ａから図２７Ｃのサンプルホルダ１において、四隅の柱６の上側の面はチップ７の裏面と接触する。そして、図３０に示すシミュレーションにおいて、ｓ＝１［ｍｍ］としたが、その場合、本実施形態のサンプルホルダ１において四隅の柱６の上側の面とチップ７の裏面とが接触する接触面積は、第一の実施形態において図１２のシミュレーションで解析した場合と同じである。なお、図１２におけるシミュレーションではｓ＝１［ｍｍ］とした第一の実施形態についての図１２ではチップモードの共振周波数が３６．６［ＧＨｚ］であり、第五の実施形態についての図３０ではチップモードの共振周波数が３７．４［ＧＨｚ］である。よって、第一の実施形態よりも第五の実施形態の方が、チップモードの共振周波数を高い。第一の実施形態よりも第五の実施形態がチップモードの共振周波数を高くすることができるのは、次のような理由によるものと考えられる。第五の実施形態の場合、空洞５の寸法が、第一の実施形態における空洞５の寸法（ａおよびｂ）よりも小さいため、空洞５そのものの共振周波数が第一の実施形態よりも高くなるからだと考えられる。具体的には、第五の実施形態の場合、チップ７の直下の空洞５の寸法が下に行くほど小さくなり、空洞５の最下部では空洞５の寸法（ａ１およびｂ１）が第一の実施形態（ａおよびｂ）よりも小さい。このような構造にしたことにより、空洞５そのものの共振周波数が、第一の実施形態よりも第五の実施形態の方が高くなると考えられる。その結果、チップ７の裏面と柱６との接触面積が同じであっても、第五の実施形態の方が第一の実施形態よりもチップモードの共振周波数を高くすることができる、という効果を奏するのだと考えられる。

【0129】

［第五の実施形態の変形例］
第五の実施形態の変形例として、空洞５の角柱部５１をなくして角錐台変形部５３だけにした場合のサンプルホルダを図３１Ａから図３１Ｃに示す。図３１Ａは、第五の実施形態の変形例のサンプルホルダ１の斜視図である。図３１Ｂは、第五の実施形態の変形例のサンプルホルダ１の上面図である。図３１Ｃは、第五の実施形態の変形例のサンプルホルダが、図３１Ｂに示す切断線Ｍ－ＭＭを含むｘｚ平面と平行な面で切断された断面図である。図３１Ｃにおいて、第五の実施形態にかかるサンプルホルダ１にチップ７がボンディングワイヤ１３で実装されている。さらに、第五の実施形態の変形例の図３１Ａ、図３１Ｂ、図３１Ｃに示す空洞５の形状をより詳細に説明するために、図３２Ａから図３２Ｃと図３３Ａから図３３Ｃを用いて説明する。

【0130】

図３２Ａは、第五の実施形態の変形例のサンプルホルダ１の空洞５の形状例１を示す斜視図である。図３２Ｂは、第五の実施形態の変形例のサンプルホルダ１の空洞５の形状例１を示す上面図である。図３２Ｃは、第五の実施形態の変形例のサンプルホルダ１の空洞５の形状例１においてサンプルホルダ１の空洞５付近が図３２Ｂに示す切断線Ｎ－ＮＮを含むｘｚ平面に平行な面で切断された端面図である。図３２Ｃにおいて、第五の実施形態の変形例にかかるサンプルホルダ１にチップ７がボンディングワイヤ１３で実装されている。

【0131】

図３３Ａは、第五の実施形態の変形例のサンプルホルダ１の空洞５の形状例２を示す斜視図である。図３３Ｂは、第五の実施形態の変形例のサンプルホルダ１の空洞５の形状例２を示す上面図である。図３３Ｃは、第五の実施形態の変形例のサンプルホルダの空洞の形状例２においてサンプルホルダが、図３３Ｂに示す切断線Ｏ－ＯＯを含むｘｚ平面と平行な面で切断された断面図である。図３３Ｃにおいて、第五の実施形態の変形例にかかるサンプルホルダ１にチップ７がボンディングワイヤ１３で実装されている。

【0132】

図３２Ａから図３２Ｃに示す空洞５は、第四の実施形態の変形例の図２５Ａから図２５Ｃの空洞５と同様の構造である。すなわち、図３２Ａから図３２Ｃに示す空洞５は、角錐台部５２で構成されている。第五の実施形態の変形例では、第四の実施形態の変形例と同様に、図３２Ａから図３２Ｃに示す空洞５の四隅に、さらに図３３Ａから図３３Ｃに示す四本の導電体の柱６を追加する。これにより、図３１Ａから図３１Ｃに示す空洞５を台座２に形成することができる。θは、図３２Ａから図３２Ｃに示す空洞５（角錐台部５２）の側面にチップ７の裏面と平行ではない部分ができるような範囲である。例えば、図３２Ａから図３２Ｃに示す空洞５が、四角錐台の場合、θは、９０度未満である。

【0133】

図３１Ａから図３１Ｃに示す空洞５を形成した台座２を用いたサンプルホルダ１にチップ７をボンディングワイヤ１３で実装した場合のＳ１１のシミュレーション結果を図３４に示す。図３４は、第五の実施形態の変形例のサンプルホルダ１にチップ７をボンディングワイヤ１３で実装した系のＳ１１のシミュレーション結果を示す説明図である。なお、図３４においてシミュレーションでは、ａ１＝２［ｍｍ］、ｂ１＝２［ｍｍ］、ａ２＝５［ｍｍ］、ｂ２＝５［ｍｍ］、ｄ２＝５［ｍｍ］、ｓ＝１［ｍｍ］とした。この場合、θは約７３．３度である。図３４のように、チップモードの最低の共振周波数を、第一の実施形態よりも高い３７．５［ＧＨｚ］まで高くすることができる。このように、第五の実施形態においては、空洞５の角柱部５１および角錐台変形部５３の寸法ａ１、ｂ１、ｄ１、ａ２、ｂ２、ｄ２や、チップ７の厚さｔ、などを変えることなどにより、共振周波数をさらに高くすることができる。

【0134】

第五の実施形態およびその変形例において、サンプルホルダ１に実装するチップ７の厚さをｔとする。このような場合、図２７Ａから図２７Ｃ、図３１Ａから図３１Ｃの空洞５の角柱部５１の高さｄ１と角錐台変形部５３の高さｄ２の和（ｄ１＋ｄ２）は２ｔ以上であることが好ましく、３ｔ以上であることがより好ましく、５ｔ以上であることがさらに好ましい。

【0135】

また、第五の実施形態およびその変形例において、ｄ２は０より大きければチップモードを高くする効果がある。したがって、ｄ２は０より大きいことが好ましい。一方、ｄ１は０でもよいので、ｄ２は０以上であることが好ましい。なお、ｄ１＝０の場合は、空洞５は角錐台変形部５３だけで構成される。

【0136】

また、第五の実施形態およびその変形例において、図２９Ａから図２９Ｃ、図３３Ａから図３３Ｃの四隅の柱６の底面積が小さいほど、チップ７の裏面と台座２との接触面積を減らせるため、チップモードの共振周波数を高くすることができる。そのため、サンプルホルダ１に実装するチップ７が長方形であり、チップ７の短辺の長さをｖとした場合、ｓは０．５ｖ以下であることが必要であり、０．３ｖ以下であることが好ましく、０．２ｖ以下であることがより好ましい。一方、サンプルホルダ１に実装するチップ７が正方形であり、チップ７の一辺の長さをｖとした場合、ｓは０．５ｖ以下であることが必要であり、０．３ｖ以下であることが好ましく、０．２ｖ以下であることがより好ましい。

【0137】

なお、第五の実施形態およびその変形例では、第一の実施形態のＰＣＢ３（図１１Ａから図１１Ｅ）を用いた。図２７Ａから図２７Ｃや図３１Ａから図３１Ｃの空洞５を形成した台座２の上に、第一の実施形態の変形例のＰＣＢ３（図１３Ａから図１３Ｆ）や、第二の実施形態のＰＣＢ３（図１４）や、第二の実施形態の変形例のＰＣＢ３（図１６）を置いたサンプルホルダ１を用いても、同様の効果を得ることができる。

【0138】

なお、第五の実施形態およびその変形例において、空洞５は角柱部と角錐台変形部を接続した構造、または角錐台変形部のみからなる構造としたが、空洞５の形状は別の形状でもよい。例えば、角錐台変形部の側面が、平面ではなく曲面であってもよい。つまり、空洞５を形成する台座２の表面のうち、チップ７の裏面と対向する面の少なくとも一部が、チップ７の裏面または台座２の上側の面と平行でなければ、第五の実施形態およびその変形例で述べた効果を奏する。

【0139】

［その他の実施形態］
第一から第五の実施形態およびそれらの変形例において、超伝導量子回路のチップ７の実装方法として、金属製の台座２の上に直接チップ７を乗せる構成について述べたが、実装方法は、これに限られない。例えば、金属製の台座２の上にワニスなどの樹脂材料を塗布した後、ワニスなどの樹脂材料の上にチップ７を乗せるような実装形態の場合でも、各実施形態の効果、すなわち、チップモードの共振周波数をより高くすることができる、という効果を得ることができる。

【0140】

また、第一から第五の実施形態およびそれらの変形例において、サンプルホルダ１の構成として、金属製の台座２の上に直接ＰＣＢ３を乗せる構成について述べた。金属製の台座２の上にＩｎ（インジウム）などの金属のシートを乗せ、Ｉｎなどの金属のシートの上にＰＣＢ３を乗せた構成のサンプルホルダ１でも、各実施形態の効果を得ることができる。台座２とＰＣＢ３の間にＩｎなどの柔らかい金属のシートを挟むことにより、ＰＣＢ３の裏面ＧＮＤ１１と台座２の間に隙間を生じにくくすることができる。これにより、サンプルホルダ１の高周波特性が良くなることがある。具体的には、ＰＣＢ３と台座２の間に隙間があると、その隙間が新たな空洞共振器を形成してしまい、特定の周波数の信号をチップ７に入力した時に共振を起こしてしまうことがあり得る。このため、ＰＣＢ３の裏面ＧＮＤ１１と台座２の間には隙間が生じないようにすることが好ましい。

【0141】

また、第一から第五の実施形態およびそれらの変形例において、サンプルホルダ１の構成として、金属製の台座２の上にＰＣＢ３を乗せる構成について説明した。さらに、ＰＣＢ３の上に金属製のふたを乗せてもよい。ふたをのせた場合であっても、各実施形態の効果を得ることができる。そのようなサンプルホルダ１において、金属製のふたはＰＣＢ３の表面ＧＮＤ９と電気的に接触している。しかし、ふたは、ＰＣＢ３の芯線１０やチップ７とは接触しないようにする。これは、ＰＣＢ３の芯線１０やチップ７の回路や配線がＧＮＤと接触しないようにするためである。なお、上記と同様の理由で、ふたとＰＣＢ３の表面ＧＮＤ９との間には隙間が生じない方が好ましいので、ふたとＰＣＢ３の表面ＧＮＤ９の間にＩｎなどのシートを挟んでもよい。

【0142】

また、第一から第五の実施形態およびそれらの変形例において、サンプルホルダ１の形状として、台座２は直方体または立方体の場合を示したが、台座２の形状は円柱など、別の形状でも、各実施形態の効果を得ることができる。同様に、ＰＣＢ３の形状も長方形や正方形以外の、円形などの形状であっても、各実施形態の効果を得ることができる。

【0143】

（第六の実施形態）
第六の実施形態では、第一の実施形態から第五の実施形態で説明した内容の基本構成について説明する。ここでは、第六の実施形態について、第一の実施形態で用いた図９、図１１Ｅを用いて説明する。

【0144】

図９に示すように、サンプルホルダ１は、台座２と、台座２に接触しているＰＣＢ３とを備える。そして、図１１Ｅに示すように、ＰＣＢ３は、誘電体８と、誘電体８の表面に形成された表面ＧＮＤ９と、誘電体８の裏面に形成された裏面ＧＮＤ１１と、チップ７が格納される、表面ＧＮＤ９から裏面ＧＮＤ１１まで貫通する貫通孔４と、貫通孔４の端面に表面ＧＮＤ９及び裏面ＧＮＤ１１を導通する導電体（導体）１４と、を有する。

【0145】

図９に示すように、台座２のうち貫通孔４の下側の少なくとも一部には空洞５がある。空洞５の形状は、特に限定されない。例えば、空洞５の底面は、平面であってもよいし、平面以外であってもよい。空洞５の側面は、平面であってもよいし、平面以外であってもよい。例えば、空洞５の側面や空洞５の底面に、くぼみなどがあってもよい。

【0146】

つぎに、空洞５にはチップ７の面を支持する、台座２に導通している支持構造がある。支持構造の形状は、特に限定されない。支持構造は、柱などであってもよい。支持構造は、台座と一体となっていてもよい。このため、支持構造は、空洞５の形状によって形成されてもよい。

【0147】

第六の実施形態では、台座２に空洞５を形成し、かつＰＣＢ３の貫通孔４の端面に、表面ＧＮＤ９及び裏面ＧＮＤ１１を導通する導電体（導体）１４を設けることにより、チップモードの共振周波数をより高くすることができる。

【0148】

以上で各実施形態にかかるサンプルホルダ１の説明を終了する。また、各実施形態にかかる超伝導量子計算機は、各実施形態にかかるサンプルホルダ１と、サンプルホルダ１に格納される、超伝導量子回路が形成されたチップと、を備える。

【0149】

以上、各実施形態を参照して本開示を説明したが、本開示は上記実施形態に限定されるものではない。各開示の構成や詳細には、本開示のスコープ内で当業者が把握し得る様々な変更を適用した実施形態を含み得る。本開示は、本明細書に記載された事項を必要に応じて適宜に組み合わせ、または置換した実施形態を含み得る。例えば、特定の実施形態を用いて説明された事項は、矛盾を生じない範囲において、他の実施形態に対しても適用され得る。

【0150】

上記の実施形態の一部または全部は、以下の付記のようにも記載されることができる。ただし、上記の実施形態の一部または全部は、以下に限られない。

【0151】

（付記１）
台座と、
前記台座に接触しているＰＣＢと
を備え、
前記ＰＣＢは、誘電体と、前記誘電体の表面に形成された表面グラウンドと、前記誘電体の裏面に形成された裏面グラウンドと、チップが格納される、前記表面グラウンドから前記裏面グラウンドまで貫通する貫通孔と、前記貫通孔の端面に前記表面グラウンド及び前記裏面グラウンドを導通する導体と、を有し、
前記台座のうち前記貫通孔の下側の少なくとも一部には空洞があり、
前記空洞には前記チップの面を支持する、前記台座に導通している支持構造がある、
サンプルホルダ。

【0152】

（付記２）
前記支持構造において前記チップを支持する部分のうち、少なくとも一部は前記チップの前記面と平行である、
付記１に記載のサンプルホルダ。

【0153】

（付記３）
前記支持構造は、柱である、
付記１または２に記載のサンプルホルダ。

【0154】

（付記４）
前記支持構造は、前記空洞に設けられた複数の柱である、
付記３に記載のサンプルホルダ。

【0155】

（付記５）
前記複数の柱は、前記空洞の四隅に設けられる、
付記４に記載のサンプルホルダ。

【0156】

（付記６）
前記複数の柱の各々が、三角柱である場合、
前記三角柱の二等辺三角形の面の等辺の長さが、前記チップの前記面の短辺の長さの半分より短い、
付記５に記載のサンプルホルダ。

【0157】

（付記７）
前記ＰＣＢは、前記誘電体の前記表面に、コプレナ導波路の芯線を有する、
付記１から６のいずれかに記載のサンプルホルダ。

【0158】

（付記８）
前記導体は、前記貫通孔の端面のうち前記芯線の近傍の前記ＰＣＢの端面以外の部分に設けられる、
付記７に記載のサンプルホルダ。

【0159】

（付記９）
前記芯線は、前記貫通孔の端面に接触しないような長さであり、
前記導体は、前記貫通孔の端面の全体に形成される、
付記７に記載のサンプルホルダ。

【0160】

（付記１０）
前記ＰＣＢは、さらに、前記誘電体のうち、前記表面グラウンドと前記裏面グラウンドとの間に挟まれた領域に芯線を有し、
前記誘電体の前記表面には、前記表面グラウンドの他に、前記チップと前記芯線とを電気的に接続するパッドがあり、前記パッドは前記芯線と電気的に接続される、
付記１から６のいずれかに記載のサンプルホルダ。

【0161】

（付記１１）
前記支持構造は、金属製、または金属を含む混合物である、
付記１から１０のいずれかに記載のサンプルホルダ。

【0162】

（付記１２）
前記台座は、金属製である、
付記１から１１のいずれかに記載のサンプルホルダ。

【0163】

（付記１３）
前記空洞の高さは、前記チップの厚さよりも大きい、
付記１から１２のいずれかに記載のサンプルホルダ。

【0164】

（付記１４）
前記空洞の高さは、前記チップの厚さの２倍以上である、
付記１３に記載のサンプルホルダ。

【0165】

（付記１５）
サンプルホルダと、
前記サンプルホルダに格納される、超伝導量子回路が形成されたチップと、
を備え、
前記サンプルホルダは、
台座と、
前記台座に接触しているＰＣＢと、
を備え、
前記ＰＣＢは、誘電体と、前記誘電体の表面に形成された表面グラウンドと、前記誘電体の裏面に形成された裏面グラウンドと、前記チップが格納される、前記表面グラウンドから前記裏面グラウンドまで貫通する貫通孔と、前記貫通孔の端面に前記表面グラウンド及び前記裏面グラウンドを導通する導体と、を有し、
前記台座のうち前記貫通孔の下側の少なくとも一部には空洞があり、
前記空洞には前記チップの面を支持する、前記台座に導通している支持構造がある、
超伝導量子計算機。

【符号の説明】

【0166】

１ サンプルホルダ
２ 台座
３ ＰＣＢ
４ 貫通孔
５ 空洞
６ 柱
７ チップ
８ 誘電体
９ 表面ＧＮＤ
１０ 芯線
１１ 裏面ＧＮＤ
１２ スルーホール
１３ ボンディングワイヤ
１４ 導電体
１５ 入出力パッド
１６ ボンディングパッド
５１ 角柱部
５２ 角錐台部
５３ 角錐台変形部
６１ 上部
６２ 下部
７１ 第一のコプレナ導波路
７２ 第二のコプレナ導波路
７３ ＧＮＤプレーン
７４ 第一の芯線
７５ 第二の芯線
７６ 第一のパッド
７７ 第二のパッド
１０１ サンプルホルダ
１０２ 台座
１０３ ＰＣＢ
１０４ 貫通孔
１０５ 空洞
１０６ 柱
１０７ チップ
１０８ 誘電体
１０９ 表面ＧＮＤ
１１０ 芯線
１１０ａ 第一の芯線
１１０ｂ 第二の芯線
１１１ 裏面ＧＮＤ
１１２ スルーホール
１１３ ボンディングワイヤ

【図1A】

【図1B】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】

【図7A】

【図7B】

【図7C】

【図8】

【図9】

【図10A】

【図10B】

【図10C】

【図11A】

【図11B】

【図11C】

【図11D】

【図11E】

【図12】

【図13A】

【図13B】

【図13C】

【図13D】

【図13E】

【図13F】

【図14】

【図15】

【図16】

【図17A】

【図17B】

【図17C】

【図18】

【図19A】

【図19B】

【図19C】

【図20】

【図21A】

【図21B】

【図21C】

【図22】

【図23A】

【図23B】

【図23C】

【図24】

【図25A】

【図25B】

【図25C】

【図26】

【図27A】

【図27B】

【図27C】

【図28A】

【図28B】

【図28C】

【図29A】

【図29B】

【図29C】

【図30】

【図31A】

【図31B】

【図31C】

【図32A】

【図32B】

【図32C】

【図33A】

【図33B】

【図33C】

【図34】