知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022178825
(43)【公開日】2022-12-02
(54)【発明の名称】リニア電源、電子機器、及び車両
(51)【国際特許分類】
G05F 1/56 20060101AFI20221125BHJP
【ＦＩ】
G05F1/56 310M
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2021085899
(22)【出願日】2021-05-21
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】弁理士法人 佐野特許事務所
(72)【発明者】
【氏名】安坂 信
【テーマコード（参考）】
5H430
【Ｆターム（参考）】
5H430BB01
5H430BB05
5H430BB09
5H430BB11
5H430CC01
5H430EE06
5H430EE13
5H430EE17
5H430FF02
5H430FF13
5H430GG04
5H430HH03
(57)【要約】
【課題】電源の安定性を保つことが容易になるリニア電源を提供する。
【解決手段】リニア電源（１００）は、第１トランジスタ（Ｍ１）と、入力電圧（ＶＩＮ）が入力されるように構成される入力端（Ｔ１）と出力電圧（ＶＯＵＴ）を出力するように構成される出力端（Ｔ２）との間に接続された第２トランジスタ（Ｍ２）と、少なくとも一つの基準電圧（ＶＲＥＦ）を生成するように構成される少なくとも一つの基準電圧生成部（１）と、前記出力電圧に応じた帰還電圧（ＶＦＢ）と前記基準電圧との差に基づき前記第１，２トランジスタを制御するように構成される制御部（２）と、前記入力端又は前記出力端と前記第２トランジスタとの間に接続可能に構成され、前記第２トランジスタの第１端－第２端間電圧をクランプするように構成される第３トランジスタ（Ｍ３）と、を備える。前記第１トランジスタは、前記第２，３トランジスタの直列回路に対して並列接続される。
【選択図】図４
【解決手段】リニア電源（１００）は、第１トランジスタ（Ｍ１）と、入力電圧（ＶＩＮ）が入力されるように構成される入力端（Ｔ１）と出力電圧（ＶＯＵＴ）を出力するように構成される出力端（Ｔ２）との間に接続された第２トランジスタ（Ｍ２）と、少なくとも一つの基準電圧（ＶＲＥＦ）を生成するように構成される少なくとも一つの基準電圧生成部（１）と、前記出力電圧に応じた帰還電圧（ＶＦＢ）と前記基準電圧との差に基づき前記第１，２トランジスタを制御するように構成される制御部（２）と、前記入力端又は前記出力端と前記第２トランジスタとの間に接続可能に構成され、前記第２トランジスタの第１端－第２端間電圧をクランプするように構成される第３トランジスタ（Ｍ３）と、を備える。前記第１トランジスタは、前記第２，３トランジスタの直列回路に対して並列接続される。
【選択図】図４
【特許請求の範囲】
【請求項1】
第１トランジスタと、
入力電圧が入力されるように構成される入力端と出力電圧を出力するように構成される出力端との間に接続された第２トランジスタと、
少なくとも一つの基準電圧を生成するように構成される少なくとも一つの基準電圧生成部と、
前記出力電圧に応じた帰還電圧と前記基準電圧との差に基づき前記第１トランジスタ及び前記第２トランジスタを制御するように構成される制御部と、
前記入力端又は前記出力端と前記第２トランジスタとの間に接続可能に構成され、前記第２トランジスタの第１端－第２端間電圧をクランプするように構成される第３トランジスタと、
を備え、
前記第１トランジスタは、前記第２トランジスタ及び前記第３トランジスタの直列回路に対して並列接続される、リニア電源。
入力電圧が入力されるように構成される入力端と出力電圧を出力するように構成される出力端との間に接続された第２トランジスタと、
少なくとも一つの基準電圧を生成するように構成される少なくとも一つの基準電圧生成部と、
前記出力電圧に応じた帰還電圧と前記基準電圧との差に基づき前記第１トランジスタ及び前記第２トランジスタを制御するように構成される制御部と、
前記入力端又は前記出力端と前記第２トランジスタとの間に接続可能に構成され、前記第２トランジスタの第１端－第２端間電圧をクランプするように構成される第３トランジスタと、
を備え、
前記第１トランジスタは、前記第２トランジスタ及び前記第３トランジスタの直列回路に対して並列接続される、リニア電源。
【請求項2】
前記第１トランジスタの制御端と前記第２トランジスタの制御端とが共通接続され、
前記第１トランジスタのしきい値電圧は前記第２トランジスタのしきい値電圧より大きい、請求項１に記載のリニア電源。
前記第１トランジスタのしきい値電圧は前記第２トランジスタのしきい値電圧より大きい、請求項１に記載のリニア電源。
【請求項3】
前記第２トランジスタの耐圧は、前記第１トランジスタの耐圧より低い、請求項１又は請求項２に記載のリニア電源。
【請求項4】
前記第２トランジスタの耐圧は、前記第３トランジスタの耐圧より低い、請求項１～３のいずれか一項に記載のリニア電源。
【請求項5】
前記第１トランジスタ、前記第２トランジスタ、及び前記第３トランジスタはそれぞれ、ＰＭＯＳＦＥＴ又はＰＮＰバイポーラトランジスタであり、
前記第３トランジスタは、前記第２トランジスタと前記出力端との間に接続可能に構成される、請求項１～４のいずれか一項に記載のリニア電源。
前記第３トランジスタは、前記第２トランジスタと前記出力端との間に接続可能に構成される、請求項１～４のいずれか一項に記載のリニア電源。
【請求項6】
前記入力電圧より一定値低い制御電圧を前記第３トランジスタの制御端に供給する制御電圧供給部を備える、請求項５に記載のリニア電源。
【請求項7】
前記第１トランジスタ、前記第２トランジスタ、及び前記第３トランジスタはそれぞれ、ＮＭＯＳＦＥＴ又はＮＰＮバイポーラトランジスタであり、
前記第３トランジスタは、前記入力端と前記第２トランジスタとの間に接続可能に構成される、請求項１～４のいずれか一項に記載のリニア電源。
前記第３トランジスタは、前記入力端と前記第２トランジスタとの間に接続可能に構成される、請求項１～４のいずれか一項に記載のリニア電源。
【請求項8】
前記出力電圧より一定値高い又は定電圧である制御電圧を前記第３トランジスタの制御端に供給する制御電圧供給部を備える、請求項７に記載のリニア電源。
【請求項9】
前記制御部はアンプを含み、
前記制御電圧供給部は、ツェナーダイオードと、前記ツェナーダイオードに直列接続される電流源とを含む、請求項６又は請求項８に記載のリニア電源。
前記制御電圧供給部は、ツェナーダイオードと、前記ツェナーダイオードに直列接続される電流源とを含む、請求項６又は請求項８に記載のリニア電源。
【請求項10】
請求項１～請求項９のいずれか一項に記載のリニア電源を備える、電子機器。
【請求項11】
請求項１０に記載の電子機器と、
前記電子機器に電力を供給するバッテリと、
を備える、車両。
前記電子機器に電力を供給するバッテリと、
を備える、車両。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書中に開示されている発明は、リニア電源、電子機器、及び車両に関する。
【背景技術】
【0002】
従来、様々なデバイスの電源手段として、リニア電源（＝ＬＤＯ［low drop out］レギュレータなどのシリーズレギュレータ）が用いられている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－３３４７２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
一般的なリニア電源は、入力電圧が大きく変動すると、出力トランジスタの第１端－第２端間電圧が大きく変動し、その結果として電源の特性が変動して電源の安定性を保つことが困難になるという課題を有する。
【課題を解決するための手段】
【0005】
本明細書中に開示されているリニア電源は、第１トランジスタと、入力電圧が入力されるように構成される入力端と出力電圧を出力するように構成される出力端との間に接続された第２トランジスタと、少なくとも一つの基準電圧を生成するように構成される少なくとも一つの基準電圧生成部と、前記出力電圧に応じた帰還電圧と前記基準電圧との差に基づき前記第１トランジスタ及び前記第２トランジスタを制御するように構成される制御部と、前記入力端又は前記出力端と前記第２トランジスタとの間に接続され、前記第２トランジスタの第１端－第２端間電圧をクランプするように構成される第３トランジスタと、を備える。前記第１トランジスタは、前記第２トランジスタ及び前記第３トランジスタの直列回路に対して並列接続される。
【0006】
本明細書中に開示されている電子機器は、上記構成であるリニア電源を備える。
【0007】
本明細書中に開示されている車両は、上記構成である電子機器と、前記電子機器に電力を供給するバッテリと、を備える。
【発明の効果】
【0008】
本明細書中に開示されているリニア電源、電子機器、及び車両によれば、電源の安定性を保つことが容易になる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
本明細書において、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とは、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなるゲート構造を有する電界効果トランジスタを意味する。つまり、ＭＯＳＦＥＴのゲート構造は、金属、酸化物、及び半導体の３層構造に限定されない。
【0011】
本明細書において、一定値とは、理想的な状態において一定値であることを意味しており、実際には温度変化等により僅かに変動し得る値である。
【0012】
本明細書において、定電圧とは、理想的な状態において一定の電圧であることを意味しており、実際には温度変化等により僅かに変動し得る電圧である。
【0013】
本明細書において、基準電圧とは、理想的な状態において基準として用いる一定の電圧であることを意味しており、実際には温度変化等により僅かに変動し得る電圧である。
【0014】
本明細書において、定電流とは、理想的な状態において一定の電流であることを意味しており、実際には温度変化等により僅かに変動し得る電流である。
【0015】
＜第１参考例に係るリニア電源＞
図１は、第１参考例に係るリニア電源の概略構成を示す図である。第１参考例に係るリニア電源１０は、基準電圧生成部１と、アンプ２と、出力トランジスタである第１トランジスタＭ１と、第３トランジスタＭ３と、抵抗Ｒ１及びＲ２と、を備える。第１参考例に係るリニア電源１０は、入力端Ｔ１に入力される入力電圧ＶＩＮを降圧して出力電圧ＶＯＵＴを生成する。出力電圧ＶＯＵＴは出力端Ｔ２から出力される。
図１は、第１参考例に係るリニア電源の概略構成を示す図である。第１参考例に係るリニア電源１０は、基準電圧生成部１と、アンプ２と、出力トランジスタである第１トランジスタＭ１と、第３トランジスタＭ３と、抵抗Ｒ１及びＲ２と、を備える。第１参考例に係るリニア電源１０は、入力端Ｔ１に入力される入力電圧ＶＩＮを降圧して出力電圧ＶＯＵＴを生成する。出力電圧ＶＯＵＴは出力端Ｔ２から出力される。
【0016】
第１トランジスタＭ１は、入力端Ｔ１と出力端Ｔ２との間に接続される。第１トランジスタＭ１は、アンプ２の出力信号に応じて制御される。より詳細には、第１トランジスタＭ１の導通度（裏を返せばオン抵抗値）は、アンプ２の出力信号に応じて制御される。なお、第１参考例に係るリニア電源１０では、第１トランジスタＭ１として、ＰＭＯＳＦＥＴ［P-channel type MOSFET］が用いられている。従って、第１トランジスタＭ１のゲート電圧が低いほど、第１トランジスタＭ１の導通度が高くなり、出力電圧ＶＯＵＴが上昇する。逆に、第１トランジスタＭ１のゲート電圧が高いほど、第１トランジスタＭ１の導通度が低くなり、出力電圧ＶＯＵＴが低下する。ただし、第１トランジスタＭ１としては、ＰＭＯＳＦＥＴに代えて、ＰＮＰバイポーラトランジスタを用いてもよい。
【0017】
抵抗Ｒ１及びＲ２は、出力電圧ＶＯＵＴを帰還電圧ＶＦＢに変換する。抵抗Ｒ１は抵抗値ｒ１の抵抗であり、抵抗Ｒ２は抵抗値ｒ２の抵抗である。帰還電圧ＶＦＢは、下記の式で表すことができる。
ＶＦＢ＝ＶＯＵＴ×｛ｒ２／（ｒ１＋ｒ２）｝）
ＶＦＢ＝ＶＯＵＴ×｛ｒ２／（ｒ１＋ｒ２）｝）
【0018】
なお、出力電圧ＶＯＵＴがアンプ２の入力ダイナミックレンジに収まっていれば、抵抗Ｒ１及びＲ２を設けずに、帰還電圧ＶＦＢとして出力電圧ＶＯＵＴそのものをアンプ２に直接入力しても構わない。
【0019】
基準電圧生成部１は、基準電圧ＶＲＥＦを生成して出力する。なお、基準電圧生成部１としては、例えば、電源依存性や温度依存性の低いバンドギャップ電圧源を好適に用いることができる。
【0020】
アンプ２を含む制御部は、非反転入力端（＋）に入力される帰還電圧ＶＦＢと反転入力端（－）に入力される基準電圧ＶＲＥＦとの差に基づき第２トランジスタＭ２を制御する。より詳細には、アンプ２を含む制御部は、帰還電圧ＶＦＢが基準電圧ＶＲＥＦと一致するように第１トランジスタＭ１を制御する。アンプ２を含む制御部は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差分値ΔＶ（＝ＶＦＢ－ＶＲＥＦ）が高いほど第１トランジスタＭ１のゲート電圧を高くし、逆に、差分値ΔＶが低いほど第１トランジスタＭ１のゲート電圧を低くする。
【0021】
なお、アンプ２を含む制御部の具体的な回路構成次第で、非反転入力端（＋）に基準電圧ＶＲＥＦが入力され、反転入力端（－）に帰還電圧ＶＦＢが入力されることがある。
【0022】
図２Ａは、第１参考例に係るリニア電源１０の出力電流と入力電圧ＶＩＮ、ゲート電圧ＶＧ、及び出力電圧ＶＯＵＴとの関係を示すグラフである。図２Ａにおいて、ゲート電圧ＶＧは、第１トランジスタＭ１のゲート電圧である。図２Ａに示すグラフの横軸は出力電流の値を示している。図２Ａに示すグラフの縦軸は入力電圧ＶＩＮ、ゲート電圧ＶＧ、又は出力電圧ＶＯＵＴの値を示している。なお、図２Ａに示す入力電圧ＶＩＮの値は一例であり、実際には入力電圧ＶＩＮの値は変動し得る。
【0023】
第１参考例に係るリニア電源１０は、出力電流の変動つまり負荷の変動に応じて、ゲート電圧ＶＧを調整することで出力電圧ＶＯＵＴの安定化を図っている。
【0024】
以下の説明において、出力電流が所定値Ｉａより小さい場合を軽負荷と称し、出力電流が所定値Ｉａより大きい場合を重負荷と称す。なお、所定値Ｉａの具体的な数値は特に限定されない。
【0025】
図２Ｂは、軽負荷時における第１参考例に係るリニア電源１０の入力電圧ＶＩＮと出力電圧ＶＯＵＴとの関係を示すグラフである。図２Ｂに示すグラフの横軸は入力電圧ＶＩＮの値を示している。図２Ｂに示すグラフの縦軸は入力電圧ＶＩＮ又は出力電圧ＶＯＵＴの値を示している。なお、第１参考例に係るリニア電源１０では、出力電圧ＶＯＵＴの目標値が電圧Ｖ１になるように、抵抗Ｒ１の抵抗値、抵抗Ｒ２の抵抗値、及び基準電圧ＶＲＥＦが設定される。
【0026】
入力電圧ＶＩＮが電圧Ｖ１より大きい範囲では、入力電圧ＶＩＮが大きく変動すると、第１トランジスタＭ１のドレイン－ソース間電圧ＶＤＳ１が大きく変動する。入力電圧ＶＩＮが電圧Ｖ１より大きい範囲において、第１トランジスタＭ１のドレイン－ソース間電圧ＶＤＳ１は、入力電圧ＶＩＮから出力電圧ＶＯＵＴを引いた値になるからである。
【0027】
図３は、或るＭＯＳＦＥＴの特性を示すグラフである。図３に示すグラフの横軸は或るＭＯＳＦＥＴのドレイン－ソース間電圧ＶＤＳを示している。図３に示すグラフの縦軸は或るＭＯＳＦＥＴのドレイン電流Ｉｄを示している。
【0028】
図３では、ゲート－ソース間電圧ＶＧＳがしきい値電圧Ｖｔｈより０．２［Ｖ］大きい場合におけるドレイン－ソース間電圧ＶＤＳとドレイン電流Ｉｄとの関係が示されている。また、図３では、ゲート－ソース間電圧ＶＧＳがしきい値電圧Ｖｔｈより０．１［Ｖ］大きい場合におけるドレイン－ソース間電圧ＶＤＳとドレイン電流Ｉｄとの関係が示されている。また、図３では、ゲート－ソース間電圧ＶＧＳがしきい値電圧Ｖｔｈである場合におけるドレイン－ソース間電圧ＶＤＳとドレイン電流Ｉｄとの関係が示されている。また、図３では、ゲート－ソース間電圧ＶＧＳがしきい値電圧Ｖｔｈより０．１［Ｖ］小さい場合におけるドレイン－ソース間電圧ＶＤＳとドレイン電流Ｉｄとの関係が示されている。また、図３では、ゲート－ソース間電圧ＶＧＳがしきい値電圧Ｖｔｈより０．２［Ｖ］小さい場合におけるドレイン－ソース間電圧ＶＤＳとドレイン電流Ｉｄとの関係が示されている。
【0029】
ゲート－ソース間電圧ＶＧＳが或るＭＯＳＦＥＴのしきい値電圧Ｖｔｈ付近である場合、ドレイン－ソース間電圧ＶＤＳが大きく変わると、ドレイン電流Ｉｄが大きく変わる。すなわち、ゲート－ソース間電圧ＶＧＳがしきい値電圧Ｖｔｈ付近である場合、ドレイン－ソース間電圧ＶＤＳが大きく変わると、或るＭＯＳＦＥＴの特性が大きく変わる。
【0030】
従って、第１トランジスタＭ１として、上述した或るＭＯＳＦＥＴと同様に、遮断領域の境界付近で動作する場合に第１端－第２端間電圧が大きく変れば特性が大きく変わるトランジスタが用いられ、アンプ２を含む制御部が、線遮断領域の境界付近で動作するように第１トランジスタＭ１を制御した場合、第１参考例に係るリニア電源１０に次のような課題が生じる。
【0031】
第１参考例に係るリニア電源１０は、入力電圧ＶＩＮが大きく変動すると、第１トランジスタＭ１の第１端－第２端間電圧が大きく変動し、その結果として電源の特性が変動して電源の安定性を保つことが困難になる。
【0032】
以下では、このような課題を解決することのできる第１実施形態を提案する。
【0033】
＜第１実施形態に係るリニア電源＞
図４は、第１実施形態に係るリニア電源の概略構成を示す図である。第１実施形態に係るリニア電源１００は、先出の第１参考例に係るリニア電源１０（図１参照）を基本としつつ、先出の構成要素に加えて、第２トランジスタＭ２及び第３トランジスタＭ３をさらに備える。
図４は、第１実施形態に係るリニア電源の概略構成を示す図である。第１実施形態に係るリニア電源１００は、先出の第１参考例に係るリニア電源１０（図１参照）を基本としつつ、先出の構成要素に加えて、第２トランジスタＭ２及び第３トランジスタＭ３をさらに備える。
【0034】
なお、第１実施形態に係るリニア電源１００では、第２トランジスタＭ２及び第３トランジスタＭ３として、ＰＭＯＳＦＥＴが用いられている。ただし、第２トランジスタＭ２及び第３トランジスタＭ３としてはそれぞれ、ＰＭＯＳＦＥＴに代えて、ＰＮＰバイポーラトランジスタを用いてもよい。
【0035】
なお、第１実施形態に係るリニア電源１００では、第２トランジスタＭ２は、入力端Ｔ１と出力端Ｔ２との間に接続され、第３トランジスタＭ３は、第２トランジスタＭ２と出力端Ｔ２との間に接続される。そして、第１トランジスタＭ１は、第２トランジスタＭ２及び第３トランジスタＭ３の直列回路に対して並列接続される。第３トランジスタＭ３は、第２トランジスタＭ２のドレイン－ソース間電圧ＶＤＳ１をクランプするように構成される。ただし、第２トランジスタＭ２としてＰＭＯＳＦＥＴの代わりにＰＮＰバイポーラトランジスタが用いられた場合には、第３トランジスタＭ３は、第２トランジスタＭ２のコレクタ－エミッタ間電圧をクランプするように構成される。
【0036】
入力電圧ＶＩＮより一定値低い制御電圧（ＶＩＮ－ＶＣＬＰ）が、第３トランジスタＭ３のゲートに供給される。したがって、第２トランジスタＭ２のドレイン－ソース間電圧ＶＤＳ１は、一定値の電圧ＶＣＬＰに第３トランジスタＭ３のしきい値電圧Ｖｔｈ３を加えた電圧となる。すなわち、第３トランジスタＭ３は、第２トランジスタＭ２のドレイン－ソース間電圧ＶＤＳ１を略固定値にクランプする。
【0037】
本実施形態では、第１トランジスタＭ１のゲートと第２トランジスタＭ２のゲートとが共通接続される。つまり、アンプ２は、第１トランジスタＭ１のみならず、第２トランジスタＭ２も制御する。また、本実施形態では、第１トランジスタＭ１のしきい値電圧は第２トランジスタＭ２のしきい値電圧より大きい。
【0038】
例えば、第１トランジスタＭ１として、ＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）構造のトランジスタを用い、第２トランジスタＭ２として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）構造のトランジスタを用いることで、第１トランジスタＭ１のしきい値電圧を第２トランジスタＭ２のしきい値電圧より大きくすることができる。
【0039】
なお、ＣＭＯＳ構造のトランジスタとは、言い換えると、ＣＭＯＳプロセスによって半導体チップ上に形成されたトランジスタである。また、ＤＭＯＳ構造のトランジスタとは、言い換えると、ＤＭＯＳプロセスによって半導体チップ上に形成されたトランジスタである。
【0040】
図５Ａは、第１実施形態に係るリニア電源１００の出力電流と入力電圧ＶＩＮ、ゲート電圧ＶＧ、及び出力電圧ＶＯＵＴとの関係を示すグラフである。図５Ａにおいて、ゲート電圧ＶＧは、第１トランジスタＭ１及び第２トランジスタＭ２のゲート電圧である。図５Ａに示すグラフの横軸は出力電流の値を示している。図５Ａに示すグラフの縦軸は入力電圧ＶＩＮ、ゲート電圧ＶＧ、又は出力電圧ＶＯＵＴの値を示している。なお、図５Ａに示す入力電圧ＶＩＮの値は一例であり、実際には入力電圧ＶＩＮの値は変動し得る。
【0041】
第１実施形態に係るリニア電源１００は、出力電流の変動つまり負荷の変動に応じて、ゲート電圧ＶＧを調整することで出力電圧ＶＯＵＴの安定化を図っている。
【0042】
出力電流が所定値Ｉａより小さいときすなわち軽負荷時に、ゲート電圧ＶＧからグラウンド電位を引いた値は、第２トランジスタＭ２のしきい値電圧を超えているが、第１トランジスタＭ１のしきい値電圧に達していない。したがって、軽負荷時に、第１トランジスタＭ１は電流を流さずに第２トランジスタＭ２が電流を流す。
【0043】
出力電流が所定値Ｉａより大きいときすなわち重負荷時に、ゲート電圧ＶＧからグラウンド電位を引いた値は、第１トランジスタＭ１のしきい値電圧を超えている。したがって、重負荷時に、第１トランジスタＭ１及び第２トランジスタＭ２はともに電流を流す。
【0044】
入力端Ｔ１から第１トランジスタＭ１を経由して出力端Ｔ２に至る経路の抵抗は入力端Ｔ１から第２トランジスタＭ２及び第３トランジスタＭ３を経由して出力端Ｔ２に至る経路の抵抗より小さい。したがって、第１実施形態に係るリニア電源１００は、重負荷時の損失を低減することができる。
【0045】
また、第１トランジスタＭ１は重負荷時にのみ電流を流すので、軽負荷時及び重負荷時の両方で第１トランジスタＭ１が電流を流す構成と比較して、第１トランジスタＭ１のドレイン－ソース間電圧の変動は小さくなる。したがって、電源の安定性を保つことが容易になる。
【0046】
図５Ｂは、軽負荷時における第１実施形態に係るリニア電源１００の入力電圧ＶＩＮと出力電圧ＶＯＵＴとの関係を示すグラフである。図５Ｂに示すグラフの横軸は入力電圧ＶＩＮの値を示している。図５Ｂに示すグラフの縦軸は入力電圧ＶＩＮ又は出力電圧ＶＯＵＴの値を示している。なお、第１実施形態に係るリニア電源１００では、出力電圧ＶＯＵＴの目標値が電圧Ｖ１になるように、抵抗Ｒ１の抵抗値、抵抗Ｒ２の抵抗値、及び基準電圧ＶＲＥＦが設定される。
【0047】
入力電圧ＶＩＮが電圧Ｖ２（＝Ｖ１＋ＶＤＳ１）より大きい範囲では、第３トランジスタＭ３が第２トランジスタＭ２のドレイン－ソース間電圧ＶＤＳ１を略固定値にクランプする。したがって、入力電圧ＶＩＮが大きく変動しても、入力電圧ＶＩＮが電圧Ｖ２（＝Ｖ１＋ＶＤＳ１）より大きい範囲において第２トランジスタのドレイン－ソース間電圧ＶＤＳ１は略固定値になる。これにより、入力電圧ＶＩＮが大きく変動した際に電源の特性が変動することが抑制され、電源の安定性を保つことが容易になる。
【0048】
なお、入力電圧ＶＩＮが電圧Ｖ２（＝Ｖ１＋ＶＤＳ１）より大きい範囲において第２トランジスタのドレイン－ソース間電圧ＶＤＳ１は略固定値になるので、第２トランジスタＭ２として、第１トランジスタＭ１及び第３トランジスタＭ３の各耐圧より低い耐圧が低いトランジスタが用いられることが望ましい。これにより、第２トランジスタＭ２の小型化及び低コスト化を図ることができる。
【0049】
＜第１実施形態に係るリニア電源の第１構成例＞
図６は、第１実施形態に係るリニア電源の第１構成例を示す図である。図６に示す第１実施形態に係るリニア電源１０１では、第１トランジスタＭ１及び第２トランジスタＭ２を制御する制御部は、アンプ２と、第４トランジスタＭ４と、抵抗Ｒ３と、電流源３と、を備える。
図６は、第１実施形態に係るリニア電源の第１構成例を示す図である。図６に示す第１実施形態に係るリニア電源１０１では、第１トランジスタＭ１及び第２トランジスタＭ２を制御する制御部は、アンプ２と、第４トランジスタＭ４と、抵抗Ｒ３と、電流源３と、を備える。
【0050】
第１実施形態に係るリニア電源１０１では、第４トランジスタＭ４として、ＰＭＯＳＦＥＴが用いられている。アンプ２の非反転入力端（＋）に基準電圧ＶＲＥＦが入力され、アンプ２の反転入力端（－）に帰還電圧ＶＦＢが入力される。アンプ２の出力信号は、第４トランジスタＭ４のゲートに供給される。
【0051】
第４トランジスタＭ４のソースは入力端Ｔ１に接続される。第４トランジスタＭ４のドレインは第２トランジスタＭ２のゲート及び抵抗Ｒ３の第１端に接続される。抵抗Ｒ３の第２端は第３トランジスタＭ３のゲート及び電流源３の第１端に接続される。電流源３の第２端はグラウンド電位に接続される。
【0052】
電流源３は定電流Ｉ１を出力する。アンプ２は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差分値ΔＶ’（＝ＶＲＥＦ－ＶＦＢ）が高いほど第４トランジスタＭ４のゲート電圧を高くして第２トランジスタＭ２のゲート電圧を低くし、逆に、差分値ΔＶ’が低いほど第４トランジスタＭ４のゲート電圧を低くして第１トランジスタＭ１及び第２トランジスタＭ２のゲート電圧を高くする。
【0053】
アンプ２は、第２トランジスタＭ２のゲート－ソース間電圧が第２トランジスタＭ２のしきい値電圧になるように、第４トランジスタＭ４のゲート－ソース間電圧を制御する。その結果、第４トランジスタＭ４のドレイン－ソース間電圧は第２トランジスタＭ２のしきい値電圧付近になる。
【0054】
抵抗Ｒ３の代わりに、ＭＯＳＦＥＴ、バイポーラトランジスタ、ダイオード等を用いて、抵抗Ｒ３の代わりに用いた素子の電圧降下が一定になるようにしてもよい。第４トランジスタＭ４としては、ＰＭＯＳＦＥＴに代えて、ＰＮＰバイポーラトランジスタを用いてもよい。
【0055】
＜第１実施形態に係るリニア電源の第２構成例＞
図７は、第１実施形態に係るリニア電源の第２構成例を示す図である。図７に示す第１実施形態に係るリニア電源１０２では、第１トランジスタＭ１及び第２トランジスタＭ２を制御する制御部は、アンプ２と、第４トランジスタＭ４と、抵抗Ｒ３と、電流源３と、を備える。
図７は、第１実施形態に係るリニア電源の第２構成例を示す図である。図７に示す第１実施形態に係るリニア電源１０２では、第１トランジスタＭ１及び第２トランジスタＭ２を制御する制御部は、アンプ２と、第４トランジスタＭ４と、抵抗Ｒ３と、電流源３と、を備える。
【0056】
第１実施形態に係るリニア電源１０２では、第４トランジスタＭ４として、ＮＭＯＳＦＥＴ［N-channel type MOSFET］が用いられている。アンプ２の非反転入力端（＋）に基準電圧ＶＲＥＦが入力され、アンプ２の反転入力端（－）に帰還電圧ＶＦＢが入力される。アンプ２の出力信号は、第４トランジスタＭ４のゲートに供給される。
【0057】
電流源３の第１端は入力端Ｔ１に接続される。電流源３の第２端は第２トランジスタＭ２のゲート及び抵抗Ｒ３の第１端に接続される。抵抗Ｒ３の第２端は第３トランジスタＭ３のゲート及び第４トランジスタＭ４のドレインに接続される。第４トランジスタＭ４のソースはグラウンド電位に接続される。
【0058】
電流源３は定電流Ｉ１を出力する。アンプ２は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差分値ΔＶ’（＝ＶＲＥＦ－ＶＦＢ）が高いほど第４トランジスタＭ４のゲート電圧を高くして第１トランジスタＭ１及び第２トランジスタＭ２のゲート電圧を低くし、逆に、差分値ΔＶ’が低いほど第４トランジスタＭ４のゲート電圧を低くして第１トランジスタＭ１及び第２トランジスタＭ２のゲート電圧を高くする。
【0059】
第３トランジスタＭ３のゲート電圧は、入力電圧ＶＩＮから電流源３及び抵抗Ｒ３の電圧降下を引いた値となる。第３トランジスタＭ３によって第２トランジスタＭ２のドレイン－ソース電圧がクランプされる。
【0060】
抵抗Ｒ３の代わりに、ＭＯＳＦＥＴ、バイポーラトランジスタ、ダイオード等を用いて、抵抗Ｒ３の代わりに用いた素子の電圧降下が一定になるようにしてもよい。第４トランジスタＭ４としては、ＮＭＯＳＦＥＴに代えて、ＮＰＮバイポーラトランジスタを用いてもよい。
【0061】
＜第１実施形態に係るリニア電源の第３構成例＞
図８は、第１実施形態に係るリニア電源の第３構成例を示す図である。図８に示す第１実施形態に係るリニア電源１０３では、第１トランジスタＭ１及び第２トランジスタＭ２を制御する制御部は、アンプ２と、第４トランジスタＭ４と、第５トランジスタＭ５と、抵抗Ｒ３と、を備える。
図８は、第１実施形態に係るリニア電源の第３構成例を示す図である。図８に示す第１実施形態に係るリニア電源１０３では、第１トランジスタＭ１及び第２トランジスタＭ２を制御する制御部は、アンプ２と、第４トランジスタＭ４と、第５トランジスタＭ５と、抵抗Ｒ３と、を備える。
【0062】
第１実施形態に係るリニア電源１０３では、第４トランジスタＭ４として、ＰＭＯＳＦＥＴが用いられ、第５トランジスタＭ５として、ＰＭＯＳＦＥＴが用いられる。アンプ２の非反転入力端（＋）に帰還電圧ＶＦＢが入力され、アンプ２の反転入力端（－）に基準電圧ＶＲＥＦが入力される。アンプ２の出力信号は、第５トランジスタＭ５のドレイン及びゲートと第３トランジスタＭ３のゲートに供給される。
【0063】
抵抗Ｒ３の第１端は入力端Ｔ１に接続される。電流源３の第２端は第４トランジスタＭ４のソースに接続される。第４トランジスタＭ４のゲート及びドレインと、第５トランジスタＭ５のソースが第２トランジスタＭ２のゲートに接続される。
【0064】
第２トランジスタＭ２と第４トランジスタＭ４とは第１カレントミラー回路を構成し、第３トランジスタＭ３と第５トランジスタＭ５とは第２カレントミラー回路を構成する。アンプ２は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差分値ΔＶ（＝ＶＦＢ－ＶＲＥＦ）が低いほど第５トランジスタＭ５のゲート電圧を低くして第１トランジスタＭ１及び第２トランジスタＭ２のゲート電圧を低くし、逆に、差分値ΔＶが高いほど第５トランジスタＭ５のゲート電圧を高くして第１トランジスタＭ１及び第２トランジスタＭ２のゲート電圧を高くする。
【0065】
第３トランジスタＭ３のゲート電圧は、入力電圧ＶＩＮから抵抗Ｒ３の電圧降下と第４トランジスタＭ４のしきい値電圧と第５トランジスタＭ５のしきい値電圧とを引いた値となる。第３トランジスタＭ３によって第２トランジスタＭ２のドレイン－ソース電圧がクランプされる。
【0066】
抵抗Ｒ３はゲイン調整用の抵抗であるため、ゲイン調整が不要であれば抵抗Ｒ３は削除されてよい第４トランジスタＭ４としては、ＰＭＯＳＦＥＴに代えて、ＰＮＰバイポーラトランジスタを用いてもよい。第５トランジスタＭ５としては、ＰＭＯＳＦＥＴに代えて、ＰＮＰバイポーラトランジスタを用いてもよい。
【0067】
＜第１実施形態に係るリニア電源の第４構成例＞
図９は、第１実施形態に係るリニア電源の第４構成例を示す図である。図９に示す第１実施形態に係るリニア電源１０４では、第１トランジスタＭ１及び第２トランジスタＭ２を制御する制御部は、アンプ２と、第４トランジスタＭ４と、抵抗Ｒ３及びＲ４と、を備える。
図９は、第１実施形態に係るリニア電源の第４構成例を示す図である。図９に示す第１実施形態に係るリニア電源１０４では、第１トランジスタＭ１及び第２トランジスタＭ２を制御する制御部は、アンプ２と、第４トランジスタＭ４と、抵抗Ｒ３及びＲ４と、を備える。
【0068】
第１実施形態に係るリニア電源１０４では、第４トランジスタＭ４として、ＰＭＯＳＦＥＴが用いられる。アンプ２の非反転入力端（＋）に帰還電圧ＶＦＢが入力され、アンプ２の反転入力端（－）に基準電圧ＶＲＥＦが入力される。アンプ２の出力信号は、第３トランジスタＭ３のゲートに供給される。
【0069】
抵抗Ｒ３の第１端は入力端Ｔ１に接続される。電流源３の第２端は第４トランジスタＭ４のソースに接続される。第４トランジスタＭ４のゲート及びドレインと、抵抗Ｒ４の第１端が第２トランジスタＭ２のゲートに接続される。抵抗Ｒ４の第２端は、アンプ２の出力端及び第３トランジスタＭ３のゲートに接続される。
【0070】
第２トランジスタＭ２と第４トランジスタＭ４とはカレントミラー回路を構成する。アンプ２は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差分値ΔＶ（＝ＶＦＢ－ＶＲＥＦ）が低いほど第１トランジスタＭ１及び第２トランジスタＭ２のゲート電圧を低くし、逆に、差分値ΔＶが高いほど第１トランジスタＭ１及び第２トランジスタＭ２のゲート電圧を高くする。
【0071】
第３トランジスタＭ３のゲート電圧は、入力電圧ＶＩＮから抵抗Ｒ３の電圧降下と第４トランジスタＭ４のしきい値電圧と第４抵抗の電圧降下とを引いた値となる。第３トランジスタＭ３によって第２トランジスタＭ２のドレイン－ソース電圧がクランプされる。
【0072】
抵抗Ｒ３はゲイン調整用の抵抗であるため、ゲイン調整が不要であれば抵抗Ｒ３は削除されてよい第４トランジスタＭ４としては、ＰＭＯＳＦＥＴに代えて、ＰＮＰバイポーラトランジスタを用いてもよい。
【0073】
＜第１実施形態に係るリニア電源の第５構成例＞
図１０は、第１実施形態に係るリニア電源の第５構成例を示す図である。図１０に示す第１実施形態に係るリニア電源１０５では、第１トランジスタＭ１及び第２トランジスタＭ２を制御する制御部は、アンプ２を備える。図１０に示す第１実施形態に係るリニア電源１０５では、入力電圧ＶＩＮより一定値低い制御電圧を第３トランジスタＭ３の制御端に供給する制御電圧供給部は、ツェナーダイオードＺ１と、電流源３と、を備える。
図１０は、第１実施形態に係るリニア電源の第５構成例を示す図である。図１０に示す第１実施形態に係るリニア電源１０５では、第１トランジスタＭ１及び第２トランジスタＭ２を制御する制御部は、アンプ２を備える。図１０に示す第１実施形態に係るリニア電源１０５では、入力電圧ＶＩＮより一定値低い制御電圧を第３トランジスタＭ３の制御端に供給する制御電圧供給部は、ツェナーダイオードＺ１と、電流源３と、を備える。
【0074】
アンプ２の非反転入力端（＋）に帰還電圧ＶＦＢが入力され、アンプ２の反転入力端（－）に基準電圧ＶＲＥＦが入力される。アンプ２の出力信号は、第１トランジスタＭ１及び第２トランジスタＭ２のゲートに供給される。
【0075】
ツェナーダイオードＺ１のカソードは入力端Ｔ１に接続される。ツェナーダイオードＺ１のアノード端は第３トランジスタＭ３のゲート及び電流源３の第１端に接続される。電流源３の第２端はグラウンド電位に接続される。
【0076】
第３トランジスタＭ３のゲート電圧は、入力電圧ＶＩＮからツェナーダイオードＺ１のツェナー電圧を引いた値となる。第３トランジスタＭ３によって第２トランジスタＭ２のドレイン－ソース電圧がクランプされる。
【0077】
図１０に示す第１実施形態に係るリニア電源１０５では、制御電圧供給部が制御部に含まれないので、制御部による第１トランジスタＭ１及び第２トランジスタＭ２の制御が容易になる。
【0078】
＜第２参考例に係るリニア電源＞
図１１は、第２参考例に係るリニア電源の概略構成を示す図である。第２参考例に係るリニア電源２０は、出力トランジスタである第１トランジスタＭ１がＮＭＯＳＦＥＴである点で、第１参考例に係るリニア電源１０と異なり、それ以外の点で第１参考例に係るリニア電源１０と基本的に同様である。
図１１は、第２参考例に係るリニア電源の概略構成を示す図である。第２参考例に係るリニア電源２０は、出力トランジスタである第１トランジスタＭ１がＮＭＯＳＦＥＴである点で、第１参考例に係るリニア電源１０と異なり、それ以外の点で第１参考例に係るリニア電源１０と基本的に同様である。
【0079】
なお、第２参考例に係るリニア電源２０では、第１トランジスタＭ１として、ＮＭＯＳＦＥＴの代わりに、ＮＰＮバイポーラトランジスタが用いられてもよい。
【0080】
図１２Ａは、第２参考例に係るリニア電源２０の出力電流と入力電圧ＶＩＮ、ゲート電圧ＶＧ、及び出力電圧ＶＯＵＴとの関係を示すグラフである。図１２Ａにおいて、ゲート電圧ＶＧは、第１トランジスタＭ１のゲート電圧である。図２Ａに示すグラフの横軸は出力電流の値を示している。図２Ａに示すグラフの縦軸は入力電圧ＶＩＮ、ゲート電圧ＶＧ、又は出力電圧ＶＯＵＴの値を示している。なお、図２Ａに示す入力電圧ＶＩＮの値は一例であり、実際には入力電圧ＶＩＮの値は変動し得る。
【0081】
第２参考例に係るリニア電源２０は、出力電流の変動つまり負荷の変動に応じて、ゲート電圧ＶＧを調整することで出力電圧ＶＯＵＴの安定化を図っている。
【0082】
図１２Ｂは、軽負荷時における第２参考例に係るリニア電源２０の入力電圧ＶＩＮと出力電圧ＶＯＵＴとの関係を示すグラフである。図１２Ｂに示すグラフの横軸は入力電圧ＶＩＮの値を示している。図１２Ｂに示すグラフの縦軸は入力電圧ＶＩＮ又は出力電圧ＶＯＵＴの値を示している。なお、第２参考例に係るリニア電源２０では、出力電圧ＶＯＵＴの目標値が電圧Ｖ１になるように、抵抗Ｒ１の抵抗値、抵抗Ｒ２の抵抗値、及び基準電圧ＶＲＥＦが設定される。
【0083】
第２参考例に係るリニア電源２０は、第１参考例に係るリニア電源１０と同様に、入力電圧ＶＩＮが大きく変動すると、第１トランジスタＭ１の第１端－第２端間電圧が大きく変動し、その結果として電源の特性が変動して電源の安定性を保つことが困難になる。
【0084】
以下では、このような課題を解決することのできる第２実施形態を提案する。
【0085】
＜第２実施形態に係るリニア電源＞
図１３は、第２実施形態に係るリニア電源の概略構成を示す図である。第２実施形態に係るリニア電源２００は、先出の第２参考例に係るリニア電源２０（図１１参照）を基本としつつ、先出の構成要素に加えて、第２トランジスタＭ２及び第３トランジスタＭ３をさらに備える。
図１３は、第２実施形態に係るリニア電源の概略構成を示す図である。第２実施形態に係るリニア電源２００は、先出の第２参考例に係るリニア電源２０（図１１参照）を基本としつつ、先出の構成要素に加えて、第２トランジスタＭ２及び第３トランジスタＭ３をさらに備える。
【0086】
第２実施形態に係るリニア電源２００の基本的な構成は、第１実施形態に係るリニア電源１００と類似するため、詳細な説明は省略する。
【0087】
図１４Ａは、第２実施形態に係るリニア電源２００の出力電流と入力電圧ＶＩＮ、ゲート電圧ＶＧ、及び出力電圧ＶＯＵＴとの関係を示すグラフである。図１４Ａにおいて、ゲート電圧ＶＧは、第１トランジスタＭ１及び第２トランジスタＭ２のゲート電圧である。図１４Ａに示すグラフの横軸は出力電流の値を示している。図１４Ａに示すグラフの縦軸は入力電圧ＶＩＮ、ゲート電圧ＶＧ、又は出力電圧ＶＯＵＴの値を示している。なお、図１４Ａに示す入力電圧ＶＩＮの値は一例であり、実際には入力電圧ＶＩＮの値は変動し得る。
【0088】
図１４Ｂは、軽負荷時における第２実施形態に係るリニア電源２００の入力電圧ＶＩＮと出力電圧ＶＯＵＴとの関係を示すグラフである。図１４Ｂに示すグラフの横軸は入力電圧ＶＩＮの値を示している。図１４Ｂに示すグラフの縦軸は入力電圧ＶＩＮ又は出力電圧ＶＯＵＴの値を示している。なお、第１実施形態に係るリニア電源１００では、出力電圧ＶＯＵＴの目標値が電圧Ｖ１になるように、抵抗Ｒ１の抵抗値、抵抗Ｒ２の抵抗値、及び基準電圧ＶＲＥＦが設定される。
【0089】
入力電圧ＶＩＮが電圧Ｖ２（＝Ｖ１＋ＶＤＳ１）より大きい範囲では、第３トランジスタＭ３が第２トランジスタＭ２のドレイン－ソース間電圧ＶＤＳ１を略固定値にクランプする。したがって、入力電圧ＶＩＮが大きく変動しても、入力電圧ＶＩＮが電圧Ｖ２（＝Ｖ１＋ＶＤＳ１）より大きい範囲において第２トランジスタのドレイン－ソース間電圧ＶＤＳ１は略固定値になる。これにより、入力電圧ＶＩＮが大きく変動した際に電源の特性が変動することが抑制され、電源の安定性を保つことが容易になる。
【0090】
なお、入力電圧ＶＩＮが電圧Ｖ２（＝Ｖ１＋ＶＤＳ１）より大きい範囲において第２トランジスタのドレイン－ソース間電圧ＶＤＳ１は略固定値になるので、第２トランジスタＭ２として、第３トランジスタＭ３の耐圧より低い耐圧が低いトランジスタが用いられることが望ましい。これにより、第２トランジスタＭ２の小型化及び低コスト化を図ることができる。
【0091】
＜第２実施形態に係るリニア電源の第１構成例＞
図１５は、第２実施形態に係るリニア電源の第１構成例を示す図である。図１５に示す第２実施形態に係るリニア電源２０１の基本的な構成は、第１実施形態に係るリニア電源１０１と類似するため、詳細な説明は省略する。
図１５は、第２実施形態に係るリニア電源の第１構成例を示す図である。図１５に示す第２実施形態に係るリニア電源２０１の基本的な構成は、第１実施形態に係るリニア電源１０１と類似するため、詳細な説明は省略する。
【0092】
＜第２実施形態に係るリニア電源の第２構成例＞
図１６は、第２実施形態に係るリニア電源の第２構成例を示す図である。図１６に示す第２実施形態に係るリニア電源２０２の基本的な構成は、第１実施形態に係るリニア電源１０１と類似するため、詳細な説明は省略する。図１６に示す第２実施形態に係るリニア電源２０２は、第４トランジスタＭ４のソースが出力端Ｔ２ではなく、グラウンド電位に接続されている点で図１６に示す第２実施形態に係るリニア電源２０１と異なる。
図１６は、第２実施形態に係るリニア電源の第２構成例を示す図である。図１６に示す第２実施形態に係るリニア電源２０２の基本的な構成は、第１実施形態に係るリニア電源１０１と類似するため、詳細な説明は省略する。図１６に示す第２実施形態に係るリニア電源２０２は、第４トランジスタＭ４のソースが出力端Ｔ２ではなく、グラウンド電位に接続されている点で図１６に示す第２実施形態に係るリニア電源２０１と異なる。
【0093】
＜第２実施形態に係るリニア電源の第３構成例＞
図１７は、第２実施形態に係るリニア電源の第３構成例を示す図である。図１７に示す第２実施形態に係るリニア電源２０３の基本的な構成は、第１実施形態に係るリニア電源１０２と類似するため、詳細な説明は省略する。
図１７は、第２実施形態に係るリニア電源の第３構成例を示す図である。図１７に示す第２実施形態に係るリニア電源２０３の基本的な構成は、第１実施形態に係るリニア電源１０２と類似するため、詳細な説明は省略する。
【0094】
＜第２実施形態に係るリニア電源の第４構成例＞
図１８は、第２実施形態に係るリニア電源の第４構成例を示す図である。図１８に示す第２実施形態に係るリニア電源２０４の基本的な構成は、第１実施形態に係るリニア電源１０２と類似するため、詳細な説明は省略する。図１８に示す第２実施形態に係るリニア電源２０４は、電流源３の第２端が出力端Ｔ２ではなく、グラウンド電位に接続されている点で図１７に示す第２実施形態に係るリニア電源２０３と異なる。
図１８は、第２実施形態に係るリニア電源の第４構成例を示す図である。図１８に示す第２実施形態に係るリニア電源２０４の基本的な構成は、第１実施形態に係るリニア電源１０２と類似するため、詳細な説明は省略する。図１８に示す第２実施形態に係るリニア電源２０４は、電流源３の第２端が出力端Ｔ２ではなく、グラウンド電位に接続されている点で図１７に示す第２実施形態に係るリニア電源２０３と異なる。
【0095】
＜第２実施形態に係るリニア電源の第５構成例＞
図１９は、第２実施形態に係るリニア電源の第５構成例を示す図である。図１９に示す第２実施形態に係るリニア電源２０５の基本的な構成は、第１実施形態に係るリニア電源１０３と類似するため、詳細な説明は省略する。なお、抵抗Ｒ３の第２端は出力端Ｔ２ではなく、グラウンド電位に接続されてもよい。
図１９は、第２実施形態に係るリニア電源の第５構成例を示す図である。図１９に示す第２実施形態に係るリニア電源２０５の基本的な構成は、第１実施形態に係るリニア電源１０３と類似するため、詳細な説明は省略する。なお、抵抗Ｒ３の第２端は出力端Ｔ２ではなく、グラウンド電位に接続されてもよい。
【0096】
＜第２実施形態に係るリニア電源の第６構成例＞
図２０は、第２実施形態に係るリニア電源の第６構成例を示す図である。図２０に示す第２実施形態に係るリニア電源２０６の基本的な構成は、第１実施形態に係るリニア電源１０４と類似するため、詳細な説明は省略する。なお、抵抗Ｒ３の第２端は出力端Ｔ２ではなく、グラウンド電位に接続されてもよい。
図２０は、第２実施形態に係るリニア電源の第６構成例を示す図である。図２０に示す第２実施形態に係るリニア電源２０６の基本的な構成は、第１実施形態に係るリニア電源１０４と類似するため、詳細な説明は省略する。なお、抵抗Ｒ３の第２端は出力端Ｔ２ではなく、グラウンド電位に接続されてもよい。
【0097】
＜第２実施形態に係るリニア電源の第７構成例＞
図２１は、第２実施形態に係るリニア電源の第７構成例を示す図である。図２１に示す第２実施形態に係るリニア電源２０７の基本的な構成は、第１実施形態に係るリニア電源１０５と類似するため、詳細な説明は省略する。なお、ツェナーダイオードのカソードはは出力端Ｔ２ではなく、グラウンド電位に接続されてもよい。
図２１は、第２実施形態に係るリニア電源の第７構成例を示す図である。図２１に示す第２実施形態に係るリニア電源２０７の基本的な構成は、第１実施形態に係るリニア電源１０５と類似するため、詳細な説明は省略する。なお、ツェナーダイオードのカソードはは出力端Ｔ２ではなく、グラウンド電位に接続されてもよい。
【0098】
＜車両への適用＞
図２２は、車両Ｘの外観図である。本構成例の車両Ｘは、バッテリＢ１から電源電圧の供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８を搭載している。本図における電子機器Ｘ１１～Ｘ１８の搭載位置は、図示の便宜上、実際とは異なる場合がある。
図２２は、車両Ｘの外観図である。本構成例の車両Ｘは、バッテリＢ１から電源電圧の供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８を搭載している。本図における電子機器Ｘ１１～Ｘ１８の搭載位置は、図示の便宜上、実際とは異なる場合がある。
【0099】
電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
【0100】
電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
【0101】
電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【0102】
電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。
【0103】
電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【0104】
電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
【0105】
電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。
【0106】
電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
【0107】
なお、先に説明したリニア電源１００～１０５及び２００～２０７は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。リニア電源が組み込まれた電子機器の負荷は、リニア電源から電力供給を受けて動作する。
【0108】
＜留意点＞
本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【0109】
上述した第１実施形態及び第２実施形態では第１トランジスタＭ１及び第２トランジスタＭ２がともにアンプ２によって制御されたが、例えば図２３に示す第１変形例及び図２４に示す第２変形例のように第１トランジスタＭ１及び第２トランジスタＭ２が別々に制御されてもよい。
【0110】
第１変形例及び第２変形例では、アンプ２’が第１トランジスタＭ１を制御し、アンプ２が第２トランジスタＭ２を制御する。基準電圧生成部１’から出力される基準電圧ＶＲＥＦ’は、基準電圧生成部１から出力される基準電圧ＶＲＥＦより小さく設定される。このような設定により、第１変形例及び第２変形例では、軽負荷時に第１トランジスタＭ１が電流を流さずに第２トランジスタＭ２が電流を流し、重負荷時に第１トランジスタＭ１及び第２トランジスタＭ２がともに電流を流すような制御が実行される。
【0111】
以上説明したリニア電源（１００～１０５、２００～２０７）は、第１トランジスタ（Ｍ１）と、入力電圧（ＶＩＮ）が入力されるように構成される入力端（Ｔ１）と出力電圧（ＶＯＵＴ）を出力するように構成される出力端（Ｔ２）との間に接続された第２トランジスタ（Ｍ２）と、少なくとも一つの基準電圧（ＶＲＥＦ）を生成するように構成される少なくとも一つの基準電圧生成部（１）と、前記出力電圧に応じた帰還電圧（ＶＦＢ）と前記基準電圧との差に基づき前記第１トランジスタ及び前記第２トランジスタを制御するように構成される制御部（２、３、Ｍ４、Ｍ５、Ｒ３、Ｒ４）と、前記入力端又は前記出力端と前記第２トランジスタとの間に接続可能に構成され、前記第２トランジスタの第１端－第２端間電圧をクランプするように構成される第３トランジスタ（Ｍ３）と、を備え、前記第１トランジスタは、前記第２トランジスタ及び前記第３トランジスタの直列回路に対して並列接続される構成（第１の構成）である。
【0112】
上記第１の構成であるリニア電源では、第３トランジスタが第２トランジスタの第１端－第２端間電圧をクランプする。したがって、入力電圧が大きく変動した際に電源の特性が変動することが抑制され、電源の安定性を保つことが容易になる。また、軽負荷時に第１トランジスタが電流を流さずに第２トランジスタが電流を流し、重負荷時に第１トランジスタ及び第２トランジスタがともに電流を流すような制御が制御部によって実行されることにより、重負荷時の損失を低減することができる。
【0113】
上記第１の構成であるリニア電源において、前記第１トランジスタの制御端と前記第２トランジスタの制御端とが共通接続され、前記第１トランジスタのしきい値電圧は前記第２トランジスタのしきい値電圧より大きい構成（第２の構成）であってもよい。
【0114】
上記第２の構成であるリニア電源は、軽負荷時の制御と重負荷時の制御とを自動的に切り替えることができる。軽負荷時の制御では第１トランジスタに電流が流れないのに対して、重負荷時の制御では第１トランジスタに電流が流れる。
【0115】
上記第１又は第２の構成であるリニア電源において、前記第２トランジスタの耐圧は、前記第１トランジスタの耐圧より低い構成（第３の構成）であってもよい。
【0116】
上記第３の構成であるリニア電源は、第２トランジスタの小型化及び低コスト化を図ることができる。
【0117】
上記第１～第３いずれかの構成であるリニア電源において、前記第２トランジスタの耐圧は、前記第３トランジスタの耐圧より低い構成（第４の構成）であってもよい。
【0118】
上記第４の構成であるリニア電源は、第２トランジスタの小型化及び低コスト化を図ることができる。
【0119】
上記第１～第４いずれかの構成であるリニア電源において、前記第１トランジスタ、前記第２トランジスタ、及び前記第３トランジスタはそれぞれ、ＰＭＯＳＦＥＴ又はＰＮＰバイポーラトランジスタであり、前記第３トランジスタは、前記第２トランジスタと前記出力端との間に接続可能に構成される構成（第５の構成）であってもよい。
【0120】
上記第５の構成であるリニア電源において、前記入力電圧より一定値低い制御電圧を前記第３トランジスタの制御端に供給する制御電圧供給部（３、Ｍ４、Ｍ５、Ｒ３、Ｒ４、Ｚ１）を備える構成（第６の構成）であってもよい。
【0121】
上記第６の構成であるリニア電源は、簡易な構成で第３トランジスタが第２トランジスタの第１端－第２端間電圧をクランプする動作を実現することができる。
【0122】
上記第１～第４いずれかの構成であるリニア電源において、前記第１トランジスタ、前記第２トランジスタ、及び前記第３トランジスタはそれぞれ、ＮＭＯＳＦＥＴ又はＮＰＮバイポーラトランジスタであり、前記第３トランジスタは、前記入力端と前記第２トランジスタとの間に接続可能に構成される構成（第７の構成）であってもよい。
【0123】
上記第７の構成であるリニア電源において、前記出力電圧より一定値高い又は定電圧である制御電圧を前記第３トランジスタの制御端に供給する制御電圧供給部を備える構成（第８の構成）であってもよい。
【0124】
上記第８の構成であるリニア電源は、簡易な構成で第３トランジスタが第２トランジスタの第１端－第２端間電圧をクランプする動作を実現することができる。
【0125】
上記第６又は第８の構成であるリニア電源において、前記制御部はアンプを含み、前記制御電圧供給部は、ツェナーダイオードと、前記ツェナーダイオードに直列接続される電流源とを含む構成（第９の構成）であってもよい。
【0126】
上記第９の構成であるリニア電源は、制御電圧供給部が制御部に含まれないので、制御部による第２トランジスタの制御が容易になる。
【0127】
以上説明した電子機器（Ｘ１１～Ｘ１８）は、上記第１～第９いずれかの構成であるリニア電源を備える構成（第１０の構成）である。
【0128】
上記第１０の構成である電子機器では、リニア電源の安定性を保つことが容易になる。
【0129】
以上説明した車両（Ｘ）は、上記第１０の構成である電子機器と、前記電子機器に電力を供給するバッテリ（Ｂ１）と、を備える構成（第１１の構成）である。
【0130】
上記第１１の構成である車両では、リニア電源の安定性を保つことが容易になる。
【符号の説明】
【0131】
１、１’ 基準電圧生成部
２、２’ アンプ
３ 電流源
１０ 第１参考例に係るリニア電源
２０ 第２参考例に係るリニア電源
１００～１０５ 第１実施形態に係るリニア電源
１００’ 第１変形例に係るリニア電源
２００～２０７ 第２実施形態に係るリニア電源
２００’ 第２変形例に係るリニア電源
Ｂ１ バッテリ
Ｍ１～Ｍ５ 第１～第５トランジスタ
Ｒ１～Ｒ４ 抵抗
Ｔ１ 入力端
Ｔ２ 出力端
Ｘ 車両
Ｘ１１～Ｘ１８ 電子機器
Ｚ１ ツェナーダイオード
２、２’ アンプ
３ 電流源
１０ 第１参考例に係るリニア電源
２０ 第２参考例に係るリニア電源
１００～１０５ 第１実施形態に係るリニア電源
１００’ 第１変形例に係るリニア電源
２００～２０７ 第２実施形態に係るリニア電源
２００’ 第２変形例に係るリニア電源
Ｂ１ バッテリ
Ｍ１～Ｍ５ 第１～第５トランジスタ
Ｒ１～Ｒ４ 抵抗
Ｔ１ 入力端
Ｔ２ 出力端
Ｘ 車両
Ｘ１１～Ｘ１８ 電子機器
Ｚ１ ツェナーダイオード
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図13】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】