(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022178982
(43)【公開日】2022-12-02
(54)【発明の名称】電源回路、電源装置
(51)【国際特許分類】
H02M 3/155 20060101AFI20221125BHJP
H02M 3/28 20060101ALI20221125BHJP
【FI】
H02M3/155 H
H02M3/28 H
【審査請求】未請求
【請求項の数】8
【出願形態】OL
(21)【出願番号】P 2021086155
(22)【出願日】2021-05-21
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000176
【氏名又は名称】一色国際特許業務法人
(72)【発明者】
【氏名】小林 善則
(72)【発明者】
【氏名】山田谷 政幸
(72)【発明者】
【氏名】城山 博伸
(72)【発明者】
【氏名】森本 敏光
【テーマコード(参考)】
5H730
【Fターム(参考)】
5H730AA14
5H730AA18
5H730AS04
5H730AS05
5H730AS08
5H730BB13
5H730BB14
5H730BB26
5H730BB62
5H730CC01
5H730DD04
5H730EE03
5H730EE07
5H730EE59
5H730FD01
5H730FF05
5H730FF09
5H730FF19
5H730VV01
(57)【要約】
【課題】交流電圧から所定レベルの出力電圧を生成する電源回路の消費電力を低減する。
【解決手段】電源回路は、交流電圧から所定レベルの出力電圧を生成する降圧型の電源回路であって、前記交流電圧を整流する整流回路と、前記整流回路に電気素子としてのインダクタを介さずに接続される第1ラインと、接地側の第2ラインと、前記第1及び第2ラインの間に接続されるスイッチと、前記出力電圧のレベルが前記所定レベルとなるよう、前記スイッチを制御する制御回路と、を備える。
【選択図】
図2
【特許請求の範囲】
【請求項1】
交流電圧から所定レベルの出力電圧を生成する降圧型の電源回路であって、
前記交流電圧を整流する整流回路と、
前記整流回路に電気素子としてのインダクタを介さずに接続される第1ラインと、
接地側の第2ラインと、
前記第1及び第2ラインの間に接続されるスイッチと、
前記出力電圧のレベルが前記所定レベルとなるよう、前記スイッチを制御する制御回路と、
を備える電源回路。
【請求項2】
請求項1に記載の電源回路であって、
前記第1ラインにアノードが接続されるダイオードと、
前記ダイオードのカソードに接続され、前記出力電圧が生成されるコンデンサと、
を備える電源回路。
【請求項3】
請求項1または請求項2に記載の電源回路であって、
前記整流回路の第1入力端子に接続される第1コンデンサと、
前記整流回路の第2入力端子に接続される第2コンデンサと、
を備え、
前記交流電圧は、前記第1及び第2コンデンサに印加される、
電源回路。
【請求項4】
請求項1~3の何れか一項に記載の電源回路であって、
前記制御回路は、前記出力電圧のレベルが第1レベルとなると、前記スイッチをオフし、前記出力電圧のレベルが前記第1レベルより高い第2レベルとなると、前記スイッチをオンする、
電源回路。
【請求項5】
請求項1~4の何れか一項に記載の電源回路であって、
前記整流回路は、前記交流電圧を全波整流する全波整流回路である、
電源回路。
【請求項6】
請求項1~5の何れか一項に記載の電源回路であって、
前記スイッチは、前記第1ラインにドレインで接続され、前記第2ラインにソースが接続されたMOSトランジスタである、
電源回路。
【請求項7】
交流電圧から所定レベルの第1出力電圧を生成する降圧型の第1電源回路と、前記交流電圧から第2出力電圧を生成する昇圧型の第2電源回路と、第1制御回路と、を備える電源装置であって、
前記第1電源回路は、
前記交流電圧を整流する第1整流回路と、
前記第1整流回路に電気素子としてのインダクタを介さずに接続される第1ラインと、
接地側の第2ラインと、
前記第1及び第2ラインの間に接続される第1スイッチと、
前記第1出力電圧のレベルが前記所定レベルとなるよう、前記第1スイッチを制御する第2制御回路と、を含み、
前記第2電源回路は、
前記交流電圧が一端に印加される第2スイッチと、
前記第2スイッチの他端が接続され、前記第2スイッチがオンとなると、前記交流電圧を整流する第2整流回路と、
前記第2整流回路に接続されたインダクタ及び前記インダクタに流れる電流を制御する第3スイッチを含み、前記第2整流回路からの第2整流電圧に基づいて、前記第2出力電圧を出力する出力回路と、を備え、
前記第1制御回路は、前記第1出力電圧を電源電圧として動作するとともに、所定の指示に基づいて、前記第2スイッチを制御する、
電源装置。
【請求項8】
請求項7に記載の電源装置であって、
前記第1電源回路が前記第1電源回路の第1負荷に供給できる第1電力は、前記第2電源回路が前記第2電源回路の第2負荷に供給できる第2電力より小さい、
電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源回路、及び電源装置に関する。
【背景技術】
【0002】
交流電圧から所定レベルの出力電圧を生成する電源回路がある(例えば、特許文献1~5)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2013-096902号公報
【特許文献2】特開2014-153451号公報
【特許文献3】特開2014-193018号公報
【特許文献4】特開2014-220867号公報
【特許文献5】特開2014-233129号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、電源回路には、所定レベルの出力電圧を生成するため、ツェナーダイオードを用いるものがある。
【0005】
しかしながら、一般にツェナーダイオードを用いた電源回路では、所定レベルの出力電圧を生成する際に、ツェナーダイオードに定常的に電流が流れるため、消費電力を低減することが難しい。
【0006】
本発明は、上記のような従来の問題に鑑みてなされたものであって、交流電圧から所定レベルの出力電圧を生成する電源回路の消費電力を低減することを目的とする。
【課題を解決するための手段】
【0007】
前述した課題を解決する主たる本発明の電源回路は、交流電圧から所定レベルの出力電圧を生成する降圧型の電源回路であって、前記交流電圧を整流する整流回路と、前記整流回路に電気素子としてのインダクタを介さずに接続される第1ラインと、接地側の第2ラインと、前記第1及び第2ラインの間に接続されるスイッチと、前記出力電圧のレベルが前記所定レベルとなるよう、前記スイッチを制御する制御回路と、を備える。
【0008】
前述した課題を解決する主たる本発明の電源装置は、交流電圧から所定レベルの第1出力電圧を生成する降圧型の第1電源回路と、前記交流電圧から第2出力電圧を生成する昇圧型の第2電源回路と、第1制御回路と、を備える電源装置であって、前記第1電源回路は、前記交流電圧を整流する第1整流回路と、前記第1整流回路に電気素子としてのインダクタを介さずに接続される第1ラインと、接地側の第2ラインと、前記第1及び第2ラインの間に接続される第1スイッチと、前記第1出力電圧のレベルが前記所定レベルとなるよう、前記第1スイッチを制御する第2制御回路と、を含み、前記第2電源回路は、前記交流電圧が一端に印加される第2スイッチと、前記第2スイッチの他端が接続され、前記第2スイッチがオンとなると、前記交流電圧を整流する第2整流回路と、前記第2整流回路に接続されたインダクタ及び前記インダクタに流れる電流を制御する第3スイッチを含み、前記第2整流回路からの第2整流電圧に基づいて、前記第2出力電圧を出力する出力回路と、を備え、前記第1制御回路は、前記第1出力電圧を電源電圧として動作するとともに、所定の指示に基づいて、前記第2スイッチを制御する。
【発明の効果】
【0009】
本発明によれば、交流電圧から所定レベルの出力電圧を生成する電源回路の消費電力を低減することができる。
【図面の簡単な説明】
【0010】
【
図3】電源回路12の充電動作時の電流の経路の例を示す図である。
【
図4】電源回路12の還流動作時の電流の経路の例を示す図である。
【発明を実施するための形態】
【0011】
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
【0012】
=====本実施形態=====
<<<電源装置10の概要>>>
図1は、電源装置10の一例を示す図である。電源装置10は、例えば、テレビ(不図示)用の電源として利用される。電源装置10は、電源回路12,13、負荷14、マイクロコンピュータ(MCU)15、コンデンサ16、フォトダイオード17、及びスイッチ18を含んで構成される。なお、ノードN0,N1は電源回路12の入力ノードであり、ノードN2,N3は、電源回路13の入力ノードである。
【0013】
交流電源11は、交流電圧Vacを電源回路12,13に供給する。電源回路12は、ノードN0,N1に印加される交流電圧Vacから降圧して出力電圧Vddを生成する降圧型の電源回路である。ここで、交流電圧Vacの実効値は、100~240Vであり、出力電圧Vddの電圧値は、5V~10V程度である。
【0014】
電源回路13は、ノードN2,N3に印加される交流電圧Vacから出力電圧Voutを生成し、負荷14(例えば、テレビ)に電力を供給する。
【0015】
マイクロコンピュータ15は、利用者からの指示に基づいて、電源装置10を制御する。マイクロコンピュータ15は、電源回路12から出力電圧Vddを受けて動作し、コンデンサ16は、出力電圧Vddを安定させるために設けられている。
【0016】
また、マイクロコンピュータ15は、フォトダイオード17が負荷14をオンするためにリモコン(不図示)から送信される信号を受信すると、リレーとしてのスイッチ18をオンする信号SW_sigを送る。この結果、スイッチ18はオンとなるため、交流電圧Vacが電源回路13に印加される。その後、マイクロコンピュータ15は、電源回路13を起動する信号Wup_sigを電源回路13に送る。そして、電源回路13は、電源回路13を起動する信号Wup_sigを受けると、起動し、負荷14へ電力を供給する。
【0017】
一方、マイクロコンピュータ15は、フォトダイオード17が負荷14をオフするためにリモコンから送信される信号を受信すると、スイッチ18をオフする信号SW_sigを送る。この結果、スイッチ18はオフとなるため、電源回路13への交流電圧Vacの供給は停止される。その後、電源回路13は、負荷14への電力の供給を停止し、負荷14は待機状態となる。なお、マイクロコンピュータ15の詳細は後述する。また、電源回路12は、「電源回路」及び「第1電源回路」に相当し、マイクロコンピュータ15は、「第1負荷」に相当する。
【0018】
<<<電源回路12の概要>>>
図2は、電源回路12の一例を示す図である。電源回路12は、ノードN0,N1に印加される交流電圧Vacから降圧して、マイクロコンピュータ15用の直流の電源電圧Vddを生成する降圧型の電源回路である。また、電源回路12は、マイクロコンピュータ15に最大電力P1を供給できる。電源回路12は、コンデンサ30,31,39、ダイオード32~36、制御IC37、及びNMOSトランジスタ38を含んで構成される。また、電源回路12は、電気素子としてのコイル(すなわち、インダクタ)を含まずに電源電圧Vddを生成する回路である。なお、電源電圧Vddは、「出力電圧」及び「第1出力電圧」に相当する。また、最大電力P1は、電源回路12が負荷に供給できる「第1電力」に相当する。
【0019】
コンデンサ30,31は、電源回路12に生じるノイズの除去、交流電源11からの電流の制限、交流電圧Vacの直流成分の除去、交流電圧Vacの電流への変換等のために用いられる。なお、コンデンサ30は、「第1コンデンサ」に相当し、コンデンサ31は、「第2コンデンサ」に相当する。
【0020】
ダイオード32~35は、交流電圧Vacを全波整流する全波整流回路RC0を構成する。また、全波整流回路RC0は、コンデンサ30,31からの交流電圧を全波整流し、第1ラインLN1に接続されたダイオード36のアノード及びNMOSトランジスタ38のドレインに整流電圧Vrec0を印加する。また、ダイオード32,33のカソードは、電気素子としてのコイルを介さずに第1ラインLN1に接続され、ダイオード34,35のアノードは、接地側の第2ラインLN2に接続される。すなわち、電源回路12は、全波整流回路RC0と、後述のダイオード36との間(すなわち、第1ラインLN1)に、電気素子としてのコイルを含まない。ここで、「電気素子」とは、いわゆるディスクリートの電子部品である。このため、「電気素子としてのコイル(または、インダクタ)を介さずに第1ラインLN1が接続されている状態」とは、配線の寄生インダクタンス以外のインダクタンスを用いることなく、ダイオード32,33と、第1ラインLN1とが接続されている状態である。
【0021】
また、ダイオード32のアノードと、ダイオード34のカソードは、コンデンサ30を介してノードN0に接続される。そして、ダイオード33のアノードと、ダイオード35のカソードは、コンデンサ31を介してノードN1に接続される。すなわち、交流電圧Vacは、コンデンサ30,31に印加される。なお、ダイオード32~35は、「整流回路」及び「第1整流回路」に相当し、整流電圧Vrec0は、「第1整流電圧」に相当する。また、ダイオード32のアノードと、ダイオード34のカソードとの接続点は、「第1入力端子」に相当し、ダイオード33のアノードと、ダイオード35のカソードとの接続点は、「第2入力端子」に相当する。
【0022】
ダイオード36は、コンデンサ39から全波整流回路RC0側へ電流が逆流することを抑制する。具体的には、ダイオード36は、ダイオード36のアノードの電圧がコンデンサ39の充電電圧よりダイオード36の順方向電圧分以上高い場合オンし、電流をコンデンサ39に供給してコンデンサ39を充電する。
【0023】
一方、ダイオード36は、ダイオード36のアノードの電圧がコンデンサ39の充電電圧より低い場合、オフし、コンデンサ39への電流の供給を停止する。この結果、この場合において、コンデンサ39が充電されることはない。また、ダイオード36は、アノードが第1ラインLN1に接続され、カソードがコンデンサ39に接続される。
【0024】
<<<<制御IC37の詳細>>>>
制御IC37は、電源電圧Vddのレベルが所定レベルとなるようNMOSトランジスタ38を制御する。制御IC37は、抵抗40,41,45,46、基準電圧回路42、ヒステリシスコンパレータ43、及びNMOSトランジスタ44を含んで構成される。抵抗40,41は、分圧回路を構成し、電源電圧Vddを分圧した分圧電圧Vdivを生成する。基準電圧回路42は、電源電圧Vddを所定レベルとするための基準電圧Vref0を出力する。
【0025】
ヒステリシスコンパレータ43は、分圧電圧Vdivと、基準電圧Vref0に応じた高い閾値電圧VrefH及び低い閾値電圧VrefLとを比較し、NMOSトランジスタ44をオンオフする。なお、ヒステリシスコンパレータ43は、基準電圧Vref0に応じた高い閾値電圧VrefH及び低い閾値電圧VrefLを有する。なお、高い閾値電圧VrefHは、低い閾値電圧VrefLより高い。
【0026】
具体的には、ヒステリシスコンパレータ43は、分圧電圧Vdivが高い閾値電圧VrefHより高くなると、ローレベル(以下、“L”レベルとする。)の信号Vhisを出力し、NMOSトランジスタ44をオフする。
【0027】
一方、ヒステリシスコンパレータ43は、分圧電圧Vdivが高い閾値電圧VrefHより高くなった後低い閾値電圧VrefLより低くなると、ハイレベル(以下、“H”レベルとする。)の信号Vhisを出力し、NMOSトランジスタ44をオンする。
【0028】
なお、分圧電圧Vdivが低い閾値電圧VrefLとなる際の電源電圧VddのレベルVL1は、「第1レベル」に相当し、分圧電圧Vdivが高い閾値電圧VrefHとなる際の電源電圧VddのレベルVL2は、「第2レベル」に相当する。
【0029】
抵抗45,46は、NMOSトランジスタ44のオンオフに応じて変化するゲート電圧Vgを生成する。具体的には、抵抗45,46は、NMOSトランジスタ44がオンすると、NMOSトランジスタ38をオフするゲート電圧Vgを生成する。一方、抵抗45,46は、NMOSトランジスタ44がオフすると、NMOSトランジスタ38を線形領域でオンするゲート電圧Vgを生成する。
【0030】
したがって、制御IC37は、電源電圧VddがレベルVL1となると、NMOSトランジスタ38をオフするゲート電圧Vgを出力する。一方、制御IC37は、電源電圧VddがレベルVL2となると、NMOSトランジスタ38をオンするゲート電圧Vgを出力する。なお、レベルVL2は、レベルVL1より高い。
【0031】
<<<電源回路12における充電電流の経路>>>
NMOSトランジスタ38は、ドレインが第1ラインLN1に接続され、ソースが第2ラインLN2に接続される。また、NMOSトランジスタ38は、制御IC37からのゲート電圧Vgにより制御され、スイッチとして動作する。また、NMOSトランジスタ38は、電源電圧VddがレベルVL1となる(すなわち、分圧電圧Vdivが低い閾値電圧VrefLとなる)と、オフする。この場合、整流電圧Vrec0は、ダイオード36を介してコンデンサ39に印加される。これにより、コンデンサ39は、整流電圧Vrec0で充電され、電源電圧Vddを生成する。なお、電源電圧Vddは、例えば、5Vである。また、この場合の電流経路について、
図3を用いて以下に詳述する。
【0032】
図3は、電源回路12の充電動作時の電流の経路の例を示す図である。なお、一点鎖線で示される電流経路は、ノードN0に正の交流電圧Vacが印加された場合の電流Iaの経路である。また、二点鎖線で示される電流経路は、ノードN0に負の交流電圧Vacが印加された場合の電流Ibの経路である。
【0033】
NMOSトランジスタ38がオフされ、ノードN0に正の交流電圧Vacが印加されると、交流電圧Vacに応じた電流Iaは、一点鎖線に示すよう流れる。
【0034】
具体的には、NMOSトランジスタ38がオフされ、ノードN0に印加される交流電圧Vacが正の電圧である場合、ノードN0から入力される電流Iaは、コンデンサ30、ダイオード32,36、コンデンサ39、ダイオード35、及びコンデンサ31を順に経由し、ノードN1に流れる。
【0035】
一方、NMOSトランジスタ38がオフされ、ノードN0に負の交流電圧Vacが印加されると、交流電圧Vacに応じた電流Ibは、二点鎖線に示すよう流れる。
【0036】
具体的には、NMOSトランジスタ38がオフされ、ノードN0に印加される交流電圧Vacが負の電圧である場合、ノードN1から入力される電流Ibは、コンデンサ31、ダイオード33,36、コンデンサ39、ダイオード34、及びコンデンサ30を順に経由し、ノードN0に流れる。
【0037】
したがって、電源電圧VddがレベルVL1となり、NMOSトランジスタ38がオフすると、コンデンサ39は、交流電圧Vacに応じた電流Ia,Ibで充電される。結果として、電源電圧VddはレベルVL1から上昇する。
【0038】
<<<電源回路12における還流電流の経路>>>
また、NMOSトランジスタ38は、電源電圧VddがレベルVL2となる(すなわち、分圧電圧Vdivが高い閾値電圧VrefHとなる)と、オンする。この場合、整流電圧Vrec0は、ダイオード36を介してコンデンサ39に印加されない。そのため、コンデンサ39は、整流電圧Vrec0で充電されない。代わりに、NMOSトランジスタ38は、整流電圧Vrec0に応じた電流をダイオード32~35を介して交流電源11に還流する。なお、この場合の電流経路について、
図4を用いて以下に詳述する。
【0039】
図4は、電源回路12の還流動作時の電流の経路の例を示す図である。なお、一点鎖線で示される電流経路は、ノードN0に正の交流電圧Vacが印加された場合の電流Icの経路である。また、二点鎖線で示される電流経路は、ノードN0に負の交流電圧Vacが印加された場合の電流Idの経路である。
【0040】
NMOSトランジスタ38がオンされ、ノードN0に正の交流電圧Vacが印加されると、交流電圧Vacに応じた電流Icは、一点鎖線に示すよう流れる。
【0041】
具体的には、NMOSトランジスタ38がオンされ、ノードN0に印加される交流電圧Vacが正の電圧である場合、ノードN0から入力される電流Icは、コンデンサ30、ダイオード32、NMOSトランジスタ38、ダイオード35、及びコンデンサ31を順に経由し、ノードN1に流れる。
【0042】
一方、NMOSトランジスタ38がオンされ、ノードN0に負の交流電圧Vacが印加されると、交流電圧Vacに応じた電流Idは、二点鎖線に示すように流れる。
【0043】
具体的には、NMOSトランジスタ38がオンされ、ノードN0に印加される交流電圧Vacが負の電圧である場合、ノードN1から入力される電流Idは、コンデンサ31、ダイオード33、NMOSトランジスタ38、ダイオード34、及びコンデンサ30を順に経由し、ノードN0に流れる。
【0044】
したがって、電源電圧VddがレベルVL2となり、NMOSトランジスタ38がオンすると、交流電圧Vacに応じた電流Ic,IdはNMOSトランジスタ38を介して交流電源11に還流される。そのため、コンデンサ39は、交流電圧Vacに応じた電流Ic,Idで充電されない。結果として、電源電圧VddはレベルVL2から低下する。
【0045】
以上から、電源電圧VddがレベルVL1となる場合、制御IC37は、コンデンサ39を充電するため、交流電源11からの電流Ia,Ibをコンデンサ39に供給する。一方、電源電圧VddがレベルVL2となる場合、制御IC37は、ノードN0,N1から入力される電流Ic,Idを交流電源11に還流する。これにより、制御IC37は、電源回路12の消費電力を低減しつつ、マイクロコンピュータ15に所定レベルの電源電圧Vddを安定的に印加することができる。
【0046】
また、電源電圧Vddは、整流電圧Vrec0が印加されるコンデンサ39で生成される。そのため、コンデンサ39の充電電圧(すなわち、電源電圧Vdd)は、整流電圧Vrec0に応じたリップル成分を有しつつ、コンデンサ39の充電電圧の平均が電源電圧Vddの所定レベルとなる。なお、制御IC37は、「制御回路」、「第2制御回路」に相当し、NMOSトランジスタ38は、「第1スイッチ」に相当する。
【0047】
<<<電源回路13の概要>>>
図1を再度参照すると、電源回路13は、交流電圧Vacから出力電圧Voutを生成し、負荷14(例えば、テレビ)に電力を供給する。電源回路13は、力率改善回路20、LLC共振回路21を含んで構成される。力率改善回路20は、交流電圧Vacから直流電圧Vdcを生成するAC-DCコンバータであり、LLC共振回路21は、直流電圧Vdcを降圧し出力電圧Voutを生成するDC-DCコンバータである。
【0048】
<<<<力率改善回路20の概要>>>>
図5は、力率改善回路20の一例を示す図である。力率改善回路20は、商用電源の交流電圧Vacから目的レベルの直流電圧Vdcを生成する昇圧チョッパー型の電源回路である。ここで、交流電圧Vacの実効値は、100~240Vであり、直流電圧Vdcの電圧値は、400V程度である。すなわち、力率改善回路20は、交流電圧Vacを昇圧して直流電圧Vdcを生成する昇圧型の電源回路である。また、力率改善回路20は、LLC共振回路21に最大電力P2を供給できる。力率改善回路20は、全波整流回路RC1、出力回路50を含んで構成される。なお、最大電力P2は、力率改善回路20が負荷に供給できる「第2電力」に相当する。また、最大電力P1の100倍は、最大電力P2より小さい。すなわち、最大電力P2は、最大電力P1と比較して2桁以上大きい。
【0049】
また、出力回路50は、コイルL0、コンデンサ51,54,60,61、NMOSトランジスタ52、ダイオード53、抵抗55,57,58,59、及び集積回路(IC)56を含んで構成される。
【0050】
全波整流回路RC1は、ノードN2,N3に印加される所定の交流電圧Vacを全波整流した整流電圧Vrec1を、コンデンサ51と、コイルL0とに印加する。ここで、交流電圧Vacは、例えば、100~240V、周波数が50~60Hzの電圧である。また、コンデンサ51は、整流電圧Vrec1を平滑化する素子である。なお、全波整流回路RC1は、「第2整流回路」に相当し、整流電圧Vrec1は、「第2整流電圧」に相当する。
【0051】
整流電圧Vrec1は、コイルL0の一端に直接印加されているが、例えば、抵抗(不図示)等の素子を介してコイルL0に印加されても良い。
【0052】
また、コイルL0は、NMOSトランジスタ52、ダイオード53、及びコンデンサ54とともに昇圧チョッパー回路を構成する。このため、コンデンサ54の充電電圧が直流電圧Vdcとなる。ここで、コイルL0の他端は、第3ラインLN3に接続され、NMOSトランジスタ52は、第3ラインLN3と、接地側の第4ラインLN4との間に、スイッチとして接続される。また、NMOSトランジスタ52がオンすると、コイルL0には、整流電圧Vrec1に応じたインダクタ電流ILが流れる。また、NMOSトランジスタ52がオンする際のインダクタ電流ILは、コイルL0のインダクタンス値及び整流電圧Vrec1に応じて定まる傾きで、NMOSトランジスタ52がオンする間増加する。
【0053】
その後、NMOSトランジスタ52がオフすると、コイルL0には逆起電力が生じ、逆起電力がダイオード53をオンするのに十分である間、コイルL0からコンデンサ54へコンデンサ54を充電するインダクタ電流ILが流れる。なお、直流電圧Vdcは、例えば、400Vである。
【0054】
抵抗55は、コイルL0に流れるインダクタ電流ILを電圧に変換し、負電圧として出力する素子である。また、抵抗55に生じる負電圧は、後述の集積回路56の端子CSに印加される。また、集積回路56は、抵抗55に生じる負電圧に基づいて、インダクタ電流ILが流れ終わるタイミングを検出し、NMOSトランジスタ52をオンする。
【0055】
集積回路56は、力率改善回路20の力率を改善しつつ、直流電圧Vdcのレベルが目的レベル(例えば、400V)となるよう、NMOSトランジスタ52を駆動する集積回路である。具体的には、集積回路56は、インダクタ電流IL、及び直流電圧Vdcに基づいて、NMOSトランジスタ52を駆動する。
【0056】
集積回路56には、端子VCC,FB,CS,COMP,OUT,GNDが設けられている。なお、集積回路56には、上述した6つの端子VCC,FB,CS,COMP,OUT,GND以外にも端子が設けられているが、ここでは便宜上省略されている。
【0057】
NMOSトランジスタ52は、LLC共振回路21への電力を制御するためのトランジスタである。なお、本実施形態では、NMOSトランジスタ52は、MOS(Metal Oxide Semiconductor)トランジスタであることとしたがこれに限られない。NMOSトランジスタ52は、電力を制御できるトランジスタであれば、例えば、バイポーラトランジスタであっても良い。また、NMOSトランジスタ52のゲートは、端子OUTからの信号により駆動されるように接続されている。
【0058】
抵抗57,58は、直流電圧Vdcを分圧する分圧回路を構成し、NMOSトランジスタ52を駆動する際に用いられる帰還電圧Vfb_aを生成する。なお、抵抗57,58が接続されるノードに生成される帰還電圧Vfb_aは、端子FBに印加される。
【0059】
抵抗59及びコンデンサ60,61は、フィードバック制御される集積回路56の位相補償用の素子である。端子COMPと、接地との間に、抵抗59及びコンデンサ60が直列に設けられ、これに対し並列にコンデンサ61が設けられている。なお、端子COMPに生じる電圧を電圧Vcompとする。また、電圧Vcompは、直流電圧Vdcが上昇し帰還電圧Vfb_aが上昇すると、低下し、直流電圧Vdcが低下し帰還電圧Vfb_aが低下すると、上昇する。
【0060】
端子CSには、上述した通り、抵抗55に生じる負電圧が印加される。また、端子VCCには、後述のLLC共振回路21で生成される電源電圧Vccが印加され、端子GNDは、接地される。また、集積回路56には、マイクロコンピュータ15からの起動信号Wup_sigが入力される。集積回路56は、起動信号Wup_sigが入力されると、力率改善回路20を起動する。
【0061】
以上から、集積回路56は、力率改善回路20の力率を改善し、力率改善回路20に目的レベルの直流電圧Vdcを出力させるよう動作する。具体的には、集積回路56は、抵抗55に生じる負電圧がゼロとなると、NMOSトランジスタ52をオンする。
【0062】
そして、集積回路56は、NMOSトランジスタ52がオンされると上昇するランプ電圧が帰還電圧Vfb_aに応じた電圧Vcompとなると、NMOSトランジスタ52をオフする。これにより、直流電圧Vdcが上昇すると、電圧Vcompが低下するため、NMOSトランジスタ52のオン時間は短縮する。これに伴い、NMOSトランジスタ52がオフする際にコイルL0に生じる逆起電力は低下し、コンデンサ54を充電する電流は少なくなる。
【0063】
一方、直流電圧Vdcが低下すると、電圧Vcompが上昇するため、NMOSトランジスタ52のオン時間は延長する。これに伴い、NMOSトランジスタ52がオフする際にコイルL0に生じる逆起電力は上昇し、コンデンサ54を充電する電流は多くなる。このように、集積回路56は、NMOSトランジスタ52のオン時間を調整することで、力率改善回路20に目的レベルの直流電圧Vdcを生成させる。
【0064】
ここで、NMOSトランジスタ52がオンしている間にコイルL0に流れるインダクタ電流ILの最大値は、整流電圧Vrec1に応じた値となる。そのため、インダクタ電流ILの平均値は、交流電圧Vacを全波整流した整流電圧Vrec1と相似形となる。なお、交流電圧Vacの周波数が50Hz又は60Hzであるのに対し、NMOSトランジスタ52のスイッチング周波数は、kHzの単位となる周波数範囲を有する周波数である。
【0065】
言い換えると、力率改善回路20は、ノードN2,N3に印加される交流電圧Vacの波形と、ノードN2,N3から入力される入力電流の平均を示す波形を相似形とし、力率を改善する。なお、力率改善回路20は、「第2電源回路」に相当する。また、直流電圧Vdcは、「第2出力電圧」に相当し、NMOSトランジスタ52は、「第3スイッチ」に相当する。
【0066】
<<<<LLC共振回路21の概要>>>>
図6は、LLC共振回路21の一例を示す図である。LLC共振回路21は、直流電圧Vdcから出力電圧Voutを生成する。また、LLC共振回路21は、所定の直流電圧Vdcから、目的レベルの出力電圧Voutを負荷14に生成するLLC電流共振型のコンバータである。
【0067】
LLC共振回路21は、NMOSトランジスタ70,71、トランス72、コンデンサ73,77,79,82、検出回路74、集積回路(IC)75、フォトトランジスタ76、ダイオード78,80,81、定電圧回路83、及び発光ダイオード84を含んで構成される。
【0068】
NMOSトランジスタ70は、ハイサイド側のパワートランジスタであり、NMOSトランジスタ71は、ローサイド側のパワートランジスタである。なお、本実施形態では、スイッチング素子としてNMOSトランジスタ70,71が用いられているが、例えば、PMOSトランジスタ、バイポーラトランジスタであっても良い。
【0069】
トランス72は、1次コイルL1、2次コイルL2,L3、及び補助コイルLaを備えており、1次コイルL1と、2次コイルL2,L3と、補助コイルLaとの間は絶縁されている。トランス72においては、1次側の1次コイルL1の両端の電圧の変化に応じて、2次側の2次コイルL2,L3に電圧が発生し、2次コイルL2,L3の電圧の変化に応じて、1次側の補助コイルLaの電圧が発生する。
【0070】
また、1次コイルL1は、一端にNMOSトランジスタ70のソースと、NMOSトランジスタ71のドレインが接続され、他端にNMOSトランジスタ71のソースがコンデンサ73を介して接続されている。
【0071】
したがって、NMOSトランジスタ70,71の駆動が開始されると、2次コイルL2,L3と、補助コイルLaの夫々の電圧が変化することとなる。なお、1次コイルL1と2次コイルL2,L3とは、同極性で電磁結合されており、2次コイルL2,L3と補助コイルLaも、同極性で電磁結合されている。
【0072】
検出回路74は、コンデンサ73に流れる共振電流Icrを検出する。検出回路74は、共振電流Icrの極性を後述の集積回路75に出力する。なお、フォトトランジスタ76、コンデンサ77,79、ダイオード78については後述する。
【0073】
ダイオード80,81は、2次コイルL2,L3の電圧を整流し、コンデンサ82は、整流された電圧を平滑化する。この結果、コンデンサ82には、平滑化された出力電圧Voutが生成される。なお、出力電圧Voutは、目的レベルの直流電圧となる。
【0074】
定電圧回路83は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。
【0075】
発光ダイオード84は、出力電圧Voutと、定電圧回路83の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ76とともに、フォトカプラを構成する。本実施形態では、出力電圧Voutのレベルが高くなると、発光ダイオード84からの光の強度は強くなる。
【0076】
集積回路75は、NMOSトランジスタ70,71を駆動する集積回路であり、端子VCC,GND,FB,IS,HO,LOを有する。
【0077】
端子VCCは、集積回路75を動作させるための電源電圧Vccが印加される端子である。端子VCCには、ダイオード78のカソードと、一端が接地されたコンデンサ79とが接続されている。このため、コンデンサ79は、アノードが補助コイルLaに接続されたダイオード78からの電流により充電され、コンデンサ79の充電電圧が、集積回路75を動作させる電源電圧Vccとなる。
【0078】
端子GNDは、接地電圧が印加される端子であり、例えば電源装置10が設けられる装置の筐体等に接続される。
【0079】
端子FBは、出力電圧Voutに応じた帰還電圧Vfb_bが発生する端子であり、フォトトランジスタ76、及びコンデンサ77が接続される。フォトトランジスタ76は、発光ダイオード84からの光の強度に応じた大きさのバイアス電流I1を、端子FBから接地へと流し、コンデンサ77は、端子FBと、接地との間のノイズを除去するために設けられる。
【0080】
このため、フォトトランジスタ76は、シンク電流を生成するトランジスタとして動作する。また、集積回路75は、内部に端子FBと電源電圧(不図示)との間に設けられた抵抗(不図示)を有する。そして、帰還電圧Vfb_bは、バイアス電流I1が抵抗に流れることによる電圧降下に基づいて生成される。
【0081】
端子ISは、検出回路74から1次コイルL1の共振電流Icrの電流値に応じた電圧が印加される端子である。
【0082】
端子HOは、NMOSトランジスタ70を駆動する駆動信号Vdr1が出力される端子であり、NMOSトランジスタ70のゲートが接続される。
【0083】
端子LOは、NMOSトランジスタ71を駆動する駆動信号Vdr2が出力される端子であり、NMOSトランジスタ71のゲートが接続される。なお、集積回路75は、検出回路74が検出する共振電流Icrの極性に基づいて、いわゆる共振外れが生じないよう、駆動信号Vdr1,Vdr2を出力する。また、駆動信号Vdr1,Vdr2は、デューティ比が原則として一定(例えば、50%)のパルス状の信号である。
【0084】
また、集積回路75には、後述のマイクロコンピュータ15からの起動信号Wup_sigが入力される。集積回路75は、起動信号Wup_sigが入力されると、LLC共振回路21を起動する。
【0085】
以上から、集積回路75は、LLC共振回路21に目的レベルの出力電圧Voutを生成させるよう動作する。具体的には、出力電圧Voutが目的レベルより上昇すると、発光ダイオード84からの光の強度が高くなるため、バイアス電流I1が増加し、帰還電圧Vfb_bが低下する。この場合、集積回路75は、直流電圧Vdcに対する出力電圧Voutの比であるゲインを低下させるため、駆動信号Vdr1,Vdr2の周波数を上昇させる。
【0086】
なお、ゲインは、周波数を横軸にとり、ゲインを縦軸にとると、一般に、コイルL1及びコンデンサ73の共振周波数において頂点となる上に凸の形状を示す。また、駆動信号Vdr1,Vdr2の周波数は、いわゆる共振外れを防止するため、共振周波数より高くなるよう設定される。
【0087】
一方、出力電圧Voutが目的レベルより低下すると、発光ダイオード84からの光の強度が低くなるため、バイアス電流I1が減少し、帰還電圧Vfb_bが上昇する。この場合、集積回路75は、ゲインを上昇させるため、駆動信号Vdr1,Vdr2の周波数を低下させる。
【0088】
これにより、集積回路75は、LLC共振回路21に目的レベルの出力電圧Voutを生成させる。なお、LLC共振回路21は、「第2負荷」に相当する。
【0089】
<<<マイクロコンピュータ15の詳細>>>
図1を再度参照すると、マイクロコンピュータ15は、電源装置10を制御する。マイクロコンピュータ15は、端子VDD,RCV,GNDを有する。端子VDDには、電源回路12からの電源電圧Vddが印加され、マイクロコンピュータ15は、電源電圧Vddを電源電圧として用いて動作する。また、コンデンサ16は、端子VDDと接地との間に設けられ、電源電圧Vddを安定させる。
【0090】
フォトダイオード17は、端子RCVと接地との間に設けられ、例えば、テレビのリモコン(不図示)からの赤外線を用いた信号を受信する。なお、マイクロコンピュータ15は、フォトダイオード17が受信した信号に基づいて、テレビの動作を制御する。
【0091】
マイクロコンピュータ15は、フォトダイオード17がリモコンからテレビをオンするために送信された信号を受信すると、スイッチ18をオンする信号SW_sigを出力する。スイッチ18がオンされると、ノードN2,N3に交流電圧Vacが印加され、交流電圧Vacが電源回路13に印加される。その後、マイクロコンピュータ15は、電源回路13中の集積回路56,75に起動信号Wup_sigを出力する。なお、信号SW_sigは、「所定の指示」に相当し、スイッチ18は、「第2スイッチ」に相当する。
【0092】
これにより、電源回路13中の力率改善回路20及びLLC共振回路21は起動し、負荷14(例えば、テレビ)に電力が供給される。
【0093】
一方、マイクロコンピュータ15は、フォトダイオード17がリモコンからテレビをオフするために送信された信号を受信すると、スイッチ18をオフする信号SW_sigを出力する。スイッチ18がオフされると、ノードN2,N3に交流電圧Vacが印加されなくなるため、電源回路13は、負荷14への電力の供給を停止し、テレビは待機状態となる。
【0094】
また、テレビは待機状態となっているが、交流電圧Vacは、依然として電源回路12へ印加されているため、電源回路12は、電源電圧Vddをマイクロコンピュータ15に印加し続ける。これにより、マイクロコンピュータ15は、テレビが待機状態であっても動作し、リモコンからの信号を受信できる。なお、マイクロコンピュータ15は、「第1制御回路」に相当する。
【0095】
===まとめ===
以上、本実施形態の電源装置10について説明した。電源回路12は、全波整流回路RC0と、NMOSトランジスタ38と、制御IC37とを備える。制御IC37は、電源電圧Vddが所定レベルとなるようNMOSトランジスタ38を制御する。また、NMOSトランジスタ38がオンされる場合、電源回路12は、交流電源11に交流電圧Vacに応じた入力電流を還流する。これにより、電源回路12は、交流電源11からの電力を無駄にすることなく、電源電圧Vddを所定レベルに維持できる。したがって、交流電圧から所定レベルの出力電圧を生成する電源回路の消費電力を低減することができる。
【0096】
また、電源回路12は、ダイオード36と、コンデンサ39とを備える。ダイオード36は、ダイオード36のアノードの電圧がコンデンサ39の充電電圧よりダイオード36の順方向電圧分以上高い場合、オンし、コンデンサ39に電流を供給する。その結果、コンデンサ39は充電される。一方、ダイオード36は、ダイオード36のアノードの電圧がコンデンサ39の充電電圧より低い場合、オフし、コンデンサ39への電流の供給を停止する。その結果、コンデンサ39は充電されない。これにより、ダイオード36は、コンデンサ39から全波整流回路RC0側へ電流が逆流することを抑制する。
【0097】
また、制御IC37は、電源電圧VddのレベルがレベルVL1となると、NMOSトランジスタ38をオフし、電源電圧VddがレベルVL2となると、NMOSトランジスタ38をオンする。これにより、制御IC37は、電源電圧VddのレベルがレベルVL1となると、コンデンサ39を充電し、電源電圧VddがレベルVL2となると、NMOSトランジスタ38を介して交流電源11へ電流を還流する。これにより、電源回路12は、所定レベルの電源電圧Vddを生成することができる。
【0098】
また、電源回路12は、整流回路として全波整流回路RC0を有する。これにより、電源回路12は、交流電源11からの電力を所定レベルの電源電圧Vddの生成のために効率よく用いることができる。
【0099】
また、電源回路12は、スイッチとしてNMOSトランジスタ38を有する。これにより、電源回路12は、NMOSトランジスタ38を線形領域でオンさせ、還流電流の電流値を制限できる。
【0100】
また、電源装置10は、電源回路12,13と、スイッチ18と、マイクロコンピュータ15とを備える。これにより、マイクロコンピュータ15は、電源回路12が印加する電源電圧Vddに基づいて、テレビが待機状態であっても、リモコンから送信された信号を受信することができる。
【0101】
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
【符号の説明】
【0102】
10 電源装置
11 交流電源
12,13 電源回路
14 負荷
15 マイクロコンピュータ
16,30,31,39,51,54,60,61,73,77,79,82 コンデンサ
17 フォトダイオード
18 スイッチ
20 力率改善回路
21 LLC共振回路
32~36,53,78,80,81 ダイオード
38,44,52,70,71 NMOSトランジスタ
40,41,45,46,55,57,58,59 抵抗
42 基準電圧回路
43 ヒステリシスコンパレータ
50 出力回路
56,75 集積回路
72 トランス
74 検出回路
76 フォトトランジスタ
83 定電圧回路
84 発光ダイオード
RC0,RC1 全波整流回路