2022-179946 評価方法、評価システム、半導体素子の製造方法、及び半導体素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022179946

(43)【公開日】2022-12-06

(54)【発明の名称】評価方法、評価システム、半導体素子の製造方法、及び半導体素子

(51)【国際特許分類】

   H01L 21/66 20060101AFI20221129BHJP

【ＦＩ】

H01L21/66 N

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2021086773

(22)【出願日】2021-05-24

(71)【出願人】

【識別番号】504145320

【氏名又は名称】国立大学法人福井大学

(74)【代理人】

【識別番号】100109210

【弁理士】

【氏名又は名称】新居 広守

(72)【発明者】

【氏名】塩島 謙次

【テーマコード（参考）】

4M106

【Ｆターム（参考）】

4M106AB11

4M106BA05

4M106BA14

4M106CA08

4M106CA17

(57)【要約】

【課題】半導体素子における電極と半導体との界面における電界分布を精度良く評価しやすくすること。
【解決手段】評価方法は、電界印加ステップと、第１走査ステップと、第１評価ステップと、を含む。電界印加ステップでは、半導体素子２における電極４（ショットキー電極４１）と半導体３との界面５に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する。第１走査ステップでは、電界を印加した状態において、界面５に対して、半導体３のバンドギャップよりも小さいエネルギーを有しかつ電極４の径よりも小さいビーム径を有する所定の光Ｌ１を照射しながら、界面５を少なくとも１次元的に走査する。第１評価ステップでは、第１走査ステップを行いながら、半導体素子２を流れる光電流を計測することにより、界面５における電界分布を評価する。
【選択図】図３

【特許請求の範囲】

【請求項1】

半導体素子における電極と半導体との界面に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する電界印加ステップと、
前記電界を印加した状態において、前記界面に対して、前記半導体のバンドギャップよりも小さいエネルギーを有しかつ前記電極の径よりも小さいビーム径を有する所定の光を照射しながら、前記界面を少なくとも１次元的に走査する第１走査ステップと、
前記第１走査ステップを行いながら、前記半導体素子を流れる光電流を計測することにより、前記界面における電界分布を評価する第１評価ステップと、を含む、
評価方法。

【請求項2】

前記第１走査ステップでは、前記界面を２次元的に走査する、
請求項１に記載の評価方法。

【請求項3】

前記所定の光は、可視光よりも波長の短い光である、
請求項１又は２に記載の評価方法。

【請求項4】

前記電界を印加しない状態において前記界面に対して可視光を照射することで、前記界面を少なくとも１次元的に走査する第２走査ステップと、
前記第２走査ステップを行いながら、前記半導体素子を流れる光電流を計測することにより、前記界面における不均一を評価する第２評価ステップと、
前記第１評価ステップによる評価と、前記第２評価ステップによる評価と、に基づいて前記界面における不均一と電界分布とを関係づけて評価する第３評価ステップと、を更に含む、
請求項１～３のいずれか１項に記載の評価方法。

【請求項5】

前記第１走査ステップは、前記電界印加ステップによる前記電界の印加を、少なくとも１時間以上である所定時間継続した後に、又は継続しながら実行される、
請求項１～４のいずれか１項に記載の評価方法。

【請求項6】

前記半導体素子は、ショットキーダイオードである、
請求項１～５のいずれか１項に記載の評価方法。

【請求項7】

半導体素子における電極と半導体との界面に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する電界印加部と、
前記電界を印加した状態において、前記界面に対して、前記半導体のバンドギャップよりも小さいエネルギーを有しかつ前記電極の径よりも小さいビーム径を有する所定の光を照射しながら、前記界面を少なくとも１次元的に走査する走査部と、
前記走査部による走査を行いながら、前記半導体素子を流れる光電流を計測することにより、前記界面における電界分布を評価する評価部と、を備える、
評価システム。

【請求項8】

半導体に電極を設けることで半導体素子を製造する半導体素子の製造方法であって、
請求項１～６のいずれか１項に記載の評価方法による評価に基づき、前記界面において所定以上の大きさの電界強度を示す箇所に、電界の集中を緩和する緩和部を設ける工程を有する、
半導体素子の製造方法。

【請求項9】

前記工程では、前記緩和部として、前記電極の側面から突出し、かつ、前記半導体の前記電極が設けられた一面に向かうにつれて突出長さが長くなる裾部を設ける、
請求項８に記載の半導体素子の製造方法。

【請求項10】

前記半導体素子は、ショットキーダイオードである、
請求項８又は９に記載の半導体素子の製造方法。

【請求項11】

半導体と、
前記半導体の一面に設けられた電極と、を備え、
前記電極は、前記電極の側面から突出し、かつ、前記半導体の前記一面に接しており、電界の集中を緩和する緩和部を有する、
半導体素子。

【請求項12】

前記緩和部は、前記半導体の前記一面に向かうにつれて突出長さが長くなる裾部である、
請求項１１に記載の半導体素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、評価方法、評価システム、半導体素子の製造方法、及び半導体素子に関し、特に半導体素子における電極と半導体との界面を評価する技術に関する。

【背景技術】

【0002】

特許文献１には、界面顕微光応答法による半導体結晶成長層の界面を評価する方法が開示されている。界面顕微光応答法は、金属／半導体の界面、及び半導体／半導体の界面を非破壊で評価する方法である。界面顕微光応答法は、例えば半導体の表面に金属（ショットキー電極）を形成した試料において、金属（ショットキー電極）と半導体との界面にバンドギャップ以下のレーザ光を半導体側から照射すると、内部光電子放出効果によって金属（ショットキー電極）と半導体の裏面の電極（オーミック電極）との間に光電流が発生するという現象を利用した方法である。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８－１８８６９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明は、半導体素子における電極と半導体との界面における電界分布を精度良く評価しやすい評価方法等を提供することを目的とする。

【課題を解決するための手段】

【0005】

上記目的を達成するために、本発明の一形態に係る評価方法は、電界印加ステップと、第１走査ステップと、第１評価ステップと、を含む。前記電界印加ステップでは、半導体素子における電極と半導体との界面に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する。前記第１走査ステップでは、前記電界を印加した状態において、前記界面に対して、前記半導体のバンドギャップよりも小さいエネルギーを有しかつ前記電極の径よりも小さいビーム径を有する所定の光を照射しながら、前記界面を少なくとも１次元的に走査する。前記第１評価ステップでは、前記第１走査ステップを行いながら、前記半導体素子を流れる光電流を計測することにより、前記界面における電界分布を評価する。

【0006】

また、上記目的を達成するために、本発明の一形態に係る評価システムは、電界印加部と、走査部と、評価部と、を備える。前記電界印加部は、半導体素子における電極と半導体との界面に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する。前記走査部は、前記電界を印加した状態において、前記界面に対して、前記半導体のバンドギャップよりも小さいエネルギーを有しかつ前記電極の径よりも小さいビーム径を有する所定の光を照射しながら、前記界面を少なくとも１次元的に走査する。前記評価部は、前記走査部による走査を行いながら、前記半導体素子を流れる光電流を計測することにより、前記界面における電界分布を評価する。

【0007】

また、上記目的を達成するために、本発明の一形態に係る半導体素子の製造方法は、半導体に電極を設けることで半導体素子を製造する半導体素子の製造方法であって、前記評価方法による評価に基づき、前記界面において所定以上の大きさの電界強度を示す箇所に、電界の集中を緩和する緩和部を設ける工程を有する。

【0008】

また、上記目的を達成するために、本発明の一形態に係る半導体素子は、半導体と、前記半導体の一面に設けられた電極と、を備える。前記電極は、前記電極の側面から突出し、かつ、前記半導体の前記一面に接しており、電界の集中を緩和する緩和部を有する。

【発明の効果】

【0009】

本発明により、半導体素子における電極と半導体との界面における電界分布を精度良く評価しやすい評価方法等が提供される。

【図面の簡単な説明】

【0010】

【図1】図１は、高電圧印加時における電極と半導体との界面の電界分布の説明図である。

【図2】図２は、実施の形態に係る評価システムの構成を示すブロック図である。

【図3】図３は、実施の形態に係る評価システムを含む全体構成を示す概要図である。

【図4】図４は、フランツ・ケルディッシュ効果の説明図である。

【図5】図５は、電極と半導体との界面に赤色光を照射した場合の光電流像を示す図である。

【図6】図６は、電極と半導体との界面に赤色光を照射した場合のラインプロファイルを示す図である。

【図7】図７は、電極と半導体との界面に紫色光を照射した場合の光電流像を示す図である。

【図8】図８は、電極と半導体との界面に紫色光を照射した場合のラインプロファイルを示す図である。

【図9】図９は、実施の形態に係る評価システムの動作例を示すフローチャートである。

【図10】図１０は、実施の形態に係る評価システムの他の動作例を示すフローチャートである。

【図11】図１１は、実施の形態に係る半導体素子の製造方法の一例を示すフローチャートである。

【図12】図１２は、実施の形態に係る半導体素子の要部を示す断面図である。

【図13】図１３は、緩和部を設けた電極と半導体との界面に紫色光を照射した場合の光電流像を示す図である。

【発明を実施するための形態】

【0011】

（本発明の基礎となった知見）
まず、発明者の着眼点が、下記に説明される。

【0012】

近年、例えばショットキーダイオード等の半導体素子の高耐圧化を図るべく、窒化ガリウム（ＧａＮ）、シリコンカーバイド（ＳｉＣ）、又は酸化ガリウム（Ｇａ_２Ｏ_３）等のワイドギャップ半導体の研究開発が盛んに行われている。ここで、例えばショットキーダイオードであれば、高耐圧化を図るためには、ワイドギャップ半導体を採用するだけではなく、電極（ショットキー電極）の高耐圧化も図る必要がある。以下、電極の高耐圧化の必要性について説明する。

【0013】

図１は、高電圧印加時における電極４Ａ（ショットキー電極４１Ａ）と半導体３Ａとの界面５Ａの電界分布の説明図である。図１に示す例では、半導体３Ａの上面にショットキー電極４１Ａが形成され、半導体３Ａの下面にオーミック電極４２Ａが形成されている。そして、図１に示す例では、ショットキー電極４１Ａ及びオーミック電極４２Ａには、１００Ｖ程度の逆バイアスの直流電圧が印加されている。なお、図１に示す電気力線Ａ１は、電気力の様子を視覚的に表現するための仮想線である。

【0014】

図１に示すように、ショットキー電極４１Ａと半導体３Ａとの界面５Ａの中央部では、電気力線Ａ１が一様に分布している、つまり電界が一様に分布している。一方、界面５Ａの周辺部（つまり、電極４Ａの端部）では、電気力線Ａ１が集中している、つまり電界が集中している。このため、界面５Ａの周辺部に電界が集中することにより、ショットキー電極４１Ａが絶縁破壊するという事象が生じ得る。

【0015】

上記事象を防ぐため、つまり電極４Ａ（ショットキー電極４１Ａ）の高耐圧化を図るためには、界面５Ａの周辺部において電界の集中を緩和するための緩和構造を設けることが考えられる。緩和構造としては、例えばフィールドプレート電極、又はガードリング構造等が挙げられる。また、緩和構造としては、界面５Ａの周辺部をエッチングした構造も挙げられる。

【0016】

ところで、上記のような緩和構造を設けるに当たっては、界面５Ａにおいて電界が集中する箇所を把握することが肝要である。そして、一般的には、２次元電磁界シミュレーションを用いることにより、界面５Ａにおける電界分布を算出していた。しかしながら、高電圧が印加された状態での界面５Ａの周辺部は、基本的に凹凸等の不連続な境界条件を有している。このため、上記のようなシミュレーションにより界面５Ａの電界分布を精度良く算出することは非常に難しい、という課題がある。

【0017】

以上を鑑み、発明者は本発明を創作するに至った。

【0018】

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示す。以下の実施の形態で示される数値、形状、手法、構成要素、構成要素の接続形態、ステップ、ステップの順序等は、一例であり、本発明を限定する主旨ではない。また、各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略又は簡略化する場合がある。

【0019】

［構成］
図２は、実施の形態に係る評価システム１００の構成を示すブロック図である。図３は、実施の形態に係る評価システム１００を含む全体構成を示す概要図である。実施の形態に係る評価システム１００（評価方法）は、半導体素子２における電極４（実施の形態では、ショットキー電極４１）と半導体３との界面５を評価する、特には界面５における電界分布を評価するシステム（方法）である。

【0020】

まず、評価システム１００（評価方法）による評価対象である半導体素子２について説明する。半導体素子２は、半導体３の表面に電極４を設けた素子であって、電極４に電流を流す、又は電極４に電圧を印加することで機能を発揮する素子である。実施の形態では、半導体素子２は、ショットキーダイオードである。

【0021】

実施の形態では、半導体素子２のうちの半導体３は、窒化ガリウム（ＧａＮ）基板３１の上面に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）を用いて、シリコン（Ｓｉ）をドーピングした厚さ約２μｍのｎ－ＧａＮ層３２を成長させ、かつ、ｎ－ＧａＮ層３２の上面にシリコン（Ｓｉ）をドーピングした厚さ約１２μｍのｎ－ＧａＮ層３３を成長させることで形成されている。

【0022】

また、実施の形態では、半導体素子２のうちの電極４は、直径約２００μｍ、厚さ約１００ｎｍのショットキー電極４１と、オーミック電極４２と、を含んでいる。ショットキー電極４１は、ニッケル（Ｎｉ）により構成されており、例えば電子ビーム蒸着によりｎ－ＧａＮ層３３の上面に形成されている。オーミック電極４２は、ＩｎＧａ（インジウム－ガリウム）合金により構成されており、例えば塗布によりｎ－ＧａＮ基板３１の下面に形成されている。なお、オーミック電極４２は、Ａｌ／Ｔｉ（アルミニウム・チタン）合金により構成されていてもよい。この場合、オーミック電極４２は、例えば電子ビーム蒸着によりｎ－ＧａＮ基板３１の下面に堆積させた後に摂氏９００度程度の高温で熱処理することにより形成されてもよい。

【0023】

次に、実施の形態に係る評価システム１００（評価方法）について説明する。評価システム１００は、図２に示すように、電界印加部１１と、走査部１２と、評価部１３と、を備えている。言い換えれば、評価方法は、電界印加ステップＳＴ１と、走査ステップＳＴ２と、第１評価ステップＳＴ３と、を含んでいる（図９参照）。

【0024】

電界印加部１１は（電界印加ステップＳＴ１では）、半導体素子２における電極４（ショットキー電極４１）と半導体３との界面５に対して、フランツ・ケルディッシュ（Franz-Keldysh）効果が発現し得る電界を印加する。

【0025】

ここで、フランツ・ケルディッシュ効果について、図４を用いて簡単に説明する。図４は、フランツ・ケルディッシュ効果の説明図である。フランツ・ケルディッシュ効果とは、半導体に比較的高い電界を外部から印加することで、バンドギャップに相当する波長（基礎吸収端）が長波側にずれる現象である。図４は、電界を印加した状態での半導体のエネルギーバンドを表している。図４に示すように、電界を印加した状態では、価電子帯及び伝導帯が電界に応じて傾くことで、半導体中の電子の波動関数がバンドギャップにしみ出し、実効的なバンドギャップＥｇ’が、通常時（つまり電界を印加していない状態）でのバンドギャップＥｇよりも小さくなる。

【0026】

このため、半導体３に比較的高い電界を印加した状態で、バンドギャップＥｇよりも僅かに小さい光子エネルギーを有する光を界面５に対して照射すると、フランツ・ケルディッシュ効果により比較的大きな光電流が発生することが知られている（例えば、Franz-Keldysh effect in n-type GaN Schottky barrier diode under high reverse bias voltage, Applied Physics Express, Volume 9, Number 9参照）。

【0027】

詳しくは後述するが、実施の形態に係る評価システム１００（評価方法）では、このフランツ・ケルディッシュ効果を利用して、界面５における電界分布を評価する。そこで、実施の形態では、電界印加部１１は、フランツ・ケルディッシュ効果が発現し得る程度の大きさの電界が印加されるように、直流電源１１１から数十～１００Ｖ程度の逆バイアスの直流電圧を、ショットキー電極４１とオーミック電極４２との間に印加する。なお、当該電圧は、電極４（ショットキー電極４１）を絶縁破壊に至らしめる電圧よりも小さい電圧である。

【0028】

走査部１２は、図示しないが、レーザ光源と、レンズと、移動テーブルと、を有している。レーザ光源は、下方から上方に向けて（つまり、半導体３から電極４（ショットキー電極４１）に向けて）レーザ光（所定の光）Ｌ１を出力する。また、レーザ光源は、出力するレーザ光Ｌ１の波長を可変するように構成されている。

【0029】

実施の形態では、走査部１２は、半導体３のバンドギャップＥｇ（ここでは、約３ｅＶ）よりも僅かに小さいエネルギー（つまり、フランツ・ケルディッシュ効果による実効的なバンドギャップＥｇ’を超える程度のエネルギー）を有するレーザ光Ｌ１を出力可能である。具体的には、走査部１２は、紫色光（波長が約４０３ｎｍ）、又は近紫外光（波長が約３７５ｎｍ）等のレーザ光Ｌ１を出力可能である。

【0030】

レンズは、レーザ光源と対向して配置され、レーザ光源が出力するレーザ光Ｌ１を界面５に向けて集光する。したがって、界面５には、電極４（ショットキー電極４１）の径よりも小さいビーム径を有するレーザ光Ｌ１が集光して照射される。

【0031】

移動テーブルは、半導体素子２が載せ置かれるテーブルであって、アクチュエータにより制御されることで移動可能に構成されている。このため、半導体素子２は、移動テーブルと共にＸＹ平面に沿って移動可能である。ここでいうＸＹ平面とは、半導体素子２の厚さ方向（上下方向）と直交する（又は略直交する）平面である。

【0032】

実施の形態では、走査部１２は、電界印加部１１が電界を印加した状態で、レーザ光源を駆動することにより、焦点を界面５に合わせてレーザ光Ｌ１を照射させ、かつ、移動テーブルを駆動することにより、半導体素子２をＸＹ平面に沿って移動させることで、界面５を走査する。

【0033】

つまり、走査部１２は（第１走査ステップＳＴ２では）、電界を印加した状態において、界面５に対して、半導体３のバンドギャップＥｇよりも小さいエネルギーを有しかつ電極４（ショットキー電極４１）よりも小さいビーム径を有する所定の光（レーザ光）Ｌ１を照射しながら、界面５を少なくとも１次元的に走査する。実施の形態では、半導体素子２をＸＹ平面に沿って移動させることで界面５を走査しているので、走査部１２は（第１走査ステップＳＴ２では）、界面５を２次元的に走査する。

【0034】

実施の形態では、第１走査ステップＳＴ２において界面５に対して照射されるレーザ光Ｌ１は、紫色光又は近紫外光等である。つまり、所定の光（レーザ光）Ｌ１は、可視光よりも波長の短い光であるか、又は可視光であるが比較的波長の短い光である。レーザ光Ｌ１の波長は、半導体３のバンドギャップＥｇ（ここでは、３．４ｅＶ）よりも小さく、かつ実効的なバンドギャップＥｇ’よりも大きい光子エネルギー（つまり、フランツ・ケルディッシュ効果による光電流の大きな増加が生じる程度の大きさの光子エネルギー）となるような波長であればよい。

【0035】

評価部１３は、直流電源１１１と直列に接続された電流計１３１を有している。電流計１３１は、ショットキー電極４１、半導体３、及びオーミック電極４２を流れる電流を計測することにより、界面５に対するレーザ光Ｌ１の照射に伴い発生する光電流を計測する。実施の形態では、評価部１３は、単位フォトン数当たりの光電流を示す光電子収率（Photoyield：Ｙ）を計測する。

【0036】

ここで、界面５においてレーザ光Ｌ１が照射された箇所の電界強度が大きければ（つまり、電界が集中していれば）、フランツ・ケルディッシュ効果が発現することにより、レーザ光Ｌ１が吸収され、光電流が大きく増加する。一方、界面５においてレーザ光Ｌ１が照射された箇所の電界強度が小さければ（つまり、電界が集中していなければ）、逆方向電圧の印加により空乏層が伸びるため、レーザ光Ｌ１は幅が増えた分だけ吸収されるものの、フランツ・ケルディッシュ効果が発現せず、光電流は僅かにしか増加しない。このように、界面５における電界の集中の度合いと、光電流の増加とが対応しているため、界面５にレーザ光Ｌ１を照射しながら走査し、かつ、光電流を計測することにより、界面５における電界分布を計測することが可能である。

【0037】

つまり、評価部１３は（第１評価ステップＳＴ３では）、走査部１２による走査（第１走査ステップＳＴ２）を行いながら、半導体素子２を流れる光電流を計測することにより、界面５における電界分布を評価する。実施の形態では、評価部１３は、界面５の光電流像（又はラインプロファイル）を出力することにより、界面５における電界分布を評価する。

【0038】

以下、レーザ光（所定の光）Ｌ１として赤色光を界面５に対して照射した場合の評価結果と、レーザ光Ｌ１として紫色光を界面５に対して照射した場合の評価結果とを示す。

【0039】

図５は、電極４（ショットキー電極４１）と半導体３との界面５に赤色光を照射した場合の光電流像を示す図である。図６は、電極４（ショットキー電極４１）と半導体３との界面５に赤色光を照射した場合のラインプロファイルを示す図である。図７は、電極４（ショットキー電極４１）と半導体３との界面５に紫色光を照射した場合の光電流像を示す図である。図８は、電極４（ショットキー電極４１）と半導体３との界面５に紫色光を照射した場合のラインプロファイルを示す図である。

【0040】

図５及び図７における円形領域は、界面５を表している。また、図５及び図７における明暗は、光電流（光電子収率Ｙ）の大きさと対応しており、明るければ明るい程光電流が大きく、暗ければ暗い程光電流が小さいことを表している。また、光電流（光電子収率Ｙ）の大きさは、任意単位（arbitrary unit）により表されている。さらに、図５及び図７の各々において、（ａ）はショットキー電極４１とオーミック電極４２との間に印加する直流電圧（以下、「電極間電圧」という）が０Ｖの場合、（ｂ）は電極間電圧が－４１Ｖの場合、（ｃ）は電極間電圧が－８２Ｖの場合の結果を表している。

【0041】

図６及び図８は、いずれも界面５の中心を通るＹ方向（横方向）に沿った直線上での光電流の分布を表しており、縦軸が光電流の大きさ（単位は任意単位）、横軸が基準点（図５及び図７における左端）からの距離（単位はμｍ）を表している。

【0042】

図５及び図７に示すように、界面５に赤色光を照射した場合、界面５における光電流の分布は殆ど一様であり、フランツ・ケルディッシュ効果による光電流の大きな増加は殆ど見受けられなかった。つまり、この場合、光電流像及びラインプロファイルは、界面５における電界分布を表していないことが確認された。なお、ここでは一例として界面５に赤色光を照射した場合を挙げているが、界面５に緑色光、青緑色光、及び青色光を照射した場合においても、光電流像及びラインプロファイルが界面５における電界分布を表していないことが確認された。

【0043】

一方、図６及び図８に示すように、界面５に紫色光を照射した場合であって、かつ、電極間電圧が比較的大きい（つまり、比較的高い電界が界面５に印加されている）場合、界面５の中央部においてはフランツ・ケルディッシュ効果による光電流の大きな増加が殆ど見られない一方、界面５の周辺部においてはフランツ・ケルディッシュ効果による光電流の大きな増加が顕著に見受けられた。つまり、この場合、光電流像及びラインプロファイルは、界面５における電界分布を表していることが確認された。なお、ここでは一例として界面５に紫色光を照射した場合を挙げているが、界面５に近紫外光を照射した場合においても、光電流像及びラインプロファイルが界面５における電界分布を表していることが確認された。

【0044】

［動作］
以下、実施の形態に係る評価システム１００の動作（評価方法）の一例について説明する。図９は、実施の形態に係る評価システム１００の動作例を示すフローチャートである。まず、電界印加部１１は、直流電源１１１から逆バイアスの直流電圧を、ショットキー電極４１とオーミック電極４２との間に印加する（Ｓ１０１）。処理Ｓ１０１は、評価方法における電界印加ステップＳＴ１に相当する。

【0045】

次に、走査部１２は、電界印加部１１が電界を印加した状態で、レーザ光源を駆動することにより、焦点を界面５に合わせてレーザ光Ｌ１を照射させ、かつ、移動テーブルを駆動することにより、半導体素子２をＸＹ平面に沿って移動させることで、界面５を走査する（Ｓ１０２）。処理Ｓ１０２は、評価方法における第１走査ステップＳＴ２に相当する。

【0046】

そして、評価部１３は、走査部１２による走査を行いながら、電流計１３１により半導体素子２を流れる光電流を計測し、界面５の光電流像（又はラインプロファイル）を出力することにより、界面５における電界分布を評価する（Ｓ１０３）。処理Ｓ１０３は、評価方法における第１評価ステップＳＴ３に相当する。

【0047】

［利点］
上述のように、実施の形態に係る評価システム１００（評価方法）では、フランツ・ケルディッシュ効果による光電流の大きな増加を利用することで、界面５における実際の電界分布を間接的に計測することが可能である。このため、２次元電磁界シミュレーションでは例えば界面５の周辺部等の電界の集中する箇所における電界強度を精度良く算出することが難しいのに対して、実施の形態に係る評価システム１００（評価方法）では、界面５において電界が集中する箇所の電界強度を精度良く求めやすい、という利点がある。つまり、実施の形態に係る評価システム１００（評価方法）では、半導体素子２における電極４と半導体３との界面５における電界分布を精度良く評価しやすい、という利点がある。

【0048】

（その他の実施の形態）
以上、本発明の評価システム１００及び評価方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、実施の形態における一部の構成要素を組み合わせて構築される別の形態も、本発明の範囲内に含まれる。

【0049】

上述の実施の形態において、評価システム１００は（評価方法では）、界面５の不均一を更に評価してもよい。界面５の不均一は、半導体３の歪み、結晶粒界、又は結晶欠陥等により生じ得る。具体的には、走査部１２が第２走査ステップＳＴ４を更に実行し、かつ、評価部１３が第２評価ステップＳＴ５及び第３評価ステップＳＴ６を更に実行してもよい。

【0050】

図１０は、実施の形態に係る評価システム１００の他の動作例を示すフローチャートである。図１０に示す評価システム１００の動作（評価方法）の一例は、上記の界面５の不均一を更に評価する場合の動作例である。なお、図１０に示す例では、処理Ｓ２０１，Ｓ２０２を実行した後に処理Ｓ２０３～Ｓ２０５を実行しているが、処理の順番は逆であってもよい。

【0051】

まず、評価システム１００は（評価方法では）、第２走査ステップＳＴ４を実行しながら（Ｓ２０１）、第２評価ステップＳＴ５を実行する（Ｓ２０２）。第２走査ステップＳＴ４では、走査部１２は、電界印加部１１が電界を印加していない状態で、レーザ光源を駆動することにより、焦点を界面５に合わせて可視光であるレーザ光Ｌ１を照射させ、かつ、移動テーブルを駆動することにより、半導体素子２をＸＹ平面に沿って移動させることで、界面５を走査する。つまり、第２走査ステップＳＴ４では、電界を印加しない状態において界面５に対して可視光を照射することで、界面５を少なくとも１次元的に走査する。ここでは、走査部１２は、第１走査ステップＳＴ２と同様に、界面５を２次元的に走査する。

【0052】

第２評価ステップＳＴ５では、評価部１３は、走査部１２による走査（第２走査ステップＳＴ４）を行いながら、電流計１３１により半導体素子２を流れる光電流を計測する。計測された光電流のばらつきは、界面５における不均一に対応する。つまり、第２評価ステップＳＴ５では、第２走査ステップＳＴ４を行いながら、半導体素子２を流れる光電流を計測することにより、界面５における不均一を評価する。ここでは、評価部１３は、界面５の光電流像（又はラインプロファイル）を出力することにより、界面５における不均一を評価する。

【0053】

次に、評価システム１００は（評価方法では）、電圧印加ステップＳＴ１を実行しながら（Ｓ２０３）、第１走査ステップＳＴ２（Ｓ２０４）及び第１評価ステップＳＴ３（Ｓ２０５）を実行する。電圧印加ステップＳＴ１、第１走査ステップＳＴ２、及び第１評価ステップＳＴ３については既に説明しているので、ここでは説明を省略する。

【0054】

そして、評価システム１００は（評価方法では）、第３評価ステップＳＴ６を実行する（Ｓ２０６）。第３評価ステップＳＴ６では、評価部１３は、第２評価ステップＳＴ５で得られた光電流像（又はラインプロファイル）と、第１評価ステップＳＴ３で得られた光電流像（又はラインプロファイル）との差分を算出することにより、界面５における不均一を排除した界面５における電界分布を評価する。つまり、第３評価ステップＳＴ６では、第１評価ステップＳＴ３による評価と、第２評価ステップＳＴ５による評価と、に基づいて界面５における不均一と電界分布とを関係づけて評価する。

【0055】

上述の態様では、界面５における不均一を除外して、界面５における電界分布を更に精度良く求めやすい、という利点がある。

【0056】

また、上述の実施の形態において、評価システム１００は（評価方法では）、半導体素子２の劣化試験を行ってもよい。具体的には、第１走査ステップＳＴ２が、電界印加ステップＳＴ１による電界の印加を、少なくとも１時間以上である所定時間継続した後に、又は継続しながら実行されることで、半導体素子２の劣化試験を行うことが可能である。所定時間は、半導体素子２の使用に耐え得る期間を精度良く推定する観点からすれば、例えば数十時間以上であることが好ましい。

【0057】

上述の態様では、電圧が長時間印加されることによる半導体素子２の劣化を試験することができ、半導体素子２の脆弱な部分を特定しやすくなる、という利点がある。

【0058】

［半導体素子の製造方法］
また、上述の実施の形態に係る評価システム１００（評価方法）による界面５の電界分布の評価（第１評価ステップＳＴ３による評価、又は第３評価ステップＳＴ６による評価）を用いれば、例えば界面５の周辺部において電界の集中を緩和するための緩和部６（図１２参照）を設けた半導体素子２を設計しやすくなることが期待できる。すなわち、半導体素子２の製造方法は、半導体３に電極４を設けることで半導体素子２を製造する方法であって、実施の形態に係る評価方法による評価に基づき、界面５において所定以上の大きさの電界強度を示す箇所に、電界の集中を緩和する緩和部６を設ける工程を有していてもよい。上記界面５の電界分布の評価を用いれば、例えばショットキー電極４１等の半導体素子２における電極４の高耐圧化を図る研究開発に大いに貢献し得る。

【0059】

図１１は、実施の形態に係る半導体素子２の製造方法の一例を示すフローチャートである。なお、図１１では省略しているが、半導体素子２の製造方法には、電極４（オーミック電極４２）を形成する工程も含まれている。また、図１１に示す例では、第１評価（第１評価ステップＳＴ３による評価）に基づいて、緩和部６を有する電極４（ショットキー電極４１）を形成しているが、第３評価（第３評価ステップＳＴ６による評価）に基づいて、緩和部６を有する電極４（ショットキー電極４１）を形成してもよい。

【0060】

まず、半導体３を作成する（Ｓ３０１）。工程Ｓ３０１においては、ＧａＮ基板３１の上面に、例えばＭＯＣＶＤを用いて、シリコン（Ｓｉ）をドーピングした厚さ約２μｍのｎ－ＧａＮ層３２を成長させ、かつ、ｎ－ＧａＮ層３２の上面にシリコン（Ｓｉ）をドーピングした厚さ約１２μｍのｎ－ＧａＮ層３３を成長させることで、半導体３を作成する。

【0061】

次に、第１評価に基づき、緩和部６を有する電極４（ショットキー電極４１）を形成する（Ｓ３０２）。工程Ｓ３０２においては、例えば電子ビーム蒸着によりｎ－ＧａＮ層３３の上面に電極４（ショットキー電極４１）を形成する。そして、工程Ｓ３０２においては、第１評価を参照することで、電極４（ショットキー電極４１）において電界が集中する箇所に緩和部６を設ける。緩和部６は、例えばフィールドプレート電極、又はガードリング構造等であってもよい。

【0062】

ここで、本願の発明者は、上述のフィールドプレート電極又はガードリング構造とは異なる緩和構造を見い出した。図１２は、実施の形態に係る半導体素子２の要部を示す断面図である。図１２に示す例では、緩和構造としての緩和部６は、裾部６１である。

【0063】

裾部６１は、平面視で（つまり、半導体素子２の上方から見て）円環状である。裾部６１は、電極４（ショットキー電極４１）の側面４００において、側面４００と交差する方向に突出しており、かつ、突出した部位が半導体３の電極４（ショットキー電極４１）が設けられた一面３００に接している。また、裾部６１は、側面４００における上下方向の中間部から突出し始め、半導体３の一面３００に向かうにつれて突出長さｄ１が徐々に長くなる形状を有している。ここでは、裾部６１の突出長さｄ１は、約１０ｎｍ以下である。また、裾部６１の厚みは、約数ｎｍである。

【0064】

以下、裾部６１による電界の集中を緩和する効果について、レーザ光（所定の光）Ｌ１として紫色光を界面５に対して照射した場合の評価結果を用いて説明する。図１３は、緩和部６（裾部６１）を設けた電極４（ショットキー電極４１）と半導体３との界面５に紫色光を照射した場合の光電流像を示す図である。

【0065】

図１３における円形領域は、界面５を表している。また、図１３における明暗は、光電流（光電子収率Ｙ）の大きさと対応しており、明るければ明るい程光電流が大きく、暗ければ暗い程光電流が小さいことを表している。また、光電流（光電子収率Ｙ）の大きさは、任意単位（arbitrary unit）により表されている。さらに、図１３において、（ａ）は電極間電圧が０Ｖの場合、（ｂ）は電極間電圧が－４５Ｖの場合の結果を表している。

【0066】

既に述べた図６に示す評価結果、つまり緩和部６を設けていない電極４と半導体３との界面５における電界分布では、界面５の周辺部において電界が集中することが確認されていた。これに対して、図１３に示す評価結果、つまり緩和部６を設けた電極４と半導体３との界面５における電界分布では、電極間電圧が比較的大きい（つまり、比較的高い電界が界面５に印加されている）場合でも、フランツ・ケルディッシュ効果による光電流の大きな増加が殆ど見受けられなかった。このように、緩和部６により界面５における電界の集中が緩和されたことが確認された。

【0067】

したがって、半導体素子２の製造方法において、工程Ｓ３０２では、緩和部６として、電極４（ショットキー電極４１）の側面４００から突出し、かつ、半導体３の電極４（ショットキー電極４１）が設けられた一面３００に向かうにつれて突出長さｄ１が長くなる裾部６１を設けるのが好ましい。

【0068】

［半導体素子］
以下、上述の半導体素子２の製造方法を用いて製造される半導体素子２について簡単に説明する。

【0069】

半導体素子２は、半導体３と、半導体３の一面３００に設けられた電極４（ショットキー電極４１）と、を備える。電極４（ショットキー電極４１）は、電極４（ショットキー電極４１）の側面４００から突出し、かつ、半導体３の一面３００に接しており、電界の集中を緩和する緩和部６を有する。

【0070】

特に、緩和部６は、半導体３の一面３００に向かうにつれて突出長さｄ１が長くなる裾部６１であるのが好ましい。

【0071】

このような半導体素子２によれば、例えばフィールドプレート電極、又はガードリング構造等の複雑な構造を有する電極４を有しなくても、電極４と半導体３との界面５における電界の集中を避けやすい、という利点がある。

【0072】

（まとめ）
以上のように、実施の形態に係る評価方法は、電界印加ステップＳＴ１と、第１走査ステップＳＴ２と、第１評価ステップＳＴ３と、を含む。電界印加ステップＳＴ１では、半導体素子２における電極４と半導体３との界面５に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する。第１走査ステップＳＴ２では、電界を印加した状態において、界面５に対して、半導体３のバンドギャップＥｇよりも小さいエネルギーを有しかつ電極４の径よりも小さいビーム径を有する所定の光Ｌ１を照射しながら、界面５を少なくとも１次元的に走査する。第１評価ステップＳＴ３では、第１走査ステップＳＴ２を行いながら、半導体素子２を流れる光電流を計測することにより、界面５における電界分布を評価する。

【0073】

このような評価方法によれば、２次元電磁界シミュレーションでは例えば界面５の周辺部等の電界の集中する箇所における電界強度を精度良く算出することが難しいのに対して、界面５において電界が集中する箇所の電界強度を精度良く求めやすい、という利点がある。つまり、半導体素子２における電極４と半導体３との界面５における電界分布を精度良く評価しやすい、という利点がある。

【0074】

また、例えば、評価方法では、第１走査ステップＳＴ２では、界面５を２次元的に走査する。

【0075】

このような評価方法によれば、界面５における電界分布を２次元的に求めることができる、という利点がある。

【0076】

また、例えば、評価方法では、所定の光Ｌ１は、可視光よりも波長の短い光である。

【0077】

このような評価方法によれば、所定の光Ｌ１が可視光である場合と比較して、フランツ・ケルディッシュ効果により光電流が大きく増加しやすい、という利点がある。

【0078】

また、例えば、評価方法は、第２走査ステップＳＴ４と、第２評価ステップＳＴ５と、第３評価ステップＳＴ６と、を更に含む。第２走査ステップＳＴ４では、電界を印加しない状態において界面５に対して可視光を照射することで、界面５を少なくとも１次元的に走査する。第２評価ステップＳＴ５では、第２走査ステップＳＴ４を行いながら、半導体素子２を流れる光電流を計測することにより、界面５における不均一を評価する。第３評価ステップＳＴ６では、第１評価ステップＳＴ３による評価と、第２評価ステップＳＴ５による評価と、に基づいて界面５における不均一と電界分布とを関係づけて評価する。

【0079】

このような評価方法によれば、例えば界面５における不均一を除外して、界面５における電界分布を更に精度良く求めやすい、という利点がある。

【0080】

また、例えば、評価方法では、第１走査ステップＳＴ２は、電界印加ステップＳＴ１による電界の印加を、少なくとも１時間以上である所定時間継続した後に、又は継続しながら実行される。

【0081】

このような評価方法によれば、電圧が長時間印加されることによる半導体素子２の劣化を試験することができ、半導体素子２の脆弱な部分を特定しやすくなる、という利点がある。

【0082】

また、例えば、評価方法では、半導体素子２は、ショットキーダイオードである。

【0083】

このような評価方法によれば、２次元電磁界シミュレーションにより解析する場合と比較して、例えばショットキー電極４１と半導体３との界面５の周辺部等、界面５において電界が集中する箇所を精度良く求めやすい、という利点がある。

【0084】

また、実施の形態に係る評価システム１００は、電界印加部１１と、走査部１２と、評価部１３と、を備える。電界印加部１１は、半導体素子２における電極４と半導体３との界面５に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する。走査部１２は、電界を印加した状態において、界面５に対して、半導体３のバンドギャップＥｇよりも小さいエネルギーを有しかつ電極４の径よりも小さいビーム径を有する所定の光Ｌ１を照射しながら、界面５を少なくとも１次元的に走査する。評価部１３は、走査部１２による走査を行いながら、半導体素子２を流れる光電流を計測することにより、界面５における電界分布を評価する。

【0085】

このような評価システム１００によれば、２次元電磁界シミュレーションでは例えば界面５の周辺部等の電界の集中する箇所における電界強度を精度良く算出することが難しいのに対して、界面５において電界が集中する箇所の電界強度を精度良く求めやすい、という利点がある。つまり、半導体素子２における電極４と半導体３との界面５における電界分布を精度良く評価しやすい、という利点がある。

【0086】

また、実施の形態に係る半導体素子２の製造方法は、半導体３に電極４を設けることで半導体素子２を製造する方法であって、上記の評価方法による評価に基づき、界面５において所定以上の大きさの電界強度を示す箇所に、電界の集中を緩和する緩和部６を設ける工程Ｓ３０２を有する。

【0087】

このような半導体素子２の製造方法によれば、電極４と半導体３との界面５において電界が集中しにくい半導体素子２を製造しやすくなり、半導体素子２の高耐圧化を図りやすい、という利点がある。

【0088】

また、例えば、半導体素子２の製造方法では、上記工程Ｓ３０２では、緩和部６として、電極４の側面４００から突出し、かつ、半導体３の電極４が設けられた一面３００に向かうにつれて突出長さｄ１が長くなる裾部６１を設ける。

【0089】

このような半導体素子２の製造方法によれば、例えばフィールドプレート電極、又はガードリング構造等の複雑な構造を有する電極４を形成せずとも、電極４と半導体３との界面５における電界の集中を避けやすい半導体素子２を製造することができる、という利点がある。

【0090】

また、例えば、半導体素子２の製造方法では、半導体素子２は、ショットキーダイオードである。

【0091】

このような半導体素子２の製造方法によれば、電極４と半導体３との界面５において電界が集中しにくいショットキーダイオードを製造しやすくなり、ショットキーダイオードの高耐圧化を図りやすい、という利点がある。

【0092】

また、実施の形態に係る半導体素子２は、半導体３と、半導体３の一面３００に設けられた電極４と、を備える。電極４は、電極４の側面４００から突出し、かつ、半導体３の一面３００に接しており、電界の集中を緩和する緩和部６を有する。

【0093】

このような半導体素子２によれば、例えばフィールドプレート電極、又はガードリング構造等の複雑な構造を有する電極４を有しなくても、電極４と半導体３との界面５における電界の集中を避けやすい、という利点がある。

【0094】

また、例えば、半導体素子２は、緩和部６は、半導体３の一面３００に向かうにつれて突出長さｄ１が長くなる裾部６１である。

【0095】

このような半導体素子２によれば、例えばフィールドプレート電極、又はガードリング構造等の複雑な構造を有する電極４を有しなくても、電極４と半導体３との界面５における電界の集中を避けやすい、という利点がある。

【産業上の利用可能性】

【0096】

本発明は、例えばショットキーダイオード等の半導体素子における電極と半導体との界面を評価する方法として利用できる。

【符号の説明】

【0097】

１００ 評価システム
１１ 電界印加部
１１１ 直流電源
１２ 走査部
１３ 評価部
１３１ 電流計
２ 半導体素子
３，３Ａ 半導体
３１ ＧａＮ基板
３２，３３ ｎ－ＧａＮ層
３００ 一面
４，４Ａ 電極
４１，４１Ａ ショットキー電極
４２，４２Ａ オーミック電極
４００ 側面
５ 界面
６ 緩和部
６１ 裾部
Ａ１ 電気力線
ｄ１ 突出長さ
Ｅｇ バンドギャップ
Ｅｇ’ 実効的なバンドギャップ
Ｌ１ レーザ光（所定の光）
Ｓ１０１～Ｓ１０３，Ｓ２０１～Ｓ２０６ 処理
Ｓ３０１，Ｓ３０２ 工程
ＳＴ１ 電界印加ステップ
ＳＴ２ 第１走査ステップ
ＳＴ３ 第１評価ステップ
ＳＴ４ 第２走査ステップ
ＳＴ５ 第２評価ステップ
ＳＴ６ 第３評価ステップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】