(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022180391
(43)【公開日】2022-12-06
(54)【発明の名称】薄膜トランジスタアレイ基板、及び表示装置
(51)【国際特許分類】
G09G 3/3233 20160101AFI20221129BHJP
G09F 9/30 20060101ALI20221129BHJP
G09G 3/20 20060101ALI20221129BHJP
H01L 51/50 20060101ALI20221129BHJP
H01L 27/32 20060101ALI20221129BHJP
H05B 33/02 20060101ALI20221129BHJP
H05B 33/22 20060101ALI20221129BHJP
H01L 29/786 20060101ALI20221129BHJP
【ＦＩ】
G09G3/3233
G09F9/30 338
G09F9/30 348A
G09G3/20 680G
G09G3/20 624B
G09G3/20 642A
G09G3/20 641Z
G09G3/20 642E
H05B33/14 A
H01L27/32
H05B33/02
H05B33/22 Z
H01L29/78 612C
【審査請求】有
【請求項の数】28
【出願形態】ＯＬ
(21)【出願番号】P 2022137212
(22)【出願日】2022-08-30
(62)【分割の表示】P 2021078825の分割
【原出願日】2013-02-14
(31)【優先権主張番号】10-2012-0084976
(32)【優先日】2012-08-02
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１， Ｓａｍｓｕｎｇ－ｒｏ， Ｇｉｈｅｕｎｇ－ｇｕ， Ｙｏｎｇｉｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110002619
【氏名又は名称】弁理士法人ＰＯＲＴ
(72)【発明者】
【氏名】金 世 鎬
(72)【発明者】
【氏名】朴 晉 佑
(72)【発明者】
【氏名】李 元 世
(57)【要約】
【課題】本発明は、有機発光表示装置に関する。
【解決手段】有機発光表示装置は、基板と、基板上の第１電圧線及び第２電圧線と、基板上に平面視で順に設けた第１スキャン線及び第２スキャン線と、第１スキャン線及び第２スキャン線と交差するデータ線と、第２スキャン線及びデータ線と連結され第２スキャン線の周辺の第１薄膜トランジスタと、第１薄膜トランジスタに連結された第２薄膜トランジスタと、第１電圧線及び第２薄膜トランジスタと連結されたＯＬＥＤと、第２薄膜トランジスタとＯＬＥＤと第２スキャン線に連結され第２スキャン線の周辺の第３薄膜トランジスタと、第２薄膜トランジスタ及び第３薄膜トランジスタに連結され第１スキャン線の周辺の第４薄膜トランジスタと、第２薄膜トランジスタに連結され第２スキャン線に対して第１スキャン線の反対側のストレージキャパシタ素子とを含む。
【選択図】図３
【解決手段】有機発光表示装置は、基板と、基板上の第１電圧線及び第２電圧線と、基板上に平面視で順に設けた第１スキャン線及び第２スキャン線と、第１スキャン線及び第２スキャン線と交差するデータ線と、第２スキャン線及びデータ線と連結され第２スキャン線の周辺の第１薄膜トランジスタと、第１薄膜トランジスタに連結された第２薄膜トランジスタと、第１電圧線及び第２薄膜トランジスタと連結されたＯＬＥＤと、第２薄膜トランジスタとＯＬＥＤと第２スキャン線に連結され第２スキャン線の周辺の第３薄膜トランジスタと、第２薄膜トランジスタ及び第３薄膜トランジスタに連結され第１スキャン線の周辺の第４薄膜トランジスタと、第２薄膜トランジスタに連結され第２スキャン線に対して第１スキャン線の反対側のストレージキャパシタ素子とを含む。
【選択図】図３
【特許請求の範囲】
【請求項1】
基板と、
前記基板上の第１スキャン線および第２スキャン線と、
前記第２スキャン線と交差するデータ線と、
前記第１スキャン線および前記データ線に電気的に連結された第１薄膜トランジスタと、
前記第１スキャン線と交差する第１電圧線と、
第２薄膜トランジスタと、
前記第１スキャン線に電気的に連結された第３薄膜トランジスタと、
前記第２スキャン線に電気的に連結された第４薄膜トランジスタと、
前記データ線および前記第１電圧線と交差する第２電圧線と、
前記第２薄膜トランジスタのゲート電極に電気的に連結されたストレージキャパシタ素子と、を含み、
前記第１スキャン線は、平面視において、前記ストレージキャパシタ素子と前記第２電圧線との間に配置される薄膜トランジスタアレイ基板。
前記基板上の第１スキャン線および第２スキャン線と、
前記第２スキャン線と交差するデータ線と、
前記第１スキャン線および前記データ線に電気的に連結された第１薄膜トランジスタと、
前記第１スキャン線と交差する第１電圧線と、
第２薄膜トランジスタと、
前記第１スキャン線に電気的に連結された第３薄膜トランジスタと、
前記第２スキャン線に電気的に連結された第４薄膜トランジスタと、
前記データ線および前記第１電圧線と交差する第２電圧線と、
前記第２薄膜トランジスタのゲート電極に電気的に連結されたストレージキャパシタ素子と、を含み、
前記第１スキャン線は、平面視において、前記ストレージキャパシタ素子と前記第２電圧線との間に配置される薄膜トランジスタアレイ基板。
【請求項2】
前記第２薄膜トランジスタを覆う絶縁膜をさらに含み、
前記ストレージキャパシタ素子は、前記第２薄膜トランジスタの前記ゲート電極の一部分を含む第１ストレージ蓄電板と、前記第１ストレージ蓄電板上の第２ストレージ蓄電板と、前記第１ストレージ蓄電板と前記第２ストレージ蓄電板との間の前記絶縁膜の一部分とを含む、請求項１に記載の薄膜トランジスタアレイ基板。
前記ストレージキャパシタ素子は、前記第２薄膜トランジスタの前記ゲート電極の一部分を含む第１ストレージ蓄電板と、前記第１ストレージ蓄電板上の第２ストレージ蓄電板と、前記第１ストレージ蓄電板と前記第２ストレージ蓄電板との間の前記絶縁膜の一部分とを含む、請求項１に記載の薄膜トランジスタアレイ基板。
【請求項3】
前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、及び前記第３薄膜トランジスタは半導体層によって電気的に連結される、請求項２に記載の薄膜トランジスタアレイ基板。
【請求項4】
発光制御線をさらに含み、
前記第２薄膜トランジスタは、前記発光制御線と前記第１スキャン線との間に配置される、請求項２に記載の薄膜トランジスタアレイ基板。
前記第２薄膜トランジスタは、前記発光制御線と前記第１スキャン線との間に配置される、請求項２に記載の薄膜トランジスタアレイ基板。
【請求項5】
前記第２薄膜トランジスタは、前記第２薄膜トランジスタの前記ゲート電極の下部で屈曲した半導体層を含む、請求項４に記載の薄膜トランジスタアレイ基板。
【請求項6】
前記発光制御線に電気的に連結された第５薄膜トランジスタをさらに含み、
前記第２薄膜トランジスタ及び前記第５薄膜トランジスタは、半導体層によって電気的に連結される、請求項４に記載の薄膜トランジスタアレイ基板。
前記第２薄膜トランジスタ及び前記第５薄膜トランジスタは、半導体層によって電気的に連結される、請求項４に記載の薄膜トランジスタアレイ基板。
【請求項7】
前記発光制御線に電気的に連結された第６薄膜トランジスタをさらに含み、
前記第６薄膜トランジスタ、前記第２薄膜トランジスタ、および前記第５薄膜トランジスタは、半導体層によって電気的に連結される、請求項６に記載の薄膜トランジスタアレイ基板。
前記第６薄膜トランジスタ、前記第２薄膜トランジスタ、および前記第５薄膜トランジスタは、半導体層によって電気的に連結される、請求項６に記載の薄膜トランジスタアレイ基板。
【請求項8】
前記絶縁膜は、前記第１ストレージ蓄電板を露出する第１接触孔と、前記第３薄膜トランジスタのドレイン電極の一部分上の第２接触孔と、を含む、請求項２に記載の薄膜トランジスタアレイ基板。
【請求項9】
連結部材をさらに含み、
前記第３薄膜トランジスタ及び前記第１ストレージ蓄電板は、前記第１接触孔および前記第２接触孔を通じて、前記連結部材によって電気的に連結される、請求項８に記載の薄膜トランジスタアレイ基板。
前記第３薄膜トランジスタ及び前記第１ストレージ蓄電板は、前記第１接触孔および前記第２接触孔を通じて、前記連結部材によって電気的に連結される、請求項８に記載の薄膜トランジスタアレイ基板。
【請求項10】
前記連結部材と前記第１スキャン線とは互いに重畳する、請求項９に記載の薄膜トランジスタアレイ基板。
【請求項11】
発光制御線をさらに含み、
前記第２薄膜トランジスタは、前記発光制御線と前記第１スキャン線との間に配置される、請求項１に記載の薄膜トランジスタアレイ基板。
前記第２薄膜トランジスタは、前記発光制御線と前記第１スキャン線との間に配置される、請求項１に記載の薄膜トランジスタアレイ基板。
【請求項12】
前記第２薄膜トランジスタは、前記第２薄膜トランジスタの前記ゲート電極の下部で屈曲した半導体層を含む、請求項１１に記載の薄膜トランジスタアレイ基板。
【請求項13】
前記発光制御線に電気的に連結された第５薄膜トランジスタをさらに含み、
前記第２薄膜トランジスタ及び前記第５薄膜トランジスタは、半導体層によって電気的に連結される、請求項１１に記載の薄膜トランジスタアレイ基板。
前記第２薄膜トランジスタ及び前記第５薄膜トランジスタは、半導体層によって電気的に連結される、請求項１１に記載の薄膜トランジスタアレイ基板。
【請求項14】
前記発光制御線に電気的に連結された第６薄膜トランジスタをさらに含み、
前記第６薄膜トランジスタ、前記第２薄膜トランジスタ、および前記第５薄膜トランジスタは、半導体層によって電気的に連結される、請求項１３に記載の薄膜トランジスタアレイ基板。
前記第６薄膜トランジスタ、前記第２薄膜トランジスタ、および前記第５薄膜トランジスタは、半導体層によって電気的に連結される、請求項１３に記載の薄膜トランジスタアレイ基板。
【請求項15】
基板と、
前記基板上の第１スキャン線および発光制御線と、
前記発光制御線と交差するデータ線と、
前記第１スキャン線および前記データ線に電気的に連結された第１薄膜トランジスタと、
前記第１スキャン線及び前記発光制御線と交差する第１電圧線と、
前記データ線および前記第１電圧線と交差する第２電圧線と、
前記第１スキャン線と前記第２電圧線との間に配置される第２スキャン線と、
第２薄膜トランジスタと、
ストレージキャパシタ素子と、を含み、
前記第２薄膜トランジスタおよび前記ストレージキャパシタ素子は、平面視において、前記第１スキャン線と前記発光制御線との間に配置される、表示装置。
前記基板上の第１スキャン線および発光制御線と、
前記発光制御線と交差するデータ線と、
前記第１スキャン線および前記データ線に電気的に連結された第１薄膜トランジスタと、
前記第１スキャン線及び前記発光制御線と交差する第１電圧線と、
前記データ線および前記第１電圧線と交差する第２電圧線と、
前記第１スキャン線と前記第２電圧線との間に配置される第２スキャン線と、
第２薄膜トランジスタと、
ストレージキャパシタ素子と、を含み、
前記第２薄膜トランジスタおよび前記ストレージキャパシタ素子は、平面視において、前記第１スキャン線と前記発光制御線との間に配置される、表示装置。
【請求項16】
前記第２薄膜トランジスタを覆う絶縁膜をさらに含み、
前記ストレージキャパシタ素子は、前記第２薄膜トランジスタのゲート電極の一部分を含む第１ストレージ蓄電板と、前記第１ストレージ蓄電板上の第２ストレージ蓄電板と、前記第１ストレージ蓄電板と前記第２ストレージ蓄電板との間の前記絶縁膜の一部分とを含む、請求項１５に記載の表示装置。
前記ストレージキャパシタ素子は、前記第２薄膜トランジスタのゲート電極の一部分を含む第１ストレージ蓄電板と、前記第１ストレージ蓄電板上の第２ストレージ蓄電板と、前記第１ストレージ蓄電板と前記第２ストレージ蓄電板との間の前記絶縁膜の一部分とを含む、請求項１５に記載の表示装置。
【請求項17】
平面視において、前記ストレージキャパシタ素子と前記第２スキャン線との間に配置された第３薄膜トランジスタをさらに含む、請求項１６に記載の表示装置。
【請求項18】
前記第２ストレージ蓄電板の一部分と前記データ線とは互いに重畳する、請求項１６に記載の表示装置。
【請求項19】
前記第２薄膜トランジスタは、前記第２薄膜トランジスタの前記ゲート電極の下部で屈曲した半導体層を含む、請求項１６に記載の表示装置。
【請求項20】
前記半導体層を含む第３薄膜トランジスタをさらに含み、
前記半導体層は、前記第１スキャン線の２つの部分と重畳する、請求項１９に記載の表示装置。
前記半導体層は、前記第１スキャン線の２つの部分と重畳する、請求項１９に記載の表示装置。
【請求項21】
前記第１スキャン線は、平面視において、少なくとも一つの突出形状を有する、請求項２０に記載の表示装置。
【請求項22】
前記半導体層と前記第２ストレージ蓄電板の一部分とは互いに重畳する、請求項２０に記載の表示装置。
【請求項23】
前記第２薄膜トランジスタは、前記第２薄膜トランジスタのゲート電極の下部で屈曲した半導体層を含む、請求項１５に記載の表示装置。
【請求項24】
前記半導体層を含む第３薄膜トランジスタをさらに含み、
前記半導体層は、前記第１スキャン線の２つの部分と重畳する、請求項２３に記載の表示装置。
前記半導体層は、前記第１スキャン線の２つの部分と重畳する、請求項２３に記載の表示装置。
【請求項25】
前記第１スキャン線は、平面視において、少なくとも一つの突出形状を有する、請求項２４に記載の表示装置。
【請求項26】
前記半導体層を含む第４薄膜トランジスタをさらに含み、
前記半導体層は、前記第２スキャン線の２つの部分と重畳する、請求項２４に記載の表示装置。
前記半導体層は、前記第２スキャン線の２つの部分と重畳する、請求項２４に記載の表示装置。
【請求項27】
前記半導体層は、平面視において、前記第２スキャン線の２つの部分の間で湾曲している、請求項２６に記載の表示装置。
【請求項28】
前記第３薄膜トランジスタは、平面視において、前記ストレージキャパシタ素子と前記第２スキャン線との間に配置される、請求項２６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、有機発光表示装置に関する。
【背景技術】
【0002】
有機発光表示装置は、２つの電極とその間に位置する有機発光層を含み、１つの電極から注入された電子（ｅｌｅｃｔｒｏｎ）と他の電極から注入された正孔（ｈｏｌｅ）が有機発光層で結合して励起子（ｅｘｃｉｔｏｎ）を形成し、励起子がエネルギーを放出しながら発光する。
【0003】
このような有機発光表示装置は、自発光素子である有機発光ダイオードを含む複数の画素を含み、各画素には有機発光ダイオードを駆動するための複数の薄膜トランジスタおよびキャパシタ（Ｃａｐａｃｉｔｏｒ）が形成されている。複数の薄膜トランジスタは、基本的にはスイッチング薄膜トランジスタおよび駆動薄膜トランジスタを含む。
【0004】
スイッチング薄膜トランジスタは、迅速なスイッチング動作のために、ゲート電極と半導体層の間に薄い厚さのゲート絶縁膜を形成する。このとき、スイッチング薄膜トランジスタと同じ層に形成される駆動薄膜トランジスタのゲート絶縁膜の厚さも薄くなるため、駆動薄膜トランジスタのゲート電極に印加されるゲート電圧の駆動範囲（ｄｒｉｖｉｎｇ ｒａｎｇｅ）は狭まるようになる。したがって、駆動薄膜トランジスタのゲート電圧（Ｖｇｓ）の大きさを調節して豊富な階調を有するように制御することは困難である。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、上述したような背景技術の問題点を解決するために案出されたものであって、駆動薄膜トランジスタの駆動範囲を広げて豊富な階調を表現することができる有機発光表示装置に関する。
【課題を解決するための手段】
【0006】
本発明の一実施形態に係る有機発光表示装置は、基板、前記基板上に形成されていてスキャン信号を伝達するスキャン線、前記スキャン線と交差してデータ信号および駆動電圧をそれぞれ伝達するデータ線および駆動電圧線、前記スキャン線および前記データ線と連結しているスイッチング薄膜トランジスタ、前記スイッチング薄膜トランジスタのスイッチングドレイン電極と連結している駆動薄膜トランジスタ、前記駆動薄膜トランジスタの駆動ドレイン電極に連結している有機発光ダイオードを含み、前記駆動薄膜トランジスタの駆動半導体層は屈曲していてもよい。
【0007】
前記駆動半導体層を覆っている第１ゲート絶縁膜、前記第１ゲート絶縁膜上に形成されていて前記駆動半導体層と重畳しているストレージキャパシタをさらに含んでもよい。
【0008】
前記ストレージキャパシタは、前記第１ゲート絶縁膜上に形成されていて前記駆動半導体層と重畳している第１ストレージ蓄電板、前記第１ストレージ蓄電板を覆っている第２ゲート絶縁膜、前記第２ゲート絶縁膜上に形成されていて前記第１ストレージ蓄電板と重畳している第２ストレージ蓄電板を含んでもよい。
【0009】
前記駆動半導体層は、複数の屈曲部を含んでもよい。
【0010】
前記駆動半導体層は、第１方向に延長している複数の第１延長部と、前記第１方向と異なる第２方向に延長している複数の第２延長部を含み、前記屈曲部は前記第１延長部と前記第２延長部を連結してもよい。
【0011】
前記駆動薄膜トランジスタの閾値電圧を補償し、前記駆動薄膜トランジスタに連結している補償薄膜トランジスタをさらに含んでもよい。
【0012】
発光制御線によって伝達された発光制御信号によってターンオンして駆動電圧を前記駆動薄膜トランジスタから前記有機発光ダイオードに伝達する発光制御薄膜トランジスタをさらに含み、前記発光制御薄膜トランジスタは、前記駆動薄膜トランジスタの駆動ドレイン電極と前記有機発光ダイオードの間に位置してもよい。
【0013】
前記補償薄膜トランジスタの補償ソース電極と前記発光制御薄膜トランジスタの発光制御ソース電極はトランジスタ連結部を通じて連結しており、前記ストレージキャパシタは延長して前記トランジスタ連結部と重畳していてもよい。
【0014】
前記駆動半導体層は延長して前記トランジスタ連結部と重畳していてもよい。
【0015】
前記トランジスタ連結部は前記データ線と同じ層に形成されており、前記層間絶縁膜に形成された接触孔を通じて前記補償ソース電極と前記発光制御ソース電極と連結していてもよい。
【0016】
前記駆動半導体層は、前記屈曲部から分岐する分岐部をさらに含んでもよい。
【0017】
前記ストレージキャパシタは延長して前記分岐部と重畳していてもよい。
【0018】
前記駆動半導体層は、前記補償薄膜トランジスタと連結する第１経路半導体層、前記発光制御薄膜トランジスタと連結する第２経路半導体層を含み、前記第１経路半導体層の長さは前記第２経路半導体層の長さよりも短くてもよい。
【0019】
前記ストレージキャパシタは延長して前記第１経路半導体層および前記第２経路半導体層と重畳していてもよい。
【0020】
前記第２ストレージ蓄電板を覆っている層間絶縁膜、前記層間絶縁膜上に形成されており、前記第２ゲート絶縁膜および前記層間絶縁膜に形成された接触孔を通じて前記第１ストレージ蓄電板と連結している連結部材、前記層間絶縁膜および前記連結部材を覆っている保護膜をさらに含み、前記連結部材は前記補償薄膜トランジスタの補償ドレイン電極と連結していてもよい。
【0021】
前記スキャン線は前記第１ストレージ蓄電板と同じ層に形成されており、前記データ線および駆動電圧線は前記連結部材と同じ層に形成されていてもよい。
【0022】
前記駆動電圧線は、前記層間絶縁膜に形成された接触孔を通じて前記第２ストレージ蓄電板と連結していてもよい。
【0023】
前記発光制御線によって伝達された発光制御信号によってターンオンして前記駆動電圧を前記駆動薄膜トランジスタに伝達する動作制御薄膜トランジスタをさらに含み、前記動作制御薄膜トランジスタは、前記駆動電圧線と前記駆動薄膜トランジスタの駆動ソース電極の間に位置してもよい。
【0024】
以前にスキャン線を通じて伝達された以前スキャン信号によってターンオンして初期化電圧線を通じて伝達される初期化電圧を前記駆動薄膜トランジスタの駆動ゲート電極に伝達する初期化薄膜トランジスタをさらに含み、前記初期化薄膜トランジスタは、前記初期化電圧線と前記駆動薄膜トランジスタの駆動ゲート電極の間に位置してもよい。
【0025】
バイパス制御線によって伝達されたバイパス制御信号によって前記駆動薄膜トランジスタが伝達する駆動電流の一部をバイパスさせるバイパス薄膜トランジスタをさらに含み、前記バイパス薄膜トランジスタは、前記初期化電圧線と前記発光制御薄膜トランジスタの発光制御ドレイン電極の間に位置してもよい。
【0026】
本発明の他の実施形態に係る有機発光表示装置は、基板、前記基板上に形成されていてスキャン信号および初期化電圧をそれぞれ伝達するスキャン線および初期化電圧線、前記スキャン線と交差してデータ信号および駆動電圧をそれぞれ伝達するデータ線および駆動電圧線、前記スキャン線および前記データ線と連結しているスイッチング薄膜トランジスタ、前記スイッチング薄膜トランジスタのスイッチングドレイン電極と連結している駆動薄膜トランジスタ、前記駆動薄膜トランジスタの駆動ドレイン電極と連結している有機発光ダイオード、前記駆動薄膜トランジスタの駆動ドレイン電極と前記有機発光ダイオードとの間に位置する発光制御薄膜トランジスタ、前記初期化電圧線と前記発光制御薄膜トランジスタの発光制御ドレイン電極との間に位置するバイパス薄膜トランジスタ、を含み、前記バイパス薄膜トランジスタは、バイパス制御線によって伝達されたバイパス制御信号により、前記駆動薄膜トランジスタが伝達する駆動電流の一部をバイパスさせてもよい。
【0027】
前記駆動薄膜トランジスタの駆動半導体層は、屈曲していてもよい。
【0028】
前記駆動半導体層を覆っている第１ゲート絶縁膜、前記第１ゲート絶縁膜上に形成されていて前記駆動半導体層と重畳しているストレージキャパシタをさらに含んでもよい。
【0029】
前記ストレージキャパシタは、前記第１ゲート絶縁膜上に形成されていて前記駆動半導体層と重畳している第１ストレージ蓄電板、前記第１ストレージ蓄電板を覆っている第２ゲート絶縁膜、前記第２ゲート絶縁膜上に形成されていて前記第１ストレージ蓄電板と重畳している第２ストレージ蓄電板を含んでもよい。
【0030】
前記駆動半導体層は、複数の屈曲部を含んでもよく、前記駆動半導体層は、第１方向に延長している複数の第１延長部と、前記第１方向と異なる第２方向に延長している複数の第２延長部とを含み、前記屈曲部は、前記第１延長部と前記第２延長部を連結してもよい。
【0031】
前記駆動薄膜トランジスタの閾値電圧を補償し、前記駆動薄膜トランジスタに連結されている補償薄膜トランジスタをさらに含んでもよい。
【0032】
前記第２ストレージ蓄電板を覆っている層間絶縁膜、前記層間絶縁膜上に形成されていて前記第２ゲート絶縁膜および前記層間絶縁膜に形成された接触孔を通じて前記第１ストレージ蓄電板と連結している連結部材、前記層間絶縁膜および前記連結部材を覆っている保護膜、をさらに含み、前記連結部材は前記補償薄膜トランジスタの補償ドレイン電極と連結していてもよい。
【0033】
前記スキャン線は前記第１ストレージ蓄電板と同じ層に形成されており、前記データ線および駆動電圧線は、前記連結部材と同じ層に形成されていてもよい。
【0034】
前記駆動電圧線は、前記層間絶縁膜に形成された接触孔を通じて前記第２ストレージ蓄電板と連結していてもよい。
【発明の効果】
【0035】
本発明によれば、複数の屈曲部を含む駆動半導体層を形成することによって駆動半導体層の駆動チャネル領域を長く形成することができるため、駆動ゲート電極に印加されるゲート電圧の駆動範囲（ｄｒｉｖｉｎｇ ｒａｎｇｅ）を広げることができる。
【0036】
したがって、ゲート電圧の駆動範囲が広いためゲート電圧の大きさを変化させ、有機発光ダイオード（ＯＬＥＤ）から放出される光の階調をより精密に制御することができ、この結果、有機発光表示装置の解像度を高めて表示品質を向上させることができる。
【0037】
また、屈曲部を有する駆動半導体層によって減少したストレージキャパシタの領域を確保するために駆動半導体層と重畳してストレージキャパシタを形成することにより、高解像度でもストレージキャパシタンスを十分に確保することができる。
【0038】
さらに、補償薄膜トランジスタと連結する第１経路半導体層の長さを発光制御薄膜トランジスタと連結する第２経路半導体層の長さよりも短く形成することにより、低階調ムラを防ぐことができる。
【図面の簡単な説明】
【0039】
【図1】本発明の第１実施形態に係る有機発光表示装置の１つの画素の等価回路図である。
【図2】本発明の第１実施形態に係る有機発光表示装置の複数の薄膜トランジスタおよびキャパシタの位置を概略的に示す図である。
【図3】本発明の第１実施形態に係る有機発光表示装置の１つの画素の具体的な配置図である。
【図6】本発明の第２実施形態に係る有機発光表示装置の駆動薄膜トランジスタの拡大配置図である。
【図7】本発明の第３実施形態に係る有機発光表示装置の配置図である。
【図8】本発明の第４実施形態に係る有機発光表示装置の駆動薄膜トランジスタの拡大配置図である。
【図9】本発明の第５実施形態に係る有機発光表示装置の駆動薄膜トランジスタの拡大配置図である。
【図10】本発明の第６実施形態に係る有機発光表示装置の１つの画素の等価回路図である。
【図11】本発明の第６実施形態に係る有機発光表示装置の配置図である。
【発明を実施するための形態】
【0040】
以下、添付の図面を参照しながら、本発明の多様な実施形態について、本発明が属する技術分野において通常の知識を有する者が容易に実施できるように詳しく説明する。本発明は多様に相違した形態で実現することができ、ここで説明する実施形態に限定されることはない。
【0041】
本発明を明確に説明するために説明上で不必要な部分は省略し、明細書全体に渡って同一または類似する構成要素については同一する参照符号を付与する。
【0042】
また、図面に示す各構成の大きさおよび厚さは説明の便宜のために任意に示したものであり、本発明が必ずしも示されたものに限定されることはない。
【0043】
図面において、多様な層および領域を明確に表現するために厚さを拡大して示した。また、図面において、説明の便宜のために、一部層および領域の厚さを誇張するように示した。層、膜、領域、板などの部分が他の部分の「上に」あるとするとき、これは他の部分の「直ぐ上」にある場合だけではなく、その中間にさらに他の部分が存在する場合も含む。
【0044】
また、明細書全体において、ある部分がある構成要素を「含む」とするとき、これは特に反対となる記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことを意味する。さらに、明細書全体で、「～上に」という記載は、対象部分の上または下に位置することを意味するものであり、必ずしも重力方向を基準として上側に位置することを意味するのではない。
【0045】
【0046】
図１は、本発明の第１実施形態に係る有機発光表示装置の１つの画素の等価回路図である。
【0047】
図１に示すように、本発明の第１実施形態に係る有機発光表示装置の１つの画素は、複数の信号線１２１、１２２、１２３、１２４、１７１、１７２、複数の信号線に連結している複数の薄膜トランジスタ（Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６）、ストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ：Ｃｓｔ）、および有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ：ＯＬＥＤ）を含む。
【0048】
薄膜トランジスタは、駆動薄膜トランジスタ（ｄｒｉｖｉｎｇ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）（Ｔ１）、スイッチング薄膜トランジスタ（ｓｗｉｔｃｈｉｎｇ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）（Ｔ２）、補償薄膜トランジスタ（Ｔ３）、初期化薄膜トランジスタ（Ｔ４）、動作制御薄膜トランジスタ（Ｔ５）、および発光制御薄膜トランジスタ（Ｔ６）を含む。
【0049】
信号線は、スキャン信号（Ｓｎ）を伝達するスキャン線１２１、初期化薄膜トランジスタ（Ｔ４）に以前スキャン信号（Ｓｎ－１）を伝達する以前スキャン線１２２、動作制御薄膜トランジスタ（Ｔ５）および発光制御薄膜トランジスタ（Ｔ６）に発光制御信号（Ｅｎ）を伝達する発光制御線１２３、スキャン線１２１と交差してデータ信号（Ｄｍ）を伝達するデータ線１７１、駆動電圧（ＥＬＶＤＤ）を伝達してデータ線１７１とほぼ平行に形成されている駆動電圧線１７２、駆動薄膜トランジスタ（Ｔ１）を初期化する初期化電圧（Ｖｉｎｔ）を伝達する初期化電圧線１２４を含む。
【0050】
駆動薄膜トランジスタ（Ｔ１）のゲート電極（Ｇ１）はストレージキャパシタ（Ｃｓｔ）の一端（Ｃｓｔ１）と連結しており、駆動薄膜トランジスタ（Ｔ１）のソース電極（Ｓ１）は動作制御薄膜トランジスタ（Ｔ５）を経由して駆動電圧線１７２と連結しており、駆動薄膜トランジスタ（Ｔ１）のドレイン電極（Ｄ１）は発光制御薄膜トランジスタ（Ｔ６）を経由して有機発光ダイオード（ＯＬＥＤ）のアノード（ａｎｏｄｅ）と電気的に連結している。駆動薄膜トランジスタ（Ｔ１）は、スイッチング薄膜トランジスタ（Ｔ２）のスイッチング動作によってデータ信号（Ｄｍ）が伝達され、有機発光ダイオード（ＯＬＥＤ）に駆動電流（Ｉｄ）を供給する。
【0051】
スイッチング薄膜トランジスタ（Ｔ２）のゲート電極（Ｇ２）はスキャン線１２１と連結しており、スイッチング薄膜トランジスタ（Ｔ２）のソース電極（Ｓ２）はデータ線１７１と連結しており、スイッチング薄膜トランジスタ（Ｔ２）のドレイン電極（Ｄ２）は駆動薄膜トランジスタ（Ｔ１）のソース電極（Ｓ１）と連結しながら動作制御薄膜トランジスタ（Ｔ５）を経由して駆動電圧線１７２と連結している。このようなスイッチング薄膜トランジスタ（Ｔ２）は、スキャン線１２１を通じて伝達されたスキャン信号（Ｓｎ）によってターンオンし、データ線１７１に伝達されたデータ信号（Ｄｍ）を駆動薄膜トランジスタ（Ｔ１）のソース電極に伝達するスイッチング動作を行う。
【0052】
補償薄膜トランジスタ（Ｔ３）のゲート電極（Ｇ３）はスキャン線１２１に連結しており、補償薄膜トランジスタ（Ｔ３）のソース電極（Ｓ３）は駆動薄膜トランジスタ（Ｔ１）のドレイン電極（Ｄ１）と連結しながら発光制御薄膜トランジスタ（Ｔ６）を経由して有機発光ダイオード（ＯＬＥＤ）のアノード（ａｎｏｄｅ）と連結し、補償薄膜トランジスタ（Ｔ３）ドレイン電極（Ｄ３）ストレージキャパシタ（Ｃｓｔ）の一端（Ｃｓｔ１）、初期化薄膜トランジスタ（Ｔ４）のドレイン電極（Ｄ４）、および駆動薄膜トランジスタ（Ｔ１）のゲート電極（Ｇ１）と共に連結している。このような補償薄膜トランジスタ（Ｔ３）は、スキャン線１２１を通じて伝達されたスキャン信号（Ｓｎ）によってターンオンして駆動薄膜トランジスタ（Ｔ１）のゲート電極（Ｇ１）とドレイン電極（Ｄ１）を互いに連結し、駆動薄膜トランジスタ（Ｔ１）をダイオード連結させる。
【0053】
初期化薄膜トランジスタ（Ｔ４）のゲート電極（Ｇ４）は以前スキャン線１２２と連結しており、初期化薄膜トランジスタ（Ｔ４）のソース電極（Ｓ４）は初期化電圧線１２４と連結しており、初期化薄膜トランジスタ（Ｔ４）のドレイン電極（Ｄ４）はストレージキャパシタ（Ｃｓｔ）の一端（Ｃｓｔ１）、補償薄膜トランジスタ（Ｔ３）のドレイン電極（Ｄ３）、および駆動薄膜トランジスタ（Ｔ１）のゲート電極（Ｇ１）と共に連結している。このような初期化薄膜トランジスタ（Ｔ４）は、以前スキャン線１２２を通じて伝達された以前スキャン信号（Ｓｎ－１）によってターンオンして初期化電圧（Ｖｉｎｔ）を駆動薄膜トランジスタ（Ｔ１）のゲート電極（Ｇ１）に伝達し、駆動薄膜トランジスタ（Ｔ１）のゲート電極（Ｇ１）の電圧を初期化させる初期化動作を行う。
【0054】
動作制御薄膜トランジスタ（Ｔ５）のゲート電極（Ｇ５）は発光制御線１２３と連結しており、動作制御薄膜トランジスタ（Ｔ５）のソース電極（Ｓ５）は駆動電圧線１７２と連結しており、動作制御薄膜トランジスタ（Ｔ５）のドレイン電極（Ｄ５）は駆動薄膜トランジスタ（Ｔ１）のソース電極（Ｓ１）およびスイッチング薄膜トランジスタ（Ｔ２）のドレイン電極（Ｓ２）と連結している。
【0055】
発光制御薄膜トランジスタ（Ｔ６）のゲート電極（Ｇ６）は発光制御線１２３と連結しており、発光制御薄膜トランジスタ（Ｔ６）のソース電極（Ｓ６）は駆動薄膜トランジスタ（Ｔ１）のドレイン電極（Ｄ１）および補償薄膜トランジスタ（Ｔ３）のソース電極（Ｓ３）と連結しており、発光制御薄膜トランジスタ（Ｔ６）のドレイン電極（Ｄ６）は有機発光ダイオード（ＯＬＥＤ）のアノード（ａｎｏｄｅ）と電気的に連結している。このような動作制御薄膜トランジスタ（Ｔ５）および発光制御薄膜トランジスタ（Ｔ６）は、発光制御線１２３を通じて伝達された発光制御信号（Ｅｎ）によって同時にターンオンして駆動電圧（ＥＬＶＤＤ）が有機発光ダイオード（ＯＬＥＤ）に伝達され、有機発光ダイオード（ＯＬＥＤ）に駆動電流（Ｉｄ）が流れるようになる。
【0056】
ストレージキャパシタ（Ｃｓｔ）の他端（Ｃｓｔ２）は駆動電圧線１７２と連結しており、有機発光ダイオード（ＯＬＥＤ）のカソード（ｃａｔｈｏｄｅ）は共通電圧（ＥＬＶＳＳ）と連結している。これにより、有機発光ダイオード（ＯＬＥＤ）は、駆動薄膜トランジスタ（Ｔ１）から駆動電流（Ｉｄ）が伝達されて発光することによって画像を表示する。
【0057】
以下、本発明の第１実施形態に係る有機発光表示装置の一画素の具体的な動作過程について詳しく説明する。
【0058】
まず、初期化期間に、以前スキャン線１２２を通じてローレベル（ｌｏｗ ｌｅｖｅｌ）の以前スキャン信号（Ｓｎ－１）が供給される。以下、ローレベルの以前スキャン信号（Ｓｎ－１）に対応して初期化薄膜トランジスタ（Ｔ４）がターンオン（Ｔｕｒｎ ｏｎ）し、初期化電圧線１２４から初期化薄膜トランジスタ（Ｔ４）を通じて初期化電圧（Ｖｉｎｔ）が駆動薄膜トランジスタ（Ｔ１）のゲート電極に連結し、初期化電圧（Ｖｉｎｔ）によって駆動薄膜トランジスタ（Ｔ１）が初期化される。
【0059】
この後、データプログラミング期間中に、スキャン線１２１を通じてローレベルのスキャン信号（Ｓｎ）が供給される。これにより、ローレベルのスキャン信号（Ｓｎ）に対応してスイッチング薄膜トランジスタ（Ｔ２）および補償薄膜トランジスタ（Ｔ３）がターンオンする。
【0060】
このとき、駆動薄膜トランジスタ（Ｔ１）は、ターンオンした補償薄膜トランジスタ（Ｔ３）によってダイオード連結し、順方向にバイアスされる。
【0061】
それでは、データ線１７１から供給されたデータ信号（Ｄｍ）で駆動薄膜トランジスタ（Ｔ１）の閾値電圧（Ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ：Ｖｔｈ）だけ減少した補償電圧（Ｄｍ＋Ｖｔｈ、Ｖｔｈは（－）の値）が駆動薄膜トランジスタ（Ｔ１）のゲート電極に印加される。
【0062】
ストレージキャパシタ（Ｃｓｔ）の両端には駆動電圧（ＥＬＶＤＤ）と補償電圧（Ｄｍ＋Ｖｔｈ）が印加され、ストレージキャパシタ（Ｃｓｔ）には両端電圧差に対応する電荷が保存される。この後、発光期間に発光制御線１２３から供給される発光制御信号（Ｅｎ）がハイレバルからローレベルに変更する。これにより、発光期間に、ローレベルの発光制御信号（Ｅｎ）によって動作制御薄膜トランジスタ（Ｔ５）および発光制御薄膜トランジスタ（Ｔ６）がターンオンする。
【0063】
以降、駆動薄膜トランジスタ（Ｔ１）のゲート電極の電圧と駆動電圧（ＥＬＶＤＤ）の間の電圧差による駆動電流（Ｉｄ）が発生し、発光制御薄膜トランジスタ（Ｔ６）を通じて駆動電流（Ｉｄ）が有機発光ダイオード（ＯＬＥＤ）に供給される。発光期間に、ストレージキャパシタ（Ｃｓｔ）によって駆動薄膜トランジスタ（Ｔ１）のゲート－ソース電圧（Ｖｇｓ）は「（Ｄｍ＋Ｖｔｈ）－ＥＬＶＤＤ」で維持され、駆動薄膜トランジスタ（Ｔ１）の電流－電圧関係によれば、駆動電流（Ｉｄ）はソース－ゲート電圧から閾値電圧を差し引いた値の二乗「（Ｄｍ－ＥＬＶＤＤ）２」に比例する。したがって、駆動電流（Ｉｄ）は、駆動薄膜トランジスタ（Ｔ１）の閾値電圧（Ｖｔｈ）に関係なく決定される。
【0064】
【0065】
図２は、本発明の第１実施形態に係る有機発光表示装置の複数の薄膜トランジスタおよびキャパシタの位置を概略的に示す図である。図３は、本発明の第１実施形態に係る有機発光表示装置の１つの画素の具体的な配置図である。図４は、図３の有機発光表示装置をＩＶ－ＩＶ線に沿って切断した断面図である。図５は、図３の有機発光表示装置をＶ－Ｖ線に沿って切断した断面図である。
【0066】
図２～図５に示すように、本発明の第１実施形態に係る有機発光表示装置の画素は、スキャン信号（Ｓｎ）、以前スキャン信号（Ｓｎ－１）、発光制御信号（Ｅｎ）、および初期化電圧（Ｖｉｎｔ）をそれぞれ印加し、行方向に沿って形成されているスキャン線１２１、以前スキャン線１２２、発光制御線１２３、および初期化電圧線１２４を含み、スキャン線１２１、以前スキャン線１２２、発光制御線１２３、および初期化電圧線１２４すべてと交差しており、画素にデータ信号（Ｄｍ）および駆動電圧（ＥＬＶＤＤ）をそれぞれ印加するデータ線１７１および駆動電圧線１７２を含む。
【0067】
また、画素には、駆動薄膜トランジスタ（Ｔ１）、スイッチング薄膜トランジスタ（Ｔ２）、補償薄膜トランジスタ（Ｔ３）、初期化薄膜トランジスタ（Ｔ４）、動作制御薄膜トランジスタ（Ｔ５）、発光制御薄膜トランジスタ（Ｔ６）、ストレージキャパシタ（Ｃｓｔ）、または有機発光ダイオード（ＯＬＥＤ）７０が形成されている。
【0068】
駆動薄膜トランジスタ（Ｔ１）、スイッチング薄膜トランジスタ（Ｔ２）、補償薄膜トランジスタ（Ｔ３）、初期化薄膜トランジスタ（Ｔ４）、動作制御薄膜トランジスタ（Ｔ５）、および発光制御薄膜トランジスタ（Ｔ６）は半導体層１３１に沿って形成されており、半導体層１３１は多様な形状に屈曲して形成されている。このような半導体層１３１はポリシリコンからなり、不純物がドーピングされないチャネル領域と、チャネル領域の両側に不純物がドーピングされて形成されたソース領域およびドレイン領域を含む。ここで、このような不純物は薄膜トランジスタの種類によって異なるが、Ｎ型不純物またはＰ型不純物が可能である。このような半導体層は、駆動薄膜トランジスタ（Ｔ１）に形成される駆動半導体層１３１ａ、スイッチング薄膜トランジスタ（Ｔ２）に形成されるスイッチング半導体層１３１ｂ、補償薄膜トランジスタ（Ｔ３）に形成される補償半導体層１３１ｃ、初期化薄膜トランジスタ（Ｔ４）に形成される初期化半導体層１３１ｄ、動作制御薄膜トランジスタ（Ｔ５）に形成される動作制御半導体層１３１ｅ、および発光制御薄膜トランジスタ（Ｔ６）に形成される発光制御半導体層１３１ｆを含む。
【0069】
駆動薄膜トランジスタ（Ｔ１）は、駆動半導体層１３１ａ、駆動ゲート電極１２５ａ、駆動ソース電極１７６ａ、および駆動ドレイン電極１７７ａを含む。駆動半導体層１３１ａは屈曲している。駆動半導体層１３１ａは、第１方向に延長している複数の第１延長部３１、第１方向と異なる第２方向に延長している複数の第２延長部３２、および第１延長部３１と第２延長部３２を連結する複数の屈曲部３３を含む。したがって、駆動半導体層１３１ａは、ジグザグ形状に配置されてもよい。図２および図３に示した駆動半導体層１３１ａは、３つの第１延長部３１、２つの第２延長部３２、および４つの屈曲部３３を含む。したがって、駆動半導体層１３１ａは、「己」字形状に長く配置されている。
【0070】
このように、複数の屈曲部３３を含む駆動半導体層１３１ａを形成することにより、狭い空間内に長く駆動半導体層１３１ａを形成することができる。したがって、駆動半導体層１３１ａの駆動チャネル領域１３１ａ１を長く形成することができるため、駆動ゲート電極１２５ａに印加されるゲート電圧の駆動範囲（ｄｒｉｖｉｎｇ ｒａｎｇｅ）は広くなる。したがって、ゲート電圧の駆動範囲が広いためゲート電圧の大きさを変化させ、有機発光ダイオード（ＯＬＥＤ）から放出される光の階調をより精密に制御することができ、その結果、有機発光表示装置の解像度を高めて表示品質を向上させることができる。
【0071】
このような駆動半導体層１３１ａは、第１延長部３１、第２延長部３２、および屈曲部３３を多様に配置して「Ｓ」、「Ｍ」、「Ｗ」などの多様な実施形態が可能である。
【0072】
図６は、本発明の第２実施形態に係る有機発光表示装置の駆動薄膜トランジスタの拡大配置図である。
【0073】
図６に示すように、駆動半導体層１３１ａは「Ｓ」形状に配置されてもよい。
【0074】
一方、駆動ソース電極１７６ａは、駆動半導体層１３１ａで不純物がドーピングされた駆動ソース領域１７６ａに該当し、駆動ドレイン電極１７７ａは、駆動半導体層１３１ａで不純物がドーピングされた駆動ドレイン領域１７７ａに該当する。駆動ゲート電極１２５ａと重畳して上にストレージキャパシタ（Ｃｓｔ）が形成されている。
【0075】
ストレージキャパシタ（Ｃｓｔ）は、第２ゲート絶縁膜１４２を間において配置される第１ストレージ蓄電板１２５ａと第２ストレージ蓄電板１２７を含む。ここで、駆動ゲート電極１２５ａは、第１ストレージ蓄電板１２５ａの役割も同時に行い、第２ゲート絶縁膜１４２は誘電体となり、ストレージキャパシタ（Ｃｓｔ）で蓄電された電荷と両蓄電板１２５ａ、１２７の間の電圧によってストレージキャパシタンス（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔａｎｃｅ）が決定される。
【0076】
第１ストレージ蓄電板１２５ａは、隣接した画素と分離して四角形状に形成されており、スキャン線１２１、以前スキャン線１２２、発光制御線１２３、スイッチングゲート電極１２５ｂ、補償ゲート電極１２５ｃ、動作制御ゲート電極１２５ｅ、発光制御ゲート電極１２５ｆと同じ物質で同じ層に形成されている。
【0077】
第２ストレージ蓄電板１２７は隣接した画素と連結しており、初期化電圧線１２４と同じ物質で同じ層に形成されている。
【0078】
このように、屈曲部を有する駆動半導体層１３１ａによって減少したストレージキャパシタの領域を確保するために、駆動半導体層１３１ａと重畳してストレージキャパシタを形成することにより、高解像度でもストレージキャパシタンスの確保が可能となる。
【0079】
スイッチング薄膜トランジスタ（Ｔ２）は、スイッチング半導体層１３１ｂ、スイッチングゲート電極１２５ｂ、スイッチングソース電極１７６ｂ、およびスイッチングドレイン電極１７７ｂを含む。スイッチングソース電極１７６ｂはデータ線１７１から突出した部分であり、スイッチングドレイン電極１７７ｂはスイッチング半導体層１３１ｂで不純物がドーピングされたスイッチングドレイン領域１７７ｂに該当する。
【0080】
補償薄膜トランジスタ（Ｔ３）は、補償半導体層１３１ｃ、補償ゲート電極１２５ｃ、補償ソース電極１７６ｃ、および補償ドレイン電極１７７ｃを含み、補償ソース電極１７６ｃは補償半導体層１３１ｃで不純物がドーピングされた補償ソース領域１７６ｃに該当し、補償ドレイン電極１７７ｃは補償半導体層１３１ｃで不純物がドーピングされた補償ドレイン領域１７７ｃに該当する。補償ゲート電極１２５ｃは別途のデュアルゲート電極２５を形成し、漏洩電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）を防ぐ。
【0081】
初期化薄膜トランジスタ（Ｔ４）は、初期化半導体層１３１ｄ、初期化ゲート電極１２５ｄ、初期化ソース電極１７６ｄ、および初期化ドレイン電極１７７ｄを含む。初期化ドレイン電極１７７ｄは、初期化半導体層１３１ｄで不純物がドーピングされた初期化ドレイン領域１７７ｄに該当する。初期化ソース電極１７６ｄは、初期化連結線７８を通じて初期化電圧線１２４と連結している。初期化連結線７８の一端は、第２ゲート絶縁膜１４２および層間絶縁膜１６０に形成された接触孔１６１を通じて初期化電圧線１２４と連結しており、初期化連結線７８の他端は、ゲート絶縁膜１４１、第２ゲート絶縁膜１４２、および層間絶縁膜１６０に形成された接触孔１６１を通じて初期化ソース電極１７６ｄと連結している。
【0082】
動作制御薄膜トランジスタ（Ｔ５）は、動作制御半導体層１３１ｅ、動作制御ゲート電極１２５ｅ、動作制御ソース電極１７６ｅ、および動作制御ドレイン電極１７７ｅを含む。動作制御ソース電極１７６ｅは駆動電圧線１７２の一部分であり、動作制御ドレイン電極１７７ｅは動作制御半導体層１３１ｅで不純物がドーピングされた動作制御ドレイン領域１７７ｅに該当する。
【0083】
発光制御薄膜トランジスタ（Ｔ６）は、発光制御半導体層１３１ｆ、発光制御ゲート電極１２５ｆ、発光制御ソース電極１７６ｆ、および発光制御ドレイン電極１７７ｆを含む。発光制御ソース電極１７６ｆは、発光制御半導体層１３１ｆで不純物がドーピングされた発光制御ソース領域１７６ｆに該当する。
【0084】
駆動薄膜トランジスタ（Ｔ１）の駆動半導体層１３１ａの一端はスイッチング半導体層１３１ｂおよび補償半導体層１３１ｃと連結しており、駆動半導体層１３１ａの他端は動作制御半導体層１３１ｅおよび発光制御半導体層１３１ｆと連結している。したがって、駆動ソース電極１７６ａはスイッチングドレイン電極１７７ｂおよび動作制御ドレイン電極１７７ｅと連結し、駆動ドレイン電極１７７ａは補償ソース電極１７６ｃおよび発光制御ソース電極１７６ｆと連結する。
【0085】
ストレージキャパシタ（Ｃｓｔ）の第１ストレージ蓄電板１２５ａは、連結部材１７４を通じて補償ドレイン電極１７７ｃおよび初期化ドレイン電極１７７ｄと共に連結している。このような連結部材１７４はデータ線１７１と同じ層に形成されており、連結部材１７４の一端は、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２、および層間絶縁膜１６０に形成された接触孔１６６を通じて補償ドレイン電極１７７ｃおよび初期化ドレイン電極１７７ｄと連結し、連結部材１７４の他端は、第２ゲート絶縁膜１４２および層間絶縁膜１６０に形成された接触孔１６７を通じて第１ストレージ蓄電板１２５ａと連結する。このとき、第２ストレージ蓄電板１２７に形成されたストレージ開口部２７を通じ、連結部材１７４の他端は第１ストレージ蓄電板１２５ａと連結する。
【0086】
ストレージキャパシタ（Ｃｓｔ）の第２ストレージ蓄電板１２７は、層間絶縁膜１６０に形成された接触孔１６８を通じて共通電圧線１７２と連結している。
【0087】
一方、スイッチング薄膜トランジスタ（Ｔ２）は、発光させようとする画素を選択するスイッチング素子として使用される。スイッチングゲート電極１２５ｂはスキャン線１２１に連結しており、スイッチングソース電極１７６ｂはデータ線１７１に連結しており、スイッチングドレイン電極１７７ｂは駆動薄膜トランジスタ（Ｔ１）および動作制御薄膜トランジスタ（Ｔ５）と連結している。また、発光制御薄膜トランジスタ（Ｔ６）の発光制御ドレイン電極１７７ｆは、保護膜１８０に形成された接触孔１８１を通じて有機発光ダイオード７０の画素電極１９１と直接連結している。
【0088】
【0089】
このとき、駆動薄膜トランジスタ（Ｔ１）、スイッチング薄膜トランジスタ（Ｔ２）、および発光制御薄膜トランジスタ（Ｔ６）を中心に薄膜トランジスタの構造について説明する。また、残りの薄膜トランジスタ（Ｔ３、Ｔ４、Ｔ５）は、駆動薄膜トランジスタ（Ｔ１）、スイッチング薄膜トランジスタ（Ｔ２）、および発光制御薄膜トランジスタ（Ｔ６）の積層構造と大部分同じであるため、詳細な説明は省略する。
【0090】
基板１１０上にはバッファ層１１１が形成されており、基板１１０はガラス、石英、セラミック、プラスチックなどからなる絶縁性基板で形成されている。
【0091】
バッファ層１１１上には駆動半導体層１３１ａ、スイッチング半導体層１３１ｂ、発光制御半導体層１３１ｆが形成されている。駆動半導体層１３１ａは、駆動チャネル領域１３１ａ１および駆動チャネル領域１３１ａ１を間において互いに対向する駆動ソース領域１７６ａおよび駆動ドレイン領域１７７ａを含み、スイッチング半導体層１３１ｂは、スイッチングチャネル領域１３１ｂ１およびスイッチングチャネル領域１３１ｂ１を間において互いに対向するスイッチングソース領域１３２ｂおよびスイッチングドレイン領域１７７ｂを含み、発光制御薄膜トランジスタ（Ｔ６）は発光制御チャネル領域１３１ｆ１、発光制御ソース領域１７６ｆ、および発光制御ドレイン領域１３３ｆを含む。
【0092】
駆動半導体層１３１ａは複数の屈曲部３３を含み、ジグザグ形状、具体的には「己」字形状で形成されるため、狭い空間内に長く形成することができる。したがって、駆動半導体層１３１ａ・BR>フ駆動チャネル領域１３１ａ１を長く形成することができるため、駆動ゲート電極１２５ａに印加されるゲート電圧の駆動範囲（ｄｒｉｖｉｎｇ ｒａｎｇｅ）は広くなる。
【0093】
スイッチング半導体層１３１ａ、駆動半導体層１３１ｂ、発光制御半導体層１３１ｆ上には、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯ２）などで形成された第１ゲート絶縁膜１４１が形成されている。
【0094】
第１ゲート絶縁膜１４１上には、駆動ゲート電極１２５ａ、スイッチングゲート電極１２５ｂ、および補償ゲート電極１２５ｃを含むスキャン線１２１、初期化ゲート電極１２５ｄを含む以前スキャン線１２２、動作制御ゲート電極１２５ｅおよび発光制御ゲート電極１２５ｆを含む発光制御線１２３を含む第１ゲート配線が形成されている。
【0095】
駆動ゲート電極１２５ａはスキャン線１２１と分離しており、フローティングゲート電極２５は駆動半導体層１３１ａの駆動チャネル領域１３１ａ１と重畳している。また、スイッチングゲート電極１２５ａはスキャン線１２１に連結しており、スイッチングゲート電極１２５ｂはスイッチング半導体層１３１ｂのスイッチングチャネル領域１３１ｂ１と重畳している。また、発光制御ゲート電極１２５ｆは、発光制御半導体層１３１ｆの発光制御チャネル領域１３１ｆ１と重畳している。
【0096】
このとき、スイッチング薄膜トランジスタ（Ｔ２）は、スイッチングゲート電極１２５ｂとスイッチング半導体層１３１ｂの間に第１ゲート絶縁膜１４１だけが形成されるため迅速なスイッチング動作が可能となり、駆動薄膜トランジスタ（Ｔ１）は、駆動ゲート電極１２５ａと駆動半導体層１３１ａの間に第１ゲート絶縁膜１４１だけが形成されてはいるが、駆動半導体層１３１ａの駆動チャネル領域１３１ａ１の長さが長いため、駆動ゲート電極１２５ａに印加されるゲート電圧の駆動範囲（ｄｒｉｖｉｎｇ ｒａｎｇｅ）は広くなり、有機発光ダイオード（ＯＬＥＤ）から放出される光の階調をより精密に制御することができる。
【0097】
第１ゲート配線１２５ａ、１２５ｂ、１２５ｃ、１２５ｄ、１２５ｅ、１２５ｆ、１２１、１２２、１２３および第１ゲート絶縁膜１４１は、第２ゲート絶縁膜１４２が覆っている。第２ゲート絶縁膜１４２は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯ２）などで形成されている。
【0098】
第２ゲート絶縁膜１４２上には、第２ストレージ蓄電板１２７および初期化電圧線１２４を含む第２ゲート配線が形成されている。第２ストレージ蓄電板１２７は、第１ストレージ蓄電板１２５ａと重畳してストレージキャパシタ（Ｃｓｔ）を形成しており、第１ストレージ蓄電板１２５ａは駆動半導体層１３１ａと重畳している。このように、駆動半導体層１３１ａと重畳してストレージキャパシタ（Ｃｓｔ）を形成することにより、屈曲部３３を有する駆動半導体層１３１ａによって減少したストレージキャパシタ（Ｃｓｔ）の領域を確保し、画素の大きさが減少する高解像度でもストレージキャパシタンスの確保が可能となる。
【0099】
一方、第２ゲート絶縁膜１４２、第２ストレージ蓄電板１２７、および初期化電圧線１２４上には層間絶縁膜１６０が形成されている。第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２、および層間絶縁膜１６０は、発光制御半導体層１３１ｆの発光制御ドレイン領域１３１ｆ１を露出する接触孔１６３を共に有する。層間絶縁膜１６０は、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２と同様に、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯ２）などのセラミック（ｃｅｒａｍｉｃ）系列の素材を使用して生成される。
【0100】
層間絶縁膜１６０上には、スイッチングソース電極１７６ｂを含むデータ線１７１、駆動電圧線１７２、連結部材１７４、発光制御ドレイン電極１７７ｆを含むデータ配線が形成されている。
【0101】
また、スイッチングソース電極１７６ｂと発光制御ドレイン電極１７７ｆはそれぞれ、層間絶縁膜１６０、第１ゲート絶縁膜１４１、および第２ゲート絶縁膜１４２に形成された接触孔１６２、１６３を通じ、それぞれスイッチング半導体層１３１ｂのスイッチングソース領域１３１ｂ１、発光制御半導体層１３１ｆの発光制御ドレイン領域１３１ｆ１と連結する。
【0102】
層間絶縁膜１６０上にはデータ配線１７１、１７２、１７４、１７７ｆを覆う保護膜１８０が形成されており、保護膜１８０の上には画素電極１９１が形成されている。保護膜１８０に形成された接触孔１８１を通じ、画素電極１９１は発光制御ドレイン電極１７７ｆと連結する。
【0103】
画素電極１９１の周縁および保護膜１８０上には隔壁３５０が形成されており、隔壁３５０は画素電極１９１を露出する隔壁開口部３５１を有する。隔壁３５０は、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）およびポリイミド系（ｐｏｌｙｉｍｉｄｅｓ）などの樹脂またはシリカ系列の無機物などで生成されてもよい。
【0104】
隔壁開口部３５１に露出した画素電極１９１上には有機発光層３７０が形成され、有機発光層３７０上には共通電極２７０が形成される。このように、画素電極１９１、有機発光層３７０、および共通電極２７０を含む有機発光ダイオード７０が形成される。
【0105】
ここで、画素電極１９１は正孔注入電極のアノードであり、共通電極２７０は電子注入電極のカソードとなる。しかし、本発明に係る一実施形態が必ずしもこれに限定されることはなく、有機発光表示装置の駆動方法によっては画素電極１９１がカソードとなり、共通電極２７０がアノードとなってもよい。画素電極１９１および共通電極２７０からそれぞれ正孔と電子が有機発光層３７０内部に注入され、注入された正孔と電子が結合したエキシトン（ｅｘｉｔｏｎ）が励起状態から基底状態に落ちるときに発光がなされる。
【0106】
有機発光層３７０は、低分子有機物またはＰＥＤＯＴ（Ｐｏｌｙ ３，４－ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）などの高分子有機物からなる。また、有機発光層３７０は、発光層と、正孔注入層（ｈｏｌｅ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ：ＨＩＬ）、正孔輸送層（ｈｏｌｅ ｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ：ＨＴＬ）、電子輸送層（ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ：ＥＴＬ）、および電子注入層（ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ：ＥＩＬ）のうちの１つ以上を含む多重膜で形成されてもよい。これらすべてを含む場合、正孔注入層が正極の画素電極７１０上に配置され、その上に正孔輸送層、発光層、電子輸送層、電子注入層が順に積層される。共通電極２７０は反射型導電性物質で形成されるため、背面発光型の有機発光表示装置となる。反射型物質としては、リチウム（Ｌｉ）、カルシウム（Ｃａ）、フルオロ化リチウム／カルシウム（ＬｉＦ／Ｃａ）、フルオロ化リチウム／アルミニウム（ＬｉＦ／Ａｌ）、アルミニウム（Ａｌ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、または金（Ａｕ）などの物質を使用してもよい。
【0107】
一方、前記第１実施形態では第１ストレージ蓄電板１２５ａが四角形状であったが、第１ストレージ蓄電板１２５ａの一部を拡張してストレージキャパシタンスを増加させる第３実施形態も可能である。
【0108】
以下、図７を参照しながら、本発明の第３実施形態に係る有機発光表示装置について詳しく説明する。
【0109】
図７は、本発明の第３実施形態に係る有機発光表示装置の配置図である。
【0110】
【0111】
図７に示すように、本発明の第３実施形態に係る有機発光表示装置の駆動薄膜トランジスタ（Ｔ１）は、駆動半導体層１３１ａ、駆動ゲート電極１２５ａ、駆動ソース電極１７６ａ、および駆動ドレイン電極１７７ａを含む。駆動半導体層１３１ａは屈曲している。駆動半導体層１３１ａは、第１方向に延長している複数の第１延長部３１、第１方向と異なる第２方向に延長している複数の第２延長部３２、および第１延長部３１と第２延長部３２を連結する複数の屈曲部３３を含む。
【0112】
このような駆動半導体層１３１ａは、側面に延長してデータ線１７１と隣接してもよい。したがって、駆動半導体層１３１ａの長さが長くなるため、駆動ゲート電極１２５ａに印加されるゲート電圧の駆動範囲（ｄｒｉｖｉｎｇ ｒａｎｇｅ）をさらに広げることができる。
【0113】
このとき、補償薄膜トランジスタ（Ｔ３）の補償ソース電極１７６ｃと発光制御薄膜トランジスタ（Ｔ６）の発光制御ソース電極１７６ｆは同じ層に形成されているが、駆動半導体層１３１ａと重畳しないように、補償ソース電極１７６ｃと発光制御ソース電極１７６ｆは離隔部（ｄ）を置いて互いに分離している。
【0114】
延長した駆動半導体層１３１ａと重畳するように、駆動ゲート電極１２５ａ、すなわち第１ストレージ蓄電板１２５ａは側面に延長しており、第１ストレージ蓄電板１２５ａは離隔部（ｄ）と一部重畳している。また、第１ストレージ蓄電板１２５ａと重畳するように第２ストレージ蓄電板１２７も延長しており、第２ストレージ蓄電板１２７は離隔部（ｄ）と一部重畳している。
【0115】
互いに分離した補償ソース電極１７６ｃと発光制御ソース電極１７６ｆは、データ線１７１と同じ層に形成されているトランジスタ連結部７１を通じて連結している。トランジスタ連結部７１の一端部は、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２、および層間絶縁膜１６０に形成された接触孔６１を通じて補償ソース電極１７６ｃと連結しており、トランジスタ連結部７１の他端部は、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２、および層間絶縁膜１６０に形成された接触孔６２を通じて発光制御ソース電極１７６ｆと連結している。したがって、ストレージキャパシタ（Ｃｃｔ）は延長してトランジスタ連結部７１と重畳しており、駆動半導体層１３１ａは延長してトランジスタ連結部７１と重畳している。
【0116】
このように、トランジスタ連結部７１を通じて補償ソース電極１７６ｃと発光制御ソース電極１７６ｆを連結することにより、補償ソース電極１７６ｃと発光制御ソース電極１７６ｆの間の離隔部（ｄ）まで駆動半導体層１３１ａ、第１ストレージ蓄電板１２５ａ、および第２ストレージ蓄電板１２７を延長することができるため、ストレージキャパシタ（Ｃｓｔ）をさらに拡張させることができる。
【0117】
一方、前記第１実施形態において、駆動半導体層は屈曲部で直接補償ソース電極に連結しないが、屈曲部で直接補償ソース電極に分岐する分岐部をさらに含む第４実施形態も可能である。
【0118】
以下、図８を参照しながら、本発明の第４実施形態に係る有機発光表示装置について詳しく説明する。
【0119】
図８は、本発明の第４実施形態に係る有機発光表示装置の駆動薄膜トランジスタの拡大配置図である。
【0120】
【0121】
図８に示すように、本発明の第４実施形態に係る有機発光表示装置の駆動薄膜トランジスタ（Ｔ１）は、駆動半導体層１３１ａ、駆動ゲート電極１２５ａ、駆動ソース電極１７６ａ、および駆動ドレイン電極１７７ａを含む。駆動半導体層１３１ａは屈曲している。駆動半導体層１３１ａは、第１方向に延長している第１延長部３１、第１方向と異なる第２方向に延長している第２延長部３２、および第１延長部３１と第２延長部３２を連結する屈曲部３３、および屈曲部で直接補償ソース電極１７６ｃに分岐する分岐部３４を含む。このような駆動半導体層１３１ａは全体的に「┤」形状（「ト」字の反対形状）を有する。したがって、駆動半導体層１３１ａの長さが長くなるため、駆動ゲート電極１２５ａに印加されるゲート電圧の駆動範囲（ｄｒｉｖｉｎｇ ｒａｎｇｅ）をさらに広げることができる。
【0122】
分岐部３４は補償薄膜トランジスタ（Ｔ３）と連結する第１経路半導体層（ＣＨ１）に該当し、第２延長部３２は発光制御薄膜トランジスタ（Ｔ６）と連結する第２経路半導体層（ＣＨ２）に該当する。また、駆動ゲート電極、すなわち、第１ストレージ蓄電板１２５ａは、駆動半導体層１３１ａの第１経路半導体層（ＣＨ１）および第２経路半導体層（ＣＨ２）と重畳し、第２ストレージ蓄電板１２７は第１ストレージ蓄電板１２５ａと重畳している。したがって、ストレージキャパシタ（Ｃｓｔ）の面積が広くなるため、高解像度でもストレージキャパシタンスを容易に確保することができる。
【0123】
一方、前記第４実施形態において、第１経路半導体層（ＣＨ１）と第２経路半導体層（ＣＨ２）の長さが互いに同じであったが、第１経路半導体層（ＣＨ１）と第２経路半導体層（ＣＨ２）の長さが互いに異なる第５実施形態も可能である。
【0124】
以下、図９を参照しながら、本発明の第５実施形態に係る有機発光表示装置について詳しく説明する。
【0125】
図９は、本発明の第５実施形態に係る有機発光表示装置の駆動薄膜トランジスタの拡大配置図である。
【0126】
第５実施形態は、図８に示された第４実施形態と比較し、駆動半導体層およびストレージキャパシタだけを除いては実質的に同じであるため、繰り返される説明は省略する。
【0127】
図９に示すように、本発明の第５実施形態に係る有機発光表示装置の駆動薄膜トランジスタ（Ｔ１）は、駆動半導体層１３１ａ、駆動ゲート電極１２５ａ、駆動ソース電極１７６ａ、および駆動ドレイン電極１７７ａを含む。駆動半導体層１３１ａは屈曲している。駆動半導体層１３１ａは、第１方向に延長している第１延長部３１、第１方向と異なる第２方向に延長している第２延長部３２、および第１延長部３１と第２延長部３２を連結する屈曲部３３、および屈曲部で直接補償ソース電極１７６ｃに分岐する分岐部３４を含む。したがって、駆動半導体層１３１ａの長さが長くなるため、駆動ゲート電極１２５ａに印加されるゲート電圧の駆動範囲（ｄｒｉｖｉｎｇ ｒａｎｇｅ）をさらに広げることができる。
【0128】
分岐部３４は補償薄膜トランジスタ（Ｔ３）と連結する第１経路半導体層（ＣＨ１）に該当し、第１延長部３１、第２延長部３２、および屈曲部３３を含むジグザグ部３０は発光制御薄膜トランジスタ（Ｔ６）と連結する第２経路半導体層（ＣＨ２）に該当する。また、駆動ゲート電極、すなわち第１ストレージ蓄電板１２５ａは駆動半導体層１３１ａの第１経路半導体層（ＣＨ１）および第２経路半導体層（ＣＨ２）と重畳し、第２ストレージ蓄電板１２７は第１ストレージ蓄電板１２５ａと重畳している。したがって、ストレージキャパシタ（Ｃｓｔ）の面積が広くなるため、高解像度でもストレージキャパシタンスを容易に確保することができる。
【0129】
また、第１経路半導体層（ＣＨ１）の長さは、第２経路半導体層（ＣＨ２）の長さよりも短く形成されている。このような構造をショートパスダイオード（ｓｈｏｒｔ ｐａｓｓ ｄｉｏｄｅ）構造とし、第１経路半導体層（ＣＨ１）の長さと第２経路半導体層（ＣＨ２）の長さが互いに異なるため、互いに異なる大きさの電流が同時に流れるようになる。第１経路半導体層（ＣＨ１）の長さは短いため比較的大きい電流が流れるようになり、第２経路半導体層（ＣＨ２）の長さは長いため比較的小さい電流が同時に流れるようになる。このように、１つの駆動薄膜トランジスタに大きさが互いに異なる電流を同時に提供することができる特徴を利用することにより、閾値電圧を急速に補償すると同時に有機発光ダイオードに一定の電流を提供して特性偏差を有する駆動薄膜トランジスタ間の電流偏差を減少させることによって電流の大きさの差によるムラを防ぐことができるが、このような駆動動作について以下で詳しく説明する。
【0130】
駆動薄膜トランジスタ（Ｔ１）は、スキャン信号（Ｓｎ）によってデータ信号（Ｄｍ）に対応する電圧をストレージキャパシタ（Ｃｓｔ）に充電し、ストレージキャパシタ（Ｃｓｔ）に充電された電圧に対応する電流を有機発光ダイオード（ＯＬＥＤ）に提供する。このとき、駆動薄膜トランジスタ（Ｔ１）は、時間の経過によって閾値電圧が変化することがあるため、補償薄膜トランジスタ（Ｔ３）はスキャン信号（Ｓｎ）によって駆動薄膜トランジスタ（Ｔ１）をダイオード連結させ、駆動薄膜トランジスタ（Ｔ１）の閾値電圧（Ｖｔｈ）を補償する。
【0131】
したがって、データ信号（Ｄｍ）が伝達される間、第１経路半導体層（ＣＨ１）を通じて流れる比較的大きい電流が補償薄膜トランジスタ（Ｔ３）を通じてストレージキャパシタ（Ｃｓｔ）を所定電圧（補償電圧）まで迅速に充電させることができるため、閾値電圧（Ｖｔｈ）補償が迅速かつ容易に行われるようになる。
【0132】
また、第２経路半導体層（ＣＨ２）を通じて流れた比較的小さい電流が発光制御薄膜トランジスタ（Ｔ６）を通じて有機発光ダイオード（ＯＬＥＤ）に提供されているため、ムラを防ぐことができる。すなわち、駆動薄膜トランジスタ（Ｔ１）の駆動ゲート電極に印加される電圧の変化による電流の変化率が小さいため電流制御電圧幅（ｄａｔａ ｓｗｉｎｇｒａｎｇｅ）を増加させることができ、これによってガンマ（ｇａｍｍａ）を表現するデータ電圧の範囲が増加することができ、特性偏差（散布）を有する駆動薄膜トランジスタ間の電流偏差が減少することによって電流の大きさ差によるムラを防ぐことができる。
【0133】
従来の駆動薄膜トランジスタは、駆動半導体層１３１ａを通じて１つの大きさの電流だけを流すようにするため、補償薄膜トランジスタ（Ｔ３）および発光制御薄膜トランジスタ（Ｔ６）に同じ大きさの電流を提供するようになる。このとき、駆動薄膜トランジスタ（Ｔ１）の閾値電圧（Ｖｔｈ）を迅速に補償するように駆動薄膜トランジスタ（Ｔ１）の駆動半導体層１３１ａの長さを短く形成する場合、トランジスタ特性曲線（ｔｒａｎｓｆｅｒ ｃｕｒｖｅ）のｓ－ファクタ（ｆａｃｔｏｒ）が減少し、駆動ゲート電極に印加される電圧の変化による電流の変化率が大きくなるため、有機発光ダイオード（ＯＬＥＤ）に大きい電流が提供されてムラが発生するようになる。
【0134】
反対に、ムラを防ぐように駆動薄膜トランジスタ（Ｔ１）の駆動半導体層１３１ａの長さを長く形成する場合、小さい電流によって駆動薄膜トランジスタの閾値電圧（Ｖｔｈ）の補償が遅れるため、低階調補償が行われずにムラが発生するようになる。このような問題点は、解像度が増加するほど深刻に現れる。すなわち、解像度が増加するほどデータ信号（Ｄｍ）が印加される時間が減少するため、閾値電圧（Ｖｔｈ）が完全に補償される前に有機発光ダイオード（ＯＬＥＤ）に電流が流れるが、これは電流偏差を誘発してムラが発生するようになる。
【0135】
したがって、補償薄膜トランジスタ（Ｔ３）と連結する第１経路半導体層（ＣＨ１）の長さを発光制御薄膜トランジスタ（Ｔ６）と連結する第２経路半導体層（ＣＨ２）の長さよりも短く形成することにより、低階調ムラを防ぐことができる。
【0136】
一方、前記第１実施形態は、６つの薄膜トランジスタと１つのストレージキャパシタからなる６ｔｒ １ｃａｐの構造で駆動薄膜トランジスタの駆動半導体層が屈曲した構造であるが、７つの薄膜トランジスタと１つのストレージキャパシタからなる７ｔｒ １ｃａｐの構造で駆動薄膜トランジスタの駆動半導体層が屈曲した構造である第６実施形態も可能である。
【0137】
【0138】
【0139】
【0140】
図１０および図１１に示すように、本発明の第６実施形態に係る有機発光表示装置の１つの画素は、複数の信号線１２１、１２２、１２３、１２４、１２８、１７１、１７２、複数の信号線に連結している複数の薄膜トランジスタ（Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７）、ストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ：Ｃｓｔ）、および有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ：ＯＬＥＤ）を含む。
【0141】
薄膜トランジスタは、駆動薄膜トランジスタ（ｄｒｉｖｉｎｇ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）（Ｔ１）、スイッチング薄膜トランジスタ（ｓｗｉｔｃｈｉｎｇ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）（Ｔ２）、補償薄膜トランジスタ（Ｔ３）、初期化薄膜トランジスタ（Ｔ４）、動作制御薄膜トランジスタ（Ｔ５）、発光制御薄膜トランジスタ（Ｔ６）、および電流制御薄膜トランジスタ（Ｔ７）を含む。
【0142】
信号線は、スキャン信号（Ｓｎ）を伝達するスキャン線１２１、初期化薄膜トランジスタ（Ｔ４）に以前スキャン信号（Ｓｎ－１）を伝達する以前スキャン線１２２、動作制御薄膜トランジスタ（Ｔ５）および発光制御薄膜トランジスタ（Ｔ６）に発光制御信号（Ｅｎ）を伝達する発光制御線１２３、スキャン線１２１と交差してデータ信号（Ｄｍ）を伝達するデータ線１７１、駆動電圧（ＥＬＶＤＤ）を伝達してデータ線１７１とほぼ平行に形成されている駆動電圧線１７２、駆動薄膜トランジスタ（Ｔ１）を初期化する初期化電圧（Ｖｉｎｔ）を伝達する初期化電圧線１２４、およびバイパス薄膜トランジスタ（Ｔ７）にバイパス信号（ＢＰ）を伝達するバイパス制御線１２８を含む。
【0143】
駆動薄膜トランジスタ（Ｔ１）のゲート電極（Ｇ１）はストレージキャパシタ（Ｃｓｔ）の一端（Ｃｓｔ１）と連結しており、駆動薄膜トランジスタ（Ｔ１）のソース電極（Ｓ１）は動作制御薄膜トランジスタ（Ｔ５）を経由して駆動電圧線１７２と連結しており、駆動薄膜トランジスタ（Ｔ１）のドレイン電極（Ｄ１）は発光制御薄膜トランジスタ（Ｔ６）を経由して有機発光ダイオード（ＯＬＥＤ）のアノード（ａｎｏｄｅ）と電気的に連結している。
【0144】
スイッチング薄膜トランジスタ（Ｔ２）のゲート電極（Ｇ２）はスキャン線１２１と連結しており、スイッチング薄膜トランジスタ（Ｔ２）のソース電極（Ｓ２）はデータ線１７１と連結しており、スイッチング薄膜トランジスタ（Ｔ２）のドレイン電極（Ｄ２）は駆動薄膜トランジスタ（Ｔ１）のソース電極（Ｓ１）と連結していながら、動作制御薄膜トランジスタ（Ｔ５）を経由して駆動電圧線１７２と連結している。
【0145】
初期化薄膜トランジスタ（Ｔ４）のゲート電極（Ｇ４）は以前スキャン線１２２と連結しており、初期化薄膜トランジスタ（Ｔ４）のソース電極（Ｓ４）は初期化電圧線１２４と連結しており、初期化薄膜トランジスタ（Ｔ４）のドレイン電極（Ｄ４）はストレージキャパシタ（Ｃｓｔ）の一端（Ｃｓｔ１）、補償薄膜トランジスタ（Ｔ３）のドレイン電極（Ｄ３）、および駆動薄膜トランジスタ（Ｔ１）のゲート電極（Ｇ１）と共に連結している。
【0146】
バイパス薄膜トランジスタ（Ｔ７）のゲート電極（Ｇ７）はバイパス制御線１２８と連結しており、バイパス薄膜トランジスタ（Ｔ７）のソース電極（Ｓ７）は発光制御薄膜トランジスタ（Ｔ６）のドレイン電極（Ｄ６）および有機発光ダイオード（ＯＬＥＤ）のアノードと共に連結しており、バイパス薄膜トランジスタ（Ｔ７）のドレイン電極（Ｄ７）は初期化電圧線１２４および初期化薄膜トランジスタ（Ｔ４）のソース電極（Ｓ４）に共に連結している。
【0147】
以下、本発明の第６実施形態に係る有機発光表示装置のバイパス薄膜トランジスタ（Ｔ７）の具体的な動作過程について詳しく説明する。
【0148】
バイパス薄膜トランジスタ（Ｔ７）は、バイパス制御線１２８からバイパス信号（ＢＰ）が伝達される。バイパス信号（ＢＰ）はバイパス薄膜トランジスタ（Ｔ７）を常にオフにさせることができる所定レベルの電圧であって、バイパス薄膜トランジスタ（Ｔ７）はトランジスタオフレベルの電圧がゲート電極（Ｇ７）に伝達されるようになることによってバイパストランジスタ（Ｔ７）が常にオフされ、オフした状態で駆動電流（Ｉｄ）の一部はバイパス電流（Ｉｂｐ）としてバイパストランジスタ（Ｔ７）を通じて抜け出るようにする。
【0149】
ブラック映像を表示する駆動薄膜トランジスタの最小電流が駆動電流として流れる場合にも、有機発光ダイオード（ＯＬＥＤ）が発光するようになれば適切にブラック映像が表示されない。したがって、本発明の第６実施形態に係る有機発光表示装置のバイパス薄膜トランジスタ（Ｔ７）は、駆動薄膜トランジスタ（Ｔ１）の最小電流の一部をバイパス電流（Ｉｂｐ）として有機発光ダイオード側の電流経路以外の他の電流経路に分散させるようになる。ここで、駆動薄膜トランジスタの最小電流とは、駆動薄膜トランジスタのゲート－ソース電圧（Ｖｇｓ）が閾値電圧（Ｖｔｈ）よりも小さく、駆動薄膜トランジスタがオフする条件における電流を意味する。このように、駆動薄膜トランジスタをオフさせる条件における最小駆動電流（例えば、１０ｐＡ以下の電流）が有機発光ダイオードに伝達され、ブラック輝度の映像として表現される。
【0150】
ブラック映像を表示する最小駆動電流が流れる場合、バイパス電流（Ｉｂｐ）の右回り伝達の影響が大きい反面、一般映像またはホワイト映像のような映像を表示する大きい駆動電流が流れる場合には、バイパス電流（Ｉｂｐ）の影響が殆どないと言える。したがって、ブラック映像を表示する駆動電流が流れる場合に、駆動電流（Ｉｄ）からバイパス薄膜トランジスタ（Ｔ７）を通じて抜け出たバイパス電流（Ｉｂｐ）の電流量だけ減少した有機発光ダイオードの発光電流（Ｉｏｌｅｄ）は、ブラック映像を確実に表現することができる水準で最小の電流量を有するようになる。
【0151】
したがって、バイパス薄膜トランジスタを利用して正確なブラック輝度映像を実現し、コントラスト比を向上させることができる。
【0152】
【0153】
図１１は、本発明の第６実施形態に係る有機発光表示装置の配置図である。
【0154】
図１０および図１１に示すように、本発明の第６実施形態に係る有機発光表示装置の画素は、スキャン信号（Ｓｎ）、以前スキャン信号（Ｓｎ－１）、発光制御信号（Ｅｎ）、および初期化電圧（Ｖｉｎｔ）をそれぞれ印加し、行方向に沿って形成されているスキャン線１２１、以前スキャン線１２２、発光制御線１２３、初期化電圧線１２４、およびバイパス制御線１２８を含み、スキャン線１２１、以前スキャン線１２２、発光制御線１２３、初期化電圧線１２４、およびバイパス制御線１２８すべてと交差しており、画素にデータ信号（Ｄｍ）および駆動電圧（ＥＬＶＤＤ）をそれぞれ印加するデータ線１７１および駆動電圧線１７２を含む。
【0155】
また、画素には、駆動薄膜トランジスタ（Ｔ１）、スイッチング薄膜トランジスタ（Ｔ２）、補償薄膜トランジスタ（Ｔ３）、初期化薄膜トランジスタ（Ｔ４）、動作制御薄膜トランジスタ（Ｔ５）、発光制御薄膜トランジスタ（Ｔ６）、バイパス薄膜トランジスタ（Ｔ７）、ストレージキャパシタ（Ｃｓｔ）、または有機発光ダイオード（ＯＬＥＤ）７０が形成されている。
【0156】
駆動薄膜トランジスタ（Ｔ１）、スイッチング薄膜トランジスタ（Ｔ２）、補償薄膜トランジスタ（Ｔ３）、初期化薄膜トランジスタ（Ｔ４）、動作制御薄膜トランジスタ（Ｔ５）、発光制御薄膜トランジスタ（Ｔ６）、およびバイパス薄膜トランジスタ（Ｔ７）は半導体層１３１に沿って形成されており、半導体層１３１は多様な形状に屈曲して形成されている。このような半導体層１３１はポリシリコンからなり、不純物がドーピングされないチャネル領域と、チャネル領域の両側に不純物がドーピングされて形成されたソース領域およびドレイン領域を含む。ここで、このような不純物は、薄膜トランジスタの種類によって異なるが、Ｎ型不純物またはＰ型不純物が可能である。このような半導体層は、駆動薄膜トランジスタ（Ｔ１）に形成される駆動半導体層１３１ａ、スイッチング薄膜トランジスタ（Ｔ２）に形成されるスイッチング半導体層１３１ｂ、補償薄膜トランジスタ（Ｔ３）に形成される補償半導体層１３１ｃ、初期化薄膜トランジスタ（Ｔ４）に形成される初期化半導体層１３１ｄ、動作制御薄膜トランジスタ（Ｔ５）に形成される動作制御半導体層１３１ｅ、発光制御薄膜トランジスタ（Ｔ６）に形成される発光制御半導体層１３１ｆ、およびバイパス薄膜トランジスタ（Ｔ７）に形成されるバイパス半導体層１３１ｇを含む。
【0157】
駆動薄膜トランジスタ（Ｔ１）は、駆動半導体層１３１ａ、駆動ゲート電極１２５ａ、駆動ソース電極１７６ａ、および駆動ドレイン電極１７７ａを含む。駆動半導体層１３１ａは屈曲している。駆動半導体層１３１ａは、第１方向に延長している複数の第１延長部３１、第１方向と異なる第２方向に延長している複数の第２延長部３２、および第１延長部３１と第２延長部３２を連結する複数の屈曲部３３を含む。したがって、駆動半導体層１３１ａはジグザグ形状に配置される。図２および図３に示した駆動半導体層１３１ａは、３つの第１延長部３１、２つの第２延長部３２、および４つの屈曲部３３を含む。したがって、駆動半導体層１３１ａは、「己」字形状に長く配置されている。
【0158】
このように、複数の屈曲部３３を含む駆動半導体層１３１ａを形成することにより、狭い空間内に長く駆動半導体層１３１ａを形成することができる。したがって、駆動半導体層１３１ａの駆動チャネル領域１３１ａ１を長く形成することができるため、駆動ゲート電極１２５ａに印加されるゲート電圧の駆動範囲（ｄｒｉｖｉｎｇ ｒａｎｇｅ）は広くなる。したがって、ゲート電圧の駆動範囲が広いためゲート電圧の大きさを変化させ、有機発光ダイオード（ＯＬＥＤ）から放出される光の階調をより精密に制御することができ、その結果、有機発光表示装置の解像度を高めて表示品質を向上させることができる。
【0159】
バイパス薄膜トランジスタ（Ｔ７）は、バイパス半導体層１３１ｇ、バイパスゲート電極１２５ｇ、バイパスソース電極１７６ｇ、およびバイパスドレイン電極１７７ｇを含む。バイパスソース電極１７６ｇはバイパス半導体層１３１ｇで不純物がドーピングされたバイパスドレイン領域１７７ｇに該当し、バイパスドレイン電極１７７ｇはバイパス半導体層１３１ｇで不純物がドーピングされたバイパスドレイン領域１７７ｇに該当する。バイパスソース電極１７６ｇは、発光制御ドレイン領域１３３ｆと直接連結している。
【0160】
バイパス半導体層１３１ｇは、駆動半導体層１３１ａ、スイッチング半導体層１３１ｂ、発光制御半導体層１３１ｆなどと同じ層に形成されており、バイパス半導体層１３１ｇ上には第１ゲート絶縁膜１４１が形成されている。第１ゲート絶縁膜１４１上にはバイパス制御線１２８の一部であるバイパスゲート電極１２５ｇが形成されており、バイパスゲート電極１２５ｇおよび第１ゲート絶縁膜１４１上には第２ゲート絶縁膜１４２が形成されている。
【0161】
したがって、バイパス薄膜トランジスタ（Ｔ７）は、バイパス制御線１２８からバイパス信号（ＢＰ）が伝達されてバイパストランジスタ（Ｔ７）が常にオフされ、オフした状態で駆動電流（Ｉｄ）の一部がバイパス電流（Ｉｂｐ）にバイパストランジスタ（Ｔ７）を通じて抜け出るようにする。したがって、ブラック映像を表示する駆動電流が流れる場合に正確なブラック輝度映像を実現し、コントラスト比を向上させることができる。
【0162】
本発明を上述したような好ましい実施形態を参照しながら説明したが、本発明がこれに限定されることはなく、添付する特許請求の範囲の概念と範囲を逸脱しない限り、多様な修正および変形が可能であるということは、本発明が属する技術分野に従事する者は容易に理解することができる。
【符号の説明】
【0163】
３１：第１延長部
３２：第２延長部
３３：屈曲部
１１０：基板
１２１：スキャン線
１２２：以前スキャン線
１２３：発光制御線
１２４：初期化電圧線
１２５ａ：駆動ゲート電極
１２５ｂ：スイッチングゲート電極
１３１ａ：駆動半導体層
１３２ｂ：スイッチング半導体層
１４１：第１ゲート絶縁膜
１４２：第２ゲート絶縁膜
１７１：データ線
１７２：駆動電圧線
３２：第２延長部
３３：屈曲部
１１０：基板
１２１：スキャン線
１２２：以前スキャン線
１２３：発光制御線
１２４：初期化電圧線
１２５ａ：駆動ゲート電極
１２５ｂ：スイッチングゲート電極
１３１ａ：駆動半導体層
１３２ｂ：スイッチング半導体層
１４１：第１ゲート絶縁膜
１４２：第２ゲート絶縁膜
１７１：データ線
１７２：駆動電圧線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】