(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022180811
(43)【公開日】2022-12-07
(54)【発明の名称】半導体発光素子および半導体発光素子の製造方法
(51)【国際特許分類】
H01S 5/024 20060101AFI20221130BHJP
H01S 5/22 20060101ALI20221130BHJP
H01S 5/042 20060101ALI20221130BHJP
【ＦＩ】
H01S5/024
H01S5/22
H01S5/042 612
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2021087515
(22)【出願日】2021-05-25
(71)【出願人】
【識別番号】000102212
【氏名又は名称】ウシオ電機株式会社
(74)【代理人】
【識別番号】100109380
【弁理士】
【氏名又は名称】小西 恵
(74)【代理人】
【識別番号】100109036
【弁理士】
【氏名又は名称】永岡 重幸
(72)【発明者】
【氏名】北村 政治
(72)【発明者】
【氏名】井上 裕隆
(72)【発明者】
【氏名】渡辺 恭平
【テーマコード（参考）】
5F173
【Ｆターム（参考）】
5F173AA08
5F173AB62
5F173AD04
5F173AG05
5F173AH08
5F173AK21
5F173AL04
5F173AP33
5F173AP42
5F173AR68
5F173AR72
5F173AR99
(57)【要約】
【課題】光が出射される端面側の放熱性の低下を抑制しつつ、光が出射される端面側のリッジを保護する。
【解決手段】一態様に係る半導体発光素子によれば、第１導電型半導体層と、前記第１導電型半導体層上に位置し、互いに平行な第１端面と第２端面を有する活性層と、前記活性層上に位置する第２導電型半導体層と、前記第１端面から前記第２端面にかけて前記第２導電型半導体層に設けられ、前記第１端面側に近い位置の幅が前記第１端面側から遠い位置の幅より広い領域を有するリッジと、前記リッジの幅方向に前記リッジと間隔を空けて前記第２導電型半導体層に凸状に設けられたバンクと、前記第２端面側よりも前記第１端面側に近い位置に設けられ、熱伝導率が前記バンクの熱伝導率よりも高い熱伝導部とを備える。
【選択図】図１
【解決手段】一態様に係る半導体発光素子によれば、第１導電型半導体層と、前記第１導電型半導体層上に位置し、互いに平行な第１端面と第２端面を有する活性層と、前記活性層上に位置する第２導電型半導体層と、前記第１端面から前記第２端面にかけて前記第２導電型半導体層に設けられ、前記第１端面側に近い位置の幅が前記第１端面側から遠い位置の幅より広い領域を有するリッジと、前記リッジの幅方向に前記リッジと間隔を空けて前記第２導電型半導体層に凸状に設けられたバンクと、前記第２端面側よりも前記第１端面側に近い位置に設けられ、熱伝導率が前記バンクの熱伝導率よりも高い熱伝導部とを備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１導電型半導体層と、
前記第１導電型半導体層上に位置し、互いに平行な第１端面と第２端面を有する活性層と、
前記活性層上に位置する第２導電型半導体層と、
前記第１端面から前記第２端面にかけて前記第２導電型半導体層に設けられ、前記第１端面側に近い位置の幅が前記第１端面側から遠い位置の幅より広い領域を有するリッジと、
前記リッジの幅方向に前記リッジと間隔を空けて前記第２導電型半導体層に凸状に設けられたバンクと、
前記第２端面側よりも前記第１端面側に近い位置に設けられ、熱伝導率が前記バンクの熱伝導率よりも高い熱伝導部とを備えることを特徴とする半導体発光素子。
前記第１導電型半導体層上に位置し、互いに平行な第１端面と第２端面を有する活性層と、
前記活性層上に位置する第２導電型半導体層と、
前記第１端面から前記第２端面にかけて前記第２導電型半導体層に設けられ、前記第１端面側に近い位置の幅が前記第１端面側から遠い位置の幅より広い領域を有するリッジと、
前記リッジの幅方向に前記リッジと間隔を空けて前記第２導電型半導体層に凸状に設けられたバンクと、
前記第２端面側よりも前記第１端面側に近い位置に設けられ、熱伝導率が前記バンクの熱伝導率よりも高い熱伝導部とを備えることを特徴とする半導体発光素子。
【請求項2】
前記リッジの最も幅の広い領域は、前記第１端面側および前記後端面側に位置し、前記第１端面側と前記第２端面側との間により幅の狭い領域が位置することを特徴とする請求項１に記載の半導体発光素子。
【請求項3】
前記リッジの高さと前記バンクの高さは互いに等しいことを特徴とする請求項１または２に記載の半導体発光素子。
【請求項4】
前記熱伝導部は、第１溝を有し、
前記第１溝は、前記バンクの上面よりも底面が低い位置にあり、前記リッジの幅方向に延びており、
前記第１溝内に埋め込まれ、熱伝導率が前記バンクの熱伝導率よりも高い金属を備えることを特徴とする請求項１に記載の半導体発光素子。
前記第１溝は、前記バンクの上面よりも底面が低い位置にあり、前記リッジの幅方向に延びており、
前記第１溝内に埋め込まれ、熱伝導率が前記バンクの熱伝導率よりも高い金属を備えることを特徴とする請求項１に記載の半導体発光素子。
【請求項5】
前記バンクは、前記第１溝を介して離間する前記第１端面側の第１バンクと前記第２端面側の第２バンクを備えることを特徴とする請求項４に記載の半導体発光素子。
【請求項6】
前記リッジと前記バンクは、前記第１溝と同一の深さで前記第１端面から前記第２端面にかけて延びる第２溝にて隔てられていることを特徴とする請求項５に記載の半導体発光素子。
【請求項7】
前記第１溝は、前記活性層を厚さ方向に貫通することを特徴とする請求項４に記載の半導体発光素子。
【請求項8】
前記熱伝導部は、金属から成り、前記リッジを介して前記活性層に電流を注入する電極の一部であることを特徴とする請求項１に記載の半導体発光素子。
【請求項9】
前記リッジは、前記活性層に電流を注入する電流注入領域を備え、
前記熱伝導部は、前記電流注入領域よりも前記第１端面の近くに位置することを特徴とする請求項１に記載の半導体発光素子。
前記熱伝導部は、前記電流注入領域よりも前記第１端面の近くに位置することを特徴とする請求項１に記載の半導体発光素子。
【請求項10】
前記バンクの長さは、前記第１端面側の前記リッジの幅以上であることを特徴とする請求項１に記載の半導体発光素子。
【請求項11】
前記バンクは前記リッジの両側に設けられ、前記リッジは前記バンクの間に複数設けられていることを特徴とする請求項１に記載の半導体発光素子。
【請求項12】
半導体基板上に第１導電型半導体層と、活性層と、第２導電型半導体層とを順次形成する工程と、
前記第２導電型半導体層をパターニングすることにより、第１端面に相当する位置に近い位置の幅が前記第１端面に相当する位置から遠い位置の幅より広い領域を有するリッジと、前記リッジと高さが等しい前記第１端面側の第１バンクと、前記第１バンクと離間され前記リッジと高さが等しい前記第２端面側の第２バンクを形成する工程と、
前記第１バンクと前記第２バンクとの間に絶縁膜を介して金属を埋め込む工程とを備えることを特徴とする半導体発光素子の製造方法。
前記第２導電型半導体層をパターニングすることにより、第１端面に相当する位置に近い位置の幅が前記第１端面に相当する位置から遠い位置の幅より広い領域を有するリッジと、前記リッジと高さが等しい前記第１端面側の第１バンクと、前記第１バンクと離間され前記リッジと高さが等しい前記第２端面側の第２バンクを形成する工程と、
前記第１バンクと前記第２バンクとの間に絶縁膜を介して金属を埋め込む工程とを備えることを特徴とする半導体発光素子の製造方法。
【請求項13】
前記第１バンクと前記第２バンクとの間に絶縁膜を介して金属を埋め込む工程は、
前記リッジ、前記第１バンクおよび前記第２バンクの表面が覆われるように前記第２導電型半導体層上に前記絶縁膜を形成する工程と、
電流注入領域となる開口部を前記リッジ上の前記絶縁膜に形成する工程と、
前記第１バンクと前記第２バンクとの間に埋め込まれるとともに、前記開口部を介して前記第２導電型半導体層と導通する電極を前記絶縁膜上に形成する工程とを備えることを特徴とする請求項１２に記載の半導体発光素子の製造方法。
前記リッジ、前記第１バンクおよび前記第２バンクの表面が覆われるように前記第２導電型半導体層上に前記絶縁膜を形成する工程と、
電流注入領域となる開口部を前記リッジ上の前記絶縁膜に形成する工程と、
前記第１バンクと前記第２バンクとの間に埋め込まれるとともに、前記開口部を介して前記第２導電型半導体層と導通する電極を前記絶縁膜上に形成する工程とを備えることを特徴とする請求項１２に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
【背景技術】
【0002】
端面発光型の半導体レーザ素子の高出力化に伴って、半導体レーザが動作時に高温化し、キンクおよびＣＯＤ（ ｃａｔａｓｔｒｏｐｈｉｃ ｏｐｔｉｃａｌ ｄａｍａｇｅ）が発生する。このとき、半導体レーザ素子内部の温度は光密度分布および放熱経路(光を出射する端面からの経路)の関係から、特にレーザ光が出射される前端面の温度が高くなる。その結果、特許文献１に開示されているように、導波路近傍における半導体層に屈折率分布が生じ、導波路によるレーザ光の閉じ込め作用が局所的に低下し、キンクが発生する。また、前端面の温度が上昇すると、前端面近傍の禁制帯幅が減少し、光吸収がますます起こりやすくなるという正帰還が生じ、ＣＯＤが発生する
【0003】
特許文献２には、共振器の軸方向に延びるリッジが共振器の上面に形成され、リッジは、出射側端部と、非出射側端部と、出射側端部から非出射側端部に向けてリッジの幅をテーパ状に減少させるテーパ部と、非出射側端部に対して出射側端部側に設けられ、リッジの幅を段差状に変化させるステップ部とを含む半導体レーザ装置が開示されている。
【0004】
特許文献３には、ストライプ状のリッジと、リッジの一方の側に存在する第１の溝及び他方の側に存在する第２の溝をそれぞれ挟んで設けられたウイング領域とを有するｐ型クラッド層とを備え、リッジは、前端面側から後端面側に向かって幅が減少する領域を含む半導体レーザ装置が開示されている。
【0005】
特許文献４には、クラッド層の上部は、前端面と後端面とを結ぶ方向に延びるリッジ部と、リッジ部の両側方に配置されたウイング部とを構成し、前端面側領域におけるリッジ部の幅は、前端面側領域を除く領域におけるリッジ部の幅よりも大きく、前端面側領域におけるリッジ部とウイング部との間隔は、前端面側領域を除く領域におけるリッジ部とウイング部との最小間隔よりも大きい半導体レーザ装置が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特許第４５７３８８２号公報
【特許文献2】特許第４６５７３３７号公報
【特許文献3】特開２００９－２９５６８０号公報
【特許文献4】特開２０１３－４８５５号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、特許文献２に開示された構成では、ジャンクションダウンで半導体レーザ素子の実装を行う場合、リッジへのダメージおよび直立させたときに姿勢維持が不安定になるといった問題を引き起こすことがある。
また、特許文献３に開示された構成では、前端面側において、ストライプ状のリッジとウイング領域との間の間隔が狭くなると、前端面側の放熱性が低下し、ＣＯＤを引き起こしやすくなる。
また、特許文献４に開示された構成では、前端面側において、ストライプ状のリッジとウイング領域との間の間隔が広いため、製造工程やレーザの取り扱い時にリッジを工具などで直接触れ欠損等を引きおこす可能性が高くなり、ウイング領域による前端面側でのリッジの保護性能が低下する。
また、特許文献３に開示された構成では、前端面側において、ストライプ状のリッジとウイング領域との間の間隔が狭くなると、前端面側の放熱性が低下し、ＣＯＤを引き起こしやすくなる。
また、特許文献４に開示された構成では、前端面側において、ストライプ状のリッジとウイング領域との間の間隔が広いため、製造工程やレーザの取り扱い時にリッジを工具などで直接触れ欠損等を引きおこす可能性が高くなり、ウイング領域による前端面側でのリッジの保護性能が低下する。
【0008】
そこで、本発明の目的は、光が出射される端面側の放熱性の低下を抑制しつつ、光が出射される端面側のリッジを保護することが可能な半導体発光素子および半導体発光素子の製造方法を提供することである。
【課題を解決するための手段】
【0009】
本発明の一態様に係る半導体発光素子によれば、第１導電型半導体層と、前記第１導電型半導体層上に位置し、互いに平行な第１端面と第２端面を有する活性層と、前記活性層上に位置する第２導電型半導体層と、前記第１端面から前記第２端面にかけて前記第２導電型半導体層に設けられ、前記第１端面側に近い位置の幅が前記第１端面側から遠い位置の幅より広い領域を有するリッジと、前記リッジの幅方向に前記リッジと間隔を空けて前記第２導電型半導体層に凸状に設けられたバンクと、前記第２端面側よりも前記第１端面側に近い位置に設けられ、熱伝導率が前記バンクの熱伝導率よりも高い熱伝導部とを備える。
【0010】
ここで、リッジの幅方向にリッジと間隔を空けて第２導電型半導体層に凸状にバンクを設けることにより、リッジへの衝撃をバンクで受け止めることが可能となり、リッジへのダメージを軽減することが可能となるとともに、ジャンクションダウン実装時の安定性を向上させることができる。
また、熱伝導率がバンクの熱伝導率よりも高い熱伝導部を第１端面側に設けることにより、第１端面側の放熱性を向上させることができる。この高い熱伝導部は、バンクによるリッジの保護性能を向上させるためにリッジとバンクの間隔を狭めた場合においても、高出力を図りつつ第１端面側の発熱を抑制することが可能となる。
さらに、第１端面側に近い位置のリッジの幅を大きくすることで、第１端面側でのしきい値電流密度、直列抵抗および熱抵抗を低下させることができ、高出力化を図りつつ第１端面側の発熱を抑制することが可能となるとともに、第１端面側から遠い位置のリッジの幅を小さくすることで、横モードを安定化させ、キンクの発生を抑制することができる。
また、熱伝導率がバンクの熱伝導率よりも高い熱伝導部を第１端面側に設けることにより、第１端面側の放熱性を向上させることができる。この高い熱伝導部は、バンクによるリッジの保護性能を向上させるためにリッジとバンクの間隔を狭めた場合においても、高出力を図りつつ第１端面側の発熱を抑制することが可能となる。
さらに、第１端面側に近い位置のリッジの幅を大きくすることで、第１端面側でのしきい値電流密度、直列抵抗および熱抵抗を低下させることができ、高出力化を図りつつ第１端面側の発熱を抑制することが可能となるとともに、第１端面側から遠い位置のリッジの幅を小さくすることで、横モードを安定化させ、キンクの発生を抑制することができる。
【0011】
また、本発明の一態様に係る半導体発光素子によれば、前記リッジの最も幅の広い領域は、前記第１端面側および前記第２端面側に位置し、前記第１端面側と前記第２端面側との間により幅の狭い領域が位置する。
【0012】
ここで、ウェハの劈開位置を跨るリッジの幅が劈開位置近傍で変わらない（最も幅の広い領域が一定の長さ続く）ようにリッジ形状を形成しておけば、劈開位置にズレが生じても一定のリッジ幅を確保できる。
【0013】
また、本発明の一態様に係る半導体発光素子によれば、前記リッジの高さと前記バンクの高さは互いに等しい。
【0014】
これにより、活性層上に位置する第２導電型半導体層のエッチングでリッジとバンクを一括して形成することができる。このため、リッジを形成するための工程とは別個にバンクを形成するための工程を設ける必要がなくなり、工程数の増大を抑制しつつ、バンクを形成することができる。
【0015】
また、本発明の一態様に係る半導体発光素子によれば、前記熱伝導部（例えば、図３に示すＭ３の部分や、図１１に示すＭ３´）は、第１溝を有し、前記第１溝は、前記バンクの上面よりも底面が低い位置にあり、前記リッジの幅方向に延びており、前記第１溝内に埋め込まれ、熱伝導率が前記バンクの熱伝導率よりも高い金属を備える。
【0016】
これにより、リッジからの放熱がバンクによって妨げられる位置に、熱伝導率がバンクの熱伝導率よりも高い金属を配置することができる。このため、リッジとバンクの間隔を狭めつつ、第１端面側の放熱性を向上させることができる。
【0017】
また、本発明の一態様に係る半導体発光素子によれば、前記バンクは、前記第１溝を介して離間する前記第１端面側の第１バンクと前記第２端面側の第２バンクを備える。
【0018】
これにより、第１端面側の放熱性を向上させつつ、第１端面側のリッジを第１バンクにて保護することが可能となるとともに、ジャンクションダウン実装時の直立安定性を向上させることができる。
【0019】
また、本発明の一態様に係る半導体発光素子によれば、前記リッジと前記バンクは、前記第１溝と同一の深さで前記第１端面から前記第２端面にかけて延びる第２溝にて隔てられている。
【0020】
これにより、活性層上に位置する第２導電型半導体層のエッチングで第１溝および第２溝を一括して形成することができる。このため、リッジおよびバンクを形成するための工程とは別個に第１溝を形成するための工程を設ける必要がなくなり、工程数の増大を抑制しつつ、バンクを形成することが可能となるとともに、第１端面側の放熱性を向上させることが可能となる。
【0021】
また、本発明の一態様に係る半導体発光素子によれば、前記第１溝は、前記活性層を厚さ方向に貫通する。
【0022】
これにより、第１溝に埋め込まれる金属を活性層の位置より深い位置に到達させることでき、第１端面側の活性層からの熱の放熱性をより一層向上させることができる。
【0023】
また、本発明の一態様に係る半導体発光素子によれば、前記熱伝導部は、金属から成り、前記リッジを介して前記活性層に電流を注入する電極の一部である。
【0024】
これにより、第２導電型半導体層上に電極を形成する際に第１溝に金属を埋め込むことができる。このために、第２導電型半導体層上に電極を形成する工程と別個に第１溝に金属を埋め込む工程を設ける必要がなくなり、工程数の増大を抑制しつつ、第１端面側の放熱性を向上させることができる。
【0025】
また、本発明の一態様に係る半導体発光素子によれば、前記リッジは、前記活性層に電流を注入する電流注入領域を備え、前記熱伝導部は、前記電流注入領域よりも前記第１端面の近くに位置する。
【0026】
これにより、電流注入領域からの電流注入による第１端面側の発熱を抑制しつつ、第１端面側の放熱性を向上させることができ、第１端面側の温度上昇によるＣＯＤを防止することができる。
【0027】
また、本発明の一態様に係る半導体発光素子によれば、前記バンクの長さは、前記第１端面側の前記リッジの幅以上である。
【0028】
これにより、リッジの強度と同等以上の強度をバンクに持たせることが可能となり、バンクが倒壊しにくくすることが可能となることから、バンクによってリッジを有効に保護させることができる。
【0029】
また、本発明の一態様に係る半導体発光素子によれば、前記バンクは前記リッジの両側に設けられ、前記リッジは前記バンクの間に複数設けられている。
【0030】
これにより、単一チップから出射されるレーザ光のマルチビーム化を図りつつ、第１端面側の放熱性を向上させることができる。
【0031】
また、本発明の一態様に係る半導体発光素子の製造方法によれば、半導体基板上に第１導電型半導体層と、活性層と、第２導電型半導体層とを順次形成する工程と、前記第２導電型半導体層をパターニングすることにより、第１端面側に近い位置の幅が第１端面側から遠い位置の幅より広い領域を有するリッジと、前記リッジと高さが等しい第１端面側の第１バンクと、前記第１バンクと離間され前記リッジと高さが等しい前記第２端面側の第２バンクを形成する工程と、前記第１バンクと前記第２バンクとの間に絶縁膜を介して金属を埋め込む工程とを備える。
【0032】
これにより、第２導電型半導体層のエッチングでリッジ、第１バンクおよび第２バンクを一括して形成することができる。このため、リッジを形成するための工程とは別個に第１バンクおよび第２バンクを形成するための工程を設ける必要がなくなり、工程数の増大を抑制しつつ、第１バンクおよび第２バンクを形成することが可能となるとともに、第１端面側の放熱性を向上させることが可能となる。
【0033】
また、本発明の一態様に係る半導体発光素子の製造方法によれば、前記第１バンクと前記第２バンクとの間に絶縁膜を介して金属を埋め込む工程を備える。更には、前記リッジ、前記第１バンクおよび前記第２バンクの表面が覆われるように前記第２導電型半導体層上に前記絶縁膜を形成する工程と、電流注入領域となる開口部を前記リッジ上の前記絶縁膜に形成する工程と、前記第１バンクと前記第２バンクとの間に埋め込まれるとともに、前記開口部を介して前記第２導電型半導体層と導通する電極を前記絶縁膜上に形成する工程とを備える。
【0034】
これにより、第２導電型半導体層上に電極を形成する際に前記第１バンクと前記第２バンクとの間に金属を埋め込むことができる。このために、第２導電型半導体層上に電極を形成する工程と別個に前記第１バンクと前記第２バンクとの間に金属を埋め込む工程を設ける必要がなくなり、工程数の増大を抑制しつつ、第１端面側の放熱性を向上させることができる。
【発明の効果】
【0035】
本発明の一態様においては、光が出射される端面側の放熱性の低下を抑制しつつ、光が出射される端面側のリッジを保護する。
【図面の簡単な説明】
【0036】
【図1】第１実施形態に係る半導体発光素子の構成を示す平面図である。
【図3】第２実施形態に係る半導体発光素子の構成を示す平面図である。
【図5】第３実施形態に係る半導体発光素子の構成を示す平面図である。
【図6】第４実施形態に係る半導体発光素子の構成を示す平面図である。
【図7】第５実施形態に係る半導体発光素子の構成を示す平面図である。
【図8】第６実施形態に係る半導体発光素子の構成を示す平面図である。
【図10A】第７実施形態に係る半導体発光素子の構成を示す平面図である。
【図10B】第９実施形態に係る半導体発光素子の構成を示す平面図である。
【図11】第２実施形態に係る半導体発光素子の構成を示す平面図である。
【発明を実施するための形態】
【0037】
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件（使用条件、使用環境等）によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。
【0038】
図１は、第１実施形態に係る半導体発光素子の構成を示す平面図、図２Ａは、図１のＡ－Ａ線に沿って切断して示す断面図、図２Ｂは、図１のＢ－Ｂ線に沿って切断して示す断面図、図２Ｃは、図１のＣ－Ｃ線に沿って切断して示す断面図である。
【0039】
なお、以下の説明では、半導体発光素子として端面発光型半導体レーザ素子を例にとる。この半導体レーザ素子は、波長７８０ｎｍ帯の赤外レーザを出射可能なＡｌＧａＡｓ系半導体レーザ素子であってもよいし、波長６５０ｎｍ帯の赤色レーザを出射可能なＡｌＧａＩｎＰ系半導体レーザ素子であってもよいし、波長４０５ｎｍ帯の青色レーザを出射可能なＡｌＧａＩｎＮ系半導体レーザ素子であってもよい。
【0040】
図１および図２Ａから図２Ｃにおいて、半導体レーザ素子Ｚ１は、ｎ型半導体層２、活性層３およびｐ型半導体層４を備える。ｎ型半導体層２、活性層３およびｐ型半導体層４は、ｎ型半導体基板１上に順次積層されている。
【0041】
例えば、半導体レーザ素子Ｚ１がＡｌＧａＩｎＰ系半導体レーザ素子であるものとする。このとき、ｎ型半導体層２として、例えば、ｎ型ＧａＡｓバッファ層２Ａおよびｎ型ＡｌＧａＩｎＰクラッド層２Ｂの積層構造を用いることができる。活性層３として、例えば、ＡｌＧａＩｎＰ／ＧａＩｎＰ多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔμｍ Ｗｅｌｌ）活性層を用いることができる。ｐ型半導体層４として、例えば、ｐ型ＡｌＧａＩｎＰ第１クラッド層４Ａ、ｐ型ＧａＩｎＰエッチストップ層４Ｂ、ｐ型ＡｌＧａＩｎＰ第２クラッド層４Ｃ、ｐ型ＧａＩｎＰ界面層４Ｄおよびｐ型ＧａＡｓコンタクト層４Ｅの積層構造を用いることができる。
【0042】
活性層３は、互いに平行な前端面（第１端面）ＥＡおよび後端面（第２端面）ＥＢを備える。このとき、半導体レーザ素子Ｚ１は、活性層３の前端面ＥＡと後端面ＥＢ間で共振器を構成することができる。前端面ＥＡは、半導体レーザ素子Ｚ１からレーザ光を出射させる光出射面として用いることができる。このとき、前端面ＥＡ側は、後端面ＥＢ側に比べて光反射率を低くすることができる。前端面ＥＡ側の光反射率および後端面ＥＢ側の光反射率は、端面コーティングにて調整することができる。
【0043】
ｐ型半導体層４には、リッジＲＪおよびバンクＢＫ１、ＢＫ２が凸状に形成されている。このとき、リッジＲＪおよびバンクＢＫ１、ＢＫ２は、ｐ型ＡｌＧａＩｎＰ第２クラッド層４Ｃに設けることができる。リッジＲＪは、活性層３の光導波方向に沿ってｎ型半導体層２に設けることができる。リッジＲＪは、前端面ＥＡ側に近い位置の幅Ｗｆが前端面ＥＡ側から遠い位置の幅Ｗｒより広い領域を有する。また、リッジＲＪの最も幅の広い領域は、前端面ＥＡ側および後端面ＥＢ側に位置し、前端面ＥＡ側と後端面ＥＢ側との間により幅の狭い領域が位置する。リッジＲＪ上には、リッジＲＪを介して活性層３に電流を注入する電流注入領域ＲＮが設けられている。
【0044】
バンクＢＫ１、ＢＫ２は、リッジＲＪの幅方向にリッジＲＪと間隔を空けてｐ型半導体層４に凸状に設けられている。例えば、バンクＢＫ１、ＢＫ２は、ｐ型半導体層４にテラス状またはスタッド状に設けてもよい。このとき、リッジＲＪと間隔を空けてバンクＢＫ１、ＢＫ２をｐ型半導体層４に形成するために、リッジＲＪと各バンクＢＫ１、ＢＫ２との間に光導波方向に沿って溝Ｍ２を設けることができる。
【0045】
バンクＢＫ１は、前端面ＥＡ側に位置し、バンクＢＫ２は、後端面ＥＢ側に位置する。バンクＢＫ１、ＢＫ２間には、リッジＲＪの幅方向に延びる溝Ｍ１が設けられている。溝Ｍ１は、電流注入領域ＲＮよりも前端面ＥＡの近くに位置することができる。このとき、前端面ＥＡから電流注入領域ＲＮまでの距離をＷｃ、バンクＢＫ１の長さをＷａ、溝Ｍ１の幅をＷｈとすると、Ｗａ＋Ｗｈ＜Ｗｃとすることができる。また、バンクＢＫ１の長さＷａは、前端面ＥＡ側のリッジＲＪの幅Ｗｆ以上であるのが好ましい。
【0046】
リッジＲＪの高さＨｒとバンクＢＫ１、ＢＫ２の高さＨｂは互いに等しくすることができる。このとき、リッジＲＪの高さＨｒとバンクＢＫ１、ＢＫ２の高さＨｂは、ｐ型ＡｌＧａＩｎＰ第２クラッド層４Ｃの厚みと等しくすることができる。また、溝Ｍ１、Ｍ２の底の位置は、ｐ型ＧａＩｎＰエッチストップ層４Ｂの位置に設定することができる。
【0047】
ｐ型半導体層４上には、リッジＲＪおよびバンクＢＫ１、ＢＫ２の表面を覆うように絶縁層５が形成されている。絶縁層５は、例えば、シリコン酸化膜、シリコン窒化膜である。図２Ｃに示すように、絶縁層５には、電流注入領域ＲＮとなる開口部７が形成されている。
【0048】
絶縁層５上には、リッジＲＪおよびバンクＢＫ１、ＢＫ２が覆われるように電極６が形成されている。電極６の熱伝導率は、バンクＢＫ１、ＢＫ２の熱伝導率より大きくすることができる。例えば、電極６は、Ａｕなどの金属膜で構成することができる。このとき、溝Ｍ１、Ｍ２には、電極６が埋め込まれる。ここで、電極６が埋め込まれた溝Ｍ１は、熱伝導率がバンクＢＫ１、ＢＫ２の熱伝導率よりも高い熱伝導部として用いることができる。
【0049】
なお、熱伝導率がバンクＢＫ１、ＢＫ２の熱伝導率よりも高い熱伝導部として、電極６が埋め込まれた溝Ｍ１を設けた例を示したが、熱伝導率がバンクＢＫ１、ＢＫ２の熱伝導率よりも高い絶縁体を溝Ｍ１に埋め込むようにしてもよい。熱伝導率がバンクＢＫ１、ＢＫ２の熱伝導率よりも高い絶縁体としては、例えば、窒化アルミニウム、炭化ケイ素を用いることができる。このとき、溝Ｍ１内の絶縁層５を除去することができ、溝Ｍ１内の絶縁層５による熱伝導率の低下を防止することができる。
【0050】
ここで、リッジＲＪの幅方向にリッジＲＪと間隔を空けてバンクＢＫ１、ＢＫ２を設けることにより、リッジＲＪへの衝撃をバンクＢＫ１、ＢＫ２で受け止めることが可能となり、リッジＲＪへのダメージを軽減することが可能となるとともに、ジャンクションダウン実装時の直立安定性を向上させることができる。
【0051】
また、前端面ＥＡに近い位置でバンクＢＫ１、ＢＫ２が分離されるように電極６が埋め込まれた溝Ｍ１を設けることにより、前端面ＥＡ側の放熱性を向上させることができる。このため、バンクＢＫ１、ＢＫ２によるリッジＲＪの保護性能を向上させるために、リッジＲＪとバンクＢＫ１、ＢＫ２の間隔を狭めた場合においても、高出力を図りつつ前端面ＥＡ側の発熱を抑制することが可能となり、ＣＯＤを抑制することができる。このとき、バンクＢＫ１、ＢＫ２が分離されるように溝Ｍ１を設け、電極６で埋めることにより、バンクＢＫ１が前端面ＥＡから後退するのを防止することができ、前端面ＥＡ側でのリッジＲＪへのダメージを軽減することができる。例えば、図２Ａおよび図２Ｃに示すように、発熱源ＲＨからの放熱経路ＫＨにおいて、バンクＢＫ１、ＢＫ２の位置で電極６への放熱が妨げられるが、図２Ｂに示すように、電極６が埋め込まれた溝Ｍ１の位置ではバンクＢＫ１、ＢＫ２による放熱が妨げられることなく、発熱源ＲＨからの熱を電極６へ放熱させることができる。発熱源ＲＨは、主として、前端面ＥＡ側のリッジＲＪ下の活性層３である。
【0052】
さらに、前端面ＥＡ側に近い位置のリッジの幅Ｗｆを大きくすることで、前端面ＥＡ側でのしきい値電流密度、直列抵抗および熱抵抗を低下させることができ、高出力化を図りつつ前端面ＥＡ側の発熱を抑制することが可能となるとともに、前端面ＥＡ側から遠い位置のリッジの幅Ｗｒを小さくすることで、横モードを安定化させ、キンクの発生を抑制することができる。
このとき、誘導放出により活性層３で消費されるキャリアの数が多い前端面ＥＡ側では後端面ＥＢ側と比較して電流注入量を増大させることができる。このため、光導波方向に対する活性層３でのキャリア密度の大きさを一定にすることが可能となり、後端面ＥＢ側での無効電流を減らすことが可能となる。これにより、活性層３に注入されたキャリアを誘導放出による発光再結合によって効率よく消費させることができ、電流－光出力特性における外部微分量子効率（スロープ効率）を向上させることができる。スロープ効率を向上させることにより、動作電流を低減させることができ、温度特性を向上させることができる。
このとき、誘導放出により活性層３で消費されるキャリアの数が多い前端面ＥＡ側では後端面ＥＢ側と比較して電流注入量を増大させることができる。このため、光導波方向に対する活性層３でのキャリア密度の大きさを一定にすることが可能となり、後端面ＥＢ側での無効電流を減らすことが可能となる。これにより、活性層３に注入されたキャリアを誘導放出による発光再結合によって効率よく消費させることができ、電流－光出力特性における外部微分量子効率（スロープ効率）を向上させることができる。スロープ効率を向上させることにより、動作電流を低減させることができ、温度特性を向上させることができる。
【0053】
ここで、前端面ＥＡ側に近い位置の幅Ｗｆについて前端面ＥＡ側から遠い位置の幅Ｗｒより広い領域をリッジＲＪに持たせるために、ストライプ状のリッジＲＪにテーパ形状を持たせることができる。このとき、リッジＲＪは、光導波方向に４個の領域Ｗｄ、Ｗｅ、Ｗｇ、Ｗｉに区分することができる。領域Ｗｄは、前端面ＥＡに接する位置に設けられ、一定の幅Ｗｆに設定される。領域Ｗｉは、後端面ＥＢに接する位置に設けられ、一定の幅Ｗｆに設定される。領域Ｗｅは、領域Ｗｄに接続し、領域Ｗｄに向かって徐々に幅が広がる。領域Ｗｇは、領域Ｗｅ、Ｗｉ間に位置し、一定の幅Ｗｒに設定される。幅Ｗｆは、リッジＲＪの最も広い幅に設定し、幅Ｗｒは、リッジＲＪの最も狭い幅に設定することができる。
【0054】
幅Ｗｒは、１～３μｍ程度であるのが望ましい。１μｍ以下のストライプ幅は安定して製造することが難しく、ストライプ幅が３μｍを超えると、横モードが不安定化し、キンクが発生しやすくなる。
幅Ｗｆは、幅Ｗｒの１．１倍～３倍が望ましい。幅Ｗｆが幅Ｗｒの１．１倍より小さいと、領域Ｗｄの面積増加によるしきい値電流密度、直列抵抗および熱抵抗の低減効果が得られにくくなる。幅Ｗｆが幅Ｗｒの３倍より大きいと、横モードが不安定化し、キンクが発生しやすくなる。
幅Ｗｆは、幅Ｗｒの１．１倍～３倍が望ましい。幅Ｗｆが幅Ｗｒの１．１倍より小さいと、領域Ｗｄの面積増加によるしきい値電流密度、直列抵抗および熱抵抗の低減効果が得られにくくなる。幅Ｗｆが幅Ｗｒの３倍より大きいと、横モードが不安定化し、キンクが発生しやすくなる。
【0055】
また、領域Ｗｇを設けることにより、領域Ｗｇがない場合に比べ、横モードを安定化させ、キンクを発生しにくくすることができる。領域Ｗｇの長さは、共振器長（Ｗｄ＋Ｗｅ＋Ｗｇ＋Ｗｉ）に対して１割以上あることが望ましい。領域Ｗｇ、Ｗｅの長さの比は、面積が１．１～２倍となる長さであることが望ましい。面積が１．１倍より小さい場合は、しきい値電流密度、直列抵抗および熱抵抗の低減効果が得られにくくなる。面積が２倍を超えると、しきい値電流の増加が顕著になり、動作電流が上昇する。
【0056】
バンクＢＫ１の長さＷａは、リッジＲＪの幅Ｗｆ以上であるのが望ましい。これにより、リッジＲＪの強度と同等以上のバンクＢＫ１の強度を確保することが可能となり、バンクＢＫ１が倒壊しにくくすることが可能となることから、バンクＢＫ１によってリッジＲＪを有効に保護させることができる。このとき、バンクＢＫ１の長さＷａは、バンクＢＫ１の自立性を確保するため、１．１μｍ以上であることが望ましく、好ましくは５μｍ以上とするのがよい。溝Ｍ１の幅Ｗｈは、前端面ＥＡ側の熱を放熱するのに十分な幅が得られるように、５μｍ以上であることが望ましい。溝Ｍ２の幅Ｗ１は、リッジＲＪの保護の有効性を確保するために、幅Ｗｆより狭くてもよい。
【0057】
実施例として、例えば、共振器長（Ｗｄ＋Ｗｅ＋Ｗｇ＋Ｗｉ）＝２０００μｍ、Ｗｆ＝３μｍ、Ｗｒ＝２μｍ、Ｗｄ＝Ｗｉ＝５０μｍ、Ｗｇ＝５００μｍ、Ｗｅ＝１４０μｍ、Ｗ１＝１０μｍ、Ｗｈ＝２０μｍ、Ｗａ＝１０μｍ、Ｗｃ＝４０μｍとすることができる。
【0058】
図３は、第２実施形態に係る半導体発光素子の構成を示す平面図、図４は、図３のＢ－Ｂ線に沿って切断して示す断面図である。なお、以下の説明では、図１および図２Ａから図２Ｃの構成と異なる部分について説明し、図１および図２Ａから図２Ｃの構成と同一部分については同一符号を付して説明を省略する。
【0059】
図３および図４において、半導体レーザ素子Ｚ２は、図１の半導体レーザ素子Ｚ１に溝Ｍ３が追加されている。溝Ｍ３は、溝Ｍ１の幅方向の内側に位置し、溝Ｍ３の深さは溝Ｍ１の深さより深い。例えば、図４に示すように、溝Ｍ３は活性層３を厚さ方向に貫通し、ｎ型半導体層２に達することができる。このとき、絶縁層５は、リッジＲＪおよびバンクＢＫ１、ＢＫ２の表面を覆うとともに、溝Ｍ１、Ｍ３の内面を覆うことができる。電極６は、溝Ｍ１だけでなく、溝Ｍ３にも埋め込まれる。
【0060】
このとき、発熱源ＲＨからの放熱経路ＫＨにおいて、電極６が埋め込まれた溝Ｍ３の位置では、バンクＢＫ１、ＢＫ２によって放熱が妨げられるのを防止できるだけでなく、ｎ型半導体層２によって放熱が妨げられるのを防止でき、発熱源ＲＨから電極６への放熱性をより一層向上させることができる。
【0061】
【0062】
図５は、第３実施形態に係る半導体発光素子の構成を示す平面図である。
図５において、半導体レーザ素子Ｚ３は、図１の半導体レーザ素子Ｚ１のバンクＢＫ１、ＢＫ２および溝Ｍ１の代わりにバンクＢＫ３および溝Ｍ４を備える。バンクＢＫ３は、リッジＲＪの幅方向にリッジＲＪと間隔を空けて前端面ＥＡ側から後端面ＥＢ側にかけて連続して設けられている。溝Ｍ１は、バンクＢＫ１、ＢＫ２を分離するようにリッジＲＪの幅方向に設けられていたが、溝Ｍ４は、リッジＲＪ側で開口するようにバンクＢＫ３に凹状に設けられている。このような構成でも、前端面ＥＡ側の放熱性を向上させることができる。
図５において、半導体レーザ素子Ｚ３は、図１の半導体レーザ素子Ｚ１のバンクＢＫ１、ＢＫ２および溝Ｍ１の代わりにバンクＢＫ３および溝Ｍ４を備える。バンクＢＫ３は、リッジＲＪの幅方向にリッジＲＪと間隔を空けて前端面ＥＡ側から後端面ＥＢ側にかけて連続して設けられている。溝Ｍ１は、バンクＢＫ１、ＢＫ２を分離するようにリッジＲＪの幅方向に設けられていたが、溝Ｍ４は、リッジＲＪ側で開口するようにバンクＢＫ３に凹状に設けられている。このような構成でも、前端面ＥＡ側の放熱性を向上させることができる。
【0063】
図６は、第４実施形態に係る半導体発光素子の構成を示す平面図である。
図６において、半導体レーザ素子Ｚ４は、図１の半導体レーザ素子Ｚ１のバンクＢＫ２の代わりにバンクＢＫ４、ＢＫ５および溝Ｍ５を備える。バンクＢＫ４、ＢＫ５は、リッジＲＪの幅方向にリッジＲＪと間隔を空けてｐ型半導体層４に凸状に設けられている。バンクＢＫ５は、後端面ＥＢ側に位置し、バンクＢＫ４は、バンクＢＫ１、ＢＫ５間に位置する。バンクＢＫ４、ＢＫ５間には、リッジＲＪの幅方向に延びる溝Ｍ５が設けられている。溝Ｍ５は、バンクＢＫ４、ＢＫ５を分離する。溝Ｍ５には電極６が埋め込まれる。このとき、電極６が埋め込まれた溝Ｍ５は、熱伝導率がバンクＢＫ１、ＢＫ４、ＢＫ５の熱伝導率よりも高い熱伝導部として用いることができる。
図６において、半導体レーザ素子Ｚ４は、図１の半導体レーザ素子Ｚ１のバンクＢＫ２の代わりにバンクＢＫ４、ＢＫ５および溝Ｍ５を備える。バンクＢＫ４、ＢＫ５は、リッジＲＪの幅方向にリッジＲＪと間隔を空けてｐ型半導体層４に凸状に設けられている。バンクＢＫ５は、後端面ＥＢ側に位置し、バンクＢＫ４は、バンクＢＫ１、ＢＫ５間に位置する。バンクＢＫ４、ＢＫ５間には、リッジＲＪの幅方向に延びる溝Ｍ５が設けられている。溝Ｍ５は、バンクＢＫ４、ＢＫ５を分離する。溝Ｍ５には電極６が埋め込まれる。このとき、電極６が埋め込まれた溝Ｍ５は、熱伝導率がバンクＢＫ１、ＢＫ４、ＢＫ５の熱伝導率よりも高い熱伝導部として用いることができる。
【0064】
ここで、後端面ＥＢ側の近い位置に電極６が埋め込まれた溝Ｍ５を設けることにより、後端面ＥＢ側の放熱性を向上させることができ、後端面ＥＢ側のＣＯＤを防止することができる。
【0065】
図７は、第５実施形態に係る半導体発光素子の構成を示す平面図である。
図７において、半導体レーザ素子Ｚ５は、図１の半導体レーザ素子Ｚ１のリッジＲＪの代わりにリッジＲＪ１、ＲＪ２を備える。リッジＲＪ１、ＲＪ２は、幅方向に並列に配置されている。各リッジＲＪ１、ＲＪ２は、リッジＲＪと同様に構成することができる。
図７において、半導体レーザ素子Ｚ５は、図１の半導体レーザ素子Ｚ１のリッジＲＪの代わりにリッジＲＪ１、ＲＪ２を備える。リッジＲＪ１、ＲＪ２は、幅方向に並列に配置されている。各リッジＲＪ１、ＲＪ２は、リッジＲＪと同様に構成することができる。
【0066】
また、各リッジＲＪ１、ＲＪ２の前端面ＥＡ１、ＥＡ２側には、リッジＲＪ１、ＲＪ２を挟む位置にバンクＢＫ６が設けられ、後端面ＥＢ１、ＥＢ２側には、リッジＲＪ１、ＲＪ２を挟む位置にバンクＢＫ７が設けられている。リッジＲＪ１、ＲＪ２は、溝Ｍ７にて分離され、リッジＲＪ１とバンクＢＫ６、ＢＫ７は、溝Ｍ８にて分離され、リッジＲＪ２とバンクＢＫ６、ＢＫ７は、溝Ｍ９にて分離されている。バンクＢＫ６、ＢＫ７間には、溝Ｍ６が設けられている。溝Ｍ６は、バンクＢＫ６、ＢＫ７を分離するようにリッジＲＪ１、ＲＪ２の幅方向に設けられている。溝Ｍ６～Ｍ９には、電極６が埋め込まれる。このとき、電極６が埋め込まれた溝Ｍ６は、熱伝導率がバンクＢＫ６、ＢＫ７の熱伝導率よりも高い熱伝導部として用いることができる。
【0067】
これにより、各前端面ＥＡ１、ＥＡ２側のリッジＲＪ１、ＲＪ２下の活性層３からの熱の放熱性を向上させることができ、単一チップから出射されるレーザ光のマルチビーム化および高出力化を図りつつ、ＣＯＤを抑制することができる。
【0068】
なお、図７では、半導体レーザ素子Ｚ５は、２つのリッジＲＪ１、ＲＪ２を備えた例を示したが、３つ以上のリッジを備えてもよい。
【0069】
図８は、第６実施形態に係る半導体発光素子の構成を示す平面図、図９Ａは、図８のＡ－Ａ線に沿って切断して示す断面図、図９Ｂは、図８のＢ－Ｂ線に沿って切断して示す断面図、図９Ｃは、図８のＣ－Ｃ線に沿って切断して示す断面図である。
【0070】
図８および図９Ａから図９Ｃにおいて、半導体レーザ素子Ｚ６は、図１の半導体レーザ素子Ｚ１の電流注入領域ＲＮの代わりに電流注入領域ＲＮ´を備える。このとき、図９Ｂおよび図９Ｃに示すように、絶縁層５には、電流注入領域ＲＮ´となる開口部７´が形成される。それ以外の点は、図１の半導体レーザ素子Ｚ１の構成と同様である。ここで、電流注入領域ＲＮ´の前端面ＥＡ側の端部は、溝Ｍ１よりも前端面ＥＡの近くに位置することができる。このとき、Ｗａ＞Ｗｃとすることができる。
【0071】
この構成では、リッジＲＪの幅方向に溝Ｍ２を介して電流注入領域ＲＮ´が隣接するように溝Ｍ１を配置することができる。このため、電流注入領域ＲＮ´を介して注入される電流による熱を、溝Ｍ１を介して効率的に逃がすことができる。
【0072】
図１０Ａは、第７実施形態に係る半導体発光素子の構成を示す平面図である。
図１０Ａにおいて、半導体レーザ素子Ｚ７は、図１の半導体レーザ素子Ｚ１のバンクＢＫ１、ＢＫ２および溝Ｍ１の代わりにバンクＢＫ１´、ＢＫ２´および溝Ｍ１´を備える。それ以外の点は、図１の半導体レーザ素子Ｚ１の構成と同様である。
図１０Ａにおいて、半導体レーザ素子Ｚ７は、図１の半導体レーザ素子Ｚ１のバンクＢＫ１、ＢＫ２および溝Ｍ１の代わりにバンクＢＫ１´、ＢＫ２´および溝Ｍ１´を備える。それ以外の点は、図１の半導体レーザ素子Ｚ１の構成と同様である。
【0073】
ここで、図１の半導体レーザ素子Ｚ１では、溝Ｍ１がバンクＢＫ１、ＢＫ２を分離するようにリッジＲＪの幅方向に平行で、且つストレート状に延びる。これに対して、図１０Ａの半導体レーザ素子Ｚ７では、溝Ｍ１´がバンクＢＫ１´、ＢＫ２´を分離するようにリッジＲＪの幅方向と斜めの方向にストレート状に延びる。溝Ｍ１´には電極６が埋め込まれる。このとき、電極６が埋め込まれた溝Ｍ１´は、熱伝導率がバンクＢＫ１´、ＢＫ２´の熱伝導率よりも高い熱伝導部として用いることができる。
【0074】
ここで、リッジＲＪの幅方向と斜めの方向に延びるように電極６が埋め込まれた溝Ｍ１´を設けることにより、バンクＢＫ１´、ＢＫ２´によるリッジＲＪの保護性能を低下させることなく、電極６が埋め込まれた溝Ｍ１´の面積を増大させることができ、前端面ＥＡ側の放熱性を向上させることができる。
【0075】
図１０Ｂは、第８実施形態に係る半導体発光素子の構成を示す平面図である。
図１０Ｂにおいて、半導体レーザ素子Ｚ８は、図１の半導体レーザ素子Ｚ１のバンクＢＫ１、ＢＫ２および溝Ｍ１の代わりにバンクＢＫ１´´、ＢＫ２´´および溝Ｍ１´´を備える。それ以外の点は、図１の半導体レーザ素子Ｚ１の構成と同様である。
図１０Ｂにおいて、半導体レーザ素子Ｚ８は、図１の半導体レーザ素子Ｚ１のバンクＢＫ１、ＢＫ２および溝Ｍ１の代わりにバンクＢＫ１´´、ＢＫ２´´および溝Ｍ１´´を備える。それ以外の点は、図１の半導体レーザ素子Ｚ１の構成と同様である。
【0076】
ここで、図１の半導体レーザ素子Ｚ１では、溝Ｍ１がバンクＢＫ１、ＢＫ２を分離するようにリッジＲＪの幅方向に平行で、且つストレート状に延びる。これに対して、図１０Ｂの半導体レーザ素子Ｚ８では、溝Ｍ１´´がバンクＢＫ１´´、ＢＫ２´´を分離するように凹凸形状を伴ってリッジＲＪの幅方向に延びる。溝Ｍ１´´には電極６が埋め込まれる。このとき、電極６が埋め込まれた溝Ｍ１´´は、熱伝導率がバンクＢＫ１´´、ＢＫ２´´の熱伝導率よりも高い熱伝導部として用いることができる。
【0077】
ここで、凹凸形状を伴ってリッジＲＪの幅方向に延びるように電極６が埋め込まれた溝Ｍ１´´を設けることにより、バンクＢＫ１´´、ＢＫ２´´によるリッジＲＪの保護性能を低下させることなく、電極６が埋め込まれた溝Ｍ１´´の面積を増大させることができ、前端面ＥＡ側の放熱性を向上させることができる。
【0078】
【0079】
図１１および図１２において、半導体レーザ素子Ｚ９は、図３の半導体レーザ素子Ｚ２に溝Ｍ３´が追加されている。溝Ｍ３´は、溝Ｍ２の前端面ＥＡ側の内側に位置し、溝Ｍ３´の深さは溝Ｍ２の深さより深い。例えば、図１２に示すように、溝Ｍ３´は活性層３を厚さ方向に貫通し、ｎ型半導体層２に達することができる。このとき、溝Ｍ３、Ｍ３´の深さは同一とすることができる。絶縁層５は、リッジＲＪおよびバンクＢＫ１、ＢＫ２の表面を覆うとともに、溝Ｍ１、Ｍ３、Ｍ３´の内面を覆うことができる。電極６は、溝Ｍ１だけでなく、溝Ｍ３、Ｍ３´にも埋め込まれる。
【0080】
このとき、電極６が埋め込まれた溝Ｍ３´の位置では、溝Ｍ３´に埋め込まれた電極６を介して発熱源ＲＨからの熱を放熱させることができ、発熱源ＲＨから電極６への放熱性をより一層向上させることができる。
【0081】
【0082】
図１３Ａ１から図１３Ａ４は、第１０実施形態に係る半導体発光素子の製造方法の一例を図１のＡ－Ａ線に沿って切断して示す断面図、図１３Ｂ１から図１３Ｂ４は、第１０実施形態に係る半導体発光素子の製造方法の一例を図１のＢ－Ｂ線に沿って切断して示す断面図である。
【0083】
図１３Ａ１および図１３Ｂ１において、エピタキシャル成長を行うことにより、ｎ型半導体層２、活性層３およびｐ型半導体層４をｎ型半導体基板１上に順次積層する。なお、ｐ型半導体層４には、ｐ型ＡｌＧａＩｎＰ第１クラッド層４Ａ、ｐ型ＧａＩｎＰエッチストップ層４Ｂおよびｐ型ＡｌＧａＩｎＰ第２クラッド層４Ｃを形成することができる。ｐ型ＧａＩｎＰエッチストップ層４Ｂは、ｐ型ＡｌＧａＩｎＰ第１クラッド層４Ａおよびｐ型ＡｌＧａＩｎＰ第２クラッド層４Ｃよりもエッチングレートが小さい。
【0084】
次に、図１３Ａ２および図１３Ｂ２に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、ｐ型ＡｌＧａＩｎＰ第２クラッド層４Ｃをパターニングし、リッジＲＪおよびバンクＢＫ１、ＢＫ２をｐ型ＡｌＧａＩｎＰ第１クラッド層４Ａ上に形成する。このとき、ｐ型ＡｌＧａＩｎＰ第２クラッド層４Ｃの深さ方向のエッチングは、ｐ型ＧａＩｎＰエッチストップ層４Ｂの位置でストップさせることができ、リッジＲＪおよびバンクＢＫ１、ＢＫ２の高さをｐ型ＡｌＧａＩｎＰ第２クラッド層４Ｃの厚みで規定することができる。
ここで、リッジＲＪとバンクＢＫ１、ＢＫ２との間の溝Ｍ２を形成するためのｐ型ＡｌＧａＩｎＰ第２クラッド層４Ｃのエッチング時に、図１の溝Ｍ１を形成することができ、工程数の増大を防止することができる。
ここで、リッジＲＪとバンクＢＫ１、ＢＫ２との間の溝Ｍ２を形成するためのｐ型ＡｌＧａＩｎＰ第２クラッド層４Ｃのエッチング時に、図１の溝Ｍ１を形成することができ、工程数の増大を防止することができる。
【0085】
次に、図１３Ａ３および図１３Ｂ３に示すように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）などの方法により、シリコン酸化膜、シリコン窒化膜などからなる絶縁層５をリッジＲＪおよびバンクＢＫ１、ＢＫ２の表面およびｐ型ＧａＩｎＰエッチストップ層４Ｂ上に形成する。
【0086】
次に、図１３Ａ４および図１３Ｂ４に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより絶縁層５をパターニングし、図２Ｃの開口部７を絶縁層５に形成する。そして、スパッタまたは蒸着などの方法を用いることにより、開口部７を介してリッジＲＪに接続されるとともに、溝Ｍ１、Ｍ２に埋め込まれた電極６を絶縁層５上に形成する。
このとき、絶縁層５上に電極６を堆積させることで、開口部７を介して電極６をリッジＲＪに接続させることが可能となるとともに、溝Ｍ１、Ｍ２に電極６を埋め込むことができ、工程数の増大を防止することができる。
このとき、絶縁層５上に電極６を堆積させることで、開口部７を介して電極６をリッジＲＪに接続させることが可能となるとともに、溝Ｍ１、Ｍ２に電極６を埋め込むことができ、工程数の増大を防止することができる。
【符号の説明】
【0087】
１ ｎ型半導体基板
２ ｎ型半導体層
３ 活性層
４ ｐ型半導体層
５ 絶縁層
６ 電極
ＲＪ リッジ
ＲＮ 電流注入領域
ＢＫ１、ＢＫ２ バンク
Ｍ１、Ｍ２ 溝
２ ｎ型半導体層
３ 活性層
４ ｐ型半導体層
５ 絶縁層
６ 電極
ＲＪ リッジ
ＲＮ 電流注入領域
ＢＫ１、ＢＫ２ バンク
Ｍ１、Ｍ２ 溝
【図1】
【図2A】
【図2B】
【図2C】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図11】
【図12】
【図13A1】
【図13B1】
【図13A2】
【図13B2】
【図13A3】
【図13B3】
【図13A4】
【図13B4】