特開 2022-180876 回路構成体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022180876

(43)【公開日】2022-12-07

(54)【発明の名称】回路構成体

(51)【国際特許分類】

   H05K 1/02 20060101AFI20221130BHJP

   H01L 25/18 20060101ALI20221130BHJP

【ＦＩ】

H05K1/02 P

H01L25/04 Z

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2021087611

(22)【出願日】2021-05-25

(71)【出願人】

【識別番号】395011665

【氏名又は名称】株式会社オートネットワーク技術研究所

(71)【出願人】

【識別番号】000183406

【氏名又は名称】住友電装株式会社

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(74)【代理人】

【識別番号】100117662

【弁理士】

【氏名又は名称】竹下 明男

(74)【代理人】

【識別番号】100103229

【弁理士】

【氏名又は名称】福市 朋弘

(72)【発明者】

【氏名】内田 幸貴

【テーマコード（参考）】

5E338

【Ｆターム（参考）】

5E338AA01

5E338AA02

5E338AA03

5E338AA12

5E338BB05

5E338BB75

5E338CC01

5E338CC04

5E338CC08

5E338CD33

5E338EE02

(57)【要約】

【課題】損失及び発熱を抑制しつつ電流検知部が回路構成体に組み込まれることができる技術を提供することを目的とする。
【解決手段】回路構成体１０は、導電部２０と、前記導電部２０に実装されて、前記導電部２０の通電のオンオフを切り替える半導体スイッチング素子３０と、前記半導体スイッチング素子３０を制御する制御部４２と、前記制御部４２が実装された基板４１とを含む制御基板４０と、前記導電部２０の電流によって生じる磁気に基づいて前記導電部２０の電流値を検知する少なくとも１つの磁気センサ５０と、を備える。前記磁気センサ５０は、前記基板４１における前記導電部２０と対向するように配置された部分に実装されている。
【選択図】図２

【特許請求の範囲】

【請求項1】

導電部と、
前記導電部に実装されて、前記導電部の通電のオンオフを切り替える半導体スイッチング素子と、
前記半導体スイッチング素子を制御する制御部と、前記制御部が実装された基板とを含む制御基板と、
前記導電部の電流によって生じる磁気に基づいて前記導電部の電流値を検知する少なくとも１つの磁気センサと、
を備え、
前記磁気センサは、前記基板における前記導電部と対向するように配置された部分に実装されている、回路構成体。

【請求項2】

請求項１に記載の回路構成体であって、
前記基板における前記磁気センサが実装された部分と前記導電部との間隔が、前記導電部における前記半導体スイッチング素子が実装された部分と前記基板との間隔よりも小さい、回路構成体。

【請求項3】

請求項１又は請求項２に記載の回路構成体であって、
前記制御部に供給される電源が、前記磁気センサに供給される、回路構成体。

【請求項4】

請求項１から請求項３のいずれか１項に記載の回路構成体であって、
前記導電部と前記磁気センサとの対向部分において、前記導電部及び前記磁気センサの両側方を覆う第１側方シールド部及び第２側方シールド部を備える、回路構成体。

【請求項5】

請求項４に記載の回路構成体であって、
前記第１側方シールド部と、前記第２側方シールド部と、前記第１側方シールド部及び前記第２側方シールド部をつなぐ連結部とを有するシールド部材が設けられている、回路構成体。

【請求項6】

請求項１から請求項５のいずれか１項に記載の回路構成体であって、
前記導電部と前記磁気センサとの対向部分において、前記導電部の外側に前記導電部と対向するように配置された第１外側シールド部と、
前記導電部と前記磁気センサとの対向部分において、前記基板の外側に前記基板と対向するように配置された第２外側シールド部と、を備える、回路構成体。

【請求項7】

請求項１から請求項６のいずれか１項に記載の回路構成体であって、
前記導電部の電流値を差動検出するための第１磁気センサ及び第２磁気センサが設けられている、回路構成体。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、回路構成体に関する。

【背景技術】

【0002】

特許文献１は、ＦＥＴ（電界効果トランジスタ）によって、導電部材の通電状態を制御する回路構成体を開示している。当該回路構成体において、ＦＥＴが導電部材に支持されており、ＦＥＴを制御するための基板が導電部材から離れて配置されている。ＦＥＴにおける一部の端子が導電部材に接続され、他の一部の端子が基板と接続されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１７－９２０９０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載されたような回路構成体に、導電部材の電流値を検知する電流検知部が組み込まれる場合に、損失及び発熱が抑制されることが望まれている。

【0005】

そこで、損失及び発熱を抑制しつつ電流検知部が回路構成体に組み込まれることができる技術を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の回路構成体は、導電部と、前記導電部に実装されて、前記導電部の通電のオンオフを切り替える半導体スイッチング素子と、前記半導体スイッチング素子を制御する制御部と、前記制御部が実装された基板とを含む制御基板と、前記導電部の電流によって生じる磁気に基づいて前記導電部の電流値を検知する少なくとも１つの磁気センサと、を備え、前記磁気センサは、前記基板における前記導電部と対向するように配置された部分に実装されている、回路構成体である。

【発明の効果】

【0007】

本開示によれば、損失及び発熱を抑制しつつ電流検知部が回路構成体に組み込まれることができる。

【図面の簡単な説明】

【0008】

【図1】図１は実施形態１にかかる回路構成体を示す概略平面図である。

【図2】図２は実施形態１にかかる回路構成体を示す概略側面図である。

【図3】図３は実施形態１にかかる回路構成体を示す概略正面図である。

【図4】図４は図１のＩＶ－ＩＶ線に沿った断面図である。

【図5】図５は回路構成体における電力線の経路を示す概略ブロック図である。

【図6】図６は実施形態２にかかる回路構成体を示す概略側面図である。

【図7】図７は実施形態３にかかる回路構成体を示す概略側面図である。

【図8】図８は実施形態３にかかる回路構成体を示す概略断面図である。

【図9】図９は実施形態４にかかる回路構成体を示す概略側面図である。

【図10】図１０は実施形態４にかかる回路構成体を示す概略断面図である。

【図11】図１１は実施形態５にかかる回路構成体を示す概略側面図である。

【図12】図１２は差動検出部の機能構成図である。

【図13】図１３は第１磁気センサ及び第２磁気センサの配置例の変形例を示す概略正面図である。

【図14】図１４は第１磁気センサ及び第２磁気センサの配置例の別の変形例を示す概略正面図である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

本開示の回路構成体は、次の通りである。

【0011】

（１）導電部と、前記導電部に実装されて、前記導電部の通電のオンオフを切り替える半導体スイッチング素子と、前記半導体スイッチング素子を制御する制御部と、前記制御部が実装された基板とを含む制御基板と、前記導電部の電流によって生じる磁気に基づいて前記導電部の電流値を検知する少なくとも１つの磁気センサと、を備え、前記磁気センサは、前記基板における前記導電部と対向するように配置された部分に実装されている、回路構成体である。電流検知部として磁気センサが設けられることによって、測定対象の電流が電流検知部に流れることが抑制される。これにより、損失及び発熱を抑制しつつ、電流検知部が回路構成体に組み込まれることができる。

【0012】

（２）（１）の回路構成体において、前記基板における前記磁気センサが実装された部分と前記導電部との間隔が、前記導電部における前記半導体スイッチング素子が実装された部分と前記基板との間隔よりも小さくてもよい。これにより、磁場のより大きい導電部の近くに磁気センサが配置されることができることによって、磁気センサによる検知精度の向上が図られる。また、基板が半導体スイッチング素子と離れて配置されることができることによって、制御部が半導体スイッチング素子の熱の影響を受けにくくなる。

【0013】

（３）（１）又は（２）の回路構成体において、前記制御部に供給される電源が、前記磁気センサに供給されてもよい。これにより、磁気センサの電源用の配線を簡略化できる。

【0014】

（４）（１）から（３）のいずれか１つの回路構成体において、前記導電部と前記磁気センサとの対向部分において、前記導電部及び前記磁気センサの両側方を覆う第１側方シールド部及び第２側方シールド部を備えてもよい。これにより、磁気センサによる検知結果にノイズがのることを第１側方シールド部及び第２側方シールド部が抑制できることによって、磁気センサの検知精度の向上が図られる。

【0015】

（５）（４）の回路構成体において、前記第１側方シールド部と、前記第２側方シールド部と、前記第１側方シールド部及び前記第２側方シールド部をつなぐ連結部とを有するシールド部材が設けられていてもよい。これにより、磁気センサによる検知結果にノイズがのることをシールド部材が抑制できることによって、磁気センサの検知精度の向上が図られる。

【0016】

（６）（１）から（５）のいずれか１つの回路構成体において、前記導電部と前記磁気センサとの対向部分において、前記導電部の外側に前記導電部と対向するように配置された第１外側シールド部と、前記導電部と前記磁気センサとの対向部分において、前記基板の外側に前記基板と対向するように配置された第２外側シールド部と、を備えてもよい。これにより、磁気センサによる検知結果にノイズがのることを第１外側シールド部及び第２外側シールド部が抑制できることによって、磁気センサの検知精度の向上が図られる。

【0017】

（７）（１）から（６）のいずれか１つの回路構成体において、前記導電部の電流値を差動検出するための第１磁気センサ及び第２磁気センサが設けられていてもよい。これにより、第１磁気センサ及び第２磁気センサそれぞれの検知結果にノイズがのった場合でも、第１磁気センサ及び第２磁気センサの検知結果に基づいた差動検出がなされることによって、当該ノイズを打ち消すことができ、検知精度の向上が図られる。

【0018】

［本開示の実施形態の詳細］
本開示の回路構成体の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

【0019】

［実施形態１］
以下、実施形態１にかかる回路構成体について説明する。図１は実施形態１にかかる回路構成体１０を示す概略平面図である。図２は実施形態１にかかる回路構成体１０を示す概略側面図である。図３は実施形態１にかかる回路構成体１０を示す概略正面図である。図４は図１のＩＶ－ＩＶ線に沿った断面図である。図５は回路構成体１０における電力線の経路を示す概略ブロック図である。

【0020】

回路構成体１０は、例えば、車両において比較的大きな電流が流れる導電経路に設けられて、当該導電経路のスイッチング装置として機能する。導電経路は、例えば、電気自動車又はハイブリッド自動車等におけるバッテリからモータへ電力供給がなされる経路である。回路構成体１０は、導電部２０と半導体スイッチング素子３０と制御基板４０と磁気センサ５０とを備える。ここでは回路構成体１０は、接続用基板６０及び筐体７０をさらに備える。

【0021】

導電部２０は、第１バスバー２１及び第２バスバー２２を備える。第１バスバー２１及び第２バスバー２２は、例えば金属製であり、矩形板状に形成されている。第１バスバー２１の一端部及び第２バスバー２２の一端部のうちいずれか一方が入力部とされ、他方が出力部とされる。第１バスバー２１の一端部及び第２バスバー２２の一端部には、それぞれボルトが設けられてもよい。各バスバー２１、２２は、ボルトを介して、外部の配線部材の端部に設けられた端子５４と接続されてもよい。第１バスバー２１の他端部及び第２バスバー２２の他端部が、半導体スイッチング素子３０を介して電気的に接続される。

【0022】

本例の導電部２０は、介在導電部２３をさらに備える。介在導電部２３は、第１バスバー２１及び第２バスバー２２に電流Ｉが流れる経路に沿って、第１バスバー２１及び第２バスバー２２の間に介在する。第１バスバー２１及び第２バスバー２２は、介在導電部２３を介して電気的に接続される。介在導電部２３は、バスバーなどであってもよい。介在導電部２３は回路基板における導電路であってもよい。もっとも、介在導電部２３は省略されてもよい。第１バスバー２１及び第２バスバー２２は、介在導電部２３を介さずに電気的に接続されてもよい。

【0023】

半導体スイッチング素子３０は、導電部２０に実装される。半導体スイッチング素子３０は、導電部２０の通電のオンオフを切り替える。半導体スイッチング素子３０は、素子本体３１と端子とを含む。素子本体３１は、例えば扁平な直方体状に形成されている。半導体スイッチング素子３０における端子として、第１端子３２、第２端子３３及び第３端子３４が設けられる。本例では、第１端子３２は素子本体３１の下面に設けられる。第２端子３３及び第３端子３４は素子本体３１の側面に設けられる。以下では、半導体スイッチング素子３０がＦＥＴ３０であるものとして説明される。この場合、第１端子３２及び第２端子３３のいずれか一方がドレイン端子であり、他方がソース端子である。また、第３端子３４が、ゲート端子である。

【0024】

ここでは第１バスバー２１及び第２バスバー２２のそれぞれにＦＥＴ３０が実装されている。第１バスバー２１に実装されたＦＥＴ３０Ａにおいて、第１端子３２が第１バスバー２１に接続され、第２端子３３が介在導電部２３に接続されている。第２バスバー２２に実装されたＦＥＴ３０Ｂにおいて、第１端子３２が第２バスバー２２に接続され、第２端子３３が介在導電部２３に接続されている。ＦＥＴ３０ＡとＦＥＴ３０Ｂとは、第１バスバー２１及び第２バスバー２２間に流れる電流Ｉの向きに沿って、互いに逆向きに実装されている。これにより、導電部２０に流れる電流Ｉが大電流であっても、より確実に導電部の通電をオフできる。ＦＥＴ３０Ａの第３端子３４及びＦＥＴ３０Ｂの第３端子３４は、接続用基板６０に接続されている。

【0025】

なお、導電部２０においてＦＥＴ３０が実装される面は任意である。図３に示す例では、導電部２０のうち基板４１を向く面にＦＥＴ３０が実装されているが、これとは反対側の面にＦＥＴ３０が実装されていてもよい。また、各端子５４とその接続先との電気的な接続態様は、適宜設定可能であり、例えば半田などによって接続されてもよい。

【0026】

制御基板４０は、半導体スイッチング素子３０のオンオフを制御する。制御基板４０は、基板４１と制御部４２とを含む。制御基板４０には外部接続用コネクタ４３が設けられる。

【0027】

基板４１は矩形状をなす。基板４１は、絶縁部及び導電路を有する。基板４１は、導電路が絶縁部の片面のみに設けられた片面基板であってもよい。基板４１は、導電路が絶縁部の両面に設けられた両面基板であってもよい。基板４１は、導電路が絶縁部の両面及び内部に３層以上設けられた多層基板であってもよい。基板４１は、曲げ困難な剛性を有するリジッド基板である。基板４１は、曲げ容易な剛性を有するフレキシブル基板であってもよい。基板４１には、制御部４２及び外部接続用コネクタ４３が実装されている。基板４１には、基板接続用コネクタ６２との接続部が設けられる。基板４１には、ネジ止め用の挿通孔４１ｈが形成されている。基板４１の下面と導電部２０の上面とは、間隔を隔てて対向する。基板４１と導電部２０とは互いに平行である。基板４１は、ＦＥＴ３０の素子本体３１と接していない。

【0028】

基板４１の大きさ及び導電部２０と基板４１とが対向する領域の大きさは任意である。図１に示す例では、基板４１は第１バスバー２１の一端部及び第２バスバー２２の一端部を除く部分と対向する。基板４１の一部は、第１バスバー２１の他端部及び第２バスバー２２の他端部の外にはみ出し、導電部２０と対向していない。基板４１のうち導電部２０と対向していない部分に、接続用基板６０との接続部及び外部接続用コネクタ４３が設けられている。

【0029】

制御部４２は、半導体スイッチング素子３０を制御する。制御部４２は、例えばマイクロプロセッサなどの制御素子と駆動回路とを含む。制御部４２及び外部接続用コネクタ４３が、基板４１の導電路を介して電気的に接続されている。制御部４２には、外部接続用コネクタ４３を介して電源が供給される。また、制御部４２は、外部接続用コネクタ４３を介して車両に搭載される電子制御ユニット（ＥＣＵ）などの上位制御部と接続される。制御素子は、外部接続用コネクタ４３を介してＥＣＵと通信する。また、制御素子は、ＦＥＴ３０のオンオフを切り替えるための制御信号を駆動回路へ出力する。駆動回路は、制御素子から入力された制御信号に応じて、ＦＥＴ３０のオンオフを切り替えるための電圧をＦＥＴ３０のゲート端子に印加する。

【0030】

磁気センサ５０は、導電部２０の電流Ｉによって生じる磁気に基づいて導電部２０の電流Ｉの値を検知する。磁気センサ５０は、予め定められた感度軸５２ａに沿って通過する磁束を最も高い感度で計測する。本例の磁気センサ５０は、導電部２０を囲むコアを有しない、いわゆるコアレスタイプの磁気センサ５０である。磁気センサ５０は、磁気検知素子５２（磁電変換素子ともいう）を含む。磁気検知素子５２は、ホール素子又は磁気抵抗（ＭＲ）素子などであってもよい。磁気検知素子５２は、感度軸５２ａの方向に沿った磁場Ｂを感知し、当該磁場Ｂをセンサ電圧などのセンサ信号に変換し、当該センサ信号を出力する。磁気センサ５０は、磁気検知素子５２からの出力信号を増幅するアンプ５３等を含んでもよい。磁気センサ５０は、磁気検知素子５２からの出力信号に基づいて導電部２０に流れる電流Ｉの値を算出する信号処理回路を含んでいてもよい。また、磁気センサ５０は、磁気センサ５０から出力される信号、磁気センサ５０に入力される信号を、アナログ信号とデジタル信号との間で変換する変換回路を含んでもよい。

【0031】

本例の磁気センサ５０は、磁気検知素子５２及びアンプ５３等を含む回路がパッケージングされて、集積回路（ＩＣ）チップとして構成されている。磁気センサ５０は、センサ本体５１と端子５４とを有する。センサ本体５１は、磁気検知素子５２及びアンプ５３等を有する。もっとも、磁気センサ５０としてセンサＩＣが用いられる必要はなく、磁気検知素子５２、アンプ５３等を含む回路が、基板４１上に実装されてもよい。

【0032】

ここでは磁気センサ５０は１つのみ設けられている。磁気センサ５０は複数設けられていてもよい。磁気センサ５０は少なくとも１つ設けられているとよい。磁気センサ５０は、基板４１のうち導電部２０と対向するように配置された部分に実装されている。基板４１のうち磁気センサ５０が実装された部分をセンサ実装領域４１ａと称することがある。

【0033】

磁気センサ５０は、導電部２０と非接触となるように導電部２０と間隔をあけて配置されると良い。ここでは磁気センサ５０は、第１バスバー２１の電流Ｉを検知するため、第１バスバー２１と対向するように配置される。第１バスバー２１のうち入力部又は出力部とされる一端部が外部接続領域２１ａとされる。また、第１バスバー２１のうち半導体スイッチング素子３０が実装される他端部がスイッチ実装領域２１ｂとされる。第１バスバー２１のうち外部接続領域２１ａとスイッチ実装領域２１ｂとの間の部分に、磁気センサ５０が対向配置される。第１バスバー２１のうち磁気センサ５０が対向配置される部分が検知対象領域２１ｃとされる。

【0034】

ここでは制御部４２に供給される電源が、磁気センサ５０に供給される。例えば制御部４２は、外部接続用コネクタ４３及びこれに接続されるワイヤハーネスなどを介して、図５に示されるように外部の電源Ｓ（例えば車載バッテリ）と接続される。外部接続用コネクタ４３に入力される電源を用いて、制御部４２の制御素子及び駆動回路が駆動する。外部接続用コネクタ４３に入力される電源が基板４１上で分電されて磁気センサ５０に供給される。基板４１には、外部接続用コネクタ４３に入力される電源を制御部４２と磁気センサ５０とに分電する電源分配回路が設けられる。なお、基板４１には、外部接続用コネクタ４３に入力される電源電圧を降圧するためのＤＣ－ＤＣコンバータが設けられてもよい。外部接続用コネクタ４３に入力される電源電圧が予め降圧されていてもよい。

【0035】

基板４１において磁気センサ５０が実装される面は任意である。図３に示す例では、基板４１のうち導電部２０を向く面に磁気センサ５０が実装されているが、これとは反対側の面に磁気センサ５０が実装されていてもよい。同様に、基板４１において制御部４２及び外部接続用コネクタ４３が実装される面についても任意である。

【0036】

磁気センサ５０は、センサ制御部９０（図１２参照）によって制御される。センサ制御部９０は、磁気センサ５０の全体動作を制御する。センサ制御部９０は、例えば演算回路９１及び記憶回路９２を含む。演算回路９１は、例えばマイクロプロセッサで構成され、記憶回路９２に格納されたデータ及びプログラムを読み出して種々の演算処理を行い、各種の機能を実現する。記憶回路９２は、センサ制御部９０の機能を実現するために必要なプログラム及びデータを記憶する記憶媒体であり、例えばフラッシュメモリで構成される。なお、センサ制御部９０は、所定の機能を実現するように設計された専用の電子回路や再構成可能な電子回路などのハードウェア回路であってもよい。

【0037】

センサ制御部９０は、制御部４２とは別に基板４１に設けられてもよい。制御部４２が、センサ制御部９０を兼ねてもよい。センサ制御部９０は、回路構成体１０の外部に設けられてもよい。例えば、センサ制御部９０は、外部接続用コネクタ４３を介して接続されるＥＣＵなどであってもよい。

【0038】

接続用基板６０は、第３端子３４と制御部４２とを接続するための回路基板である。接続用基板６０は、上記基板４１と同様に絶縁部及び導電路を有する。接続用基板６０の導電路には、第３端子３４が電気的に接続される。接続用基板６０には、基板接続用コネクタ６２が実装される。基板４１と接続用基板６０とが、基板接続用コネクタ６２を介して電気的に接続されている。制御部４２と第３端子３４とが、基板４１に設けられた導電路、基板接続用コネクタ６２及び接続用基板６０に設けられた導電路などを介して電気的に接続されている。なお、第３端子３４と制御部４２との接続に、接続用基板６０が用いられていなくてもよい。例えば、第３端子３４が棒状のバスバーに接続され、棒状のバスバーが基板４１に接続されてもよい。

【0039】

筐体７０は、収容本体７１とカバー７２とを含む。導電部２０、制御基板４０及び接続用基板６０は、所定の電気的な接続箇所以外で互いに絶縁された状態で収容本体７１に支持される。例えば、収容本体７１には、導電部２０及び接続用基板６０を収める溝が形成される。また、収容本体７１には、基板４１を支持するボス７１ａが形成される。ボス７１ａは３つ以上設けられるとよい。各ボス７１ａは、収容本体７１に収容された導電部２０よりも上方に向けて延びる。これにより、導電部２０と基板４１とが間隔をあけて対向することができる。各ボス７１ａには、ネジ穴が形成されている。基板４１がボス７１ａに支持されつつ各挿通孔４１ｈが対応するボス７１ａのネジ穴と連通した状態で、ネジ７３が締められることによって、基板４１が収容本体７１に固定される。この際、基板４１は、基板接続用コネクタ６２を介して接続用基板６０と電気的に接続されるようにして収容本体７１に取付けられる。これにより、制御部４２とＦＥＴ３０における第３端子３４とが電気的に接続される。

【0040】

カバー７２は、収容本体７１の一部を覆う。収容本体７１及びカバー７２に覆われる空間に、導電部２０の一部、ＦＥＴ３０、制御基板４０、磁気センサ５０及び接続用基板６０が収容される。第１バスバー２１の一端部（外部接続領域２１ａ）及び第２バスバー２２の一端部は、カバー７２の外方に延びる。第１バスバー２１の一端部（外部接続領域２１ａ）及び第２バスバー２２の一端部は、カバー７２に覆われずに露出する。

【0041】

＜効果等＞
本開示の回路構成体１０によると、電流検知部として磁気センサ５０が設けられることによって、損失及び発熱を抑制しつつ、電流検知部が回路構成体１０に組み込まれることができる。より詳細には、例えば、電流検知部として、シャント抵抗が組み込まれた場合、測定対象の電流Ｉがシャント抵抗に流れることによって、シャント抵抗における損失、発熱等が大きくなる恐れがある。これに対して、電流検知部として磁気センサ５０が設けられると、導電部２０の電流Ｉが電流検知部に流れることが抑制されることにより、損失及び発熱を抑制できる。

【0042】

また、磁気センサ５０が導電部２０と非接触で導電部２０の電流Ｉの値を検知可能である。これにより、導電部２０と電流検知部との絶縁が省略又は簡略化されることができる。

【0043】

また、電流検知部として、シャント抵抗が組み込まれた場合、シャント抵抗と接続される配線部材の引き回しによって、コストアップ要因となり得る。これに対して、回路構成体１０では、基板４１に磁気センサ５０が実装されていることによって、磁気センサ５０のための配線を簡略化できる。また、磁気センサ５０が制御基板４０の基板４１に実装されていることによって、磁気センサ５０を実装するために別途基板４１を設けずに済む。これにより、電流検知部が設けられることによるコストアップを抑制できる。

【0044】

また、制御部４２に供給される電源が、磁気センサ５０に供給される。これにより、磁気センサ５０の電源用の配線を簡略化できる。また、磁気センサ５０の電源用の配線部材を別途設けずに済む。

【0045】

［実施形態２］
実施形態２にかかる回路構成体について説明する。図６は実施形態２にかかる回路構成体１１０を示す概略側面図である。なお、本実施形態の説明において、これまで説明したものと同様構成要素については同一符号を付してその説明を省略する。以下の各実施形態及び各変形例の説明においても同様である。

【0046】

回路構成体１１０において、基板４１のうちセンサ実装領域４１ａと導電部２０のうち検知対象領域２１ｃとの間隔Ｄ１が、導電部２０のうちスイッチ実装領域２１ｂと基板４１のうち半導体スイッチング素子３０と対向する部分との間隔Ｄ２よりも小さい。これにより、磁場Ｂのより大きい導電部２０の近くに磁気センサ５０が配置されることができることによって、磁気センサ５０による検知精度の向上が図られる。また、制御基板４０が、半導体スイッチング素子３０と離れて配置されることができることによって、制御部４２が半導体スイッチング素子３０の熱の影響を受けにくくなる。

【0047】

導電部２０と基板４１との間隔は、間隔変更部２１ｄによって変更される。本例では、当該間隔変更部２１ｄが、導電部２０に設けられている。より詳細には、第１バスバー１２１の一端部が他端部よりも基板４１に近づくように、第１バスバー１２１の中間部が曲がっている。第１バスバー１２１のうちこの厚み方向に曲がっている部分が間隔変更部２１ｄとされる。間隔変更部２１ｄは、外部接続領域２１ａとスイッチ実装領域２１ｂとの間に設けられている。間隔変更部２１ｄは、検知対象領域２１ｃとスイッチ実装領域２１ｂとの間に設けられている。外部接続領域２１ａと検知対象領域２１ｃとは同じ高さである。外部接続領域２１ａが検知対象領域２１ｃよりも下方に位置するように、第１バスバー１２１が外部接続領域２１ａと検知対象領域２１ｃとの間で曲がっていてもよい。第１バスバー１２１の一端部（外部接続領域２１ａ）と第２バスバー２２の一端部とは同じ高さであってもよいし、異なる高さであってもよい。

【0048】

もっとも、間隔変更部２１ｄが、導電部２０に設けられていることは必須の構成ではない。間隔変更部は、基板４１に設けられていてもよい。間隔変更部が基板４１に設けられる場合、基板４１が部分的に積層されるなどして底上げされた部分が間隔変更部とされてもよい。

【0049】

［実施形態３］
実施形態３にかかる回路構成体について説明する。図７は実施形態３にかかる回路構成体２１０を示す概略側面図である。図８は実施形態３にかかる回路構成体２１０を示す概略断面図である。

【0050】

回路構成体２１０は、第１側方シールド部８１及び第２側方シールド部８２を備える。導電部２０と磁気センサ５０との対向部分において、第１側方シールド部８１及び第２側方シールド部８２が、導電部２０及び磁気センサ５０の両側方を覆う。これにより、磁気センサ５０による検知結果にノイズがのることを第１側方シールド部８１及び第２側方シールド部８２が抑制できることによって、磁気センサ５０の検知精度の向上が図られる。

【0051】

本例では、第１側方シールド部８１及び第２側方シールド部８２を有する１つのシールド部材８０が設けられる。これにより、磁気センサ５０による検知結果にノイズがのることをシールド部材８０が抑制できることによって、磁気センサ５０の検知精度の向上が図られる。第１側方シールド部８１及び第２側方シールド部８２は、１つのシールド部材８０の一部である。シールド部材８０は、第１側方シールド部８１及び第２側方シールド部８２をつなぐ連結部８３を有する。連結部８３は、導電部２０の外側に設けられる。

【0052】

本例では、シールド部材８０をインサート物として、収容本体７１がインサートモールド成形されている。これにより、シールド部材８０が収容本体７１の所定の位置に設けられる。また、収容本体７１によってシールド部材８０と導電部２０とが絶縁されることができる。連結部８３が収容本体７１に埋まっている。第１側方シールド部８１及び第２側方シールド部８２は、収容本体７１から延び出ている。第１側方シールド部８１及び第２側方シールド部８２は、収容本体７１に埋まっていてもよい。

【0053】

シールド部材８０及び収容本体７１は互いに別に成形された部材であってもよい。収容本体７１にシールド部材８０が後付けされる。この場合、収容本体７１とは別の絶縁部材によって、シールド部材８０と導電部２０とが絶縁されてもよい。

【0054】

本例では、第１側方シールド部８１及び第２側方シールド部８２の少なくとも一方（ここでは第１側方シールド部８１）が基板４１を貫通している。基板４１には、第１側方シールド部８１を貫通させるための凹部４１ｂが設けられている。これにより、基板４１が収容本体７１に固定される前に予めシールド部材８０が収容本体７１に設けられていても、第１側方シールド部８１が凹部４１ｂを貫通することができることによって、簡易に基板４１を収容本体７１における所定の位置に配置することができる。もっとも、第１側方シールド部８１及び第２側方シールド部８２の少なくとも一方が基板４１を貫通している必要はない。

【0055】

［実施形態４］
実施形態４にかかる回路構成体について説明する。図９は実施形態４にかかる回路構成体３１０を示す概略側面図である。図１０は実施形態４にかかる回路構成体３１０を示す概略断面図である。

【0056】

回路構成体３１０は、第１外側シールド部８４と第２外側シールド部８６とを備える。第１外側シールド部８４は、導電部２０と磁気センサ５０との対向部分において、導電部２０の外側に導電部２０と対向するように配置されている。第２外側シールド部８６は、導電部２０と磁気センサ５０との対向部分において、基板４１の外側に基板４１と対向するように配置されている。これにより、磁気センサ５０による検知結果にノイズがのることを第１外側シールド部８４及び第２外側シールド部８６が抑制できることによって、磁気センサ５０の検知精度の向上が図られる。

【0057】

本例では、第１外側シールド部８４と第２外側シールド部８６とが互いに別の部材として設けられている。第１外側シールド部８４は収容本体７１に設けられる。第２外側シールド部８６は、カバー７２に設けられる。

【0058】

本例では、第１外側シールド部８４が収容本体７１に埋まっている。第１外側シールド部８４をインサート物として、収容本体７１がインサートモールド成形されている。これにより、第１外側シールド部８４が収容本体７１の所定の位置に設けられる。また、収容本体７１によって第１外側シールド部８４と導電部２０とが絶縁されることができる。

【0059】

第１外側シールド部８４及び収容本体７１が、互いに別に成形された部材であってもよい。収容本体７１に第１外側シールド部８４が後付けされてもよい。収容本体７１の内面又は外面に第１外側シールド部８４が設けられてもよい。第１外側シールド部８４及び収容本体７１は、例えば接着材又はネジ止め等によって固定されてもよい。

【0060】

本例では、第２外側シールド部８６及びカバー７２は、互いに別に成形された部材である。カバー７２に第２外側シールド部８６が後付けされる。カバー７２の内面又は外面に第２外側シールド部８６が設けられる。第２外側シールド部８６及びカバー７２は、例えば接着材又はネジ止め等によって固定される。

【0061】

第２外側シールド部８６がカバー７２に埋まっていてもよい。第２外側シールド部８６をインサート物として、カバー７２がインサートモールド成形されていてもよい。これにより、第２外側シールド部８６がカバー７２の所定の位置に設けられる。また、カバー７２によって第２外側シールド部８６が周囲の部材と絶縁されることができる。

【0062】

実施形態３のシールド部材８０における連結部８３が第１外側シールド部８４の位置に配置されるように、第１外側シールド部８４に代えてシールド部材８０が設けられていてもよい。この場合、磁気センサ５０の四方にシールド部が設けられる。つまり、磁気センサ５０の両側方をシールド部材８０における第１側方シールド部８１及び第２側方シールド部８２が覆い、磁気センサ５０の下方をシールド部材８０における連結部８３（第１外側シールド部）が覆い、磁気センサ５０の上方を第２外側シールド部８６が覆う。

【0063】

［実施形態５］
実施形態５にかかる回路構成体について説明する。図１１は実施形態５にかかる回路構成体４１０を示す概略側面図である。図１２は差動検出部の機能構成図である。

【0064】

回路構成体４１０には、導電部２０の電流Ｉ値を差動検出するための第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂが設けられている。これにより、第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂそれぞれの検知結果にノイズがのった場合でも、第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂの検知結果に基づいた差動検出がなされることによって、当該ノイズを打ち消すことができ、検知精度の向上が図られる。

【0065】

より詳細には、図１１に示す例では、第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂは、第１バスバー２１において電流が流れる方向に沿って並ぶように、互いに近接した位置に配置される。第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂには、互いに同じ向きで且つ同程度の大きさの導電部２０からの磁場Ｂが入力される。第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂは、感度軸５２ａの向きが互いに逆向きとなるように配置されている。

【0066】

ここで、各磁気センサ５０Ａ、５０Ｂに入力される磁場には、導電部２０からの磁場Ｂだけでなく、外乱磁場のようなノイズも含まれることが想定される。このようなノイズは、磁気センサ５０Ａ、５０Ｂの配置位置を近接させることにより、各磁気センサ５０Ａ、５０Ｂに対して、互いに同じ向きで且つ同程度の大きさで入力されると考えられる。このため、各磁気センサ５０Ａ、５０Ｂの差分を利用して、ノイズを相殺することができる。

【0067】

本例では、図１２に示すように、各磁気センサ５０Ａ、５０Ｂからの出力信号は、センサ制御部９０に送られる。センサ制御部９０には、演算回路９１、記憶回路９２等が設けられている。記憶回路９２は、電流Ｉの値の算出に必要な定数などが記憶されている。演算回路９１は、磁気センサ５０Ａ、５０Ｂの出力信号及び記憶回路９２に記憶された値に基づいて、磁気センサ５０Ａ、５０Ｂの出力信号の差分を利用して、ノイズを除去した第１バスバー２１に流れる電流Ｉの値を算出する。これにより、測定対象の電流Ｉの大きさを精度良く測定可能となる。

【0068】

図１３は第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂの配置例の変形例を示す概略正面図である。

【0069】

図１３に示す例では、第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂは、第１バスバー２１の幅方向に沿って並ぶように、互いに近接した位置に配置される。第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂには、互いに同じ向きで且つ同程度の大きさの導電部２０からの磁場Ｂが入力される。第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂは、感度軸５２ａの向きが互いに逆向きとなるように配置されている。図１１に示す例では、図１３に示す例よりも、第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂに入力される側方から外乱磁場の大きさの差異が小さくなる。

【0070】

図１４は第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂの配置例の別の変形例を示す概略正面図である。

【0071】

図１４に示す例では、第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂは、基板４１の両面に分かれて実装される。第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂは、平面視において基板４１の同じ位置に実装される。これにより、複数の磁気センサ５０が基板４１に実装される場合でも、平面視において基板４１のうちセンサ実装領域４１ａの面積の増加が抑制される。第１磁気センサ５０Ａに入力される導電部２０からの磁場Ｂの向きと第２磁気センサ５０Ｂに入力される導電部２０からの磁場Ｂの向きとは、互いに同じ向きである。第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂは、感度軸５２ａの向きが互いに逆向きとなるように配置されている。第２磁気センサ５０Ｂは、第１磁気センサ５０Ａよりも第１バスバー２１から遠くに配置されるため、第１磁気センサ５０Ａに入力される導電部２０からの磁場Ｂの大きさは、第２磁気センサ５０Ｂに入力される導電部２０からの磁場Ｂの大きさよりも大きくなる。このため、磁気センサ５０Ａ、５０Ｂの出力信号の差分を利用して、ノイズを除去した第１バスバー２１に流れる電流Ｉの値を算出する際、導電部２０からの第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂの距離の差を考慮して算出されるとよい。

【0072】

［変形例］
これまで、制御部４２の電源が磁気センサ５０に供給されるものとして説明されたが、このことは必須の構成ではない。磁気センサ５０の電源は、制御部４２の電源とは別に供給されてもよい。この場合、例えば、外部接続用コネクタ４３において、制御部４２の電源用のコネクタ端子と、磁気センサ５０の電源用のコネクタ端子とが設けられていてもよい。

【0073】

またこれまで、第１バスバー２１及び第２バスバー２２のそれぞれにＦＥＴ３０が実装されているものとして説明されたが、このことは必須の構成ではない。第１バスバー２１及び第２バスバー２２のいずれか一方のみにＦＥＴ３０が実装されていてもよい。この場合、磁気センサ５０の検知対象は、第１バスバー２１及び第２バスバー２２のうちＦＥＴ３０が実装されている方のバスバーであってもよいし、ＦＥＴ３０が実装されていない方のバスバーであってもよい。

【0074】

なお、上記各実施形態及び各変形例で説明した各構成は、相互に矛盾しない限り適宜組み合わせることができる。例えば、実施形態３のシールド部材８０、又は実施形態４のシールド部８４、８６が、実施形態５の回路構成体４１０に適用されて、第１磁気センサ５０Ａ及び第２磁気センサ５０Ｂを覆うようにシールドが設けられてもよい。

【符号の説明】

【0075】

１０、１１０、２１０、３１０、４１０ 回路構成体
２０ 導電部
２１、１２１ 第１バスバー
２１ａ 外部接続領域
２１ｂ 実装領域
２１ｃ 検知対象領域
２１ｄ 間隔変更部
２２ 第２バスバー
２３ 介在導電部
３０、３０Ａ、３０Ｂ ＦＥＴ（半導体スイッチング素子）
３１ 素子本体
３２ 第１端子
３３ 第２端子
３４ 第３端子
４０ 制御基板
４１ 基板
４１ａ センサ実装領域
４１ｂ 凹部
４１ｈ 挿通孔
４２ 制御部
４３ 外部接続用コネクタ
５０ 磁気センサ
５０Ａ 第１磁気センサ
５０Ｂ 第２磁気センサ
５１ センサ本体
５２ 磁気検知素子
５２ａ 感度軸
５３ アンプ
５４ 端子
６０ 接続用基板
６２ 基板接続用コネクタ
７０ 筐体
７１ 収容本体
７１ａ ボス
７２ カバー
７３ ネジ
８０ シールド部材
８１ 第１側方シールド部
８２ 第２側方シールド部
８３ 連結部
８４ 第１外側シールド部
８６ 第２外側シールド部
９０ センサ制御部
９１ 演算回路
９２ 記憶回路
Ｂ 磁場
Ｉ 電流
Ｓ 電源

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】