知財求人 - 知財ポータルサイト「IP Force」
▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022181176
(43)【公開日】2022-12-07
(54)【発明の名称】積層型電子部品及びその製造方法
(51)【国際特許分類】
H01G 4/30 20060101AFI20221130BHJP
【ＦＩ】
H01G4/30 201A
H01G4/30 201C
H01G4/30 201K
H01G4/30 201M
H01G4/30 513
H01G4/30 512
H01G4/30 517
H01G4/30 311F
H01G4/30 311D
H01G4/30 311Z
【審査請求】未請求
【請求項の数】22
【出願形態】ＯＬ
(21)【出願番号】P 2022072768
(22)【出願日】2022-04-26
(31)【優先権主張番号】10-2021-0066992
(32)【優先日】2021-05-25
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2021-0190587
(32)【優先日】2021-12-29
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】ムン、ソン ジェ
(72)【発明者】
【氏名】キム、ギ ロン
(72)【発明者】
【氏名】チャ、キョウン ジン
(72)【発明者】
【氏名】リー、テ ギョム
(72)【発明者】
【氏名】アン、ビュン ロク
(72)【発明者】
【氏名】リー、ジョン ホ
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC10
5E001AE02
5E001AE03
5E001AE04
5E001AH01
5E001AH03
5E001AH05
5E001AH06
5E001AH07
5E001AH09
5E001AJ01
5E001AJ03
5E082AB03
5E082BC35
5E082BC36
5E082BC39
5E082EE04
5E082EE23
5E082EE26
5E082EE35
5E082FG26
5E082FG54
5E082GG10
5E082LL02
5E082LL03
5E082MM24
(57)【要約】 （修正有）
【課題】容量形成部の段差を抑制して、信頼性、単位体積当たりの容量を向上する小型、かつ、高容量の積層型電子部品及びその製造方法を提供する。
【解決手段】積層型電子部品は、複数の誘電体層及び誘電体層と第１方向に交互に配置される複数の内部電極１２１、１２２を含む。複数の内部電極は、容量形成部Ａｃ内で端部が湾曲した内部電極１２１ｂ、１２２ｂと容量形成部内で平坦な内部電極１２１ａ、１２２ａとを含む。本体の断面において、厚さ方向の最上部に配置された内部電極から厚さ方向の最上部に配置された平坦な内部電極までの第１方向の最大距離をＦ１、厚さ方向の最下部に配置された内部電極から厚さ方向の最下部に配置された平坦な内部電極までの第１方向の最大距離をＦ２、容量形成部の長さ方向の中央における第１方向のサイズをＤ１とするとき、（Ｆ１＋Ｆ２）／Ｄ１×１００≦３５である。
【選択図】図５
【解決手段】積層型電子部品は、複数の誘電体層及び誘電体層と第１方向に交互に配置される複数の内部電極１２１、１２２を含む。複数の内部電極は、容量形成部Ａｃ内で端部が湾曲した内部電極１２１ｂ、１２２ｂと容量形成部内で平坦な内部電極１２１ａ、１２２ａとを含む。本体の断面において、厚さ方向の最上部に配置された内部電極から厚さ方向の最上部に配置された平坦な内部電極までの第１方向の最大距離をＦ１、厚さ方向の最下部に配置された内部電極から厚さ方向の最下部に配置された平坦な内部電極までの第１方向の最大距離をＦ２、容量形成部の長さ方向の中央における第１方向のサイズをＤ１とするとき、（Ｆ１＋Ｆ２）／Ｄ１×１００≦３５である。
【選択図】図５
【特許請求の範囲】
【請求項1】
複数の誘電体層及び前記誘電体層と第１方向に交互に配置される複数の内部電極を含み、前記第１方向に対向する第１面及び第２面、前記第１面及び前記第２面と連結され、第２方向に対向する第３面及び第４面、前記第１面～前記第４面と連結され、第３方向に対向する第５面及び第６面を含む本体と、
前記本体上に配置される外部電極と、を含み、
前記複数の内部電極が第１方向に重なる領域を容量形成部とするとき、前記複数の内部電極は、前記容量形成部内で端部が湾曲した内部電極と前記容量形成部内で平坦な内部電極とを含み、
前記本体の第１及び第２方向の断面において、
前記第１方向の最上部に配置された内部電極から第１方向の最上部に配置された平坦な内部電極までの第１方向の最大距離をＦ１、前記第１方向の最下部に配置された内部電極から第１方向の最下部に配置された平坦な内部電極までの第１方向の最大距離をＦ２、前記容量形成部の第２方向の中央における第１方向のサイズをＤ１とするとき、（Ｆ１＋Ｆ２）／Ｄ１×１００は３５以下である、積層型電子部品。
前記本体上に配置される外部電極と、を含み、
前記複数の内部電極が第１方向に重なる領域を容量形成部とするとき、前記複数の内部電極は、前記容量形成部内で端部が湾曲した内部電極と前記容量形成部内で平坦な内部電極とを含み、
前記本体の第１及び第２方向の断面において、
前記第１方向の最上部に配置された内部電極から第１方向の最上部に配置された平坦な内部電極までの第１方向の最大距離をＦ１、前記第１方向の最下部に配置された内部電極から第１方向の最下部に配置された平坦な内部電極までの第１方向の最大距離をＦ２、前記容量形成部の第２方向の中央における第１方向のサイズをＤ１とするとき、（Ｆ１＋Ｆ２）／Ｄ１×１００は３５以下である、積層型電子部品。
【請求項2】
前記容量形成部の第２方向の中央における第１方向のサイズをＤ１、前記容量形成部の第２方向の端における第１方向のサイズをＤ２とするとき、
（Ｄ２／Ｄ１）×１００は９６．５以上である、請求項１に記載の積層型電子部品。
（Ｄ２／Ｄ１）×１００は９６．５以上である、請求項１に記載の積層型電子部品。
【請求項3】
前記複数の内部電極は第３面と連結され、第４面と離隔して配置される複数の第１内部電極及び第４面と連結され、第３面と離隔して配置される複数の第２内部電極を含み、
前記第３面において第１方向の最上部に配置された第１内部電極から第１方向の最下部に配置された第１内部電極までの第１方向のサイズをＤ３とするとき、（Ｄ３／Ｄ１）×１００は９０以上である、請求項２に記載の積層型電子部品。
前記第３面において第１方向の最上部に配置された第１内部電極から第１方向の最下部に配置された第１内部電極までの第１方向のサイズをＤ３とするとき、（Ｄ３／Ｄ１）×１００は９０以上である、請求項２に記載の積層型電子部品。
【請求項4】
前記第１方向の最上部に配置された内部電極の延長線から前記第１方向の最上部に配置された内部電極と最も隣接した内部電極の端部までの第１方向の距離をＧ１、前記第１方向の最下部に配置された内部電極の延長線から前記第１方向の最下部に配置された内部電極と最も隣接した内部電極の端部までの第１方向の距離をＧ２とするとき、［（Ｇ１＋Ｇ２）／Ｄ１］×１００は２．４以下である、請求項１に記載の積層型電子部品。
【請求項5】
前記容量形成部内で端部が湾曲した内部電極の端部は、前記容量形成部の第１方向の中央に湾曲した、請求項１に記載の積層型電子部品。
【請求項6】
前記容量形成部内で第１方向の上部には、端部が第１方向の下部に湾曲した内部電極が配置され、前記容量形成部内で第１方向の下部には、端部が第１方向の上部に湾曲した内部電極が配置され、前記第１方向の中央部には平坦な内部電極が配置される、請求項１に記載の積層型電子部品。
【請求項7】
内部電極の全長さに対する実際に内部電極が形成された部分の長さの比を内部電極連結性とするとき、
前記内部電極は、内部電極連結性が８０％以上である、請求項１に記載の積層型電子部品。
前記内部電極は、内部電極連結性が８０％以上である、請求項１に記載の積層型電子部品。
【請求項8】
前記内部電極の平均厚さは０．４μｍ以下である、請求項１に記載の積層型電子部品。
【請求項9】
前記誘電体層の平均厚さは０．４５μｍ以下である、請求項１に記載の積層型電子部品。
【請求項10】
前記容量形成部の第１方向の両端面に配置されるカバー部をさらに含む、請求項１から９の何れか１つに記載の積層型電子部品。
【請求項11】
前記カバー部の平均厚さは１５μｍ以下である、請求項１０に記載の積層型電子部品。
【請求項12】
前記積層型電子部品の第２方向の最大サイズは０．６６ｍｍ以下であり、第３方向の最大サイズは０．３３ｍｍ以下である、請求項１に記載の積層型電子部品。
【請求項13】
連続的に供給されるシートに内部電極用ペーストを塗布する段階と、
前記シートに塗布された内部電極用ペーストの一部を除去して内部電極パターンを形成する段階と、
前記内部電極パターンを連続的に供給されるセラミックグリーンシートに転写してセラミックグリーンシート上に内部電極パターンを印刷する段階と、
前記内部電極パターンが印刷されたセラミックグリーンシートを積層して積層体を形成する段階と、
前記積層体を切断して単位積層体を得る段階と、
前記単位積層体を焼結して本体を得る段階と、
前記本体に外部電極を形成して積層型電子部品を得る段階と、を含む、積層型電子部品の製造方法。
前記シートに塗布された内部電極用ペーストの一部を除去して内部電極パターンを形成する段階と、
前記内部電極パターンを連続的に供給されるセラミックグリーンシートに転写してセラミックグリーンシート上に内部電極パターンを印刷する段階と、
前記内部電極パターンが印刷されたセラミックグリーンシートを積層して積層体を形成する段階と、
前記積層体を切断して単位積層体を得る段階と、
前記単位積層体を焼結して本体を得る段階と、
前記本体に外部電極を形成して積層型電子部品を得る段階と、を含む、積層型電子部品の製造方法。
【請求項14】
前記シートは、前記シートが巻かれたロールから前記シートを巻き戻すロールに移動することによって連続的に供給される、請求項１３に記載の積層型電子部品の製造方法。
【請求項15】
前記セラミックグリーンシートは、前記セラミックグリーンシートが巻かれたロールから前記セラミックグリーンシートを巻き戻すロールに移動することによって連続的に供給される、請求項１３に記載の積層型電子部品の製造方法。
【請求項16】
前記内部電極パターンの厚さ偏差は０．１μｍ以下である、請求項１３に記載の積層型電子部品の製造方法。
【請求項17】
前記内部電極パターンを形成する段階は、クリシェロールを用いて前記シートに塗布された内部電極用ペーストの一部を除去する、請求項１３に記載の積層型電子部品の製造方法。
【請求項18】
前記シートはブランケットシートである、請求項１３に記載の積層型電子部品の製造方法。
【請求項19】
前記本体は、複数の誘電体層及び前記誘電体層と第１方向に交互に配置される複数の内部電極を含み、前記第１方向に対向する第１面及び第２面、前記第１面及び前記第２面と連結され、第２方向に対向する第３面及び第４面、前記第１面～前記第４面と連結され、第３方向に対向する第５面及び第６面を含み、
前記複数の内部電極が第１方向に重なる領域を容量形成部とするとき、前記複数の内部電極は、前記容量形成部内で端部が湾曲した内部電極と、前記容量形成部内で平坦な内部電極とを含み、
前記本体の第１方向及び第２方向の断面において、
前記第１方向の最上部に配置された内部電極から第１方向の最上部に配置された平坦な内部電極までの第１方向の最大距離をＦ１、前記第１方向の最下部に配置された内部電極から第１方向の最下部に配置された平坦な内部電極までの第１方向の最大距離をＦ２、前記容量形成部の第２方向の中央における第１方向のサイズをＤ１とするとき、（Ｆ１＋Ｆ２）／Ｄ１×１００は３５以下である、請求項１３から１８の何れか１つに記載の積層型電子部品の製造方法。
前記複数の内部電極が第１方向に重なる領域を容量形成部とするとき、前記複数の内部電極は、前記容量形成部内で端部が湾曲した内部電極と、前記容量形成部内で平坦な内部電極とを含み、
前記本体の第１方向及び第２方向の断面において、
前記第１方向の最上部に配置された内部電極から第１方向の最上部に配置された平坦な内部電極までの第１方向の最大距離をＦ１、前記第１方向の最下部に配置された内部電極から第１方向の最下部に配置された平坦な内部電極までの第１方向の最大距離をＦ２、前記容量形成部の第２方向の中央における第１方向のサイズをＤ１とするとき、（Ｆ１＋Ｆ２）／Ｄ１×１００は３５以下である、請求項１３から１８の何れか１つに記載の積層型電子部品の製造方法。
【請求項20】
前記容量形成部の第２方向の中央における第１方向のサイズをＤ１、前記容量形成部の第２方向の端における第１方向のサイズをＤ２とするとき、
（Ｄ２／Ｄ１）×１００は９６．５以上である、請求項１９に記載の積層型電子部品の製造方法。
（Ｄ２／Ｄ１）×１００は９６．５以上である、請求項１９に記載の積層型電子部品の製造方法。
【請求項21】
前記複数の内部電極は第３面と連結され、第４面と離隔して配置される複数の第１内部電極及び第４面と連結され、第３面と離隔して配置される複数の第２内部電極を含み、
前記第３面において第１方向の最上部に配置された第１内部電極から第１方向の最下部に配置された第１内部電極までの第１方向のサイズをＤ３とするとき、（Ｄ３／Ｄ１）×１００は９０以上である、請求項２０に記載の積層型電子部品の製造方法。
前記第３面において第１方向の最上部に配置された第１内部電極から第１方向の最下部に配置された第１内部電極までの第１方向のサイズをＤ３とするとき、（Ｄ３／Ｄ１）×１００は９０以上である、請求項２０に記載の積層型電子部品の製造方法。
【請求項22】
前記第１方向の最上部に配置された内部電極の延長線から前記第１方向の最上部に配置された内部電極と最も隣接した内部電極の端部までの第１方向の距離をＧ１、前記第１方向の最下部に配置された内部電極の延長線から前記第１方向の最下部に配置された内部電極と最も隣接した内部電極の端部までの第１方向の距離をＧ２とするとき、［（Ｇ１＋Ｇ２）／Ｄ１］×１００は２．４以下である、請求項１９に記載の積層型電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層型電子部品及びその製造方法に関するものである。
【背景技術】
【0002】
積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話など、様々な電子製品の印刷回路基板に装着され、電気を充電又は放電させる役割を果たすチップ型のコンデンサである。
【0003】
このような積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として使用されることができる。コンピュータ、モバイル機器など、各種の電子機器の小型化、高出力化に伴い、積層セラミックキャパシタに対する小型化及び高容量化の要求が増大している。
【0004】
積層型セラミックキャパシタの小型化及び高容量化のためには、内部電極及び誘電体層の厚さを薄く形成することができる技術が必要である。しかし、内部電極の厚さが薄くなるほど、内部電極間の短絡、容量の低下、破壊電圧の低下などの問題点が発生する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明のいくつかの目的の一つは、信頼性に優れた積層型電子部品を提供することである。
【0006】
本発明のいくつかの目的の一つは、容量形成部の段差を抑制することである。
【0007】
本発明のいくつかの目的の一つは、内部電極の平滑度に優れた積層型電子部品を提供することである。
【0008】
本発明のいくつかの目的の一つは、信頼性の高い小型、高容量の積層型電子部品を提供することである。
【0009】
ただし、本発明の目的は上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。
【課題を解決するための手段】
【0010】
本発明の一実施形態による積層型電子部品は、複数の誘電体層及び上記誘電体層と第１方向に交互に配置される複数の内部電極を含み、第１方向に対向する第１及び第２面、上記第１第及び第２面と連結され、第２方向に対向する第３及び第４面、上記第１～第４面と連結され、第３方向に対向する第５及び第６面を含む本体と、上記本体上に配置される外部電極と、を含み、上記複数の内部電極が第１方向に重なる領域を容量形成部とするとき、上記複数の内部電極は、上記容量形成部内で端部が湾曲した内部電極と上記容量形成部内で平坦な内部電極とを含み、上記本体の第１及び第２方向の断面において、上記第１方向の最上部に配置された内部電極から第１方向の最上部に配置された平坦な内部電極までの第１方向の最大距離をＦ１、上記第１方向の最下部に配置された内部電極から第１方向の最下部に配置された平坦な内部電極までの第１方向の最大距離をＦ２、上記容量形成部の第２方向の中央における第１方向のサイズをＤ１とするとき、（Ｆ１＋Ｆ２）／Ｄ１×１００は３５以下であってもよい。
【発明の効果】
【0011】
本発明のいくつかの効果の一つは、容量形成部の段差を抑制して積層型電子部品の信頼性を向上させたことである。
【0012】
本発明のいくつかの効果の一つは、容量形成部の段差を抑制して積層型電子部品の単位体積当たりの容量を向上させたことである。
【0013】
本発明のいくつかの効果の一つとして、信頼性の高い小型、高容量の積層型電子部品を提供することができる。
【0014】
ただし、本発明の多様かつ有益な利点及び効果は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。
【図面の簡単な説明】
【0015】
【図1】本発明の一実施形態による積層型電子部品の斜視図を概略的に示すものである。
【図8】試験番号２の第１及び第２方向の断面を工具顕微鏡で観察した画像である。
【図10】試験番号１０の第１及び第２方向の断面を工具顕微鏡で観察した画像である。
【図12】本発明の一実施形態による積層型電子部品の製造方法を概略的に示す図である。
【図14】リバースオフセット印刷（Ｒｅｖｅｒｓｅ ｏｆｆ－ｓｅｔ ｐｒｉｎｔｉｎｇ）を説明するための模式図である。
【図15】従来のリバースオフセット印刷（Ｒｅｖｅｒｓｅ ｏｆｆ－ｓｅｔ ｐｒｉｎｔｉｎｇ）を説明するための模式図である。
【図16】内部電極パターンが印刷されたセラミックグリーンシートを示すものである。
【発明を実施するための形態】
【0016】
以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は、様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために誇張することができ、図面上の同じ符号で示される要素は同じ要素である。
【0017】
そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、図面に示された各構成の大きさ及び厚さは説明の便宜上、任意に示しているため、本発明は必ずしも図示したものに限定されない。なお、同一の思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」と言うとき、これは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【0018】
図面において、第１方向は厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向と定義することができる。
【0019】
積層型電子部品
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示すものであり、図２は、図１のＩ－Ｉ'線に沿った断面図であり、図３は、図１のＩＩ－ＩＩ'線に沿った断面図であり、図４は、図１の誘電体層及び内部電極が積層された本体を分解して概略的に示す分解斜視図であり、図５は、図２のＡ１領域を拡大した拡大図であり、図６は、図２のＡ２領域を拡大した拡大図である。
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示すものであり、図２は、図１のＩ－Ｉ'線に沿った断面図であり、図３は、図１のＩＩ－ＩＩ'線に沿った断面図であり、図４は、図１の誘電体層及び内部電極が積層された本体を分解して概略的に示す分解斜視図であり、図５は、図２のＡ１領域を拡大した拡大図であり、図６は、図２のＡ２領域を拡大した拡大図である。
【0020】
【0021】
本発明の一実施形態による積層型電子部品は、複数の誘電体層１１１及び上記誘電体層と第１方向に交互に配置される複数の内部電極１２１、１２２を含み、上記第１方向に対向する第１及び第２面１、２、上記第１及び第２面と連結され、第２方向に対向する第３及び第４面３、４、上記第１～第４面と連結され、第３方向に対向する第５及び第６面５、６を含む本体１１０と、上記本体上に配置される外部電極１３１、１３２と、を含み、上記複数の内部電極が重なる領域を容量形成部Ａｃとするとき、上記複数の内部電極１２１、１２２は、上記容量形成部内で端部が湾曲した内部電極１２１ｂ、１２２ｂと上記容量形成部内で平坦な内部電極１２１ａ、１２２ａとを含み、上記本体の第１及び第２方向の断面において、上記第１方向の最上部に配置された内部電極から第１方向の最上部に配置された平坦な内部電極までの第１方向の最大距離をＦ１、上記第１方向の最下部に配置された内部電極から第１方向の最下部に配置された平坦な内部電極までの第１方向の最大距離をＦ２、上記容量形成部の第２方向の中央における第１方向のサイズをＤ１とするとき、（Ｆ１＋Ｆ２）／Ｄ１×１００は３５以下であってもよい。
【0022】
積層型電子部品の小型化及び高容量化のためには、内部電極及び誘電体層の厚さを薄く形成することができる技術が必要である。しかし、内部電極の厚さが薄くなるほど、内部電極間の短絡、容量の低下、破壊電圧の低下などの問題点が発生する可能性がある。
【0023】
特に、内部電極が薄くなるほど、内部電極の平滑度が低下する可能性があり、内部電極１２１、１２２が重なるように配置される容量形成部内に端部が湾曲した形態の内部電極１２１ｂ、１２２ｂが含まれる可能性があり、これにより、容量形成部Ａｃに段差が生じる可能性がある。ここで、容量形成部Ａｃの段差とは、積層型電子部品の第１及び第２方向の断面において、第２方向の中央における容量形成部Ａｃの厚さＤ１より第２方向の端における容量形成部Ａｃの厚さＤ２がさらに小さいことを意味することができる。また、内部電極の平滑度とは、内部電極の表面が平坦な程度を意味することができ、内部電極の厚さが均一であるほど平滑度が高いと判断することができる。
【0024】
本発明によると、最外角に配置された内部電極から平坦な内部電極１２１ａ、１２２ａまでの距離Ｆ１、Ｆ２を制御して容量形成部Ａｃの段差を抑制し、内部電極間の短絡、容量の低下、破壊電圧の低下などの発生を抑制することができる。以下、積層型電子部品１００の各構成要素について詳細に説明する。
【0025】
本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。本体１１０の具体的な形状に特に限定はないが、図示のように、本体１１０は六面体形状又はこれと類似の形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。
【0026】
本体１１０は、第１方向に互いに対向する第１面１及び第２面２、上記第１面１及び第２面２と連結され、第２方向に互いに対向する第３面３及び第４面４、第１面１及び第２面２と連結され、第３面３及び第４面４と連結され、第３方向に互いに対向する第５面５及び第６面６を有することができる。
【0027】
本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１の間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。
【0028】
本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量が得られる限り特に限定されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料などを使用することができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ３系セラミック粉末を含むことができ、上記セラミック粉末の例示として、ＢａＴｉＯ３、ＢａＴｉＯ３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）等が一部固溶された（Ｂａ１－ｘＣａｘ）ＴｉＯ３（０＜ｘ＜１）、Ｂａ（Ｔｉ１－ｙＣａｙ）Ｏ３（０＜ｙ＜１）、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｘ＜１、０＜ｙ＜１）又はＢａ（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｙ＜１）等が挙げられる。
【0029】
また、上記誘電体層１１１を形成する原料は、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーに、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などを添加することができる。
【0030】
一方、誘電体層１１１の平均厚さｔｄは特に限定する必要はない。例えば、誘電体層１１１の平均厚さｔｄは０．２μｍ以上２μｍ以下であってもよい。ただし、一般に誘電体層を０．６μｍ未満の厚さに薄く形成する場合、特に誘電体層の厚さが０．４５μｍ以下の場合には信頼性が低下するおそれがあった。
【0031】
本発明の一実施形態によると、容量形成部の段差を抑制することができるため、誘電体層１１１の平均厚さが０．４５μｍ以下の場合であっても優れた信頼性を確保することができる。したがって、誘電体層１１１の平均厚さが０．４５μｍ以下である場合に、本発明による信頼性向上効果がより顕著になることができる。
【0032】
誘電体層１１１の平均厚さｔｄは、上記第１内部電力１２１及び第２内部電極１２２の間に配置される誘電体層１１１の平均厚さを意味することができる。誘電体層１１１の平均厚さは、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）の断面を１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で画像をスキャンして測定することができる。より具体的に、スキャンされた画像において、一つの誘電体層を長さ方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は、容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。
【0033】
本体１１０は、複数の誘電体層１１１及び誘電体層１１１を間に挟んで第１方向に対向するように配置される複数の内部電極１２１、１２２を含むことができる。本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで第１方向に対向するように配置される複数の内部電極１２１、１２２を含む容量形成部Ａｃと、上記容量形成部Ａｃの第１方向の両端面に配置されるカバー部１１２、１１３とを含むことができる。
【0034】
また、容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であって、誘電体層１１１を間に挟んで複数の第１内部電極１２１及び第２内部電極１２２を反復的に積層して形成することができる。なお、容量形成部Ａｃは、複数の内部電極１２１、１２２が重なる領域を意味することができる。図２を参照すると、容量形成部Ａｃは、第１方向の最上部に配置された内部電極から第１方向の最下部に配置された内部電極までの空間を意味することができ、第１内部電極１２１及び第２内部電極１２２のうちいずれか一つのみが配置され、第１内部電極と第２内部電極が重ならない領域である第２方向のマージン部は除外することができる。
【0035】
カバー部１１２、１１３は、上記容量形成部Ａｃの第１方向の上面に配置される上部カバー部１１２及び上記容量形成部Ａｃの第１方向の下面に配置される下部カバー部１１３を含むことができる。
【0036】
上記上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
【0037】
上記上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。すなわち、上記上部カバー部１１２及び下部カバー部１１３は、セラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。
【0038】
一方、カバー部１１２、１１３の平均厚さは特に限定する必要はない。ただし、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の平均厚さは１５μｍ以下であってもよい。カバー部１１２、１１３の平均厚さは第１方向のサイズを意味することができ、容量形成部Ａｃの上部又は下部において等間隔の５個の地点で測定したカバー部１１２、１１３の第１方向のサイズを平均した値であることができる。
【0039】
また、上記容量形成部Ａｃの側面には、マージン部１１４、１１５が配置されることができる。マージン部１１４、１１５は、本体１１０の第５面５に配置されたマージン部１１４と、第６面６に配置されたマージン部１１５とを含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向の両側面に配置されてもよい。
【0040】
マージン部１１４、１１５は、図３に示すように、上記本体１１０を幅－厚さ（Ｗ－Ｔ）方向に切断した断面において、第１及び第２内部電極１２１、１２２の両端と本体１１０の境界面との間の領域を意味することができる。
【0041】
マージン部１１４、１１５は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成される箇所を除いて、導電性ペーストを塗布して内部電極を形成することにより形成されたものであってもよい。
【0042】
また、内部電極１２１、１２２による段差を抑制するために、積層後に内部電極が本体の第５及び第６面５、６に露出するように切断した後、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの両側面に幅方向に積層してマージン部１１４、１１５を形成することもできる。
【0043】
内部電極１２１、１２２は誘電体層１１１と交互に積層されてもよい。内部電極１２１、１２２は、互いに異なる極性を有する第１内部電極１２１及び第２内部電極１２２を含むことができ、第１内部電極１２１及び第２内部電極１２２は誘電体層１１１を間に挟んで第１方向に交互に配置されることができる。
【0044】
図２を参照すると、第１内部電極１２１は本体１１０の第４面４と離隔し、第３面３を介して露出し、第２内部電極１２２は本体１１０の第３面３と離隔し、第４面４を介して露出することができる。本体１１０の第３面３及び第４面４には、外部電極１３１、１３２が配置されて内部電極１２１、１２２と連結されることができる。このとき、第１内部電極１２１及び第２内部電極１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離されてもよい。
【0045】
図４を参照すると、本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシートと第２内部電極１２２が印刷されたセラミックグリーンシートとを交互に積層した後、焼成して形成することができる。内部電極１２１、１２２は、高容量の積層型電子部品を実現するために４００層以上積層されてもよいが、必ずしもこれに限定されるものではない。
【0046】
内部電極１２１、１２２は、容量形成部Ａｃ内で端部が湾曲した内部電極１２１ｂ、１２２ｂと、容量形成部Ａｃ内で平坦な内部電極１２１ａ、１２２ａとを含むことができる。容量形成部Ａｃ内で端部が湾曲した内部電極１２１ｂ、１２２ｂが配置されることによって、容量形成部Ａｃは段差を有することができる。
【0047】
図５及び図６を参照すると、第１方向の最上部に配置された内部電極から第１方向の最上部に配置された平坦な内部電極までの第１方向の最大距離をＦ１、第１方向の最下部に配置された内部電極から第１方向の最下部に配置された平坦な内部電極までの第１方向の最大距離をＦ２、容量形成部Ａｃの第２方向の中央における第１方向のサイズをＤ１とするとき、（Ｆ１＋Ｆ２）／Ｄ１× １００は３５以下であってもよい。（Ｆ１＋Ｆ２）／Ｄ１×１００が３５以下であることによって、容量形成部Ａｃ内で平坦な内部電極１２１ａ、１２２ａが占める体積が増加して単位体積当たりの容量が向上し、内部電極間の短絡及び破壊電圧の低下などの発生を抑制することができる。容量形成部Ａｃ内で端部が湾曲した内部電極１２１ｂ、１２２ｂが配置される原因としては、内部電極パターンの厚さが不均一であることが挙げられる。したがって、（Ｆ１＋Ｆ２）／Ｄ１×１００を３５以下に確保するためには、セラミックグリーンシートに印刷された内部電極パターンの表面を均一かつ平滑に形成することが重要である。内部電極パターンの表面を均一かつ平滑に形成する方法は特に限定する必要はないが、本発明の一実施形態による積層型電子部品をより容易に製造し、かつ製造時間を短縮し、大量生産を可能とするためには、後述する本発明の一実施形態による製造方法により積層型電子部品を製造することができる。
【0048】
一実施形態において、容量形成部Ａｃの第２方向の中央における第１方向のサイズをＤ１、上記容量形成部の第２方向の端における第１方向のサイズをＤ２とするとき、（Ｄ２／Ｄ１）×１００は９６．５以上であってもよい。容量形成部Ａｃの段差とは、積層型電子部品の第１及び第２方向の断面において、第２方向の中央における容量形成部Ａｃ厚さＤ１より第２方向の端における容量形成部Ａｃの厚さＤ２がさらに小さいことを意味することができ、（Ｄ２／Ｄ１）×１００が９６．５以上である場合、容量形成部の段差が抑制され、単位体積当たりの容量が向上し、内部電極間の短絡及び破壊電圧の低下等の発生を抑制することができる。
【0049】
一実施形態において、複数の内部電極１２１、１２２は、第３面と連結され、第４面と離隔して配置される複数の第１内部電極１２１及び第４面と連結され、第３面と離隔して配置される複数の第２内部電極１２２を含み、第３面において上記複数の第１内部電極１２１のうち第１方向の最上部に配置された第１内部電極から第１方向の最下部に配置された第１内部電極までの第１方向のサイズをＤ３とするとき、（Ｄ３／Ｄ１）×１００は９０以上であってもよい。
【0050】
容量形成部の段差は、第２方向のマージン部の段差にも影響を与え、本発明によると、容量形成部の段差を抑制することができるため、（Ｄ３／Ｄ１）×１００を９０以上に確保することができる。これにより、積層型電子部品のサイズを均一にし、クラックの発生を抑制することができる。ここで、第２方向のマージン部とは、第３面又は第４面に隣接した領域のうち、第１内部電極１２１及び第２内部電極１２２のいずれか一つのみが配置された領域を意味することができる。
【0051】
一実施形態において、第１方向の最上部に配置された内部電極の延長線Ｌａから上記第１方向の最上部に配置された内部電極と最も隣接した内部電極の端部までの第１方向の距離をＧ１、第１方向の最上部に配置された内部電極の延長線Ｌａ'から上記第１方向の最下部に配置された内部電極と最も隣接した内部電極の端部までの第１方向の距離をＧ２とするとき、［（Ｇ１＋Ｇ２）／Ｄ１］×１００は２．４以下であってもよい。［（Ｇ１＋Ｇ２）／Ｄ１］×１００は２．４以下であることによって、容量形成部Ａｃ内で平坦な内部電極１２１ａ、１２２ａが占める体積が増加して単位体積当たりの容量が向上し、内部電極間の短絡及び破壊電圧の低下などの発生を抑制することができる。
【0052】
上述したＦ１、Ｆ２、Ｄ１、Ｄ２、Ｄ３、Ｇ１及びＧ２は、下記のような方法により測定することができる。まず、積層型電子部品１００を第３方向にポリシングして第１及び第２方向の断面を露出させる。このとき、Ｆ１、Ｆ２、Ｄ１、Ｄ２、Ｄ３、Ｇ１及びＧ２に対応する値を１回のみ測定する場合、第３方向の中央までポリシングを行うことができる。
【0053】
一方、Ｆ１、Ｆ２、Ｄ１、Ｄ２、Ｄ３、Ｇ１及びＧ２のより一般的な値を得るためには、３つの第１及び第２方向の断面で測定した平均値をＦ１、Ｆ２、Ｄ１、Ｄ２、Ｄ３、Ｇ１及びＧ２とすることができる。この場合、積層型電子部品１００を第３方向に１／３、１／２、２／３の地点まで順次にポリシングを行い、各地点で得られた３つの第１及び第２断面を観察することができる。
【0054】
上記第１及び第２方向の断面を工具顕微鏡を用いて１００倍率で観察した画像を得た後、第２方向の中央における容量形成部Ａｃの第１方向のサイズをＤ１、第２方向の端における容量形成部Ａｃの第１方向のサイズをＤ２、第３面において第１方向の最上部に配置された第１内部電極から第１方向の最下部に配置された第１内部電極までの第１方向のサイズをＤ３としてＤ１、Ｄ２、Ｄ３を測定することができる。
【0055】
また、上記第１及び第２方向の断面のうち、容量形成部Ａｃの第２方向の端部分を工具顕微鏡を用いて５００倍率で観察した画像を得る。これにより、図９及び図１１のような画像を得ることができる。その後、図５を参照すると、容量形成部の最外郭に配置された内部電極のセンター側（本体の第２方向の中央側）において内部電極の外郭にＰ１、Ｐ２、Ｐ３の３点で基準点をとって延長線Ｌａを描く。このとき、３点Ｐ１、Ｐ２、Ｐ３の間隔は１μｍであってもよい。上記Ｌａに平行な内部電極を平坦な内部電極と判断し、上記Ｌａと最も近くに配置された平坦な内部電極までの距離をＦ１とすることができ、Ｌａから第１方向の最上部に配置された内部電極と最も隣接した内部電極の端部までの第１方向の距離をＧ１とすることができる。
【0056】
Ｆ２及びＧ２もＦ１及びＧ１と同様の測定方法を適用して測定することができる。図６を参照すると、容量形成部の最外郭に配置された内部電極のセンター側（本体の第２方向の中央側）において内部電極の外郭にＰ１'、Ｐ２'、Ｐ３'の３点で基準点をとって延長線Ｌａ'を描いた後、 Ｌａ'に平行な内部電極を平坦な内部電極と判断し、上記Ｌａ'と最も近くに配置された平坦な内部電極までの距離をＦ２とすることができ、Ｌａ'から第１方向の最下部に配置された内部電極と隣接した内部電極の端部までの第１方向の距離をＧ２とすることができる。
【0057】
下記の表１は、（Ｆ１＋Ｆ２）／Ｄ１×１００を変化させながら、ＢＤＶ割合を評価して記載したものである。表１において、ＢＤＶ（破壊電圧、Ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）割合は、各試験番号当たり１００個のサンプルチップを準備した後、電圧を上昇させながらサンプルチップに短絡が発生する電圧をＢＤＶとし、１００個のサンプルに対するＢＤＶ平均値を求めた。試験番号１のＢＤＶ平均値を基準値（１００％）にして試験番号２～１１の平均ＢＤＶ値の割合をＢＤＶ割合として記載した。
【0058】
【表1】
【0059】
（Ｆ１＋Ｆ２）／Ｄ１×１００が３５以下の試験番号１～８は、容量形成部の段差を示す（Ｄ２／Ｄ１）×１００が９６．５以上であって、容量形成部の段差が抑制され、ＢＤＶ割合が優れていることが確認できる。これに対し、（Ｆ１＋Ｆ２）／Ｄ１×１００が３５超の試験番号９～１１は、容量形成部の段差を示す（Ｄ２／Ｄ１）×１００が９６．５未満であって、容量形成部の段差が発生し、ＢＤＶ割合が劣っていることが確認できる。
【0060】
図８は、試験番号２の第１及び第２方向の断面を工具顕微鏡を用いて１００倍率で観察した画像であり、図９は、試験番号２の第３方向の中央で切断した第１及び第２方向の断面のうち、容量形成部Ａｃの第２方向の端部分を工具顕微鏡を用いて５００倍率で観察した画像である。図８及び図９を参照すると、容量形成部の段差が少なく、平坦な内部電極までの距離が小さいことが確認できる。
【0061】
図１０は、試験番号１０の第１及び第２方向の断面を工具顕微鏡を用いて１００倍率で観察した画像であり、図１１は、試験番号１０の第３方向の中央で切断した第１及び第２方向の断面のうち、容量形成部Ａｃの第２方向の端部分を工具顕微鏡を用いて５００倍率で観察した画像である。図１０及び図１１を参照すると、容量形成部の段差が大きく、平坦な内部電極までの距離が大きいことが確認できる。
【0062】
一実施形態において、容量形成部Ａｃ内で端部が湾曲した内部電極１２１ｂ、１２２ｂの端部は、上記容量形成部の第１方向の中央に湾曲した形態であってもよい。
【0063】
一実施形態において、容量形成部Ａｃ内において、第１方向の上部には端部が第１方向の下部に湾曲した内部電極が配置され、第１方向の下部には端部が第１方向の上部に湾曲した内部電極が配置され、第１方向の中央部には平坦な内部電極が配置されることができる。
【0064】
一実施形態において、内部電極１２１、１２２は、内部電極連結性が８０％以上であってもよい。内部電極連結性が８０％未満の場合、信頼性が低下し、容量が低下するおそれがある。
【0065】
ここで、内部電極連結性とは、内部電極の全長さに対する実際に内部電極が形成された部分の長さの比と定義することができる。例えば、図７に示すように、内部電極１２１のいずれか一地点で測定された全体電極の長さをｂ、及び実際に電極が形成された部分の長さをそれぞれｅ１、ｅ２、ｅ３、ｅ４と規定すると、実際に電極が形成された部分の長さの和（ｅ＝ｅ１＋ｅ２＋ｅ３＋ｅ４）を全体電極の長さｂで除した値であるｅ／ｂで上記内部電極連結性を表すことができる。内部電極連結性は、積層型電子部品１００の第１及び第２方向の断面において７０μｍ×９０μｍのサイズを有する任意の４つの領域で内部電極連結性を測定した後、その値を平均した値であってもよい。
【0066】
一方、内部電極１２１、１２２を形成する材料は特に限定されず、電気伝導性に優れた材料を使用することができる。例えば、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上を含むことができる。
【0067】
また、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上を含む内部電極用導電性ペーストをセラミックグリーンシートに印刷して形成することができる。上記内部電極用導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明はこれに限定されるものではない。
【0068】
なお、内部電極１２１、１２２の平均厚さｔｅは特に限定する必要はない。例えば、内部電極１２１、１２２の平均厚さｔｅは０．２μｍ以上２μｍ以下であってもよい。ただし、一般に内部電極を０．６μｍ未満の厚さに薄く形成する場合、特に内部電極の厚さが０．４μｍ以下の場合には信頼性が低下するおそれがあった。
【0069】
本発明の一実施形態によると、容量形成部の段差を抑制することができるため、内部電極１２１、１２２の平均厚さが０．４μｍ以下の場合であっても優れた信頼性を確保することができる。
【0070】
したがって、内部電極１２１、１２２の厚さが平均０．４μｍ以下である場合に、本発明による効果がより顕著になることができ、積層型電子部品の小型化及び高容量化をより容易に達成することができる。よって、内部電極１２１、１２２の平均厚さｔｅは０．４μｍ以下であることが好ましく、より好ましくは０．３５μｍ以下であってもよい。
【0071】
上記内部電極１２１、１２２の平均厚さｔｅは内部電極１２１、１２２の平均厚さを意味することができる。内部電極１２１、１２２の平均厚さは、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）の断面を１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で画像をスキャンして測定することができる。より具体的に、スキャンされた画像において、一つの内部電極を長さ方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は、容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の内部電極に拡張して平均値を測定すると、内部電極の平均厚さをさらに一般化することができる。
【0072】
外部電極１３１、１３２は、本体１１０の第３面３及び第４面４に配置されてもよい。外部電極１３１、１３２は、本体１１０の第３及び第４面３、４にそれぞれ配置され、第１及び第２内部電極１２１、１２２とそれぞれ連結された第１及び第２外部電極１３１、１３２を含むことができる。
【0073】
図１を参照すると、外部電極１３１、１３２は、サイドマージン部１１４、１１５の第２方向の両端面を覆うように配置されてもよい。本実施形態では、セラミック電子部品１００が２つの外部電極１３１、１３２を有する構造について説明しているが、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。
【0074】
一方、外部電極１３１、１３２は、金属などのように電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されてもよく、さらに、多層構造を有してもよい。
【0075】
例えば、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａ及び電極層１３１ａ、１３２ａ上に形成されためっき層１３１ｂ、１３２ｂを含むことができる。電極層１３１ａ、１３２ａに対するより具体的な例を挙げると、電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成（ｆｉｒｉｎｇ）電極であってもよく、導電性金属及び樹脂を含む樹脂系電極であってもよい。
【0076】
また、電極層１３１ａ、１３２ａは、本体上に焼成電極及び樹脂系電極が順次に形成された形態であってもよい。また、電極層１３１ａ、１３２ａは、本体上に導電性金属を含むシートを転写する方式で形成されるか、又は焼成電極上に導電性金属を含むシートを転写する方式で形成されたものであってもよい。
【0077】
また、電極層１３１ａ、１３２ａは、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）工法、分子層蒸着（Ｍｏｌｅｃｕｌａｒ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＭＬＤ）工法、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）工法、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）工法などを用いて形成されてもよい。
【0078】
電極層１３１ａ、１３２ａに使用される導電性金属は、静電容量形成のために上記内部電極と電気的に連結可能な材料であれば特に限定されず、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金からなる群から選択された一つ以上を含むことができる。
【0079】
めっき層１３１ｂ、１３２ｂは、実装特性を向上させる役割を果たす。めっき層１３１ｂ、１３２ｂの種類は特に限定されず、Ｎｉ、Ｓｎ、Ｐｄ及びこれらの合金のうち一つ以上を含むめっき層であってもよく、複数の層で形成されてもよい。
【0080】
めっき層１３１ｂ、１３２ｂに対するより具体的な例を挙げると、めっき層１３１ｂ、１３２ｂは、Ｎｉめっき層又はＳｎめっき層であってもよく、電極層１３１ａ、１３２ａ上にＮｉめっき層及びＳｎめっき層が順次に形成された形態であってもよく、Ｓｎめっき層、Ｎｉめっき層及びＳｎめっき層が順次に形成された形態であってもよい。また、めっき層１３１ｂ、１３２ｂは、複数のＮｉめっき層及び／又は複数のＳｎめっき層を含んでもよい。
【0081】
積層型電子部品１００のサイズは特に限定する必要はない。ただし、小型化及び高容量化を同時に達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させなければならないため、０６０３（長さ×幅、０．６ｍｍ×０．３ｍｍ）以下のサイズを有する積層型電子部品１００であるとき、本発明による信頼性及び破壊電圧の向上効果がより顕著になることができる。
【0082】
したがって、製造誤差、外部電極のサイズ等を考慮すると、積層型電子部品１００の長さが０．６６ｍｍ以下、幅が０．３３ｍｍ以下である場合、本発明による信頼性向上効果がより顕著になることができる。ここで、積層型電子部品１００の長さは、積層型電子部品１００の第２方向の最大サイズを意味し、積層型電子部品１００の幅は、積層型電子部品１００の第３方向の最大サイズを意味することができる。
【0083】
積層型電子部品の製造方法
上述した本発明の一実施形態による積層型電子部品をより容易に製造し、かつ製造時間を短縮し、大量に生産することができる製造方法について説明する。ただし、上述した本発明の一実施形態による積層型電子部品を製造するための製造方法は、下記に述べる製造方法に限定されるものではないことに留意する必要がある。
上述した本発明の一実施形態による積層型電子部品をより容易に製造し、かつ製造時間を短縮し、大量に生産することができる製造方法について説明する。ただし、上述した本発明の一実施形態による積層型電子部品を製造するための製造方法は、下記に述べる製造方法に限定されるものではないことに留意する必要がある。
【0084】
図１２は、本発明の一実施形態による積層型電子部品の製造方法を概略的に示す図であり、図１３は、図１２の一部を拡大して示す図であり、図１４は、リバースオフセット印刷（Ｒｅｖｅｒｓｅ ｏｆｆ－ｓｅｔ ｐｒｉｎｔｉｎｇ）を説明するための模式図であり、図１５は、従来のリバースオフセット印刷（Ｒｅｖｅｒｓｅ ｏｆｆ－ｓｅｔ ｐｒｉｎｔｉｎｇ）を説明するための模式図である。
【0085】
【0086】
本発明の一実施形態による積層型電子部品の製造方法は、連続的に供給されるシートＢＳに内部電極用ペーストＥＰを塗布する段階と、上記シートに塗布された内部電極用ペーストの一部を除去して内部電極パターンＥＰ'を形成する段階と、上記内部電極パターンＥＰ'を連続的に供給されるセラミックグリーンシートＧＳに転写してセラミックグリーンシート上に内部電極パターンＥＰ'を印刷する段階と、上記内部電極パターンＥＰ'が印刷されたセラミックグリーンシートＧＳを積層して積層体を形成する段階と、上記積層体を切断して単位積層体を得る段階と、上記単位積層体を焼結して本体を得る段階と、上記本体に外部電極を形成して積層型電子部品を得る段階と、を含むことができる。
【0087】
セラミックグリーンシートに内部電極パターンを印刷する方法には、グラビア印刷、スクリーン印刷、リバースオフセット印刷などがある。図１４は、リバースオフセット印刷を説明するための模式図である。図１４を参照すると、リバースオフセット印刷は、ブランケットシートＢＳの一面に全体的に内部電極用ペーストＥＰを塗布することができる。その後、クリシェロール３０で塗布された内部電極用ペーストＥＰの一部を除去して内部電極パターンＥＰを形成することができる。その後、内部電極パターンＥＰ'をセラミックグリーンシートＧＳに転写してセラミックグリーンシート上に内部電極パターンＥＰ'を印刷することができる。
【0088】
リバースオフセット印刷は、グラビア印刷及びスクリーン印刷とは異なり、メッシュマスク（ｍｅｓｈ ｍａｓｋ）や網点のある設計デザインを使用せず、ブランケットシートＢＳの一面に全体的に内部電極用ペーストＥＰを塗布するため、ペーストを均一かつ平滑に塗布するのに有利であるという利点がある。
【0089】
ただし、従来のリバースオフセット印刷（Ｒｅｖｅｒｓｅ ｏｆｆ－ｓｅｔ ｐｒｉｎｔｉｎｇ）を説明するための模式図である図１５を参照すると、従来のリバースオフセット印刷は、円形のブランケットロール１０'にブランケットシートＢＳ'を巻きつけ、ブランケットシートＢＳ'の表面に内部電極用ペーストＥＰをドーピングした後、クリシェロール３０'を用いて内部電極パターンＥＰ'を形成した後に、ブランケットシートＢＳ'の表面の内部電極パターンＥＰ'をセラミックグリーンシートＧＳに転写する方式であり、連続印刷ではなく断続印刷方式を適用していた。
【0090】
このような従来のリバースオフセット印刷は、低速印刷に適した構造であって、高速印刷には適しておらず、製造時間が増加して生産性が低下するという問題点があった。
【0091】
また、従来のリバースオフセット印刷は、円形のブランケットロール１０'に巻きつけられたブランケットシートＢＳ'を反復的に再使用する方式であって、ブランケットシートＢＳ'の表面の特性が変化する可能性があり、ブランケットシートＢＳ'の表面のコンディションが一定ではなく、内部電極パターンＥＰ'の均一性及び平滑性が低下するおそれがあった。具体的に反復的な再使用により、ブランケットシートＢＳ'の表面に異物が発生する確率が持続的に増加し、内部電極用ペーストＥＰが残留して内部電極パターンＥＰ'の均一性及び平滑性が低下するおそれがあった。また、ブランケットシートは、内部電極用ペーストＥＰの溶剤を吸収することにより、内部電極用ペーストＥＰが乾燥した状態で転写されるようにする役割を果たすことができるが、反復的な再使用により、このような効果が次第に減少するという問題点があった。
【0092】
これに対し、本発明の一実施形態による製造方法によると、シートＢＳを連続的に供給することによって、シートＢＳを再使用しないため、上述した従来のリバースオフセット印刷の問題点を解決することができる。すなわち、本発明の一実施形態による製造方法によると、高速印刷が可能であり、シートＢＳの表面の特性を一定に保持することができ、内部電極パターンの均一性及び平滑性を向上させることができる。また、シートＢＳが内部電極用ペーストＥＰの溶剤を吸収することによって、内部電極用ペーストＥＰが乾燥した状態で転写されるようにする役割を果たすことができ、別途の乾燥工程なしでも内部電極用ペーストＥＰの流動性を最小化して内部電極パターンＥＰの均一性及び平滑性を向上させることができる。以下では、本発明の一実施形態による製造方法を各段階別に説明する。
【0093】
内部電極用ペースト塗布段階
連続的に供給されるシートＢＳに内部電極用ペーストＥＰを塗布する。本発明によると、シートＢＳが連続的に供給されるため高速印刷が可能であり、シートＢＳの表面の特性を一定に保持することができるため、内部電極パターンＥＰ'の均一性及び平滑性を向上させることができる。また、シートＢＳが内部電極用ペーストＥＰの溶剤を吸収することによって、内部電極用ペーストＥＰが乾燥した状態で転写されるようにする役割を果たすことができ、別途の乾燥工程なしでも内部電極用ペーストＥＰの流動性を最小化して、内部電極パターンＥＰ'の均一性及び平滑性を向上させることができる。
連続的に供給されるシートＢＳに内部電極用ペーストＥＰを塗布する。本発明によると、シートＢＳが連続的に供給されるため高速印刷が可能であり、シートＢＳの表面の特性を一定に保持することができるため、内部電極パターンＥＰ'の均一性及び平滑性を向上させることができる。また、シートＢＳが内部電極用ペーストＥＰの溶剤を吸収することによって、内部電極用ペーストＥＰが乾燥した状態で転写されるようにする役割を果たすことができ、別途の乾燥工程なしでも内部電極用ペーストＥＰの流動性を最小化して、内部電極パターンＥＰ'の均一性及び平滑性を向上させることができる。
【0094】
シートＢＳを連続的に供給する方法は特に限定する必要はない。一実施形態において、シートＢＳは、シートが巻かれたロール１１からシートを巻き戻すロール１２に移動することによって連続的に供給されることができる。シートＢＳが巻かれたロール１１からシートＢＳを巻き戻すロール１２に移動する中間領域には、移動ロール８０が配置されてシートＢＳが安定して供給されるようにすることができる。
【0095】
このとき、シートＢＳはブランケットシートであってもよい。ブランケットシートの種類は特に限定する必要はなく、従来の一般に使用される材質のブランケットシートを用いることができる。
【0096】
内部電極用ペーストＥＰを塗布する方法は特に限定されない。例えば、ダイコータ２０を用いて内部電極用ペーストＥＰを塗布することができる。ダイコータ２０は、スリットを介してシートに塗布することができ、ダイコータ２０とシートＢＳ間の距離を調節することにより、シートＢＳに塗布される内部電極用ペーストＥＰの厚さを調節することができる。
【0097】
内部電極パターン形成段階
その後、シートＢＳに塗布された内部電極用ペーストの一部を除去して内部電極パターンＥＰ'を形成することができる。このとき、クリシェロール３０を用いてシートに塗布された内部電極用ペーストの一部を除去して内部電極パターンＥＰ'を形成することができる。クリシェロール３０は、内部電極パターンに対応する凹部を有してもよく、除去する領域に対応する凸部を有してもよい。
その後、シートＢＳに塗布された内部電極用ペーストの一部を除去して内部電極パターンＥＰ'を形成することができる。このとき、クリシェロール３０を用いてシートに塗布された内部電極用ペーストの一部を除去して内部電極パターンＥＰ'を形成することができる。クリシェロール３０は、内部電極パターンに対応する凹部を有してもよく、除去する領域に対応する凸部を有してもよい。
【0098】
内部電極用ペーストが塗布されたブランケットシートがクリシェロール３０とブランケットロール１０との間を通過し、クリシェロール３０はブランケットロール１０が回転する方向とは反対方向に回転して圧力を加えることにより、クリシェロール３０の凸部に内部電極用ペーストの一部が付着して除去されるようにして、内部電極パターンＥＰ'を形成することができる。
【0099】
クリシェロール３０の両側面には、洗浄手段４０と乾燥手段５０が配置されることができ、洗浄手段４０によってクリシェロール３０の凸部に付着した内部電極用ペーストを除去し、乾燥手段５０によって洗浄されたクリシェロールを乾燥することができる。
【0100】
内部電極パターン印刷段階
その後、シートＢＳ上の内部電極パターンＥＰ'を連続的に供給されるセラミックグリーンシートＧＳに転写してセラミックグリーンシートＧＳ上に内部電極パターンＥＰ'を印刷することができる。セラミックグリーンシートＧＳは、セラミックグリーンシートＧＳが巻かれたロール６１からセラミックグリーンシートＧＳを巻き戻すロール６２に移動することによって連続的に供給されることができる。セラミックグリーンシートが巻かれたロール６１からセラミックグリーンシートを巻き戻すロール６２に移動する中間領域には、移動ロールが配置されてセラミックグリーンシートＧＳが安定して供給されるようにすることができる。セラミックグリーンシートＧＳはベースフィルム６４上に配置されてもよい。
その後、シートＢＳ上の内部電極パターンＥＰ'を連続的に供給されるセラミックグリーンシートＧＳに転写してセラミックグリーンシートＧＳ上に内部電極パターンＥＰ'を印刷することができる。セラミックグリーンシートＧＳは、セラミックグリーンシートＧＳが巻かれたロール６１からセラミックグリーンシートＧＳを巻き戻すロール６２に移動することによって連続的に供給されることができる。セラミックグリーンシートが巻かれたロール６１からセラミックグリーンシートを巻き戻すロール６２に移動する中間領域には、移動ロールが配置されてセラミックグリーンシートＧＳが安定して供給されるようにすることができる。セラミックグリーンシートＧＳはベースフィルム６４上に配置されてもよい。
【0101】
内部電極パターンＥＰ'が配置されたシートＢＳがブランケットロール１３と圧動ロール６３との間を通過し、圧動ロール６３はブランケットロール１０が回転する方向とは反対方向に回転して圧力を加えることにより、セラミックグリーンシートＧＳ上に内部電極パターンＥＰ'を転写することができる。
【0102】
その後、内部電極パターンＥＰ'が印刷されたセラミックグリーンシートＧＳは乾燥装置を通過して乾燥されることができる。
【0103】
一実施形態において、内部電極パターンＥＰ'の厚さ偏差は０．１μｍ以下であってもよい。内部電極パターンＥＰ'の厚さ偏差を０．１μｍ以下とすることにより、焼結後の内部電極の連結性をより均一に確保することができ、平滑度に優れた内部電極１２１、１２２を形成することができる。
【0104】
内部電極パターンＥＰ'が印刷されたセラミックグリーンシートＧＳを上部から見た図である図１６、及び本発明の製造方法により内部電極パターンＥＰ'を印刷した場合、図１６の点線Ｌｄに沿って内部電極パターンの厚さを測定したグラフである図１７を参照すると、内部電極パターンＥＰ'の最大厚さと最小厚さとの差が０．１μｍ以下であり、厚さが非常に均一であることが確認できる。
【0105】
これに対し、グラビア印刷方法により内部電極パターンを印刷した場合、図１６の点線Ｌｄに沿って内部電極パターンの厚さを測定したグラフである図１８を参照すると、内部電極パターンの端部が中央部より厚くなる現像であるサドル（ｓａｄｄｌｅ）現象が発生し、内部電極パターンの最大厚さと最小厚さの差が０．２μｍ以上であって、内部電極パターンの厚さが不均一であることが確認できる。
【0106】
内部電極パターンＥＰ'の平均厚さは特に限定する必要はなく、所望する内部電極の厚さを考慮して決定することができる。ただし、一般に内部電極を０．６μｍ未満の厚さに薄く形成する場合、特に内部電極の厚さが０．４μｍ以下である場合には信頼性が低下するおそれがあった。
【0107】
本発明の一実施形態によると、内部電極パターンＥＰ'の厚さが均一で平滑度に優れるため、内部電極連結性が均一で平滑度に優れた内部電極を得ることができるため、焼結後の内部電極の平均厚さが０．４μｍ以下の場合であっても優れた信頼性を確保することができる。
【0108】
したがって、内部電極パターンＥＰ'の平均厚さを制御して焼結後の内部電極の平均厚さが０．４μｍ以下である場合に、本発明による効果がより顕著になることができ、積層型電子部品の小型化及び高容量化をより容易に達成することができる。
【0109】
セラミックグリーンシートＧＳの平均厚さも特に限定する必要はなく、所望する誘電体層の厚さを考慮して決定することができる。ただし、本発明の一実施形態によると、内部電極パターンＥＰの厚さが均一で平滑度に優れるため、内部電極連結性が均一で平滑度に優れた内部電極を得ることができ、誘電体層１１１の平均厚さが０．４５μｍ以下の場合であっても優れた信頼性を確保することができる。
【0110】
したがって、セラミックグリーンシートＧＳの平均厚さを制御して焼結後の誘電体層１１１の平均厚さが０．４５μｍ以下である場合に、本発明による効果がより顕著になることができ、積層型電子部品の小型化及び高容量化をより容易に達成することができる。
【0111】
本体形成段階
その後、内部電極パターンＥＰ'が印刷されたセラミックグリーンシートＧＳを積層して積層体を形成することができる。積層体を積層方向（第１方向）から加圧して、圧着させることができる。その後、上記積層体を１つの積層型電子部品の本体に対応するサイズに切断して単位積層体を得ることができる。このとき、内部電極パターンの一端が第２方向の両端面（ｅｎｄ ｓｕｒｆａｃｅ）を介して交互に露出するように切断することができる。その後、上記単位積層体を焼結して本体１１０を得ることができる。
その後、内部電極パターンＥＰ'が印刷されたセラミックグリーンシートＧＳを積層して積層体を形成することができる。積層体を積層方向（第１方向）から加圧して、圧着させることができる。その後、上記積層体を１つの積層型電子部品の本体に対応するサイズに切断して単位積層体を得ることができる。このとき、内部電極パターンの一端が第２方向の両端面（ｅｎｄ ｓｕｒｆａｃｅ）を介して交互に露出するように切断することができる。その後、上記単位積層体を焼結して本体１１０を得ることができる。
【0112】
外部電極形成段階
その後、本体１１０に外部電極１３１、１３２を形成して積層型電子部品１００を製造することができる。外部電極１３１、１３２を形成する方法は特に限定されず、導電性金属及びガラスを含むペーストにディッピングする方法を用いることができ、導電性金属を含むシートを転写する方式で形成することもできる。また、導電性金属及び樹脂を含むペーストを用いたり、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）工法、分子層蒸着（Ｍｏｌｅｃｕｌａｒ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＭＬＤ）工法、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）工法、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）工法などを用いて外部電極を形成することもできる。また、めっき工程をさらに行って外部電極がめっき層１３１ｂ、１３２ｂを含むようにしてもよい。
その後、本体１１０に外部電極１３１、１３２を形成して積層型電子部品１００を製造することができる。外部電極１３１、１３２を形成する方法は特に限定されず、導電性金属及びガラスを含むペーストにディッピングする方法を用いることができ、導電性金属を含むシートを転写する方式で形成することもできる。また、導電性金属及び樹脂を含むペーストを用いたり、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）工法、分子層蒸着（Ｍｏｌｅｃｕｌａｒ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＭＬＤ）工法、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）工法、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）工法などを用いて外部電極を形成することもできる。また、めっき工程をさらに行って外部電極がめっき層１３１ｂ、１３２ｂを含むようにしてもよい。
【0113】
以上のように、本発明の実施形態について詳細に説明したが、本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当技術分野の通常の知識を有する者によって様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。
【0114】
また、本発明で使用された「一実施形態」という表現は、互いに同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記に提示された一実施形態は、他の一実施形態の特徴と結合して実現されることを排除しない。例えば、特定の一実施形態で説明された事項が他の一実施形態に説明されていなくても、他の一実施形態においてその事項と反対又は矛盾する説明がない限り、他の一実施形態に係る説明として理解されることができる。
【0115】
本発明で使用された用語は、単に一実施形態を説明するために使用されたものであって、本発明を限定しようとする意図ではない。このとき、単数の表現は、文脈上明らかに異なる意味ではない限り、複数の表現を含む。
【符号の説明】
【0116】
１００：積層型電子部品
１１０：本体
１１１：誘電体層
１２１、１２２：内部電極
Ａｃ：容量形成部
１１２、１１３：カバー部
１１４、１１５：マージン部
１３１、１３２：外部電極
１１０：本体
１１１：誘電体層
１２１、１２２：内部電極
Ａｃ：容量形成部
１１２、１１３：カバー部
１１４、１１５：マージン部
１３１、１３２：外部電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】