知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022181579
(43)【公開日】2022-12-08
(54)【発明の名称】固体撮像素子および電子機器
(51)【国際特許分類】
H04N 5/374 20110101AFI20221201BHJP
【ＦＩ】
H04N5/374
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2021088606
(22)【出願日】2021-05-26
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100121131
【弁理士】
【氏名又は名称】西川 孝
(74)【代理人】
【識別番号】100082131
【弁理士】
【氏名又は名称】稲本 義雄
(74)【代理人】
【識別番号】100168686
【弁理士】
【氏名又は名称】三浦 勇介
(72)【発明者】
【氏名】弘 智行
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CY42
5C024GX03
5C024GX16
5C024GY39
5C024GY41
5C024JX30
(57)【要約】
【課題】より性能向上を図る。
【解決手段】画素は、フォトダイオードにおける光電変換で発生した電荷を検出するためのＦＤ部と、ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタとを少なくとも有する。そして、第１のトランジスタは、電荷を増幅する増幅トランジスタとして用いられ、第２のトランジスタは、ゲートにＦＤ部が接続されるとともに、ドレインに増幅トランジスタのソースが接続される。本技術は、例えば、InGaAsフォトダイオードの画素を備えるCMOSイメージセンサに適用できる。
【選択図】図１
【解決手段】画素は、フォトダイオードにおける光電変換で発生した電荷を検出するためのＦＤ部と、ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタとを少なくとも有する。そして、第１のトランジスタは、電荷を増幅する増幅トランジスタとして用いられ、第２のトランジスタは、ゲートにＦＤ部が接続されるとともに、ドレインに増幅トランジスタのソースが接続される。本技術は、例えば、InGaAsフォトダイオードの画素を備えるCMOSイメージセンサに適用できる。
【選択図】図１
【特許請求の範囲】
【請求項1】
フォトダイオードにおける光電変換で発生した電荷を検出するためのＦＤ（Floating Diffusion）部と、
前記ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、
前記ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタと
を少なくとも有し、
前記第１のトランジスタおよび前記第２のトランジスタのうちの一方は、前記電荷を増幅する増幅トランジスタとして用いられ、
前記第１のトランジスタおよび前記第２のトランジスタのうちの他方は、ゲートに前記ＦＤ部が接続されるとともに、ドレインに前記増幅トランジスタのソースが接続され、または、ソースに前記増幅トランジスタのドレインが接続される
画素を備える固体撮像素子。
前記ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、
前記ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタと
を少なくとも有し、
前記第１のトランジスタおよび前記第２のトランジスタのうちの一方は、前記電荷を増幅する増幅トランジスタとして用いられ、
前記第１のトランジスタおよび前記第２のトランジスタのうちの他方は、ゲートに前記ＦＤ部が接続されるとともに、ドレインに前記増幅トランジスタのソースが接続され、または、ソースに前記増幅トランジスタのドレインが接続される
画素を備える固体撮像素子。
【請求項2】
前記画素を構成する素子が設けられる画素領域に、前記第１のトランジスタおよび前記第２のトランジスタが組み合わされて配置される
請求項１に記載の固体撮像素子。
請求項１に記載の固体撮像素子。
【請求項3】
前記第１のトランジスタが前記増幅トランジスタとして用いられ、
前記第２のトランジスタによって、前記ＦＤ部がリセットされるタイミングで垂直信号線の電圧降下がアシストされる
請求項１に記載の固体撮像素子。
前記第２のトランジスタによって、前記ＦＤ部がリセットされるタイミングで垂直信号線の電圧降下がアシストされる
請求項１に記載の固体撮像素子。
【請求項4】
前記第１のトランジスタのオン／オフを切り替える閾値電圧は、前記第２のトランジスタのオン／オフを切り替える閾値電圧より小さい
請求項３に記載の固体撮像素子。
請求項３に記載の固体撮像素子。
【請求項5】
前記第２のトランジスタが前記増幅トランジスタとして用いられ、
前記第１のトランジスタによって、前記フォトダイオードによって高光量が検出された際の前記増幅トランジスタの出力の立ち上がりがアシストされる
請求項１に記載の固体撮像素子。
前記第１のトランジスタによって、前記フォトダイオードによって高光量が検出された際の前記増幅トランジスタの出力の立ち上がりがアシストされる
請求項１に記載の固体撮像素子。
【請求項6】
前記第２のトランジスタのオン／オフを切り替える閾値電圧は、前記第１のトランジスタのオン／オフを切り替える閾値電圧より小さい
請求項５に記載の固体撮像素子。
請求項５に記載の固体撮像素子。
【請求項7】
前記第１のトランジスタおよび前記第２のトランジスタとして、エンハンスメント型とデプレッション型とのどちらかが採用される
請求項１に記載の固体撮像素子。
請求項１に記載の固体撮像素子。
【請求項8】
フォトダイオードにおける光電変換で発生した電荷を検出するためのＦＤ（Floating Diffusion）部と、
前記ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、
前記ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタと
を少なくとも有し、
前記第１のトランジスタおよび前記第２のトランジスタのうちの一方は、前記電荷を増幅する増幅トランジスタとして用いられ、
前記第１のトランジスタおよび前記第２のトランジスタのうちの他方は、ゲートに前記ＦＤ部が接続されるとともに、ドレインに前記増幅トランジスタのソースが接続され、または、ソースに前記増幅トランジスタのドレインが接続される
画素を有した固体撮像素子を備える電子機器。
前記ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、
前記ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタと
を少なくとも有し、
前記第１のトランジスタおよび前記第２のトランジスタのうちの一方は、前記電荷を増幅する増幅トランジスタとして用いられ、
前記第１のトランジスタおよび前記第２のトランジスタのうちの他方は、ゲートに前記ＦＤ部が接続されるとともに、ドレインに前記増幅トランジスタのソースが接続され、または、ソースに前記増幅トランジスタのドレインが接続される
画素を有した固体撮像素子を備える電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、固体撮像素子および電子機器に関し、特に、より性能向上を図ることができるようにした固体撮像素子および電子機器に関する。
【背景技術】
【0002】
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。例えば、固体撮像素子では、フォトダイオードにおいて光電変換された電荷がＦＤ（Floating Diffusion）部に転送され、その電荷量に応じて増幅トランジスタを介して出力される画素信号がＡＤ（Analog to Digital）変換される。
【0003】
また、特許文献１には、画素信号を伝送する垂直信号線に、電流値が可変である定電流源が接続された撮像装置において、垂直信号線の電圧の変動を測定して定電流源の電流値を制御する技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００８－１５３９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、従来の撮像素子に対して、垂直信号線の電圧が収束するまでのセトリング時間を改善したり、定電流源の電流値の増加を抑制したりすることで、さらなる性能の向上が求められている。
【0006】
本開示は、このような状況に鑑みてなされたものであり、より性能向上を図ることができるようにするものである。
【課題を解決するための手段】
【0007】
本開示の一側面の固体撮像素子は、フォトダイオードにおける光電変換で発生した電荷を検出するためのＦＤ部と、前記ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、前記ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタとを少なくとも有し、前記第１のトランジスタおよび前記第２のトランジスタのうちの一方は、前記電荷を増幅する増幅トランジスタとして用いられ、前記第１のトランジスタおよび前記第２のトランジスタのうちの他方は、ゲートに前記ＦＤ部が接続されるとともに、ドレインに前記増幅トランジスタのソースが接続され、または、ソースに前記増幅トランジスタのドレインが接続される画素を備える。
【0008】
本開示の一側面の電子機器は、フォトダイオードにおける光電変換で発生した電荷を検出するためのＦＤ部と、前記ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、前記ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタとを少なくとも有し、前記第１のトランジスタおよび前記第２のトランジスタのうちの一方は、前記電荷を増幅する増幅トランジスタとして用いられ、前記第１のトランジスタおよび前記第２のトランジスタのうちの他方は、ゲートに前記ＦＤ部が接続されるとともに、ドレインに前記増幅トランジスタのソースが接続され、または、ソースに前記増幅トランジスタのドレインが接続される画素を有した固体撮像素子を備える。
【0009】
本開示の一側面においては、画素には、フォトダイオードにおける光電変換で発生した電荷を検出するためのＦＤ部と、ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタとが少なくとも設けられる。そして、第１のトランジスタおよび第２のトランジスタのうちの一方は、電荷を増幅する増幅トランジスタとして用いられ、第１のトランジスタおよび第２のトランジスタのうちの他方は、ゲートにＦＤ部が接続されるとともに、ドレインに増幅トランジスタのソースが接続され、または、ソースに増幅トランジスタのドレインが接続される。
【図面の簡単な説明】
【0010】
【図1】本技術を適用した固体撮像素子が備える画素の第１の実施の形態の構成例を示す回路図である。
【図2】従来の画素の構成例を示す回路図である。
【図3】トランジスタの基本特性を示す図である。
【図4】動作タイミングを示す図である。
【図5】シミュレーション結果の一例を示す図である。
【図6】画素の平面レイアウトの一例を示す図である。
【図7】画素の第２の実施の形態の構成例を示す回路図である。
【図8】Ｄ層転送時におけるセトリング改善について説明する図である。
【図9】画素の第３の実施の形態の構成例を示す回路図である。
【図10】高光量時におけるセトリング改善について説明する図である。
【図11】撮像装置の構成例を示すブロック図である。
【図12】イメージセンサを使用する使用例を示す図である。
【発明を実施するための形態】
【0011】
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【0012】
＜画素の第１の構成例＞
図１は、本技術を適用した固体撮像素子が備える画素の第１の実施の形態の構成例を示す回路図である。
図１は、本技術を適用した固体撮像素子が備える画素の第１の実施の形態の構成例を示す回路図である。
【0013】
図１に示す画素１１は、破線で囲われた領域が画素領域である。画素１１は、垂直信号線２１を介して、定電流源となる負荷MOS（Metal Oxide Semiconductor）２２に接続されており、垂直信号線２１には寄生容量２３が発生している。
【0014】
画素１１は、InGaAsフォトダイオード３１、ＳＮノード３２、容量３３、排出トランジスタ３４、転送トランジスタ３５、ＦＤノード３６、容量３７、増幅トランジスタ３８、選択トランジスタ３９、リセットトランジスタ４０、および追加トランジスタ４１を備えて構成される。排出トランジスタ３４、転送トランジスタ３５、リセットトランジスタ４０、および追加トランジスタ４１は、Ｐ型トランジスタであり、増幅トランジスタ３８、および選択トランジスタ３９は、Ｎ型トランジスタである。即ち、画素１１の画素領域には、Ｎ型トランジスタおよびＰ型トランジスタが組み合わされて配置されている。
【0015】
InGaAsフォトダイオード３１は、近赤外の波長域の光を光電変換し、その光電変換で発生した電荷をＳＮノード３２に出力する。
【0016】
ＳＮノード３２には容量３３が接続されており、InGaAsフォトダイオード３１で発生した電荷が容量３３に蓄積される。
【0017】
排出トランジスタ３４は、ゲートに供給される排出信号ＯＦＧに従って、容量３３に蓄積されている電荷を排出し、ＳＮノード３２の電位をリセット電圧Ｖrst1にリセットする。
【0018】
転送トランジスタ３５は、ゲートに供給される転送信号ＴＲＧに従って、ＳＮノード３２からＦＤノード３６へ電荷を転送する。
【0019】
ＦＤノード３６には容量３７が接続されており、ＳＮノード３２から転送されてくる電荷が容量３７に蓄積される。
【0020】
増幅トランジスタ３８は、例えば、3.3Vの電源電圧と選択トランジスタ３９とを接続し、ゲートに供給されるＦＤノード３６の電位に応じて接続をオン／オフする。
【0021】
選択トランジスタ３９は、ゲートに供給される選択信号ＳＥＬに従って、増幅トランジスタ３８を垂直信号線２１に接続する。
【0022】
リセットトランジスタ４０は、ゲートに供給されるリセット信号ＲＳＴに従って、容量３７に蓄積されている電荷を排出して、ＦＤノード３６の電位をリセット電圧Ｖrst1にリセットする。
【0023】
追加トランジスタ４１のゲートには、ＦＤノード３６が接続される。追加トランジスタ４１のドレインには、増幅トランジスタ３８のソースが接続されるとともに、選択トランジスタ３９を介して垂直信号線２１に接続される。追加トランジスタ４１のソースは、接地レベルに接続されている。従って、追加トランジスタ４１は、ＦＤノード３６の電位に応じて、選択トランジスタ３９を介して垂直信号線２１と接地レベルとの接続をオン／オフする。
【0024】
このように構成される画素１１において、ＦＤノード３６は、InGaAsフォトダイオード３１における光電変換で発生した電荷を検出するために用いられ、増幅トランジスタ３８は、ＦＤノード３６に蓄積されている電荷を増幅する。増幅トランジスタ３８はＮ型トランジスタであって、ＦＤノード３６の電圧が上昇するときにソースフォロワ駆動する。追加トランジスタ４１はＰ型トランジスタであって、ＦＤノード３６の電圧が降下するときにソースフォロワ駆動する。
【0025】
従って、画素１１は、ＦＤノード３６の電位に応じて、増幅トランジスタ３８がオンになると追加トランジスタ４１はオフになり、増幅トランジスタ３８がオフになると追加トランジスタ４１はオンになるように構成される。
【0026】
これにより、画素１１は、リセットトランジスタ４０によってＦＤノード３６の電位がリセットされたタイミングにおいて、垂直信号線２１の電圧ＶＳＬが降下してリセット電圧Ｖrst1に収束するまでのセトリング時間Ｔの短縮を図ることができる。例えば、このセトリング時間Ｔは、負荷MOS２２により供給される電流Ｉ０、寄生容量２３に蓄積可能な電荷の容量Ｃvsl、増幅トランジスタ３８の相互コンダクタンスｇｍ１、および追加トランジスタ４１の相互コンダクタンスｇｍ２を用いて、次の式（１）で表される。
【0027】
【数1】
【0028】
ここで、図２には、追加トランジスタ４１が設けられていない従来の画素１１Ａの構成例が示されている。なお、図２において、図１の画素１１と共通する構成要件には同一の符号が付してあり、その詳細な説明は省略する。
【0029】
図２に示すように構成される従来の画素１１Ａにおけるセトリング時間Ｔは、負荷MOS２２により供給される電流Ｉ０、寄生容量２３に蓄積可能な電荷の容量Ｃvsl、および増幅トランジスタ３８の相互コンダクタンスｇｍを用いて、次の式（２）で表される。
【0030】
【数2】
【0031】
従って、従来の画素１１Ａの構成におけるセトリング時間Ｔを低減するためには、負荷MOS２２により供給される電流Ｉ０を増加させること、または、増幅トランジスタ３８の相互コンダクタンスｇｍを増加させることが必要となる。しかしながら、負荷MOS２２により供給される電流Ｉ０を増加させた場合には、定常的な消費電流が増加することになる。
【0032】
これに対し、画素１１では、過渡的な動作でのみ追加トランジスタ４１がオンとなる構成であることより、定常的な消費電量の増加が生じることはない。つまり、画素１１は、消費電量が増加することを回避しつつ、セトリング改善を図ることができる。
【0033】
【0034】
図３には、トランジスタの基本特性が示されている。
【0035】
図３のＡに示すようなトランジスタは、ゲート電圧とソース電圧との電圧差Ｖｇｓに応じて、ドレインからソースに流れる電流Ｉｄｓが変化する。例えば、エンハンスメント型のトランジスタは、図４のＢに示すように電流Ｉｄｓが変化し、デプレッション型のトランジスタは、図４のＣに示すように電流Ｉｄｓが変化する。
【0036】
例えば、増幅トランジスタ３８および追加トランジスタ４１として、エンハンスメント型とデプレッション型とのどちらを採用してもよい。なお、デプレッション型の方が、トランジスタのオン／オフを切り替える閾値電圧ＶＴｈが小さいため、ソースフォロワ駆動の切り替わりの感度を高くすることができ、セトリング時間を短縮する効果を高めることができる。
【0037】
また、増幅トランジスタ３８の閾値電圧ＶＴｈは、追加トランジスタ４１の閾値電圧ＶＴｈより小さくなるように設定される。
【0038】
【0039】
図４に示すように、画素１１と従来の画素１１Ａとのどちらにおいても、リセットトランジスタ４０によってＦＤノード３６の電位がリセットされたタイミングにおいて、垂直信号線２１の電圧ＶＳＬの降下が開始される。また、この時点では、垂直信号線２１の電圧ＶＳＬがＦＤノード３６の電位より高いため、増幅トランジスタ３８はオフとなっており、追加トランジスタ４１はオンとなっている。
【0040】
例えば、図４のＢで拡大して示すように、従来の画素１１Ａでは、増幅トランジスタ３８がオフとなっている期間（AMP_OFF期間）においては、負荷MOS２２により供給される電流Ｉ０によってセトリング時間Ｔが決定される。そして、垂直信号線２１の電圧ＶＳＬが降下するに伴って、垂直信号線２１の電圧ＶＳＬがＦＤノード３６の電位より低くなると、増幅トランジスタ３８がオンとなる。その後、増幅トランジスタ３８がオンとなっている期間（AMP_ON期間）においては、増幅トランジスタ３８の相互コンダクタンスｇｍによってセトリング時間Ｔが決定される。
【0041】
つまり、従来の画素１１Ａでは、ＦＤノード３６の電圧が降下する際に、垂直信号線２１の電圧ＶＳＬはＦＤノード３６の電圧に追従するように降下する。このとき、ＦＤノード３６の電圧が降下した瞬間では、増幅トランジスタ３８のソース電圧よりゲート電圧の方が低いため、増幅トランジスタ３８はオフとなる。そのため、増幅トランジスタ３８がオフとなっている期間では、セトリング時間Ｔは、負荷MOS２２により供給される電流Ｉ０によって決定されることになる。
【0042】
これに対し、図４のＡで拡大して示すように、画素１１では、増幅トランジスタ３８がオフとなっている期間（AMP_OFF期間）においては、負荷MOS２２により供給される電流Ｉ０、および、追加トランジスタ４１の相互コンダクタンスｇｍによってセトリング時間Ｔが決定される。そして、垂直信号線２１の電圧ＶＳＬが降下するに伴って、垂直信号線２１の電圧ＶＳＬがＦＤノード３６の電位より低くなると、増幅トランジスタ３８がオンとなる一方で、追加トランジスタ４１はオフとなる。その後、増幅トランジスタ３８がオンとなっている期間（AMP_ON期間）においては、増幅トランジスタ３８の相互コンダクタンスｇｍによってセトリング時間Ｔが決定される。
【0043】
つまり、画素１１は、増幅トランジスタ３８のソース電圧よりゲート電圧の方が低く、増幅トランジスタ３８はオフする領域で動作する追加トランジスタ４１が設けられた構成となっている。これにより、画素１１では、ＦＤノード３６の電圧が降下した瞬間に、増幅トランジスタ３８はオフになる一方で追加トランジスタ４１がオンとなり、負荷MOS２２により供給される電流Ｉ０と、追加トランジスタ４１を介して流れる電流とによって垂直信号線２１の電圧ＶＳＬを降下させることができる。その結果、画素１１は、垂直信号線２１の電圧ＶＳＬの降下時に、垂直信号線２１の電圧ＶＳＬが収束するまでのセトリング時間Ｔの短縮を図ることができる。
【0044】
このように、画素１１は、増幅トランジスタ３８がオフとなっている期間において、追加トランジスタ４１によって垂直信号線２１の電圧ＶＳＬの降下がアシストされるので、従来の画素１１Ａよりもセトリング時間の短縮を図ることができる。
【0045】
図５は、セトリング時間のシミュレーション結果の一例を示す図である。
【0046】
図５に示すように、本技術を適用した画素１１では、ＦＤノード３６の電圧が降下したタイミングから、垂直信号線２１の電圧ＶＳＬが収束するまでのセトリング時間が0.858μ秒となるシミュレーション結果が求められた。また、従来の画素１１Ａでは、ＦＤノード３６の電圧が降下したタイミングから、垂直信号線２１の電圧ＶＳＬが収束するまでのセトリング時間が1.125μ秒となるシミュレーション結果が求められた。また、追加トランジスタ４１を流れる電流（AMPP電流）が、図５に示すように発生するシミュレーション結果が求められた。
【0047】
このように、本技術を適用した画素１１は、従来の画素１１Ａと比較して、セトリング時間を約２５％低減させることができると期待される。このようにセトリング時間を低減させることで、画素１１を備える固体撮像素子は、高フレームレート化を図ることができる。
【0048】
なお、図５は、追加トランジスタ４１のＬＷ比を４としてシミュレーションを行ったシミュレーション結果であり、追加トランジスタ４１のＬＷ比を大きく（性能向上）することで、さらにセトリング時間を低減させることができる可能性がある。
【0049】
図６には、画素１１の平面レイアウトの一例が示されている。
【0050】
図６に示すように、画素１１は、例えば、Ｐ型トランジスタである排出トランジスタ３４、転送トランジスタ３５、リセットトランジスタ４０、および追加トランジスタ４１が一列に並び、Ｎ型トランジスタである増幅トランジスタ３８、および選択トランジスタ３９が一列に並ぶような平面レイアウトを採用することができる。
【0051】
以上のように構成される画素１１を備える固体撮像素子は、従来よりもセトリング時間を短縮することによって高フレームレート化を図ることができ、その際の消費電力の増加を抑制することができるので、より性能向上を図ることができる。また、負荷MOS２２の電流が少ないほど、追加トランジスタ４１によるセトリング改善の効果を高めることができる。
【0052】
また、画素１１は、従来の画素１１Ａと同様に、Ｎ型トランジスタおよびＰ型トランジスタが混合されるように組み合わされた構成であり、追加トランジスタ４１を追加することによって工程が増加することはない。また、画素１１は、容量分割（容量３３と容量３７との容量比をコントロール）するために、ＦＤノード３６に意図的に容量３７を設ける構成となっているため、追加トランジスタ４１を追加することよる容量が生じても、変換効率に影響を及ぼすことはない。また、画素１１は、従来の画素１１Ａに対して追加トランジスタ４１を追加するだけであって面積および電流の増加が少なく、他製品への汎用性を高くすることができる。
【0053】
＜画素の第２の構成例＞
図７は、本技術を適用した固体撮像素子が備える画素の第２の実施の形態の構成例を示す回路図である。なお、図７に示す画素１１Ｂにおいて、図１の画素１１と共通する構成要件については、同一の符号を付し、その詳細な説明は省略する。
図７は、本技術を適用した固体撮像素子が備える画素の第２の実施の形態の構成例を示す回路図である。なお、図７に示す画素１１Ｂにおいて、図１の画素１１と共通する構成要件については、同一の符号を付し、その詳細な説明は省略する。
【0054】
例えば、画素１１Ｂは、転送トランジスタ３５、ＦＤノード３６、容量３７、増幅トランジスタ３８、選択トランジスタ３９、リセットトランジスタ４０、および追加トランジスタ４１を備える点で、図１の画素１１と共通の構成となっている。そして、画素１１がInGaAsフォトダイオード３１を備えていたのに対し、画素１１Ｂは、ＰＮ接合型のフォトダイオード４２を備えた構成となっている。
【0055】
このように構成される画素１１Ｂは、例えば、Ｄ層転送時におけるセトリング時間を短縮することができる。
【0056】
即ち、図８に示すように、画素１１Ｂでは、Ｄ層転送時において、転送信号ＴＲＧに従って転送トランジスタ３５がオンとなってフォトダイオード４２から転送される電荷によってＦＤノード３６の電圧が降下する。このとき、増幅トランジスタ３８がオフとなるとともに追加トランジスタ４１がオンとなり、追加トランジスタ４１によってＦＤノード３６の電圧の降下がアシストされるので、ＦＤノード３６の電圧が収束するまでのセトリング時間を短縮することができる。
【0057】
このように、画素１１Ｂは、増幅トランジスタ３８のソースに追加トランジスタ４１のドレインが接続されるような構成とすることで、Ｄ層転送時におけるＦＤノード３６の電圧の立ち下がり速度の向上を図ることができ、セトリング改善を図ることができる。
【0058】
＜画素の第３の構成例＞
図９は、本技術を適用した固体撮像素子が備える画素の第３の実施の形態の構成例を示す回路図である。
図９は、本技術を適用した固体撮像素子が備える画素の第３の実施の形態の構成例を示す回路図である。
【0059】
図９に示す画素１１Ｃは、例えば、物体の移動などをイベントとして検出するイベントベースビジョンセンサに用いられる。例えば、イベントベースビジョンセンサは、センサ基板およびロジック基板が積層された積層構造となっている。そして、イベントベースビジョンセンサでは、画素１１ＣごとにCu-Cu接続部５１を介してセンサ基板とロジック基板とが電気的に接続され、画素信号が画素１１ＣごとにＡＤ変換される。
【0060】
図９に示すように、センサ基板側の画素領域５２には、フォトダイオード６１、並びに、Ｎ型トランジスタ６２および６３が設けられている。また、ロジック基板側の画素下ＡＤ領域５３には、Ｐ型トランジスタ６４乃至６９、Ｎ型トランジスタ７０乃至７２、キャパシタ７３および７４、スイッチ７５、並びに、負荷MOS７６が設けられている。
【0061】
例えば、画素１１Ｃでは、Ｐ型トランジスタ６９が、図１の増幅トランジスタ３８に対応し、フォトダイオード６１における光電変換で発生した電荷を増幅する。また、画素１１Ｃでは、Ｎ型トランジスタ７０が、図１の追加トランジスタ４１に対応し、フォトダイオード６１によって高光量が検出された際のＰ型トランジスタ６９の出力の立ち上がりがアシストされる。
【0062】
即ち、画素１１Ｃは、フォトダイオード６１における光電変換で発生した電荷に応じた画素領域５２の出力電圧proutがＰ型トランジスタ６９のゲートに供給されるように構成される。そして、画素１１Ｃは、Ｐ型トランジスタ６５および６９により構成される増幅アンプによって出力電圧proutを増幅して、その増幅アンプから出力電圧fooutが出力されるように構成される。
【0063】
そして、画素１１Ｃでは、図１０に示すように、照度が高くなって出力電圧proutが低照度から高照度に変化すると、出力電圧fooutが上昇する。このとき、Ｐ型トランジスタ６９がオフになるとともに、Ｎ型トランジスタ７０がオンになることで、出力電圧fooutが収束するまでのセトリング時間を短縮することができる。つまり、画素１１Ｃは、Ｎ型トランジスタ７０のソースにＰ型トランジスタ６９のドレインが接続されるような構成とすることで、高照度の検出時における出力電圧fooutの立ち上がり速度の向上を図ることができる。
【0064】
このように、画素１１Ｃは、フォトダイオード６１によって高光量が検出された際のセトリング改善を図ることができる。
【0065】
なお、画素１１Ｃでは、Ｐ型トランジスタ６９の閾値電圧ＶＴｈは、Ｎ型トランジスタ７０の閾値電圧ＶＴｈより小さくなるように設定される。
【0066】
＜電子機器の構成例＞
上述したような各構成例の画素１１を備えた撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
上述したような各構成例の画素１１を備えた撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【0067】
図１１は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【0068】
図１１に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
【0069】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
【0070】
撮像素子１０３としては、上述した各構成例の画素１１を備えた撮像素子が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
【0071】
信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
【0072】
このように構成されている撮像装置１０１では、上述した各構成例の画素１１を適用することで、例えば、より高速かつ低消費電力で画像を撮像することができる。
【0073】
＜イメージセンサの使用例＞
図１２は、上述のイメージセンサ（撮像素子）を使用する使用例を示す図である。
図１２は、上述のイメージセンサ（撮像素子）を使用する使用例を示す図である。
【0074】
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【0075】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【0076】
＜構成の組み合わせ例＞
なお、本技術は以下のような構成も取ることができる。
（１）
フォトダイオードにおける光電変換で発生した電荷を検出するためのＦＤ（Floating Diffusion）部と、
前記ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、
前記ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタと
を少なくとも有し、
前記第１のトランジスタおよび前記第２のトランジスタのうちの一方は、前記電荷を増幅する増幅トランジスタとして用いられ、
前記第１のトランジスタおよび前記第２のトランジスタのうちの他方は、ゲートに前記ＦＤ部が接続されるとともに、ドレインに前記増幅トランジスタのソースが接続され、または、ソースに前記増幅トランジスタのドレインが接続される
画素を備える固体撮像素子。
（２）
前記画素を構成する素子が設けられる画素領域に、前記第１のトランジスタおよび前記第２のトランジスタが組み合わされて配置される
上記（１）に記載の固体撮像素子。
（３）
前記第１のトランジスタが前記増幅トランジスタとして用いられ、
前記第２のトランジスタによって、前記ＦＤ部がリセットされるタイミングで垂直信号線の電圧降下がアシストされる
上記（１）または（２）に記載の固体撮像素子。
（４）
前記第１のトランジスタのオン／オフを切り替える閾値電圧は、前記第２のトランジスタのオン／オフを切り替える閾値電圧より小さい
上記（３）に記載の固体撮像素子。
（５）
前記第２のトランジスタが前記増幅トランジスタとして用いられ、
前記第１のトランジスタによって、前記フォトダイオードによって高光量が検出された際の前記増幅トランジスタの出力の立ち上がりがアシストされる
上記（１）または（２）に記載の固体撮像素子。
（６）
前記第２のトランジスタのオン／オフを切り替える閾値電圧は、前記第１のトランジスタのオン／オフを切り替える閾値電圧より小さい
上記（５）に記載の固体撮像素子。
（７）
前記第１のトランジスタおよび前記第２のトランジスタとして、エンハンスメント型とデプレッション型とのどちらかが採用される
上記（１）から（６）までのいずれかに記載の固体撮像素子。
（８）
フォトダイオードにおける光電変換で発生した電荷を検出するためのＦＤ（Floating Diffusion）部と、
前記ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、
前記ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタと
を少なくとも有し、
前記第１のトランジスタおよび前記第２のトランジスタのうちの一方は、前記電荷を増幅する増幅トランジスタとして用いられ、
前記第１のトランジスタおよび前記第２のトランジスタのうちの他方は、ゲートに前記ＦＤ部が接続されるとともに、ドレインに前記増幅トランジスタのソースが接続され、または、ソースに前記増幅トランジスタのドレインが接続される
画素を有した固体撮像素子を備える電子機器。
なお、本技術は以下のような構成も取ることができる。
（１）
フォトダイオードにおける光電変換で発生した電荷を検出するためのＦＤ（Floating Diffusion）部と、
前記ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、
前記ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタと
を少なくとも有し、
前記第１のトランジスタおよび前記第２のトランジスタのうちの一方は、前記電荷を増幅する増幅トランジスタとして用いられ、
前記第１のトランジスタおよび前記第２のトランジスタのうちの他方は、ゲートに前記ＦＤ部が接続されるとともに、ドレインに前記増幅トランジスタのソースが接続され、または、ソースに前記増幅トランジスタのドレインが接続される
画素を備える固体撮像素子。
（２）
前記画素を構成する素子が設けられる画素領域に、前記第１のトランジスタおよび前記第２のトランジスタが組み合わされて配置される
上記（１）に記載の固体撮像素子。
（３）
前記第１のトランジスタが前記増幅トランジスタとして用いられ、
前記第２のトランジスタによって、前記ＦＤ部がリセットされるタイミングで垂直信号線の電圧降下がアシストされる
上記（１）または（２）に記載の固体撮像素子。
（４）
前記第１のトランジスタのオン／オフを切り替える閾値電圧は、前記第２のトランジスタのオン／オフを切り替える閾値電圧より小さい
上記（３）に記載の固体撮像素子。
（５）
前記第２のトランジスタが前記増幅トランジスタとして用いられ、
前記第１のトランジスタによって、前記フォトダイオードによって高光量が検出された際の前記増幅トランジスタの出力の立ち上がりがアシストされる
上記（１）または（２）に記載の固体撮像素子。
（６）
前記第２のトランジスタのオン／オフを切り替える閾値電圧は、前記第１のトランジスタのオン／オフを切り替える閾値電圧より小さい
上記（５）に記載の固体撮像素子。
（７）
前記第１のトランジスタおよび前記第２のトランジスタとして、エンハンスメント型とデプレッション型とのどちらかが採用される
上記（１）から（６）までのいずれかに記載の固体撮像素子。
（８）
フォトダイオードにおける光電変換で発生した電荷を検出するためのＦＤ（Floating Diffusion）部と、
前記ＦＤ部の電圧が上昇するときにソースフォロワ駆動する第１のトランジスタと、
前記ＦＤ部の電圧が降下するときにソースフォロワ駆動する第２のトランジスタと
を少なくとも有し、
前記第１のトランジスタおよび前記第２のトランジスタのうちの一方は、前記電荷を増幅する増幅トランジスタとして用いられ、
前記第１のトランジスタおよび前記第２のトランジスタのうちの他方は、ゲートに前記ＦＤ部が接続されるとともに、ドレインに前記増幅トランジスタのソースが接続され、または、ソースに前記増幅トランジスタのドレインが接続される
画素を有した固体撮像素子を備える電子機器。
【0077】
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
【符号の説明】
【0078】
１１ 画素， ２１ 垂直信号線， ２２ 負荷MOS， ２３ 寄生容量， ３１ InGaAsフォトダイオード， ３２ ＳＮノード， ３３ 容量， ３４ 排出トランジスタ， ３５ 転送トランジスタ， ３６ ＦＤノード， ３７ 容量， ３８ 増幅トランジスタ， ３９ 選択トランジスタ， ４０ リセットトランジスタ， ４１ 追加トランジスタ， ４２ フォトダイオード， ５１ Cu-Cu接続部， ５２ 画素領域， ５３ 画素下ＡＤ領域， ６１ フォトダイオード， ６２および６３ Ｎ型トランジスタ， ６４乃至６９ Ｐ型トランジスタ， ７０乃至７２ Ｎ型トランジスタ， ７３および７４ キャパシタ， ６７ スイッチ， ６８ 負荷MOS
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】