特開 2022-181979 ゲート駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022181979

(43)【公開日】2022-12-08

(54)【発明の名称】ゲート駆動装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20221201BHJP

【ＦＩ】

H02M1/08 A

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2021089242

(22)【出願日】2021-05-27

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】福田 裕司

【テーマコード（参考）】

5H740

【Ｆターム（参考）】

5H740AA05

5H740BA11

5H740BA12

5H740BC01

5H740BC02

5H740HH06

5H740JA01

5H740JB01

5H740KK01

5H740MM11

(57)【要約】

【課題】半導体スイッチング素子のゲートオン直後においても短絡状態の検知ができ、短縮しすぎた設定デッドタイムへのフィードバックなどデッドタイム短縮制御のフェールセーフとして活用することもできるようにしたゲート駆動装置を提供する。
【解決手段】ゲート駆動型の半導体スイッチング素子のそれぞれに対応して設けられる制御回路によりゲート駆動信号を与えて駆動制御を行うゲート駆動装置であって、半導体スイッチング素子の電流の時間変化量を検出する微分回路と、微分回路により検出される電流の時間変化量のうち、リカバリ電流の戻り期間における時間変化量が所定レベル以上であるときに検出信号を出力する比較回路とを備え、制御回路は、オンオフ指令および比較回路からの検出信号に基づいて短絡状態であるか否かを判定し、この結果に基づいてデッドタイムを調整設定したゲート駆動信号により半導体スイッチング素子を駆動制御する。
【選択図】図１

【特許請求の範囲】

【請求項1】

ゲート駆動型の半導体スイッチング素子を上下アームに配置して負荷に給電する構成においてオンオフ指令信号に基づいて前記半導体スイッチング素子のそれぞれに対応して設けられる制御回路（１１ａ、１１ｂ、１１１ａ、１１１ｂ、２１１ａ、２１１ｂ）により前記半導体スイッチング素子にゲート駆動信号を与えて駆動制御を行うゲート駆動装置であって、
前記半導体スイッチング素子の電流の時間変化量を検出する微分回路（３０ａ、３０ｂ）と、
前記微分回路により検出される前記電流の時間変化量のうち、リカバリ電流の戻り期間における時間変化量が所定レベル以上であるときに検出信号を出力する比較回路（４０ａ、４０ｂ）とを備え、
前記制御回路は、前記オンオフ指令および前記比較回路からの検出信号に基づいて短絡状態であるか否かを判定し、この結果に基づいてデッドタイムを調整設定したゲート駆動信号により前記半導体スイッチング素子を駆動制御するゲート駆動装置。

【請求項2】

前記制御回路は、上下アームの前記半導体スイッチング素子を統括して制御する統括制御部（４）に前記短絡状態であるか否かの判定結果を出力し、前記統括制御部によりデッドタイムが調整設定された前記オンオフ指令信号を入力して前記半導体スイッチング素子を駆動制御する請求項１に記載のゲート駆動装置。

【請求項3】

前記制御回路は、上下アームの前記半導体スイッチング素子を統括して制御する統括制御部（４）からデッドタイムが調整されていない前記オンオフ指令信号を入力し、前記短絡状態であるか否かの判定結果を上下アームの制御回路同士で共有してデッドタイムを調整設定してゲート駆動信号を生成する請求項１に記載のゲート駆動装置。

【請求項4】

前記制御回路は、前記オンオフ指令および前記比較回路からの検出信号に加えて、前記半導体スイッチング素子の電流値に基づいて短絡状態であるか否かを判定する請求項１から３のいずれか一項に記載のゲート駆動装置。

【請求項5】

前記半導体スイッチング素子はセンス素子を備え、前記半導体スイッチング素子の電流を前記センス素子の電流により検出する請求項１から３のいずれか一項に記載のゲート駆動装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ゲート駆動装置に関する。

【背景技術】

【0002】

上下アームに半導体スイッチング素子を設けて負荷に給電する構成のインバータなどのゲート駆動装置では、近年、半導体スイッチング素子としてＳｉＣＭＯＳトランジスタを用いるものがある。ＳｉＣＭＯＳトランジスタは、ボディダイオードを使用する場合に、オン電圧が高いため損失が大きくなり、またボディダイオードの通電劣化も問題になる。

【0003】

そこで同期整流を行うことで損失低減やボディダイオード通電時間の低減を図ることで素子へのストレスを低減している。同期整流制御では、上下アーム短絡が発生しないように対向アームオフと自アームオンの間にデッドタイムＤＴ（Dead Time）を設定する必要があり、インバータ損失低減のためにデッドタイムを短縮する必要がある。

【0004】

デッドタイム短縮の手法としては、例えば実デッドタイムを計測してフィードバックすることで次回に反映して制御する方法がある。しかし、実際には制御ばらつきや制御破綻による上下アーム短絡が発生する懸念があった。

【0005】

しかし、一方で、アームがオンするタイミングでボディダイオードによるリカバリ電流が流れることで通常状態であっても大きな電流が流れることがあり、これを避けるため、オン駆動直後に短絡誤検知の防止のため、マスク期間を設けて、そのマスク期間の経過後に検知閾値を超えた際に短絡検知をする方式が採用されることがある。

【0006】

ところが、この方式では、マスク期間中の短絡検知ができないため、ターンオンの瞬間や直後での短絡検出ができなくなり、デッドタイムを短くし過ぎた際の微小な短絡電流が検知できないという課題が残っていた。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】ＷＯ２０１８／１９３５２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、上記事情を考慮してなされたもので、その目的は、ゲート駆動型の半導体スイッチング素子のゲートオン直後においても短絡状態の検知ができ、短縮しすぎた設定デッドタイムへのフィードバックなどデッドタイム短縮制御のフェールセーフとして活用することもできるようにしたゲート駆動装置を提供することにある。

【課題を解決するための手段】

【0009】

請求項１に記載のゲート駆動装置は、ゲート駆動型の半導体スイッチング素子を上下アームに配置して負荷に給電する構成においてオンオフ指令信号に基づいて前記半導体スイッチング素子のそれぞれに対応して設けられる制御回路により前記半導体スイッチング素子にゲート駆動信号を与えて駆動制御を行うゲート駆動装置であって、前記半導体スイッチング素子の電流の時間変化量を検出する微分回路と、前記微分回路により検出される前記電流の時間変化量のうち、リカバリ電流の戻り期間における時間変化量が所定レベル以上であるときに短絡状態を判定する判定回路とを備え、前記制御回路は、前記オンオフ指令および前記判定回路からの判定結果に基づいてデッドタイムを調整設定したゲート駆動信号により前記半導体スイッチング素子を駆動制御する。

【0010】

上記構成を採用することにより、制御回路により、自己に対応する半導体スイッチング素子をオン駆動すると、この後半導体スイッチング素子に流れる電流が微分回路により微分されて時間変化量が検出され、そのリカバリ電流の戻り期間における時間変化量が所定レベル以上であるか否かが判定回路により判定される。

【0011】

このとき、時間変化量が所定レベル以上でない場合には短絡が発生していないので、デッドタイムが適正に設定されている状態であり、時間変化量が所定レベル以上である場合には短絡状態であることが判定され、デッドタイムが調整設定される。この結果、対向アームの半導体スイッチング素子はデッドタイムが調整されたタイミングでオン駆動されるようになる。

【0012】

これにより、ゲートオン直後にマスク期間を設けることなく、この期間内で自アームのオン直後に迅速に短絡状態を判定することができ、半導体スイッチング素子が損傷を受けない範囲で短絡エネルギーを抑制することができる。また、短縮しすぎた設定デッドタイムへのフィードバックなどデッドタイム短縮制御のフェールセーフとして活用することもでき、デッドタイムを可能な限り短縮することができる。

【0013】

さらに、半導体スイッチング素子のリカバリ電流の戻りの傾きを微分回路により検出しているので、マスク期間を設けないことができるとともに、半導体スイッチング素子の電流値だけの監視を行うことで発生する過電流誤検知を防ぐことができる。

【図面の簡単な説明】

【0014】

【図1】第１実施形態を示す電気的構成図

【図2】第１実施形態を示すタイミングチャート

【図3】第１実施形態を示す作用説明図

【図4】第２実施形態を示す電気的構成図

【図5】第２実施形態を示すタイミングチャート

【図6】第３実施形態を示す電気的構成図

【図7】第３実施形態を示すタイミングチャート

【図8】第４実施形態を示す電気的構成図

【発明を実施するための形態】

【0015】

（第１実施形態）
以下、本発明の第１実施形態について、図１から図３を参照して説明する。
電気的構成を示す図１において、上下アームは、直列接続された半導体スイッチング素子であるＮチャンネル型のＳｉＣＭＯＳトランジスタ（以下、単にＭＯＳトランジスタと称する）１ａ、１ｂにより構成される。下アームにはＭＯＳトランジスタ１ａ、上アームにはＭＯＳトランジスタ１ｂが配置される。それぞれのＭＯＳトランジスタ１ａ、１ｂは、ボディダイオード２ａ、２ｂを有する。ＭＯＳトランジスタ１ａ、１ｂの共通接続点は、負荷であるインダクタ３が接続されている。

【0016】

ＭＯＳトランジスタ１ａ、１ｂは、それぞれゲート駆動装置１０Ａ、１０Ｂによりゲート駆動制御が行われる。ゲート駆動装置１０Ａ、１０Ｂはいずれも同等の構成であり、以下、ゲート駆動装置１０Ａの構成には添え字ａを付し、ゲート駆動装置１０Ｂの構成には添え字ｂを付して示す。ゲート駆動装置１０Ａ、１０Ｂは、マイコン４からそれぞれオンオフ指令信号Ｓｘ１、Ｓｘ２が与えられ、マイコン４に対して短絡検出信号Ｓｓ１、Ｓｓ２を出力する。以下、ゲート駆動装置１０Ａを代表して構成について説明する。

【0017】

ゲート駆動装置１０Ａは、制御回路１１ａ、電流検出用のセンス素子１２ａ、電流モニタ１３ａ、駆動回路２０ａ、微分回路３０ａおよび比較回路４０ａを備えている。制御回路１１ａは、マイコン４からデッドタイムが調整設定されたオンオフ指令信号Ｓｘ１が与えられ、これに応じて駆動回路２０ａに駆動信号を出力してＭＯＳトランジスタ１ａを駆動する。また、制御回路１１ａは、比較回路４０ａからハイレベルの検出信号があった場合には、短絡状態であるか否かを判定してマイコン４に短絡検出信号Ｓｓ１を出力する判定部としての機能を備えている。

【0018】

センス素子１２ａは、ＭＯＳトランジスタ１ａに内蔵される場合にはこれを用いることができるし、内蔵されていない場合には電流検知素子として設けるもので、ＭＯＳトランジスタ１ａおよびボディダイオード２ａに流れる電流に対して所定の比率に設定された微小な電流が流れるように構成されたものである。センス素子１２ａは、ドレインおよびゲートがＭＯＳトランジスタ１ａと共通に接続されており、ソースに流れる電流が電流モニタ１３ａにより検出される。

【0019】

駆動回路２０ａは、オン駆動用のＰチャンネル型のＭＯＳトランジスタ２１ａおよびオフ駆動用のＮチャンネル型のＭＯＳトランジスタ２２ａおよび抵抗２３ａ、２４ａを備える。ＭＯＳトランジスタ２１ａは、ソースが駆動電源ＶＣＣ１に接続され、ドレインが抵抗２３ａを介してＭＯＳトランジスタ１ａのゲートに接続され、制御回路１１ａから駆動信号が与えられる。また、ＭＯＳトランジスタ２２ａは、ソースが駆動電源ＶＥＥ１に接続され、ドレインが抵抗２４ａを介してＭＯＳトランジスタ１ａのゲートに接続され、制御回路１１ａから駆動信号が与えられる。

【0020】

微分回路３０ａは、差動アンプ３１ａ、抵抗３２ａ、コンデンサ３３ａを備える。差動アンプ３１ａは、反転入力端子が微分用のコンデンサ３３ａを介して電流モニタ１３ａからＭＯＳトランジスタ１ａの電流値に相当する電圧信号が入力される。差動アンプ３１ａの反転入力端子と出力端子との間には抵抗３２ａが接続され、非反転入力端子には直流電源ＶＥＥ１が接続される。差動アンプ３１ａは、ＭＯＳトランジスタ１ａの電流の変化に追随して増幅動作ができるように、高速応答可能なオペアンプで構成されている。

【0021】

微分回路３０ａは、ＭＯＳトランジスタ１ａの電流すなわちＭＯＳトランジスタ１ａの電流をモニタした電流モニタ１３ａからの電圧信号を微分した信号を出力端子から出力する。つまり、微分回路３０ａは、ＭＯＳトランジスタ１ａの電流値の時間変化量に相当する信号を出力する。ＭＯＳトランジスタ１ａの電流の時間変化量は、電流の増減の速さつまり、時間軸についての傾きを検出することとなる。

【0022】

比較回路４０ａは、コンパレータ４１ａおよび参照電源４２ａを備える。コンパレータ４１ａは、反転入力端子に微分回路３０ａからの出力信号が入力され、非反転入力端子には参照電源４２ａから閾値電圧Ｖｔｈ１が入力される。閾値電圧Ｖｔｈは、短絡の発生の有無を検出するための負の所定レベルを示す電圧で、微分回路３０ａから入力される負の信号レベルすなわちリカバリ電流の戻りの時間変化量が閾値電圧Ｖｔｈ以下になるとハイレベルの検出信号を制御回路１１ａに出力する。

【0023】

次に、上記構成の作用について、図２および図３も参照して説明する。
図２は、各部の信号の変化を示したタイミングチャートであり、時間軸方向にデッドタイム（Dead Time：以下、ＤＴと略記する）が十分に確保された場合を（Ａ）の期間とし、その次にＤＴが不十分で短絡が発生する場合を（Ｂ）の期間とし、短絡が検知された後にＤＴが調整された場合を（Ｃ）の期間として示している。

【0024】

また、図２では、オンオフ指令信号Ｓｘ１、Ｓｘ２およびゲート電圧Ｖｇｓ１、Ｖｇｓ２を示し、ＭＯＳトランジスタ１ｂのオフタイミングに対するＭＯＳトランジスタ１ａのオン動作で発生するゲート駆動装置１０Ａでの動作について示している。

【0025】

外部から与えられるオンオフ指令信号に対して、マイコン４からは、上下アームのＭＯＳトランジスタ１ａ、１ｂの間のＤＴが調整されたオンオフ指令信号Ｓｘ１、Ｓｘ２がそれぞれのゲート駆動装置１０Ａ、１０Ｂに与えられる。時刻ｔ０でＭＯＳトランジスタ１ｂのオンオフ指令信号Ｓｘ２がオフとなり、この後所定のＤＴが経過した時刻ｔ１でＭＯＳトランジスタ１ａのオンオフ指令信号Ｓｘ１がオンとなる。

【0026】

ＭＯＳトランジスタ１ａのゲートに駆動回路２０ａからゲート駆動信号が与えられると、ゲート電圧Ｖｇｓ１が上昇し、しきい値電圧に達するとドレイン電流が流れ始め、電流モニタ１３ａによりこれが検出される。ＭＯＳトランジスタ１ａのオン直後には、リカバリ電流が重畳されるため、一旦ピーク値に達した後に戻り期間で低下する。そして、このときのリカバリ電流の戻りが、ＤＴが適正に設定されている場合には、一定以下の傾きすなわち時間変化量が一定以下となる。

【0027】

図３は、リカバリ電流の戻りの波形について、ＤＴが十分な場合には傾きが一定以下の傾きαとなり、ＤＴがゼロの場合には一定値を超える傾きβとなる様子を示している。リカバリ電流お戻りの波形における、傾きはすなわち微分値であるから、微分値が一定以上あるか否かを判定すればＤＴが十分でない場合を判定することができる。

【0028】

このときのＭＯＳトランジスタ１ａの電流の変化は、微分回路３０ａにより変化量が検出される。図２に示しているように、オン直後の電流が増大する期間では大きい正の値となり、リカバリ電流の戻り期間では負の値となり、この後電流値が一定になるとゼロになる。

【0029】

ＤＴが十分に確保された（Ａ）の場合には、リカバリ電流の戻りの期間に発生する微分回路３０ａによる負の検出値が閾値電圧Ｖｔｈ以下にならないので比較回路４０ａは検出信号を出力しない。この後、ＭＯＳトランジスタ１ａがオフになると電流値が急激に低下して微分回路３０ａから負の大きい値が出力される。これによって比較回路４０ａからは検出信号が出力される。

【0030】

制御回路１１ａは、比較回路４０ａから入力される検出信号がハイレベルの場合でも、オンオフ指令信号がオンの場合でなければ短絡検出信号Ｓｓ１は出力しない。この結果、制御回路１１ａは、マイコン４に対して短絡検出信号Ｓｓ１を出力することはない。

【0031】

次に、ＤＴがほぼゼロに設定された（Ｂ）の場合について説明する。これは、ＭＯＳトランジスタ１ｂがオフした時刻ｔ２とほぼ同じタイミングでＭＯＳトランジスタ１ａにオンのオンオフ指令信号Ｓｘ１が出力された場合である。

【0032】

この場合には、ＭＯＳトランジスタ１ｂが完全にオフしていない状態でＭＯＳトランジスタ１ａがオン駆動される状態である。このため、ＭＯＳトランジスタ１ａには大きな電流が流れ、リカバリ電流の戻り電流も負の大きな値となる。この結果、微分回路３０ａからの検出信号が比較回路４０ａにおいて閾値電圧Ｖｔｈを超えるレベルとなるので、時刻ｔ３でハイレベルの検出信号が出力される。

【0033】

一方、制御回路１１ａにおいては、オンオフ指令信号Ｓｘ１がオン状態である期間中に比較回路４０ａからハイレベルの検出信号が入力されるので、短絡状態が発生していると判定し、短絡検出信号Ｓｓ１を生成し、マイコン４に出力する。

【0034】

マイコン４は、短絡検出信号Ｓｓ１が入力されたことに基づいて、ＤＴを調整設定し、次にゲート駆動装置１０Ｂに与えるオンオフ指令信号Ｓｘ２のＤＴを調整設定するとともに、その後ゲート駆動装置１０Ａに与えるオンオフ指令信号Ｓｘ１のＤＴを長くするようになる。これによって、短絡が発生するのをすぐに回避することができるようになる。

【0035】

このような本実施形態においては、ＭＯＳトランジスタ１ａの電流を微分する微分回路３０ａを設けるとともに、リカバリ電流の戻りの期間の電流の時間変化量が閾値電圧Ｖｔｈ以下に低下する負の値であるときに、短絡状態を検出する構成とし、デッドタイムを調整設定する構成とした。

【0036】

これにより、ＭＯＳトランジスタ１ａ、１ｂのゲートオン直後にマスク期間を設けることなく、この期間内で自アームのオン直後に迅速に短絡状態を判定することができ、ＭＯＳトランジスタ１ａ、１ｂが損傷を受けない範囲で短絡エネルギーを抑制することができる。また、短縮しすぎた設定デッドタイムへのフィードバックなどデッドタイム短縮制御のフェールセーフとして活用することもでき、デッドタイムを可能な限り短縮することができる。

【0037】

さらに、ＭＯＳトランジスタ１ａ、１ｂのリカバリ電流の戻りの傾きを微分回路３０ａ、３０ｂにより検出しているので、マスク期間を設けないことができるとともに、ＭＯＳトランジスタ１ａ、１ｂの短絡検出を電流値だけの監視を行う場合に発生する過電流誤検知を防ぐことができる。

【0038】

（第２実施形態）
図４および図５は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動装置１１０Ａ、１１０Ｂは、それぞれ制御回路１１１ａ、１１１ｂを備える。

【0039】

図４において、マイコン４は、ＤＴを調整設定していないオンオフ指令信号Ｓｘ１、Ｓｘ２をそれぞれの制御回路１１１ａ、１１１ｂに出力する。制御回路１１１ａは、ゲート駆動制御をしているＭＯＳトランジスタ１ａが短絡状態を検出した場合には、この短絡検出信号Ｓｓ１を絶縁素子５ａを介して制御回路１１１ｂに出力する。また、制御回路１１１ｂは、ゲート駆動制御をしているＭＯＳトランジスタ１ｂが短絡状態を検出した場合には、この短絡検出信号Ｓｓ２を絶縁素子５ｂを介して制御回路１１１ａに出力する。

【0040】

それぞれの制御回路１１１ａ、１１１ｂにおいては、マイコン４を介すことなく、ゲート駆動制御を行うＭＯＳトランジスタ１ａ、１ｂに対して、入力された短絡検出信号Ｓｓ２、Ｓｓ１に基づいてＤＴの調整設定を行ってオンオフの駆動制御を実施するように構成されている。
次に、上記構成の作用について、図５も参照して説明する。

【0041】

図５は、各部の信号の変化を示したタイミングチャートであり、図２と同等の状態を示している。この実施形態では、マイコン４からは、上下アームのＭＯＳトランジスタ１ａ、１ｂの間のＤＴの調整は行っておらず、両者の間でオンオフの動作が同タイミングで交互に駆動される信号となっている。

【0042】

ゲート駆動装置１１０Ａにおいては、制御回路１１１ａは、マイコン４から受け取ったオンオフ指令信号Ｓｘ１に対応して、所定のＤＴを設定してＭＯＳトランジスタ１ａのゲートに駆動回路２０ａからゲート駆動信号を与えてオン駆動する。

【0043】

前述同様に、ＭＯＳトランジスタ１ａのドレイン電流が流れ始めると、電流モニタ１３ａによりこれが検出される。そして、ＤＴが適正に設定されている場合には、ＭＯＳトランジスタ１ａのリカバリ電流の戻りが一定以下の傾きすなわち時間変化量が一定以下となる。ＤＴが十分に確保された（Ａ）の場合には、リカバリ電流の戻りの期間に発生する微分回路３０ａによる負の検出値が閾値電圧Ｖｔｈ以下にならないので比較回路４０ａは検出信号を出力しない。

【0044】

次に、ＤＴがほぼゼロに設定された（Ｂ）の場合では、ＭＯＳトランジスタ１ａには大きな電流が流れ、リカバリ電流の戻り電流も負の大きな値となる。この結果、微分回路３０ａからの検出信号が比較回路４０ａにおいて閾値電圧Ｖｔｈを超えるレベルとなるので、時刻ｔ３でハイレベルの検出信号が出力される。

【0045】

一方、制御回路１１１ａにおいては、オンオフ指令信号Ｓｘ１がオン状態である期間中に比較回路４０ａからハイレベルの検出信号が入力されるので、短絡状態が発生していると判定し、短絡検出信号Ｓｓ１を生成し、上アームのゲート駆動装置１１Ｂの制御回路１１１ｂに出力する。

【0046】

また、制御回路１１１ａは、短絡が検出されたことに基づいて、ＤＴを長くするように調整設定し、次回のオンタイミングではオンオフ指令信号Ｓｘ１に対して適正なＤＴを設定したタイミングでＭＯＳトランジスタ１ａをオン駆動制御するようになる。これによって、短絡が発生するのをすぐに回避することができるようになる。
したがって、このような第２実施形態においても、第１実施形態と同様の作用効果を得ることができる。

【0047】

なお、上記実施形態においては、自己が制御しているＭＯＳトランジスタ１ａの電流により得られた短絡の検出で、自己のＤＴの調整設定を行うものとして説明したが、この時得られた短絡検出信号Ｓｓ１に基づいて、対向アームのゲート駆動装置１１０Ｂ側の制御回路１１１ｂにおいて、次回のＭＯＳトランジスタ１ｂのオンタイミングでＤＴの調整設定をするようにしても良い。

【0048】

換言すれば、ゲート駆動装置１１０Ａにおいては、ゲート駆動装置１１０Ｂから短絡検出信号Ｓｓ２が与えられた場合には、この短絡検出信号Ｓｓ２に基づいてＭＯＳトランジスタ１ａのオン駆動時のＤＴの調整設定をするようにしても良い。

【0049】

（第３実施形態）
図６および図７は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動装置２１０Ａ、２１０Ｂは、それぞれ制御回路２１１ａ、２１１ｂを備える。

【0050】

図６において、電流モニタ１３ａ、１３ｂは、検出した電流値に相当する電圧信号を微分回路３０ａ、３０ｂに加えて、制御回路２１１ａ、２１１ｂにも出力するように構成されている。この実施形態では、制御回路２１１ａ、２１１ｂは、ＭＯＳトランジスタ１ａ、１ｂの短絡状態の判定において正確を期するために、比較回路４０ａ、４０ｂからの検出結果に加えて、電流値のレベルも判定要素として加えている。

【0051】

図７は、自アームと対抗アームの各ＭＯＳトランジスタ１ａ、１ｂについて、ＤＴが短く短絡が発生する場合のオン駆動前後のゲート電圧Ｖｇｓと電流値の変化を示している。

【0052】

図示のように、例えば自アームのＭＯＳトランジスタがオン、対向アームのＭＯＳトランジスタがオフする場合に、両者のタイミングがほぼ同じ場合、すなわちＤＴがゼロに近い場合には、短絡の度合いによりリカバリー電流のピークが増加するので、この時の電流値も短絡判定の要素とし、リカバリー戻りからの傾き変化と合わせることで、より正確な短絡検出を行うことができる。
また、短絡の度合いを検出することで、その度合いに応じてＤＴの調整設定量を異ならせることもできる。

【0053】

したがって、このような第３実施形態によっても、上記各実施形態と同じ効果を得ることができると共に、さらに精度の高い短絡検出動作およびＤＴの調整設定を行うことができるようになる。

【0054】

（第４実施形態）
図８は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、電流モニタ用のセンス素子１２ａ、１２ｂを設けず、電流モニタ１４ａ、１４ｂにより、直接ＭＯＳトランジスタ１ａ、１ｂの電流を検出するように構成している。
したがって、このような第４実施形態によっても第１実施形態と同様の作用効果を得ることができる。

【0055】

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

【0056】

上記実施形態では、ゲート駆動型の半導体スイッチング素子として、ＳｉＣＭＯＳトランジスタを用いた場合で説明したが、ＭＯＳトランジスタは、通常のシリコン製のものでも良いし、また、ＩＧＢＴ（Insulated Gate Bipolar Transistor）に適用することもできる。

【0057】

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0058】

図面中、１ａ、１ｂはＭＯＳトランジスタ（半導体スイッチング素子）、２ａ、２ｂはボディダイオード、３はインダクタ（負荷）、４はマイコン（統括制御部）、１０Ａ、１０Ｂ、１１０Ａ、１１０Ｂ、２１０Ａ、２１０Ｂはゲート駆動装置、１１ａ、１１ｂ、１１１ａ、１１１ｂ、２１１ａ、２１１ｂは制御回路、１２ａ、１２ｂはセンス素子、１３ａ、１３ｂ、１４ａ、１４ｂは電流モニタ、２０ａ、２０ｂは駆動回路、３０ａ、３０ｂは微分回路、３１ａ、３１ｂは差動アンプ、３３ａ、３３ｂはコンデンサ、４０ａ、４０ｂは比較回路である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】