特開 2022-182133 電源回路および電源回路の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022182133

(43)【公開日】2022-12-08

(54)【発明の名称】電源回路および電源回路の制御方法

(51)【国際特許分類】

   G05F 1/56 20060101AFI20221201BHJP

【ＦＩ】

G05F1/56 310L

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021089494

(22)【出願日】2021-05-27

(71)【出願人】

【識別番号】520233375

【氏名又は名称】富士通セミコンダクターメモリソリューション株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】佐尾 宣哉

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430BB09

5H430BB11

5H430EE06

5H430EE12

5H430FF04

5H430FF13

5H430GG01

5H430HH03

5H430JJ04

(57)【要約】

【課題】負荷に流れる電源電流の変動に応じて第１電源線から電流を引き抜く電流補償回路の応答性を向上することで、第１電源電圧の変動を抑制する。
【解決手段】電源回路は、第１電源線に供給される第１電源電圧に基づいて負荷で使用する第２電源電圧を生成するレギュレータ回路と、負荷に流れる電源電流をモニタしてモニタ電流を生成するモニタ回路と、モニタ電流の変動に応じて第１電源線から引き抜く電流量を調整する電流補償回路と、を有し、電流補償回路は、ソースが第１電源線に接続され、ゲートがモニタ電流の出力ノードに接続され、一対のトランジスタの一方のドレインが低電圧線に接続され、一対のトランジスタの他方のドレインが出力ノードに接続されたカレントミラー回路と、出力ノードと低電圧線との間に接続された電流源と、ゲートと低電圧線との間に接続された第１抵抗素子と、を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１電源線に供給される第１電源電圧に基づいて負荷で使用する第２電源電圧を生成するレギュレータ回路と、
前記負荷に流れる電源電流をモニタしてモニタ電流を生成するモニタ回路と、
前記モニタ電流の変動に応じて前記第１電源線から引き抜く電流量を調整することで、前記電源電流の変動による前記第１電源電圧の変動を補償する電流補償回路と、を有し、
前記電流補償回路は、
ソースが前記第１電源線に接続され、ゲートが前記モニタ電流の出力ノードに接続され、一対のトランジスタの一方のドレインが低電圧線に接続され、前記一対のトランジスタの他方のドレインが前記モニタ電流の出力ノードに接続されたカレントミラー回路と、
前記モニタ電流の出力ノードと前記低電圧線との間に接続された電流源と、
前記ゲートと前記低電圧線との間に接続され、前記第１電源電圧の変動の補償中に前記ゲートから電荷を引き抜く第１抵抗素子と、を有する
電源回路。

【請求項2】

前記電流補償回路は、前記一対のトランジスタのゲートおよび前記トランジスタの他方のドレインと、前記モニタ電流の出力ノードとの間に接続される第２抵抗素子を有する
請求項１に記載の電源回路。

【請求項3】

前記負荷の動作モードに応じて前記電流源に流す電流量を切り替える電流制御回路を有する
請求項１または請求項２に記載の電源回路。

【請求項4】

前記電流源は、第２電源電圧受けて動作する
請求項１ないし請求項３のいずれか１項に記載の電源回路。

【請求項5】

第１電源線に供給される第１電源電圧に基づいて負荷で使用する第２電源電圧を生成するレギュレータ回路と、前記負荷に流れる電源電流をモニタしてモニタ電流を生成するモニタ回路と、電流補償回路と、を有し、前記電流補償回路が、ソースが前記第１電源線に接続され、ゲートが前記モニタ電流の出力ノードに接続され、一対のトランジスタの一方のドレインが低電圧線に接続され、前記一対のトランジスタの他方のドレインが前記モニタ電流の出力ノードに接続されたカレントミラー回路と、前記モニタ電流の出力ノードと前記低電圧線との間に接続された電流源と、前記ゲートと前記低電圧線との間に接続された第１抵抗素子と、を含む電源回路の制御方法であって、
電流補償回路が、
前記モニタ電流の変動に応じて前記第１電源線から引き抜く電流量を調整することで、前記電源電流の変動による前記第１電源電圧の変動を補償し、
前記第１電源電圧の変動の補償中に前記第１抵抗素子を介して前記ゲートから電荷を引き抜く
電源回路の制御方法。

【請求項6】

前記負荷の動作モードに応じて前記電流源に流す電流量を切り替える
請求項５に記載の電源回路の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源回路および電源回路の制御方法に関する。

【背景技術】

【0002】

機器に接続されたメモリカードの電源電流の変動が機器の動作に影響することを抑止するため、メモリカードの電流消費量と動作モードとに応じてメモリカードの可変電流負荷回路に流す電流を調整する手法が提案されている（例えば、特許文献１参照）。定電圧回路を安定して動作させるために、誤差増幅回路の入出力間の位相差を補正する位相補償回路に設けられる可変抵抗の抵抗値を出力電流の検出結果に応じて調整する手法が知られている（例えば、特許文献２参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１０－１９１７４０号公報

【特許文献2】特開２０１１－１３７２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

例えば、負荷の動作による電源電流の変動をキャンセルするために、電源電流の変動に応じてカレントミラー回路を動作させ、電源線から補償電流を引き抜くことが考えられる。電源電流が増加する場合、補償電流を減少させる電圧が、カレントミラー回路のトランジスタのゲートに供給される。電源電流が減少する場合、補償電流を増加させる電圧が、カレントミラー回路のトランジスタのゲートに供給される。

【0005】

例えば、電源電流の増加量が所定量より大きくなると、ゲート電圧は上昇し、トランジスタはオフする。これにより、カレントミラー回路に補償電流が流れなくなる。その後、電源電流が減少し、ゲート電圧が下降すると、カレントミラー回路に補償電流が流れ始める。しかしながら、トランジスタがオフしている状態では、ゲート電圧の下降から補償電流が流れ始めるまでに応答時間が掛かるため、電源電流の変動が大きくなってしまう。

【0006】

１つの側面では、本発明は、負荷に流れる電源電流の変動に応じて第１電源線から電流を引き抜く電流補償回路の応答性を向上することで、第１電源電圧の変動を抑制することを目的とする。

【課題を解決するための手段】

【0007】

一つの観点によれば、電源回路は、第１電源線に供給される第１電源電圧に基づいて負荷で使用する第２電源電圧を生成するレギュレータ回路と、前記負荷に流れる電源電流をモニタしてモニタ電流を生成するモニタ回路と、前記モニタ電流の変動に応じて前記第１電源線から引き抜く電流量を調整することで、前記電源電流の変動による前記第１電源電圧の変動を補償する電流補償回路と、を有し、前記電流補償回路は、ソースが前記第１電源線に接続され、ゲートが前記モニタ電流の出力ノードに接続され、一対のトランジスタの一方のドレインが低電圧線に接続され、前記一対のトランジスタの他方のドレインが前記モニタ電流の出力ノードに接続されたカレントミラー回路と、前記モニタ電流の出力ノードと前記低電圧線との間に接続された電流源と、前記ゲートと前記低電圧線との間に接続され、前記第１電源電圧の変動の補償中に前記ゲートから電荷を引き抜く第１抵抗素子と、を有する。

【発明の効果】

【0008】

負荷に流れる電源電流の変動に応じて第１電源線から電流を引き抜く電流補償回路の応答性を向上することで、第１電源電圧の変動を抑制することができる。

【図面の簡単な説明】

【0009】

【図1】一実施形態における電源回路の一例を示すブロック図である。

【図2】図１の電源回路の動作の一例を示す説明図である。

【図3】別の実施形態における電源回路の一例を示すブロック図である。

【図4】別の実施形態における電源回路の一例を示すブロック図である。

【図5】別の実施形態における電源回路の一例を示すブロック図である。

【図6】図５の電流制御回路の動作の一例を示す説明図である。

【図7】図５の電源回路および図１の電源回路の動作の一例を示す説明図である。

【図8】他の電源回路の一例を示すブロック図である。

【発明を実施するための形態】

【0010】

以下、図面を参照して、実施形態が説明される。以下では、信号等の情報が伝達される信号線には、信号名と同じ符号が使用される。電圧が供給される電圧線には電圧名と同じ符号が使用される。また、電圧名は、電流名としても使用される。

【0011】

図１は、一実施形態における電源回路の一例を示す。図１に示す電源回路１００は、レギュレータ回路２、モニタ回路４および電流補償回路６を有する。レギュレータ回路２は、電源線ＶＤＤＡに供給される電源電圧ＶＤＤＡに基づいて負荷２００で使用する電源電圧ＶＤＤＬを生成する。例えば、負荷２００は、電源回路１００とともにシステムに搭載される内部回路であり、ＣＰＵ（Central Processing Unit）およびメモリ等を含む。

【0012】

モニタ回路４は、負荷２００に流れる電源電流Ｉｒｅｇをモニタし、モニタ電流ＩＭＯＮを生成する。例えば、モニタ回路４は、電源電流ＩｒｅｇのＮ分の１（Ｎは、１より大きい実数）のモニタ電流ＩＭＯＮを生成する。以下では、モニタ電流ＩＭＯＮは、電流Ｉｂとも称される。

【0013】

電流補償回路６は、電流Ｉｂの変動に応じて電源線ＶＤＤＡから引き抜く電流量を調整する。電流補償回路６は、一対のｐチャネルＭＯＳトランジスタＰ１、Ｐ２を含むカレントミラー回路と電流源ＣＳと抵抗素子Ｒとを有する。以下では、ｐチャネルＭＯＳトランジスタは、単にトランジスタとも称される。

【0014】

トランジスタＰ１は、ソースが電源線ＶＤＤＡに接続され、ゲートがモニタ回路４の出力ノードＩＭＯＮに接続され、ドレインが接地線ＶＳＳに接続される。接地線ＶＳＳは、低電圧線の一例である。トランジスタＰ２は、ソースが電源線ＶＤＤＡに接続され、ゲートおよびドレインが出力ノードＩＭＯＮに接続される。例えば、トランジスタＰ１のゲート幅は、トランジスタＰ２のゲート幅のＮ倍に設定される。なお、トランジスタＰ１は、トランジスタＰ２と同じサイズのＮ個のトランジスタを並列に接続することで構成されてもよい。

【0015】

電流源ＣＳは、出力ノードＩＭＯＮと接地線ＶＳＳとの間に接続され、定電流Ｉａを出力ノードＩＭＯＮから接地線ＶＳＳに流す。抵抗素子Ｒは、トランジスタＰ１、Ｐ２のゲートと接地線ＶＳＳとの間に接続される。なお、抵抗素子Ｒの代わりに、ゲートで定電圧を受けるｎチャネルＭＯＳトランジスタが配置されてもよい。この場合、ゲートで定電圧を受けるｎチャネルＭＯＳトランジスタのオン抵抗により、ｎチャネルＭＯＳトランジスタは、抵抗素子Ｒとして機能する。

【0016】

図１に示す電源回路１００では、負荷２００の消費電力が増加し、電源電流Ｉｒｅｇが増加した場合、モニタ回路４は、電源電流Ｉｒｅｇに比例して増加する電流Ｉｂを出力する。負荷２００の消費電力が減少し、電源電流Ｉｒｅｇが減少した場合、モニタ回路４は、電源電流Ｉｒｅｇに比例して減少する電流Ｉｂを出力する。トランジスタＰ２のソースドレイン間には、定電流Ｉａから電流Ｉｂを引いた電流Ｉａ－Ｉｂが流れる。トランジスタＰ１のソースドレイン間には、電流Ｉａ－ＩｂのＮ倍の補償電流が流れる。

【0017】

電源電流Ｉｒｅｇが増加し、電流Ｉｂが増加した場合、電流Ｉａ－Ｉｂが減少するため、補償電流も減少する。これにより、電源電流Ｉｒｅｇが増加した場合にも電源線ＶＤＤＡに流れる電流を一定にすることができ、電源電圧ＶＤＤＡの変動が抑制される。一方、電源電流Ｉｒｅｇが減少し、電流Ｉｂが減少した場合、電流Ｉａ－Ｉｂが増加するため、補償電流も増加する。これにより、電源電流Ｉｒｅｇが減少した場合にも電源線ＶＤＤＡに流れる電流を一定にすることができ、電源電圧ＶＤＤＡの変動が抑制される。

【0018】

電源線ＶＤＤＡから電源回路１００および負荷２００に流れる合計電流Ｉｓｕｍは、式（１）、（２）により示される。
Ｉｓｕｍ＝（Ｉａ－Ｉｂ）×Ｎ＋Ｉｒｅｇ＝Ｉａ×Ｎ－Ｉｂ×Ｎ＋Ｉｒｅｇ ‥（１）
式（１）の（Ｉａ－Ｉｂ）×Ｎは、補償電流と称され、電源電流Ｉｒｅｇの増減による合計電流Ｉｓｕｍへの影響をキャンセルするキャンセル電流である。ここで、Ｉｒｅｇ＝Ｉｂ×Ｎであるため、式（１）を変形すると式（２）になる。
Ｉｓｕｍ＝Ｉａ×Ｎ ‥（２）
したがって、図１に示す電源回路１００は、電源電流Ｉｒｅｇの変動によらず、合計電流Ｉｓｕｍを一定にすることができる。以下では、合計電流Ｉｓｕｍは、設定電流とも称される。設定電流は、負荷２００による通常の動作範囲において、電流Ｉａが電流Ｉｂ以上になるように設定される。

【0019】

しかしながら、電源電流Ｉｒｅｇが増加し、電流Ｉｂが電流Ｉａより増加した場合、トランジスタＰ１、Ｐ２がオフするおそれがある。トランジスタＰ１、Ｐ２がオフした場合、その後、電源電流Ｉｒｅｇが低下し、電流Ｉｂが低下しても、トランジスタＰ１、Ｐ２がオンするまでに所定の応答時間が掛かる。このため、電源電流Ｉｒｅｇの低下分に対応する補償電流を流すことができず、電源線ＶＤＤＡを流れる電源電流ＶＤＤＡの変動が大きくなってしまう。そこで、この実施形態では、電流補償回路６に抵抗素子Ｒを配置することで、電源電流Ｉｒｅｇが増加して電流Ｉｂが電流Ｉａより大きくなった場合にも、トランジスタＰ１、Ｐ２がオフすることを抑止する。

【0020】

例えば、抵抗素子Ｒの抵抗値は、電流Ｉｂの値にかかわらず、各トランジスタＰ１、Ｐ２のソースドレイン間に所定量以上の電流（例えば、数μＡ程度）が流れる程度になるように設定される。換言すれば、抵抗素子Ｒの抵抗値は、電流Ｉｂの値にかかわらず、トランジスタＰ１、Ｐ２を常時オンさせるゲート電圧が印加されるように設定される。トランジスタＰ１、Ｐ２を常時オンさせるゲート電圧は、各トランジスタＰ１、Ｐ２のゲートソース間電圧（絶対値）のそれぞれを、各トランジスタＰ１、Ｐ２の閾値電圧（絶対値）より大きくする電圧である。これにより、電流Ｉｂが電流Ｉａより大きくなった場合にも、トランジスタＰ１、Ｐ２がオフすることを抑止することができ、トランジスタＰ１、Ｐ２のソースドレイン間の電流が遮断されることを抑止することができる。これにより、例えば、電源電流Ｉｒｅｇが急激に増加した場合にも電源電流ＶＤＤＡの変動を抑止することができる。

【0021】

図２は、図１の電源回路１００の動作の一例を示す。すなわち、図２は、電源回路１００の制御方法の一例を示す。図２の上側は、図１の電源回路１００の動作時の電流波形を示し、図２の下側は、抵抗素子Ｒを持たない他の電源回路の動作時の電流波形を示す。他の電源回路の回路構成は、抵抗素子Ｒを持たないことを除き、図１の電源回路１００の回路構成と同様である。

【0022】

図２では、負荷２００は、動作モードとして、受信モード、処理モードおよび送信モードを有する。負荷２００の平均消費電流は、送信モード、受信モード、処理モードの順に大きくなる。この実施形態では、動作モードにかかわりなく、電源電流Ｉｒｅｇと補償電流と和である設定電流は、一定に設定される。

【0023】

負荷２００は、受信モードにおいて、電源回路１００および負荷２００を含むシステムの外部から無線信号を受信する。負荷２００は、処理モードにおいて、負荷２００に搭載されるＣＰＵを動作させ、受信した無線信号に含まれるデータのデータ処理等を実行する。ＣＰＵは、データ処理により得たデータをメモリに格納する。負荷２００は、送信モードにおいて、処理モード中のデータ処理により得たデータ等をシステムの外部に無線信号として送信する。

【0024】

例えば、消費電流が他の動作モードより大きい処理モード中に処理負荷が増加し、電源電流Ｉｒｅｇが設定電流を超えた場合、電流Ｉｂは電流Ｉａより大きくなる。しかしながら、抵抗素子ＲによりトランジスタＰ１、Ｐ２のゲートから所定量の電荷が引き抜かれる。このため、トランジスタＰ１、Ｐ２はオフせず、トランジスタＰ１、Ｐ２の各々のソースドレイン間には、最小限の電流が流れる。トランジスタＰ１、Ｐ２がオフしていないため、電源電流Ｉｒｅｇが再び減少し、電流Ｉｂが減少した場合、トランジスタＰ２に流れる電流Ｉａ－Ｉｂを電源電流Ｉｒｅｇの減少に追従して増加させることができる。これにより、電源電流Ｉｒｅｇの減少に応答してトランジスタＰ１に流れる補償電流を迅速に増加させることができる。この結果、電源電流Ｉｒｅｇの変動による電源電圧ＶＤＤＡの変動を抑制することができ、電源ノイズの発生を抑制することができる。

【0025】

これに対して、抵抗素子Ｒを持たない他の電源回路では、処理モード中に処理負荷が増加し、電源電流Ｉｒｅｇが設定電流を超え、電流Ｉｂが電流Ｉａより大きくなった場合、トランジスタＰ１、Ｐ２がオフし、補償電流が流れなくなる。トランジスタＰ１、Ｐ２がオフしている場合、電源電流Ｉｒｅｇが再び減少したときに、電流Ｉｂの減少に応答して電流Ｉａ－Ｉｂが直ちに増加せず、補償電流が増加するまでに時間が掛かる。この結果、電源電流Ｉｒｅｇの変動により、電源電圧ＶＤＤＡが変動し、電源ノイズが発生するおそれがある。

【0026】

以上、この実施形態では、カレントミラー回路のトランジスタＰ１、Ｐ２のゲートを、抵抗素子Ｒを介して接地線ＶＳＳに接続することで、トランジスタＰ１、Ｐ２の各々のソースドレイン間に最小限の電流が流すことができる。このため、電源電流Ｉｒｅｇが設定電流を超え、電流Ｉｂが電流Ｉａより大きくなった場合にも、トランジスタＰ１、Ｐ２のソースドレイン間の電流が遮断されることを抑止することができる。

【0027】

したがって、その後、電源電流Ｉｒｅｇが減少し、電流Ｉｂが減少した場合、トランジスタＰ２に流れる電流Ｉａ－Ｉｂを電源電流Ｉｒｅｇの減少に追従して増加させることができ、補償電流を迅速に増加させることができる。この結果、電源電流Ｉｒｅｇの変動による電源電圧ＶＤＤＡの変動を抑制することができ、電源ノイズの発生を抑制することができる。すなわち、負荷２００に流れる電源電流Ｉｒｅｇの変動に応じて電源線ＶＤＤＡから電流を引き抜く電流補償回路６の応答性を向上することができ、電源電圧ＶＤＤＡの変動を抑制することができる。

【0028】

図３は、別の実施形態における電源回路の一例を示す。図１と同様の要素については、同じ符号を付し、詳細な説明は省略する。例えば、図３に示す回路要素は、非接触ＩＣカードまたはＲＦＩＤ（Radio Frequency IDentification）タグに搭載される。図３に示す電源回路１０２は、整流回路１０、シャント回路２０、電流補償回路３０、レギュレータ回路４０および基準電圧生成回路５０を有する。

【0029】

整流回路１０は、電源線ＶＤＤＡと接地線ＶＳＳとの間に端子ＰＷＲＰを介して接続されたダイオードＤ１、Ｄ２と、電源線ＶＤＤＡと接地線ＶＳＳとの間に端子ＰＷＲＭを介して接続されたダイオードＤ３、Ｄ４とを有する。例えば、端子ＰＷＲＰ、ＰＷＲＭは、図示しないアンテナコイルの両端に接続される。整流回路１０は、端子ＰＷＲＰ、ＰＷＲＭにそれぞれ供給される逆位相の電流信号を整流し、電源電圧ＶＤＤＡを生成する。

【0030】

シャント回路２０は、電源線ＶＤＤＡと接地線ＶＳＳとの間に接続された抵抗素子Ｒ１、Ｒ２と、アンプＡＭＰ１と、ｎチャネルＭＯＳトランジスタＮ６とを有する。アンプＡＭＰ１は、抵抗素子Ｒ１、Ｒ２が相互に接続される分圧ノードに生成される分圧電圧を正側入力で受け、基準電圧ＶＲＥＦを負側入力で受ける。

【0031】

アンプＡＭＰ１は、分圧電圧が基準電圧ＶＲＥＦより高いほど出力電圧を高くし、分圧電圧が基準電圧ＶＲＥＦより低いほど出力電圧を低くする。トランジスタＮ６は、ゲートがアンプＡＭＰ１の出力に接続され、ドレインが電源電圧ＶＤＤＡに接続され、ソースが接地線ＶＳＳに接続される。トランジスタＮ６は、分圧電圧が基準電圧ＶＲＥＦより高いほどオン抵抗を下げ、分圧電圧が基準電圧ＶＲＥＦより低いほどオン抵抗を上げる。これにより、アンテナコイルからの電力に応じて整流回路１０により生成される電源電圧ＶＤＤＡが徐々に上昇する場合にも、電源電圧ＶＤＤＡを基準電圧ＶＲＥＦに対応する電圧値に維持することができる。

【0032】

電流補償回路３０は、図１の抵抗素子Ｒの代わりにｎチャネルＭＯＳトランジスタＮ３を有し、図１の電流源ＣＳの代わりにｎチャネルＭＯＳトランジスタＮ１、Ｎ２および抵抗素子Ｒ３を有することを除き、図１の電流補償回路６と同様である。電流源として動作するトランジスタＮ１、Ｎ２のゲートとトランジスタＮ２のドレインは、抵抗素子Ｒ３を介して電源線ＶＤＤＬに接続され、カレントミラー回路として機能する。

【0033】

そして、トランジスタＮ１は、トランジスタＮ２に流れる電流Ｉ０のミラー電流である一定の電流Ｉａをモニタ線ＩＭＯＮから接地線ＶＳＳに引き抜く。カレントミラー回路の動作電源に内部回路２０２の電源電圧ＶＤＤＬを使用することで、抵抗素子Ｒ３およびトランジスタＮ２に流れる電流Ｉ０を電源電流Ｉｒｅｇに含ませることができる。これにより、電流Ｉ０を考慮せずに、電流補償回路３２を設計することができる。

【0034】

トランジスタＮ３のゲートは、トランジスタＮ１、Ｎ２のゲートに接続され、定電圧を受ける。そして、トランジスタＮ３は、所定の抵抗値を有する抵抗素子として機能する。トランジスタＮ３のオン抵抗値は、図１の抵抗素子Ｒの抵抗値と同様に、電流Ｉｂの値にかかわらず、各トランジスタＰ１、Ｐ２のソースドレイン間に所定量以上の電流（例えば、数μＡ程度）が流れる程度になるように設定される。例えば、トランジスタＮ３のオン抵抗値は、トランジスタＮ３のゲート幅により調整可能である。

【0035】

レギュレータ回路４０は、電源線ＶＤＤＡと接地線ＶＳＳとの間に直列に接続されたｐチャネルＭＯＳトランジスタＰ４および抵抗素子Ｒ４、Ｒ５と、ｐチャネルＭＯＳトランジスタＰ３と、アンプＡＭＰ２とを有する。トランジスタＰ４と抵抗素子Ｒ４との接続ノードは、内部回路２０２の電源線ＶＤＤＬに接続される。

【0036】

アンプＡＭＰ２は、抵抗素子Ｒ４、Ｒ５の接続ノードである分圧ノードに生成される分圧電圧を正側入力で受け、基準電圧ＶＲＥＦを負側入力で受ける。アンプＡＭＰ２は、分圧電圧が基準電圧ＶＲＥＦより高いほど出力電圧を高くし、分圧電圧が基準電圧ＶＲＥＦより低いほど出力電圧を低くする。

【0037】

トランジスタＰ４は、ゲートがアンプＡＭＰ２の出力に接続され、ソースが電源電圧ＶＤＤＡに接続され、ドレインが電源線ＶＤＤＬに接続される。トランジスタＰ４は、分圧電圧が基準電圧ＶＲＥＦより高いほどオン抵抗を上げ、分圧電圧が基準電圧ＶＲＥＦより低いほどオン抵抗を下げる。これにより、トランジスタＰ４は、電源線ＶＤＤＡから電源線ＶＤＤＬに電源電流Ｉｒｅｇを流し、所定の値の電源電圧ＶＤＤＬを生成するレギュレータとして動作する。

【0038】

例えば、トランジスタＰ３のゲート幅は、トランジスタＰ４のゲート幅の１／Ｎ倍に設定される。このため、トランジスタＰ３は、トランジスタＰ４が流す電源電流Ｉｒｅｇの１／Ｎの電流Ｉｂ（モニタ電流ＩＭＯＮ）を流す。特に限定されないが、例えば、Ｎは８０である。これにより、トランジスタＰ３は、図１に示したモニタ回路４と同様に、電源電流Ｉｒｅｇをモニタするモニタ回路して機能する。なお、モニタ回路として機能するトランジスタＰ３は、レギュレータ回路４０の外部に配置されてもよい。

【0039】

基準電圧生成回路５０は、電源電圧ＶＤＤＡに基づいて基準電圧ＶＲＥＦを生成する。例えば、基準電圧生成回路５０は、バンドギャップリファレンスであり、１．２５Ｖの基準電圧ＶＲＥＦを生成する。内部回路２０２は、ＣＰＵ等のロジックとメモリとを含み、電源電圧ＶＤＤＬを受けて動作する。内部回路２０２は、電源電圧ＶＤＤＬに基づいて動作する負荷の一例である。なお、電源電圧ＶＤＤＡと接地線との間には、バイパスコンデンサＣ１が接続され、電源電圧ＶＤＤＬと接地線ＶＳＳとの間には、バイパスコンデンサＣ２が接続される。この実施形態の電源回路１０２の動作は、図２と同様である。

【0040】

以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。例えば、トランジスタＰ１、Ｐ２のゲートを、抵抗素子として機能するトランジスタＮ３を介して接地線ＶＳＳに接続することで、トランジスタＰ１、Ｐ２がオフすることを抑止することができる。これにより、電源電流Ｉｒｅｇが設定電流を超え、電流Ｉｂが電流Ｉａより大きくなった場合にも、トランジスタＰ１、Ｐ２のソースドレイン間の電流が遮断されることを抑止することができる。この結果、電源電流Ｉｒｅｇが減少した場合に、補償電流を迅速に増加させることができ、電源電流Ｉｒｅｇの変動による電源電圧ＶＤＤＡの変動を抑制することができ、電源ノイズの発生を抑制することができる。

【0041】

カレントミラー回路の動作電源に内部回路２０２の電源電圧ＶＤＤＬを使用することで、抵抗素子Ｒ３およびトランジスタＮ２に流れる電流Ｉ０を電源電流Ｉｒｅｇに含ませることができる。これにより、電流Ｉ０を考慮せずに、電流補償回路３２を設計することができる。

【0042】

図４は、別の実施形態における電源回路の一例を示す。図１および図３と同様の要素については、同じ符号を付し、詳細な説明は省略する。図４に示す電源回路１０４は、図３の電流補償回路３０の代わりに電流補償回路３２が配置されることを除き、図３の電源回路１０２と同様である。

【0043】

電流補償回路３２は、図３の電流補償回路３０にｎチャネルＭＯＳトランジスタＮ４を追加している。トランジスタＮ４は、ドレインがトランジスタＰ２のドレインに接続され、ゲートが電源線ＶＤＤＬに接続され、ソースがモニタ線ＩＭＯＮに接続され、抵抗素子として機能する。

【0044】

トランジスタＮ４をモニタ線ＩＭＯＮとトランジスタＰ１、Ｐ２との間に配置することで、電流Ｉｂが急激に増加または減少する場合にも、トランジスタＰ１、Ｐ２のゲート電圧を、電流Ｉｂの変化に対して遅れて変化させることができる。これにより、例えば、電源電流Ｉｒｅｇが急激に増加し、電流Ｉｂが急激に増加する場合にも、電流Ｉａ－Ｉｂの急激な減少を抑制することができる。この結果、電流Ｉｂが急激に増加する場合にも、トランジスタＮ３によりトランジスタＰ１、Ｐ２のゲート電極から引き抜く電荷により、トランジスタＰ１、Ｐ２のオン状態を維持することができる。換言すれば、トランジスタＮ４を設けることにより、トランジスタＮ３のオン抵抗を低く設定することが可能になり、小さいサイズのトランジスタＮ３を使用することが可能になる。

【0045】

以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、トランジスタＮ４をモニタ線ＩＭＯＮとトランジスタＰ１、Ｐ２との間に配置することで、電流Ｉｂが急激に増加する場合にも、電流Ｉａ－Ｉｂの急激な減少を抑制することができる。したがって、電流Ｉｂが急激に増加する場合にも、トランジスタＮ３によりトランジスタＰ１、Ｐ２のオン状態を維持することができる。この結果、電源電流Ｉｒｅｇが減少した場合に、補償電流を迅速に増加させることができ、電源電流Ｉｒｅｇの変動による電源電圧ＶＤＤＡの変動を抑制することができ、電源ノイズの発生を抑制することができる。

【0046】

図５は、別の実施形態における電源回路の一例を示す。図１、図３、図４と同様の要素については、同じ符号を付し、詳細な説明は省略する。図５に示す電源回路１０６は、図４の電流補償回路３２の代わりに電流補償回路３４が配置されることを除き、図４の電源回路１０４と同様である。

【0047】

電流補償回路３４は、図４の電流補償回路３２のｎチャネルＭＯＳトランジスタＮ１の代わりにｎチャネルＭＯＳトランジスタＮ１１、Ｎ１２、Ｎ１３、Ｎ１４、Ｎ１５、Ｎ１６を有する。また、電流補償回路３４は、図４の電流補償回路３２にｎチャネルＭＯＳトランジスタＮ５および電流制御回路３５を追加している。電流制御回路３５は、内部回路２０２の動作モードに応じて、選択信号ＳＥＬ（ＳＥＬ１、ＳＥＬ２、ＳＥＬ３）および制御信号ＮＣＯＮを生成する。なお、電流制御回路３５は、電流補償回路３４の外部に配置されてもよい。

【0048】

トランジスタＮ１１、Ｎ１２は、モニタ線ＩＭＯＮと接地線ＶＳＳとの間に直列に接続される。トランジスタＮ１３、Ｎ１４は、モニタ線ＩＭＯＮと接地線ＶＳＳとの間に直列に接続される。トランジスタＮ１５、Ｎ１６は、モニタ線ＩＭＯＮと接地線ＶＳＳとの間に直列に接続される。

【0049】

トランジスタＮ１１、Ｎ１３、Ｎ１５は、電流制御回路３５から出力される選択信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３をゲートでそれぞれ受け、オンまたはオフされる。トランジスタＮ１２、Ｎ１４、Ｎ１６のゲートは、トランジスタＮ２、Ｎ３のゲートに接続される。例えば、トランジスタＮ１１、Ｎ１３、Ｎ１５は、互いに同じ構造であり、トランジスタＮ１２、Ｎ１４、Ｎ１６は、ゲート幅が互いに相違する。このため、選択信号ＳＥＬ１－ＳＥＬ３によりオンするＮ１２、Ｎ１４、Ｎ１６を、動作モードに応じて変更することで、電流Ｉａを最大で８通りに切り替えることができる。

【0050】

トランジスタＮ５は、ドレインがトランジスタＰ１のドレインに接続され、ソースが接地線ＶＳＳに接続され、ゲートで電流制御回路３５が生成する制御信号ＮＣＯＮを受け、スイッチとして機能する。

【0051】

図６は、図５の電流制御回路３５の動作の一例を示す。図６に示す例では、設定電流（Ｉｒｅｇ＋補償電流）は、３ビットの選択信号ＳＥＬ［３：１］の論理値に応じて、８通りに設定可能である。選択信号ＳＥＬ［３：１］＝０００、制御信号ＮＣＯＮ＝０は、電流補償回路３４の動作を停止する場合に設定される。なお、図６に示す設定電流の値は、一例であり、他の値に設定されてもよい。

【0052】

図７は、図５の電源回路１０６および図１の電源回路１００の動作の一例を示す。すなわち、図７は、電源回路１０６の制御方法の一例を示す。図２と同様の動作については、詳細な説明は省略する。図７の上側は、図５の電源回路１０６の動作時の電流波形を示し、図７の下側は、図１の電源回路１００の動作時の電流波形を示す。

【0053】

電源回路１０６は、図５の電流制御回路３５によりオンするトランジスタＮ１２、Ｎ１４、Ｎ１６を動作モードに応じて変更することができる。これにより、動作モード毎に適切な電流Ｉａに設定することができ、設定電流（Ｉｒｅｇ＋補償電流）を、動作モード毎の電源電流Ｉｒｅｇの最大値に合わせて適切に設定することができる。この結果、トランジスタＮ３、Ｎ４により電源電流Ｉｒｅｇの変動による電源電圧ＶＤＤＡの変動を抑えつつ、動作モードに応じて消費電流の増加を最小限に抑えることができる。なお、電流補償回路３４は、トランジスタＮ４を持たなくてもよい。この場合にも、電流補償回路３４を図６および図７と同様に動作させることができる。

【0054】

以上、この実施形態においても、上述した実施形態と同様に、電源電流Ｉｒｅｇが設定電流を超え、電流Ｉｂが電流Ｉａより大きくなった場合にも、トランジスタＰ１、Ｐ２のソースドレイン間の電流が遮断されることを抑止することができる。この結果、電源電流Ｉｒｅｇが減少した場合に、補償電流を迅速に増加させることができ、電源電流Ｉｒｅｇの変動による電源電圧ＶＤＤＡの変動を抑制することができ、電源ノイズの発生を抑制することができる。

【0055】

さらに、この実施形態では、動作モード毎に適切な電流Ｉａに設定することができ、設定電流（Ｉｒｅｇ＋補償電流）を、動作モード毎の電源電流Ｉｒｅｇの最大値に合わせて適切に設定することができる。この結果、トランジスタＮ３、Ｎ４により電源電流Ｉｒｅｇの変動による電源電圧ＶＤＤＡの変動を抑えつつ、動作モードに応じて消費電流の増加を最小限に抑えることができる。

【0056】

図８は、他の電源回路の一例を示す。図３と同様の要素については、同じ符号を付し、詳細な説明は省略する。図８に示す電源回路１１０は、図３の電流補償回路３０の代わりに電流補償回路３６が配置されることを除き、図３の電源回路１０２と同様である。

【0057】

電流補償回路３６は、図３の電流補償回路３０からトランジスタＮ３を削除している。このため、電源回路１１０は、図２で説明した抵抗素子Ｒを持たない他の電源回路と同様に動作する。例えば、電源回路１１０は、電源電流Ｉｒｅｇが設定電流を超え、電流Ｉｂが電流Ｉａより大きくなった場合、トランジスタＰ１、Ｐ２がオフし、補償電流が流れなくなる。この後、電源電流Ｉｒｅｇが減少した場合、電流Ｉｂの減少に応答して電流Ｉａ－Ｉｂが直ちに増加せず、補償電流が増加するまでに時間が掛かる。この結果、電源電流Ｉｒｅｇの変動により、電源電圧ＶＤＤＡが変動し、電源ノイズが発生するおそれがある。

【0058】

以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。

【符号の説明】

【0059】

２ レギュレータ回路
４ モニタ回路
６ 電流補償回路
１０ 整流回路
２０ シャント回路
３０、３２、３４、３６ 電流補償回路
４０ レギュレータ回路
５０ 基準電圧生成回路
１００、１０２、１０４、１０６、１１０ 電源回路
２００ 負荷
２０２ 内部回路
ＡＭＰ１、ＡＭＰ２ アンプ
Ｃ１、Ｃ２ バイパスコンデンサ
ＣＳ 電流源
Ｄ１、Ｄ２、Ｄ３、Ｄ４ ダイオード
ＩＭＯＮ 出力ノード
Ｉｒｅｇ 電源電流
Ｉｓｕｍ 合計電流
Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５、Ｎ６ ｎチャネルＭＯＳトランジスタ
Ｎ１１、Ｎ１２、Ｎ１３、Ｎ１４、Ｎ１５、Ｎ１６ ｎチャネルＭＯＳトランジスタ
ＮＣＯＮ 制御信号
Ｐ１、Ｐ２、Ｐ３、Ｐ４ ｐチャネルＭＯＳトランジスタ
ＰＷＲＭ、ＰＷＲＰ 端子
Ｒ、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５ 抵抗素子
ＳＥＬ１、ＳＥＬ２、ＳＥＬ３、ＳＥＬ４ 選択信号
ＶＤＤＡ、ＶＤＤＬ 電源線
ＶＲＥＦ 基準電圧
ＶＳＳ 接地線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】