特開 2022-182464 過電流保護性能評価回路、スイッチング電源、及び、過電流保護性能評価方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022182464

(43)【公開日】2022-12-08

(54)【発明の名称】過電流保護性能評価回路、スイッチング電源、及び、過電流保護性能評価方法

(51)【国際特許分類】

   G01R 31/28 20060101AFI20221201BHJP

   H02M 3/155 20060101ALI20221201BHJP

【ＦＩ】

G01R31/28 V

H02M3/155 H

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021090035

(22)【出願日】2021-05-28

(71)【出願人】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110000785

【氏名又は名称】ＳＳＩＰ弁理士法人

(72)【発明者】

【氏名】森尻 敬治

【テーマコード（参考）】

2G132

5H730

【Ｆターム（参考）】

2G132AA11

2G132AB01

2G132AD01

2G132AD03

2G132AK07

2G132AK13

2G132AL05

2G132AL31

5H730AA13

5H730AS01

5H730BB11

5H730BB57

5H730DD04

5H730FD41

5H730FG12

5H730FG22

5H730XX04

5H730XX15

5H730XX22

5H730XX35

(57)【要約】      （修正有）

【課題】大電流の印加やテスト用パッドの使用を伴うことなく、精度よく過電流保護性能を評価する。
【解決手段】過電流保護性能評価回路は、第１トランジスタＭＰ２、第２トランジスタＭＰ３、及び、テストモード切替部１０を備える。第１テストモードでは、パワートランジスタＭＰ１及び第１トランジスタＭＰ２をオン状態にするとともに第２トランジスタＭＰ３をオフ状態にして、パワートランジスタＭＰ１のオン抵抗が測定される。第２テストモードでは、パワートランジスタＭＰ１及び第１トランジスタＭＰ２をオフ状態にするとともに第２トランジスタＭＰ３をオン状態にして、過電流保護回路４で過電流保護動作が発動するパワートランジスタＭＰ１のソース－ドレイン間の電位差が測定される。それぞれの測定はパワートランジスタＭＰ１のソース、ドレインに接続する端子から行うことができ、その測定結果から性能評価を行う。
【選択図】図１

【特許請求の範囲】

【請求項1】

パワートランジスタを内蔵するスイッチング電源が備える過電流保護回路の過電流保護性能を評価するための過電流保護性能評価回路であって、
前記パワートランジスタはソースが第１端子に接続され、ドレインが第２端子に接続されており、
前記パワートランジスタのドレイン電流に対応する過電流検出用電流が流れるようにゲートが前記パワートランジスタのゲートに接続された第１トランジスタと、
前記第１トランジスタとソース及びドレインを共通にする第２トランジスタと、
前記過電流保護性能を評価するための第１テストモード又は第２テストモードを選択的に切り替えるためのテストモード切替部と、
を備え、
前記テストモード切替部は、前記第１端子と前記第２端子から、
前記第１テストモードとして、前記パワートランジスタ及び前記第１トランジスタをオン状態にするとともに前記第２トランジスタをオフ状態にして、前記パワートランジスタのオン抵抗を測定可能とし、
前記第２テストモードとして、前記パワートランジスタ及び前記第１トランジスタをオフ状態にするとともに前記第２トランジスタをオン状態にして、前記過電流保護回路で過電流保護動作が発動する前記パワートランジスタのソース－ドレイン間の電位差を測定可能とする、過電流保護性能評価回路。

【請求項2】

前記第２テストモードでは、前記パワートランジスタのソース－ドレイン間の電位差を次第に低下させ、前記過電流保護回路による前記過電流保護動作が発動した際の前記電位差を測定する、請求項１に記載の過電流保護性能評価回路。

【請求項3】

前記第２テストモードにおいて、前記過電流保護回路が動作した場合、前記第２トランジスタをオフ状態にラッチさせるように構成される、請求項１又は２に記載の過電流保護性能評価回路。

【請求項4】

前記第２トランジスタは、前記第１トランジスタとＷ／Ｌサイズが同じである、請求項１から３のいずれか一項に記載の過電流保護性能評価回路。

【請求項5】

請求項１から４のいずれか一項に記載の過電流保護性能評価回路を備える、スイッチング電源。

【請求項6】

パワートランジスタを内蔵するスイッチング電源が備える過電流保護回路の過電流保護性能を評価するための過電流保護性能評価回路を用いた評価方法であって、
前記過電流保護性能評価回路は、ソースを第１端子に、ドレインを第２端子に接続した前記パワートランジスタのドレイン電流に対応する過電流検出用電流が流れるように構成された第１トランジスタと、前記第１トランジスタとソース及びドレインを共通にする第２トランジスタと、
を備え、
前記パワートランジスタ及び前記第１トランジスタをオン状態にするとともに前記第２トランジスタをオフ状態にして、前記パワートランジスタのオン抵抗を前記第１端子と前記第２端子から測定する第１テストモードを実行するステップと、
前記パワートランジスタ及び前記第１トランジスタをオフ状態にするとともに前記第２トランジスタをオン状態にして、前記過電流保護回路で過電流保護動作が発動する前記パワートランジスタのソース－ドレイン間の電位差を前記第１端子と前記第２端子から測定する第２テストモードを実行するステップと、
前記電位差を前記オン抵抗で割ることにより、前記過電流保護回路の過電流保護値を算出するステップと
を備える、過電流保護性能評価方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、過電流保護性能評価回路、スイッチング電源、及び、過電流保護性能評価方法に関する。

【背景技術】

【0002】

パワートランジスタを内蔵するスイッチング電源では、パワートランジスタを流れる電流が過大になった場合に、パワートランジスタをオフ状態にすることで電流を抑制するための過電流保護動作を行う機能を備えるものがある。過電流保護動作には、大きく分けて２方式ある。１つは、パワートランジスタに流れる電流が過大となった場合、パワートランジスタをオフ状態にし、再起動するまでオフ状態を保持するラッチ方式である。もう一つは、パワートランジスタに流れる電流が過大となった場合に、パワートランジスタを一旦オフ状態にするが、次の周期で再びオン状態としてパワートランジスタに流れる電流が過大であるかどうかを再判定することを繰り返し実施するパルスバイパルス方式である。

【0003】

このような過電流保護動作が実施されるトリガーとなる過電流保護値はスイッチング電源の仕様によって異なり、その値は数アンペア以上に達するものもある。スイッチング電源の出荷検査では、品質管理の一環として、このような過電流保護値が評価対象の一つとなるが、検査環境によっては、所望の大電流を印加するための設備がない場合もある。このような課題に対処するために、例えば特許文献１では、スイッチング電源回路を構成する半導体集積回路のテスト用パッドを用いて、半導体集積回路において過電流化状態を疑似的に模擬して過電流保護値を評価するためのテスト方法に関する技術が開示されている。この文献では、あるテストモードにおいて、スイッチング動作を行うためのＰＷＭ信号に関わらずパワートランジスタをオフ状態にしながらパワートランジスタのドレイン電圧を変化させ、ＰＷＭ信号をモニタするためのモニタ用パッドにて過電流保護動作が有効となるときのパワートランジスタのドレイン電圧を測定する。更に、別のテストモードにおいてパワートランジスタのオン抵抗を測定し、前述のドレイン電圧を当該オン抵抗で割ることにより、過電流保護値を算出している。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９－２５４０６１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

上記特許文献１では、過電流保護値を算出するためのドレイン電圧を測定する際に、モニタ用パッドが必要となってしまい、半導体集積回路のチップレイアウト面積が増加する。また製品によってパッケージの外部端子の数に制限があり、テスト用パッドやモニタ用パッドをパッケージの外部端子として設けることができない場合、パッケージ後の出荷検査に適用することができない。

【0006】

本開示の少なくとも一実施形態は上述の事情に鑑みなされたものであり、大電流の印加やテスト用パッドの使用を伴うことなく、精度よく過電流保護性能を評価可能な過電流保護性能評価回路、スイッチング電源、及び、過電流保護性能評価方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本開示の少なくとも一実施形態に係る過電流保護性能評価回路は、上記課題を解決するために、
パワートランジスタを内蔵するスイッチング電源が備える過電流保護回路の過電流保護性能を評価するための過電流保護性能評価回路であって、
前記パワートランジスタはソースが第１端子に接続され、ドレインが第２端子に接続されており、
前記パワートランジスタのドレイン電流に対応する過電流検出用電流が流れるようにゲートが前記パワートランジスタのゲートに接続された第１トランジスタと、
前記第１トランジスタとソース及びドレインを共通にする第２トランジスタと、
前記過電流保護性能を評価するための第１テストモード又は第２テストモードを選択的に切り替えるためのテストモード切替部と、
を備え、
前記テストモード切替部は、前記第１の端子と前記第２の端子から、
前記第１テストモードとして、前記パワートランジスタ及び前記第１トランジスタをオン状態にするとともに前記第２トランジスタをオフ状態にして、前記パワートランジスタのオン抵抗を測定可能とし、
前記第２テストモードとして、前記パワートランジスタ及び前記第１トランジスタをオフ状態にするとともに前記第２トランジスタをオン状態にして、前記過電流保護回路で過電流保護動作が発動する前記パワートランジスタのソース－ドレイン間の電位差を測定可能とする。

【0008】

本開示の少なくとも一実施形態に係るスイッチング電源は、上記課題を解決するために、
本開示の少なくとも一実施形態に係る過電流保護性能評価回路を備える。

【0009】

本開示の少なくとも一実施形態に係る過電流保護性能評価方法は、上記課題を解決するために、
パワートランジスタを内蔵するスイッチング電源が備える過電流保護回路の過電流保護性能を評価するための過電流保護性能評価回路を用いた評価方法であって、
前記過電流保護性能評価回路は、ソースを第１端子に、ドレインを第２端子に接続した前記パワートランジスタのドレイン電流に対応する過電流検出用電流が流れるように構成された第１トランジスタと、前記第１トランジスタとソース及びドレインを共通にする第２トランジスタと、
を備え、
前記パワートランジスタ及び前記第１トランジスタをオン状態にするとともに前記第２トランジスタをオフ状態にして、前記パワートランジスタのオン抵抗を前記第１端子と前記第２端子から測定する第１テストモードを実行するステップと、
前記パワートランジスタ及び前記第１トランジスタをオフ状態にするとともに前記第２トランジスタをオン状態にして、前記過電流保護回路で過電流保護動作が発動する前記パワートランジスタのソース－ドレイン間の電位差を前記第１端子と前記第２端子から測定する第２テストモードを実行するステップと、
前記電位差を前記オン抵抗で割ることにより、前記過電流保護回路の過電流保護値を算出するステップと
を備える。

【発明の効果】

【0010】

本開示の少なくとも一実施形態によれば、大電流の印加やテスト用パッドの使用を伴うことなく、精度よく過電流保護性能を評価可能な過電流保護性能評価回路、スイッチング電源、及び、過電流保護性能評価方法を提供できる。

【図面の簡単な説明】

【0011】

【図1】一実施形態に係るスイッチング電源回路の回路図である。

【図2】一実施形態に係る過電流保護値の算出方法を示すフローチャートである。

【図3】通常モードから第１テストモードに切り替えられた場合におけるスイッチング電源回路の各部の動作状態を示すタイムチャートである。

【図4】通常モードから第２テストモードに切り替えられた場合におけるスイッチング電源回路の各部の動作状態を示すタイムチャートである。

【発明を実施するための形態】

【0012】

以下、添付図面を参照して本開示の幾つかの実施形態について説明する。ただし、実施形態として記載されている又は図面に示されている構成部品の寸法、材質、形状、その相対的配置等は、本開示の範囲をこれに限定する趣旨ではなく、単なる説明例にすぎない。

【0013】

図１は一実施形態に係るスイッチング電源回路１の回路図である。スイッチング電源回路１は、ドライバ回路２からの信号に基づいてパワートランジスタＭＰ１をスイッチング動作することにより所定の電圧で負荷に対して電力を供給可能な回路として構成され、半導体集積回路として構成可能であり、チップ状態あるいはパッケージ後のいずれでもよい。

【0014】

パワートランジスタＭＰ１は、ソースが高電位電源端子であるＶ＋端子（第１端子）に接続され、ドレインが出力端子であるＳＷ端子（第２端子）に接続され、ゲートがドライバ回路２に接続されている。過電流保護回路４を構成するトランジスタＭＰ２（第１トランジスタ）は、ＰＭＯＳトランジスタからなる過電流検出トランジスタであり、ソースが過電流検出抵抗Ｒ_{ＳＥＮＳＥ}を介してＶ＋端子に接続され、ドレインがＳＷ端子に接続され、ゲートがドライバ回路２に接続されている。コンパレータＣＯＭＰ１は、反転入力端子がトランジスタＭＰ２のソースに接続され、非反転入力端子が基準電圧源Ｖ_ＲＯＣＰに接続されている。

【0015】

過電流保護回路４は、ドライバ回路２からの信号を受けて駆動されるパワートランジスタＭＰ１のソース・ドレイン間に流れる電流を、トランジスタＭＰ２の電流に置き換えて検出するように構成される。過電流検出抵抗Ｒ_{ＳＥＮＳＥ}の両端に発生する電圧ＶＲ１は、トランジスタＭＰ２に流れる電流をＩ２とすると、次式
ＶＲ１＝Ｉ２×Ｒ_{ＳＥＮＳＥ} （１）
となる。ここで、Ｒ_{ＳＥＮＳＥ}は過電流検出抵抗Ｒ_{ＳＥＮＳＥ}の抵抗値である。

【0016】

コンパレータＣＯＭＰ１は、式（１）で表される電圧ＶＲ１と基準電圧源Ｖ_ＲＯＣＰとを比較し、その比較結果に応じてコンパレータＣＯＭＰ１の出力端子からの電圧によってドライバ回路２を制御する。そしてドライバ回路２によってパワートランジスタＭＰ１のゲートが制御されることで、パワートランジスタＭＰ１に流れる電流が基準電圧源Ｖ_ＲＯＣＰの電圧に対応した電流値（過電流保護値Ｉ_{ＬＩＭＩＴ}）に制限される。

【0017】

スイッチング電源回路１は、上記構成の過電流保護回路４の過電流保護性能を評価可能に構成される。本実施形態では、過電流保護回路４の過電流保護性能に関する評価として、過電流保護値Ｉ_{ＬＩＭＩＴ}の算出が行われる。具体的には、スイッチング電源回路１は、過電流保護値Ｉ_{ＬＩＭＩＴ}の算出を行うために必要なパラメータ計測を行うためのテストモードを切り替えるためのテストモード切替部１０を備える。

【0018】

テストモード切替部１０は、スイッチング電源回路１が通常動作可能な通常モードと、少なくとも１つのテストモードとを切替するための回路である。本実施形態では、テストモードとして、第１テストモード及び第２テストモードが用意されている。各テストモードの詳細については後述するが、第１テストモードはパワートランジスタＭＰ１のオン抵抗ＲＯＮ_ＭＰ１を測定するためのテストモードであり、第２テストモードは過電流保護回路４の出力がＬｏｗからＨｉｇｈに切り替わるときのＶ＋端子Ｖ＋とＳＷ端子との間の電位差ＶＭ２を測定するためのテストモードである。

【0019】

テストモード切替部１０には、スイッチング電源回路１で実施されるテストモードを選択的に切り替えるためのテストモード信号が入力される。本実施形態では、テストモード信号として、第１テストモードに対応する第１テストモード信号ＴＭＳ１と、第２テストモードに対応する第２テストモード信号ＴＭＳ２とが、それぞれテストモード切替部１０に入力されるように構成される。テストモード切替部１０は、第１テストモード信号ＴＭＳ１及び第２テストモード信号ＴＭＳ２の入力状態に応じて、通常モード、第１テストモード、第２テストモードに対応する回路構成を切替可能である。具体的には、第１テストモード信号ＴＭＳ１、及び、第２テストモード信号ＴＭＳ２がともにＬｏｗである場合には通常モードが選択され、第１テストモード信号ＴＭＳ１がＨｉｇｈであり、且つ、第２テストモード信号ＴＭＳ２がＬｏｗである場合には第１テストモードが選択され、第１テストモード信号ＴＭＳ１及び第２テストモード信号ＴＭＳ２の両方がＨｉｇｈである場合には第２テストモードが選択される。

【0020】

このようなテストモード切替部１０はトランジスタＭＰ３（第２トランジスタ）を含んで構成される。トランジスタＭＰ３は、ソースがトランジスタＭＰ２のソースに接続され、ドレインがトランジスタＭＰ２のドレインに接続され、ゲートがＮＡＮＤ回路Ｍ８の出力端子に接続される。トランジスタＭＰ３は前述のトランジスタＭＰ２とＷ／Ｌサイズが略同一なＰＭＯＳトランジスタである。

【0021】

尚、図１に示すテストモード切替部１０の回路構成は一例であり、同等の機能を実現可能な限りにおいて適宜設計変更可能である。

【0022】

ここで過電流保護性能の評価指標となる過電流保護値Ｉ_{ＬＩＭＩＴ}は、パワートランジスタＭＰ１のドレイン電流を大きくしていき、過電流保護回路４の出力がＬｏｗからＨｉｇｈに変化することで過電流保護動作が発動する際にパワートランジスタＭＰ１に流れている電流である。通常モードでは、トランジスタＭＰ３はオフ状態であることでトランジスタＭＰ３のオン抵抗が十分大きいとすると、過電流保護値Ｉ_{ＬＩＭＩＴ}は次式

で表される。（２）式に示されるように、過電流保護値Ｉ_{ＬＩＭＩＴ}は、パワートランジスタＭＰ１のオン抵抗ＲＯＮ_ＭＰ１と、過電流保護回路４の出力がＬｏｗからＨｉｇｈに切り替わるときのＶ＋端子とＳＷ端子との間における電位差ＶＭ２を用いて算出可能であり、これらは後述するように各テストモードで測定される。

【0023】

図２は一実施形態に係る過電流保護値Ｉ_{ＬＩＭＩＴ}の算出方法を示すフローチャートである。本方法では、まず第１テストモードを実行することによりパワートランジスタＭＰ１のオン抵抗ＲＯＮ_ＭＰ１を測定する（ステップＳ１）。ステップＳ１で実行される第１テストモードでは、パワートランジスタＭＰ１及びトランジスタＭＰ２がオン状態、トランジスタＭＰ３がオフ状態にされた状態で、パワートランジスタＭＰ１のオン抵抗ＲＯＮ_ＭＰ１の測定が行われる。

【0024】

続く第２テストモードでは、過電流保護回路４の出力がＬｏｗからＨｉｇｈに切り替わるときのＶ＋端子とＳＷ端子との間の電位差ＶＭ２を測定する（ステップＳ２）。ステップＳ２で実行される第２テストモードでは、パワートランジスタＭＰ１及びトランジスタＭＰ２がオフ状態、トランジスタＭＰ３がオン状態にされた状態で、過電流保護回路４の出力がＬｏｗからＨｉｇｈに切り替わるときの電圧ＶＭ２が測定される。

【0025】

そしてステップＳ１で測定されたオン抵抗ＲＯＮ_ＭＰ１と、ステップＳ２で測定された電位差ＶＭ２とを用いて、上記（２）式に基づいて、過電流保護値Ｉ_{ＬＩＭＩＴ}が算出される（ステップＳ３）。

【0026】

尚、図２では第１テストモードの後に第２テストモードが実行される場合について説明したが、この場合、第１テストモードではパワートランジスタＭＰ１のオン抵抗ＲＯＮ_ＭＰ１を測定するために電流を流すことで発熱が生じるため、十分にクールダウンさせた後に、続く第２テストモードを実行することが好ましい。他の態様としては、第１テストモードの前に第２テストモードを実行してもよく、この場合、上述のクールダウンが不要となるため、評価時間の短縮に有利である。

【0027】

続いてテストモード切替部１０によるテストモードの切替時におけるスイッチング電源回路１の各部の動作について説明する。図３は通常モードから第１テストモードに切り替えられた場合におけるスイッチング電源回路１の各部の動作状態を示すタイムチャートである。図３では、時刻ｔ１にモード切替が行われており、時刻ｔ１以前は通常モード、時刻ｔ１以降は第１テストモードが実施されている。

【0028】

時刻ｔ１以前の通常モードでは、第１テストモード信号ＴＭＳ１及び第２テストモード信号ＴＭＳ２はともにＬｏｗであり、スイッチング電源回路１が備える発振器１２は、発振周波数ｆｏｓｃに同期したＢＬＫ信号、ＭＡＸＤ信号、及びＣＬＯＣＫ信号を出力する。ＣＬＯＣＫ信号は、ＢＬＫ信号がＬｏｗからＨｉｇｈに変化するタイミングでＬｏｗからＨｉｇｈに変化し、且つ、ＭＡＸＤ信号がＬｏｗからＨｉｇｈに変化するタイミングでＨｉｇｈからＬｏｗに切り替わる信号である。

【0029】

スロープ補償回路１４には、発振器１２からＣＬＯＣＫ信号が入力される。スロープ補償回路１４は、ＣＬＯＣＫ信号がＨｉｇｈである期間は一定の変化率で増加し、ＣＬＯＣＫ信号がＬｏｗである期間はＬｏｗとなる鋸波信号を出力する。

【0030】

スイッチング電源回路１の出力電圧は、ＦＢ端子から誤差増幅器Ｍ１の反転入力端子にフィードバック信号として入力される。誤差増幅器Ｍ１の非反転入力端子には基準電圧源ＶＲＥＦが接続され、誤差増幅器Ｍ１は、ＦＢ端子からのフィードバック電圧と、基準電圧源ＶＲＥＦとの差分を増幅して出力する。誤差増幅器Ｍ１の出力端子は、コンパレータＭ２の非反転入力端子（＋入力）に接続される。コンパレータＭ２の反転入力端子（－入力）には加算器１６が接続される。加算器１６は、スロープ補償回路１４からの鋸波信号とパワートランジスタＭＰ１に流れる電流に比例した信号とを加算する。コンパレータＭ２は、誤差増幅器Ｍ１で増幅された信号と、加算器１６で加算された信号とを比較し、誤差増幅器Ｍ１からの増幅信号が加算器１６からの入力より大きい場合にはＨｉｇｈを出力し、誤差増幅器Ｍ１からの増幅信号が加算器１６からの入力より小さい場合にはＬｏｗを出力する。

【0031】

ＮＯＲ回路Ｍ３は発振器１２からのＢＬＫ信号がＨｉｇｈである期間にコンパレータＭ２の出力信号がＬｏｗとなった場合においても、出力信号をＬｏｗに保持するための回路である。時刻ｔ１以前の通常モードでは、第１テストモード信号がＬｏｗであるため、フリップフロップ回路ＲＳＦＦ１のＲ入力にはＮＯＲ回路Ｍ３の出力信号と同じ信号が入力される。フリップフロップ回路ＲＳＦＦ１では、発振器１２からのＳ入力信号であるＢＬＫ信号がＬｏｗからＨｉｇｈになるとＱＢ信号はＨｉｇｈからＬｏｗになり、Ｒ入力信号がＬｏｗからＨｉｇｈになるとＱＢ信号はＬｏｗからＨｉｇｈになる。

【0032】

また時刻ｔ１以前の通常モードでは、パワートランジスタＭＰ１に流れる電流は過電流保護値Ｉ_{ＬＩＭＩＴ}を超える値ではないため、過電流保護回路４の出力はＬｏｗのままであり、フリップフロップ回路ＲＳＦＦ２のＱ出力もＬｏｗのままとなる。パワートランジスタＭＰ１のゲート電圧はフリップフロップ回路ＲＳＦＦ１のＱＢ出力信号と同じであり、Ｌｏｗである場合にはパワートランジスタＭＰ１及びトランジスタＭＰ２がオン状態になり、Ｈｉｇｈである場合にはオフ状態になる。また通常モードでは、第２テストモード信号がＬｏｗであり、トランジスタＭＰ３のゲート電圧は常にＨｉｇｈとなるため常にオフ状態となる。

【0033】

時刻ｔ１で通常モードから第１テストモードに切り替えが行われると、第１テストモード信号がＬｏｗからＨｉｇｈになる（このとき第２テストモード信号はＬｏｗのままである）。第１テストモード信号がＨｉｇｈになると、フリップフロップ回路ＲＳＦＦ１のＲ入力信号は、回路Ｍ３の出力に関わらずＬｏｗのまま保持される。フリップフロップ回路ＲＳＦＦ１のＱＢ出力信号はＢＬＫ信号がＬｏｗからＨｉｇｈになるタイミングでＨｉｇｈからＬｏｗになり、フリップフロップ回路ＲＳＦＦ１のＲ入力信号がＬｏｗのままである期間、Ｌｏｗに保持される。これにより、パワートランジスタＭＰ１はオン状態に保持される。

【0034】

一方でトランジスタＭＰ３は、第２テストモード信号がＬｏｗのままであるため、オフ状態に保持される。第１テストモードでは、このような状態において、通常動作に影響を及ぼさないＳＷ端子に電流源（不図示）を接続し、ＳＷ端子から接地点に向けて電流ＩＭ１を流す。このとき、Ｖ＋端子とＳＷ端子との間における電圧ＶＭ１を測定すると、パワートランジスタＭＰ１のオン抵抗ＲＯＮ_ＭＰ１は次式

より求められる。

【0035】

このように第１テストモードでは、テストモード切替部１０によってパワートランジスタＭＰ１及びトランジスタＭＰ２がオン状態、トランジスタＭＰ３がオフ状態にある状態において、過電流保護値Ｉ_{ＬＩＭＩＴ}を算出するために必要なパワートランジスタＭＰ１のオン抵抗ＲＯＮ_ＭＰ１を求めることができる。

【0036】

続いて図４は通常モードから第２テストモードに切り替えられた場合におけるスイッチング電源回路１の各部の動作状態を示すタイムチャートである。図４では、時刻ｔ２にモード切替が行われており、時刻ｔ２以前は通常モード、時刻ｔ２以降は第２テストモードが実施されている。

【0037】

第２テストモードでは、テストモード切替部１０に対して入力される第１テストモード信号ＴＭＳ１及び第２テストモード信号ＴＭＳ２の両方がＨｉｇｈになる。このとき、ＯＲ回路Ｍ７の出力はＯＲ回路Ｍ６の出力によらず常にＨｉｇｈとなり、パワートランジスタＭＰ１及びトランジスタＭＰ２のゲート電圧はＨｉｇｈとなるため、パワートランジスタＭＰ１及びトランジスタＭＰ２は常にオフ状態となる。

【0038】

第１テストモード信号ＴＭＳ１がＨｉｇｈになると、フリップフロップ回路ＲＳＦＦ１のＲ入力はＯＲ回路Ｍ３の出力によらずＬｏｗのままとなる。またフリップフロップ回路ＲＳＦＦ２のＲ入力も同様にＬｏｗのままとなる。フリップフロップ回路ＲＳＦＦ１のＱＢ出力はＢＬＫ信号がＬｏｗからＨｉｇｈに変化するタイミングでＨｉｇｈからＬｏｗに変化し、フリップフロップ回路ＲＳＦＦ１のＲ入力がＬｏｗのままである期間、Ｌｏｗを保持する。ＳＷ端子に電流が流れていない状態では、過電流保護回路４の出力はＬｏｗとなり、フリップフロップ回路ＲＳＦＦ２のＱ出力はＬｏｗを保持する。フリップフロップ回路ＲＳＦＦ１のＱＢ出力がＬｏｗ、フリップフロップ回路ＲＳＦＦ２のＱ出力がＬｏｗであるとき、ＯＲ回路Ｍ６の出力はＬｏｗとなる。このときＮＡＮＤ回路Ｍ８の出力はＬｏｗとなり、トランジスタＭＰ３はオン状態となる。

【0039】

第２テストモードではこのような状態において、ＳＷ端子に電圧源（不図示）を接続し、電圧源の電圧をＶ＋端子の電圧から徐々に下げていく。すると、過電流保護回路４に対する負側の入力電圧（コンパレータＣＯＭＰ１の反転入力端子の電圧）が徐々に低下し、正側の入力電圧（コンパレータＣＯＭＰ１の非反転入力端子の電圧）を下回ったタイミング（図４の時刻ｔ３を参照）で過電流保護回路４の出力がＬｏｗからＨｉｇｈに変化する。これに伴い、フリップフロップ回路ＲＳＦＦ２のＱ出力もまたＬｏｗからＨｉｇｈに変化する。同時に、ＯＲ回路Ｍ６の出力もＬｏｗからＨｉｇｈになることで、トランジスタＭＰ３のゲート電圧がＨｉｇｈとなり、オフ状態となる。これにより電流ＩＭはゼロとなり、このタイミングにおけるＶ＋端子とＳＷ端子との間の電圧差ＶＭ２を測定する。

【0040】

このようにテストモード切替部１０は、第２テストモードでは、パワートランジスタＭＰ１及びトランジスタＭＰ２をオフ状態にするとともに、トランジスタＭＰ３をオン状態にすることで電位差ＶＭ２の測定が可能である。このように測定された電位差ＶＭ２は、前述の第１テストモードで測定されたオン抵抗ＲＯＮ_ＭＰ１とともに前述の（２）式に適用されることで、過電流保護値Ｉ_{ＬＩＭＩＴ}を求めることができる。

【0041】

以上説明したように上記実施形態によれば、第１テストモード及び第２テストモードを実行することで、過電流保護値Ｉ_{ＬＩＭＩＴ}を疑似的に導出することが可能である。そのため、電流を流さず、且つ、テスト用パッドを用いることなく、精度よく過電流保護値Ｉ_{ＬＩＭＩＴ}を評価することができる。

【0042】

その他、本開示の趣旨を逸脱しない範囲で、上記した実施形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上記した実施形態を適宜組み合わせてもよい。

【0043】

上記各実施形態に記載の内容は、例えば以下のように把握される。

【0044】

（１）一態様に係る過電流保護性能評価回路は、
パワートランジスタ（例えば上記実施形態のパワートランジスタＭＰ１）を内蔵するスイッチング電源（例えば上記実施形態のスイッチング電源回路１）が備える過電流保護回路（例えば上記実施形態の過電流保護回路４）の過電流保護性能を評価するための過電流保護性能評価回路であって、
前記パワートランジスタはソースが第１端子（例えば上記実施形態のＶ＋端子）に接続され、ドレインが第２端子（例えば上記実施形態のＳＷ端子）に接続されており、
前記パワートランジスタのドレイン電流に対応する過電流検出用電流が流れるようにゲートが前記パワートランジスタのゲートに接続された第１トランジスタ（例えば上記実施形態のトランジスタＭＰ２）と、
前記第１トランジスタとソース及びドレインを共通にする第２トランジスタ（例えば上記実施形態のトランジスタＭＰ３）と、
前記過電流保護性能を評価するための第１テストモード又は第２テストモードを選択的に切り替えるためのテストモード切替部（例えば上記実施形態のテストモード切替部１０）と、
を備え、
前記テストモード切替部は、前記第１端子と前記第２端子から、
前記第１テストモードとして、前記パワートランジスタ及び前記第１トランジスタをオン状態にするとともに前記第２トランジスタをオフ状態にして、前記パワートランジスタのオン抵抗（例えば上記実施形態のオン抵抗ＲＯＮ_ＭＰ１）を測定可能とし、
前記第２テストモードとして、前記パワートランジスタ及び前記第１トランジスタをオフ状態にするとともに前記第２トランジスタをオン状態にして、前記過電流保護回路で過電流保護動作が発動する前記パワートランジスタのソース－ドレイン間の電位差（例えば上記実施形態の電位差ＶＭ２）を測定可能とする。

【0045】

上記（１）の態様によれば、第１テストモードを実行することによりパワートランジスタのオン抵抗を第１端子と第２端子から測定するとともに、第２テストモードを実行することにより過電流保護回路で過電流保護動作が発動するパワートランジスタのソース－ドレイン間の電位差を第１端子と第２端子から測定することができる。これらによって、過電流保護回路が有する過電流保護値を、テスト用パッドを用いることなく、疑似的に求めることで、過電流保護性能を簡易的に精度よく評価できる。

【0046】

（２）他の態様では、上記（１）の態様において、
前記第２テストモードでは、前記パワートランジスタのソース－ドレイン間の電位差を次第に低下させ、前記過電流保護回路による前記過電流保護動作が発動した際の前記電位差を測定する。

【0047】

上記（２）の態様によれば、第２テストモードでは、パワートランジスタ及び第１トランジスタをオフ状態にするとともに第２トランジスタをオン状態にしつつ、パワートランジスタのソース－ドレイン間の電位差を次第に低下させながら、過電流保護回路による過電流保護動作が発動した際の電位差を測定できる。

【0048】

（３）他の態様では、上記（１）又は（２）の態様において、
前記第２テストモードにおいて、前記過電流保護回路が動作した場合、前記第２トランジスタをオフ状態にラッチさせるように構成される。

【0049】

上記（３）の態様によれば、過電流保護回路が動作した場合に第２トランジスタをオフ状態にラッチさせることで、第２テストモードにおいて、過電流保護回路で過電流保護動作が発動した際の電位差を好適に測定できる。

【0050】

（４）他の態様では、上記（１）から（３）のいずれか一態様において、
前記第２トランジスタは、前記第１トランジスタとＷ（ゲート幅）／Ｌ（ゲート長）サイズが同じである。

【0051】

上記（４）の態様によれば、トランジスタＭＰ２とトランジスタＭＰ３のオン抵抗が等しくなるため、第２テストモードで測定された電圧ＶＭ２と、第２通常動作時にトランジスタＭＰ２のソース・ドレイン間に流れる電流により過電流保護回路４の出力がＬｏｗからＨｉｇｈに切り替わるときの電圧は等しくなる。すなわち、精度よく過電流保護値Ｉ_{ＬＩＭＩＴ}を求めることができる。

【0052】

（５）一態様に係るスイッチング電源は、
上記（１）から（４）のいずれか一態様に係る過電流保護性能評価回路を備える。

【0053】

上記（５）の態様によれば、上記構成の過電流保護性能評価回路を備えることで、スイッチング電源の過電流保護性能を簡易的且つ精度よく評価できる。

【0054】

（６）一態様に係る過電流保護性能評価方法は、
パワートランジスタ（例えば上記実施形態のパワートランジスタＭＰ１）を内蔵するスイッチング電源（例えば上記実施形態のスイッチング電源回路１）が備える過電流保護回路（例えば上記実施形態の過電流保護回路４）の過電流保護性能を評価するための過電流保護性能評価回路を用いた評価方法であって、
前記過電流保護性能評価回路は、ソースを第１端子（例えば上記実施形態のＶ＋端子）に、ドレインを第２端子（例えば上記実施形態のＳＷ端子）に接続した前記パワートランジスタのドレイン電流に対応する過電流検出用電流が流れるように構成された第１トランジスタ（例えば上記実施形態のトランジスタＭＰ２）と、前記第１トランジスタとソース及びドレインを共通にする第２トランジスタ（例えば上記実施形態のトランジスタＭＰ３）と、
を備え、
前記パワートランジスタ及び前記第１トランジスタをオン状態にするとともに前記第２トランジスタをオフ状態にして、前記パワートランジスタのオン抵抗（例えば上記実施形態のオン抵抗ＲＯＮ_ＭＰ１）を前記第１端子と前記第２端子から測定する第１テストモードを実行するステップと、
前記パワートランジスタ及び前記第１トランジスタをオフ状態にするとともに前記第２トランジスタをオン状態にして、前記過電流保護回路で過電流保護動作が発動する前記パワートランジスタのソース－ドレイン間の電位差（例えば上記実施形態の電位差ＶＭ２）を前記第１端子と前記第２端子から測定する第２テストモードを実行するステップと、
前記電位差を前記オン抵抗で割ることにより、前記過電流保護回路の過電流保護値を算出するステップと
を備える。

【0055】

上記（６）の態様によれば、第１テストモードを実行することによりパワートランジスタのオン抵抗を測定するとともに、第２テストモードを実行することにより過電流保護回路で過電流保護動作が発動するパワートランジスタのソース－ドレイン間の電位差を測定することができる。これらによって、過電流保護回路が有する過電流保護性能を定量的に評価するための指標である過電流保護値を、テスト用パッドを用いることなく、疑似的に求めることで、過電流保護性能を簡易的に精度よく評価できる。

【符号の説明】

【0056】

１ スイッチング電源回路
２ ドライバ回路
４ 過電流保護回路
１０ テストモード切替部
１２ 発振器
１４ スロープ補償回路
１６ 加算器
Ｉ_{ＬＩＭＩＴ} 過電流保護値
ＴＭＳ１ 第１テストモード信号
ＴＭＳ２ 第２テストモード信号
Ｒ_{ＳＥＮＳＥ} 過電流検出抵抗

【図1】

【図2】

【図3】

【図4】