特開 2022-182830 半導体集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022182830

(43)【公開日】2022-12-08

(54)【発明の名称】半導体集積回路

(51)【国際特許分類】

   G01R 19/165 20060101AFI20221201BHJP

   G05F 1/10 20060101ALI20221201BHJP

   G05F 1/56 20060101ALI20221201BHJP

【ＦＩ】

G01R19/165 J

G05F1/10 301B

G05F1/56 310G

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2021090576

(22)【出願日】2021-05-28

(71)【出願人】

【識別番号】000006220

【氏名又は名称】ミツミ電機株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】瀬川 智貴

【テーマコード（参考）】

2G035

5H410

5H430

【Ｆターム（参考）】

2G035AB01

2G035AC15

2G035AD03

2G035AD10

2G035AD11

2G035AD20

2G035AD23

2G035AD28

2G035AD56

5H410CC02

5H410DD02

5H410FF03

5H410FF05

5H410FF25

5H410GG05

5H430BB01

5H430BB09

5H430BB11

5H430EE04

5H430FF04

5H430FF07

5H430FF12

5H430FF13

5H430GG01

5H430HH03

(57)【要約】

【課題】既存のトランジスタの動作を利用し、半導体集積回路内に形成した抵抗を使用して、低コストかつ高い精度で電流を判定する。
【解決手段】電流駆動回路は、制御信号に応じて電圧線から電流を引き抜く第１トランジスタを有し、電圧線の電圧の変化としてデータを出力する。電圧線に供給される電流を検出する電流検出回路は、電圧線に接続される抵抗値が互いに同じ第１抵抗素子および第２抵抗素子と、第１抵抗素子に接続され、第１トランジスタのサイズのＮ分の１であり、ゲートで制御信号を受ける第２トランジスタと、第２抵抗素子に接続され、電圧線に供給される所望の電流のＮ分の１の基準電流を流す電流源と、第１抵抗素子の電圧と、第２抵抗素子の電圧とを比較することで、前記電圧線に前記所望の電流が供給されているか否かを判定するコンパレータと、を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

ゲートで受ける制御信号に応じて、電圧が供給される電圧線から電流を引き抜く第１トランジスタを有し、前記電圧線の電圧の変化としてデータを出力する電流駆動回路と、前記電圧線に供給される電流を検出する電流検出回路とを有する半導体集積回路であって、
前記電流検出回路は、
一端が前記電圧線にそれぞれ接続され、抵抗値が互いに同じ第１抵抗素子および第２抵抗素子と、
前記第１抵抗素子の他端に接続され、トランジスタサイズが前記第１トランジスタのサイズのＮ分の１であり、ゲートで前記制御信号を受ける第２トランジスタと、
前記第２抵抗素子の他端に接続され、前記電圧線に供給される所望の電流のＮ分の１の基準電流を流す電流源と、
第１入力で受ける前記第１抵抗素子の他端の電圧と、第２入力で受ける前記第２抵抗素子の他端の電圧とを比較することで、前記電圧線に前記所望の電流が供給されているか否かを判定するコンパレータと、
を有することを特徴とする半導体集積回路。

【請求項2】

前記電流駆動回路は、前記電圧線の電圧を分圧して分圧電圧を生成する分圧回路と、
前記電圧線がロウレベル値の前記データに対応する電圧のときに前記分圧回路が生成する分圧電圧と同じ値を基準電圧として生成する基準電圧生成回路と、
前記分圧電圧と前記基準電圧とを差動増幅し、前記第１トランジスタのゲートに供給する前記制御信号を生成するアンプと、をさらに有すること
を特徴とする請求項１に記載の半導体集積回路。

【請求項3】

前記電圧線にロウレベル値の前記データを出力しないとき、前記分圧回路、前記アンプおよび前記電流源の動作を停止する動作制御回路を有すること
を特徴とする請求項２に記載の半導体集積回路。

【請求項4】

前記電圧線から供給される前記電圧に基づいて生成される電源電圧により動作する制御部を有し、
前記コンパレータは、前記第１トランジスタが引き抜く電流が前記基準電流より小さいか否かを示す比較結果信号を前記制御部に出力し、
前記制御部は、前記第１トランジスタが引き抜く電流が前記基準電流より小さいことを前記比較結果信号が示す場合、前記制御部の少なくとも一部の回路の機能を停止すること
を特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体集積回路。

【請求項5】

ソースが入力電圧を受ける電圧線に接続され、ドレインが出力電圧を出力する出力端子に接続され、ゲートで受ける制御信号に応じて前記出力端子に前記出力電圧を出力する第１トランジスタを有するレギュレータと、前記電圧線に供給される電流を検出する電流検出回路とを有する半導体集積回路であって、
前記電流検出回路は、
一端が前記入力電圧より低い電圧に設定される低電圧線にそれぞれ接続され、抵抗値が互いに同じ第１抵抗素子および第２抵抗素子と、
前記電圧線と前記第１抵抗素子の他端との間に接続され、トランジスタサイズが前記第１トランジスタのサイズのＮ分の１であり、ゲートで前記制御信号を受ける第２トランジスタと、
前記電圧線と第２抵抗素子の他端との間に接続され、前記電圧線に供給される所望の電流のＮ分の１の基準電流を流す電流源と、
第１入力で受ける前記第１抵抗素子の他端の電圧と、第２入力で受ける前記第２抵抗素子の他端の電圧とを比較することで、前記電圧線に前記所望の電流が供給されているか否かを判定するコンパレータと、
を有することを特徴とする半導体集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体集積回路に関する。

【背景技術】

【0002】

基準電圧回路により生成される基準電圧を、基準電流回路により生成される基準電流に基づいて生成した閾値電圧と比較することで、基準電圧が正常であるか否かを監視する異常監視回路が提案されている（例えば、特許文献１参照）。

【0003】

また、火災感知器などの子機と受信機などの親機とを接続する電源供給線を利用して、子機からの伝送電流を親機で検出する手法が知られている。例えば、親機は、伝送電流が流れない空きタイミングに流れる負荷電流に基づいて基準電圧を生成し、生成した基準電圧と伝送電流に基づいて生成される電圧とをコンパレータにより比較することで、伝送電流を検出する（例えば、特許文献２、３参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１５－２０７２０１号公報

【特許文献2】国際公開第２０１０／０３８４８０号

【特許文献3】国際公開第２０１０／０３８４７６号

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、負荷回路に供給される電源電流等の電流が十分であるか否かは、例えば、抵抗を利用して電流を電圧に変換し、変換した電圧を基準電圧と比較することで判定される。電圧変換用の抵抗を半導体集積回路内に形成する場合、半導体製造プロセスの変動により抵抗値がばらつくため、基準電圧との比較の精度は低下する。シャント抵抗等の外付け部品を使用する場合、抵抗のばらつきは少なくなり、基準電圧との比較の精度は向上する。しかしながら、外付け部品を使用する場合、コストが増加し、信頼性が低下する。

【0006】

開示の技術は、半導体集積回路内の既存のトランジスタの動作を利用し、半導体集積回路内に形成した抵抗を使用して、低コストかつ高い精度で電流を判定することを目的とする。

【課題を解決するための手段】

【0007】

上記技術的課題を解決するため、本発明の一形態の半導体集積回路は、ゲートで受ける制御信号に応じて、電圧が供給される電圧線から電流を引き抜く第１トランジスタを有し、前記電圧線の電圧の変化としてデータを出力する電流駆動回路と、前記電圧線に供給される電流を検出する電流検出回路とを有する半導体集積回路であって、前記電流検出回路は、一端が前記電圧線にそれぞれ接続され、抵抗値が互いに同じ第１抵抗素子および第２抵抗素子と、前記第１抵抗素子の他端に接続され、トランジスタサイズが前記第１トランジスタのサイズのＮ分の１であり、ゲートで前記制御信号を受ける第２トランジスタと、前記第２抵抗素子の他端に接続され、前記電圧線に供給される所望の電流のＮ分の１の基準電流を流す電流源と、第１入力で受ける前記第１抵抗素子の他端の電圧と、第２入力で受ける前記第２抵抗素子の他端の電圧とを比較することで、前記電圧線に前記所望の電流が供給されているか否かを判定するコンパレータと、を有することを特徴とする。

【発明の効果】

【0008】

半導体集積回路内の既存のトランジスタの動作を利用し、半導体集積回路内に形成した抵抗を使用して、低コストかつ高い精度で電流を判定することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の半導体集積回路の第１の実施形態を示す回路図である。

【図2】図１の半導体集積回路の動作の一例を示す波形図である。

【図3】本発明の半導体集積回路の第２の実施形態を示す回路図である。

【発明を実施するための形態】

【0010】

以下、図面を参照して実施の形態の説明を行う。以下では、電圧が伝達される電圧線、端子およびノードには、電圧名または電流名と同じ符号を使用し、信号が伝達される信号線、端子およびノードには、信号名と同じ符号を使用する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

【0011】

（半導体集積回路の第１の実施形態）
図１は、本発明の半導体集積回路の第１の実施形態を示す回路図である。図１に示す半導体集積回路１００は、送信回路１１０および制御部１２０を有する。送信回路１１０は、電流駆動回路１０および電流検出回路２０を有する。例えば、半導体集積回路１００は、電源線ＶＣＣを介して図示しない親機から供給される電源電圧ＶＣＣにより動作し、電源線ＶＣＣの電圧の変化を利用して親機にデータＤＡＴＡ等の情報を送信する機能を有する。データＤＡＴＡ等の情報は、電源線ＶＣＣから電流を引き抜くことで低下する電源電圧ＶＣＣと、電源線ＶＣＣから電流を引き抜かないときの電源電圧ＶＣＣとの電位差を利用して親機に送信される。すなわち、半導体集積回路１００は、電源線ＶＣＣの電圧の変化としてデータを出力する。電源線ＶＣＣは、電圧線の一例である。

【0012】

電流駆動回路１０は、抵抗素子Ｒ１１、Ｒ１２、インバータＩＶ１１、ＩＶ１２、ｎチャネルトランジスタＮＭ１１、ＮＭ１２、ＮＭ１３、基準電圧生成回路１２およびアンプＡＭＰ１を有する。電流検出回路２０は、抵抗素子Ｒ１３、Ｒ１４、ｎチャネルトランジスタＮＭ１４、電流源ＣＳ１およびコンパレータＣＭＰ１を有する。ｎチャネルトランジスタＮＭ１３は、第１トランジスタの一例であり、ｎチャネルトランジスタＮＭ１４は、第２トランジスタの一例である。抵抗素子Ｒ１３は、第１抵抗素子の一例であり、抵抗素子Ｒ１４は、第２抵抗素子の一例である。以下では、ｎチャネルトランジスタは、単にトランジスタとも称される。なお、ｎチャネルトランジスタＮＭ１１、ＮＭ１２は、スイッチの一例である。ｎチャネルトランジスタＮＭ１１、ＮＭ１２の代わりに、制御端子でハイレベルを受けたときにオン（導通）するスイッチがそれぞれ設けられてもよい。また、ｎチャネルトランジスタＮＭ１１、ＮＭ１２の代わりに、制御端子で受ける電圧に応じて抵抗値が変化する可変抵抗素子が設けられてもよい。

【0013】

電流駆動回路１０において、インバータＩＶ１１は、データＤＡＴＡの論理を反転したアクティブ信号ＡＣＴＨを出力する。インバータＩＶ１２は、アクティブ信号ＡＣＴＨの論理を反転したアクティブ信号ＡＣＴＬを出力する。アクティブ信号ＡＣＴＨは、アンプＡＭＰ１に出力され、アクティブ信号ＡＣＴＬは、トランジスタＮＭ１２のゲートに供給される。

【0014】

アクティブ信号ＡＣＴＨ、ＡＣＴＬは、電流駆動回路１０により電源線ＶＣＣから電流を引き込むときに、データＤＡＴＡのロウレベルに対応して、それぞれハイレベル、ロウレベルに設定される。アクティブ信号ＡＣＴＨ、ＡＣＴＬは、電源線ＶＣＣから電流を引き込まないときに、データＤＡＴＡのハイレベルに対応して、それぞれロウレベル、ハイレベルに設定される。

【0015】

抵抗素子Ｒ１１、Ｒ１２およびトランジスタＮＭ１１は、電源線ＶＣＣと接地線ＧＮＤとの間に直列に接続される。トランジスタＮＭ１１は、アクティブ信号ＡＣＴＨがハイレベルの期間にオンする。トランジスタＮＭ１１がオンしているとき、抵抗素子Ｒ１１、Ｒ１２の接続ノードＤＩＶ１には、電源電圧ＶＣＣを分圧した分圧電圧ＤＩＶ１が生成される。すなわち、抵抗素子Ｒ１１、Ｒ１２は、分圧回路として動作する。トランジスタＮＭ１１がオフしているとき、分圧電圧ＤＩＶ１は、電源電圧ＶＣＣに設定される。

【0016】

基準電圧生成回路１２は、電源電圧ＶＣＣから電流を引き抜いたときの電源電圧ＶＣＣのロウレベル値である基準電圧ＶＲＥＦを生成する。基準電圧ＶＲＥＦは、親機から供給される電源電圧ＶＣＣのロウレベル値に対して式（１）で示す値に設定される。式（１）において、符号Ｒ１１、Ｒ１３は、それぞれ抵抗素子Ｒ１１、Ｒ１２の抵抗値を示す。
ＶＲＥＦ＝（電源電圧ＶＣＣのロウレベル値）×Ｒ１２／（Ｒ１１＋Ｒ１２）‥（１）

【0017】

アンプＡＭＰ１は、ハイレベルのアクティブ信号ＡＣＴＨを受けているときに動作し、ロウレベルのアクティブ信号ＡＣＴＨを受けているときに動作を停止する。アンプＡＭＰ１は、－入力で受ける基準電圧ＶＲＥＦと、＋入力で受ける分圧電圧ＤＩＶ１とを差動増幅する。アンプＡＭＰ１は、分圧電圧ＤＩＶ１が基準電圧ＶＲＥＦより高いほど、制御電圧ＡＯＵＴ１を高くし、分圧電圧ＤＩＶ１が基準電圧ＶＲＥＦより低いほど、制御電圧ＡＯＵＴ１を低くする。制御電圧ＡＯＵＴ１は、トランジスタＮＭ１３、ＮＭ１４のゲートに供給される。

【0018】

トランジスタＮＭ１２は、制御線ＡＯＵＴ１と接地線ＧＮＤとの間に接続される。トランジスタＮＭ１２は、ハイレベルのアクティブ信号ＡＣＴＬを受けているときにオンし、ロウレベルのアクティブ信号ＡＣＴＬを受けているときにオフする。

【0019】

トランジスタＮＭ１３は、ドレインがシリアル入出力端子ＳＩＯに接続され、ソースが接地線ＧＮＤに接続され、ゲートで制御信号ＡＯＵＴ１を受ける。シリアル入出力端子ＳＩＯは、半導体集積回路１００の外部に配置される抵抗素子Ｒ１５を介して電源線ＶＣＣに接続される。シリアル入出力端子ＳＩＯは、データＤＡＴＡがロウレベルのとき電流駆動回路１０により電源線ＶＣＣから電流を引き抜くための端子である。

【0020】

次に、電流駆動回路１０の動作を説明する。データＤＡＴＡがハイレベルのとき、ロウレベルのアクティブ信号ＡＣＴＨによりトランジスタＮＭ１１はオフし、アンプＡＭＰ１は動作を停止する。また、データＤＡＴＡがハイレベルのとき、ハイレベルのアクティブ信号ＡＣＴＬによりトランジスタＮＭ１２がオンし、トランジスタＮＭ１３のゲートはロウレベルに設定され、トランジスタＮＭ１３はオフする。これにより、電流駆動回路１０は、動作を停止する。

【0021】

一方、データＤＡＴＡがロウレベルのとき、ハイレベルのアクティブ信号ＡＣＴＨによりトランジスタＮＭ１１はオンし、分圧電圧ＤＩＶ１が生成され、アンプＡＭＰ１は動作する。また、データＤＡＴＡがロウレベルのとき、ロウレベルのアクティブ信号ＡＣＴＬによりトランジスタＮＭ１２がオフする。これにより、トランジスタＮＭ１３は、ゲートで受けるアンプＡＭＰ１からの制御信号ＡＯＵＴ１に応じて、シリアル入出力端子ＳＩＯを介して電源線ＶＣＣから電流を引き抜く。そして、電源線ＶＣＣは、ロウレベル値に設定される。

【0022】

これにより、電源電圧ＶＣＣを半導体集積回路１００に供給する親機は、電源電圧ＶＣＣの低下を検出することで、半導体集積回路１００からデータＤＡＴＡを受信することができる。

【0023】

電流検出回路２０において、抵抗素子Ｒ１３およびトランジスタＮＭ１４は、電源線ＶＣＣと接地線ＧＮＤとの間に直列に接続される。トランジスタＮＭ１４は、制御信号ＡＯＵＴ１に応じて動作する。例えば、トランジスタＮＭ１４のゲート幅は、トランジスタＮＭ１３のゲート幅のＮ分の１に設定される。すなわち、符号Ｎは、トランジスタＮＭ１３のゲート幅Ｗ１３とトランジスタＮＭ１４のゲート幅Ｗ１４との比Ｗ１３／Ｗ１４を示す。例えば、"Ｎ"は、２００であるが、１００または５０でもよい。トランジスタＮＭ１４の素子サイズおよび素子構造は、ゲート幅を除いて、トランジスタＮＭ１３の素子サイズおよび素子構造と同じである。ゲート幅は、トランジスタサイズの一例である。

【0024】

このため、アンプＡＭＰ１からの制御信号ＡＯＵＴ１に応じて、トランジスタＮＭ１４のソース、ドレイン間に流れる電流を、トランジスタＮＭ１３のソース、ドレイン間に流れる電流のＮ分の１にすることができる。

【0025】

なお、トランジスタＮＭ１３、ＮＭ１４は、半導体集積回路１００が形成される半導体基板上において、互いに隣接する位置に形成される。したがって、半導体集積回路１００を製造する半導体製造プロセスが変動した場合にも、トランジスタＮＭ１３、ＮＭ１４のサイズ比を一定にすることができる。また、同一の半導体基板上に形成されるトランジスタＮＭ１３、ＮＭ１４の電気的特性は、半導体基板の温度変化に応じて同様の傾向で変化する。この結果、トランジスタＮＭ１３、ＮＭ１４の電流比を高い精度で設定することができる。

【0026】

抵抗素子Ｒ１４および電流源ＣＳ１は、電源線ＶＣＣと接地線ＧＮＤとの間に直列に接続される。抵抗素子Ｒ１４の抵抗値は、抵抗素子Ｒ１３の抵抗値と同じ値に設定される。例えば、抵抗素子Ｒ１３、Ｒ１４は、半導体基板に形成される拡散層を利用して拡散層抵抗として形成される。この際、抵抗素子Ｒ１３、Ｒ１４は、半導体基板において互いに隣接する位置に形成される。したがって、半導体集積回路１００を製造する半導体製造プロセスが変動した場合にも、抵抗素子Ｒ１３、Ｒ１４の形状（長さ、幅、厚さ）を同じにすることができ、抵抗素子Ｒ１３、Ｒ１４の抵抗値を互いに同じにすることができる。

【0027】

電流源ＣＳ１は、アクティブ信号ＡＣＴＨがハイレベルのときに動作し、抵抗素子Ｒ１４を介して電源線ＶＣＣから基準電流ＩＲＥＦを引き込む。電流源ＣＳ１は、アクティブ信号ＡＣＴＨがロウレベルのときに動作を停止し、抵抗素子Ｒ１４を介した電源線ＶＣＣからの基準電流ＩＲＥＦの引き込みを停止する。アクティブ信号ＡＣＴＨ、ＡＣＴＬを生成するインバータＩＶ１１、ＩＶ１２と、トランジスタＮＭ１１、ＮＭ１２は、電源線ＶＣＣにロウレベル値のデータを出力しないとき、電流駆動回路１０および電流源ＣＳ１の動作を停止する動作制御回路の一例である。

【0028】

電流源ＣＳ１は、電源線ＶＣＣに供給される所望の電流のＮ分の１の基準電流ＩＲＥＦを流すように設計される。なお、電流源ＣＳ１は、ロウレベルのデータＤＡＴＡに応じてトランジスタＮＭ１３が電源線ＶＣＣから引き抜く電流Ｉ１の設計値のＮ分の１の基準電流ＩＲＥＦを流すように設計されてもよい。ここで、電流Ｉ１の設計値は、電源線ＶＣＣを介して電源電圧ＶＣＣの供給元からの電流の供給が標準状態（typical）のときに、トランジスタＮＭ１３が電源線ＶＣＣから引き抜く電流Ｉ１である。

【0029】

この実施形態では、トランジスタＮＭ１４のソース、ドレイン間に流れる電流および電流源ＣＳ１に流れる電流を小さくできるため、送信回路１１０に電流検出回路２０を追加する場合の消費電流の増加を最小限にすることができる。

【0030】

コンパレータＣＭＰ１の－入力は、抵抗素子Ｒ１３とトランジスタＮＭ１４との接続ノードＶａに接続される。コンパレータＣＭＰ１の＋入力は、抵抗素子Ｒ１４と電流源ＣＳ１との接続ノードＶｂに接続される。接続ノードＶａの電圧Ｖａは、式（２）により示され、接続ノードＶｂの電圧は、式（３）により示される。
Ｖａ＝ＶＣＣ－（Ｒ１３×Ｉ２）＝ＶＣＣ－（Ｒ１３×Ｉ１／Ｎ） ‥（２）
Ｖｂ＝ＶＣＣ－（Ｒ１４×ＩＲＥＦ） ‥（３）
式（２）、（３）において、符号Ｒ１３、Ｒ１４は、それぞれ抵抗素子Ｒ１３、Ｒ１４の抵抗値を示す。

【0031】

コンパレータＣＭＰ１は、－入力で受ける電圧Ｖａと、＋入力で受ける電圧Ｖｂとを比較することで、電源線ＶＣＣに供給される電流の大きさを判定する。例えば、コンパレータＣＭＰ１は、電圧Ｖａが電圧Ｖｂより大きいとき、すなわち、電流Ｉ２が基準電流ＩＲＥＦより小さいとき、ロウレベルの比較結果信号ＣＭＰを出力する。コンパレータＣＭＰ１は、電圧Ｖａが電圧Ｖｂ以下のとき、すなわち、電流Ｉ２が基準電流ＩＲＥＦ以上のとき、ハイレベルの比較結果信号ＣＭＰを出力する。なお、電流源ＣＳ１が動作を停止しているとき、電圧Ｖａ、Ｖｂはハイレベルに設定されるため、コンパレータＣＭＰ１は、ハイレベルの比較結果信号ＣＭＰを出力する。

【0032】

電流源ＣＳ１は、例えば、制御部１２０を正常に動作させるために必要な電源電流の最小値である最小電源電流のＮ分の１の基準電流ＩＲＥＦを流すように設計される。親機から電源端子ＶＣＣを介して供給される電源電流が最小電源電流より小さいとき、電流Ｉ２＜基準電流ＩＲＥＦになり、電圧Ｖａ＞Ｖｂになる。一方、親機から電源端子ＶＣＣへの電源電流の供給が最小電源電流以上のとき、電流Ｉ２≧基準電流ＩＲＥＦになり、電圧Ｖａ≦Ｖｂになる。

【0033】

このように、電流検出回路２０は、子機としての電流駆動回路１０のトランジスタＮＭ１３の動作を利用して、親機からの電源電流が最小電源電流より小さいか否かを検出する。この際、電流を検出する高精度のシャント抵抗を半導体集積回路１００に外付けすることなく、高い精度で電流Ｉ１に対応する電流Ｉ２を検出することができる。半導体集積回路１００に外付けされる部品を削減できるため、半導体集積回路１００を含むシステム（例えば、子機）のコストを削減することができ、半導体集積回路１００を含むシステムの信頼性を向上することができる。

【0034】

制御部１２０は、半導体集積回路１００の子機としての機能を実現する各種回路と、図示しないＬＥＤ（Light Emitting Diode）等の部品を駆動するＬＥＤドライバ等の機能部とを含む。例えば、制御部１２０は、比較結果信号ＣＭＰがハイレベルの場合、親機からの電源電流の供給が十分であると判定し、制御部１２０内の全ての回路と機能部とを動作させる。

【0035】

一方、制御部１２０は、比較結果信号ＣＭＰがロウレベルの場合、親機からの電源電流の供給が十分でないと判定し、制御部１２０内の機能部の少なくとも一部（例えば、ＬＥＤドライバ）の動作を停止する。制御部１２０は、比較結果信号ＣＭＰがロウレベルの場合、機能部だけでなく制御部１２０内の回路の少なくとも一部の回路の機能を停止してもよい。機能部または回路の一部の動作を停止することで、制御部１２０の消費電力を削減することができる。この結果、親機からの電源電流の供給が十分でない場合にも、子機としての機能の実現に必要な回路を動作させることができる。

【0036】

図２は、図１の半導体集積回路１００の動作の一例を示す波形図である。半導体集積回路１００は、例えば、制御部１２０を動作させないスタンバイ期間に、電源線ＶＣＣを使用して親機にデータＤＡＴＡを送信する。例えば、半導体集積回路１００は、スタンバイ期間と、制御部１２０が動作する動作期間とを、所定の周期で交互に送信する。なお、半導体集積回路１００は、スタンバイ期間以外の期間に、データＤＡＴＡを送信してもよい。

【0037】

半導体集積回路１００は、親機にデータＤＡＴＡを伝送する場合、データＤＡＴＡの論理レベルをハイレベルとロウレベルに交互に変化させる。データＤＡＴＡのハイレベルからロウレベルへの変化により、電流駆動回路１０が動作を開始し、上述したように、トランジスタＮＭ１３が動作する。そして、トランジスタＮＭ１３が電源線ＶＣＣから電流を引き込むことで、電源電圧ＶＣＣがハイレベル（例えば、２４Ｖ）からロウレベル（例えば、６Ｖ）に変化する。親機は、電源電圧ＶＣＣの変化に応じて、子機である半導体集積回路１００から送信されたデータＤＡＴＡを受信する。

【0038】

例えば、親機からの電源電流の供給が十分でない場合、トランジスタＮＭ１３に流れる電流Ｉ１（引き込み電流）に対応してトランジスタＮＭ１４に流れる電流Ｉ２は、基準電流ＩＲＥＦより小さくなる。これにより、コンパレータＣＭＰ１の－入力に供給される電圧Ｖａは、コンパレータＣＭＰ１の＋入力に供給される電圧Ｖｂより高くなり、コンパレータＣＭＰ１は、ロウレベルの比較結果信号ＣＭＰを出力する。

【0039】

一方、親機からの電源電流の供給が十分な場合、トランジスタＮＭ１４に流れる電流Ｉ２は、基準電流ＩＲＥＦより大きくなり、電圧Ｖａは電圧Ｖｂより低く、コンパレータＣＭＰ１は、ハイレベルの比較結果信号ＣＭＰを出力する。

【0040】

以上、この実施形態では、トランジスタＮＭ１３、ＮＭ１４は、半導体基板上の互いに隣接する位置に形成されるため、半導体製造プロセスが変動した場合にも、トランジスタＮＭ１３、ＮＭ１４のサイズ比を一定にすることができる。また、トランジスタＮＭ１３、ＮＭ１４の電気的特性を半導体基板の温度変化に応じて同様の傾向で変化させることができる。このため、トランジスタＮＭ１３、ＮＭ１４の電流比を高い精度で設定することができる。また、同じ抵抗値に設定される抵抗素子Ｒ１３、Ｒ１４は、半導体基板の互いに隣接する位置に形成されるため、半導体製造プロセスが変動した場合にも、抵抗素子Ｒ１３、Ｒ１４の抵抗値を互いに同じにすることができる。

【0041】

したがって、高精度のシャント抵抗を半導体集積回路１００に外付けすることなく、高い精度で電流Ｉ１のＮ分の１の電流Ｉ２を検出し、電圧ＶａとしてコンパレータＣＭＰ１に供給することができ、基準電流ＩＲＥＦに対応する電圧Ｖｂを生成することができる。この結果、半導体集積回路１００に外付けされる部品を削減でき、半導体集積回路１００を含むシステム（例えば、子機）のコストを削減することができる。また、部品点数を削減できるため、半導体集積回路１００を含むシステムの信頼性を向上することができる。

【0042】

電源線ＶＣＣの電圧の変化を利用して親機にデータＤＡＴＡ等の情報を送信する電流駆動回路１０のトランジスタＮＭ１３を利用して、電源端子ＶＣＣに供給される電源電流の大きさを判定できる。これにより、電流検出回路２０の回路規模を小さくすることができる。

【0043】

電源電流が十分でないと判定した場合、制御部１２０内の少なくとも一部の回路の機能を停止することで、制御部１２０の消費電力を削減することができる。この結果、親機からの電源電流の供給が十分でない場合にも、子機としての機能の実現に必要な回路を動作させることができる。

【0044】

データＤＡＴＡを親機に送信する期間のみ電流源ＣＳ１を動作させ、電源電流が十分であるか否かを判定することで、電流検出回路２０を設ける場合にも、半導体集積回路１００の消費電力の増加を最小限にすることができる。

【0045】

（半導体集積回路の第２の実施形態）
図３は、半導体集積回路の別の実施形態を示す回路図である。図１に示した半導体集積回路１００と同様の要素については、詳細な説明は省略する。図３に示す半導体集積回路１０２は、電流検出回路３０およびレギュレータ４０を有する。半導体集積回路１０２は、入力電圧ＶＩＮから出力電圧ＶＯＵＴを生成し、生成した出力電圧ＶＯＵＴを、電源電圧として出力端子ＶＯＵＴを介して電流負荷回路２００に出力する。また、半導体集積回路１０２は、出力電圧ＶＯＵＴによる電流供給能力を示す比較結果信号ＣＭＰを電流負荷回路２００に出力する。特に限定されないが、例えば、出力電圧ＶＯＵＴは、電流負荷回路２００を動作させる電源電圧である。そして、電圧端子ＶＯＵＴを介して電流負荷回路２００に電源電流が供給される。

【0046】

電流検出回路３０は、ｐチャネルトランジスタＰＭ２１、電流源ＣＳ２、抵抗素子Ｒ２１、Ｒ２２、コンパレータＣＭＰ２およびバッファＢＵＦを有する。レギュレータ４０は、基準電圧生成回路４２、アンプＡＭＰ２、ｐチャネルトランジスタＰＭ２２および抵抗素子Ｒ２３、Ｒ２４を有する。ｐチャネルトランジスタＰＭ２２は、第１トランジスタの一例であり、ｐチャネルトランジスタＰＭ２１は、第２トランジスタの一例である。抵抗素子Ｒ２１は、第１抵抗素子の一例であり、抵抗素子Ｒ２２は、第２抵抗素子の一例である。以下では、ｐチャネルトランジスタは、単にトランジスタとも称される。

【0047】

レギュレータ４０において、抵抗素子Ｒ２３、Ｒ２４は、出力電圧線ＶＯＵＴと接地線ＧＮＤとの間に直列に接続され、出力電圧ＶＯＵＴを分圧した分圧電圧ＤＩＶ２を、抵抗素子Ｒ２３、Ｒ２４の接続ノードに生成する。基準電圧生成回路４２は、出力電圧ＶＯＵＴの期待値であるときの分圧電圧ＤＩＶ２と同じ値の基準電圧ＶＲＥＦを生成する。接地線ＧＮＤは、入力電圧ＶＩＮより低い電圧に設定される低電圧線の一例である。

【0048】

アンプＡＭＰ２は、－入力で基準電圧ＶＲＥＦを受け、＋入力で分圧電圧ＤＩＶ２を受ける。アンプＡＭＰ２は、分圧電圧ＤＩＶ２が基準電圧ＶＲＥＦより高いほど、制御電圧ＡＯＵＴ２を高くし、分圧電圧ＤＩＶ１が基準電圧ＶＲＥＦより低いほど、制御電圧ＡＯＵＴ２を低くする。

【0049】

制御電圧ＡＯＵＴ２は、トランジスタＰＭ２１、ＰＭ２２のゲートに供給される。トランジスタＰＭ２２は、入力電圧線ＶＩＮと出力電圧線ＶＯＵＴとの間に接続される。これにより、トランジスタＰＭ２２は、ゲートで受けるアンプＡＭＰ２からの制御信号ＡＯＵＴ２に応じて、電流Ｉ１を流すことで出力電圧ＶＯＵＴを生成し、出力端子ＶＯＵＴを介して電源電流として電流負荷回路２００に供給する。

【0050】

電流検出回路３０において、トランジスタＰＭ２１および抵抗素子Ｒ２１は、入力電圧線ＶＩＮと接地線ＧＮＤとの間に直列に接続される。トランジスタＰＭ２１は、制御信号ＡＯＵＴ２に応じて動作する。例えば、トランジスタＰＭ２１は、トランジスタＰＭ２２のゲート幅のＮ分の１に設定される。例えば、"Ｎ"は、２００であるが、１００または５０でもよい。トランジスタＰＭ２１の素子サイズおよび素子構造は、ゲート幅を除いて、トランジスタＰＭ２２の素子サイズおよび素子構造と同じである。

【0051】

このため、アンプＡＭＰ２からの制御信号ＡＯＵＴ２に応じて、トランジスタＰＭ２１のソース、ドレイン間に流れる電流を、トランジスタＰＭ２２のソース、ドレイン間に流れる電流のＮ分の１にすることができる。

【0052】

なお、トランジスタＰＭ２１、ＰＭ２２は、半導体集積回路１００が形成される半導体基板上において、互いに隣接する位置に形成される。したがって、半導体集積回路１００を製造する半導体製造プロセスが変動した場合にも、トランジスタＰＭ２１、ＰＭ２２のサイズ比を一定にすることができる。また、同一の半導体基板上に形成されるトランジスタＰＭ２１、ＰＭ２２の電気的特性は、半導体基板の温度変化に応じて同様の傾向で変化する。この結果、トランジスタＰＭ２１、ＰＭ２２の電流比を高い精度で設定することができる。

【0053】

電流源ＣＳ２および抵抗素子Ｒ２２は、入力電圧線ＶＩＮと接地線ＧＮＤとの間に直列に接続される。抵抗素子Ｒ２２の抵抗値は、抵抗素子Ｒ２１の抵抗値と同じ値に設定される。例えば、抵抗素子Ｒ２１、Ｒ２２は、半導体基板に形成される拡散層を利用して形成される。抵抗素子Ｒ２１、Ｒ２１は、半導体基板において互いに隣接する位置に形成されるため、半導体製造プロセスが変動した場合にも、抵抗素子Ｒ２１、Ｒ２２の抵抗値を互いに同じにすることができる。

【0054】

電流源ＣＳ２は、入力電圧ＶＩＮの供給元から入力電圧ＶＩＮが供給される入力電圧線ＶＩＮから基準電流ＩＲＥＦを引き込む。電流源ＣＳ２は、例えば、入力電圧線ＶＩＮに供給される所望の電流のＮ分の１の基準電流ＩＲＥＦを流すように設計される。

【0055】

この実施形態では、トランジスタＰＭ２１のソース、ドレイン間に流れる電流および電流源ＣＳ２に流れる電流を小さくできるため、半導体集積回路１０２に電流検出回路３０を追加する場合の消費電流の増加を最小限にすることができる。

【0056】

コンパレータＣＭＰ２の＋入力は、トランジスタＰＭ２１と抵抗素子Ｒ２１との接続ノードＶａに接続される。コンパレータＣＭＰ２の－入力は、電流源ＣＳ２と抵抗素子Ｒ２２との接続ノードＶｂに接続される。接続ノードＶａの電圧Ｖａは、式（４）により示され、接続ノードＶｂの電圧は、式（５）により示される。
Ｖａ＝Ｒ２１×Ｉ２＝Ｒ２１×Ｉ１／Ｎ ‥（４）
Ｖｂ＝Ｒ２２×ＩＲＥＦ ‥（５）
式（４）、（５）において、符号Ｒ２１、Ｒ２２は、それぞれ抵抗素子Ｒ２１、Ｒ２２の抵抗値を示す。

【0057】

コンパレータＣＭＰ２は、＋入力で受ける電圧Ｖａと、－入力で受ける電圧Ｖｂとを比較することで、入力電圧線ＶＩＮに供給される電流の大きさを判定する。コンパレータＣＭＰ２は、電圧Ｖａが電圧Ｖｂより大きいとき、すなわち、電流Ｉ２が基準電流ＩＲＥＦより大きいとき、ハイレベルの比較結果信号ＣＭＰを出力する。コンパレータＣＭＰ２は、電圧Ｖａが電圧Ｖｂ以下のとき、すなわち、電流Ｉ２が基準電流ＩＲＥＦより小さいとき、ロウレベルの比較結果信号ＣＭＰを出力する。

【0058】

上述したように、電流源ＣＳ２は、例えば、入力電圧線ＶＩＮに供給される所望の電流のＮ分の１の基準電流ＩＲＥＦを流すように設計される。このため、電流Ｉ１が所望の電流より小さいとき、電流Ｉ２＜基準電流ＩＲＥＦになり、電圧Ｖａ＜Ｖｂになる。一方、電流Ｉ１が所望の電流以上のとき、電流Ｉ２≧基準電流ＩＲＥＦになり、電圧Ｖａ≧Ｖｂになる。

【0059】

このように、電流検出回路３０は、レギュレータ４０のトランジスタＰＭ２２の動作を利用して、電流負荷回路２００に供給する電流Ｉ１が所望の電流より小さいか否かを検出する。この際、第１の実施形態と同様に、電流を検出する高精度のシャント抵抗を半導体集積回路１０２に外付けすることなく、高い精度で電流Ｉ１に対応する電流Ｉ２を検出することができる。半導体集積回路１０２に外付けされる部品を削減できるため、半導体集積回路１０２を含むシステムのコストを削減することができ、半導体集積回路１０２を含むシステムの信頼性を向上することができる。

【0060】

電流負荷回路２００は、比較結果信号ＣＭＰがハイレベルの場合、レギュレータ４０から供給される電源電流が十分であると判定し、電流負荷回路２００内の全ての回路を動作させる。一方、電流負荷回路２００は、比較結果信号ＣＭＰがロウレベルの場合、レギュレータ４０から供給される電源電流が十分でないと判定し、電流負荷回路２００の少なくとも一部の回路の機能を停止する。この結果、レギュレータ４０から供給される電源電流が十分でない場合にも、電流負荷回路２００としての機能の実現に必要な最小限の回路を動作させることができる。

【0061】

以上、この実施形態では、トランジスタＰＭ２１、ＰＭ２２は、半導体基板上の互いに隣接する位置に形成されるため、半導体製造プロセスが変動した場合にも、トランジスタＰＭ２１、ＰＭ２２のサイズ比を一定にすることができる。また、トランジスタＰＭ２１、ＰＭ２２の電気的特性を半導体基板の温度変化に応じて同様の傾向で変化させることができる。このため、トランジスタＰＭ２１、ＰＭ２２の電流比を高い精度で設定することができる。また、同じ抵抗値に設定される抵抗素子Ｒ２１、Ｒ２２は、半導体基板の互いに隣接する位置に形成されるため、半導体製造プロセスが変動した場合にも、抵抗素子Ｒ２１、Ｒ２２の抵抗値を互いに同じにすることができる。

【0062】

したがって、高精度のシャント抵抗を半導体集積回路１０２に外付けすることなく、高い精度で電流Ｉ１のＮ分の１の電流Ｉ２を検出し、電圧ＶａとしてコンパレータＣＭＰ２に供給することができ、基準電流ＩＲＥＦに対応する電圧Ｖｂを生成することができる。この結果、半導体集積回路１０２に外付けされる部品を削減でき、半導体集積回路１０２を含むシステムのコストを削減することができる。また、部品点数を削減できるため、半導体集積回路１０２を含むシステムの信頼性を向上することができる。

【0063】

また、出力電圧ＶＯＵＴを電流負荷回路２００に供給するレギュレータ４０のトランジスタＰＭ２２を利用して、電流負荷回路２００に供給する電源電流の大きさを判定できる。これにより、電流検出回路３０の回路規模を小さくすることができる。

【0064】

電源電流が十分でないと判定した場合、電流負荷回路２００内の回路の少なくとも一部の回路の機能を停止することで、電流負荷回路２００の消費電力を削減することができる。この結果、レギュレータ４０からの電源電流の供給が十分でない場合にも、必要最小限の回路を動作させることができる。

【0065】

図１に示したトランジスタＮＭ１３、ＮＭ１４は、半導体基板上の互いに隣接する位置に形成されるため、半導体製造プロセスが変動した場合にも、トランジスタＮＭ１３、ＮＭ１４のサイズ比を一定にすることができる。また、トランジスタＮＭ１３、ＮＭ１４の電気的特性を半導体基板の温度変化に応じて同様の傾向で変化させることができる。このため、トランジスタＮＭ１３、ＮＭ１４の電流比を高い精度で設定することができる。また、同じ抵抗値に設定される抵抗素子Ｒ１３、Ｒ１４は、半導体基板の互いに隣接する位置に形成されるため、半導体製造プロセスが変動した場合にも、抵抗素子Ｒ１３、Ｒ１４の抵抗値を互いに同じにすることができる。

【0066】

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

【符号の説明】

【0067】

１０ 電流駆動回路
１２ 基準電圧生成回路
２０、３０ 電流検出回路
４０ レギュレータ
４２ 基準電圧生成回路
１００、１０２ 半導体集積回路
１１０ 送信回路
１２０ 制御部
２００ 電流負荷回路
ＡＣＴＨ、ＡＣＴＬ アクティブ信号
ＡＭＰ１、ＡＭＰ２ アンプ
ＡＯＵＴ１、ＡＯＵＴ２ 制御信号
ＢＵＦ バッファ
ＣＭＰ 比較結果信号
ＣＭＰ１、ＣＭＰ２ コンパレータ
ＣＳ１、ＣＳ２ 電流源
ＤＡＴＡ データ
ＤＩＶ１、ＤＩＶ２ 分圧電圧
ＩＲＥＦ 基準電流
ＩＶ１１、ＩＶ１２ インバータ
ＮＭ１１、ＮＭ１２、ＮＭ１３、ＮＭ１４ ｎチャネルトランジスタ
ＰＭ２１、ＰＭ２２ ｐチャネルトランジスタ
Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５ 抵抗素子
Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４ 抵抗素子
ＳＩＯ シリアル入出力端子
Ｖａ、Ｖｂ 電圧
ＶＩＮ 入力電圧線
ＶＯＵＴ 出力電圧線
ＶＲＥＦ 基準電圧

【図1】

【図2】

【図3】