(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022183472
(43)【公開日】2022-12-13
(54)【発明の名称】絶縁ゲート型半導体素子のゲート駆動回路
(51)【国際特許分類】
H02M 1/08 20060101AFI20221206BHJP
【ＦＩ】
H02M1/08 A
【審査請求】未請求
【請求項の数】3
【出願形態】ＯＬ
(21)【出願番号】P 2021090816
(22)【出願日】2021-05-31
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】110002941
【氏名又は名称】弁理士法人ぱるも特許事務所
(72)【発明者】
【氏名】岡嶋 靖樹
【テーマコード（参考）】
5H740
【Ｆターム（参考）】
5H740BA11
5H740BC01
5H740BC02
5H740HH06
5H740JA01
5H740JB01
5H740KK01
5H740KK10
(57)【要約】
【課題】ゲート電圧波形を柔軟に変更でき、スイッチング損失とスイッチングノイズのトレードオフ調整範囲を広くする。
【解決手段】絶縁ゲート型半導体素子１０のゲートにオン信号を印加して導通させ、ゲートにオフ信号を印加して不導通にするゲート駆動回路１００において、絶縁ゲート型半導体素子１０のゲートのオン、オフ指令信号に基づきゲート信号を生成する電圧波形生成部２とゲート信号を増幅する増幅器４を備え、増幅器４が増幅したゲート信号によりゲートを直接駆動する。
【選択図】図１
【解決手段】絶縁ゲート型半導体素子１０のゲートにオン信号を印加して導通させ、ゲートにオフ信号を印加して不導通にするゲート駆動回路１００において、絶縁ゲート型半導体素子１０のゲートのオン、オフ指令信号に基づきゲート信号を生成する電圧波形生成部２とゲート信号を増幅する増幅器４を備え、増幅器４が増幅したゲート信号によりゲートを直接駆動する。
【選択図】図１
【特許請求の範囲】
【請求項1】
絶縁ゲート型半導体素子のゲートにオン信号を印加して導通させ、前記ゲートにオフ信号を印加して不導通にするゲート駆動回路において、
前記絶縁ゲート型半導体素子の前記ゲートのオン、オフ指令信号に基づきゲート信号を生成する電圧波形生成部と前記ゲート信号を増幅する増幅器を備え、
前記増幅器が増幅した前記ゲート信号により前記ゲートを直接駆動する絶縁ゲート型半導体素子のゲート駆動回路。
前記絶縁ゲート型半導体素子の前記ゲートのオン、オフ指令信号に基づきゲート信号を生成する電圧波形生成部と前記ゲート信号を増幅する増幅器を備え、
前記増幅器が増幅した前記ゲート信号により前記ゲートを直接駆動する絶縁ゲート型半導体素子のゲート駆動回路。
【請求項2】
前記絶縁ゲート型半導体素子の使用条件に合わせて、前記電圧波形生成部は、前記絶縁ゲート型半導体素子を不導通から導通に遷移する期間、導通から不導通に遷移する期間、および、立ち上げ、立ち下げの傾きが変化する前記ゲート信号を生成する請求項１に記載の絶縁ゲート型半導体素子のゲート駆動回路。
【請求項3】
前記増幅器の出力の立ち上げ、立ち下げの変化は直線状である請求項２に記載の絶縁ゲート型半導体素子のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、絶縁ゲート型半導体素子のゲート駆動回路に関するものである。
【背景技術】
【0002】
絶縁ゲート型半導体素子を用いたスイッチング回路では、スイッチング時の急激な主回路電流、電圧の変化で、ノイズが発生する。これをゲート抵抗によるスイッチング速度の調整、およびスナバ回路による吸収で防止していた。しかしいずれも、部品定数により効果が変わるため、最適値を得るには部品変更による調整が必要であった。
【0003】
この問題に対して、ゲート信号に高周波パルスを重畳させる変調器を設け、パルスのデューティを調整して、絶縁ゲート型半導体素子のオフ、オン間の上昇、下降速度を制御し、オン時のスイッチングノイズおよびオフ時のコレクタサージ電圧を抑制するゲート駆動方法が開示されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００１－２８６１２４
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかし、特許文献１のゲート駆動方法は、ゲート電圧生成、ゲート電流制限のために、ゲート抵抗が必ず必要であり、ゲート電圧の上昇、下降速度は、ゲート抵抗とゲート－エミッタ間結合容量の時定数で制限される。また、スイッチング損失およびノイズは、コレクタ電圧、電流により異なるため、最適な条件も異なる。しかし、時定数により高速化は難しく、ゲート電圧波形の最適化が制限される問題がある。
【0006】
本願は、上記のような課題を解決するための技術を開示するものであり、ゲート電圧波形を柔軟に変更でき、スイッチング損失とスイッチングノイズのトレードオフ調整範囲を広くできる絶縁ゲート型半導体素子のゲート駆動回路を提供することを目的とする。
【課題を解決するための手段】
【0007】
本願に開示される絶縁ゲート型半導体素子のゲート駆動回路は、絶縁ゲート型半導体素子のゲートにオン信号を印加して導通させ、ゲートにオフ信号を印加して不導通にするゲート駆動回路において、絶縁ゲート型半導体素子のゲートのオン、オフ指令信号に基づきゲート信号を生成する電圧波形生成部とゲート信号を増幅する増幅器を備え、増幅器が増幅したゲート信号によりゲートを直接駆動するものである。
【発明の効果】
【0008】
本願に開示される絶縁ゲート型半導体素子のゲート駆動回路によれば、ゲート電圧波形を柔軟に変更でき、絶縁ゲート型半導体素子のスイッチング損失とスイッチングノイズのトレードオフ調整範囲を広くできる。
【図面の簡単な説明】
【0009】
【図1】実施の形態１による絶縁ゲート型半導体素子のゲート駆動回路の機能ブロック図である。
【図2】実施の形態１による絶縁ゲート型半導体素子のゲート駆動回路の動作のタイミングチャートである。
【図3】実施の形態１による絶縁ゲート型半導体素子のゲート駆動回路の比較例のタイミングチャートである。
【発明を実施するための形態】
【0010】
実施の形態１．
実施の形態１に係る絶縁ゲート型半導体素子のゲート駆動回路の構成、機能、動作について、機能ブロック図である図１、動作のタイミングチャートである図２に基づいて説明する。また、絶縁ゲート型半導体素子のゲート駆動回路の動作、機能をわかりやすくするために、比較例についても説明する。
なお、以下の説明では、特に区別する必要がない場合は、「絶縁ゲート型半導体素子のゲート駆動回路」を「ゲート駆動回路」と適宜記載する。
実施の形態１に係る絶縁ゲート型半導体素子のゲート駆動回路の構成、機能、動作について、機能ブロック図である図１、動作のタイミングチャートである図２に基づいて説明する。また、絶縁ゲート型半導体素子のゲート駆動回路の動作、機能をわかりやすくするために、比較例についても説明する。
なお、以下の説明では、特に区別する必要がない場合は、「絶縁ゲート型半導体素子のゲート駆動回路」を「ゲート駆動回路」と適宜記載する。
【0011】
まず、実施の形態１の絶縁ゲート型半導体素子のゲート駆動回路１００の構成を図１に基づいて説明する。
絶縁ゲート型半導体素子１０にゲート信号を出力するゲート駆動回路１００は、オン、オフ指令信号生成部１、電圧波形生成部２、抵抗３、トランジスタＱ１とトランジスタＱ２で構成する増幅器４、正電源６、および負電源７を備える。なお、図１では、「オン、オフ指令信号生成部」を「指令信号生成部」と記載している。
絶縁ゲート型半導体素子１０にゲート信号を出力するゲート駆動回路１００は、オン、オフ指令信号生成部１、電圧波形生成部２、抵抗３、トランジスタＱ１とトランジスタＱ２で構成する増幅器４、正電源６、および負電源７を備える。なお、図１では、「オン、オフ指令信号生成部」を「指令信号生成部」と記載している。
【0012】
ゲート駆動回路１００の機能、動作を順位説明するが、ここで、ゲート駆動回路１００の全体機能と特徴をまとめておく。
絶縁ゲート型半導体素子１０のゲート駆動回路１００は、絶縁ゲート型半導体素子１０のゲートにオン信号を印加して導通させ、ゲートにオフ信号を印加して不導通にする。ゲート駆動回路１００は、絶縁ゲート型半導体素子１０のゲートのオン、オフ信号を増幅する増幅器４の出力で、ゲートを直接駆動する。
絶縁ゲート型半導体素子１０のゲート駆動回路１００は、絶縁ゲート型半導体素子１０のゲートにオン信号を印加して導通させ、ゲートにオフ信号を印加して不導通にする。ゲート駆動回路１００は、絶縁ゲート型半導体素子１０のゲートのオン、オフ信号を増幅する増幅器４の出力で、ゲートを直接駆動する。
【0013】
正電源６の負極端と負電源７の正極端とが接続され、この接続点が絶縁ゲート型半導体素子１０のエミッタに接続されている。この接続点の電圧を基準電圧０とする。
トランジスタＱ１のエミッタとトランジスタＱ２のエミッタとが接続され、この接続点が絶縁ゲート型半導体素子１０のゲートに接続されている。トランジスタＱ１のコレクタと正電源６の正極端とが接続され、トランジスタＱ２のコレクタと負電源７の負極端とが接続されている。トランジスタＱ１のベースとトランジスタＱ２のベースとが接続されており、トランジスタＱ１とトランジスタＱ２のベースに、電圧波形生成部２の出力信号が抵抗３を介して入力される。
図１では、トランジスタＱ１のコレクタと正電源６の正極端との接続点を正極直流端子５Ｐとしている。トランジスタＱ２のコレクタと負電源７の負極端との接続点を負極直流端子５Ｎとしている。
トランジスタＱ１のエミッタとトランジスタＱ２のエミッタとが接続され、この接続点が絶縁ゲート型半導体素子１０のゲートに接続されている。トランジスタＱ１のコレクタと正電源６の正極端とが接続され、トランジスタＱ２のコレクタと負電源７の負極端とが接続されている。トランジスタＱ１のベースとトランジスタＱ２のベースとが接続されており、トランジスタＱ１とトランジスタＱ２のベースに、電圧波形生成部２の出力信号が抵抗３を介して入力される。
図１では、トランジスタＱ１のコレクタと正電源６の正極端との接続点を正極直流端子５Ｐとしている。トランジスタＱ２のコレクタと負電源７の負極端との接続点を負極直流端子５Ｎとしている。
【0014】
電圧波形生成部２は、オン、オフ指令信号生成部１からの絶縁ゲート型半導体素子１０に対するオン、オフ指令信号を受けて、絶縁ゲート型半導体素子１０に対するゲート信号を生成し、抵抗３を経由して増幅器４に出力する。
トランジスタＱ１、Ｑ２は、電圧波形生成部２が出力する電圧波形信号を増幅する増幅器４として機能し、増幅器４が増幅したゲート信号により絶縁ゲート型半導体素子１０のゲートを直接駆動する。
電圧波形生成部２と増幅器４のトランジスタＱ１、Ｑ２とが協働して、オン、オフ指令信号生成部１からのオン、オフ指令信号がオフからオン、もしくはオンからオフに切り替わった時点で、絶縁ゲート型半導体素子１０に対するゲート電圧を正極直流端子５Ｐの正電圧と、負極直流端子５Ｎの負電圧の間の任意の電圧波形を生成する機能を有している。
なお、図１において、ＧＶは絶縁ゲート型半導体素子１０のゲート電圧を表し、Ｃｇｅは絶縁ゲート型半導体素子１０のゲート－エミッタ間結合容量である。
トランジスタＱ１、Ｑ２は、電圧波形生成部２が出力する電圧波形信号を増幅する増幅器４として機能し、増幅器４が増幅したゲート信号により絶縁ゲート型半導体素子１０のゲートを直接駆動する。
電圧波形生成部２と増幅器４のトランジスタＱ１、Ｑ２とが協働して、オン、オフ指令信号生成部１からのオン、オフ指令信号がオフからオン、もしくはオンからオフに切り替わった時点で、絶縁ゲート型半導体素子１０に対するゲート電圧を正極直流端子５Ｐの正電圧と、負極直流端子５Ｎの負電圧の間の任意の電圧波形を生成する機能を有している。
なお、図１において、ＧＶは絶縁ゲート型半導体素子１０のゲート電圧を表し、Ｃｇｅは絶縁ゲート型半導体素子１０のゲート－エミッタ間結合容量である。
【0015】
次に、図２のタイムチャートに基づいて、絶縁ゲート型半導体素子のゲート駆動回路１００の動作を説明する。
まず、図２のＦ２ａ～Ｆ２ｅについて説明する。
Ｆ２ａは、オン、オフ指令信号生成部１から出力されるオン、オフ指令信号である。
Ｆ２ｂは、電圧波形生成部２の出力信号（最速）である。
Ｆ２ｃは、絶縁ゲート型半導体素子１０に出力されるゲート電圧波形（最速）である。
Ｆ２ｄは、電圧波形生成部２の出力信号（中間速度）である。
Ｆ２ｅは、絶縁ゲート型半導体素子１０に出力されるゲート電圧波形（中間速度）である。
Ｆ２ｆは、電圧波形生成部２の出力信号（最遅）である。
Ｆ２ｇは、絶縁ゲート型半導体素子１０に出力されるゲート電圧波形（最遅）である。
なお、図２において、Ｔ１は「オフ→オン遷移」であり、Ｔ２は「オン→オフ遷移」である。ＰＶは「正電源６の電圧」、ＮＶは「負電源７の電圧」である。ＮＤは「遅延なし」を表し、ＮＲは「リップルなし」を表している。
まず、図２のＦ２ａ～Ｆ２ｅについて説明する。
Ｆ２ａは、オン、オフ指令信号生成部１から出力されるオン、オフ指令信号である。
Ｆ２ｂは、電圧波形生成部２の出力信号（最速）である。
Ｆ２ｃは、絶縁ゲート型半導体素子１０に出力されるゲート電圧波形（最速）である。
Ｆ２ｄは、電圧波形生成部２の出力信号（中間速度）である。
Ｆ２ｅは、絶縁ゲート型半導体素子１０に出力されるゲート電圧波形（中間速度）である。
Ｆ２ｆは、電圧波形生成部２の出力信号（最遅）である。
Ｆ２ｇは、絶縁ゲート型半導体素子１０に出力されるゲート電圧波形（最遅）である。
なお、図２において、Ｔ１は「オフ→オン遷移」であり、Ｔ２は「オン→オフ遷移」である。ＰＶは「正電源６の電圧」、ＮＶは「負電源７の電圧」である。ＮＤは「遅延なし」を表し、ＮＲは「リップルなし」を表している。
【0016】
オン、オフ指令信号生成部１からのオン、オフ指令信号がオフからオンに変化すると、電圧波形生成部２の出力信号もオフからオンに変化する。その間の定められたオフ→オン遷移時間の間、電圧波形生成部２はゲート信号としてオフとオンの間の任意の出力信号波形を生成する。
オン、オフ指令信号生成部１からのオン、オフ指令信号がオンからオフに変化すると、電圧波形生成部２の出力信号もオンからオフに変化する。その間の定められたオン→オフ遷移時間の間、電圧波形生成部２はゲート信号としてオフとオンの間の任意の出力信号波形を生成する。
オン、オフ指令信号生成部１からのオン、オフ指令信号がオンからオフに変化すると、電圧波形生成部２の出力信号もオンからオフに変化する。その間の定められたオン→オフ遷移時間の間、電圧波形生成部２はゲート信号としてオフとオンの間の任意の出力信号波形を生成する。
【0017】
図２のＦ２ｂ、Ｆ２ｃでは、オン、オフ指令信号生成部１からのオン、オフ指令信号に対して、遅延がなく、最速で応答している。ここで、Ｆ２ｃの波形が、Ｆ２ｂの波形に対して遅延がない（鈍っていない）ことが重要である。
図２のＦ２ｄ、Ｆ２ｅでは、出力信号変化率を一定とし、電圧波形生成部２の出力信号波形は、直線状に変化している。ここで、Ｆ２ｅの波形が、Ｆ２ｃの波形に対して遅延がなく、かつリップルがないことが重要である。
図２のＦ２ｆ、Ｆ２ｇでは、オン、オフ指令信号生成部１からのオン、オフ指令信号に対して、遅延があり、最遅で応答している。ここで、Ｆ２ｇの波形が、Ｆ２ｆの波形に対して遅延がない（鈍っていない）ことが重要である。
図２のＦ２ｄ、Ｆ２ｅでは、出力信号変化率を一定とし、電圧波形生成部２の出力信号波形は、直線状に変化している。ここで、Ｆ２ｅの波形が、Ｆ２ｃの波形に対して遅延がなく、かつリップルがないことが重要である。
図２のＦ２ｆ、Ｆ２ｇでは、オン、オフ指令信号生成部１からのオン、オフ指令信号に対して、遅延があり、最遅で応答している。ここで、Ｆ２ｇの波形が、Ｆ２ｆの波形に対して遅延がない（鈍っていない）ことが重要である。
【0018】
次に、実施の形態１の絶縁ゲート型半導体素子のゲート駆動回路１００の特徴を理解しやすくするために、比較例について図３のタイムチャートに基づいて説明する。
ここで説明する比較例は、ゲート信号に高周波パルスを重畳させる変調器を設け、パルスのデューティを調整して、絶縁ゲート型半導体素子のオフ、オン間の上昇、下降速度を制御するゲート抵抗が必須のゲート駆動方法を採用した場合の例である。
ここで説明する比較例は、ゲート信号に高周波パルスを重畳させる変調器を設け、パルスのデューティを調整して、絶縁ゲート型半導体素子のオフ、オン間の上昇、下降速度を制御するゲート抵抗が必須のゲート駆動方法を採用した場合の例である。
【0019】
まず、図３のＦ３ａ～Ｆ３ｅについて説明する。
Ｆ３ａは、図２のＦ２ａのオン、オフ指令信号に対応する。
Ｆ３ｂは、比較例の変調器の出力信号（最速）である。
Ｆ３ｃは、絶縁ゲート型半導体素子へ出力されるゲート電圧波形（最速）である。
Ｆ３ｄは、比較例の変調器の出力信号（中間速度）である。
Ｆ３ｅは、絶縁ゲート型半導体素子へ出力されるゲート電圧波形（中間速度）である。
Ｆ３ｆは、比較例の変調器の出力信号（最遅）である。
Ｆ３ｇは、絶縁ゲート型半導体素子１０にゲート電圧波形（最遅）である。
なお、図３において、Ｔ１は「オフ→オン遷移」であり、Ｔ２は「オン→オフ遷移」である。ＰＶは「正電源の電圧」、ＮＶは「負電源の電圧」である。ＲＤは「ゲート抵抗による遅延」を表し、ＨＲは「高周波パルス平滑による残留リップル」を表している。
Ｆ３ａは、図２のＦ２ａのオン、オフ指令信号に対応する。
Ｆ３ｂは、比較例の変調器の出力信号（最速）である。
Ｆ３ｃは、絶縁ゲート型半導体素子へ出力されるゲート電圧波形（最速）である。
Ｆ３ｄは、比較例の変調器の出力信号（中間速度）である。
Ｆ３ｅは、絶縁ゲート型半導体素子へ出力されるゲート電圧波形（中間速度）である。
Ｆ３ｆは、比較例の変調器の出力信号（最遅）である。
Ｆ３ｇは、絶縁ゲート型半導体素子１０にゲート電圧波形（最遅）である。
なお、図３において、Ｔ１は「オフ→オン遷移」であり、Ｔ２は「オン→オフ遷移」である。ＰＶは「正電源の電圧」、ＮＶは「負電源の電圧」である。ＲＤは「ゲート抵抗による遅延」を表し、ＨＲは「高周波パルス平滑による残留リップル」を表している。
【0020】
比較例ではゲート抵抗とゲート－エミッタ間結合容量Ｃｇｅによる遅延があるため、最速に調整しても、Ｆ３ｃのようにゲート電圧にはゲート抵抗による遅延が生じる。中間速度の場合は、Ｆ３ｅのように高周波パルス平滑による残留リップルが残る。最遅に調整しても、Ｆ３ｇのようにゲート電圧にはゲート抵抗による遅延が生じる。
【0021】
また、比較例においては、高周波パルスをゲート抵抗とゲート－エミッタ間結合容量Ｃｇｅで平滑してオンとオフの中間電圧のゲート電圧を得る構成である。このため、応答性を優先してゲート抵抗とゲート容量の時定数を小さくすると、ゲート電圧に残留リップルが残る。残留リップルを減らすために時定数を大きくすると、最速でのゲート遅延も大きくなる。
【0022】
一方、絶縁ゲート型半導体素子のゲート駆動回路１００では、比較例で必須のゲート抵抗がなく、電圧波形生成部２からのオン、オフ信号を増幅する増幅器４の出力で絶縁ゲート型半導体素子１０のゲートを直接駆動する。増幅器４の出力で絶縁ゲート型半導体素子１０のゲートを直接駆動するため、図２で説明したように、絶縁ゲート型半導体素子１０のゲート電圧波形は電圧波形生成部２の出力信号に対して遅延がない。また、中間速度において、絶縁ゲート型半導体素子１０のゲート電圧の立ち上げ、立ち下げ信号にリップルが存在しない。
【0023】
電圧波形生成部２の出力信号は、増幅器４で正極直流端子５Ｐの正電圧と、負極直流端子５Ｎの負電圧の間の電圧まで増幅される。増幅器４は、電圧波形生成部２の出力信号を増幅するが、電圧波形は電圧波形生成部２の出力と相似である。このゲート駆動回路１００の機能により、絶縁ゲート型半導体素子１０のゲート電圧のオフ→オン遷移時およびオン→オフ遷移時の電圧波形を任意にすることができる。
図２では、絶縁ゲート型半導体素子１０のゲート電圧のオフ→オン遷移時およびオン→オフ遷移時の電圧波形を例として直線状としている。絶縁ゲート型半導体素子１０の使用条件に合わせて、増幅器４の出力の立ち上げ、立ち下げの傾き、すなわち変化は任意であり、直線状に限らず曲線状とすることもできる。
図２では、絶縁ゲート型半導体素子１０のゲート電圧のオフ→オン遷移時およびオン→オフ遷移時の電圧波形を例として直線状としている。絶縁ゲート型半導体素子１０の使用条件に合わせて、増幅器４の出力の立ち上げ、立ち下げの傾き、すなわち変化は任意であり、直線状に限らず曲線状とすることもできる。
【0024】
以上説明したように、実施の形態１の絶縁ゲート型半導体素子のゲート駆動回路１００では、比較例で必要であったゲート抵抗が不要となり、ゲート抵抗と絶縁ゲート型半導体素子のゲート－エミッタ間結合容量Ｃｇｅによるゲート電圧の遅延をなくすことができる。
また、実施の形態１のゲート駆動回路１００では、最速から最遅の間の任意のゲート電圧波形を遅延なく、リップルなく生成することができる。さらに、絶縁ゲート型半導体素子の使用条件、および絶縁ゲート型半導体素子が適用される装置の運転条件に最適なゲート駆動が可能となる。
このため、実施の形態１のゲート駆動回路１００では、ゲート電圧波形を柔軟に変更でき、スイッチング損失とスイッチングノイズのトレードオフ調整範囲を広くできる。
また、実施の形態１のゲート駆動回路１００では、最速から最遅の間の任意のゲート電圧波形を遅延なく、リップルなく生成することができる。さらに、絶縁ゲート型半導体素子の使用条件、および絶縁ゲート型半導体素子が適用される装置の運転条件に最適なゲート駆動が可能となる。
このため、実施の形態１のゲート駆動回路１００では、ゲート電圧波形を柔軟に変更でき、スイッチング損失とスイッチングノイズのトレードオフ調整範囲を広くできる。
【0025】
本願は、例示的な実施の形態が記載されているが、実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。
【符号の説明】
【0026】
１ オン、オフ指令信号生成部、２ 電圧波形生成部、３ 抵抗、４ 増幅器、
６ 正電源、７ 負電源、１０ 絶縁ゲート型半導体素子、
１００ 絶縁ゲート型半導体素子のゲート駆動回路、Ｑ１，Ｑ２ トランジスタ。
６ 正電源、７ 負電源、１０ 絶縁ゲート型半導体素子、
１００ 絶縁ゲート型半導体素子のゲート駆動回路、Ｑ１，Ｑ２ トランジスタ。
【図1】
【図2】
【図3】
