特開 2022-183824 ゲート駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022183824

(43)【公開日】2022-12-13

(54)【発明の名称】ゲート駆動装置

(51)【国際特許分類】

   H02M 1/00 20070101AFI20221206BHJP

   H02M 1/08 20060101ALI20221206BHJP

【ＦＩ】

H02M1/00 E

H02M1/08 A

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2021091317

(22)【出願日】2021-05-31

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】小林 敦

(72)【発明者】

【氏名】山内 一輝

【テーマコード（参考）】

5H740

【Ｆターム（参考）】

5H740AA10

5H740BA11

5H740BC01

5H740BC02

5H740HH05

5H740JA01

5H740JB01

5H740KK01

5H740MM01

(57)【要約】

【課題】ゲート駆動型のスイッチング素子を駆動するときに、短絡状態である場合にこれを迅速に判定することができるようにしたゲート駆動装置を提供することにある。
【解決手段】ゲート駆動形の半導体スイッチング素子に対して駆動回路によりゲート駆動信号を与えてオンオフの制御を行うゲート駆動装置であって、半導体スイッチング素子の主端子間の電圧を検出し、オン駆動時に主端子間電圧が増大することをもって半導体スイッチング素子の短絡状態を判定する判定回路と、判定回路により半導体スイッチング素子の短絡状態が判定されたときに半導体スイッチング素子を遮断する制御回路とを備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

ゲート駆動形の半導体スイッチング素子に対して駆動回路によりゲート駆動信号を与えてオンオフの制御を行うゲート駆動装置であって、
前記半導体スイッチング素子の主端子間の電圧を検出し、オン駆動時に主端子間電圧が増大することをもって前記半導体スイッチング素子の短絡状態を判定する判定回路（３０、３０ａ、３０ｂ、３０ｃ）と、
前記判定回路により前記半導体スイッチング素子の短絡状態が判定されたときに前記半導体スイッチング素子を遮断する制御回路（２０）と
を備えたゲート駆動装置。

【請求項2】

前記判定回路は、
前記半導体スイッチング素子の主端子間電圧のボトム電圧を保持するボトムホールド回路（４０、４０ａ）と、
前記半導体スイッチング素子の前記主端子間電圧が、前記ボトム電圧をヒステリシス電圧分を加算した参照電圧よりも大きくなったときに短絡状態を判定する比較回路（５０、５０ａ、５０ｂ）と
を備える請求項１に記載のゲート駆動装置。

【請求項3】

前記ボトムホールド回路は、前記半導体スイッチング素子がオフすると前記ボトム電圧の保持をリセットするリセットスイッチ（４４）を備える請求項２に記載のゲート駆動装置。

【請求項4】

前記比較回路は、前記ヒステリシス電圧分を調整可能な可変ヒステリシス電源（５４）を備える請求項２または３に記載のゲート駆動装置。

【請求項5】

前記半導体スイッチング素子の主端子間の電圧を分圧する分圧回路（２）を備え、
前記判定回路は、前記分圧回路により分圧された前記半導体スイッチング素子の主端子間の電圧を入力して前記半導体スイッチング素子の短絡状態を判定する請求項２から４のいずれかに記載のゲート駆動装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ゲート駆動装置に関する。

【背景技術】

【0002】

ゲート駆動型の半導体スイッチング素子であるＭＯＳトランジスタなどのパワー素子を駆動制御するゲート駆動装置は、短絡時を検出する機能を備えたものがある。短絡時を検出する方式として、Ｄｅｓａｔ方式がある。これは、オン指令時に短絡している場合にはドレイン・ソース間電圧Ｖｄｓが下がらない現象を利用するもので、ドレイン・ソース間電圧Ｖｄｓをモニタし、短絡しきい値と比較して短絡時を判定するものである。

【0003】

Ｄｅｓａｔ方式では、ターンオン指令により、パワー素子のゲート電圧が上昇すると共に、定電流ＩｄｅｓａｔによりコンデンサＣｄｅｓａｔに電荷が充電され、Ｄｅｓａｔ端の電圧すなわちコンデンサＣｄｅｓａｔの端子電圧が上昇する。

【0004】

この場合、通常時は、パワー素子がオンすると、ドレイン・ソース間電圧Ｖｄｓが低下するので、定電流Ｉｄｅｓａｔは、ダイオードを介してパワー素子側に流れ、コンデンサＣｄｅｓａｔへの充電が停止するので、Ｄｅｓａｔ端の電圧は短絡しきい値よりも低くなり、通常時と判定することができる。

【0005】

一方、短絡時は、ドレイン・ソース間電圧Ｖｄｓが下がらないので、コンデンサＣｄｅｓａｔへの定電流Ｉｄｅｓａｔによる充電は継続することとなり、やがて短絡しきい値を超え、短絡時を判定することができる。そして、短絡時が判定されると、ゲート駆動装置は、ゲート電圧を下げパワー素子を遮断する。

【0006】

しかしながら、このようにパワー素子のドレイン・ソース間電圧Ｖｄｓをモニタし、短絡を検出するＤｅｓａｔ方式では、パワー素子の電流経路に含まれる配線寄生インダクタンスＬｓの影響によって短絡判定の遅れを招くことがある。そして、短絡判定の遅れは短絡時にパワー素子に加わる短絡エネルギーを増大させることとなる。また、短絡エネルギーが増大することは、これに耐性を持たせるためには、パワー素子の大型化を招くこととなる。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特許０６５２５１４１号公報

【特許文献2】特開２０１７－２１２８７０号公報

【特許文献3】国際公開番号ＷＯ２０１７／１４１５４５Ａ１

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、上記事情を考慮してなされたもので、その目的は、ゲート駆動型のスイッチング素子を駆動するときに、短絡時である場合にこれを迅速に判定することができ、スイッチング素子の短絡エネルギーを抑制させることで大型化することを回避できるようにしたゲート駆動装置を提供することにある。

【課題を解決するための手段】

【0009】

請求項１に記載のゲート駆動装置は、ゲート駆動形の半導体スイッチング素子に対して駆動回路によりゲート駆動信号を与えてオンオフの制御を行うゲート駆動装置であって、前記半導体スイッチング素子の主端子間の電圧を検出し、オン駆動時に主端子間電圧が増大することをもって前記半導体スイッチング素子の短絡時を判定する判定回路（３０、３０ａ、３０ｂ、３０ｃ）と、前記判定回路により前記半導体スイッチング素子の短絡状態が判定されたときに前記半導体スイッチング素子を遮断する制御回路（２０）とを備えている。

【0010】

半導体スイッチング素子を上下アームに接続して負荷に給電する構成では、配線寄生インダクタンスがあるため、スイッチング動作の際に短絡があると、半導体スイッチング素子の主端子間電圧が、一度下がってから再び上がってくるという特性がある。このため、一般的に用いられるＤｅｓａｔ方式による短絡判定では、主端子間電圧がしきい値レベルまで上昇するのに遅れ時間を伴うため判定遅れが生ずる。

【0011】

これに対して、本方式では、上記構成を採用することにより、半導体スイッチング素子を駆動したときに、通常時と短絡時とで異なる主端子間電圧の変化を検出することで短絡時を判定することができる。

【0012】

すなわち、通常時には半導体スイッチング素子の主端子間電圧はオン状態で最も低い電圧に保持されるが、短絡時には半導体スイッチング素子の主端子間電圧が、一度下がってから再び上がってくる。このような特性の相違を利用して、判定回路では、半導体スイッチング素子の主端子間電圧が上昇することをもって短絡時を判定することができる。

【0013】

したがって、一定のしきい値まで上昇するのを待って検出する方式と異なり、上昇に転じたことで判定するので、迅速に短絡状態を判定することができ、パワー素子として用いる半導体スイッチング素子の小型化を図ることができる。

【図面の簡単な説明】

【0014】

【図1】第１実施形態を示す電気的構成図

【図2】第１実施形態を示す作用説明図

【図3】第２実施形態を示す電気的構成図

【図4】第２実施形態を示すタイミングチャート

【図5】第３実施形態を示す電気的構成図

【図6】第４実施形態を示す電気的構成図

【図7】第４実施形態を示す作用説明図

【図8】第５実施形態を示す電気的構成図

【図9】比較のために示す作用説明図

【発明を実施するための形態】

【0015】

（第１実施形態）
以下、本発明の第１実施形態について、図１、図２および図９を参照して説明する。
電気的構成を示す図１において、パワー素子であるゲート駆動形の半導体スイッチング素子としてのＩＧＢＴ（Insulated Gate Bipolar Transistor）１を上下アームにそれぞれ配置して負荷への通電経路を形成する回路に対して、ゲート駆動装置１０は、一方のＩＧＢＴ１をオン駆動制御する際に、他方のＩＧＢＴが短絡状態にあるかどうかを判定することができるようにした機能を備える。

【0016】

ゲート駆動装置１０は、制御回路２０、判定回路３０などを備えている。制御回路２０は、外部から与えられるオン／オフ指令のオン指令信号に基づいてゲート駆動信号Ｓｏｎを生成し、駆動回路２１を介してＩＧＢＴ１のゲートにゲート駆動電圧Ｖｏｎを与える。制御回路２０は、後述するように、ＩＧＢＴ１のオフ駆動機能も備えており、オン駆動中に短絡が検出された場合にはＩＧＢＴ１を遮断する。

【0017】

判定回路３０は、ボトムホールド回路４０およびヒステリシス付きのコンパレータを有する比較回路５０を備えている。判定回路３０は、ＩＧＢＴ１のコレクタ・エミッタ間電圧（以下、単に「コレクタ電圧」と称す）Ｖｃｅを取り込み、この電圧の変化状態から短絡の有無を検出して出力する。

【0018】

ボトムホールド回路４０は、オペアンプ４１、トランジスタ４２およびコンデンサ４３を備える。オペアンプ４１は、非反転入力端子にコレクタ電圧Ｖｃｅが入力され、反転入力端子にはコンデンサ４３の端子電圧Ｖｂｈが入力される。オペアンプ４１の出力端子はトランジスタ４２のベースに接続される。

【0019】

トランジスタ４２のエミッタはコンデンサ４３を介して直流電源ＶＤに接続され、コレクタはグランドに接続される。コンデンサ４３の端子電圧Ｖｐｈは、トランジスタ４２のエミッタとコンデンサ４３の共通接続点の電圧である。オペアンプ４１は、コレクタ電圧Ｖｃｅがコンデンサ４３の端子電圧であるボトムホールド電圧Ｖｂｈよりも小さい期間中はトランジスタ４２をオン駆動し、コンデンサ４３の充電電荷を放電させる。

【0020】

これにより、コレクタ電圧Ｖｃｅがボトム電圧ＶＢに達した後に上昇すると、オペアンプ４１の出力信号が大きくなり、トランジスタ４２がオフしてコンデンサ４３への充電が停止する。この結果、コンデンサ４３の端子電圧であるボトムホールド電圧Ｖｂｈは、コレクタ電圧Ｖｃｅのボトム電圧ＶＢとなりこの電圧が保持される。

【0021】

比較回路５０は、コンパレータ５１およびヒステリシス電圧Ｖｈを与えるヒステリシス電源５２を備える。コンパレータ５１は非反転入力端子にコレクタ電圧Ｖｃｅが入力され、反転入力端子にボトムホールド回路４０の出力電圧であるボトムホールド電圧Ｖｂｈを、ヒステリシス電源５２を通じてヒステリシス電圧Ｖｈだけ上昇させた電圧が参照電圧Ｖｈｙｓとして入力される。

【0022】

コンパレータ５１は、コレクタ電圧Ｖｃｅが参照電圧Ｖｈｙｓよりも大きいときにはハイレベル、小さくなるとローレベルとなる判定信号Ｓｄを出力する。この判定信号Ｓｄは、制御回路２０および外部に出力される。

【0023】

次に、上記構成の作用について、図２および図９も参照して説明する。
まず、Ｄｅｓａｔ方式による課題の原因と、本実施形態の検出方式について、図９を参照してＭＯＳトランジスタを用いた構成で簡単に説明する。上下アームを設けて負荷Ｌに給電する構成においては、電流経路上に配線寄生インダクタンスＬｓがＤｅｓａｔ方式における検出動作に悪影響を与えることがある。すなわち、ＭＯＳ１がオン駆動されたときに、ドレイン電圧Ｖｄｓが時間と共に変化するときに、寄生インダクタンスＬｓによってｄ（Ｖｄｓ）／ｄｔが発生する。このｄ（Ｖｄｓ）／ｄｔの発生により、検出回路からＭＯＳ１のドレインに接続されるダイオードの接合容量によりコンデンサＣｄｅｓａｔから電荷が引き抜かれる。

【0024】

コンデンサＣｄｅｓａｔからｄ（Ｖｄｓ）／ｄｔによって引き抜かれる電荷量が、検出回路側から定電流源によって流し込む電流による電荷量を上回り、Ｄｅｓａｔの容量が充電されるよりも放電される量が大となって、図示のようにＤｅｓａｔ電圧が下がることがある。この結果、ｄ（Ｖｄｓ）／ｄｔによって引き抜かれた電荷を充電した後に再び充電動作によってＤｅｓａｔ電圧が上昇し、しきい値電圧に達することで短絡判定がなされるので、配線寄生Ｌｓがなければ狙いの時刻ｔ０で短絡判定ができるところ、Ｄｅｓａｔ電圧が低下してから元の電圧に戻るまでの時間Ｔだけ遅れた時刻ｔ１になって短絡判定がなされるので、大幅な検出時間遅れを招くこととなっていた。

【0025】

本実施形態においては、配線寄生インダクタンスＬｓの影響によってコレクタ電圧Ｖｃｅの時間変化に起因して電圧低下が発生することを利用している。ＩＧＢＴ１のオン駆動時に短絡状態が発生していると、コレクタ電圧Ｖｃｅが一度低下した後に再び上昇するという特性を利用してこれを検知するようにしたものである。

【0026】

図２の下段には、短絡が発生していない通常時においてＩＧＢＴ１がゲートに駆動電圧が与えられた後にコレクタ電圧Ｖｃｅが変化する様子を示している。ゲート電圧がしきい値電圧に達する時刻ｔ０で、コレクタ電圧ＶｃｅはＶＣＥから低下し始める。コレクタ電圧Ｖｃｅは、ミラー期間に入ると、電圧Ｖ１から低下の傾きが急峻になり、電圧Ｖ２に達するとオン状態となる。つまり、ＩＧＢＴ１のコレクタ電圧Ｖｃｅは、ゲート駆動信号が与えられてオン駆動し始めると、電圧Ｖ１を経て電圧Ｖ２まで低下する。

【0027】

図２の上段および中段のそれぞれに、通常時および短絡時におけるコレクタ電圧Ｖｃｅと判定信号Ｓｄについて示している。まず、通常時においては、制御回路２０が外部からオン／オフ指令によってオン駆動するタイミングになると、駆動回路２１にオン駆動信号Ｓｏｎを与えて、ＩＧＢＴ１のゲートにゲート駆動電圧Ｖｏｎを与える。

【0028】

これにより、時刻ｔ０でＩＧＢＴ１のゲート電圧Ｖｇがしきい値電圧に達すると、コレクタ電圧Ｖｃｅは、配線寄生インダクタンスＬｓの影響でコレクタ電流Ｉｃの時間変化でＬｓ・ｄＩｃ／ｄｔによって電圧ＶＣＥから低下し始める。この後、時刻ｔ１でゲート電圧Ｖｇがミラー期間に入って一定になると、コレクタ電圧Ｖｃｅはさらに急峻に低下していく。時刻ｔ２になってミラー期間が終了してコレクタ電流Ｉｃが負荷電流に達すると、ＩＧＢＴ１はオン状態となり、コレクタ電圧Ｖｃｅはほぼ０Ｖの低い電圧で一定となる。このときのコレクタ電圧Ｖｃｅは、これより低下しないから、ボトム電圧ＶＢとなる。

【0029】

これに対して、判定回路３０においては、ボトムホールド回路４０にコレクタ電圧Ｖｃｅが取り込まれ、オペアンプ４１に入力されている。ボトムホールド回路４０は、コレクタ電圧Ｖｃｅが下降している期間中はトランジスタ４２を駆動させてコンデンサ４３に充電することでボトムホールド電圧Ｖｂｈを下げていく。コレクタ電圧Ｖｃｅがボトム電圧ＶＢを経てその電圧に保持されるかあるいは上昇する場合には、トランジスタ４２は駆動されず、ボトムホールド電圧Ｖｂｈはボトム電圧ＶＢに保持される。

【0030】

比較回路５０においては、ボトムホールド電圧Ｖｂｈがヒステリシス電源５２を介してヒステリシス電圧Ｖｈが加算された参照電圧Ｖｈｙｓとしてコンパレータ５１に入力される。コンパレータ５１は、コレクタ電圧Ｖｃｅが参照電圧Ｖｈｙｓよりも大きくなることはないので、通常時であると判定してローレベルの判定信号Ｓｄを出力する。

【0031】

次に、短絡時においては、同様に、制御回路２０が外部からオン／オフ指令によってオン駆動するタイミングになると、駆動回路２１にオン駆動信号Ｓｏｎを与えて、ＩＧＢＴ１のゲートにゲート駆動電圧Ｖｏｎを与える。

【0032】

これにより、時刻ｔ０でＩＧＢＴ１のゲート電圧Ｖｇがしきい値電圧に達すると、コレクタ電圧Ｖｃｅは、配線寄生インダクタンスＬｓの影響でコレクタ電流Ｉｃの時間変化でＬｓ・ｄＩｃ／ｄｔによって電圧ＶＣＥから一旦低下し始め、この後、時刻ｔ１以後は再び上昇していく。したがって、コレクタ電圧Ｖｃｅのボトム電圧ＶＢは、一旦低下した時刻ｔ１の時点の電圧となる。

【0033】

これに対して、判定回路３０においては、ボトムホールド回路４０により時刻ｔ１のボトム電圧ＶＢがボトムホールド電圧Ｖｂｈとして検出され、このボトム電圧ＶＢが保持される。比較回路５０においては、ボトムホールド電圧Ｖｂｈにヒステリシス電圧Ｖｈを加算した参照電圧Ｖｈｙｓがコンパレータ５１に入力される。コンパレータ５１は、コレクタ電圧Ｖｃｅがボトム電圧ＶＢから上昇する途中の時刻ｔｘで参照電圧Ｖｈｙｓよりも大きくなるので、短絡時であると判定してハイレベルの判定信号Ｓｄを出力する。これにより、制御回路２０は、判定回路３０からハイレベルの判定信号Ｓｄが入力された時点でＩＧＢＴ１をオフさせて遮断するようになる。

【0034】

このような本実施形態によれば、判定回路３０としてボトムホールド回路４０および比較回路５０を設け、コレクタ電圧Ｖｃｅのボトムホールド電圧から参照電圧Ｖｈｙｓを生成してコレクタ電圧Ｖｃｅとの比較により短絡状態を判定するようにしたので、従来のＤｅｓａｔ方式による検出と異なり、短絡を早期に検出することができるようになり、ＩＧＢＴ１を早期に遮断することで過剰な耐性を持たせたものを使用する必要がなくなり、パワー素子として用いる半導体スイッチング素子の小型化に貢献できる。

【0035】

（第２実施形態）
図３および図４は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、第１実施形態におけるような判定回路３０のボトムホールド回路４０によりコレクタ電圧Ｖｃｅのボトムホールド電圧Ｖｂｈを検出する場合に、コレクタ電圧Ｖｃｅの波形が異なる場合に対応してボトムホールド電圧Ｖｂｈをスイッチング毎にリセットできるようにしたものである。

【0036】

図３において、ゲート駆動装置１１０は、判定回路３０に代えて判定回路３０ａを備えている。判定回路３０ａは、ボトムホールド回路４０に代わるボトムホールド回路４０ａを備える。ボトムホールド回路４０ａは、リセットスイッチ４４が追加された構成である。リセットスイッチ４４は、コンデンサ４３の両端子間を短絡可能に接続されている。また、リセットスイッチ４４は、制御回路２０からリセット信号Ｓｗが与えられるとオンしてコンデンサ４３の端子間を短絡状態として電荷の放電を実施する。

【0037】

次に、上記構成の作用について説明する。図４は各部の信号の変化状態を示している。この実施形態では、制御回路２０は、オン／オフ指令によりオン指令信号が与えられている期間中は、リセットスイッチ４４をリセット解除すなわちローレベルのリセット信号Ｓｗを与えてオフ状態に保持し、オフ指令信号が与えられている期間中は、リセットスイッチ４４をリセット状態すなわちハイレベルのリセット信号Ｓｗを与えてオン状態に保持する。

【0038】

これにより、時刻ｔ０のタイミングでオン指令が与えられると、リセットスイッチ４４は、リセット信号Ｓｗがローレベルとなってリセット解除となり、ボトムホールド回路４０ａでは、コレクタ電圧Ｖｃｅのボトムホールドを行い、コンデンサ４３にボトムホールド電圧ＶＢが出力される。これにより、前述した判定処理の動作が行われる。

【0039】

この後、時刻ｔ１でオン指令からオフ指令に切り替わると、制御回路２０は、リセットスイッチ４４にハイレベルのリセット信号Ｓｗを出力してリセット動作させ、コンデンサ４３の電荷を放電させ、ボトムホールド電圧Ｖｂｈを電圧ＶＣＥにする。オフ指令が与えられている期間中は、ボトムホールド電圧Ｖｂｈが電圧ＶＣＥに保持される。

【0040】

時刻ｔ２で再びオン指令が与えられると、時刻ｔ３のオフ指令が与えられるまでの間、制御回路２０はリセット信号Ｓｗを解除する。以下、上述と同様にして、制御回路２０は、スイッチング毎にリセット解除を実施してコレクタ電圧Ｖｃｅが変動する場合でも、これに対応してその都度ボトムホールド電圧Ｖｂｈがそのときのボトム電圧ＶＢに追随できるように動作させることができる。

【0041】

このような第２実施形態によれば、ボトムホールド回路４０ａにリセットスイッチ４４を設けて、スイッチング毎にボトムホールド電圧Ｖｂｈをリセットさせるようにしたので、コレクタ電圧Ｖｃｅがスイッチング毎に変動した場合でも、ボトムホールド電圧Ｖｂｈを正確に検出できるようになる。

【0042】

なお、リセットはオフ指令が与えられている期間中行う上記実施形態の場合に加えて、ノイズなどによる悪影響が無い場合には、オフ指令が与えられた直後に短時間で実施することもできる。

【0043】

（第３実施形態）
図５は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動装置１２０は、ＩＧＢＴ１のコレクタ電圧Ｖｃｅを直接取り込むのではなく、分圧回路２を介して分圧コレクタ電圧Ｖｃｅｄを取り込む構成としている。

【0044】

分圧回路２は、分圧抵抗２ａおよび２ｂを直列接続したもので、コレクタ電圧Ｖｃｅを分圧回路２の一端子に入力し、分圧抵抗２ａおよび２ｂの共通接続点から分圧された分圧コレクタ電圧Ｖｃｅｄを得る構成である。

【0045】

ＩＧＢＴ１の使用形態によっては、コレクタに高電圧が印加される場合がある。このような場合においては、ゲート駆動装置１２０においては、高電圧のコレクタ電圧Ｖｃｅを取り込んで判定回路３０により判定を行う構成においても高電圧を取り扱える構成が必要となるので、全体が大型化したり高価になったりすることがあるが、本実施形態のように分圧コレクタ電圧Ｖｃｅｄを取り扱えるようにすることで小型化、低価格化を図ることができる。
なお、分圧回路２は、分圧抵抗２ａ、２ｂによる構成に限らず、２個のコンデンサにより分圧する構成とすることもできる。

【0046】

（第４実施形態）
図６および図７は第４実施形態を示すもので、以下第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動装置１３０として、図６に示すように、判定回路３０ｂの比較回路５０ａの出力段にフィルタ５３を設けている。フィルタ５３は、ノイズを除去するためのローパスフィルタの機能を持つもので、コレクタ電圧Ｖｃｅなどに重畳されるノイズを除去して判定信号Ｓｄを出力しようとするものである。

【0047】

これにより、例えば図７に示すように、判定回路３０ｂにおいて、入力されるコレクタ電圧Ｖｃｅが短絡時のものであって、時刻ｔｘで短絡状態を判定するハイレベルの判定信号Ｓｄが出力された後に、時刻ｔｙでコレクタ電圧Ｖｃｅにノイズが重畳した場合には、判定信号Ｓｄが一時的にローレベルの誤検出パルスを出力してしまう恐れがあった。

【0048】

これに対して、この実施形態においては、時刻ｔｙでフィルタ前の判定信号Ｓｄにノイズに起因したハイレベルの信号が出力されていた場合でも、フィルタ５３を介して出力される判定信号Ｓｄではノイズによるハイレベルの信号部分が除去されるので、誤検出することなく検出動作が行われる。

【0049】

（第５実施形態）
図８は第５実施形態を示すもので、以下第１実施形態と異なる部分について説明する。
この実施形態では、図８に示すように、ゲート駆動装置１４０は、判定回路３０ｃにおいて、比較回路５０ｂとして、ヒステリシス電源５２に代えてヒステリシス電圧Ｖｈを変更設定することができる可変ヒステリシス電源５４を設ける構成としている。

【0050】

可変ヒステリシス電源５４により、ヒステリシス電圧Ｖｈを変更設定することで、システムにおいて発生するノイズで誤動作しないように適切なヒステリシス電圧Ｖｈとすることができる。システムにおいてノイズ量は様々であるから、そのノイズ量に応じてヒステリシス電圧Ｖｈを調整することで誤動作の発生を抑制すことができる。

【0051】

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

【0052】

上記各実施形態では、パワー素子としてＩＧＢＴを用いた場合で説明したが、ＩＧＢＴ以外にＳｉＣＭＯＳトランジスタなどのパワー系のゲート駆動型の半導体スイッチング素子のいずれにおいても適用することができる。
上記各実施形態は、第１実施形態を基本とし、その応用として示しているが、もちろん他の実施形態に複合的に適用することもできる。

【0053】

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0054】

図面中、１はＩＧＢＴ（ゲート駆動型の半導体スイッチング素子）、２は分圧回路、１０、１１０、１２０、１３０はゲート駆動装置、２０は制御回路、２１は駆動回路、３０、３０ａ、３０ｂ、３０ｃは判定回路、４０、４０ａはボトムホールド回路、４１はオペアンプ、４２はトランジスタ、４３はコンデンサ、４４はリセットスイッチ、５０、５０ａ、５０ｂは比較回路、５１はコンパレータ、５２はヒステリシス電源、５３はフィルタ、５４は可変ヒステリシス電源である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】