(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022183892
(43)【公開日】2022-12-13
(54)【発明の名称】素子チップの製造方法および基板処理方法
(51)【国際特許分類】
H01L 21/301 20060101AFI20221206BHJP
【ＦＩ】
H01L21/78 Q
H01L21/78 C
H01L21/78 B
H01L21/78 S
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2021091414
(22)【出願日】2021-05-31
(71)【出願人】
【識別番号】314012076
【氏名又は名称】パナソニックＩＰマネジメント株式会社
(74)【代理人】
【識別番号】110002745
【氏名又は名称】弁理士法人河崎特許事務所
(72)【発明者】
【氏名】唐崎 秀彦
(72)【発明者】
【氏名】置田 尚吾
【テーマコード（参考）】
5F063
【Ｆターム（参考）】
5F063AA02
5F063BA22
5F063BA25
5F063CB03
5F063CB06
5F063CB23
5F063CB27
5F063CC22
5F063DD26
5F063DD46
5F063DE03
5F063DE34
5F063DF03
5F063DF23
(57)【要約】
【課題】金属膜が形成された半導体基板を高精度でダイシングする。
【解決手段】素子チップの製造方法は、素子領域、分割領域およびマークを備える第１主面と第２主面とを有して半導体層を含む第１層を備える半導体基板を準備する工程と、第２主面のマークに対応する第１領域をレジスト膜で被覆する工程と、第２主面上に金属膜を形成する工程と、レジスト膜を除去し、第１領域に対応する半導体層を露出させる工程と、金属膜の表面側から半導体基板を所定のカメラにより撮像して、第１領域に対応する半導体層を通してマークの位置を検出し、その位置に基づいて、金属膜の表面において分割領域に対応する第２領域を算出する工程と、金属膜の表面側から第２領域に第１のレーザ光を照射して金属膜を除去し、第２領域の半導体層を露出させる工程と、ダイシング工程と、を備える。
【選択図】図６
【解決手段】素子チップの製造方法は、素子領域、分割領域およびマークを備える第１主面と第２主面とを有して半導体層を含む第１層を備える半導体基板を準備する工程と、第２主面のマークに対応する第１領域をレジスト膜で被覆する工程と、第２主面上に金属膜を形成する工程と、レジスト膜を除去し、第１領域に対応する半導体層を露出させる工程と、金属膜の表面側から半導体基板を所定のカメラにより撮像して、第１領域に対応する半導体層を通してマークの位置を検出し、その位置に基づいて、金属膜の表面において分割領域に対応する第２領域を算出する工程と、金属膜の表面側から第２領域に第１のレーザ光を照射して金属膜を除去し、第２領域の半導体層を露出させる工程と、ダイシング工程と、を備える。
【選択図】図６
【特許請求の範囲】
【請求項1】
複数の素子領域、前記素子領域を画定する分割領域およびアライメントマークを備える第１主面と前記第１主面の反対側の第２主面とを有する第１層を備え、前記第１層は半導体層を含む、半導体基板を準備する準備工程と、
前記第２主面における前記アライメントマークに対応する第１領域をレジスト膜で被覆する被覆工程と、
前記第２主面上に金属膜を形成する金属膜形成工程と、
前記レジスト膜を除去し、前記第１領域に対応する前記半導体層を露出させる第１露出工程と、
前記金属膜の表面側から、前記半導体基板を、前記半導体層を透過する電磁波を感知するカメラにより撮像して、前記第１領域に対応する前記半導体層を通して前記アライメントマークの位置を検出し、検出された前記アライメントマークの位置に基づいて、前記金属膜の表面において前記分割領域に対応する第２領域を算出する算出工程と、
前記金属膜の表面側から前記第２領域に第１のレーザ光を照射して、前記第２領域に対応する前記金属膜を除去し、前記第２領域に対応する前記半導体層を露出させる第２露出工程と、
前記第２露出工程の後、露出した前記第２領域に対応する前記半導体層を除去して、前記半導体基板を複数の素子チップに分割するダイシング工程と、
を備える、素子チップの製造方法。
前記第２主面における前記アライメントマークに対応する第１領域をレジスト膜で被覆する被覆工程と、
前記第２主面上に金属膜を形成する金属膜形成工程と、
前記レジスト膜を除去し、前記第１領域に対応する前記半導体層を露出させる第１露出工程と、
前記金属膜の表面側から、前記半導体基板を、前記半導体層を透過する電磁波を感知するカメラにより撮像して、前記第１領域に対応する前記半導体層を通して前記アライメントマークの位置を検出し、検出された前記アライメントマークの位置に基づいて、前記金属膜の表面において前記分割領域に対応する第２領域を算出する算出工程と、
前記金属膜の表面側から前記第２領域に第１のレーザ光を照射して、前記第２領域に対応する前記金属膜を除去し、前記第２領域に対応する前記半導体層を露出させる第２露出工程と、
前記第２露出工程の後、露出した前記第２領域に対応する前記半導体層を除去して、前記半導体基板を複数の素子チップに分割するダイシング工程と、
を備える、素子チップの製造方法。
【請求項2】
前記第２露出工程よりも前に、前記金属膜の表面を被覆する保護膜を形成する保護膜形成工程をさらに備え、
前記第２露出工程において、前記第２領域に対応する前記金属膜と共に前記第２領域に対応する前記保護膜を除去し、
前記ダイシング工程において、前記第２領域にプラズマを照射することにより、前記第２領域に対応する前記半導体層を除去する、請求項１に記載の素子チップの製造方法。
前記第２露出工程において、前記第２領域に対応する前記金属膜と共に前記第２領域に対応する前記保護膜を除去し、
前記ダイシング工程において、前記第２領域にプラズマを照射することにより、前記第２領域に対応する前記半導体層を除去する、請求項１に記載の素子チップの製造方法。
【請求項3】
前記ダイシング工程よりも前に、前記半導体基板の前記第１主面を保持シートに貼着する貼着工程をさらに備え、
前記ダイシング工程を、前記半導体基板が前記保持シートに保持された状態で行う、請求項１または２に記載の素子チップの製造方法。
前記ダイシング工程を、前記半導体基板が前記保持シートに保持された状態で行う、請求項１または２に記載の素子チップの製造方法。
【請求項4】
前記被覆工程よりも前に、前記半導体基板の前記第２主面を研磨する研磨工程をさらに備える、請求項１～３のいずれか１項に記載の素子チップの製造方法。
【請求項5】
複数の素子領域、前記素子領域を画定する分割領域およびアライメントマークを備える第１主面と前記第１主面の反対側の第２主面とを有する第１層を備え、前記第１層は半導体層を含む、半導体基板を準備する準備工程と、
前記第２主面における前記アライメントマークに対応する第１領域をレジスト膜で被覆する被覆工程と、
前記第２主面上に金属膜を形成する金属膜形成工程と、
前記レジスト膜を除去し、前記第１領域に対応する前記半導体層を露出させる第１露出工程と、
前記金属膜の表面側から、前記半導体基板を、前記半導体層を透過する電磁波を感知するカメラにより撮像して、前記第１領域に対応する前記半導体層を通して前記アライメントマークの位置を検出し、検出された前記アライメントマークの位置に基づいて、前記金属膜の表面において前記分割領域に対応する第２領域を算出する算出工程と、
前記金属膜の表面側から前記第２領域に第１のレーザ光を照射して、前記第２領域に対応する前記金属膜を除去し、前記第２領域に対応する前記半導体層を露出させる第２露出工程と、
前記第２露出工程の後、露出した前記第２領域に対応する前記半導体層をプラズマでエッチングするエッチング工程と、
を備える、基板処理方法。
前記第２主面における前記アライメントマークに対応する第１領域をレジスト膜で被覆する被覆工程と、
前記第２主面上に金属膜を形成する金属膜形成工程と、
前記レジスト膜を除去し、前記第１領域に対応する前記半導体層を露出させる第１露出工程と、
前記金属膜の表面側から、前記半導体基板を、前記半導体層を透過する電磁波を感知するカメラにより撮像して、前記第１領域に対応する前記半導体層を通して前記アライメントマークの位置を検出し、検出された前記アライメントマークの位置に基づいて、前記金属膜の表面において前記分割領域に対応する第２領域を算出する算出工程と、
前記金属膜の表面側から前記第２領域に第１のレーザ光を照射して、前記第２領域に対応する前記金属膜を除去し、前記第２領域に対応する前記半導体層を露出させる第２露出工程と、
前記第２露出工程の後、露出した前記第２領域に対応する前記半導体層をプラズマでエッチングするエッチング工程と、
を備える、基板処理方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、素子チップの製造方法および基板処理方法に関する。
【背景技術】
【0002】
素子チップは、通常、半導体層などを備える基板をダイシングすることによって製造される。基板は、複数の素子領域と当該素子領域を画定する分割領域とを備える。基板は、分割領域に対応する半導体層を除去することでダイシングされ、それにより複数の素子チップが形成される。特許文献１は、ストリートと称される分割領域に溝状のギャップをレーザ光により形成し、ギャップから露出する半導体層にプラズマを照射して半導体層をエッチングして、基板をダイシングすることを教示している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特表２０１３－５３５１１４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
電気自動車（ＥＶ）の技術発展などに伴い、パワーデバイスといわれる素子チップの需要が高まっている。パワーＭＯＳＦＥＴなどのパワーデバイスは、主に電力変換などに用いられ、高耐圧性でありかつ高耐熱性であることが求められる。そのため、パワーデバイスに代表される放熱を必要とするデバイスは、厚さ方向に電流を流す構造を備え、裏面側に金属膜を備える場合がある。このような素子チップは、例えば、金属膜および半導体層を備える基板をダイシングすることにより得られる。しかし、特に金属膜が反応性に乏しい高融点金属などを含む場合などには、プラズマ照射により金属膜をエッチングすることは困難である。
【課題を解決するための手段】
【0005】
本開示に係る一局面は、素子チップの製造方法に関する。当該製造方法は、複数の素子領域、前記素子領域を画定する分割領域およびアライメントマークを備える第１主面と前記第１主面の反対側の第２主面とを有する第１層を備え、前記第１層は半導体層を含む、半導体基板を準備する準備工程と、前記第２主面における前記アライメントマークに対応する第１領域をレジスト膜で被覆する被覆工程と、前記第２主面上に金属膜を形成する金属膜形成工程と、前記レジスト膜を除去し、前記第１領域に対応する前記半導体層を露出させる第１露出工程と、前記金属膜の表面側から、前記半導体基板を、前記半導体層を透過する電磁波を感知するカメラにより撮像して、前記第１領域に対応する前記半導体層を通して前記アライメントマークの位置を検出し、検出された前記アライメントマークの位置に基づいて、前記金属膜の表面において前記分割領域に対応する第２領域を算出する算出工程と、前記金属膜の表面側から前記第２領域に第１のレーザ光を照射して、前記第２領域に対応する前記金属膜を除去し、前記第２領域に対応する前記半導体層を露出させる第２露出工程と、前記第２露出工程の後、露出した前記第２領域に対応する前記半導体層を除去して、前記半導体基板を複数の素子チップに分割するダイシング工程と、を備える。
【0006】
本開示に係る別の一局面は、基板処理方法に関する。当該基板処理方法は、複数の素子領域、前記素子領域を画定する分割領域およびアライメントマークを備える第１主面と前記第１主面の反対側の第２主面とを有する第１層を備え、前記第１層は半導体層を含む、半導体基板を準備する準備工程と、前記第２主面における前記アライメントマークに対応する第１領域をレジスト膜で被覆する被覆工程と、前記第２主面上に金属膜を形成する金属膜形成工程と、前記レジスト膜を除去し、前記第１領域に対応する前記半導体層を露出させる第１露出工程と、前記金属膜の表面側から、前記半導体基板を、前記半導体層を透過する電磁波を感知するカメラにより撮像して、前記第１領域に対応する前記半導体層を通して前記アライメントマークの位置を検出し、検出された前記アライメントマークの位置に基づいて、前記金属膜の表面において前記分割領域に対応する第２領域を算出する算出工程と、前記金属膜の表面側から前記第２領域に第１のレーザ光を照射して、前記第２領域に対応する前記金属膜を除去し、前記第２領域に対応する前記半導体層を露出させる第２露出工程と、前記第２露出工程の後、露出した前記第２領域に対応する前記半導体層をプラズマでエッチングするエッチング工程と、を備える。
【発明の効果】
【0007】
本開示によれば、金属膜が形成された半導体基板を高精度でダイシングまたはエッチングすることができる。
【図面の簡単な説明】
【0008】
【図1】本開示の一実施形態に係る素子チップの製造方法を示すフローチャートである。
【図2A】本開示の一実施形態に係る半導体基板を模式的に示す上面図である。
【図3】搬送キャリアとこれに保持された半導体基板とを模式的に示す上面図である。
【図7B】本開示の実施形態に係る第１露出工程後の半導体基板を模式的に示す上面図である。
【図9】本開示の実施形態に係るレーザ光照射装置の算出工程における動作を示すフローチャートである。
【図11B】本開示の実施形態に係る第２露出工程後の半導体基板を模式的に示す上面図である。
【図13】プラズマ処理装置の構造を概略的に示す断面図である。
【図14】本開示の一実施形態で使用されるプラズマ処理装置のブロック図である。
【発明を実施するための形態】
【0009】
本開示に係る素子チップの製造方法および基板処理方法の実施形態について例を挙げて以下に説明する。しかしながら、本開示は以下に説明する例に限定されない。以下の説明では、具体的な数値や材料を例示する場合があるが、本開示の効果が得られる限り、他の数値や材料を適用してもよい。
【0010】
（素子チップの製造方法）
本開示に係る素子チップの製造方法は、準備工程と、被覆工程と、金属膜形成工程と、第１露出工程と、算出工程と、第２露出工程と、ダイシング工程とを備える。
本開示に係る素子チップの製造方法は、準備工程と、被覆工程と、金属膜形成工程と、第１露出工程と、算出工程と、第２露出工程と、ダイシング工程とを備える。
【0011】
準備工程では、半導体層を含む第１層を備える半導体基板を準備する。第１層は、複数の素子領域、当該素子領域を画定する分割領域、およびアライメントマークを備える第１主面と、第１主面の反対側の第２主面とを有する。ここで、アライメントマークとは、分割領域を示すマークあるいは位置決めのために設けられるマークのことである。
【0012】
被覆工程では、第１領域をレジスト膜で被覆する。ここで、第１領域は、第１層の第２主面におけるアライメントマークに対応する領域（例えば、アライメントマークの裏側の領域）である。レジスト膜は、任意のレジスト材料で構成されてもよい。レジスト膜は、表面の面積が裏面の面積よりも大きくてもよく、この場合において表面側から裏面側に向かって幅狭になっていてもよい。レジスト膜は、厚さ方向に直交する断面における断面積が、表面において最大であってもよい。レジスト膜は、表面から裏面にわたって幅が実質的に一定であってもよい。
【0013】
金属膜形成工程では、第１層の第２主面上に金属膜を形成する。金属膜形成工程では、第２主面のうちレジスト膜で被覆された領域（第１領域）には金属膜が形成されない。金属膜は、例えば蒸着法またはスパッタ法によって形成されてもよい。金属膜は、レジスト膜上にも形成されてもよい。金属膜の材料は、例えば、銀、銅、アルミニウム、アルミニウム合金、タングステン、ニッケル、金、白金、チタンなどである。
【0014】
第１露出工程では、レジスト膜を除去し、第１領域に対応する半導体層を露出させる。レジスト膜は、例えば、レジスト膜を溶解させる溶液を半導体基板に接触させることで除去されてもよい。レジスト膜上にも金属膜が形成されている場合、レジスト膜の除去に伴ってその上の金属膜も除去され得る。
【0015】
算出工程では、アライメントマークの位置を検出し、検出されたアライメントマークの位置に基づいて、金属膜の表面において分割領域に対応する第２領域を算出する。アライメントマークの位置の検出は、半導体基板を、半導体層を透過する電磁波を感知するカメラで撮像することによって行う。これにより、アライメントマークを金属膜の表面側から検出することができる。半導体層を透過する電磁波は、例えば、半導体層がシリコンからなる場合、１１００ｎｍ以上、６μｍ以下の波長を有する電磁波であってもよい。
【0016】
第２露出工程では、金属膜の表面側から第２領域に第１のレーザ光を照射して、第２領域に対応する金属膜を除去し、第２領域に対応する半導体層を露出させる。第１のレーザ光は、金属膜に吸収されるレーザ光であってもよい。第１のレーザ光は、半導体層を透過するレーザ光であってもよい。
【0017】
ダイシング工程では、第２露出工程の後、露出した第２領域に対応する半導体層を除去して、半導体基板を複数の素子チップに分割する。半導体層は、例えば、プラズマを照射することで除去してもよい。
【0018】
上述のように、金属膜形成工程では、第２主面のうちレジスト膜で被覆された領域（第１領域）に金属膜が形成されない。このため、アライメントマークの位置をカメラで検出できるようにするために、第１領域において、第２主面からレジスト膜を除去する必要はあるものの第２主面から金属膜を除去する必要はない。第２主面からのレジスト膜の除去は、第２主面からの金属膜の除去に比べて、第２主面の損傷が小さくてすむ。したがって、第２主面の第１領域の平滑性が損なわれにくく、第１領域に対応する半導体層を透過する電磁波が散乱しにくい。よって、当該電磁波を感知するカメラでアライメントマークを鮮明に撮像することができ、アライメントマークの位置を精確に検出することが可能となる。アライメントマークの位置を精確に検出できると、その後の第２領域の算出、第２領域に対応する半導体層の露出、および半導体基板のダイシングを高精度で行うことができる。
【0019】
素子チップの製造方法は、第２露出工程よりも前に、金属膜の表面を被覆する保護膜を形成する保護膜形成工程をさらに備えてもよい。この場合、第２露出工程において、第２領域に対応する金属膜と共に第２領域に対応する保護膜を除去してもよく、ダイシング工程において、第２領域にプラズマを照射することにより、第２領域に対応する半導体層を除去してもよい。この構成では、プラズマ照射を伴うダイシング工程において、保護膜によって金属膜がプラズマやデブリから保護され得る。
【0020】
素子チップの製造方法は、ダイシング工程よりも前に、半導体基板の第１主面を保持シートに貼着する貼着工程をさらに備えてもよい。さらに、ダイシング工程を、半導体基板が保持シートに保持された状態で行ってもよい。この構成によると、半導体基板のハンドリング性が向上する。また、ダイシング工程で形成される複数の素子チップを、保持シートで保持しておくことが可能となる。貼着工程は、ダイシング工程よりも前に行えばよいが、例えば算出工程の前に行うことが望ましい。貼着工程は、第１露出工程の前に行ってもよく、第１露出工程の後で行ってもよい。第１露出工程の後であれば、第１露出工程でレジスト膜を溶解させる溶液を用いる場合でも、当該溶液が保持シートに付着するのを回避できる。
【0021】
素子チップの製造方法は、被覆工程よりも前に、半導体基板の第２主面を研磨する研磨工程をさらに備えてもよい。これにより、第１領域を含む第２主面の平滑性が向上し、第１領域に対応する半導体層を透過する電磁波の散乱がより一層抑制され得る。
【0022】
（基板処理方法）
本開示に係る基板処理方法は、準備工程と、被覆工程と、金属膜形成工程と、第１露出工程と、算出工程と、第２露出工程と、エッチング工程とを備える。
本開示に係る基板処理方法は、準備工程と、被覆工程と、金属膜形成工程と、第１露出工程と、算出工程と、第２露出工程と、エッチング工程とを備える。
【0023】
準備工程、被覆工程、金属膜形成工程、第１露出工程、算出工程、および第２露出工程は、上述の素子チップの製造方法のものと同じであってもよい。
【0024】
エッチング工程では、第２露出工程の後、露出した第２領域に対応する半導体層をプラズマでエッチングする。このエッチングにより、分割領域において半導体層に溝が形成される。上述の素子チップの製造方法と同様、半導体層のプラズマエッチングを高精度で行うことができる。
【0025】
以上のように、本開示によれば、金属膜が形成された半導体基板を高精度でダイシングまたはエッチングすることができる。
【0026】
以下では、本開示に係る素子チップの製造方法および基板処理方法の一例について、図面を参照して具体的に説明する。以下で説明する一例の素子チップの製造方法および基板処理方法の工程には、上述した工程を適用できる。以下で説明する一例の素子チップの製造方法および基板処理方法の工程は、上述した記載に基づいて変更できる。また、以下で説明する事項を、上記の実施形態に適用してもよい。以下で説明する一例の素子チップの製造方法および基板処理方法の工程のうち、本開示に係る素子チップの製造方法および基板処理方法に必須ではない工程は省略してもよい。なお、以下で示す図は模式的なものであり、実際の部材の形状や数を正確に反映するものではない。
【0027】
図１は、本実施形態に係る素子チップの製造方法を示すフローチャートである。
【0028】
（１）準備工程（Ｓ１）
まず、ダイシングの対象となる半導体基板を準備する。
まず、ダイシングの対象となる半導体基板を準備する。
【0029】
（半導体基板）
半導体基板は、複数の素子領域、素子領域を画定する分割領域、およびアライメントマークを備える第１主面と、第１主面の反対側の第２主面とを有する第１層を備える。第１層は、半導体層を含む。
半導体基板は、複数の素子領域、素子領域を画定する分割領域、およびアライメントマークを備える第１主面と、第１主面の反対側の第２主面とを有する第１層を備える。第１層は、半導体層を含む。
【0030】
第１層は、さらに第１主面側に配線層および絶縁膜を備えてもよい。この場合、素子領域に対応する半導体基板は、例えば、配線層と半導体層とを備える。分割領域に対応する半導体基板は、例えば、絶縁膜と半導体層とを備える。絶縁膜は、ＴＥＧ（Test Element Group）などの金属材料を含んでもよい。分割領域に対応する半導体基板を厚さ方向にエッチングすることにより、複数の素子チップが得られる。
【0031】
半導体基板の大きさは特に限定されず、例えば、最大径５０ｍｍ以上、３００ｍｍ以下程度である。半導体基板の形状も特に限定されず、例えば、円形、角形、六角形である。また、半導体基板には、オリエンテーションフラット（オリフラ）、ノッチなどの切欠きが設けられてもよい。
【0032】
半導体層は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）などを含む。素子チップにおける半導体層の厚さは特に限定されず、例えば、２０μｍ以上、１０００μｍ以下であり、１００μｍ以上、３００μｍ以下であってもよい。
【0033】
配線層は、例えば、半導体回路、電子部品素子、ＭＥＭＳなどを構成しており、絶縁膜、金属材料、樹脂層（例えば、ポリイミド）、レジスト層、電極パッド、バンプなどを備えてもよい。絶縁膜は、配線用の金属材料との積層体（多層配線層あるいは再配線層）として含まれてもよい。
【0034】
分割領域の形状は、直線状に限られず、所望の素子チップの形状に応じて設定されればよく、ジグザグ状であってもよいし、波線状であってもよい。なお、素子チップの形状としては、例えば、矩形、六角形などが挙げられる。
【0035】
分割領域の幅は特に限定されず、半導体基板や素子チップの大きさなどに応じて、適宜設定すればよい。分割領域の幅は、例えば、１０μｍ以上、３００μｍ以下である。複数の分割領域の幅は、同じであってもよいし、異なっていてもよい。分割領域は、通常、半導体基板に複数本配置されている。隣接する分割領域同士のピッチも特に限定されず、半導体基板や素子チップの大きさなどに応じて、適宜設定すればよい。
【0036】
アライメントマークは、半導体基板の位置決めのために第１主面の表面に配置されている。アライメントマークは特に限定されず、分割領域と素子領域との境界を示すマーク（例えば、シールあるいはシールリングと称される金属パターン、スクライブラインと称される絶縁材料によるパターンなど）であってもよく、位置決めのために特別に設けられたマークであってもよい。アライメントマークは、通常、画像認識により半導体層および配線層とは区別可能である。アライメントマークの形状は特に限定されない。アライメントマークの形状は、複数の直線の組合せ（例えば、平行線、格子など）であってもよく、十字形、円形、矩形などであってもよい。境界線以外のアライメントマークは、例えば、分割領域であって半導体基板の外縁部分に配置される。アライメントマークは、必要に応じて、素子領域に配置されてもよい。
【0037】
【0038】
半導体基板１０は、複数の素子領域１０１、素子領域１０１を画定する分割領域１０２、およびアライメントマーク１５を備える第１主面１０Ｘと、第１主面１０Ｘの反対側の第２主面１０Ｙとを有する第１層を備える。第１層は、半導体層１１を含む。第１主面１０Ｘの外縁には、十字形のアライメントマーク１５が４箇所配置されている。半導体基板１０は、１箇所のノッチ１０ａを備える。
【0039】
（２）貼着工程（Ｓ２）
準備工程の後、ダイシング工程よりも前に（この例では、研磨工程の前に）、半導体基板の第１主面を保持シートに貼着してもよい。これにより、半導体基板のハンドリング性が向上する。
準備工程の後、ダイシング工程よりも前に（この例では、研磨工程の前に）、半導体基板の第１主面を保持シートに貼着してもよい。これにより、半導体基板のハンドリング性が向上する。
【0040】
（保持シート）
ハンドリング性がより向上する点で、保持シートはフレームに固定されてもよい。半導体基板は、例えば、フレームとフレームに固定された保持シートとを備える搬送キャリアに保持された状態で各工程に供されてもよい。
ハンドリング性がより向上する点で、保持シートはフレームに固定されてもよい。半導体基板は、例えば、フレームとフレームに固定された保持シートとを備える搬送キャリアに保持された状態で各工程に供されてもよい。
【0041】
フレームは、半導体基板の全体と同じかそれ以上の面積の開口を有する枠体であり、所定の幅および略一定の薄い厚さを有する。フレームは、保持シートおよび半導体基板を保持した状態で搬送できる程度の剛性を有する。フレームの開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレームの材質としては、例えば、アルミニウム、ステンレス鋼などの金属や、樹脂などが挙げられる。
【0042】
保持シートの材質は特に限定されない。中でも、半導体基板が貼着されやすい点で、保持シートは、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
【0043】
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレンなどのポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタレートなどのポリエステルなどの熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン－プロピレンゴム（ＥＰＭ）、エチレン－プロピレン－ジエンゴム（ＥＰＤＭ）など）、可塑剤、軟化剤、酸化防止剤、導電性材料などの各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基などの光重合反応を示す官能基を有してもよい。非粘着層の厚さは特に限定されず、例えば、５０μｍ以上、３００μｍ以下であり、好ましくは５０μｍ以上、１５０μｍ以下である。
【0044】
粘着層を備える面（粘着面）の外周縁は、フレームの一方の面に貼着しており、フレームの開口を覆っている。粘着面のうちフレームの開口から露出した部分に、半導体基板の一方の主面（第１主面）が貼着されることにより、半導体基板は保持シートに保持される。半導体基板は、ダイアタッチフィルム（ＤＡＦ）を介して、保持シートに保持されてもよい。
【0045】
粘着層は、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、ダイシング後に素子チップをピックアップする際、ＵＶ照射を行うことで、素子チップが粘着層から容易に剥離されて、ピックアップしやすくなる。例えば、粘着層は、非粘着層の片面に、ＵＶ硬化型アクリル粘着剤を５μｍ以上、１００μｍ以下（好ましくは５μｍ以上、１５μｍ以下）の厚さに塗布することにより得られる。
【0046】
図３は、搬送キャリアとこれに保持された半導体基板とを模式的に示す上面図である。図４は、本実施形態に係る貼着工程後の半導体基板の、図２ＡのＸ－Ｘ線における断面図である。搬送キャリア２０は、フレーム２１とフレーム２１に固定された保持シート２２とを備える。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられてもよい。保持シート２２の粘着面２２Ｘの外周縁は、フレーム２１の一方の面に貼着し、粘着面２２Ｘのうちフレーム２１の開口から露出した部分に、半導体基板１０の一方の主面が貼着される。プラズマ処理の際、保持シート２２は、プラズマ処理装置内に設置されるステージと、粘着面２２Ｘとは反対側の非粘着面２２Ｙとが接するように、ステージに載置される。
【0047】
（３）研磨工程（Ｓ３）
被覆工程よりも前に、半導体基板の第２主面を研磨してもよい。これにより、第２主面の平滑性が向上する。また、この研磨工程では、半導体基板を所望の厚さまで薄くしてもよい。
被覆工程よりも前に、半導体基板の第２主面を研磨してもよい。これにより、第２主面の平滑性が向上する。また、この研磨工程では、半導体基板を所望の厚さまで薄くしてもよい。
【0048】
（４）被覆工程（Ｓ４）
第２主面におけるアライメントマークに対応する第１領域をレジスト膜で被覆する。
第２主面におけるアライメントマークに対応する第１領域をレジスト膜で被覆する。
【0049】
レジスト膜は、レジスト材料を含む。レジスト材料は、液状のレジスト溶液に含まれていてもよいし、ドライフィルムレジストでもよい。レジスト材料は、例えばフォトレジストであってもよい。フォトレジストは、例えば、レジスト樹脂、感光剤、添加剤などを含む。レジスト樹脂は、特に限定されないが、例えばノボラック型樹脂（フェノールノボラック樹脂など）が使用される。感光剤としては、例えば光照射により酸性度の強い有機酸を生成する酸発生剤を用いることができる。レジスト膜は、ポジ型でもよく、ネガ型でもよいが、パターニングされたレジスト膜の断面形状の露光量による調整が容易であることから、ネガ型レジストが好ましい。レジスト樹脂は、水溶性樹脂であってもよい。レジスト膜の厚さは特に限定されないが、後述する第１露出工程（Ｓ６）における金属膜の除去（リフトオフ）を容易とするため、後述する金属膜形成工程（Ｓ５）で形成される金属膜の膜厚よりも厚い方が好ましい。
【0050】
レジスト膜の形成方法は、特に限定されないが、レジスト溶液を塗布して形成してもよく、ドライフィルムレジストを貼り合わせ機を用いて貼り付けることにより形成してもよい。レジスト溶液は、例えば、レジスト材料と溶媒を含む。溶媒は、特に限定されないが、例えば、メチルエチルケトン、プロピレングリコールモノメチルエーテルアセテートなどを用い得る。レジスト溶液を第２主面に塗布して塗膜を形成し、塗膜を乾燥させることでレジスト膜が形成される。乾燥のために塗膜を加熱する温度は、５０℃以上でもよく、６０℃以上でもよく、９０℃以上でもよい。
【0051】
塗膜を第２主面に形成する（レジスト溶液を第２主面に塗布する）手法は、レジスト溶液が第２主面上に均一に塗布される手法であればよく、例えば、回転塗布やスプレー塗布、スリットコートなどの手法でもよい。回転塗布は、スピンコーティング塗布装置を用いて行われる。スプレー塗布は、スプレー塗布装置を用いて行われる。スリットコートは、スリットコータを用いて行われる。
【0052】
次に、レジスト膜をパターニングして、第１領域を選択的にレジスト膜で被覆する。パターニングは、第１領域の配置に対応するパターンでレジスト膜に光を照射する露光工程と、第１領域以外を覆うレジスト膜を現像液で除去する現像工程とを有する。パターニングは、さらに、残存する現像液を純水などで洗浄する洗浄工程を有してもよい。露光工程は、例えばＵＶ光をレジスト膜に照射することにより、レジスト膜の現像液に対する溶解性を変化させる工程である。現像工程は、レジスト膜の特性に適合した現像液および現像方式（ディップ現像またはスプレー現像）を用いて行えばよい。なお、露光条件や現像条件を調整することにより、パターニングされたレジスト膜の断面形状を逆テーパ状にすることが好ましい。レジスト膜の断面形状を逆テーパ状にすることにより、後述する金属膜形成工程において、パターニングされたレジスト膜の側面に金属膜が形成されにくくなるため、後述する第１露出工程において、第１領域に対応する半導体層を露出させやすくすることができる。
【0053】
（第１領域）
第１領域は、例えば、半導体基板に設けられたオリフラやノッチなどの切欠きの位置、あるいは、フレームに設けられたコーナーカットやノッチなどの切欠きの位置から、設計図などの設計情報を参照して決定される。設計情報には、各切欠きとアライメントマークとの位置関係が示されている。切欠きの位置から決定されたアライメントマークに対応する第２主面の一部が、第１領域である。換言すると、アライメントマークの少なくとも一部と第１領域の少なくとも一部とは対向しており、第２主面の法線方向から見たとき、アライメントマークの少なくとも一部は第１領域と重複する。
第１領域は、例えば、半導体基板に設けられたオリフラやノッチなどの切欠きの位置、あるいは、フレームに設けられたコーナーカットやノッチなどの切欠きの位置から、設計図などの設計情報を参照して決定される。設計情報には、各切欠きとアライメントマークとの位置関係が示されている。切欠きの位置から決定されたアライメントマークに対応する第２主面の一部が、第１領域である。換言すると、アライメントマークの少なくとも一部と第１領域の少なくとも一部とは対向しており、第２主面の法線方向から見たとき、アライメントマークの少なくとも一部は第１領域と重複する。
【0054】
上記のように設計情報を参照して決定されるアライメントマークの位置は、基板の寸法ばらつきやアライメントマーク形成位置のばらつき等により、実際のアライメントマークの位置とずれている場合がある。しかし、例えば、数百μｍ程度の位置ずれは許容される。ここでは、第２主面において、アライメントマークに対応する比較的広い領域を第１領域として決定すればよい。
【0055】
アライメントマークが境界線である場合、第１領域は、少なくとも２本の境界線の一部（例えば、格子状の境界線の交点、隣接する２本の平行線の一部）を含む。このような第１領域は、例えば、半導体基板の外縁に沿う円弧あるいはリングである。境界線以外のアライメントマークの場合、第２主面の法線方向から見たとき、アライメントマークの全体が第１領域と重複する。境界線以外のアライメントマークを囲む最小の円を描いたとき、当該円の直径の５～１０倍の程度の直径（あるいは、長辺長さ）を有し、当該円と重複する円形または矩形の部分を第１領域と決定すればよい。
【0056】
算出工程で使用されるカメラの視野に、金属膜形成工程で形成される金属膜が入り込まないように、第１領域を決定することが好ましい。金属膜をアライメントマークと誤認することを避けるためである。例えば、上記最小の円の直径が１００μｍであり、カメラの視野が３００μｍ四方である場合、第１領域の直径（あるいは、長辺長さ）は５００μｍ程度であればよい。
【0057】
図５は、本実施形態に係る被覆工程後の半導体基板の、図２ＡのＸ－Ｘ線における断面図である。半導体基板１０の第２主面１０Ｙにおける第１領域Ｒ１に、レジスト膜５０が形成されている。レジスト膜５０は、表面側（第２主面１０Ｙから遠い方）から裏面側（第２主面１０Ｙに近い方）に向かって幅狭になっている。このような逆テーパ形状により、この後の金属膜形成工程において、第２主面１０Ｙ上に形成される金属膜３０と、レジスト膜５０上に形成される金属膜３０とが互いに分離しやすくなる。
【0058】
（５）金属膜形成工程（Ｓ５）
被覆工程の後、半導体基板の第２主面上に金属膜を形成する。
被覆工程の後、半導体基板の第２主面上に金属膜を形成する。
【0059】
金属膜は、例えば、厚さ方向に電流を流したり、放熱性を高めたりするために形成される。金属膜は、半導体層に隣接して配置されるが、両者の間に接着剤層などが介在してもよい。金属膜の材料は、例えば、銀、銅、アルミニウム、アルミニウム合金、タングステン、ニッケル、金、白金、チタンなどである。金属膜は、例えば、蒸着法、スパッタ法、メッキ法などにより形成される。金属膜は単層であってもよく、２層以上であってもよい。金属膜は、例えば、半導体層にチタンとニッケルと金とを順番に積層したもの（Ａｕ／Ｎｉ／Ｔｉ）であってもよく、半導体層にチタンとニッケルと銀とを順番に積層したもの（Ａｇ／Ｎｉ／Ｔｉ）であってもよく、半導体層にチタンとニッケルとアルミニウム合金とを順番に積層したもの（Ａｌ合金／Ｎｉ／Ｔｉ）であってもよい。
【0060】
金属膜の厚さ（合計の厚さ）は特に限定されず、素子チップの用途などにより適宜設定される。金属膜の厚さは、例えば、５０ｎｍ以上、１００μｍ以下である。金属膜がＡｕ／Ｎｉ／Ｔｉの積層体である場合、例えば、Ａｕの膜厚は５０ｎｍ以上、２００ｎｍ以下であり、Ｎｉの膜厚は２００ｎｍ以上、４００ｎｍ以下であり、Ｔｉの膜厚は１００ｎｍ以上、３００ｎｍ以下である。金属膜がＡｇ／Ｎｉ／Ｔｉの積層体である場合、例えば、Ａｇの膜厚は２００ｎｍ以上、３０μｍ以下であり、Ｎｉの膜厚は２００ｎｍ以上、４００ｎｍ以下であり、Ｔｉの膜厚は１００ｎｍ以上、３００ｎｍ以下である。金属膜がＡｌ合金／Ｎｉ／Ｔｉの積層体である場合、例えば、Ａｌ合金の膜厚は２００ｎｍ以上、３０μｍ以下であり、Ｎｉの膜厚は２００ｎｍ以上、４００ｎｍ以下であり、Ｔｉの膜厚は１００ｎｍ以上、３００ｎｍ以下である。
【0061】
図６は、本実施形態に係る金属膜形成工程後の半導体基板の、図２ＡのＸ－Ｘ線における断面図である。半導体基板１０の第２主面１０Ｙにおける第１領域Ｒ１を除く領域に、金属膜３０が形成されている。また、レジスト膜５０上にも金属膜３０が形成されている。第２主面１０Ｙ上の金属膜３０と、レジスト膜５０上の金属膜３０とは、互いに分離している。ただし、両者の金属膜３０は、互いにつながっていてもよい。
【0062】
（６）第１露出工程（Ｓ６）
金属膜形成工程の後、レジスト膜とその上の金属膜を除去（リフトオフ）し、第１領域に対応する半導体層を露出させる。
金属膜形成工程の後、レジスト膜とその上の金属膜を除去（リフトオフ）し、第１領域に対応する半導体層を露出させる。
【0063】
第１露出工程では、レジスト膜を溶解させる溶液（現像液）を半導体基板に接触させることにより、レジスト膜とその上の金属膜を除去してもよい。レジスト膜を溶解させる溶液の種類は特に限定されない。
【0064】
図７Ａは、本実施形態に係る第１露出工程後の半導体基板の、図２ＡのＸ－Ｘ線における断面図である。図７Ｂは、本実施形態に係る第１露出工程後の半導体基板を模式的に示す上面図である。半導体基板１０の第１主面１０Ｘ上に配置された４箇所のアライメントマーク１５の全体がそれぞれ露出するように、４箇所の第１領域Ｒ１におけるレジスト膜５０と金属膜３０が除去されている。第１領域Ｒ１は、アライメントマーク１５を取り囲む円形である。図７Ｂでは、便宜的に金属膜３０にハッチングを入れて示している。
【0065】
（７）保護膜形成工程（Ｓ７）
第２露出工程よりも前に（この例では、算出工程の前に）、金属膜の表面を被覆する保護膜を形成する。保護膜は、ダイシング工程において、素子領域に対応する金属膜をダイシング工程で用いるプラズマやダイシング工程で生成するデブリから保護する。第２領域に対応する保護膜は、第２露出工程において金属膜と共に除去される。
第２露出工程よりも前に（この例では、算出工程の前に）、金属膜の表面を被覆する保護膜を形成する。保護膜は、ダイシング工程において、素子領域に対応する金属膜をダイシング工程で用いるプラズマやダイシング工程で生成するデブリから保護する。第２領域に対応する保護膜は、第２露出工程において金属膜と共に除去される。
【0066】
（保護膜）
保護膜は、例えば、ポリイミドなどの熱硬化性樹脂、フォトレジストなどのレジスト材料、あるいは、アクリル樹脂などの水溶性樹脂を含む。保護膜は、例えば、保護膜の原料液を、回転塗布やスプレー塗布などの方法を用いて金属膜の表面に塗布することにより形成される。中でも、水洗による除去が可能な点で水溶性樹脂が好ましい。水溶性樹脂としては、例えば、ポリビニルアルコール、ポリアクリルアミド、ポリビニルピロリドン、２－アクリルアミド－２－メチルプロパンスルホン酸、ポリアクリル酸ナトリウム、ポリスチレンスルホン酸ナトリウム、ポリスチレンスルホン酸リチウム、ジアリルジメチルアンモニウムクロライドなどを用い得る。
保護膜は、例えば、ポリイミドなどの熱硬化性樹脂、フォトレジストなどのレジスト材料、あるいは、アクリル樹脂などの水溶性樹脂を含む。保護膜は、例えば、保護膜の原料液を、回転塗布やスプレー塗布などの方法を用いて金属膜の表面に塗布することにより形成される。中でも、水洗による除去が可能な点で水溶性樹脂が好ましい。水溶性樹脂としては、例えば、ポリビニルアルコール、ポリアクリルアミド、ポリビニルピロリドン、２－アクリルアミド－２－メチルプロパンスルホン酸、ポリアクリル酸ナトリウム、ポリスチレンスルホン酸ナトリウム、ポリスチレンスルホン酸リチウム、ジアリルジメチルアンモニウムクロライドなどを用い得る。
【0067】
保護膜の厚さは特に限定されないが、プラズマダイシング工程において完全には除去されない程度であることが好ましい。保護膜の厚さは、例えば、プラズマダイシング工程において保護膜がエッチングされる量（厚さ）を算出し、このエッチング量以上になるように設定される。
【0068】
保護膜は、半導体層を透過する電磁波を透過させる。このため、半導体層が露出した第１領域に保護膜が形成されても、算出工程で使用されるカメラによるアライメントマークの撮像は、当該保護膜によって妨げられない。
【0069】
【0070】
（８）算出工程（Ｓ８）
半導体基板を金属膜の表面側から半導体層を透過する電磁波を感知するカメラにより撮像して、第１領域に対応する半導体層を通してアライメントマークの位置および形状などを検出する。検出されたアライメントマークに関するデータに基づき、金属膜の表面における分割領域に対応する第２領域が算出される。
半導体基板を金属膜の表面側から半導体層を透過する電磁波を感知するカメラにより撮像して、第１領域に対応する半導体層を通してアライメントマークの位置および形状などを検出する。検出されたアライメントマークに関するデータに基づき、金属膜の表面における分割領域に対応する第２領域が算出される。
【0071】
（カメラ）
カメラは、半導体層を透過する電磁波を感知することができる。これにより、金属膜の表面側から第１領域に対応する半導体層を通してアライメントマークを撮像することができる。なお、半導体層を透過する電磁波は、例えば、金属膜の表面側に配置され、ピーク波長が１０００ｎｍ以上である近赤外ハロゲンランプにより発生させてもよい。
カメラは、半導体層を透過する電磁波を感知することができる。これにより、金属膜の表面側から第１領域に対応する半導体層を通してアライメントマークを撮像することができる。なお、半導体層を透過する電磁波は、例えば、金属膜の表面側に配置され、ピーク波長が１０００ｎｍ以上である近赤外ハロゲンランプにより発生させてもよい。
【0072】
カメラは、例えば、近赤外領域（７５０ｎｍ以上、１２００ｎｍ以下の波長帯）の電磁波を感知できる赤外線カメラを用いることも可能であるが、より長い波長域に感度を持つ赤外線カメラの方が好ましい。赤外線カメラは、後述するレーザ光照射装置の撮像部を構成する。撮像部は、赤外線カメラ以外のカメラ（例えば、可視光を感知するカメラなど）を備えてもよい。撮像部は、複数の赤外線カメラを備えてもよい。赤外線カメラの視野は特に限定されないが、精度向上の観点から３００μｍ四方以上であってもよい。
【0073】
（レーザ光照射装置）
レーザ光照射装置は、例えば、半導体基板の搬出入を行うアーム、半導体基板を載置するステージ、レーザ光を照射する照射ヘッド、ステージを駆動させる駆動部、分割領域、第１領域および／またはアライメントマークに関するデータが入力される入力部、ステージに載置された半導体基板を撮像する撮像部、撮像された半導体基板の形状などを検出する画像処理部、画像処理部で検出された半導体基板の形状などと入力されたデータとに基づいて、半導体基板の位置、第１領域および／または第２領域を決定する演算部、および、これらを制御する制御部を備える。
レーザ光照射装置は、例えば、半導体基板の搬出入を行うアーム、半導体基板を載置するステージ、レーザ光を照射する照射ヘッド、ステージを駆動させる駆動部、分割領域、第１領域および／またはアライメントマークに関するデータが入力される入力部、ステージに載置された半導体基板を撮像する撮像部、撮像された半導体基板の形状などを検出する画像処理部、画像処理部で検出された半導体基板の形状などと入力されたデータとに基づいて、半導体基板の位置、第１領域および／または第２領域を決定する演算部、および、これらを制御する制御部を備える。
【0074】
入力部は、例えばタッチパネルを備える。入力部には、例えばオペレータによって、上記各種データが入力される。制御部、画像処理部、および演算部は、例えばコンピュータを備える。撮像部は、カメラを備える。駆動部は、例えば、ボールネジとリニアガイド機構を備える。ボールネジが回転することにより、ステージは、照射ヘッドおよびカメラの下方で並進移動および／または垂直移動する。
【0075】
（第２領域）
第２領域は、検出されたアライメントマークの位置と入力部のデータとから算出される。第２領域は、分割領域に対応する金属膜の表面の一部である。換言すると、分割領域の少なくとも一部と第２領域の少なくとも一部とは対向しており、金属膜の表面の法線方向から見たとき、分割領域の少なくとも一部は第２領域と重複する。好ましくは、分割領域全体が第２領域と重複する。
第２領域は、検出されたアライメントマークの位置と入力部のデータとから算出される。第２領域は、分割領域に対応する金属膜の表面の一部である。換言すると、分割領域の少なくとも一部と第２領域の少なくとも一部とは対向しており、金属膜の表面の法線方向から見たとき、分割領域の少なくとも一部は第２領域と重複する。好ましくは、分割領域全体が第２領域と重複する。
【0076】
図９は、本実施形態に係るレーザ光照射装置の算出工程における動作を示すフローチャートである。
【0077】
保護膜形成工程が終了すると、レーザ光照射装置の算出工程における動作が開始される（Ｔ１０）。駆動部はステージを駆動して、第１領域を赤外線カメラの下方に移動させる。撮像部は、金属膜の表面側から、赤外線カメラにより第１領域に対応する半導体層を通してアライメントマークを撮像する（Ｔ１１）。画像処理部は撮像された画像を処理して、アライメントマークの位置および形状などを検出する（Ｔ１２）。演算部は、検出されたアライメントマークおよび入力された分割領域に関するデータから、金属膜の表面における分割領域の位置を算出する（Ｔ１３）。これにより、金属膜の表面における分割領域に対応する第２領域が決定される。その後、レーザ光照射装置の算出工程における動作は終了する（Ｔ１４）。
【0078】
図１０は、本実施形態の係る算出工程中の半導体基板の、図２ＡのＸ－Ｘ線における断面図である。赤外線カメラ３００により第１領域Ｒ１に対応する半導体層１１を通してアライメントマーク１５が撮像される。撮像された画像は画像処理されて、アライメントマーク１５の形状などが検出される。この検出されたアライメントマーク１５の形状などから、分割領域の位置が算出される。
【0079】
（９）第２露出工程（Ｓ９）
金属膜の表面側から第２領域に第１のレーザ光を照射して、第２領域に対応する保護膜および金属膜を除去する。これにより、第２領域に対応する半導体層が露出する。
金属膜の表面側から第２領域に第１のレーザ光を照射して、第２領域に対応する保護膜および金属膜を除去する。これにより、第２領域に対応する半導体層が露出する。
【0080】
駆動部はステージを駆動して、半導体基板の端部を照射ヘッドの下方に移動させる。半導体基板が所定の位置に配置されると、照射部は第２領域への第１のレーザ光の照射を開始する。第１のレーザ光が照射された状態で、駆動部はさらに、第２領域の大きさおよび形状などに基づいてステージを平面方向に移動させる。これにより、第２領域に対応する保護膜と金属膜が除去される。
【0081】
（第１のレーザ光）
第１のレーザ光は、金属膜に吸収される一方、半導体層を透過することが好ましい。その場合、第１のレーザ光の照射によって金属膜は除去されるものの、金属膜の下にある半導体層の表面の荒れや内部の結晶の乱れは抑制される。
第１のレーザ光は、金属膜に吸収される一方、半導体層を透過することが好ましい。その場合、第１のレーザ光の照射によって金属膜は除去されるものの、金属膜の下にある半導体層の表面の荒れや内部の結晶の乱れは抑制される。
【0082】
第１のレーザ光は、半導体層の損傷抑制の観点から、半導体層を構成する半導体に吸収され難い波長を有することが好ましい。例えば、半導体層がシリコンである場合、第１のレーザ光は、１１００ｎｍ以上、６μｍ以下の波長を有することが好ましく、一酸化炭素レーザなどが例として挙げられる。第１のレーザ光の波長は、この波長域に限るものではなく、集光性が高いという利点を備える、より短い波長域であってもよい。具体的には、第１のレーザ光は、８５０ｎｍ以上、１１００ｎｍ以下の波長を有してもよく、１９０ｎｍ以上、４５０ｎｍ以下の波長を有してもよい。より具体的には、第１のレーザ光の波長は、近赤外領域の９８０ｎｍ、１０６４ｎｍ、または１０３０ｎｍであってもよいし、紫外領域の３５５ｎｍ、３０５ｎｍ、３０８ｎｍ、または２６６ｎｍであってもよい。
【0083】
第１のレーザ光の周波数は特に限定されないが、例えば、１ｋＨｚ以上、２００ｋＨｚ以下である。第１のレーザ光のレーザ発振機構は特に限定されず、レーザ発振の媒体として半導体を用いる半導体レーザ、媒体として炭酸ガス（ＣＯ2）などの気体を用いる気体レーザ、ＹＡＧなどを用いる固体レーザ、およびファイバレーザなどが挙げられる。レーザ発振器も特に限定されないが、半導体基板に与える熱影響が小さい点で、パルスレーザ光を発振するパルスレーザ発振器が好ましい。
【0084】
レーザ光のパルス幅は特に限定されないが、熱影響がより小さくなると共に、半導体層の損傷抑制の観点から、５００ナノ秒以下であることが好ましく、２００ナノ秒以下であることがより好ましい。特に、数フェムト秒（１×１０-15秒）あるいは数百フェムト秒（１００×１０-15秒）から１００ピコ秒（１００×１０-12秒）のパルス幅を有する超短パルスレーザ光を用いることが好ましい。
【0085】
第２露出工程の後、露出した半導体層に第２のレーザ光を照射して、当該半導体層の平滑性を向上させてもよい。第２のレーザ光には、例えば、数百ナノ秒～数ミリ秒のパルス幅を有する長パルスレーザ光が用いられてもよく、さらには、光軸と直交する面内における強度分布をフラットトップ分布（トップハット分布）に整形したレーザ光などが用いられてもよい。
【0086】
図１１Ａは、本実施形態に係る第２露出工程後の半導体基板の、図２ＡのＸ－Ｘ線における断面図である。図１１Ｂは、本実施形態に係る第２露出工程後の半導体基板を模式的に示す上面図である。第２領域Ｒ２に対応する保護膜４０および金属膜３０が除去されて、第２領域Ｒ２に対応する半導体層１１が露出している。図１１Ｂでは、便宜的に保護膜４０にハッチングを入れて示している。
【0087】
（１０）ダイシング工程（Ｓ１０）
露出した第２領域に対応する半導体層を除去して、半導体基板を複数の素子チップに分割する。ダイシング工程は、金属膜の表面側から第２領域にプラズマ（第１のプラズマ）を照射することにより行うことができる。
露出した第２領域に対応する半導体層を除去して、半導体基板を複数の素子チップに分割する。ダイシング工程は、金属膜の表面側から第２領域にプラズマ（第１のプラズマ）を照射することにより行うことができる。
【0088】
【0089】
ダイシング工程を行う前に、金属膜の表面を第２のプラズマによりクリーニングする工程を行ってもよい。第２のプラズマは、通常、ダイシングを行うときに発生させる第１のプラズマとは異なる条件で発生させる。このようなクリーニング工程は、例えば、第２露出工程に起因する残渣を低減する目的で行われる。これにより、より高品質のプラズマダイシングを行うことが可能になる。
【0090】
続いて、ダイシング工程で使用されるプラズマ処理装置の一実施形態を具体的に説明する。図１３は、プラズマ処理装置の構造を概略的に示す断面図である。図１３では、半導体基板が搬送キャリアに保持されている。プラズマ処理装置の構造は、これに限定されるものではない。
【0091】
（プラズマ処理装置）
プラズマ処理装置１００は、ステージ１１１を備える。搬送キャリア２０は、保持シート２２の半導体基板１０を保持している面が上方を向くように、ステージ１１１に載置される。ステージ１１１は、搬送キャリア２０の全体を載置できる程度の大きさを備える。ステージ１１１の上方には、半導体基板１０の少なくとも一部を露出させるための窓部１２４Ｗを有するカバー１２４が配置されている。カバー１２４には、フレーム２１がステージ１１１に載置されている状態のとき、フレーム２１を押圧するための押さえ部材１０７が配置されている。押さえ部材１０７は、フレーム２１と点接触できる部材（例えば、コイルばねや弾力性を有する樹脂）であることが好ましい。これにより、フレーム２１およびカバー１２４の熱が互いに影響し合うことを抑制しながら、フレーム２１の歪みを矯正することができる。
プラズマ処理装置１００は、ステージ１１１を備える。搬送キャリア２０は、保持シート２２の半導体基板１０を保持している面が上方を向くように、ステージ１１１に載置される。ステージ１１１は、搬送キャリア２０の全体を載置できる程度の大きさを備える。ステージ１１１の上方には、半導体基板１０の少なくとも一部を露出させるための窓部１２４Ｗを有するカバー１２４が配置されている。カバー１２４には、フレーム２１がステージ１１１に載置されている状態のとき、フレーム２１を押圧するための押さえ部材１０７が配置されている。押さえ部材１０７は、フレーム２１と点接触できる部材（例えば、コイルばねや弾力性を有する樹脂）であることが好ましい。これにより、フレーム２１およびカバー１２４の熱が互いに影響し合うことを抑制しながら、フレーム２１の歪みを矯正することができる。
【0092】
ステージ１１１およびカバー１２４は、真空チャンバ１０３内に配置されている。真空チャンバ１０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材１０８により閉鎖されている。真空チャンバ１０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウムなどが例示できる。誘電体部材１０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）などの誘電体材料が例示できる。誘電体部材１０８の上方には、上部電極としての第１の電極１０９が配置されている。第１の電極１０９は、第１の高周波電源１１０Ａと電気的に接続されている。ステージ１１１は、真空チャンバ１０３内の底部側に配置される。
【0093】
真空チャンバ１０３には、ガス導入口１０３ａが接続されている。ガス導入口１０３ａには、プラズマ発生用ガス（プロセスガス）の供給源であるプロセスガス源１１２およびアッシングガス源１１３が、それぞれ配管によって接続されている。また、真空チャンバ１０３には、排気口１０３ｂが設けられている。排気口１０３ｂには、真空チャンバ１０３内のガスを排気して減圧するための真空ポンプを含む減圧機構１１４が接続されている。真空チャンバ１０３内にプロセスガスが供給された状態で、第１の電極１０９に第１の高周波電源１１０Ａから高周波電力が供給されることにより、真空チャンバ１０３内にプラズマが発生する。
【0094】
ステージ１１１は、それぞれ略円形の電極層１１５と、金属層１１６と、電極層１１５および金属層１１６を支持する基台１１７と、電極層１１５、金属層１１６、および基台１１７を取り囲む外周部１１８とを備える。外周部１１８は、導電性および耐エッチング性を有する金属により構成されており、電極層１１５、金属層１１６、および基台１１７をプラズマから保護する。外周部１１８の上面には、円環状の外周リング１２９が配置されている。外周リング１２９は、外周部１１８の上面をプラズマから保護する役割をもつ。電極層１１５および外周リング１２９は、例えば、上記の誘電体材料により構成される。
【0095】
電極層１１５の内部には、静電吸着（Electrostatic Chuck）用電極（以下、ＥＳＣ電極１１９という。）と、第２の高周波電源１１０Ｂに電気的に接続された第２の電極１２０とが配置されている。ＥＳＣ電極１１９には、直流電源１２６が電気的に接続されている。ＥＳＣ電極１１９および直流電源１２６は、静電吸着機構を構成している。静電吸着機構によって、保持シート２２はステージ１１１に押し付けられて固定される。以下、保持シート２２をステージ１１１に固定する固定機構として、静電吸着機構を備える場合を例に挙げて説明するが、これに限定されない。保持シート２２のステージ１１１への固定は、図示しないクランプによって行われてもよい。
【0096】
金属層１１６は、例えば、表面にアルマイト被覆を形成したアルミニウムなどにより構成される。金属層１１６内には、冷媒流路１２７が形成されている。冷媒流路１２７は、ステージ１１１を冷却する。ステージ１１１が冷却されることにより、ステージ１１１に載置された保持シート２２が冷却されると共に、ステージ１１１にその一部が接触しているカバー１２４も冷却される。これにより、半導体基板１０や保持シート２２が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路１２７内の冷媒は、冷媒循環装置１２５により循環される。
【0097】
ステージ１１１の外周付近には、ステージ１１１を貫通する複数の支持部１２２が配置されている。支持部１２２は、搬送キャリア２０のフレーム２１を支持する。支持部１２２は、第１の昇降機構１２３Ａにより昇降駆動される。搬送キャリア２０が真空チャンバ１０３内に搬送されると、所定の位置まで上昇した支持部１２２に受け渡される。支持部１２２の上端面がステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１の所定の位置に載置される。
【0098】
カバー１２４の端部には、複数の昇降ロッド１２１が連結しており、カバー１２４を昇降可能にしている。昇降ロッド１２１は、第２の昇降機構１２３Ｂにより昇降駆動される。第２の昇降機構１２３Ｂによるカバー１２４の昇降の動作は、第１の昇降機構１２３Ａとは独立して行うことができる。
【0099】
制御装置１２８は、第１の高周波電源１１０Ａ、第２の高周波電源１１０Ｂ、プロセスガス源１１２，アッシングガス源１１３、減圧機構１１４、冷媒循環装置１２５、第１の昇降機構１２３Ａ、第２の昇降機構１２３Ｂ、および静電吸着機構を含むプラズマ処理装置１００を構成する要素の動作を制御する。図１４は、本実施形態で使用されるプラズマ処理装置のブロック図である。
【0100】
半導体基板１０のエッチングは、半導体基板１０が保持された搬送キャリア２０を真空チャンバ１０３内に搬入し、半導体基板１０がステージ１１１に載置された状態で行われる。半導体基板１０の搬入の際、真空チャンバ１０３内では、昇降ロッド１２１の駆動により、カバー１２４が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア２０が搬入される。複数の支持部１２２は、上昇した状態で待機している。搬送キャリア２０がステージ１１１上方の所定の位置に到達すると、支持部１２２に搬送キャリア２０が受け渡される。搬送キャリア２０は、保持シート２２の粘着面２２Ｘが上方を向くように、支持部１２２の上端面に受け渡される。
【0101】
搬送キャリア２０が支持部１２２に受け渡されると、真空チャンバ１０３は密閉状態に置かれる。次に、支持部１２２が降下を開始する。支持部１２２の上端面が、ステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１に載置される。続いて、昇降ロッド１２１が駆動する。昇降ロッド１２１は、カバー１２４を所定の位置にまで降下させる。このとき、カバー１２４に配置された押さえ部材１０７がフレーム２１に点接触できるように、カバー１２４とステージ１１１との距離は調節されている。これにより、フレーム２１が押さえ部材１０７によって押圧されると共に、フレーム２１がカバー１２４によって覆われ、半導体基板１０は窓部１２４Ｗから露出する。
【0102】
カバー１２４は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚さを備える。窓部１２４Ｗの直径はフレーム２１の内径よりも小さく、その外径はフレーム２１の外径よりも大きい。したがって、搬送キャリア２０をステージ１１１の所定の位置に搭載し、カバー１２４を降下させると、カバー１２４は、フレーム２１を覆うことができる。窓部１２４Ｗからは、半導体基板１０の少なくとも一部が露出する。
【0103】
カバー１２４は、例えば、セラミックス（例えば、アルミナ、窒化アルミニウムなど）や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。押さえ部材１０７は、上記の誘電体や金属の他、樹脂材料で構成され得る。
【0104】
搬送キャリア２０が支持部１２２に受け渡された後、直流電源１２６からＥＳＣ電極１１９に電圧を印加する。これにより、保持シート２２がステージ１１１に接触すると同時にステージ１１１に静電吸着される。なお、ＥＳＣ電極１１９への電圧の印加は、保持シート２２がステージ１１１に載置された後（接触した後）に開始されてもよい。
【0105】
エッチングが終了すると、真空チャンバ１０３内のガスが排出され、ゲートバルブが開く。複数の素子チップ２００を保持する搬送キャリア２０は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置１００から搬出される。搬送キャリア２０が搬出されると、ゲートバルブは速やかに閉じられる。搬送キャリア２０の搬出プロセスは、上記のような搬送キャリア２０をステージ１１１に搭載する手順とは逆の手順で行われてもよい。すなわち、カバー１２４を所定の位置まで上昇させた後、ＥＳＣ電極１１９への印加電圧をゼロにして、搬送キャリア２０のステージ１１１への吸着を解除し、支持部１２２を上昇させる。支持部１２２が所定の位置まで上昇した後、搬送キャリア２０は搬出される。
【0106】
半導体層をエッチングするプラズマ（第１のプラズマ）の発生条件は、半導体層の材質などに応じて設定される。
【0107】
半導体層は、例えば、ボッシュプロセスによりプラズマエッチングされる。ボッシュプロセスでは、半導体層が深さ方向（厚さ方向）に垂直にエッチングされる。半導体層がＳｉを含む場合、ボッシュプロセスは、堆積ステップと、堆積膜エッチングステップと、Ｓｉエッチングステップとを順次繰り返すことにより、半導体層を深さ方向に掘り進む。
【0108】
堆積ステップは、例えば、プロセスガスとしてＣ4Ｆ8を１５０ｓｃｃｍ以上、２５０ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を１５Ｐａ以上、２５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上、２５００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を０Ｗ以上、５０Ｗ以下として、２秒以上、１５秒以下、処理する条件で行われる。
【0109】
堆積膜エッチングステップは、例えば、プロセスガスとしてＳＦ6を２００ｓｃｃｍ以上、４００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上、１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上、２５００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を３００Ｗ以上、１０００Ｗ以下として、２秒以上、１０秒以下、処理する条件で行われる。
【0110】
Ｓｉエッチングステップは、例えば、プロセスガスとしてＳＦ6を２００ｓｃｃｍ以上、４００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上、１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上、２５００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を５０Ｗ以上、５００Ｗ以下として、１０秒以上、２０秒以下、処理する条件で行われる。
【0111】
上記のような条件で、堆積ステップ、堆積膜エッチングステップおよびＳｉエッチングステップを繰り返すことにより、Ｓｉを含む半導体層は、１０μｍ／分以上、２０μｍ／分以下の速度で深さ方向に垂直にエッチングされ得る。
【0112】
ここまで、ダイシング工程を備える素子チップの製造方法について説明してきたが、ダイシング工程に代えてエッチング工程を備える基板処理方法も、本実施形態に包含される。基板処理方法のエッチング工程では、第２露出工程の後、露出した第２領域に対応する半導体層をプラズマでエッチングする。このエッチング工程では、半導体基板は分割されず、分割領域に対応する溝が半導体基板に形成され得る。
【産業上の利用可能性】
【0113】
本開示は、素子チップの製造方法および基板処理方法に利用できる。
【符号の説明】
【0114】
１０：半導体基板
１０ａ：ノッチ
１０Ｘ：第１主面
１０Ｙ：第２主面
１０１：素子領域
１０２：分割領域
１１：半導体層
１５：アライメントマーク
Ｒ１：第１領域
Ｒ２：第２領域
２０：搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：保持シート
２２Ｘ：粘着面
２２Ｙ：非粘着面
３０：金属膜
４０：保護膜
５０：レジスト膜
１００：プラズマ処理装置
１０３：真空チャンバ
１０３ａ：ガス導入口
１０３ｂ：排気口
１０８：誘電体部材
１０９：第１の電極
１１０Ａ：第１の高周波電源
１１０Ｂ：第２の高周波電源
１１１：ステージ
１１２：プロセスガス源
１１３：アッシングガス源
１１４：減圧機構
１１５：電極層
１１６：金属層
１１７：基台
１１８：外周部
１１９：ＥＳＣ電極
１２０：第２の電極
１２１：昇降ロッド
１２２：支持部
１２３Ａ：第１の昇降機構
１２３Ｂ：第２の昇降機構
１２４：カバー
１２４Ｗ：窓部
１２５：冷媒循環装置
１２６：直流電源
１２７：冷媒流路
１２８：制御装置
１２９：外周リング
２００：素子チップ
３００：赤外線カメラ
１０ａ：ノッチ
１０Ｘ：第１主面
１０Ｙ：第２主面
１０１：素子領域
１０２：分割領域
１１：半導体層
１５：アライメントマーク
Ｒ１：第１領域
Ｒ２：第２領域
２０：搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：保持シート
２２Ｘ：粘着面
２２Ｙ：非粘着面
３０：金属膜
４０：保護膜
５０：レジスト膜
１００：プラズマ処理装置
１０３：真空チャンバ
１０３ａ：ガス導入口
１０３ｂ：排気口
１０８：誘電体部材
１０９：第１の電極
１１０Ａ：第１の高周波電源
１１０Ｂ：第２の高周波電源
１１１：ステージ
１１２：プロセスガス源
１１３：アッシングガス源
１１４：減圧機構
１１５：電極層
１１６：金属層
１１７：基台
１１８：外周部
１１９：ＥＳＣ電極
１２０：第２の電極
１２１：昇降ロッド
１２２：支持部
１２３Ａ：第１の昇降機構
１２３Ｂ：第２の昇降機構
１２４：カバー
１２４Ｗ：窓部
１２５：冷媒循環装置
１２６：直流電源
１２７：冷媒流路
１２８：制御装置
１２９：外周リング
２００：素子チップ
３００：赤外線カメラ
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14】