知財求人 - 知財ポータルサイト「IP Force」
▶ 豊田合成株式会社の特許一覧 ▶ 学校法人 名城大学の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022184248
(43)【公開日】2022-12-13
(54)【発明の名称】発光素子および発光素子の製造方法
(51)【国際特許分類】
H01S 5/183 20060101AFI20221206BHJP
H01S 5/30 20060101ALI20221206BHJP
【ＦＩ】
H01S5/183
H01S5/30
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2021091971
(22)【出願日】2021-05-31
【国等の委託研究の成果に係る記載事項】（出願人による申告）令和２年度、文部科学省、「省エネルギー社会の実現に資する次世代半導体研究開発」委託事業、産業技術力強化法第１７条の適用を受ける特許出願
(71)【出願人】
【識別番号】000241463
【氏名又は名称】豊田合成株式会社
(74)【代理人】
【識別番号】110000648
【氏名又は名称】弁理士法人あいち国際特許事務所
(74)【代理人】
【識別番号】100087723
【弁理士】
【氏名又は名称】藤谷 修
(74)【代理人】
【識別番号】100165962
【弁理士】
【氏名又は名称】一色 昭則
(74)【代理人】
【識別番号】100206357
【弁理士】
【氏名又は名称】角谷 智広
(71)【出願人】
【識別番号】599002043
【氏名又は名称】学校法人 名城大学
(74)【代理人】
【識別番号】100087723
【弁理士】
【氏名又は名称】藤谷 修
(74)【代理人】
【識別番号】100165962
【弁理士】
【氏名又は名称】一色 昭則
(74)【代理人】
【識別番号】100206357
【弁理士】
【氏名又は名称】角谷 智広
(72)【発明者】
【氏名】水谷 浩一
(72)【発明者】
【氏名】奥野 浩司
(72)【発明者】
【氏名】大矢 昌輝
(72)【発明者】
【氏名】飯田 一喜
(72)【発明者】
【氏名】上山 智
(72)【発明者】
【氏名】竹内 哲也
(72)【発明者】
【氏名】岩谷 素顕
(72)【発明者】
【氏名】赤▲崎▼ 勇
【テーマコード（参考）】
5F173
【Ｆターム（参考）】
5F173AA21
5F173AC03
5F173AC13
5F173AC26
5F173AF12
5F173AG03
5F173AG22
5F173AH22
5F173AP05
5F173AP13
5F173AR26
(57)【要約】
【課題】光閉じ込め効率の向上された発光素子を実現すること。
【解決手段】半導体発光素子１００は、基板１１０と、空隙層１２０と、柱状半導体１３０と、埋め込み層１４０と、カソード電極Ｎ１と、アノード電極Ｐ１と、を有する。空隙層１２０は、基板１１０と埋め込み層１４０との間の空間であり、空気により満たされた領域である。空隙層１２０は柱状ｎ型半導体１３１を選択成長させるためのマスク１５０を除去することにより生じた空間である。空隙層１２０は、柱状ｎ型半導体１３１の存在する領域を除いて連続的で均一な厚さの１つの膜として存在している。空隙層１２０は空気で満たされた空間のため、屈折率が低く、埋め込み層１４０との屈折率差が大きくなる。
【選択図】図２
【解決手段】半導体発光素子１００は、基板１１０と、空隙層１２０と、柱状半導体１３０と、埋め込み層１４０と、カソード電極Ｎ１と、アノード電極Ｐ１と、を有する。空隙層１２０は、基板１１０と埋め込み層１４０との間の空間であり、空気により満たされた領域である。空隙層１２０は柱状ｎ型半導体１３１を選択成長させるためのマスク１５０を除去することにより生じた空間である。空隙層１２０は、柱状ｎ型半導体１３１の存在する領域を除いて連続的で均一な厚さの１つの膜として存在している。空隙層１２０は空気で満たされた空間のため、屈折率が低く、埋め込み層１４０との屈折率差が大きくなる。
【選択図】図２
【特許請求の範囲】
【請求項1】
ｎ型半導体からなる第１半導体層上に、誘電体からなり複数の開口部を有したマスクを形成する工程と、
前記開口部にｎ型半導体からなる柱状ｎ型半導体を選択成長させ、前記柱状ｎ型半導体の外周に沿って活性層を形成することにより柱状半導体を形成する工程と、
前記柱状半導体間を埋め込む埋め込み層を形成する工程と、
前記マスクをエッチングによって除去し、その除去された空間をそのまま残して空隙層を形成工程と、
を有することを特徴とする発光素子の製造方法。
前記開口部にｎ型半導体からなる柱状ｎ型半導体を選択成長させ、前記柱状ｎ型半導体の外周に沿って活性層を形成することにより柱状半導体を形成する工程と、
前記柱状半導体間を埋め込む埋め込み層を形成する工程と、
前記マスクをエッチングによって除去し、その除去された空間をそのまま残して空隙層を形成工程と、
を有することを特徴とする発光素子の製造方法。
【請求項2】
ｎ型半導体からなる第１半導体層上に、誘電体からなり複数の開口部を有したマスクと、半導体からなり前記マスクの前記開口部と同一のパターンの開口部を有した半導体層とを、交互に繰り返し積層させて積層体を形成する工程と、
前記積層体の前記開口部にｎ型半導体からなる柱状ｎ型半導体を選択成長させ、前記柱状ｎ型半導体の外周に沿って活性層を形成することにより柱状半導体を形成する工程と、
前記柱状半導体間を埋め込む埋め込み層を形成する工程と、
前記マスクをエッチングによって除去し、その除去された空間をそのまま残して空隙層を形成することにより、前記空隙層と前記半導体層とが交互に繰り返し積層されたＤＢＲ層を形成する工程と、
を有することを特徴とする発光素子の製造方法。
前記積層体の前記開口部にｎ型半導体からなる柱状ｎ型半導体を選択成長させ、前記柱状ｎ型半導体の外周に沿って活性層を形成することにより柱状半導体を形成する工程と、
前記柱状半導体間を埋め込む埋め込み層を形成する工程と、
前記マスクをエッチングによって除去し、その除去された空間をそのまま残して空隙層を形成することにより、前記空隙層と前記半導体層とが交互に繰り返し積層されたＤＢＲ層を形成する工程と、
を有することを特徴とする発光素子の製造方法。
【請求項3】
前記半導体層は、スパッタ、ＣＶＤまたは蒸着によって形成する、ことを特徴とする請求項２に記載の発光素子の製造方法。
【請求項4】
前記空隙層の厚さは１０～１００ｎｍである、ことを特徴とする請求項１から請求項３までのいずれか１項に記載の発光素子の製造方法。
【請求項5】
前記発光素子は、面発光レーザーである、ことを特徴とする請求項１から請求項４までのいずれか１項に記載の発光素子の製造方法。
【請求項6】
前記発光素子は、リッジ構造の端面発光レーザーである、ことを特徴とする請求項１から請求項４までのいずれか１項に記載の発光素子の製造方法。
【請求項7】
ｎ型半導体からなる第１半導体層と、
前記第１半導体層上に設けられ、ｎ型半導体からなる複数の柱状ｎ型半導体と、前記柱状ｎ型半導体の外周に沿って設けられた活性層と、を有する柱状半導体と、
半導体からなり、前記柱状半導体間を埋め込む埋め込み層と、
前記埋め込み層と前記第１半導体層との間に設けられた空間であって、前記柱状ｎ型半導体の領域を除いた領域に設けられた１つの膜である空隙層と、
を有する、
ことを特徴とする発光素子。
前記第１半導体層上に設けられ、ｎ型半導体からなる複数の柱状ｎ型半導体と、前記柱状ｎ型半導体の外周に沿って設けられた活性層と、を有する柱状半導体と、
半導体からなり、前記柱状半導体間を埋め込む埋め込み層と、
前記埋め込み層と前記第１半導体層との間に設けられた空間であって、前記柱状ｎ型半導体の領域を除いた領域に設けられた１つの膜である空隙層と、
を有する、
ことを特徴とする発光素子。
【請求項8】
ｎ型半導体からなる第１半導体層と、
前記第１半導体層上に設けられ、ｎ型半導体からなる複数の柱状ｎ型半導体と、前記柱状ｎ型半導体の外周に沿って設けられた活性層と、を有する柱状半導体と、
半導体からなり、前記柱状半導体間を埋め込む埋め込み層と、
前記埋め込み層と前記第１半導体層との間に設けられ、前記柱状ｎ型半導体の領域を除いた領域に設けられた１つの膜であるＤＢＲ層と、
を有し、
前記ＤＢＲ層は、空間である空隙層と、半導体からなる半導体層とを交互に繰り返し積層させた構造である、
ことを特徴とする発光素子。
前記第１半導体層上に設けられ、ｎ型半導体からなる複数の柱状ｎ型半導体と、前記柱状ｎ型半導体の外周に沿って設けられた活性層と、を有する柱状半導体と、
半導体からなり、前記柱状半導体間を埋め込む埋め込み層と、
前記埋め込み層と前記第１半導体層との間に設けられ、前記柱状ｎ型半導体の領域を除いた領域に設けられた１つの膜であるＤＢＲ層と、
を有し、
前記ＤＢＲ層は、空間である空隙層と、半導体からなる半導体層とを交互に繰り返し積層させた構造である、
ことを特徴とする発光素子。
【請求項9】
前記空隙層の厚さは、１０～１００ｎｍである、ことを特徴とする請求項７または請求項８に記載の発光素子。
【請求項10】
前記発光素子は、面発光レーザーである、ことを特徴とする請求項７から請求項９までのいずれか１項に記載の発光素子。
【請求項11】
前記発光素子は、リッジ構造の端面発光レーザーである、ことを特徴とする請求項７から請求項９までのいずれか１項に記載の発光素子。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、発光素子およびその製造方法に関する。
【背景技術】
【0002】
半導体発光素子の活性層として、従来は平坦なシート状の構造が用いられてきたが、近年、柱状などの３次元的構造を有する活性層について研究されている。
【0003】
たとえば、特許文献１のように、半導体層を六角柱状のナノワイヤ（ＮＷ）とし、その六角柱を覆うように活性層を形成したコアシェル型の構造（ｍｕｌｔｉ－ｑｕａｎｔｕｍ ｓｈｅｌｌ；ＭＱＳ）とした半導体発光素子が知られている。ＭＱＳでは、活性層の主たる面をｍ面とすることができる。ｍ面とすると分極が生じず、量子閉じ込めシュタルク効果がないので、内部量子効率の向上が期待できる。
【0004】
ナノワイヤは、基板上にｎ層を形成し、直径がナノオーダーの開口（ナノホール）を有した誘電体からなるマスクを形成し、その開口に露出するｎ層から半導体を選択成長させることにより形成する。
【0005】
特許文献２には、マスクの開口から成長させた柱状であって第１の伝導型である接触部分と、接触部分の先端部をシェル状に覆うアクティブ区域（発光層）と、アクティブ区域をシェル状に覆う第２の伝導型である極性部分と、を有したナノワイヤが記載されている。アクティブ区域および極性部分とマスクの間には空間が形成されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０２０－７７８１７号公報
【特許文献2】特開２０１８－２９２０５号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
特許文献１を半導体レーザーに適用する場合、レーザーの特性向上のためにマスクの反射率を上げ、光閉じ込め効率を向上させることが考えられる。マスクの反射率を上げるためには、マスクの材料として屈折率の低い材料を用い、ナノワイヤとの屈折率差を大きくすることが考えられる。しかし、従来マスクとして用いられているＳｉＯ2 よりも屈折率が低くてエッチング性のよい材料が現状では見つかっておらず、光閉じ込め効率を向上させることが困難であった。
【0008】
また、特許文献２では、アクティブ区域および極性部分とマスクとの間に空間が存在しているため、光閉じ込め効率を向上させることが可能であるが、ナノワイヤをこのような形状に結晶成長させることは困難であった。
【0009】
そこで本開示の目的は、光閉じ込め効率が向上された発光素子およびその製造方法を実現することである。
【課題を解決するための手段】
【0010】
第１態様は、ｎ型半導体からなる第１半導体層上に、誘電体からなり複数の開口部を有したマスクを形成する工程と、開口部にｎ型半導体からなる柱状ｎ型半導体を選択成長させ、柱状ｎ型半導体の外周に沿って活性層を形成することにより柱状半導体を形成する工程と、柱状半導体間を埋め込む埋め込み層を形成する工程と、マスクをエッチングによって除去し、その除去された空間をそのまま残して空隙層を形成工程と、を有することを特徴とする発光素子の製造方法である。
【0011】
第２態様は、ｎ型半導体からなる第１半導体層上に、誘電体からなり複数の開口部を有したマスクと、半導体からなりマスクの開口部と同一のパターンの開口部を有した半導体層とを、交互に繰り返し積層させて積層体を形成する工程と、積層体の開口部にｎ型半導体からなる柱状ｎ型半導体を選択成長させ、柱状ｎ型半導体の外周に沿って活性層を形成することにより柱状半導体を形成する工程と、柱状半導体間を埋め込む埋め込み層を形成する工程と、マスクをエッチングによって除去し、その除去された空間をそのまま残して空隙層を形成することにより、空隙層と半導体層とが交互に繰り返し積層されたＤＢＲ層を形成する工程と、を有することを特徴とする発光素子の製造方法である。
【0012】
第３態様は、ｎ型半導体からなる第１半導体層と、第１半導体層上に設けられ、ｎ型半導体からなる複数の柱状ｎ型半導体と、柱状ｎ型半導体の外周に沿って設けられた活性層と、を有する柱状半導体と、半導体からなり、柱状半導体間を埋め込む埋め込み層と、埋め込み層と第１半導体層との間に設けられた空間であって、柱状ｎ型半導体の領域を除いた領域に設けられた１つの膜である空隙層と、を有することを特徴とする発光素子である。
【0013】
第４態様は、ｎ型半導体からなる第１半導体層と、第１半導体層上に設けられ、ｎ型半導体からなる複数の柱状ｎ型半導体と、柱状ｎ型半導体の外周に沿って設けられた活性層と、を有する柱状半導体と、半導体からなり、柱状半導体間を埋め込む埋め込み層と、埋め込み層と第１半導体層との間に設けられ、柱状ｎ型半導体の領域を除いた領域に設けられた１つの膜であるＤＢＲ層と、を有し、ＤＢＲ層は、空間である空隙層と、半導体からなる半導体層とを交互に繰り返し積層させた構造である、ことを特徴とする発光素子である。
【0014】
ＤＢＲ層の半導体層は、スパッタ、ＣＶＤまたは蒸着によって形成してもよい。
【0015】
空隙層の厚さは、１０～１００ｎｍとするとよい。
【0016】
発光素子は、面発光レーザーや、リッジ構造の端面発光レーザーであってよい。
【発明の効果】
【0017】
本開示によれば、光閉じ込め効率を向上させることができる。
【図面の簡単な説明】
【0018】
【図1】第１の実施形態の半導体発光素子１００の構成を示した図。
【図2】第１の実施形態の半導体発光素子１００の構成を示した図。
【図3】柱状半導体１３０の配列を示した図。
【図4】柱状半導体１３０の断面を示した図。
【図5】第１の実施形態の半導体発光素子１００の製造工程を示した図。
【図6】第１の実施形態の半導体発光素子１００の製造工程を示した図。
【図7】第１の実施形態の半導体発光素子１００の製造工程を示した図。
【図8】第１の実施形態の半導体発光素子１００の製造工程を示した図。
【図9】第１の実施形態の半導体発光素子１００の製造工程を示した図。
【図10】第１の実施形態の半導体発光素子１００の製造工程を示した図。
【図11】第１の実施形態の半導体発光素子１００の製造工程を示した図。
【図12】第１の実施形態の半導体発光素子１００の製造工程を示した図。
【図13】第１の実施形態の変形例を示した図。
【図14】第１の実施形態の変形例を示した図。
【図15】第２の実施形態の半導体発光素子２００の構成を示した図。
【図16】第１ＤＢＲ層２２０の構成を示した図。
【図17】第２の実施形態の半導体発光素子２００の製造工程を示した図。
【図18】第２の実施形態の半導体発光素子２００の製造工程を示した図。
【図19】第２の実施形態の半導体発光素子２００の製造工程を示した図。
【図20】第２の実施形態の半導体発光素子２００の製造工程を示した図。
【図21】第２の実施形態の半導体発光素子２００の製造工程を示した図。
【図22】第２の実施形態の半導体発光素子２００の製造工程を示した図。
【図23】第２の実施形態の半導体発光素子２００の製造工程を示した図。
【発明を実施するための形態】
【0019】
以下、具体的な実施形態について、半導体発光素子を例に挙げて図を参照しつつ説明する。しかし、本開示はこれらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってもよい場合がある。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。
【0020】
（第１の実施形態）
１．半導体発光素子
図１は、第１の実施形態の半導体発光素子１００の断面を示した図である。図２は、半導体発光素子１００の一部を拡大して示した図である。半導体発光素子１００は、リッジ構造を有する端面発光レーザーであり、発振波長はたとえば４３０ｎｍである。また、図１、２に示すように、半導体発光素子１００は、基板１１０と、空隙層１２０と、柱状半導体１３０と、埋め込み層１４０と、カソード電極Ｎ１と、アノード電極Ｐ１と、を有する。
１．半導体発光素子
図１は、第１の実施形態の半導体発光素子１００の断面を示した図である。図２は、半導体発光素子１００の一部を拡大して示した図である。半導体発光素子１００は、リッジ構造を有する端面発光レーザーであり、発振波長はたとえば４３０ｎｍである。また、図１、２に示すように、半導体発光素子１００は、基板１１０と、空隙層１２０と、柱状半導体１３０と、埋め込み層１４０と、カソード電極Ｎ１と、アノード電極Ｐ１と、を有する。
【0021】
基板１１０は、柱状半導体１３０を成長させる成長基板であり、かつ、柱状半導体１３０を支持するためのものである。基板１１０は、導電性基板１１１と、導電性基板１１１上に位置するｎ型半導体層（第１半導体層）１１２と、を有する。
【0022】
導電性基板１１１は、例えば、主面をｃ面とするｎ型ＧａＮ基板や、Ｓｉ、ＳｉＣである。
【0023】
ｎ型半導体層１１２は、例えば、Ｓｉドープのｎ型ＧａＮ層である。ｎ型半導体層１１２の厚さは、例えば１～５μｍである。
【0024】
図１、２に示すように、柱状半導体１３０は、柱状のIII 族窒化物半導体である。柱状半導体１３０は、基板１１０の上に形成されている。柱状半導体１３０は、六角柱形状をしている。柱状半導体１３０における中心軸方向に垂直な断面は、正六角形または扁平形状の六角形である。柱状半導体１３０は、正方格子状に配置されている（図３参照）。正方格子状以外にも、平行体格子、矩形格子、斜方格子、正三角格子、ハニカム状などの周期的配列であってもよい。
【0025】
柱状半導体１３０の配置は、ｎ型半導体層１１２の結晶方位に沿った配置が好ましい。たとえば、柱状半導体１３０をウルツ鉱構造であるIII 族窒化物半導体の｛０００１｝面に三角格子で配置する場合、その三角格子がIII 族窒化物半導体の任意の結晶方位と重なる、あるいは３０°回転した関係で配置することが好ましい。一方、柱状半導体１３０を正方格子で配置する場合、その配列は２回対称となりIII 族窒化物半導体の｛０００１｝面の対称性と異なる。その場合、正方格子の一辺をIII 族窒化物半導体の任意の結晶方位と合わせることが好ましい。このように柱状半導体１３０の配置をｎ型半導体層１１２の結晶方位に揃えることで、埋め込み層１４０の成長モードが安定する傾向となり、埋め込みしやすくなる傾向にある。もちろん、柱状半導体１３０の配置はｎ型半導体層の結晶方位とずれていてもよく、全く異なっていてもよい。
【0026】
埋め込み層１４０は、柱状半導体１３０と柱状半導体１３０との間の隙間を埋め込むための層である。ただし、基板１１０と埋め込み層１４０との間には隙間が空いている。この隙間は後述の空隙層１２０である。埋め込み層１４０は、柱状半導体１３０を覆っている。埋め込み層１４０表面は平坦である。埋め込み層１４０の材料は、例えば、Ｍｇドープのｐ－ＧａＮである。埋め込み層１４０を設けることにより光取り出し率の向上を図っている。
【0027】
なお、第１の実施形態では、埋め込み層１４０の材料はＧａＮであるが、ＡｌＧａＮを用いてもよい。また、埋め込み層１４０上に埋め込み層１４０よりも低屈折率な材料からなる層を設けることで、上面での反射率を向上させ、光閉じ込め効率を向上させてもよい。たとえば、埋め込み層１４０としてＧａＮを用い、埋め込み層１４０上にＡｌＧａＮからなる層を設けてもよい。
【0028】
空隙層１２０は、基板１１０と埋め込み層１４０との間の空間であり、空気により満たされた領域である。詳しくは後述の製造方法の段で述べるが、空隙層１２０は柱状ｎ型半導体１３１を選択成長させるためのマスク１５０を除去することにより生じた空間である。空隙層１２０は、柱状ｎ型半導体１３１の存在する領域を除いて連続的で均一な厚さの１つの膜として存在している。
【0029】
空隙層１２０は空気で満たされた空間のため、屈折率が低く、埋め込み層１４０との屈折率差が大きくなる。そのため、埋め込み層１４０と空隙層１２０との界面での反射率を高くすることができ、基板１１０垂直方向における光閉じ込め効率を向上させることができる。また、空隙層１２０は空気で満たされた空間であるため面内に均質であり、マスク１５０よりも絶縁性も高いため、ｎ型半導体層１１２と埋め込み層１４０との間の電流リークを抑制することができる。
【0030】
空隙層１２０の厚さは、たとえば１０～１００ｎｍである。１０ｎｍ以上とすることで、絶縁性を十分とすることができる。また、１００ｎｍ以下とすることで、柱状半導体１３０を精度よく選択成長させることができる。空隙層１２０は、柱状半導体１３０を選択成長させるためのマスク１５０が形成されていた領域であるため、空隙層１２０の厚さはマスク１５０の厚さ以上となる。
【0031】
空隙層１２０に替えて、空隙層と半導体層とを所定の厚さで交互に繰り返し積層させたＤＢＲ層としてもよい。半導体層は、たとえばＧａＮやＡｌＧａＮであり、スパッタ、ＣＶＤや蒸着により形成された層である。半導体層はノンドープでもよいし、ｎ型でもよい。ＤＢＲ層における空隙層もまた、空隙層１２０と同様にマスクの除去によって形成された空気で満たされた空間である。このようなＤＢＲ層とすることで反射率をより向上させることができ、光閉じ込め効率を向上させることができるので、半導体発光素子１００のレーザーの特性をより向上させることができる。
【0032】
なお、第１の実施形態では空隙層１２０は空気が満たしているとしているが、窒素など他の気体により満たされていてもよいし、真空であってもよい。
【0033】
半導体発光素子１００は、図１のように、リッジ構造１７０を有している。すなわち、平面視で一部領域が、埋め込み層１４０および柱状半導体１３０については全て、ｎ型半導体層１１２については一部または全てがエッチングにより除去され、長尺な直方体状に残されている。ここで、上方から見たときにリッジの長方形の各辺は、柱状半導体１３０の正方格子状の配列方向と一致するようにしている。リッジ構造１７０の側面および底面は絶縁膜１６０により覆われている。また、リッジ端面の一方には全反射膜、他方には半反射膜が設けられている。いずれも図示しない。半反射膜は、たとえば半導体発光素子１００の発振波長に対して反射率が１０～３０％の膜である。全反射膜は、たとえば半導体発光素子１００の発振波長に対して反射率が９０％以上の膜である。また、全反射膜および半反射膜は、たとえば低屈折率材料と高屈折率材料を所定の厚さで交互に繰り返し積層させたＤＢＲ構造である。
【0034】
カソード電極Ｎ１は、基板１１０の裏面に形成されている。
【0035】
アノード電極Ｐ１は、リッジ構造の上面（埋め込み層１４０上）に形成されている。
【0036】
パッド電極ＰＡＤは、アノード電極Ｐ１上および絶縁膜１６０上に連続して形成されている。
【0037】
２．柱状半導体
図２のように、柱状半導体１３０は、柱状ｎ型半導体１３１と、活性層１３２と、を有する。柱状ｎ型半導体１３１の側面は、ｍ面である。または、ｍ面に近い面である。ｍ面は非極性面である。そのため、活性層１３２において、ピエゾ分極による発光効率の低下がほとんどない。
図２のように、柱状半導体１３０は、柱状ｎ型半導体１３１と、活性層１３２と、を有する。柱状ｎ型半導体１３１の側面は、ｍ面である。または、ｍ面に近い面である。ｍ面は非極性面である。そのため、活性層１３２において、ピエゾ分極による発光効率の低下がほとんどない。
【0038】
２－１．柱状半導体の構造
柱状ｎ型半導体１３１は、ｎ型半導体層１１２表面を起点に柱状に選択成長させた半導体層である。柱状ｎ型半導体１３１は、六角柱形状をしている。この六角柱の軸方向に垂直な断面は、正六角形または扁平形状の六角形である。柱状ｎ型半導体１３１は、例えば、ｎ型ＧａＮ層である。
柱状ｎ型半導体１３１は、ｎ型半導体層１１２表面を起点に柱状に選択成長させた半導体層である。柱状ｎ型半導体１３１は、六角柱形状をしている。この六角柱の軸方向に垂直な断面は、正六角形または扁平形状の六角形である。柱状ｎ型半導体１３１は、例えば、ｎ型ＧａＮ層である。
【0039】
柱状ｎ型半導体１３１の高さは、例えば、０．２５μｍ以上５μｍ以下である。柱状ｎ型半導体１３１の径は、例えば、５０ｎｍ以上５００ｎｍ以下である。ここで、径とは、柱状ｎ型半導体１３１の六角形の外接円をとったときの外接円の直径である。柱状ｎ型半導体１３１の間隔（隣接する柱状半導体１３０の中心間の距離）は、例えば、０．２７μｍ以上５μｍ以下である。これらの数値は例示であり、上記以外の数値であってもよい。
【0040】
活性層１３２は、六角柱形状の柱状ｎ型半導体１３１の外周に沿って形成されている。そのため、活性層１３２は、六角筒形状を備える。活性層１３２は、例えば、１個以上５個以下の井戸層と、井戸層を挟む障壁層と、を有する。活性層１３２の井戸層は、基板１１０の板面にほぼ垂直である。ただし、活性層１３２の頂部は、柱状ｎ型半導体１３１の頂部を覆っていてもよい。活性層１３２の頂部は、基板１１０の板面にほぼ平行であってもよい。例えば、井戸層はＩｎＧａＮ層であり、障壁層はＡｌＧａＩｎＮ層である。なお、活性層１３２の基板１１０側端部はｎ型半導体層１１２に接しておらず、空隙層１２０により隔てられている。
【0041】
なお、第１の実施形態では、柱状ｎ型半導体１３１はｎ型ＧａＮ層であり、井戸層はＩｎＧａＮ層であり、障壁層はＡｌＧａＩｎＮ層であり、筒状ｐ型半導体１３３はｐ型ＧａＮ層であるが、これらは例示であり、その他のIII 族窒化物半導体であってもよい。また、その他の半導体であってもよい。
【0042】
また、柱状半導体１３０の頂部に透明絶縁膜を設けてもよい。柱状半導体１３０の側面からの電流注入を促進させることができ、柱状半導体１３０の頂部に流れる電流が阻止され、柱状半導体１３０の側面から良好に電流注入を行うことができる。これにより発光効率の向上を図ることができる。
【0043】
２－２．断面形状
図４は、図２のIV-IV 断面を示す断面図である。図４は、柱状半導体１３０における基板１１０の板面に平行な断面を示している。図４に示すように、柱状半導体１３０における軸方向に垂直な断面の形状は、正六角形である。そして、六角柱形状の柱状半導体１３０の内側から、柱状ｎ型半導体１３１と、活性層１３２と、筒状ｐ型半導体１３３と、トンネル接合層１３４が同心六角形状に配置されている。なお、柱状半導体１３０における軸方向に垂直な断面の形状は、正六角形である必要はなく、扁平な六角形であってもよい。
図４は、図２のIV-IV 断面を示す断面図である。図４は、柱状半導体１３０における基板１１０の板面に平行な断面を示している。図４に示すように、柱状半導体１３０における軸方向に垂直な断面の形状は、正六角形である。そして、六角柱形状の柱状半導体１３０の内側から、柱状ｎ型半導体１３１と、活性層１３２と、筒状ｐ型半導体１３３と、トンネル接合層１３４が同心六角形状に配置されている。なお、柱状半導体１３０における軸方向に垂直な断面の形状は、正六角形である必要はなく、扁平な六角形であってもよい。
【0044】
３．半導体発光素子の製造方法
３－１．基板準備工程
図５に示すように、成長基板１１１を準備する。そして、成長基板１１１の上に、ＭＯＣＶＤ法によってｎ型半導体層１１２を順に積層する。以下、半導体層の形成にはいずれもＭＯＣＶＤ法を用いている。
３－１．基板準備工程
図５に示すように、成長基板１１１を準備する。そして、成長基板１１１の上に、ＭＯＣＶＤ法によってｎ型半導体層１１２を順に積層する。以下、半導体層の形成にはいずれもＭＯＣＶＤ法を用いている。
【0045】
３－２．マスク形成工程
次に、図６に示すように、ｎ型半導体層１１２の上にマスク１５０を形成する。たとえばスパッタやＣＶＤによって形成する。マスク１５０の厚さは１０～１００ｎｍである。なお、図６には、後述する開口部形成工程で形成される開口部１５０ａが描かれている。マスク１５０の材料は、ＳｉＯ2 である。他にも、表面での半導体の成長を阻害する材料であれば任意の材料を用いてよく、例えば、ＳｉＮx 、Ａｌ2 Ｏ3 が挙げられる。
次に、図６に示すように、ｎ型半導体層１１２の上にマスク１５０を形成する。たとえばスパッタやＣＶＤによって形成する。マスク１５０の厚さは１０～１００ｎｍである。なお、図６には、後述する開口部形成工程で形成される開口部１５０ａが描かれている。マスク１５０の材料は、ＳｉＯ2 である。他にも、表面での半導体の成長を阻害する材料であれば任意の材料を用いてよく、例えば、ＳｉＮx 、Ａｌ2 Ｏ3 が挙げられる。
【0046】
３－３．開口部形成工程
次に、図６に示すように、マスク１５０にｎ型半導体層１１２を露出させる複数の開口部１５０ａを形成する。マスク１５０のパターニングは、たとえばナノインプリントを用いる。開口部１１５０ａの直径は、たとえば１００～５００ｎｍである。図７は、マスク１５０の開口部１５０ａの配列を示す図である。図７は、基板１１０の板面に垂直な方向から基板１１０を視た図である。図７には、参考のために、柱状半導体１３０の形状が破線で描かれている。図７に示すように、マスク１５０の開口部１５０ａが円形で正方格子状に配列されている。
次に、図６に示すように、マスク１５０にｎ型半導体層１１２を露出させる複数の開口部１５０ａを形成する。マスク１５０のパターニングは、たとえばナノインプリントを用いる。開口部１１５０ａの直径は、たとえば１００～５００ｎｍである。図７は、マスク１５０の開口部１５０ａの配列を示す図である。図７は、基板１１０の板面に垂直な方向から基板１１０を視た図である。図７には、参考のために、柱状半導体１３０の形状が破線で描かれている。図７に示すように、マスク１５０の開口部１５０ａが円形で正方格子状に配列されている。
【0047】
なお、マスク１５０の開口部１５０ａの形状を変えることで、柱状半導体１３０の形状を制御することができる。開口部１５０ａの形状が円形の場合には、正六角形に近い断面形状を有する柱状半導体１３０を形成することができる。開口部１５０ａの形状がオーバル形状の場合には、扁平形状に近い断面形状を有する柱状半導体１３０を形成することができる。
【0048】
３－４．柱状半導体形成工程
次に、図８に示すように、柱状半導体１３０を形成する。まず、マスク１５０の開口部１５０ａの下に露出しているｎ型半導体層１１２を起点にして、六角柱形状の柱状ｎ型半導体１３１を選択的に成長させる。そのために、公知の選択成長の技術を用いればよい。このように半導体層を選択成長させる場合に、ｍ面がファセットとして表出しやすい。
次に、図８に示すように、柱状半導体１３０を形成する。まず、マスク１５０の開口部１５０ａの下に露出しているｎ型半導体層１１２を起点にして、六角柱形状の柱状ｎ型半導体１３１を選択的に成長させる。そのために、公知の選択成長の技術を用いればよい。このように半導体層を選択成長させる場合に、ｍ面がファセットとして表出しやすい。
【0049】
前述したように、マスク１５０の開口部１５０ａが円形形状であるため、断面が正六角形に近い六角柱形状の柱状ｎ型半導体１３１が成長する。
【0050】
次に、柱状ｎ型半導体１３１の周囲に活性層１３２を形成する。活性層１３２は、断面が正六角形に近い形状の柱状ｎ型半導体１３１の側面に形成される。また、活性層１３２が柱状ｎ型半導体１３１の頂部にも形成される。このようにして、柱状半導体１３０が形成される。
【0051】
３－５．埋め込み層形成工程
次に、図９に示すように、柱状半導体１３０と柱状半導体１３０との隙間を埋め込み層１４０で埋める。
次に、図９に示すように、柱状半導体１３０と柱状半導体１３０との隙間を埋め込み層１４０で埋める。
【0052】
３－６．電極形成工程
次に、図１０に示すように、埋め込み層１４０の上にアノード電極Ｐ１を形成する。
次に、図１０に示すように、埋め込み層１４０の上にアノード電極Ｐ１を形成する。
【0053】
３－７．リッジ形成工程
次に、図１１に示すように、埋め込み層１４０表面の所定領域を導電性基板１１１またはｎ型半導体層１１２が露出するまでエッチングし、リッジ構造を形成する。ここではリッジはストライプ状であり、まだ個々の素子ごとには分離させない。
３－８．マスク除去工程
次に、図１２に示すように、エッチングによってマスク１５０を除去し、その除去された領域をそのまま残すことで空隙層１２０を形成する。エッチングはドライエッチングでもウェットエッチングでもよい。ドライエッチングの場合、エッチングガスはたとえばフッ素系ガスを用いる。ウェットエッチングの場合、エッチング溶液はたとえばフッ酸を用いる。
次に、図１１に示すように、埋め込み層１４０表面の所定領域を導電性基板１１１またはｎ型半導体層１１２が露出するまでエッチングし、リッジ構造を形成する。ここではリッジはストライプ状であり、まだ個々の素子ごとには分離させない。
３－８．マスク除去工程
次に、図１２に示すように、エッチングによってマスク１５０を除去し、その除去された領域をそのまま残すことで空隙層１２０を形成する。エッチングはドライエッチングでもウェットエッチングでもよい。ドライエッチングの場合、エッチングガスはたとえばフッ素系ガスを用いる。ウェットエッチングの場合、エッチング溶液はたとえばフッ酸を用いる。
【0054】
マスク１５０は完全には除去しきれなくともよく、たとえばマスク１５０全体の体積に対して１０％以下の残渣が残ってもよい。
【0055】
導電性基板１１１がｃ面ＧａＮ基板である場合、空隙層１２０下面１２０ａであるｎ型半導体層１１２の表面は＋ｃ面（（０００１）面）となり、空隙層１２０上面１２０ｂである埋め込み層１４０の裏面は－ｃ面（（０００－１）面）となる。つまり、空隙層１２０の下面１２０ａと上面１２０ｂとでＧａＮの極性が異なる。また、ＧａＮ基板がｃ面以外の面方位であっても、空隙層１２０の下面１２０ａと上面１２０ｂとで極性が異なる場合がある。このように空隙層１２０の下面１２０ａと上面１２０ｂとで極性が異なる場合、エッチングの異方性によって空隙層１２０の下面１２０ａよりも上面１２０ｂの方がエッチングが進み、空隙層１２０の上面１２０ｂは下面１２０ａよりも表面粗さ（たとえばＲａやＲｚ）が大きくなる場合がある。この場合、エッチング条件を調整することにより、空隙層１２０の上面１２０ｂと下面１２０ａの表面粗さを同じにすることが可能である。
【0056】
上記のように、マスク１５０をエッチングする際、空隙層１２０の上面１２０ｂである埋め込み層１４０裏面や、空隙層１２０の下面１２０ａであるｎ型半導体層１１２表面も多少エッチングされる場合がある。そのため、空隙層１２０の厚さは、マスク１５０の厚さ以上となる。
【0057】
３－９．絶縁膜形成工程
次に、リッジ側面および底面に連続して絶縁膜１６０を形成する。
次に、リッジ側面および底面に連続して絶縁膜１６０を形成する。
【0058】
３－１０．パッド電極形成工程
次に、アノード電極Ｐ１上および絶縁膜１６０上に連続してパッド電極ＰＡＤを形成する。
次に、アノード電極Ｐ１上および絶縁膜１６０上に連続してパッド電極ＰＡＤを形成する。
【0059】
３－１１．カソード電極形成工程
次に、基板１１０裏面を研磨し、基板１１０裏面にカソード電極Ｎ１を形成する。
次に、基板１１０裏面を研磨し、基板１１０裏面にカソード電極Ｎ１を形成する。
【0060】
３－１２．端面形成工程
次に、エッチングまたはレーザースクライブとブレーキングによってリッジを個々の素子ごとに分離し、リッジの端面を露出させる。そして、一方の端面に全反射膜、他方の端面に半反射膜を形成する。次に、個々のチップに分離し、図１、２に示す第１の実施形態の半導体発光素子１００が製造される。
次に、エッチングまたはレーザースクライブとブレーキングによってリッジを個々の素子ごとに分離し、リッジの端面を露出させる。そして、一方の端面に全反射膜、他方の端面に半反射膜を形成する。次に、個々のチップに分離し、図１、２に示す第１の実施形態の半導体発光素子１００が製造される。
【0061】
４．第１の実施形態の効果
第１の実施形態では、柱状半導体１３０の選択成長に用いるマスク１５０を除去して空隙層１２０を形成している。空隙層１２０はマスク１５０よりも屈折率が低いので、埋め込み層１４０との屈折率差が大きくなる。その結果、埋め込み層１４０と空隙層１２０との界面での反射率を高くすることができ、基板１１０垂直方向における光の閉じ込め効率を向上させることができ、レーザーの特性を向上させることができる。また、空隙層１２０は空気であるためマスク１５０の材料であるＳｉＯ2 よりも絶縁性が高く、面内において均質である。そのため、埋め込み層１４０とｎ型半導体層１１２との間の電流リークを抑制することができる。
第１の実施形態では、柱状半導体１３０の選択成長に用いるマスク１５０を除去して空隙層１２０を形成している。空隙層１２０はマスク１５０よりも屈折率が低いので、埋め込み層１４０との屈折率差が大きくなる。その結果、埋め込み層１４０と空隙層１２０との界面での反射率を高くすることができ、基板１１０垂直方向における光の閉じ込め効率を向上させることができ、レーザーの特性を向上させることができる。また、空隙層１２０は空気であるためマスク１５０の材料であるＳｉＯ2 よりも絶縁性が高く、面内において均質である。そのため、埋め込み層１４０とｎ型半導体層１１２との間の電流リークを抑制することができる。
【0062】
５．変形例
５－１．半導体発光素子の素子構造
第１の実施形態では、基板１１０の裏面にカソード電極Ｎ１を設けて基板１１０主面に垂直に導通を取る縦型の構造としているが、アノード電極Ｐ１と同じ側にカソード電極Ｎ１を設ける素子構造としてもよい。その場合、埋め込み層１４０上面側からエッチングしてｎ型半導体層１１２または導電性基板１１１を露出させ、その露出したｎ型半導体層１１２または導電性基板１１１の上にカソード電極Ｎ１を形成すればよい。
５－１．半導体発光素子の素子構造
第１の実施形態では、基板１１０の裏面にカソード電極Ｎ１を設けて基板１１０主面に垂直に導通を取る縦型の構造としているが、アノード電極Ｐ１と同じ側にカソード電極Ｎ１を設ける素子構造としてもよい。その場合、埋め込み層１４０上面側からエッチングしてｎ型半導体層１１２または導電性基板１１１を露出させ、その露出したｎ型半導体層１１２または導電性基板１１１の上にカソード電極Ｎ１を形成すればよい。
【0063】
５－２．トンネルジャンクション構造
第１の実施形態では、埋め込み層１４０をｐ型としているが、トンネルジャンクション構造を用いることにより、埋め込み層１４０をｎ型とすることができる。これにより導電性を向上させ、光吸収を低減させることができ、発光効率の向上を図ることができる。
第１の実施形態では、埋め込み層１４０をｐ型としているが、トンネルジャンクション構造を用いることにより、埋め込み層１４０をｎ型とすることができる。これにより導電性を向上させ、光吸収を低減させることができ、発光効率の向上を図ることができる。
【0064】
具体的には、図１３のように、柱状半導体１３０に、筒状ｐ型半導体１３３と、トンネル接合層１３４とをさらに加える。
【0065】
筒状ｐ型半導体１３３は、六角筒形状を備える活性層１３２の外周に沿って形成されている。そのため、筒状ｐ型半導体１３３は、六角筒形状を備える。筒状ｐ型半導体１３３は、活性層１３２と直接に接触するが、柱状ｎ型半導体１３１と直接には接触しなくともよい。筒状ｐ型半導体１３３は、例えば、ｐ型ＧａＮ層である。活性層１３２と筒状ｐ型半導体１３３の間に電子障壁層を設けてもよい。電子障壁層は、筒状ｐ型半導体１３３よりもバンドギャップの大きなｐ型半導体である。たとえばｐ－ＡｌＧａＩｎＮである。電子障壁層を設けることにより電子を効率的に活性層１３２に注入することができ、発光効率を向上させることができる。
【0066】
トンネル接合層１３４は、筒状ｐ型半導体１３３の外周に沿って形成されている。そのため、トンネル接合層１３４は、六角筒形状を備える。トンネル接合層１３４は、ｐ＋層１３５と、ｎ＋層１３６と、を有する。ｐ＋層１３５は、筒状ｐ型半導体１３３とｎ＋層１３６との間の位置にある。ｐ＋層１３５は、高いｐ型不純物濃度を有する層であり、例えばｐ－ＧａＮである。ｐ＋層１３５のＭｇ濃度は、例えば、２×１０20ｃｍ-3である。ｎ＋層１３６は、高いｎ型不純物濃度を有する層であり、例えばｎ－ＧａＮである。ｎ＋層２７２のＳｉ濃度は、例えば、４×１０20ｃｍ-3である。トンネル接合層１３４を設けることにより、埋め込み層１４０をｎ型とした場合でも導通を取ることができるようにしている。
【0067】
なお、筒状ｐ型半導体１３３およびトンネル接合層１３４のいずれも、その基板１１０側端部はｎ型半導体層１１２に接しておらず、空隙層１２０によって隔てられている。
【0068】
図１４は、図１３のIV-IV 断面を示す断面図である。図１４は、柱状半導体１３０における基板１１０の板面に平行な断面を示している。図１４に示すように、柱状半導体１３０における軸方向に垂直な断面の形状は、正六角形である。そして、六角柱形状の柱状半導体１３０の内側から、柱状ｎ型半導体１３１と、活性層１３２と、筒状ｐ型半導体１３３と、トンネル接合層１３４が同心六角形状に配置されている。
【0069】
（第２の実施形態）
１．半導体発光素子
図１５は、第２の実施形態の半導体発光素子２００の断面を示した図である。図１５のように、半導体発光素子１００は、面発光レーザーである。発振波長はたとえば４３０ｎｍである。また、図１５に示すように、半導体発光素子１００は、基板１１０と、柱状半導体１３０と、埋め込み層１４０と、第１ＤＢＲ層２２０と、第２ＤＢＲ層２２１と、カソード電極Ｎ１と、アノード電極Ｐ２と、を有する。第１の実施形態と同一の構成については同一の符号としており、説明は省略する。
１．半導体発光素子
図１５は、第２の実施形態の半導体発光素子２００の断面を示した図である。図１５のように、半導体発光素子１００は、面発光レーザーである。発振波長はたとえば４３０ｎｍである。また、図１５に示すように、半導体発光素子１００は、基板１１０と、柱状半導体１３０と、埋め込み層１４０と、第１ＤＢＲ層２２０と、第２ＤＢＲ層２２１と、カソード電極Ｎ１と、アノード電極Ｐ２と、を有する。第１の実施形態と同一の構成については同一の符号としており、説明は省略する。
【0070】
第１ＤＢＲ層２２０は、第１の実施形態の空隙層１２０に替えて設けられた層である。第１ＤＢＲ層２２０は、空隙層１２０と同様に、基板１１０と埋め込み層１４０との間であって、柱状半導体１３０の存在する領域を除いて連続的に存在している。
【0071】
第１ＤＢＲ層２２０は、図１６に示すように、空隙層２２０Ａと半導体層２２０Ｂとを所定の厚さで交互に繰り返し積層させた構造である。空隙層２２０Ａは、第１の実施形態における空隙層１２０と同様に、マスクを除去することにより生じた空間であり、空気により満たされた空間である。半導体層２２０Ｂは、たとえばｎ－ＧａＮやｎ－ＡｌＧａＮであり、スパッタ、ＣＶＤや蒸着により形成された層である。半導体層２２０Ｂはノンドープでもよいし、ｎ型でもよい。第１ＤＢＲ層２２０の空隙層２２０Ａおよび半導体層２２０Ｂの厚さは、第１ＤＢＲ層２２０が全反射膜として機能するように設定されている。たとえば、半導体発光素子２００の発振波長に対して反射率が９０％以上となるように設定されている。第１ＤＢＲ層２２０の最上層は空隙層２２０Ａとすることが好ましい。また、第１ＤＢＲ層２２０の最下層は、空隙層２２０Ａとすることが好ましい。
【0072】
第１ＤＢＲ層２２０では、空隙層２２０Ａを用いているため半導体層２２０Ｂとの屈折率差が大きくなる。そのため、少ない積層数で反射率を向上させることができ、製造が容易となる。また、導電性基板１１１とｎ型半導体層１１２との間や、基板１１０とカソード電極Ｎ１との間にＤＢＲ層を設ける場合に比べて、より高い光閉じ込め効果を得られる。
【0073】
第２ＤＢＲ層２２１は、埋め込み層１４０上に設けられた層である。第２ＤＢＲ層２１１は、２つの屈折率の異なるｐ型半導体層を所定の厚さで交互に繰り返し積層させた構造である。たとえば、ＧａＮとＡｌＧａＮを交互に繰り返し積層させた構造や、ＧａＮとＩＮＧａＮを交互に繰り返し積層させた構造である。第２ＤＢＲ層２１１の各層の厚さは、第２ＤＢＲ層２１１が半反射膜として機能するように設定されている。たとえば、半導体発光素子２００の発振波長に対して反射率が１０～３０％となるように設定されている。
【0074】
半導体発光素子２００では、第１ＤＢＲ層２２０と第２ＤＢＲ層２１１によって共振器を構成しており、基板１１０に垂直な方向であってアノード電極Ｐ２側から光を取り出す構成の面発光レーザーとなっている。
【0075】
アノード電極Ｐ２は、第２ＤＢＲ層２１１上であって端部の領域に環状に設けられている。このようなパターンとすることで、アノード電極Ｐ２による光の吸収を抑制し、光取り出しを阻害しないようにしている。
【0076】
２．半導体発光素子の製造方法
２－１．基板準備工程
まず、成長基板１１１を準備する。そして、成長基板１１１の上に、ＭＯＣＶＤ法によってｎ型半導体層１１２を順に積層する。以下、半導体層の形成にはいずれもＭＯＣＶＤ法を用いている。
２－１．基板準備工程
まず、成長基板１１１を準備する。そして、成長基板１１１の上に、ＭＯＣＶＤ法によってｎ型半導体層１１２を順に積層する。以下、半導体層の形成にはいずれもＭＯＣＶＤ法を用いている。
【0077】
２－２．マスク形成工程
次に、図１７に示すように、ｎ型半導体層１１２の上にマスク２５０を形成し、マスク２５０にｎ型半導体層１１２を露出させる複数の開口部２５０ａを形成する。マスク２５０は、たとえばスパッタやＣＶＤによって形成する。マスク２５０のパターニングは、たとえばナノインプリントを用いる。開口部２５０ａの直径は、たとえば１００～５００ｎｍである。マスク２５０の材料は、ＳｉＯ2 である。他にも、表面での半導体の成長を阻害する材料であれば任意の材料を用いてよく、例えば、ＳｉＮx 、Ａｌ2 Ｏ3 が挙げられる。
次に、図１７に示すように、ｎ型半導体層１１２の上にマスク２５０を形成し、マスク２５０にｎ型半導体層１１２を露出させる複数の開口部２５０ａを形成する。マスク２５０は、たとえばスパッタやＣＶＤによって形成する。マスク２５０のパターニングは、たとえばナノインプリントを用いる。開口部２５０ａの直径は、たとえば１００～５００ｎｍである。マスク２５０の材料は、ＳｉＯ2 である。他にも、表面での半導体の成長を阻害する材料であれば任意の材料を用いてよく、例えば、ＳｉＮx 、Ａｌ2 Ｏ3 が挙げられる。
【0078】
２－３．半導体層形成工程
次に、図１８に示すように、マスク２５０上に半導体層２２０Ｂを形成し、半導体層２２０Ｂに開口部２２０Ｂａを形成する。この開口部２２０Ｂａは、開口部２５０ａ上に同一のパターンで形成する。半導体層２２０Ｂは、たとえばスパッタや蒸着によって形成する。半導体層２２０Ｂの材料は、たとえばｎ－ＧａＮである。半導体層２２０Ｂのパターニングは、たとえばナノインプリントを用いる。
次に、図１８に示すように、マスク２５０上に半導体層２２０Ｂを形成し、半導体層２２０Ｂに開口部２２０Ｂａを形成する。この開口部２２０Ｂａは、開口部２５０ａ上に同一のパターンで形成する。半導体層２２０Ｂは、たとえばスパッタや蒸着によって形成する。半導体層２２０Ｂの材料は、たとえばｎ－ＧａＮである。半導体層２２０Ｂのパターニングは、たとえばナノインプリントを用いる。
【0079】
２－６．積層体形成工程
図１９に示すように、開口部２５０ａを有したマスク２５０と、開口部２２０Ｂａを有した半導体層２２０Ｂを繰り返し積層させ、開口部２５２ａを有した積層体２５２を形成する。
図１９に示すように、開口部２５０ａを有したマスク２５０と、開口部２２０Ｂａを有した半導体層２２０Ｂを繰り返し積層させ、開口部２５２ａを有した積層体２５２を形成する。
【0080】
２－７．柱状半導体形成工程
次に、図２０に示すように、柱状半導体１３０を形成する。まず、積層体２５２の開口部２５２ａの下に露出しているｎ型半導体層１１２を起点にして、六角柱形状の柱状ｎ型半導体１３１を選択的に成長させる。積層体２５２の開口部２５２ａが円形形状であるため、断面が正六角形に近い六角柱形状の柱状ｎ型半導体１３１が成長する。
次に、図２０に示すように、柱状半導体１３０を形成する。まず、積層体２５２の開口部２５２ａの下に露出しているｎ型半導体層１１２を起点にして、六角柱形状の柱状ｎ型半導体１３１を選択的に成長させる。積層体２５２の開口部２５２ａが円形形状であるため、断面が正六角形に近い六角柱形状の柱状ｎ型半導体１３１が成長する。
【0081】
次に、柱状ｎ型半導体１３１の周囲に活性層１３２を形成する。活性層１３２は、断面が正六角形に近い形状の柱状ｎ型半導体１３１の側面に形成される。また、活性層１３２が柱状ｎ型半導体１３１の頂部にも形成される。このようにして、柱状半導体１３０が形成される。
【0082】
２－８．埋め込み層形成工程
次に、図２１に示すように、柱状半導体１３０と柱状半導体１３０との隙間を埋め込み層１４０で埋める。
次に、図２１に示すように、柱状半導体１３０と柱状半導体１３０との隙間を埋め込み層１４０で埋める。
【0083】
２－９．第２ＤＢＲ層形成工程
次に、図２２に示すように、埋め込み層１４０上に、屈折率の異なる２種のｐ型III 族窒化物半導体を繰り返し積層し、第２ＤＢＲ層２１１を形成する。
次に、図２２に示すように、埋め込み層１４０上に、屈折率の異なる２種のｐ型III 族窒化物半導体を繰り返し積層し、第２ＤＢＲ層２１１を形成する。
【0084】
２－９．電極形成工程
次に、第２ＤＢＲ層２１１上に所定のパターンのアノード電極Ｐ２を形成する。
次に、第２ＤＢＲ層２１１上に所定のパターンのアノード電極Ｐ２を形成する。
【0085】
２－１０．素子分離溝形成工程
次に、第２ＤＢＲ２１１表面の所定領域を導電性基板１１１が露出するまでエッチングし、素子分離溝を形成する。なお、素子分離溝は図示しない。
次に、第２ＤＢＲ２１１表面の所定領域を導電性基板１１１が露出するまでエッチングし、素子分離溝を形成する。なお、素子分離溝は図示しない。
【0086】
２－１１．マスク除去工程
次に、図２３に示すように、エッチングによってマスク２５０を除去し、その除去された領域をそのまま残すことで空隙層２２０Ａを形成する。これにより、空隙層２２０Ａと半導体層２２０Ｂとが交互に繰り返し積層された第１ＤＢＲ層２２０を形成する。エッチングはドライエッチングでもウェットエッチングでもよい。ドライエッチングの場合、エッチングガスはたとえばフッ素系ガスを用いる。ウェットエッチングの場合、エッチング溶液はたとえばフッ酸を用いる。
次に、図２３に示すように、エッチングによってマスク２５０を除去し、その除去された領域をそのまま残すことで空隙層２２０Ａを形成する。これにより、空隙層２２０Ａと半導体層２２０Ｂとが交互に繰り返し積層された第１ＤＢＲ層２２０を形成する。エッチングはドライエッチングでもウェットエッチングでもよい。ドライエッチングの場合、エッチングガスはたとえばフッ素系ガスを用いる。ウェットエッチングの場合、エッチング溶液はたとえばフッ酸を用いる。
【0087】
２－１２．絶縁膜形成工程
次に、素子分離溝の側面および底面に絶縁膜を形成する。
次に、素子分離溝の側面および底面に絶縁膜を形成する。
【0088】
２－１３．カソード電極形成工程
次に、基板１１０裏面を研磨し、基板１１０裏面にカソード電極Ｎ１を形成する。次に、個々のチップに分離し、図１５に示す第２の実施形態の半導体発光素子２００が製造される。
次に、基板１１０裏面を研磨し、基板１１０裏面にカソード電極Ｎ１を形成する。次に、個々のチップに分離し、図１５に示す第２の実施形態の半導体発光素子２００が製造される。
【0089】
３．第２の実施形態の効果
第２の実施形態では、第１ＤＢＲ層２２０が空隙層２２０Ａと半導体層２２０Ｂを交互に繰り返し積層させた構造である。この空隙層２２０Ａはマスク２５０よりも屈折率が低いので、半導体層２２０Ｂとの屈折率差が大きくなる。その結果、第１ＤＢＲ層２２０の反射率を向上させることができ、積層数も少なくすることができる。よって、基板１１０垂直方向における光の閉じ込め効率を向上させることができ、レーザーの特性を向上させることができる。
第２の実施形態では、第１ＤＢＲ層２２０が空隙層２２０Ａと半導体層２２０Ｂを交互に繰り返し積層させた構造である。この空隙層２２０Ａはマスク２５０よりも屈折率が低いので、半導体層２２０Ｂとの屈折率差が大きくなる。その結果、第１ＤＢＲ層２２０の反射率を向上させることができ、積層数も少なくすることができる。よって、基板１１０垂直方向における光の閉じ込め効率を向上させることができ、レーザーの特性を向上させることができる。
【0090】
４．変形例
第１の実施形態において述べた各種変形例は、第２の実施形態においても適用可能である。
第１の実施形態において述べた各種変形例は、第２の実施形態においても適用可能である。
【産業上の利用可能性】
【0091】
本開示の発光素子は、レーザーダイオードとして利用できる。
【符号の説明】
【0092】
１００、２００…半導体発光素子
１１０…基板
１１１…導電性基板
１１２…ｎ型半導体層
１２０…空隙層
１３０…柱状半導体
１３１…柱状ｎ型半導体
１３２…活性層
１３３…筒状ｐ型半導体
１３４…トンネル接合層
１４０…埋込層
１５０…マスク
２２０…第１ＤＢＲ層
２２１…第２ＤＢＲ層
Ｎ１、Ｎ２…カソード電極
Ｐ１、Ｐ２…アノード電極
１１０…基板
１１１…導電性基板
１１２…ｎ型半導体層
１２０…空隙層
１３０…柱状半導体
１３１…柱状ｎ型半導体
１３２…活性層
１３３…筒状ｐ型半導体
１３４…トンネル接合層
１４０…埋込層
１５０…マスク
２２０…第１ＤＢＲ層
２２１…第２ＤＢＲ層
Ｎ１、Ｎ２…カソード電極
Ｐ１、Ｐ２…アノード電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】