知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022184312
(43)【公開日】2022-12-13
(54)【発明の名称】赤外ＬＥＤ素子及びその製造方法
(51)【国際特許分類】
H01L 33/02 20100101AFI20221206BHJP
H01L 33/38 20100101ALI20221206BHJP
【ＦＩ】
H01L33/02
H01L33/38
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2021092084
(22)【出願日】2021-06-01
(71)【出願人】
【識別番号】000102212
【氏名又は名称】ウシオ電機株式会社
(74)【代理人】
【識別番号】110000729
【氏名又は名称】特許業務法人 ユニアス国際特許事務所
(72)【発明者】
【氏名】飯塚 和幸
【テーマコード（参考）】
5F241
【Ｆターム（参考）】
5F241AA03
5F241CA04
5F241CA05
5F241CA34
5F241CA38
5F241CA39
5F241CA65
5F241CA92
5F241CA93
5F241CB13
5F241CB15
(57)【要約】
【課題】発光波長が１０００ｎｍ以上の赤外ＬＥＤ素子であって、内部電極と上部電極の位置合わせを精度良く行うことを可能にする。
【解決手段】赤外ＬＥＤ素子は、導電性の支持基板と、支持基板の上層に形成された絶縁層と、絶縁層の上層に形成された第一半導体層、活性層、及び活性層の上層に形成され第一半導体層とは異なる導電型の第二半導体層とを含む半導体積層体と、半導体積層体の上層に形成された上部電極と、支持基板の主面に平行な方向に分散した複数の位置で絶縁層を貫通して第一半導体層と支持基板とを電気的に接続する内部電極とを備える。活性層の膜厚Ｔ［ｎｍ］と、赤外ＬＥＤ素子のピーク発光波長λ［ｎｍ］とが、下記（１）式の関係を満たす。
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
（ただし、λは、１５５０ ≦ λ ≦１８００ である。）
【選択図】図１２
【解決手段】赤外ＬＥＤ素子は、導電性の支持基板と、支持基板の上層に形成された絶縁層と、絶縁層の上層に形成された第一半導体層、活性層、及び活性層の上層に形成され第一半導体層とは異なる導電型の第二半導体層とを含む半導体積層体と、半導体積層体の上層に形成された上部電極と、支持基板の主面に平行な方向に分散した複数の位置で絶縁層を貫通して第一半導体層と支持基板とを電気的に接続する内部電極とを備える。活性層の膜厚Ｔ［ｎｍ］と、赤外ＬＥＤ素子のピーク発光波長λ［ｎｍ］とが、下記（１）式の関係を満たす。
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
（ただし、λは、１５５０ ≦ λ ≦１８００ である。）
【選択図】図１２
【特許請求の範囲】
【請求項1】
赤外ＬＥＤ素子であって、
導電性の支持基板と、
前記支持基板の上層に形成された絶縁層と、
前記絶縁層の上層に形成された、ｐ型又はｎ型の第一半導体層と、前記第一半導体層の上層に形成された活性層と、前記活性層の上層に形成され前記第一半導体層とは異なる導電型の第二半導体層とを含む半導体積層体と、
前記半導体積層体の上層に形成された上部電極と、
前記支持基板の主面に平行な方向に分散した複数の位置で前記絶縁層を貫通して前記第一半導体層と前記支持基板とを電気的に接続する内部電極とを備え、
前記活性層の膜厚Ｔ［ｎｍ］と、前記赤外ＬＥＤ素子のピーク発光波長λ［ｎｍ］とが、下記（１）式の関係を満たすことを特徴とする、赤外ＬＥＤ素子。
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
（ただし、λは、１５５０ ≦ λ ≦１８００ である。）
導電性の支持基板と、
前記支持基板の上層に形成された絶縁層と、
前記絶縁層の上層に形成された、ｐ型又はｎ型の第一半導体層と、前記第一半導体層の上層に形成された活性層と、前記活性層の上層に形成され前記第一半導体層とは異なる導電型の第二半導体層とを含む半導体積層体と、
前記半導体積層体の上層に形成された上部電極と、
前記支持基板の主面に平行な方向に分散した複数の位置で前記絶縁層を貫通して前記第一半導体層と前記支持基板とを電気的に接続する内部電極とを備え、
前記活性層の膜厚Ｔ［ｎｍ］と、前記赤外ＬＥＤ素子のピーク発光波長λ［ｎｍ］とが、下記（１）式の関係を満たすことを特徴とする、赤外ＬＥＤ素子。
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
（ただし、λは、１５５０ ≦ λ ≦１８００ である。）
【請求項2】
前記上部電極は、前記支持基板の前記主面に直交する方向に関して、前記内部電極と対向しない位置に配置されていることを特徴とする、請求項１に記載の赤外ＬＥＤ素子。
【請求項3】
前記支持基板の前記主面に直交する方向から見て、前記内部電極に最も近い位置の前記上部電極と、前記内部電極との離間距離のばらつきが１０μｍ以下であることを特徴とする、請求項１又は２に記載の赤外ＬＥＤ素子。
【請求項4】
前記第二半導体層は、ＩｎＰであり、
前記活性層は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、及びＩｎＧａＡｓからなる群に属する一以上の材料を含んでなることを特徴とする、請求項１又は２に記載の赤外ＬＥＤ素子。
前記活性層は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、及びＩｎＧａＡｓからなる群に属する一以上の材料を含んでなることを特徴とする、請求項１又は２に記載の赤外ＬＥＤ素子。
【請求項5】
前記ピーク発光波長λが、１０００ ≦ λ ＜１５５０ であり、
前記活性層の膜厚Ｔが、１０００ｎｍ以下であることを特徴とする、請求項１又は２に記載の赤外ＬＥＤ素子。
前記活性層の膜厚Ｔが、１０００ｎｍ以下であることを特徴とする、請求項１又は２に記載の赤外ＬＥＤ素子。
【請求項6】
請求項１又は２に記載の赤外ＬＥＤ素子の製造方法であって、
成長基板を準備する工程（ａ）と、
前記成長基板の上層に前記第二半導体層を形成する工程（ｂ）と、
前記第二半導体層の上層に、ピーク発光波長がλ［ｎｍ］となる材料からなる前記活性層を、前記（１）式を満たす膜厚Ｔ［ｎｍ］で形成する工程（ｃ）と、
前記活性層の上層に前記第一半導体層及び前記絶縁層を形成する工程（ｄ）と、
前記絶縁層の内部に前記内部電極を形成する工程（ｅ）と、
前記絶縁層の上層に前記支持基板を貼り合わせる工程（ｆ）と、
前記成長基板を剥離して前記第二半導体層を露出させる工程（ｇ）と、
前記第二半導体層の上層にフォトレジストを形成した後、前記上部電極の形状に応じてパターニングされたフォトマスクを、前記内部電極の位置に基づいてイメージセンサを用いて位置合わせをして配置する工程（ｈ）と、
前記フォトマスクを介して露光した後、前記上部電極の材料膜を成膜する工程（ｉ）と、
前記フォトレジストを除去する工程（ｊ）とを有することを特徴とする、赤外ＬＥＤ素子の製造方法。
成長基板を準備する工程（ａ）と、
前記成長基板の上層に前記第二半導体層を形成する工程（ｂ）と、
前記第二半導体層の上層に、ピーク発光波長がλ［ｎｍ］となる材料からなる前記活性層を、前記（１）式を満たす膜厚Ｔ［ｎｍ］で形成する工程（ｃ）と、
前記活性層の上層に前記第一半導体層及び前記絶縁層を形成する工程（ｄ）と、
前記絶縁層の内部に前記内部電極を形成する工程（ｅ）と、
前記絶縁層の上層に前記支持基板を貼り合わせる工程（ｆ）と、
前記成長基板を剥離して前記第二半導体層を露出させる工程（ｇ）と、
前記第二半導体層の上層にフォトレジストを形成した後、前記上部電極の形状に応じてパターニングされたフォトマスクを、前記内部電極の位置に基づいてイメージセンサを用いて位置合わせをして配置する工程（ｈ）と、
前記フォトマスクを介して露光した後、前記上部電極の材料膜を成膜する工程（ｉ）と、
前記フォトレジストを除去する工程（ｊ）とを有することを特徴とする、赤外ＬＥＤ素子の製造方法。
【請求項7】
前記工程（ｂ）は、ＩｎＰからなる膜を成膜する工程であり、
前記工程（ｃ）は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、及びＩｎＧａＡｓからなる群に属する一以上の材料を含んでなる膜を成膜する工程であることを特徴とする、請求項６に記載の赤外ＬＥＤ素子の製造方法。
前記工程（ｃ）は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、及びＩｎＧａＡｓからなる群に属する一以上の材料を含んでなる膜を成膜する工程であることを特徴とする、請求項６に記載の赤外ＬＥＤ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、赤外ＬＥＤ素子に関し、特に発光波長が１０００ｎｍ以上の赤外ＬＥＤ素子に関する。また、本発明は、このような赤外ＬＥＤ素子の製造方法に関する。
【背景技術】
【0002】
近年、波長１０００ｎｍ以上の赤外領域を発光波長とする半導体発光素子は、防犯・監視カメラ、ガス検知器、医療用のセンサや産業機器等の用途で幅広く用いられている。
【0003】
発光波長が１０００ｎｍ以上の半導体発光素子は、これまで以下の手順で製造されるのが一般的であった（下記、特許文献１参照）。すなわち、成長基板としてのＩｎＰ基板上に、ＩｎＰ基板に格子整合する、第一導電型の半導体層、活性層（「発光層」と称されることもある。）、及び第二導電型の半導体層を順次エピタキシャル成長させる。その後、半導体ウエハ上に電流注入のための電極を形成し、チップ状に切断して製造される。
【0004】
従来、発光波長が１０００ｎｍ以上の半導体発光素子としては、半導体レーザ素子の開発が先行して進められてきた経緯がある。一方で、ＬＥＤ素子については、その用途があまりなかったこともあり、レーザ素子よりは開発が進んでいなかった。
【0005】
しかしながら、近年、アプリケーションの広がりを受け、赤外ＬＥＤ素子についても光出力の向上が求められるようになってきている。ＩｎＰ基板は、可視光領域で用いられるＧａＡｓ基板と同様に、屈折率が３以上と高い値を示す。このため、ＩｎＰ基板を通じて光を取り出そうとすると、空気との界面における屈折率差に起因した全反射が生じ、光取り出し効率が低く制限されてしまう。更に、ＩｎＰ基板は熱抵抗が大きいため、大電流駆動において光出力が飽和状態になりやすい。このような事情から、特許文献１に開示されている構造は、高い光出力を得るＬＥＤ素子を実現するには不向きであった。
【0006】
特許文献１に開示された構造よりも高い光出力を得る方法として、例えば、特許文献２に開示された構造の採用が考えられる。すなわち、高い放熱性を示す導電性の支持基板に、エピタキシャル層が形成された成長基板を貼り合わせた後、成長基板を除去することで実現した構造が有効であると考えられる。ただし、特許文献２に記載された発光素子は、ターゲットとしている波長が、１０００ｎｍよりも低い。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開平４－２８２８７５号公報
【特許文献2】特開２０１２－１２９３５７号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
ＬＥＤ素子の発光効率を高めるためには、活性層内を流れる電流を、基板の面方向に拡げることが重要である。なぜなら、活性層内の特定の箇所に電流が集中すると、活性層内において、電流が集中する箇所と他の箇所とで輝度にばらつきが生じ、光取り出し面全体から取り出される光量が低下するためである。また、別の問題として、電流が集中する箇所の温度が高くなり過ぎることで、素子の劣化が進みやすくなる。
【0009】
活性層内を流れる電流を基板の面方向に拡散するためには、製造時において電極の形成位置を精度良く調整することが重要である。本明細書では、活性層よりも上層に一方の電極を、活性層よりも下層に他方の電極をそれぞれ配置して、活性層内において基板の面に直交する方向に電流を流すことで発光させるＬＥＤ素子のことを、「縦型素子」と呼ぶ。このような縦型素子において、前記一方の電極と前記他方の電極とが基板の面に直交する方向に関して相互に対向する位置関係にある場合、両電極間に電圧が印加されると、活性層内のうち、両電極が対向する領域内に電流が集中して流れやすくなる。このような現象を回避するためには、前記一方の電極と前記他方の電極とは、なるべく基板の面に直交する方向に対向しないように、配置するのが好ましい。
【0010】
このような縦型素子を製造するに際しては、活性層を含む半導体積層体と前記一方の電極とが既に形成された状態のウェハに対して、位置合わせを行った状態で前記他方の電極を形成する工程が行われる。具体的には、以下の手順で行われる。
【0011】
まず、半導体積層体の下層に形成された前記一方の電極（以下、「内部電極」と称する。）の位置を、ウェハの上方から半導体積層体を透過して検出し、この検出された位置に基づいて、前記他方の電極（以下、「上部電極」と称する。）の形成予定位置を画定する。そして、フォトリソグラフィ法を用いて、画定した位置に上部電極を形成する。
【0012】
しかし、上述した方法によって内部電極の形成位置を検出するに際し、対象となる発光素子の発光波長が１０００ｎｍ以上である場合には、以下の課題が顕在化する。
【0013】
発光素子は、光を発する活性層を備えている。この活性層は、発光波長よりも高エネルギーの波長、つまり発光波長よりも短波長の光の多くを吸収する。したがって、発光波長が１０００ｎｍ以上の赤外ＬＥＤ素子を製造するに際し、可視光を用いて人間の目によって内部電極の位置を検出する方法を採用することはできない。また、世の中で多く使われている画像認識デバイスであるＳｉ系材料からなるＣＣＤセンサやＣＭＯＳセンサを用いた場合でも、波長１０００ｎｍ以上の光を認識することは難しい。つまり、１０００ｎｍ以上の波長域に連続的な発光スペクトルを示す光源（例えばハロゲンランプ）を用いて発光素子に対して光を照射しても、ＣＣＤセンサやＣＭＯＳセンサでは反射光を認識できず、内部電極の形成位置が検出できない。
【0014】
近年では、波長２０００ｎｍ近辺の長波長の赤外光についても受光が可能なＩｎＧａＡｓ系のイメージセンサが開発されている。このため、前記したハロゲンランプからの光を発光素子に対して照射して、反射光をＩｎＧａＡｓ系センサで受光し、得られた情報を画像解析することで、原理的には内部電極の形成位置の検出が可能である。しかし、ハロゲンランプからの光はブロードなスペクトルを示すため、発光波長よりも短波長の光が活性層内で吸収される結果、ＩｎＧａＡｓ系センサで受光される反射光の光量が不十分となり、感度が低くなる。これにより、ＩｎＧａＡｓ系センサを用いても内部電極の縁部を明確に認識できず、高精度で電極の位置合わせを行うことは難しい。
【0015】
位置合わせの精度が低い場合、内部電極と上部電極とを基板の面方向に直交する方向に対向させないようにするには、内部電極の面方向の間隔を拡げることが必要となる。この結果、同一寸法のＬＥＤ素子内に設けられる電極の数が減少し、注入可能な電流量が低下してしまう。つまり、小型で高輝度な赤外ＬＥＤ素子を実現することは困難となる。
【0016】
本発明は、上記の課題に鑑み、発光波長が１０００ｎｍ以上の赤外ＬＥＤ素子であって、内部電極と上部電極の位置合わせを精度良く行うことを可能にすることを目的とする。また、本発明は、このような位置合わせが行われることで、活性層内を流れる電流を面方向に拡げ、発光効率を高めた赤外ＬＥＤ素子を実現することを目的とする。
【課題を解決するための手段】
【0017】
本発明に係る赤外ＬＥＤ素子は、
導電性の支持基板と、
前記支持基板の上層に形成された絶縁層と、
前記絶縁層の上層に形成された、ｐ型又はｎ型の第一半導体層と、前記第一半導体層の上層に形成された活性層と、前記活性層の上層に形成され前記第一半導体層とは異なる導電型の第二半導体層とを含む半導体積層体と、
前記半導体積層体の上層に形成された上部電極と、
前記支持基板の主面に平行な方向に分散した複数の位置で前記絶縁層を貫通して前記第一半導体層と前記支持基板とを電気的に接続する内部電極とを備え、
前記活性層の膜厚Ｔ［ｎｍ］と、前記赤外ＬＥＤ素子のピーク発光波長λ［ｎｍ］とが、下記（１）式の関係を満たすことを特徴とする。
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
ただし、（１）式において、λは、１５５０ ≦ λ ≦１８００ である。
導電性の支持基板と、
前記支持基板の上層に形成された絶縁層と、
前記絶縁層の上層に形成された、ｐ型又はｎ型の第一半導体層と、前記第一半導体層の上層に形成された活性層と、前記活性層の上層に形成され前記第一半導体層とは異なる導電型の第二半導体層とを含む半導体積層体と、
前記半導体積層体の上層に形成された上部電極と、
前記支持基板の主面に平行な方向に分散した複数の位置で前記絶縁層を貫通して前記第一半導体層と前記支持基板とを電気的に接続する内部電極とを備え、
前記活性層の膜厚Ｔ［ｎｍ］と、前記赤外ＬＥＤ素子のピーク発光波長λ［ｎｍ］とが、下記（１）式の関係を満たすことを特徴とする。
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
ただし、（１）式において、λは、１５５０ ≦ λ ≦１８００ である。
【0018】
本明細書において、基板等の部材の「主面」とは、各部材を構成する複数の面のうち、他の面よりも遥かに面積の大きい面を指す。また「矩形状」とは、長方形、正方形の他、全体的な外観が略四角形状であるものを含む。全体的な外観が略四角形状であるとは、例えば、四角形に対して、頂点に少し丸みを帯びさせた形状や、辺に微小な凹凸が形成されたものや、隣接する辺同士を９０°±５°の範囲内の角度で傾斜させたもの等を含む概念である。
【0019】
また、本明細書において、「ピーク発光波長」とは、発光スペクトル上において光強度が最も高い波長を意味する。
【0020】
本発明者の鋭意研究によれば、赤外ＬＥＤ素子が上記（１）式の関係を満たす膜厚Ｔの活性層を備える場合、波長２０００ｎｍ近辺までの感度を有するＩｎＧａＡｓ系のセンサ等のイメージセンサを用いて撮影すると、５μｍ以下という高い精度で内部電極と上部電極との位置合わせが可能となることを見出した。詳細は、「発明を実施するための形態」の項で後述される。
【0021】
なお、活性層の膜厚Ｔがあまりに薄い場合、電子と正孔とが活性層内で再結合せずにオーバーフローする確率が上がってしまう。かかる現象を抑制する観点から、活性層は２０ｎｍ以上とするのが好ましく、１５０ｎｍ以上とするのがより好ましい。
【0022】
好適には、前記上部電極は、前記支持基板の前記主面に直交する方向に関して、前記内部電極と対向しない位置に配置されている。
【0023】
これにより、上部電極と内部電極との間に電圧が印加されている間、活性層内を流れる電流を、支持基板の主面に平行な方向に関して拡げることができる。この結果、発光効率の高い赤外ＬＥＤ素子が実現される。
【0024】
前記支持基板の前記主面に直交する方向から見て、前記内部電極に最も近い位置の前記上部電極と前記内部電極との離間距離のばらつきが１０μｍ以下であるのが好ましい。
【0025】
この離間距離のばらつきは、以下のように定義される。赤外ＬＥＤ素子が単一の上部電極を備える場合には、発光素子を支持基板の主面に直交する方向から見たときに、各内部電極と上部電極の離間距離を測定し、これらの最大値と最小値の差の絶対値を算定することで、前記ばらつきの値とされる。
【0026】
一方、赤外ＬＥＤ素子が複数の上部電極を備える場合には、以下のように前記ばらつきの値が算定される。まず、一つの上部電極を特定する（以下、「上部電極α１」と称する。）。次に、発光素子を支持基板の主面に直交する方向から見たときに、複数の内部電極の中から、最も近接している上部電極が上部電極α１である内部電極を特定する。この内部電極は通常複数存在し、以下では、「内部電極群β（α１）」と称する。
【0027】
そして、発光素子を支持基板の主面に直交する方向から見たときに、内部電極群β（α１）に属する各内部電極と上部電極α１との離間距離を測定し、これらの最大値と最小値の差の絶対値を算定することで、ばらつきＶｒ（α１）が得られる。
【0028】
同様の処理を、他の上部電極（α２，α３，…，αｎ）（ｎは２以上の自然数）に対しても行うことで、ばらつきＶｒ（α２），Ｖｒ（α３），…，Ｖｒ（αｎ）が得られる。これらの各ばらつきＶｒ（αｉ）（１≦ｉ≦ｎ）の平均値をもって前記ばらつきの値とされる。
【0029】
前記第二半導体層は、ＩｎＰであり、
前記活性層は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、及びＩｎＧａＡｓからなる群に属する一以上の材料を含んでなるものとしても構わない。
前記活性層は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、及びＩｎＧａＡｓからなる群に属する一以上の材料を含んでなるものとしても構わない。
【0030】
ＩｎＰは、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、及びＩｎＧａＡｓと比較してバンドギャップエネルギーが高いため、これらの材料よりも短い波長の光を透過する。つまり、上部電極側からイメージセンサを用いて撮影する場合において、活性層の上層に位置する第二半導体層内における光の吸収は、ほとんど問題にならない。また、活性層を前述した材料で形成することで、発光波長１０００ｎｍ以上の赤外ＬＥＤ素子が実現される。このとき、ピーク発光波長λに応じて上記（１）式を満たす膜厚Ｔで前記活性層を形成することで、活性層内における光吸収が抑制されるため、内部電極と上部電極とが精度良く位置合わせされた、発光効率の高い赤外ＬＥＤ素子が実現される。
【0031】
前記赤外ＬＥＤ素子は、前記ピーク発光波長λが、１０００ ≦ λ ＜１５５０ であり、前記活性層の膜厚Ｔが、１０００ｎｍ以下であるものとしても構わない。
【0032】
また、本発明に係る赤外ＬＥＤ素子の製造方法は、
成長基板を準備する工程（ａ）と、
前記成長基板の上層に前記第二半導体層を形成する工程（ｂ）と、
前記第二半導体層の上層に、ピーク発光波長がλ［ｎｍ］となる材料からなる前記活性層を、前記（１）式を満たす膜厚Ｔ［ｎｍ］で形成する工程（ｃ）と、
前記活性層の上層に前記第一半導体層及び前記絶縁層を形成する工程（ｄ）と、
前記絶縁層の内部に前記内部電極を形成する工程（ｅ）と、
前記絶縁層の上層に前記支持基板を貼り合わせる工程（ｆ）と、
前記成長基板を剥離して前記第二半導体層を露出させる工程（ｇ）と、
前記第二半導体層の上層にフォトレジストを形成した後、前記上部電極の形状に応じてパターニングされたフォトマスクを、前記内部電極の位置に基づいてイメージセンサを用いて位置合わせをして配置する工程（ｈ）と、
前記フォトマスクを介して露光した後、前記上部電極の材料膜を成膜する工程（ｉ）と、
前記フォトレジストを除去する工程（ｊ）とを有することを特徴とする。
成長基板を準備する工程（ａ）と、
前記成長基板の上層に前記第二半導体層を形成する工程（ｂ）と、
前記第二半導体層の上層に、ピーク発光波長がλ［ｎｍ］となる材料からなる前記活性層を、前記（１）式を満たす膜厚Ｔ［ｎｍ］で形成する工程（ｃ）と、
前記活性層の上層に前記第一半導体層及び前記絶縁層を形成する工程（ｄ）と、
前記絶縁層の内部に前記内部電極を形成する工程（ｅ）と、
前記絶縁層の上層に前記支持基板を貼り合わせる工程（ｆ）と、
前記成長基板を剥離して前記第二半導体層を露出させる工程（ｇ）と、
前記第二半導体層の上層にフォトレジストを形成した後、前記上部電極の形状に応じてパターニングされたフォトマスクを、前記内部電極の位置に基づいてイメージセンサを用いて位置合わせをして配置する工程（ｈ）と、
前記フォトマスクを介して露光した後、前記上部電極の材料膜を成膜する工程（ｉ）と、
前記フォトレジストを除去する工程（ｊ）とを有することを特徴とする。
【0033】
上記方法によれば、工程（ｈ）の実行時に成膜されている活性層の膜厚Ｔ［ｎｍ］は、活性層のピーク発光波長λ［ｎｍ］との関係が上記（１）式を満たすように設定されている。このため、１０００ｎｍ以上の波長域に光強度を示すブロードな光を照射しながら、イメージセンサによって撮像する際、活性層内で光の吸収が抑制されているため、イメージセンサで内部電極の形成位置を精度良く検出するのに十分な光量が受光できる。この結果、工程（ｈ）において、フォトマスクの位置合わせを精度良く行えるため、工程（ｊ）の実行後に残存する上部電極は、支持基板の面に直交する方向に関して、内部電極と重なりが少ない位置に形成され得る。したがって、通電時に活性層内を流れる電流を、支持基板の面に平行な方向に拡げることができ、発光効率が高い赤外ＬＥＤ素子が得られる。
【0034】
前記工程（ｂ）は、ＩｎＰからなる膜を成膜する工程であり、
前記工程（ｃ）は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、及びＩｎＧａＡｓからなる群に属する一以上の材料を含んでなる膜を成膜する工程であるものとしても構わない。
前記工程（ｃ）は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、及びＩｎＧａＡｓからなる群に属する一以上の材料を含んでなる膜を成膜する工程であるものとしても構わない。
【発明の効果】
【0035】
本発明によれば、発光波長が１０００ｎｍ以上であっても内部電極と上部電極の位置合わせを精度良く行うことが可能となり、この結果、活性層内を流れる電流を面方向に拡げて高い発光効率を示す赤外ＬＥＤ素子が提供される。
【図面の簡単な説明】
【0036】
【図1】本発明の赤外ＬＥＤ素子の一実施形態の構成を模式的に示す断面図である。
【図6】位置合わせ用マークが形成されたエピタキシャルウェハの模式的な平面図である。
【図12】検証１の結果を示すグラフであり、ピーク発光波長と内部電極が高精度に検知できた活性層の最大厚みとの関係を示すグラフである。
【図13】上部電極と内部電極との離間距離Ｗｓを説明するための図面である。
【図14】サンプル＃１とサンプル＃２のそれぞれの赤外ＬＥＤ素子の、電流－光出力特性を示すグラフである。
【図15】サンプル＃１とサンプル＃２のそれぞれの赤外ＬＥＤ素子の、電流－順方向電圧特性を示すグラフである。
【発明を実施するための形態】
【0037】
本発明に係る赤外ＬＥＤ素子及びその製造方法の実施形態につき、図面を参照して説明する。以下の各図面は模式的に示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致しない。また、図面間においても寸法比が一致していない場合がある。
【0038】
本明細書において、「層Ｑ１の上層に層Ｑ２が形成されている」という表現は、層Ｑ１の面上に直接層Ｑ２が形成されている場合はもちろん、層Ｑ１の面上に薄膜を介して層Ｑ２が形成されている場合も含む意図である。なお、ここでいう「薄膜」とは、膜厚２０ｎｍ以下の層を指し、好ましくは１０ｎｍ以下の層を指すものとして構わない。
【0039】
本明細書において、「ＧａＩｎＡｓＰ」という記述は、ＧａとＩｎとＡｓとＰの混晶であることを意味し、組成比の記述を単に省略して記載したものである。「ＡｌＧａＩｎＡｓ」等の他の記載も同様である。
【0040】
図１は、本実施形態の赤外ＬＥＤ素子の構造を模式的に示す断面図である。図１に示す赤外ＬＥＤ素子１は、支持基板１１の上層に形成された半導体積層体２０を備える。図１に示す赤外ＬＥＤ素子１は、所定の位置においてＸＹ平面に沿って切断したときの模式的な断面図に対応する。以下の説明では、適宜、図１に付されたＸＹＺ座標系が参照される。
【0041】
以下の説明では、方向を表現する際に正負の向きを区別する場合には、「＋Ｘ方向」、「－Ｘ方向」のように、正負の符号を付して記載される。また、正負の向きを区別せずに方向を表現する場合には、単に「Ｘ方向」と記載される。すなわち、本明細書において、単に「Ｘ方向」と記載されている場合には、「＋Ｘ方向」と「－Ｘ方向」の双方が含まれる。Ｙ方向及びＺ方向についても同様である。以下の例では、支持基板１１の主面がＸＺ平面に平行であり、その法線方向（Ｙ方向）に光が取り出されるものとして説明する。
【0042】
本実施形態の赤外ＬＥＤ素子１は、半導体積層体２０内（より詳細には後述される活性層２５内）で、赤外光Ｌが生成される。より詳細には、図１に示すように、赤外光Ｌ（Ｌ１，Ｌ２）は、活性層２５を基準としたときに＋Ｙ方向に取り出される。赤外光Ｌは、ピーク波長が１０００ｎｍ以上である。
【0043】
［素子構造］
以下、赤外ＬＥＤ素子１の構造について詳細に説明する。
以下、赤外ＬＥＤ素子１の構造について詳細に説明する。
【0044】
（支持基板１１）
支持基板１１は、例えばＳｉやＧｅ等の半導体や、Ｃｕ、ＣｕＷ等の金属材料で構成されている。支持基板１１が半導体からなる場合には、導電性を示すように高濃度にドーパントがドープされているものとして構わない。一例として、支持基板１１は、ホウ素(Ｂ)が１×１０19／ｃｍ3以上のドーパント濃度でドープされた、抵抗率が１０ｍΩｃｍ以下のＳｉ基板である。ドーパントとしては、ホウ素(Ｂ)以外には、例えば、リン(Ｐ)、砒素(Ａｓ)、アンチモン(Ｓｂ)等が利用できる。高い放熱性と低い製造コストとを両立する観点からは、支持基板１１はＳｉ基板が好適に用いられる。
支持基板１１は、例えばＳｉやＧｅ等の半導体や、Ｃｕ、ＣｕＷ等の金属材料で構成されている。支持基板１１が半導体からなる場合には、導電性を示すように高濃度にドーパントがドープされているものとして構わない。一例として、支持基板１１は、ホウ素(Ｂ)が１×１０19／ｃｍ3以上のドーパント濃度でドープされた、抵抗率が１０ｍΩｃｍ以下のＳｉ基板である。ドーパントとしては、ホウ素(Ｂ)以外には、例えば、リン(Ｐ)、砒素(Ａｓ)、アンチモン(Ｓｂ)等が利用できる。高い放熱性と低い製造コストとを両立する観点からは、支持基板１１はＳｉ基板が好適に用いられる。
【0045】
支持基板１１の厚み（Ｙ方向に係る長さ）は、特に限定されないが、例えば５０μｍ～５００μｍであり、好ましくは１００μｍ～３００μｍである。
【0046】
（接合層１３）
図１に示す赤外ＬＥＤ素子１は、支持基板１１の上層に形成された接合層１３を備える。接合層１３は低融点のハンダ材料からなり、例えばＡｕ、Ａｕ－Ｚｎ、Ａｕ－Ｓｎ、Ａｕ－Ｉｎ、Ａｕ－Ｃｕ－Ｓｎ、Ｃｕ－Ｓｎ、Ｐｄ－Ｓｎ、Ｓｎ等で構成される。図９を参照して後述されるように、この接合層１３は、半導体積層体２０が上面に形成された成長基板３と、支持基板１１とを貼り合わせるために利用される。接合層１３の厚みは、特に限定されないが、例えば０．５μｍ～５．０μｍであり、好ましくは１．０μｍ～３．０μｍである。
図１に示す赤外ＬＥＤ素子１は、支持基板１１の上層に形成された接合層１３を備える。接合層１３は低融点のハンダ材料からなり、例えばＡｕ、Ａｕ－Ｚｎ、Ａｕ－Ｓｎ、Ａｕ－Ｉｎ、Ａｕ－Ｃｕ－Ｓｎ、Ｃｕ－Ｓｎ、Ｐｄ－Ｓｎ、Ｓｎ等で構成される。図９を参照して後述されるように、この接合層１３は、半導体積層体２０が上面に形成された成長基板３と、支持基板１１とを貼り合わせるために利用される。接合層１３の厚みは、特に限定されないが、例えば０．５μｍ～５．０μｍであり、好ましくは１．０μｍ～３．０μｍである。
【0047】
（反射層１５）
図１に示す赤外ＬＥＤ素子１は、接合層１３の上層に形成された反射層１５を備える。反射層１５は、活性層２５内で生成された赤外光Ｌのうち、支持基板１１側（－Ｙ方向）に進行する赤外光Ｌ２を反射させて、＋Ｙ方向に導く機能を奏する。反射層１５は、導電性材料であって、且つ、赤外光Ｌに対して高い反射率を示す材料で構成される。反射層１５の赤外光Ｌに対する反射率は、７０％以上であるのが好ましく、８０％以上であるのがより好ましく、９０％以上であるのが特に好ましい。
図１に示す赤外ＬＥＤ素子１は、接合層１３の上層に形成された反射層１５を備える。反射層１５は、活性層２５内で生成された赤外光Ｌのうち、支持基板１１側（－Ｙ方向）に進行する赤外光Ｌ２を反射させて、＋Ｙ方向に導く機能を奏する。反射層１５は、導電性材料であって、且つ、赤外光Ｌに対して高い反射率を示す材料で構成される。反射層１５の赤外光Ｌに対する反射率は、７０％以上であるのが好ましく、８０％以上であるのがより好ましく、９０％以上であるのが特に好ましい。
【0048】
赤外光Ｌのピーク波長が１０００ｎｍ～２０００ｎｍである場合、反射層１５はＡｇ、Ａｇ合金、Ａｕ、Ａｌ、Ｃｕ等の金属材料を用いることができる。反射層１５を構成する材料は、活性層２５で生成される光の波長に応じて適宜選択される。
【0049】
反射層１５の厚みは、特に限定されないが、例えば０．１μｍ～２．０μｍ以下であり、好ましくは０．３μｍ～１．０μｍ以下である。
【0050】
図１では図示しないが、反射層１５と接合層１３との間に、接合層１３を構成するハンダ材料の拡散を抑制するためのバリア層が設けられるものとしても構わない。バリア層の材料としては、例えば、Ｔｉ、Ｐｔ、Ｗ、Ｍｏ、Ｎｉ等を含む材料で実現できる。一例として、Ｔｉ／Ｐｔ／Ａｕの積層体で構成される。バリア層の厚みは、特に限定されないが、例えば０．０５μｍ～３μｍ以下であり、好ましくは０．２μｍ～１μｍ以下である。このバリア層が介在することで、接合層１３を構成する材料が反射層１５側に拡散して反射層１５の反射率が低下するのを防止できる。バリア層は、接合層１３と支持基板１１との間にも設けられていても構わない。
【0051】
光取り出し効率を向上させる観点からは、図１に示すように、赤外ＬＥＤ素子１が反射層１５を備えるのが好適であるが、本発明において、赤外ＬＥＤ素子１が反射層１５を備えるか否かは任意である。
【0052】
（絶縁層１７）
図１に示す赤外ＬＥＤ素子１は、反射層１５の上層に形成された絶縁層１７を備える。絶縁層１７は、電気的絶縁性を示し、且つ赤外光Ｌに対する透過性の高い材料で構成される。絶縁層１７の赤外光Ｌに対する透過率は、７０％以上であるのが好ましく、８０％以上であるのがより好ましく、９０％以上であるのが特に好ましい。
図１に示す赤外ＬＥＤ素子１は、反射層１５の上層に形成された絶縁層１７を備える。絶縁層１７は、電気的絶縁性を示し、且つ赤外光Ｌに対する透過性の高い材料で構成される。絶縁層１７の赤外光Ｌに対する透過率は、７０％以上であるのが好ましく、８０％以上であるのがより好ましく、９０％以上であるのが特に好ましい。
【0053】
赤外光Ｌのピーク波長が１０００ｎｍ～２０００ｎｍである場合においては、絶縁層１７はＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3等の材料を用いることができる。絶縁層１７を構成する材料は、活性層２５で生成される光の波長に応じて適宜選択される。
【0054】
（半導体積層体２０）
図１に示す赤外ＬＥＤ素子１は、絶縁層１７の上層に形成された半導体積層体２０を有する。半導体積層体２０は、複数の半導体層の積層体であり、例えば、コンタクト層２１と、第一クラッド層２３と、活性層２５と、第二クラッド層２７とを含む。半導体積層体２０を構成する各半導体層（２１，２３，２５，２７）は、後述される成長基板３と格子整合してエピタキシャル成長が可能な材料で構成される。
図１に示す赤外ＬＥＤ素子１は、絶縁層１７の上層に形成された半導体積層体２０を有する。半導体積層体２０は、複数の半導体層の積層体であり、例えば、コンタクト層２１と、第一クラッド層２３と、活性層２５と、第二クラッド層２７とを含む。半導体積層体２０を構成する各半導体層（２１，２３，２５，２７）は、後述される成長基板３と格子整合してエピタキシャル成長が可能な材料で構成される。
【0055】
《コンタクト層２１，第一クラッド層２３》
本実施形態において、コンタクト層２１は例えばｐ型のＧａＩｎＡｓＰで構成される。コンタクト層２１の厚みは限定されないが、例えば、１０ｎｍ～１０００ｎｍであり、好ましくは５０ｎｍ～５００ｎｍである。また、コンタクト層２１のｐ型ドーパント濃度は、好ましくは５×１０17／ｃｍ3～３×１０19／ｃｍ3であり、より好ましくは、１×１０18／ｃｍ3～２×１０19／ｃｍ3である。
本実施形態において、コンタクト層２１は例えばｐ型のＧａＩｎＡｓＰで構成される。コンタクト層２１の厚みは限定されないが、例えば、１０ｎｍ～１０００ｎｍであり、好ましくは５０ｎｍ～５００ｎｍである。また、コンタクト層２１のｐ型ドーパント濃度は、好ましくは５×１０17／ｃｍ3～３×１０19／ｃｍ3であり、より好ましくは、１×１０18／ｃｍ3～２×１０19／ｃｍ3である。
【0056】
本実施形態において、第一クラッド層２３はコンタクト層２１の上層に形成されており、例えばｐ型のＩｎＰで構成される。第一クラッド層２３の厚みは限定されないが、例えば、１０００ｎｍ～１００００ｎｍであり、好ましくは２０００ｎｍ～５０００ｎｍである。第一クラッド層２３のｐ型ドーパント濃度は、活性層２５から離れた位置において、好ましくは１×１０17／ｃｍ3～３×１０18／ｃｍ3以下であり、より好ましくは、５×１０17／ｃｍ3～３×１０18／ｃｍ3以下である。
【0057】
コンタクト層２１及び第一クラッド層２３に含まれるｐ型ドーパントとしては、Ｚｎ、Ｍｇ、Ｂｅ等を利用することができ、Ｚｎ又はＭｇが好ましく、Ｚｎが特に好ましい。本実施形態では、コンタクト層２１及び第一クラッド層２３が「第一半導体層」に対応する。
【0058】
《活性層２５》
本実施形態において、活性層２５は、第一クラッド層２３の上層に形成された半導体層で構成される。活性層２５は、狙いとする波長の光を生成可能であり、且つ図３を参照して後述される成長基板３と格子整合してエピタキシャル成長が可能な材料から適宜選択される。
本実施形態において、活性層２５は、第一クラッド層２３の上層に形成された半導体層で構成される。活性層２５は、狙いとする波長の光を生成可能であり、且つ図３を参照して後述される成長基板３と格子整合してエピタキシャル成長が可能な材料から適宜選択される。
【0059】
ピーク波長が１０００ｎｍ～２０００ｎｍの赤外光Ｌを出射する赤外ＬＥＤ素子１を実現したい場合に、活性層２５は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、又はＩｎＧａＡｓの単層構造としても構わないし、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、又はＩｎＧａＡｓからなる井戸層と、井戸層よりもバンドギャップエネルギーの大きいＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓ、又はＩｎＰからなる障壁層とを含むＭＱＷ（Multiple Quantum Well：多重量子井戸）構造としても構わない。
【0060】
活性層２５の膜厚Ｔ［ｎｍ］は、ピーク発光波長λ［ｎｍ］が１５５０ ≦ λ ≦１８００の場合、ピーク発光波長λとの関係が下記（１）式を満たすように設定される。
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
【0061】
また、ピーク発光波長λが１０００ ≦ λ ＜１５５０ の場合、活性層２５の膜厚Ｔは１０００ｎｍ以下である。なお、電子や正孔が活性層２５内で再結合することなく隣接層に流れ出る現象（オーバーフロー現象）の発生確率を低下させる観点から、ピーク発光波長λによらず、活性層２５の膜厚Ｔは２０ｎｍ以上とするのが好ましく、１５０ｎｍ以上とするのがより好ましい。
【0062】
図１１Ｃを参照して後述するように、赤外ＬＥＤ素子１の製造の際には、第二クラッド層２７の上方からイメージセンサを用いて撮像することで、ＸＺ平面上における内部電極３１の形成位置を検出する工程が行われる。ピーク発光波長λに応じて活性層２５の膜厚を上記のように設定することで、撮像用の光が活性層２５内で吸収される量が抑制され、内部電極３１の形成位置を精度良く認識可能となる。
【0063】
活性層２５は、ｎ型又はｐ型にドープされていても構わないし、アンドープでも構わない。ｎ型にドープされる場合には、ドーパントとしては、例えばＳｉを利用することができる。
【0064】
《第二クラッド層２７》
本実施形態において、第二クラッド層２７は、活性層２５の上層に形成されており、例えばｎ型のＩｎＰで構成される。第二クラッド層２７の厚みは限定されないが、例えば１００ｎｍ～１００００ｎｍであり、好ましくは、５００ｎｍ～５０００ｎｍである。第二クラッド層２７のｎ型ドーパント濃度は、好ましくは１×１０17／ｃｍ3～５×１０18／ｃｍ3であり、より好ましくは、５×１０17／ｃｍ3～４×１０18／ｃｍ3である。第二クラッド層２７にドープされるｎ型不純物材料としては、Ｓｎ、Ｓｉ、Ｓ、Ｇｅ、Ｓｅ等を利用することができ、Ｓｉが特に好ましい。第二クラッド層２７が「第二半導体層」に対応する。
本実施形態において、第二クラッド層２７は、活性層２５の上層に形成されており、例えばｎ型のＩｎＰで構成される。第二クラッド層２７の厚みは限定されないが、例えば１００ｎｍ～１００００ｎｍであり、好ましくは、５００ｎｍ～５０００ｎｍである。第二クラッド層２７のｎ型ドーパント濃度は、好ましくは１×１０17／ｃｍ3～５×１０18／ｃｍ3であり、より好ましくは、５×１０17／ｃｍ3～４×１０18／ｃｍ3である。第二クラッド層２７にドープされるｎ型不純物材料としては、Ｓｎ、Ｓｉ、Ｓ、Ｇｅ、Ｓｅ等を利用することができ、Ｓｉが特に好ましい。第二クラッド層２７が「第二半導体層」に対応する。
【0065】
図１に示す例では、第二クラッド層２７の＋Ｙ側の表面に凹凸部２７ａが形成されている。凹凸部２７ａが形成されることで、活性層２５から＋Ｙ方向に進行した赤外光Ｌ（Ｌ１，Ｌ２）が第二クラッド層２７の表面で活性層２５側に反射される光量が低下され、光取り出し効率が高められる。ただし、本発明において、第二クラッド層２７の表面に凹凸部２７ａを設けるか否かは任意である。
【0066】
第一クラッド層２３及び第二クラッド層２７は、活性層２５で生成された赤外光Ｌを吸収しない材料であって、且つ、成長基板３（後述する図３参照）と格子整合してエピタキシャル成長が可能な材料から適宜選択される。成長基板３としてＩｎＰ基板を採用する場合には、第一クラッド層２３及び第二クラッド層２７としては、ＩｎＰの他、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ等の材料を利用することが可能である。
【0067】
ただし、上述したように、赤外ＬＥＤ素子１の製造の際には、第二クラッド層２７の上方からイメージセンサを用いて撮像することで、ＸＺ平面上における内部電極３１の形成位置を検出する工程が行われる。かかる観点から、第一クラッド層２３及び第二クラッド層２７内における撮像用光の吸収を抑制するため、これらの層は、活性層２５よりもバンドギャップエネルギーが十分高い材料で形成するのが好ましく、ＩｎＰで形成するのがより好ましい。
【0068】
なお、上記の説明では、第一半導体層（２１，２３）がｐ型半導体であり、第二半導体層２７がｎ型半導体であるものとして説明するが、両者の導電型が逆転しても構わない。
【0069】
（内部電極３１）
図１に示す赤外ＬＥＤ素子１は、絶縁層１７内の複数の箇所においてＹ方向に貫通して形成された、内部電極３１を有する。内部電極３１は、第一半導体層（２１，２３）と、支持基板１１とを電気的に接続する。内部電極３１は、ＸＺ平面に平行な方向（すなわち、支持基板１１の主面に平行な方向）に分散した複数の位置に設けられている。
図１に示す赤外ＬＥＤ素子１は、絶縁層１７内の複数の箇所においてＹ方向に貫通して形成された、内部電極３１を有する。内部電極３１は、第一半導体層（２１，２３）と、支持基板１１とを電気的に接続する。内部電極３１は、ＸＺ平面に平行な方向（すなわち、支持基板１１の主面に平行な方向）に分散した複数の位置に設けられている。
【0070】
内部電極３１は、コンタクト層２１に対してオーミック接続の形成が可能な材料で構成されている。一例として、内部電極３１は、ＡｕＺｎ、ＡｕＢｅ、又は少なくともＡｕとＺｎを含む積層構造（例えばＡｕ／Ｚｎ／Ａｕ等）で構成される。これらの材料は、反射層１５を構成する材料と比較して、赤外光Ｌに対する反射率が低い。
【0071】
後述する図２によれば、本実施形態では内部電極３１が規則的に整列した構成例が示されるが、Ｙ方向に見た場合の、内部電極３１の配置パターンは、任意の形状を採用することができる。ただし、支持基板１１の主面に平行な方向に関して活性層２５内の広い範囲にわたって均質的に電流を流す観点からは、内部電極３１は面方向に規則的な形状を有して分散した状態で配置されるのが好ましい。
【0072】
図２は、赤外ＬＥＤ素子１を第二クラッド層２７の上方からＹ方向に見たときの模式的な平面図の一例である。ただし、内部電極３１の形状パターンの理解のため、図２では、内部電極３１についても図示されている。図２については、上部電極３２の説明の箇所で後述される。図２では、半導体積層体２０が上面視で矩形状を呈している場合が図示されている。
【0073】
赤外ＬＥＤ素子１をＹ方向に見たときの、全ての内部電極３１の総面積は、半導体積層体２０（例えば第二クラッド層２７）の面方向に係る面積に対して、３０％以下であるのが好ましく、２０％以下であるのがより好ましく、１５％以下であるのが特に好ましい。内部電極３１の総面積が比較的大きくなると、活性層２５から支持基板１１側（－Ｙ方向）に進行する赤外光Ｌ２が内部電極３１に吸収されてしまい、取り出し効率が低下してしまう。一方で、内部電極３１の総面積が小さすぎると、抵抗値が高くなって順方向電圧が上昇してしまう。
【0074】
（上部電極３２）
図１に示す赤外ＬＥＤ素子１は、半導体積層体２０の上層に形成された上部電極３２を有する。上部電極３２は、典型的には複数本が所定の方向に延在するように形成されている。図２に示す例では、上部電極３２が、半導体積層体２０の辺に沿うように、Ｘ方向及びＺ方向に複数延在して、櫛形の形状を呈している。なお、上部電極３２の配置パターン形状は任意であり、例えば格子状であっても構わないし、渦巻状であっても構わない。上部電極３２は、下層に位置する第二クラッド層２７の面を露出させつつ、ＸＺ平面上の広い範囲にわたって形成される。これにより、活性層２５内を流れる電流をＸＺ平面に平行な方向に広げることができ、活性層２５内の広い範囲で発光させることができる。
図１に示す赤外ＬＥＤ素子１は、半導体積層体２０の上層に形成された上部電極３２を有する。上部電極３２は、典型的には複数本が所定の方向に延在するように形成されている。図２に示す例では、上部電極３２が、半導体積層体２０の辺に沿うように、Ｘ方向及びＺ方向に複数延在して、櫛形の形状を呈している。なお、上部電極３２の配置パターン形状は任意であり、例えば格子状であっても構わないし、渦巻状であっても構わない。上部電極３２は、下層に位置する第二クラッド層２７の面を露出させつつ、ＸＺ平面上の広い範囲にわたって形成される。これにより、活性層２５内を流れる電流をＸＺ平面に平行な方向に広げることができ、活性層２５内の広い範囲で発光させることができる。
【0075】
上部電極３２は、一例として、ＡｕＧｅ／Ｎｉ／Ａｕ、ＡｕＧｅ等の材料で構成され、これらの材料を複数備えるものとしても構わない。
【0076】
図２に示すように、Ｙ方向に見たときに、上部電極３２と内部電極３１とは、Ｙ方向に重なりを有しないように配置されている。より好ましくは、Ｙ方向に見たときに、各内部電極３１と最も近い上部電極３２との離間距離Ｗｓ（図１３参照）は、ほぼ全ての内部電極３１に関して実質的に均一となるように設計されている。典型的には、Ｙ方向に見たときに、８０％以上の内部電極３１について、それぞれの内部電極３１に最も近い位置の上部電極３２と内部電極３１との離間距離のばらつきが１０μｍ以下である。なお、９０％以上の内部電極３１に関して、同様に前記離間距離のばらつきが１０μｍ以下であるのがより好ましく、９５％以上の内部電極３１に関して、同様に前記離間距離のばらつきが１０μｍ以下であるのがより好ましい。
【0077】
赤外ＬＥＤ素子１をＹ方向に見たときに、上部電極３２と内部電極３１とが重なりを有していると、当該領域においてＹ方向に電流が流れやすくなり、局所的に電流が集中してしまう。この結果、ＸＺ平面に平行な方向に関して活性層２５内の広い範囲に電流を流しにくくなり、第二クラッド層２７の面上における輝度ばらつきが生じたり、発光効率が低下してしまう。また、赤外ＬＥＤ素子１をＹ方向に見たときに、上部電極３２と内部電極３１とが重なりを有していない場合であっても、内部電極３１と上部電極３２との離間距離のばらつきが大きい場合には、ＸＺ平面の方向に関して流れる電流量に大きな差が生じてしまう。この結果、局所的に電流が集中する箇所が生まれてしまい、上記と同様の現象が生じるおそれがある。かかる観点から、赤外ＬＥＤ素子１をＹ方向に見たときの、内部電極３１と上部電極３２との離間距離のばらつきはなるべく小さくするのが好ましい。
【0078】
このためには、赤外ＬＥＤ素子１の製造時において、上部電極３２と内部電極３１の位置合わせを精度良く行うことが重要となる。より詳細には、赤外ＬＥＤ素子１の製造方法の説明の箇所で後述されるが、上部電極３２の形成工程は、内部電極３１の形成工程よりも後である。つまり、上部電極３２を形成する際に、内部電極３１が形成されている位置を認識した後、上部電極３２の形成予定位置を調整する工程が必要となる。本発明の赤外ＬＥＤ素子１の場合、活性層２５の膜厚Ｔが波長λに応じて設計されているため、内部電極３１の形成位置を精度良く検出することが可能となる。
【0079】
（パッド電極３４）
図２に示すように、赤外ＬＥＤ素子１は、上部電極３２の一部の上面に形成されたパッド電極３４を有する。パッド電極３４は、例えばＴｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ等で構成される。このパッド電極３４は、給電のためのボンディングワイヤを接触させる領域を確保する目的で設けられているが、本発明においてパッド電極３４を備えるか否かは任意である。
図２に示すように、赤外ＬＥＤ素子１は、上部電極３２の一部の上面に形成されたパッド電極３４を有する。パッド電極３４は、例えばＴｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ等で構成される。このパッド電極３４は、給電のためのボンディングワイヤを接触させる領域を確保する目的で設けられているが、本発明においてパッド電極３４を備えるか否かは任意である。
【0080】
なお、パッド電極３４は、例えば半導体積層体２０の各辺（チップサイズ）が８００μｍ～２５００μｍ程度である場合に、内径９０μｍ～１２０μｍ程度の円形状を呈する。なお、上部電極３２の線幅は１０μｍ～３０μｍ程度である。チップサイズが８００μｍを超える高出力型の赤外ＬＥＤ素子１においては、高い電流を注入する観点から、図２に示すように、パッド電極３４を複数箇所に設けるのが好適である。
【0081】
（裏面電極３３）
図１に示す赤外ＬＥＤ素子１は、支持基板１１の半導体積層体２０とは反対側（－Ｙ側）の面上に形成された、裏面電極３３を備える。裏面電極３３は支持基板１１に対してオーミック接触が実現されている。裏面電極３３は、一例として、Ｔｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ等の材料で構成され、これらの材料を複数備えるものとしても構わない。
図１に示す赤外ＬＥＤ素子１は、支持基板１１の半導体積層体２０とは反対側（－Ｙ側）の面上に形成された、裏面電極３３を備える。裏面電極３３は支持基板１１に対してオーミック接触が実現されている。裏面電極３３は、一例として、Ｔｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ等の材料で構成され、これらの材料を複数備えるものとしても構わない。
【0082】
［製造方法］
上述した赤外ＬＥＤ素子１の製造方法の一例について、図３～図１１Ｅの各図を参照して説明する。図３～図５、図７～図１１Ｅは、いずれも製造プロセス内における一工程における断面図である。図６については後述される。以下の各手順は、赤外ＬＥＤ素子１の製造に影響のない範囲内であれば、その順序は適宜前後しても構わない。
上述した赤外ＬＥＤ素子１の製造方法の一例について、図３～図１１Ｅの各図を参照して説明する。図３～図５、図７～図１１Ｅは、いずれも製造プロセス内における一工程における断面図である。図６については後述される。以下の各手順は、赤外ＬＥＤ素子１の製造に影響のない範囲内であれば、その順序は適宜前後しても構わない。
【0083】
（ステップＳ１）
図３に示すように、例えばＩｎＰからなる成長基板３をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置内に搬送し、成長基板３上に、第二クラッド層２７、活性層２５、第一クラッド層２３及びコンタクト層２１を順次エピタキシャル成長させて、半導体積層体２０を形成する。本ステップＳ１において、成長させる層の材料や膜厚に応じて、原料ガスの種類及び流量、処理時間、環境温度等が適宜調整される。各半導体層（２１，２３，２５，２７）の材料例は上述した通りである。
図３に示すように、例えばＩｎＰからなる成長基板３をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置内に搬送し、成長基板３上に、第二クラッド層２７、活性層２５、第一クラッド層２３及びコンタクト層２１を順次エピタキシャル成長させて、半導体積層体２０を形成する。本ステップＳ１において、成長させる層の材料や膜厚に応じて、原料ガスの種類及び流量、処理時間、環境温度等が適宜調整される。各半導体層（２１，２３，２５，２７）の材料例は上述した通りである。
【0084】
成長基板３としては、ＩｎＰが好適に利用される。ただし、ピーク発光波長が１０７０ｎｍ以下の赤外ＬＥＤ素子１を製造するに際しては、成長基板３としてＧａＡｓを利用しても構わない。
【0085】
なお、このステップＳ１において、活性層２５は、形成材料から算定されるピーク発光波長をλ［ｎｍ］としたときに、１５５０ ≦ λ ≦１８００の場合、上記（１）式を満たす膜厚Ｔ［ｎｍ］で成膜される。念の為、（１）式を再掲する。
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
【0086】
また、ピーク発光波長λが１０００ ≦ λ ＜１５５０ の場合、膜厚Ｔは１０００ｎｍ以下となるように活性層２５は成膜される。なお、ピーク発光波長λによらず、活性層２５は、好ましくは１００ｎｍ以上の厚みで成膜される。
【0087】
このステップＳ１が、工程（ａ）～（ｃ）に対応する。
【0088】
（ステップＳ２）
エピタキシャルウェハをＭＯＣＶＤ装置から取り出し、コンタクト層２１の表面にフォトリソグラフィ法によってパターニングされたレジストマスクを形成する。その後、真空蒸着装置を用いて内部電極３１の形成材料（例えばＡｕＺｎ）を成膜した後、リフトオフ法によってレジストマスクが剥離される。その後、例えば、４５０℃、１０分間の加熱処理によってアロイ処理（アニール処理）が施されることで、コンタクト層２１と内部電極３１との間のオーミック接触が実現される。
エピタキシャルウェハをＭＯＣＶＤ装置から取り出し、コンタクト層２１の表面にフォトリソグラフィ法によってパターニングされたレジストマスクを形成する。その後、真空蒸着装置を用いて内部電極３１の形成材料（例えばＡｕＺｎ）を成膜した後、リフトオフ法によってレジストマスクが剥離される。その後、例えば、４５０℃、１０分間の加熱処理によってアロイ処理（アニール処理）が施されることで、コンタクト層２１と内部電極３１との間のオーミック接触が実現される。
【0089】
次に、プラズマＣＶＤ法によって例えばＳｉＯ2からなる絶縁層１７が成膜される。その後、フォトリソグラフィ法及びエッチング法により、内部電極３１の上層に位置する絶縁層１７が取り除かれて、内部電極３１が露出される（図４参照）。
【0090】
なお、図５に示すように、このステップＳ２において、エピタキシャルウェハの端部位置には、内部電極３１と同一材料からなる、位置合わせ用マーク４１が形成される。図６は、位置合わせ用マーク４１が形成されたエピタキシャルウェハの模式的な平面図である。なお、図６では、位置合わせ用マーク４１の理解の容易化の観点で、ウェハの上面に形成された絶縁層１７と、絶縁層１７内に貫通して形成された位置合わせ用マーク４１のみが図示されているが、実際には、パターニング形成された内部電極３１についてもこの時点において形成されている。
【0091】
図６では、位置合わせ用マーク４１が十字形の形状を呈しているが、位置合わせ用マーク４１の形状は任意である。
【0092】
このステップＳ２が、工程（ｄ）～（ｅ）に対応する。
【0093】
（ステップＳ３）
図７に示すように、絶縁層１７及び内部電極３１を覆うように、反射層１５が形成され、その後接合層１３ａが形成される。例えば、真空蒸着装置によって、例えばＡｌ／Ａｕが所定の膜厚で成膜されることで反射層１５が形成され、引き続き、例えばＡｕ－Ｓｎが所定の膜厚で成膜されることで接合層１３ａが形成される。なお、上述したように、反射層１５と接合層１３ａとの間に、例えばＴｉ／Ｐｔ／Ａｕが所定の膜厚で成膜されることでバリア層を形成してもよい。
図７に示すように、絶縁層１７及び内部電極３１を覆うように、反射層１５が形成され、その後接合層１３ａが形成される。例えば、真空蒸着装置によって、例えばＡｌ／Ａｕが所定の膜厚で成膜されることで反射層１５が形成され、引き続き、例えばＡｕ－Ｓｎが所定の膜厚で成膜されることで接合層１３ａが形成される。なお、上述したように、反射層１５と接合層１３ａとの間に、例えばＴｉ／Ｐｔ／Ａｕが所定の膜厚で成膜されることでバリア層を形成してもよい。
【0094】
（ステップＳ４）
図８に示すように、成長基板３とは別の支持基板１１を準備し、その上面に例えばＡｕ－Ｓｎからなる接合層１３ｂが形成される。なお、図示されていないが、支持基板１１の面上に、コンタクト用の金属層（例えばＴｉ）を形成し、その上層に接合層１３ｂを形成するものとして構わない。また、接合層１３ｂを形成する前に、上述したバリア層を形成しても構わない。
図８に示すように、成長基板３とは別の支持基板１１を準備し、その上面に例えばＡｕ－Ｓｎからなる接合層１３ｂが形成される。なお、図示されていないが、支持基板１１の面上に、コンタクト用の金属層（例えばＴｉ）を形成し、その上層に接合層１３ｂを形成するものとして構わない。また、接合層１３ｂを形成する前に、上述したバリア層を形成しても構わない。
【0095】
（ステップＳ５）
図９に示すように、接合層１３（１３ａ，１３ｂ）を介して、成長基板３と支持基板１１とが、例えば２８０℃の温度、１ＭＰａの圧力下で、貼り合わせられる。この処理により、成長基板３上の接合層１３ａと支持基板１１上の接合層１３ｂとが、溶融されて一体化される（接合層１３）。
図９に示すように、接合層１３（１３ａ，１３ｂ）を介して、成長基板３と支持基板１１とが、例えば２８０℃の温度、１ＭＰａの圧力下で、貼り合わせられる。この処理により、成長基板３上の接合層１３ａと支持基板１１上の接合層１３ｂとが、溶融されて一体化される（接合層１３）。
【0096】
このステップＳ５が、工程（ｆ）に対応する。
【0097】
（ステップＳ６）
半導体積層体２０側の面にレジストを塗布して保護した後、露出した成長基板３に対して、研削研磨処理又は塩酸系エッチャントによるウェットエッチング処理を行う。これにより、成長基板３が剥離されて、第二クラッド層２７が露出する（図１０参照）。
半導体積層体２０側の面にレジストを塗布して保護した後、露出した成長基板３に対して、研削研磨処理又は塩酸系エッチャントによるウェットエッチング処理を行う。これにより、成長基板３が剥離されて、第二クラッド層２７が露出する（図１０参照）。
【0098】
このステップＳ６が、工程（ｇ）に対応する。
【0099】
【0100】
まず、図１１Ａに示すように、第二クラッド層２７の上面にフォトレジスト４３を塗布する。ここでは、フォトレジスト４３がネガ型である場合を例に挙げて説明するが、ポジ型のフォトレジスト４３を用いても構わない。
【0101】
次に、図１１Ｂに示すように、上部電極３２の形状に応じてパターニングされたフォトマスク４５を所定の位置に設置した状態で、フォトマスク４５を介して露光用の光Ｌ４０を照射する。
【0102】
フォトマスク４５は、好適には端部位置に、位置合わせ用のマスク領域４５ａが設けられている。すなわち、図１１Ｃに模式的に示すように、フォトマスク４５は、上部電極３２の形状に応じてパターニングされたマスク領域４５ｂと、位置合わせ用のマスク領域４５ａとを有している。
【0103】
図５～図６を参照して上述したように、ステップＳ２において、ウェハには内部電極３１と同じ材料からなる位置合わせ用マーク４１が形成されている。フォトマスク４５の位置調整に際しては、フォトマスク４５の上方から例えばハロゲンランプからの光を照射しながらＩｎＧａＡｓ系センサ等のイメージセンサによって撮像する。そして、得られた画像を確認しながら、位置合わせ用マーク４１と位置合わせ用のマスク領域４５ａとが重なるように、フォトマスク４５の位置を調整する。図１１Ｃは、位置合わせ用マーク４１と位置合わせ用のマスク領域４５ａとが、Ｙ方向に重なるように調整された後の状態が図示されている。
【0104】
ハロゲンランプからの光は、半導体積層体２０内を通過して絶縁層１７の形成箇所に達すると、内部電極３１や位置合わせ用マーク４１において反射されて、イメージセンサによって受光される。この撮像画像に基づいて、位置合わせ用マーク４１の形成箇所が検知できる。上述したように、活性層２５は、ピーク発光波長λに応じて膜厚Ｔが調整されており、イメージセンサからの光が活性層２５内で吸収される量が抑制されている。また、第一クラッド層２３や第二クラッド層２７は、活性層２５よりもバンドギャップエネルギーの高い材料であって、好ましくはＩｎＰで形成されている。このため、１０００ｎｍ以上の光がこれらの層内で吸収される量は少なく、内部電極３１の形成位置の検出の際には問題とならない。また、コンタクト層２１内では、一部の光が吸収される可能性があるが、そもそも厚みが薄いため、内部電極３１の形成位置の検出の際には問題とならない。
【0105】
つまり、活性層２５のピーク発光波長が１０００ｎｍ以上である場合であっても、フォトマスク４５に設けられた位置合わせ用のマスク領域４５ａを、位置合わせ用マーク４１に重なるように調整できる。この結果、フォトマスク４５に設けられた上部電極３２用のマスク領域４５ｂを、内部電極３１の形成位置に応じた適切な位置に調整できる。
【0106】
なお、位置合わせ用のマスク領域４５ａは、位置合わせ用マーク４１の形状に応じた形状として構わない。つまり、図６に示したように、位置合わせ用マーク４１が十字形状である場合には、位置合わせ用のマスク領域４５ａも十字形状であるものとして構わない。
【0107】
所定の位置にセットされた状態のフォトマスク４５を介して、露光用の光Ｌ４０がウェハに対して照射されることで、マスク領域（４５ａ，４５ｂ）の下方に存在するフォトレジスト４３が残存し、フォトマスク４５の開口箇所の下方に存在するフォトレジスト４３は除去される（図１１Ｄ参照）。
【0108】
次に、図１１Ｅに示すように、上部電極３２の材料膜を例えば真空蒸着装置を用いて成膜する。これにより、残存したフォトレジスト４３の上面と、露出した第二クラッド層２７の上面とに、材料膜が成膜される（３２ａ，３２）。その後、フォトレジスト４３が剥離され、必要に応じてアニール処理が施されることで、第二クラッド層２７の上面の所定の位置に上部電極３２が形成される（図１，図２参照）。
【0109】
このステップＳ７が、工程（ｈ）～（ｊ）に対応する。
【0110】
（後の工程）
ステップＳ７以後は、例えば以下の工程が実行される。なお、以下の手順は適宜入れ替えることができる。
ステップＳ７以後は、例えば以下の工程が実行される。なお、以下の手順は適宜入れ替えることができる。
【0111】
上部電極３２の上面の所定位置にパッド電極３４が形成される。この場合も、上部電極３２と同様に、真空蒸着装置による成膜、及びリフトオフ工程によって実現できる。
【0112】
上部電極３２（及びパッド電極３４）が形成されていない第二クラッド層２７の表面に対してウェットエッチングが施され、凹凸部２７ａが形成される。その後、素子毎に分離するためのメサエッチングが施される。具体的には、第二クラッド層２７の面のうちの非エッチング領域を、フォトリソグラフィ法によってパターニングされたレジストによってマスクした状態で、臭素とメタノールの混合液によってウェットエッチング処理が行われる。これにより、マスクされていない領域内に位置する半導体積層体２０の一部が除去される（図１参照）。
【0113】
支持基板１１の裏面側の厚みが調整された後、支持基板１１の裏面側に裏面電極３３が形成される。裏面電極３３の具体的な形成方法としては、上部電極３２と同様に、真空蒸着装置によって裏面電極３３の形成材料（例えばＴｉ／Ｐｔ／Ａｕ）を成膜することで形成できる。
【0114】
なお、支持基板１１の裏面側の厚みの調整は、必要に応じて行えばよく、必ずしも必須な工程ではない。また、厚みの程度も用途等に応じて適宜設定される。
【0115】
その後、支持基板１１ごとダイシングされることで、チップ化される。
【0116】
［検証１］
活性層２５の材料及び膜厚を異ならせた点を除き、他は同一の条件でステップＳ１～Ｓ６を実行した。その後、ステップＳ７と同様に、フォトマスク４５の位置合わせを行って、上部電極３２を形成した。このときの結果を表１に示す。表１内において、評価「Ｃ」は、内部電極３１が認識できずにフォトマスク４５の位置合わせが不可能であったもの、又は、得られた上部電極３２と内部電極３１との位置合わせの精度が１０μｍを超えているものに対応する。また、表１内において、評価「Ａ」は、得られた上部電極３２と内部電極３１との位置合わせの精度が５μｍ以下であるものに対応する。
活性層２５の材料及び膜厚を異ならせた点を除き、他は同一の条件でステップＳ１～Ｓ６を実行した。その後、ステップＳ７と同様に、フォトマスク４５の位置合わせを行って、上部電極３２を形成した。このときの結果を表１に示す。表１内において、評価「Ｃ」は、内部電極３１が認識できずにフォトマスク４５の位置合わせが不可能であったもの、又は、得られた上部電極３２と内部電極３１との位置合わせの精度が１０μｍを超えているものに対応する。また、表１内において、評価「Ａ」は、得られた上部電極３２と内部電極３１との位置合わせの精度が５μｍ以下であるものに対応する。
【0117】
【表1】
【0118】
表１によれば、ピーク発光波長λが長波長になるほど、上部電極３２と内部電極３１との位置合わせの精度を高めるためには活性層２５の厚みを薄くする必要があることが分かる。活性層２５の厚みが薄くなったことで、活性層２５内で吸収される光量が低下し、イメージセンサでの認識精度が向上したことが示唆される。一方、ピーク発光波長が１５５０ｎｍ以下の範囲内においては、活性層２５の厚みが１０００ｎｍ以下であれば、上部電極３２と内部電極３１との位置合わせを高精度に行えることが分かる。
【0119】
図１２は、表１内において、評価「Ａ」が得られたサンプルのうち、活性層２５の厚みが最も厚いサンプルの、活性層２５の厚みを波長ごとにプロットしたグラフである。このグラフによっても、ピーク発光波長λが長波長であるほど、活性層２５の厚みを薄くしないと、内部電極３１の形成位置を認識しにくいことが分かる。
【0120】
図１２の結果によれば、ピーク発光波長λが１５５０ｎｍ～１８００ｎｍの範囲内、より詳細には、１５５０ｎｍ～１７５０ｎｍの範囲内においては、活性層の膜厚Ｔ［ｎｍ］とピーク発光波長λ［ｎｍ］とが、下記（１）式、
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
を満たすことで、イメージセンサによって内部電極３１の形成位置を高精度に検知できることが分かる。また、ピーク発光波長λが１０００ｎｍ～１５５０ｎｍの範囲内、より詳細には、１０５０ｎｍ～１５５０ｎｍの範囲内においては、活性層の膜厚Ｔ［ｎｍ］を１０００ｎｍ以下とすることで、イメージセンサによって内部電極３１の形成位置を高精度に検知できることが分かる。
Ｔ ≦ －３．５×λ ＋ ６３７５ …（１）
を満たすことで、イメージセンサによって内部電極３１の形成位置を高精度に検知できることが分かる。また、ピーク発光波長λが１０００ｎｍ～１５５０ｎｍの範囲内、より詳細には、１０５０ｎｍ～１５５０ｎｍの範囲内においては、活性層の膜厚Ｔ［ｎｍ］を１０００ｎｍ以下とすることで、イメージセンサによって内部電極３１の形成位置を高精度に検知できることが分かる。
【0121】
つまり、上記のように活性層の膜厚Ｔが設定されることで、ステップＳ７において、内部電極３１の位置に応じた適切な位置にフォトマスク４５をセットできる。この結果、このフォトマスク４５を通じて露光して上部電極３２を形成することで、上部電極３２は、内部電極３１とＹ方向に重なり合わず、各内部電極３１との離間距離をほぼ均等にすることができる。
【0122】
［検証２］
上述したステップＳ１～Ｓ７を経て、サンプル＃１を得た。このサンプル＃１は、Ｙ方向に見たときの上部電極３２と内部電極３１との離間距離Ｗｓのバラツキの平均値が２．０μｍであり、全てのバラツキが５μｍ以内に抑制されていた。なお、図１３は、上部電極３２と内部電極３１との離間距離Ｗｓを説明するための図面であり、図２の一部拡大図に対応する。
上述したステップＳ１～Ｓ７を経て、サンプル＃１を得た。このサンプル＃１は、Ｙ方向に見たときの上部電極３２と内部電極３１との離間距離Ｗｓのバラツキの平均値が２．０μｍであり、全てのバラツキが５μｍ以内に抑制されていた。なお、図１３は、上部電極３２と内部電極３１との離間距離Ｗｓを説明するための図面であり、図２の一部拡大図に対応する。
【0123】
別のサンプルとして、ステップＳ７においてフォトマスク４５の位置を意図的にずらした点を除いては、サンプル＃１と同様の方法により、サンプル＃２を得た。このサンプル＃２は、Ｙ方向に見たときの上部電極３２と内部電極３１との離間距離Ｗｓのバラツキの平均値が１１μｍであり、５μｍを大きく超えていた。
【0124】
なお、サンプル＃１及びサンプル＃２の双方共、ピーク発光波長は１３００ｎｍであり、活性層２５の厚みは２００ｎｍであった。
【0125】
図１４は、サンプル＃１とサンプル＃２のそれぞれの赤外ＬＥＤ素子の、電流－光出力特性を示すグラフである。また、図１５は、サンプル＃１とサンプル＃２のそれぞれの赤外ＬＥＤ素子の、電流－順方向電圧特性を示すグラフである。
【0126】
図１４及び図１５によれば、上部電極３２と内部電極３１との離間距離Ｗｓが５μｍ以下に抑制されていたサンプル＃１の方が、前記離間距離Ｗｓが５μｍを大きく超えるサンプル＃２と比べて、同一電流が供給されている状態における光出力が高く、順方向電圧が低いことが分かる。この結果からも、赤外ＬＥＤ素子１の発光効率を向上させるためには、上部電極３２と内部電極３１との位置調整が重要な要素であることが分かる。
【符号の説明】
【0127】
１ ：赤外ＬＥＤ素子
３ ：成長基板
１１ ：支持基板
１３（１３ａ，１３ｂ） ：接合層
１５ ：反射層
１７ ：絶縁層
２０ ：半導体積層体
２１ ：コンタクト層
２３ ：第一クラッド層
２５ ：活性層
２７ ：第二クラッド層
２７ａ ：凹凸部
３１ ：内部電極
３２ ：上部電極
３３ ：裏面電極
３４ ：パッド電極
４１ ：位置合わせ用マーク
４３ ：フォトレジスト
４５ ：フォトマスク
４５ａ，４５ｂ ：マスク領域
３ ：成長基板
１１ ：支持基板
１３（１３ａ，１３ｂ） ：接合層
１５ ：反射層
１７ ：絶縁層
２０ ：半導体積層体
２１ ：コンタクト層
２３ ：第一クラッド層
２５ ：活性層
２７ ：第二クラッド層
２７ａ ：凹凸部
３１ ：内部電極
３２ ：上部電極
３３ ：裏面電極
３４ ：パッド電極
４１ ：位置合わせ用マーク
４３ ：フォトレジスト
４５ ：フォトマスク
４５ａ，４５ｂ ：マスク領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図11D】
【図11E】
【図12】
【図13】
【図14】
【図15】